JP2006086149A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006086149A JP2006086149A JP2004266288A JP2004266288A JP2006086149A JP 2006086149 A JP2006086149 A JP 2006086149A JP 2004266288 A JP2004266288 A JP 2004266288A JP 2004266288 A JP2004266288 A JP 2004266288A JP 2006086149 A JP2006086149 A JP 2006086149A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- rewiring
- semiconductor device
- wiring
- semiconductor elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06506—Wire or wire-like electrical connections between devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【課題】スタック型マルチチップパッケージ構造を適用した半導体装置において、複数の半導体素子間の相互接続や半導体素子と基板との接続を簡易な構造で安価に実現する。
【解決手段】複数の半導体素子8、10は配線基板2上に積層されて搭載されている。配線基板2上には再配線用素子5が搭載されており、再配線用素子5は複数の半導体素子8、10間や配線基板2と半導体素子8、10間を接続する配線を有している。複数の半導体素子8、10間の相互接続や半導体素子8、10の電極パット12、13の再配置等は再配線用素子5により実施されている。
【選択図】図1
【解決手段】複数の半導体素子8、10は配線基板2上に積層されて搭載されている。配線基板2上には再配線用素子5が搭載されており、再配線用素子5は複数の半導体素子8、10間や配線基板2と半導体素子8、10間を接続する配線を有している。複数の半導体素子8、10間の相互接続や半導体素子8、10の電極パット12、13の再配置等は再配線用素子5により実施されている。
【選択図】図1
Description
本発明は複数の半導体素子を積層して搭載した半導体装置に関する。
近年、半導体装置の小型化や高密度実装化等を実現するために、1つのパッケージ内に複数の半導体素子(半導体チップ)を積層して封止したスタック型マルチチップパッケージが実用化されている。このようなスタック型マルチチップパッケージでは、複数の半導体素子の各電極パッドと基板の電極部とがワイヤボンディングやフリップチップ接続により電気的に接続される。また、複数の半導体素子間を相互接続する場合には、各半導体素子の電極パッド間をワイヤボンディング等で電気的に接続している。
ところで、基板上に搭載する複数の半導体素子は電極パットの配列等がスタック型パッケージを意識して設計されていない場合が多く、また汎用の半導体素子を使用した場合には素子によってパッド配置が異なる場合がある。このため、複数の半導体素子間の相互配線および複数の半導体素子と基板との間の配線をワイヤボンディングで実施すると、三次元的なクロス配線を伴う場合が多いという問題がある。
また、基板側の配線層で複数の半導体素子間の相互接続を行う場合もあるが、この場合には基板に外部接続端子までの配線に加えて、複数の半導体素子間の相互配線が負荷されることになる。このため、基板に要求される微細配線技術や多層化技術が高度になり、基板の製造コストが増加するという問題がある。これはマルチチップパッケージの製造コストの増加要因となっている。さらに、基板側の配線層による取り回しでは複数の半導体素子間の異なるパッド配置への対応に限界がある。
一方、スタック型マルチチップパッケージにおいて、半導体素子の電極パッドと基板の電極部とを接続するボンディングワイヤの長さを低減したり、またボンディングワイヤの交差等を回避するために、複数の半導体素子間に配線基板等を配置することが提案されている(例えば特許文献1,2参照)。しかしながら、表面配線構造の配線基板では配線の取り回しに限界があり、また多層配線構造の配線基板では製造コストの増加やスタック型パッケージの厚さの増大等を招くという問題がある。
特開2001-7278号公報
特開2001-177050号公報
上述したように、従来のスタック型マルチチップパッケージ構造を適用した半導体装置においては、複数の半導体素子間の異なるパッド配置や相互配線等に基づく三次元的なクロス配線等によって、配線構造の複雑化や例えばワイヤ間の接触による不良発生等を招きやすいという問題がある。また、基板側の配線や半導体素子間に配置した配線基板で複数の半導体素子間の相互接続等を実施した場合には、基板自体の製造コストや中間の配線基板を含む基板全体のコストが増大し、ひいては半導体装置としての製造コストが増加してしまうという問題がある。
本発明はこのような課題に対処するためになされたもので、スタック型マルチチップパッケージ構造を適用した半導体装置において、複数の半導体素子間の相互接続や半導体素子と基板との接続を簡易な構造で安価に実現することを可能にした半導体装置を提供することを目的としている。
本発明の一態様に係る半導体装置は、基板と、前記基板上に積層されて搭載された複数の半導体素子と、前記基板上に搭載され、前記複数の半導体素子間および前記基板と前記半導体素子間の少なくとも一方を接続する配線を有する再配線用素子とを具備することを特徴としている。
本発明の一態様による半導体装置は、複数の半導体素子間の相互接続や半導体素子の電極パットの再配置等に再配線用素子を使用している。これによって、基板ひいては半導体装置の製造コストを増大させることなく、複数の半導体素子を積層・搭載した半導体装置における配線構造の複雑化やそれに伴う不良発生等を抑制することが可能となる。
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。
図1は本発明の第1の実施形態による半導体装置の構成を一部断面で示す図である。同図に示す半導体装置(半導体パッケージ)1は、素子搭載基板として配線基板2を有している。配線基板2には、樹脂基板、セラミックス基板、ガラス基板等、各種の材料からなる基板を適用することができる。樹脂基板としては一般的な多層銅張積層板(多層プリント配線板)等が使用される。配線基板2の下面側には、金属バンプ等の外部接続端子3が形成されている。一方、配線基板2の上面側には外部接続端子3と図示を省略した内層配線を介して電気的に接続された電極部4が設けられている。
配線基板2の素子搭載面(上面)には、再配線用素子5が第1の接着剤層6を介して固着されている。この再配線用素子5は半導体の微細配線技術を利用して作製したものであり、一般的な半導体素子と同様な微細配線(内部配線)とそれに接続された接続パッド7とを有している。再配線用素子5はあくまでも複数の半導体素子間の相互接続や半導体素子の接続パッド(電極パッド)の再配置等を実現するものであり、演算素子や記憶素子等として機能する半導体素子(機能素子)とは異なるものである。このように、再配線用素子5は再配線専用の半導体素子である。
上述した再配線用素子5上には、機能素子として働く第1の半導体素子8が第2の接着剤層9を介して固着されている。さらに、第1の半導体素子8上には機能素子として働く第2の半導体素子10が第3の接着剤層11を介して固着されている。第1および第2の半導体素子8、10はそれぞれ電極パッド12、13を有している。第1および第2の半導体素子8、10の電極パッド12、13は、それぞれ直接もしくは再配線用素子5を介して配線基板2の電極部4と電気的に接続されている。
また、第1の半導体素子8と第2の半導体素子10との相互接続は、再配線用素子5を介して実施されている。なお、第1および第2の半導体素子8、10の電極パッド12、13の位置によっては、これらが直接接続された箇所があってもよい。第1および第2の半導体素子8、10と再配線用素子5との間、再配線用素子5と配線基板2との間、また第1および第2の半導体素子8、10と配線基板2との間は、それぞれボンディングワイヤ14を介して接続されている。図2はこのような配線構造の一例を示している。
再配線用素子5を用いた再配線構造について、図2を参照して述べる。図2に示す再配線構造において、第1の半導体素子8の電極パッド12Aは再配線用素子5の接続パッド7Aと接続されている。再配線用素子5の接続パッド7Aは内部配線15Aの一端部に接続されており、内部配線15Aの他端部は接続パッド7Bに接続されている。接続パッド7Bは第1の半導体素子8の電極パッド12Aを再配線用素子5により再配置したものであり、基板2の電極部4Aと接続されている。内部配線15Aは第1および第2の半導体素子8、10間を相互接続する機能も有しており、その分岐線に接続された接続パッド7Cは第2の半導体素子10の電極パッド13Aと接続されている。
また、第1の半導体素子8の電極パッド12Bと第2の半導体素子10の電極パッド13Bとは、再配線用素子5の内部配線15Bを介して相互接続されている。第1の半導体素子8の電極パッド12Bは再配線用素子5の接続パッド7Dと接続されており、第2の半導体素子10の電極パッド13Bは再配線用素子5の接続パッド7Eと接続されている。これら接続パッド7D、7Eは内部配線15Bの両端部に設けられている。電極パッド12B、13B間を相互接続している内部配線15Bは、さらに接続パッド7Fを介して基板2の電極部4Bと接続されている。
再配線を必要としない電極パッド、例えば第1の半導体素子8の電極パッド12Cや第2の半導体素子10の電極パッド13Cはそれぞれ基板2の電極部4C、4Dと直接接続されている。このように、再配線を必要としない半導体素子8、10の電極パッド12C、13Cは直接基板2にワイヤボンディングすることができる。なお、再配線用素子5の接続パッド7と半導体素子8、10の電極パッド12、13との間や再配線用素子5の接続パッド7と基板2の電極部4との間は、いずれもボンディングワイヤ14を介して電気的に接続されている。半導体素子8、10の電極パッド12C、13Cと基板2の電極部4とを直接的に接続する場合も同様である。
上述したような再配線構造に基づいて基板2との接続や相互接続が実施された第1および第2の半導体素子8、10は、再配線用素子5やボンディングワイヤ14等と共に封止樹脂(図示せず)で封止される。このようにして、スタック型マルチチップパッケージ構造の半導体装置1が構成される。なお、なお、図1は2個の半導体素子8、10を配線基板2上に搭載した半導体装置1を示しているが、半導体素子の搭載数は2個に限られるものではなく、3個もしくはそれ以上であってもよい。この点は後述する他の実施形態においても同様である。
このようなスタック型マルチチップパッケージ構造の半導体装置1によれば、再配線用素子5を用いて複数の半導体素子8、10間の相互接続や半導体素子8、10の電極パッド12、13の再配置等を実現しているため、配線構造の複雑化やそれに伴う不良発生等を抑制することが可能となる。さらに、再配線用素子5は半導体の微細配線技術を利用しているため、それ自体を低コストで作製できるだけでなく、配線基板2に要するコストを低減することができる。例えば、微細配線が可能な再配線用素子5で信号線の取り回しを行うことによって、配線基板2は外部接続端子3までの配線だけでよくなる。これらによって、再配線用素子5を含むスタック型マルチチップパッケージ構造の半導体装置1の製造コストを低減することが可能となる。
また、再配線用素子5によれば通常の半導体素子と同等の厚さで微細配線が実現されるため、スタック型マルチチップパッケージ構造の半導体装置1の厚さが増大するようなこともない。さらに、再配線用素子5は材質的には通常の半導体素子と同様にSi等から形成されているため、半導体素子8、10と積層して配線基板2上に搭載しても熱的な問題等を招くことがない。すなわち、複数の半導体素子間に一般的な配線基板等を積層した場合には、これら構成材料の熱膨張係数の違いに基づいて、熱が加わった際に反り等が生じやすいが、再配線用素子5では熱膨張係数の違いに基づく反り等を生じることがない。
次に、本発明の第2の実施形態による半導体装置について、図3および図4を参照して説明する。図3および図4は第2の実施形態による半導体装置の構成を一部断面で示す図である。なお、第1の実施形態と同一部分には同一符号を付し、その説明を一部省略する。これらの図に示す半導体装置(半導体パッケージ)20において、再配線用素子5は第1の半導体素子8と第2の半導体素子10との間に積層・配置されている。すなわち、配線基板2の素子搭載面(上面)には第1の半導体素子8が固着されている。第1の半導体素子8上には再配線用素子5が固着されており、さらにその上には第2の半導体素子10が固着されている。
第1および第2の半導体素子8、10の電極パッド12、13は、それぞれ直接もしくは再配線用素子5を介して配線基板2の電極部4と電気的に接続されている。これら第1および第2の半導体素子8、10と再配線用素子5との間、再配線用素子5と配線基板2との間、また第1および第2の半導体素子8、10と配線基板2との間は、それぞれボンディングワイヤ14を介して接続されている。第1および第2の半導体素子8、10間の相互接続や半導体素子8、10の電極パッド12、13の再配置等は、上述した第1の実施形態と同様に再配線用素子5の内部配線により実施されている。
上述したように、再配線用素子5は第1の半導体素子8と第2の半導体素子10との間に配置してもよい。この際、再配線用素子5への接続は、図3に示したように直接接続パッド7にボンディングワイヤ14を接続してもよいし、また図4に示したように一旦基板2の電極部4にボンディングワイヤ14を接続した後、再配線用素子5の接続パッド7にボンディングワイヤ14を接続してもよい。このように、再配線用素子5を第1の半導体素子8と第2の半導体素子10との間に配置することで、より多様な配線構造を実現することができる。
また、第2の実施形態の半導体装置20によれば、第1の実施形態と同様に、半導体装置20の製造コストや厚さ等を増大させることなく、配線構造の複雑化やそれに伴う不良発生等を抑制することが可能となる。さらに、スタック型マルチチップパッケージ構造における反り等の問題を解消することができる。これらによって、低コストで汎用性に優れ、かつ信頼性の高いスタック型マルチチップパッケージ構造の半導体装置20を提供することが可能となる。
次に、本発明の第3の実施形態による半導体装置について、図5、図6および図7を参照して説明する。図5、図6および図7は第3の実施形態による半導体装置の構成を一部断面で示す図である。なお、第1および第2の実施形態と同一部分には同一符号を付し、その説明を一部省略する。これらの図に示す半導体装置(半導体パッケージ)30において、再配線用素子5は積層された半導体素子8、10の最上層に配置されている。すなわち、配線基板2の素子搭載面(上面)には第1の半導体素子8が固着されており、その上には第2の半導体素子10が固着されている。そして、再配線用素子5は第2の半導体素子10上に固着されている。
第1および第2の半導体素子8、10の電極パッド12、13は、それぞれ直接もしくは再配線用素子5を介して配線基板2の電極部4と電気的に接続されている。これら第1および第2の半導体素子8、10と再配線用素子5との間、再配線用素子5と配線基板2との間、また第1および第2の半導体素子8、10と配線基板2との間は、それぞれボンディングワイヤ14を介して接続されている。第1および第2の半導体素子8、10間の相互接続や半導体素子8、10の電極パッド12、13の再配置等は、上述した第1の実施形態と同様に再配線用素子5の内部配線により実施されている。
上述したように、再配線用素子5は積層された半導体素子8、10の最上層に配置してもよい。この際、再配線が必要な半導体素子8、10のパッド数が少ない場合には、図6や図7に示したように、再配線用素子5を小型化することやオフセットして配置することも可能である。また、再配線用素子5への接続は、図6に示したように直接接続パッド7にボンディングワイヤ14を接続してもよいし、また図7に示したように一旦基板2の電極部4にボンディングワイヤ14を接続した後、再配線用素子5の接続パッド7にボンディングワイヤ14を接続してもよい。
次に、本発明の第4の実施形態による半導体装置について、図8を参照して説明する。図8は第4の実施形態による半導体装置の構成を一部断面で示す図である。なお、第1ないし第3の実施形態と同一部分には同一符号を付し、その説明を一部省略する。これらの図に示す半導体装置(半導体パッケージ)40において、再配線用素子5は積層された半導体素子8、10とは別に、配線基板2の素子搭載面(上面)に直接固着されている。再配線用素子5は配線基板2上にプレーン配置してもよく、このような構造でも半導体素子8、10間の相互接続や半導体素子8、10の電極パッド12、13の再配置等を再配線用素子5により実施することができる。
次に、本発明の第5の実施形態による半導体装置について、図9、図10、図11および図12を参照して説明する。図9、図10、図11および図12は第5の実施形態による半導体装置の構成を一部断面で示す図である。なお、第1ないし第4の実施形態と同一部分には同一符号を付し、その説明を一部省略する。これらの図に示す半導体装置(半導体パッケージ)50においては、配線基板2と半導体素子8、10との接続、あるいは再配線用素子5と半導体素子8、10との接続にフリップチップ接続が適用されている。第1および第2の半導体素子8、10間の相互接続や半導体素子8、10の電極パッド12、13の再配置等は、再配線用素子5の内部配線により実施されている。
図9に示す半導体装置50は、配線基板2上に再配線用素子5が固着されている。再配線用素子5上には第1の半導体素子8が金属バンプ51を介して電気的に接続されていると共に機械的に固着されている。再配線用素子5上には第2の半導体素子10が固着されている。第1の半導体素子8と再配線用素子5とは金属バンプ51を介して電気的に接続されている。また、再配線用素子5と配線基板2との間、再配線用素子5と第2の半導体素子10との間は、それぞれボンディングワイヤ14を介して電気的に接続されている。なお、再配線用素子5自体を配線基板2にフリップチップ接続することも可能である。
図10に示す半導体装置50は、配線基板2上に第1の半導体素子8が金属バンプ51を介して電気的に接続されていると共に機械的に固着されている。第1の半導体素子8上には再配線用素子5が固着されており、さらにその上には第2の半導体素子10が固着されている。第1の半導体素子8と配線基板2とは金属バンプ51を介して電気的に接続されている。また、再配線用素子5と配線基板2との間、再配線用素子5と第1および第2の半導体素子8、10との間は、それぞれボンディングワイヤ14を介して電気的に接続されている。なお、再配線用素子5を第1の半導体素子8にフリップチップ接続することも可能である。
図11および図12に示す半導体装置50は、配線基板2上に第1の半導体素子8が金属バンプ51を介して電気的に接続されていると共に機械的に固着されている。第1の半導体素子8上には第2の半導体素子10が固着されており、さらにその上には再配線用素子5が固着されている。第1の半導体素子8と配線基板2とは金属バンプ51を介して電気的に接続されている。また、再配線用素子5と配線基板2との間、再配線用素子5と第1および第2の半導体素子8、10との間は、それぞれボンディングワイヤ14を介して電気的に接続されている。なお、再配線用素子5を第2の半導体素子10にフリップチップ接続することも可能である。
上述したように、配線基板2と半導体素子8、10との接続や再配線用素子5と半導体素子8、10との接続には、フリップチップ接続を適用することも可能である。このような第5の実施形態の半導体装置50によれば、第1ないし第4の実施形態と同様に、半導体装置50の製造コストや厚さ等を増大させることなく、配線構造の複雑化やそれに伴う不良発生等を抑制することが可能となる。さらに、スタック型マルチチップパッケージ構造における反り等の問題を解消することができる。これらによって、低コストで汎用性に優れ、かつ信頼性の高いスタック型マルチチップパッケージ構造の半導体装置50を提供することが可能となる。
なお、本発明は上記した実施形態に限定されるものではなく、複数の半導体素子を積層して搭載した各種の半導体装置に適用することができる。そのような半導体装置についても、本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
1,30,40,50…半導体装置、2…配線基板、4…電極部、5…再配線用素子、8…第1の半導体素子、10…第2の半導体素子、14…ボンディングワイヤ、51…金属バンプ。
Claims (5)
- 基板と、
前記基板上に積層されて搭載された複数の半導体素子と、
前記基板上に搭載され、前記複数の半導体素子間および前記基板と前記半導体素子間の少なくとも一方を接続する配線を有する再配線用素子と
を具備することを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記再配線用素子は前記半導体素子と積層されて前記基板上に搭載されていることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記再配線用素子は前記基板上に直接搭載されていることを特徴とする半導体装置。 - 請求項1ないし請求項3のいずれか1項記載の半導体装置において、
前記複数の半導体素子はそれぞれ前記再配線用素子とワイヤボンディング接続またはフリップチップ接続により接続されており、かつ前記再配線用素子の前記配線を介して相互接続されていることを特徴とする半導体装置。 - 請求項1ないし請求項4のいずれか1項記載の半導体装置において、
前記半導体素子は前記再配線用素子とワイヤボンディング接続またはフリップチップ接続により接続されており、かつ前記再配線用素子により再配置された接続パッドを介して前記基板とワイヤボンディング接続またはフリップチップ接続により接続されていることを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004266288A JP2006086149A (ja) | 2004-09-14 | 2004-09-14 | 半導体装置 |
KR1020050085002A KR100731235B1 (ko) | 2004-09-14 | 2005-09-13 | 반도체 장치 |
US11/224,056 US20060055018A1 (en) | 2004-09-14 | 2005-09-13 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004266288A JP2006086149A (ja) | 2004-09-14 | 2004-09-14 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006086149A true JP2006086149A (ja) | 2006-03-30 |
Family
ID=36033028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004266288A Pending JP2006086149A (ja) | 2004-09-14 | 2004-09-14 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20060055018A1 (ja) |
JP (1) | JP2006086149A (ja) |
KR (1) | KR100731235B1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008091396A (ja) * | 2006-09-29 | 2008-04-17 | Sanyo Electric Co Ltd | 半導体モジュールおよび半導体装置 |
US7989960B2 (en) | 2008-02-08 | 2011-08-02 | Renesas Electronics Corporation | Semiconductor device |
US8129826B2 (en) | 2008-01-17 | 2012-03-06 | Samsung Electronics Co., Ltd. | Semiconductor package apparatus having redistribution layer |
JP2014183262A (ja) * | 2013-03-21 | 2014-09-29 | Toshiba Corp | 半導体装置 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8124520B2 (en) * | 2006-07-10 | 2012-02-28 | Stats Chippac Ltd. | Integrated circuit mount system with solder mask pad |
KR100837823B1 (ko) * | 2007-01-11 | 2008-06-13 | 주식회사 하이닉스반도체 | 온도 정보를 공유하는 다수의 반도체 칩을 포함하는 멀티칩 패키지 |
CN101866915B (zh) * | 2009-04-15 | 2015-08-19 | 三星电子株式会社 | 集成电路装置及其操作方法、存储器存储装置及电子系统 |
KR20100114421A (ko) * | 2009-04-15 | 2010-10-25 | 삼성전자주식회사 | 적층 패키지 |
US8415808B2 (en) * | 2010-07-28 | 2013-04-09 | Sandisk Technologies Inc. | Semiconductor device with die stack arrangement including staggered die and efficient wire bonding |
US8674519B2 (en) * | 2010-12-17 | 2014-03-18 | Intel Corporation | Microelectronic package and method of manufacturing same |
CN104347575B (zh) * | 2013-08-07 | 2017-03-01 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
US11171114B2 (en) * | 2015-12-02 | 2021-11-09 | Intel Corporation | Die stack with cascade and vertical connections |
US20200066701A1 (en) * | 2016-09-28 | 2020-02-27 | Intel Corporation | Stacked chip package having substrate interposer and wirebonds |
US9899347B1 (en) * | 2017-03-09 | 2018-02-20 | Sandisk Technologies Llc | Wire bonded wide I/O semiconductor device |
WO2019066960A1 (en) * | 2017-09-29 | 2019-04-04 | Intel Corporation | STACKER SEMICONDUCTOR HOUSING SPACER DEED |
CN113410196A (zh) * | 2021-06-15 | 2021-09-17 | 西安微电子技术研究所 | 一种基于硅转接基板的prom与fpga集成结构及其制备方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0509825A3 (en) * | 1991-04-16 | 1993-11-24 | Nec Corp | Package structure for semiconductor device |
US6441495B1 (en) * | 1997-10-06 | 2002-08-27 | Rohm Co., Ltd. | Semiconductor device of stacked chips |
JP2000223655A (ja) * | 1999-01-29 | 2000-08-11 | Rohm Co Ltd | 半導体装置 |
JP3765952B2 (ja) * | 1999-10-19 | 2006-04-12 | 富士通株式会社 | 半導体装置 |
JP4615189B2 (ja) * | 2003-01-29 | 2011-01-19 | シャープ株式会社 | 半導体装置およびインターポーザチップ |
JP3880572B2 (ja) * | 2003-10-31 | 2007-02-14 | 沖電気工業株式会社 | 半導体チップ及び半導体装置 |
-
2004
- 2004-09-14 JP JP2004266288A patent/JP2006086149A/ja active Pending
-
2005
- 2005-09-13 KR KR1020050085002A patent/KR100731235B1/ko not_active IP Right Cessation
- 2005-09-13 US US11/224,056 patent/US20060055018A1/en not_active Abandoned
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008091396A (ja) * | 2006-09-29 | 2008-04-17 | Sanyo Electric Co Ltd | 半導体モジュールおよび半導体装置 |
US8129826B2 (en) | 2008-01-17 | 2012-03-06 | Samsung Electronics Co., Ltd. | Semiconductor package apparatus having redistribution layer |
US7989960B2 (en) | 2008-02-08 | 2011-08-02 | Renesas Electronics Corporation | Semiconductor device |
US8319352B2 (en) | 2008-02-08 | 2012-11-27 | Renesas Electronics Corporation | Semiconductor device |
US8754534B2 (en) | 2008-02-08 | 2014-06-17 | Renesas Electronics Corporation | Semiconductor device |
US9377825B2 (en) | 2008-02-08 | 2016-06-28 | Renesas Electronics Corporation | Semiconductor device |
JP2014183262A (ja) * | 2013-03-21 | 2014-09-29 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20060051232A (ko) | 2006-05-19 |
KR100731235B1 (ko) | 2007-06-22 |
US20060055018A1 (en) | 2006-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100731235B1 (ko) | 반도체 장치 | |
KR101070913B1 (ko) | 반도체 칩 적층 패키지 | |
US6621156B2 (en) | Semiconductor device having stacked multi chip module structure | |
JP4751351B2 (ja) | 半導体装置とそれを用いた半導体モジュール | |
JP5222509B2 (ja) | 半導体装置 | |
JP2008118140A (ja) | 反り防止用の補強部材が基板に連結された半導体チップスタックパッケージ | |
JP2004172323A (ja) | 半導体パッケージ及び積層型半導体パッケージ | |
JP2006344917A (ja) | 半導体装置、積層型半導体装置、および半導体装置の製造方法 | |
KR20110091194A (ko) | 적층 반도체 패키지 | |
JP2010140981A (ja) | チップ構造、チップ積層構造、半導体パッケージ構造、およびメモリ。 | |
JP2009141169A (ja) | 半導体装置 | |
WO2011086613A1 (ja) | 半導体装置及びその製造方法 | |
JP5973456B2 (ja) | 半導体装置 | |
US20130307145A1 (en) | Semiconductor package and method of fabricating the same | |
JP2007134426A (ja) | マルチチップモジュール | |
KR100791576B1 (ko) | 볼 그리드 어레이 유형의 적층 패키지 | |
JP2001230515A (ja) | 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。 | |
JP3490303B2 (ja) | 半導体装置の実装体 | |
JP2005286126A (ja) | 半導体装置 | |
JP4602223B2 (ja) | 半導体装置とそれを用いた半導体パッケージ | |
JP4083376B2 (ja) | 半導体モジュール | |
JP2005057271A (ja) | 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール | |
JP4627323B2 (ja) | 半導体装置 | |
JP2008187050A (ja) | システムインパッケージ装置 | |
JP5078631B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080108 |