JPH0831868A - Ｂｇａ型半導体装置 - Google Patents
Ｂｇａ型半導体装置Info
- Publication number
- JPH0831868A JPH0831868A JP6169352A JP16935294A JPH0831868A JP H0831868 A JPH0831868 A JP H0831868A JP 6169352 A JP6169352 A JP 6169352A JP 16935294 A JP16935294 A JP 16935294A JP H0831868 A JPH0831868 A JP H0831868A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- bga type
- semiconductor device
- lsi chip
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】接続用ボールが形成された絶縁性フィルムを折
り曲げてＢＧＡ型パッケージを形成し、このＢＧＡ型パ
ッケージを用いてＬＳＩチップを搭載することで、小型
かつ薄型で、ＭＣＭへの組み込みが可能な安価な多端子
ＬＳＩチップ対応のＢＧＡ型半導体装置の提供。 【構成】ＬＳＩチップと、ＢＧＡ型パッケージとを備
え、前記ＢＧＡ型パッケージは、中央部にデバイスホー
ルが開孔された絶縁性フィルムと、この絶縁性フィルム
の一方の面に銅箔から形成された、前記デバイスホール
から突出するインナーリードおよびこのインナーリード
から前記デバイスホールの外側に向かって延在する導体
パターンならびにこの導体パターンの端部に設けられる
ランドと、このランドに形成された接続用ボールまたは
ピンとを備え、前記ＬＳＩチップの各電極パッドと前記
インナーリードとは、互いに電気的に接続され、前記導
体パターンが外面となるように前記絶縁性フィルムの前
記ランドを含む部分が外側に１８０°折り曲げられてい
ることにより、上記目的を達成する。
り曲げてＢＧＡ型パッケージを形成し、このＢＧＡ型パ
ッケージを用いてＬＳＩチップを搭載することで、小型
かつ薄型で、ＭＣＭへの組み込みが可能な安価な多端子
ＬＳＩチップ対応のＢＧＡ型半導体装置の提供。 【構成】ＬＳＩチップと、ＢＧＡ型パッケージとを備
え、前記ＢＧＡ型パッケージは、中央部にデバイスホー
ルが開孔された絶縁性フィルムと、この絶縁性フィルム
の一方の面に銅箔から形成された、前記デバイスホール
から突出するインナーリードおよびこのインナーリード
から前記デバイスホールの外側に向かって延在する導体
パターンならびにこの導体パターンの端部に設けられる
ランドと、このランドに形成された接続用ボールまたは
ピンとを備え、前記ＬＳＩチップの各電極パッドと前記
インナーリードとは、互いに電気的に接続され、前記導
体パターンが外面となるように前記絶縁性フィルムの前
記ランドを含む部分が外側に１８０°折り曲げられてい
ることにより、上記目的を達成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＢＧＡ（ボール・グリ
ッド・アレイ）型半導体装置に関し、詳しくは、小型か
つ薄型でＭＣＭ（マルチ・チップ・モジュール）への組
み込みが可能なＢＧＡ型半導体装置に関する。
ッド・アレイ）型半導体装置に関し、詳しくは、小型か
つ薄型でＭＣＭ（マルチ・チップ・モジュール）への組
み込みが可能なＢＧＡ型半導体装置に関する。
【０００２】
【従来の技術】まず、図１０は、従来のＢＧＡ型半導体
装置の一例の断面図である。同図に示すＢＧＡ型半導体
装置５２は、各層に配線パターン（多層配線パターン）
５４が形成された多層配線基板５６と、この多層配線基
板５６の上面中央部に載置固定されたＬＳＩチップ５８
と、多層配線基板５６の上面のＬＳＩチップ５８周辺部
に形成された配線パターン５４およびＬＳＩチップ５８
の各電極パッド（図示せず）を電気的に接続するボンデ
ィングワイヤ６０と、多層配線基板５６の上面のＬＳＩ
チップ５８、配線パターン５４およびボンディングワイ
ヤ６０を保護するよう封止されたモールド樹脂６２と、
ボンディングワイヤ６０および多層配線パターン５４を
介して、ＬＳＩチップ５８の各電極パッドと電気的に接
続するように、多層配線基板５６の下面に碁盤目状に形
成されたはんだボール（ＢＧＡ）６４とから構成されて
いる。なお、このはんだボール６４は外部、例えばＦＰ
Ｃ（プリント配線基板）等との接続用端子であって、モ
ールド樹脂６２で多層配線基板５６の上面を封止した後
に、はんだペースト印刷法や、はんだボール振り込み接
着法などを用いて形成されている。
装置の一例の断面図である。同図に示すＢＧＡ型半導体
装置５２は、各層に配線パターン（多層配線パターン）
５４が形成された多層配線基板５６と、この多層配線基
板５６の上面中央部に載置固定されたＬＳＩチップ５８
と、多層配線基板５６の上面のＬＳＩチップ５８周辺部
に形成された配線パターン５４およびＬＳＩチップ５８
の各電極パッド（図示せず）を電気的に接続するボンデ
ィングワイヤ６０と、多層配線基板５６の上面のＬＳＩ
チップ５８、配線パターン５４およびボンディングワイ
ヤ６０を保護するよう封止されたモールド樹脂６２と、
ボンディングワイヤ６０および多層配線パターン５４を
介して、ＬＳＩチップ５８の各電極パッドと電気的に接
続するように、多層配線基板５６の下面に碁盤目状に形
成されたはんだボール（ＢＧＡ）６４とから構成されて
いる。なお、このはんだボール６４は外部、例えばＦＰ
Ｃ（プリント配線基板）等との接続用端子であって、モ
ールド樹脂６２で多層配線基板５６の上面を封止した後
に、はんだペースト印刷法や、はんだボール振り込み接
着法などを用いて形成されている。
【０００３】上述するように、従来のＢＧＡ型半導体装
置５２は、ＬＳＩチップ５８の各電極パッドと、多層配
線基板５６の下面に形成されたそれぞれのはんだボール
６４とを、ボンディングワイヤ６０および多層配線パタ
ーン５４を介して電気的に接続したものである。しか
し、ボンディングワイヤ法を用いてＬＳＩチップ５８の
各電極パッドと多層配線基板５６の上面に形成された配
線パターン５４とを接続するため、多層配線基板５６の
上面のＬＳＩチップ５８周辺部にしか配線パターン５４
を形成することができない。
置５２は、ＬＳＩチップ５８の各電極パッドと、多層配
線基板５６の下面に形成されたそれぞれのはんだボール
６４とを、ボンディングワイヤ６０および多層配線パタ
ーン５４を介して電気的に接続したものである。しか
し、ボンディングワイヤ法を用いてＬＳＩチップ５８の
各電極パッドと多層配線基板５６の上面に形成された配
線パターン５４とを接続するため、多層配線基板５６の
上面のＬＳＩチップ５８周辺部にしか配線パターン５４
を形成することができない。
【０００４】このため、多層配線基板５６の上面のＬＳ
Ｉチップ５８周辺部に形成された配線パターン５４と、
多層配線基板５６の下面に碁盤目状に形成されたはんだ
ボール６４、特に多層配線基板５６の下面中央部に形成
されたはんだボール６４とを電気的に接続するために
は、多層配線基板５６が必要となる。なぜなら、配線基
板技術においては、０．３ｍｍピッチの配線を形成する
のが限界であるため、微細な配線の引き回しには必然的
に多層としなければならないからである。従って、従来
のＢＧＡ型半導体装置５２においては、例えばガラエポ
板などの多層配線基板５６を用いる必要があるため、部
品コストがアップするという問題点があった。
Ｉチップ５８周辺部に形成された配線パターン５４と、
多層配線基板５６の下面に碁盤目状に形成されたはんだ
ボール６４、特に多層配線基板５６の下面中央部に形成
されたはんだボール６４とを電気的に接続するために
は、多層配線基板５６が必要となる。なぜなら、配線基
板技術においては、０．３ｍｍピッチの配線を形成する
のが限界であるため、微細な配線の引き回しには必然的
に多層としなければならないからである。従って、従来
のＢＧＡ型半導体装置５２においては、例えばガラエポ
板などの多層配線基板５６を用いる必要があるため、部
品コストがアップするという問題点があった。
【０００５】また同様に、ボンディングワイヤ法を用い
ているので、ＬＳＩチップ５８の各電極パッドと、多層
配線基板５６の上面に形成された配線パターン５４との
接合ピッチが必然的に広くなり、パッケージを小型化す
ることが難しいので、例えばＭＣＭへの組み込みが非常
に困難であるという問題点があった。さらに、剥き出し
のボンディングワイヤ６０やＬＳＩチップ５８を保護す
るために、モールド樹脂６２によって封止しなければな
らないので、上述する多層配線基板５６も含めてパッケ
ージが厚くなるばかりでなく、樹脂モールド６２により
封止するので、極めて放熱性が悪いという問題点もあっ
た。
ているので、ＬＳＩチップ５８の各電極パッドと、多層
配線基板５６の上面に形成された配線パターン５４との
接合ピッチが必然的に広くなり、パッケージを小型化す
ることが難しいので、例えばＭＣＭへの組み込みが非常
に困難であるという問題点があった。さらに、剥き出し
のボンディングワイヤ６０やＬＳＩチップ５８を保護す
るために、モールド樹脂６２によって封止しなければな
らないので、上述する多層配線基板５６も含めてパッケ
ージが厚くなるばかりでなく、樹脂モールド６２により
封止するので、極めて放熱性が悪いという問題点もあっ
た。
【０００６】次に、ＴＡＢテープキャリアを利用した従
来のＢＧＡ型半導体装置の一例の断面図、およびそのＬ
ＳＩチップの電極パッドとインナーリードとの接続部の
部分拡大図をそれぞれ図１１および図１２に示す。図１
１に示すＢＧＡ型半導体装置６６は、ＬＳＩチップ５８
と、このＬＳＩチップ５８の中央部に弾性を有する接着
剤６８を介して貼り付けられた絶縁性フィルム７０と、
図１２に示すように、この絶縁性フィルム７０の下面に
接着剤７２を介して貼り付けられ、その一端がＬＳＩチ
ップ５８の各電極パッド７４と電気的に接続されたイン
ナーリード７６ａが形成され、その他端にボール形成用
ランド７６ｂが形成された導体パターン７６（７６ａお
よび７６ｂ）と、このインナーリード７６ａを介して、
ＬＳＩチップ５８の各電極パッド７４と電気的に接続す
るように、この導体パターン７６のボール形成用ランド
７６ｂに形成されたＦＰＣ等との接続用はんだボール６
４と、インナーリード７６ａおよびＬＳＩチップ５８の
表面を保護するよう充填されたポッティングレジン７８
とから構成されている。
来のＢＧＡ型半導体装置の一例の断面図、およびそのＬ
ＳＩチップの電極パッドとインナーリードとの接続部の
部分拡大図をそれぞれ図１１および図１２に示す。図１
１に示すＢＧＡ型半導体装置６６は、ＬＳＩチップ５８
と、このＬＳＩチップ５８の中央部に弾性を有する接着
剤６８を介して貼り付けられた絶縁性フィルム７０と、
図１２に示すように、この絶縁性フィルム７０の下面に
接着剤７２を介して貼り付けられ、その一端がＬＳＩチ
ップ５８の各電極パッド７４と電気的に接続されたイン
ナーリード７６ａが形成され、その他端にボール形成用
ランド７６ｂが形成された導体パターン７６（７６ａお
よび７６ｂ）と、このインナーリード７６ａを介して、
ＬＳＩチップ５８の各電極パッド７４と電気的に接続す
るように、この導体パターン７６のボール形成用ランド
７６ｂに形成されたＦＰＣ等との接続用はんだボール６
４と、インナーリード７６ａおよびＬＳＩチップ５８の
表面を保護するよう充填されたポッティングレジン７８
とから構成されている。
【０００７】しかしながら、上述するＢＧＡ型半導体装
置６６は、絶縁性フィルム７０に貼り付けられた導体パ
ターン７６の一端、即ちインナーリード７６ａを、ＬＳ
Ｉチップ５８の各電極パッド７４に押し曲げて接続させ
ているので、このインナーリード７６ａおよび絶縁性フ
ィルム７０の厚さを考慮すれば、インナーリード７６ａ
を長めに形成しなければならない。このためＬＳＩチッ
プ５８の各電極パッド７４とインナーリード７６ａとを
接続する際の信頼性を損なうという問題点があった。ま
た、ＬＳＩチップ５８のパターン形成面の中央部に貼り
付けられた絶縁性フィルム７０上にしかはんだボール６
４を設けられないので、この絶縁性フィルム７０上に形
成することができるはんだボール６４の数が少なく、か
つ限定されるので、多端子ＬＳＩチップにこのＢＧＡ型
パッケージを適用することができないという問題点もあ
った。
置６６は、絶縁性フィルム７０に貼り付けられた導体パ
ターン７６の一端、即ちインナーリード７６ａを、ＬＳ
Ｉチップ５８の各電極パッド７４に押し曲げて接続させ
ているので、このインナーリード７６ａおよび絶縁性フ
ィルム７０の厚さを考慮すれば、インナーリード７６ａ
を長めに形成しなければならない。このためＬＳＩチッ
プ５８の各電極パッド７４とインナーリード７６ａとを
接続する際の信頼性を損なうという問題点があった。ま
た、ＬＳＩチップ５８のパターン形成面の中央部に貼り
付けられた絶縁性フィルム７０上にしかはんだボール６
４を設けられないので、この絶縁性フィルム７０上に形
成することができるはんだボール６４の数が少なく、か
つ限定されるので、多端子ＬＳＩチップにこのＢＧＡ型
パッケージを適用することができないという問題点もあ
った。
【０００８】
【発明が解決しようとする課題】本発明の目的は、前記
従来技術に基づく種々の問題点をかえりみて、接続用ボ
ールが形成された絶縁性フィルムを折り曲げてＢＧＡ型
パッケージを形成し、このＢＧＡ型パッケージを用いて
ＬＳＩチップを搭載することで、小型かつ薄型で、ＭＣ
Ｍへの組み込みが可能な安価な多端子ＬＳＩチップ対応
のＢＧＡ型半導体装置を提供することにある。
従来技術に基づく種々の問題点をかえりみて、接続用ボ
ールが形成された絶縁性フィルムを折り曲げてＢＧＡ型
パッケージを形成し、このＢＧＡ型パッケージを用いて
ＬＳＩチップを搭載することで、小型かつ薄型で、ＭＣ
Ｍへの組み込みが可能な安価な多端子ＬＳＩチップ対応
のＢＧＡ型半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１態様のＢＧＡ型半導体装置は、ＬＳＩ
チップと、ＢＧＡ型パッケージとを備え、前記ＢＧＡ型
パッケージは、中央部にデバイスホールが開孔された絶
縁性フィルムと、この絶縁性フィルムの一方の面に銅箔
から形成された、前記デバイスホールから突出するイン
ナーリードおよびこのインナーリードから前記デバイス
ホールの外側に向かって延在する導体パターンならびに
この導体パターンの端部に設けられるランドと、このラ
ンドに形成された接続用ボールまたはピンとを備え、前
記ＬＳＩチップの各電極パッドと前記インナーリードと
は、互いに電気的に接続され、前記導体パターンが外面
となるように前記絶縁性フィルムの前記ランドを含む部
分が外側に１８０°折り曲げられていることを特徴とす
るＢＧＡ型半導体装置を提供するものである。
に、本発明の第１態様のＢＧＡ型半導体装置は、ＬＳＩ
チップと、ＢＧＡ型パッケージとを備え、前記ＢＧＡ型
パッケージは、中央部にデバイスホールが開孔された絶
縁性フィルムと、この絶縁性フィルムの一方の面に銅箔
から形成された、前記デバイスホールから突出するイン
ナーリードおよびこのインナーリードから前記デバイス
ホールの外側に向かって延在する導体パターンならびに
この導体パターンの端部に設けられるランドと、このラ
ンドに形成された接続用ボールまたはピンとを備え、前
記ＬＳＩチップの各電極パッドと前記インナーリードと
は、互いに電気的に接続され、前記導体パターンが外面
となるように前記絶縁性フィルムの前記ランドを含む部
分が外側に１８０°折り曲げられていることを特徴とす
るＢＧＡ型半導体装置を提供するものである。
【００１０】ここで、前記ＬＳＩチップは、その電極パ
ッド形成面が前記ランド側を向いて配置されているのが
好ましい。
ッド形成面が前記ランド側を向いて配置されているのが
好ましい。
【００１１】また、本発明の第２態様のＢＧＡ型半導体
装置は、ＬＳＩチップと、ＢＧＡ型パッケージとを備
え、前記ＢＧＡ型パッケージは、中央部にデバイスホー
ルおよび周辺部に複数のスルーホールが開孔された絶縁
性フィルムと、この絶縁性フィルムの一方の面に銅箔か
ら形成された、前記デバイスホールから突出するインナ
ーリードおよびこのインナーリードから前記デバイスホ
ールの外側に向かって延在する導体パターンならびにこ
の導体パターンの端部と前記スルーホールを通して電気
的に接続され、前記絶縁性フィルムの他方の面に設けら
れるランドと、このランドに形成された接続用ボールま
たはピンとを備え、前記ＬＳＩチップの各電極パッドと
前記インナーリードとは、互いに電気的に接続され、前
記導体パターンが内面となるように前記絶縁性フィルム
の前記ランドを含む部分が外側に１８０°折り曲げられ
ていることを特徴とするＢＧＡ型半導体装置を提供する
ものである。
装置は、ＬＳＩチップと、ＢＧＡ型パッケージとを備
え、前記ＢＧＡ型パッケージは、中央部にデバイスホー
ルおよび周辺部に複数のスルーホールが開孔された絶縁
性フィルムと、この絶縁性フィルムの一方の面に銅箔か
ら形成された、前記デバイスホールから突出するインナ
ーリードおよびこのインナーリードから前記デバイスホ
ールの外側に向かって延在する導体パターンならびにこ
の導体パターンの端部と前記スルーホールを通して電気
的に接続され、前記絶縁性フィルムの他方の面に設けら
れるランドと、このランドに形成された接続用ボールま
たはピンとを備え、前記ＬＳＩチップの各電極パッドと
前記インナーリードとは、互いに電気的に接続され、前
記導体パターンが内面となるように前記絶縁性フィルム
の前記ランドを含む部分が外側に１８０°折り曲げられ
ていることを特徴とするＢＧＡ型半導体装置を提供する
ものである。
【００１２】ここで、前記ＬＳＩチップは、その電極パ
ッド形成面が前記ランドの反対側を向いて配置されてい
るのが好ましい。
ッド形成面が前記ランドの反対側を向いて配置されてい
るのが好ましい。
【００１３】また、前記ＬＳＩチップの各電極パッドと
前記ＢＧＡ型パッケージのインナーリードとは、前記絶
縁性フィルムの導体パターン形成面側から接続されてい
るのが好ましい。
前記ＢＧＡ型パッケージのインナーリードとは、前記絶
縁性フィルムの導体パターン形成面側から接続されてい
るのが好ましい。
【００１４】また、前記ＢＧＡ型パッケージは、その折
り曲げ部の内面側に矩形の支持体を有するのが好まし
い。
り曲げ部の内面側に矩形の支持体を有するのが好まし
い。
【００１５】また、前記ＬＳＩチップの電極パッドと前
記インナーリードとの接続は、超音波接続法あるいは熱
圧着接続法によって行われるのが好ましい。
記インナーリードとの接続は、超音波接続法あるいは熱
圧着接続法によって行われるのが好ましい。
【００１６】また、前記絶縁性フィルムの折り曲げ部に
は、フレキシブルスリットが開孔されているのが好まし
く、前記フレキシブルスリットには、耐屈曲性を向上さ
せる樹脂が塗布されているのが好ましい。
は、フレキシブルスリットが開孔されているのが好まし
く、前記フレキシブルスリットには、耐屈曲性を向上さ
せる樹脂が塗布されているのが好ましい。
【００１７】また、前記接続用ボールは、はんだペース
ト印刷法あるいははんだボール振り込み接着法を用いて
形成されたはんだボールであるのが好ましい。
ト印刷法あるいははんだボール振り込み接着法を用いて
形成されたはんだボールであるのが好ましい。
【００１８】また、前記絶縁性フィルムは、ポリイミド
フィルムあるいはガラスエポキシフィルムであるのが好
ましい。
フィルムあるいはガラスエポキシフィルムであるのが好
ましい。
【００１９】さらに、前記絶縁性フィルム上に形成され
たインナーリード、導体パターンおよびランドは、前記
絶縁性フィルムにエポキシ系接着剤またはポリイミド系
接着剤により銅箔を貼り合わせ、この銅箔からパターン
形成された導体パターン、あるいは銅箔に直接ポリイミ
ドをワニスコートするまたは貼り合わせ、この銅箔から
パターン形成された導体パターン、あるいは蒸着、スパ
ッタ、めっきによりポリイミド上に直接形成された銅か
らパターン形成された導体パターンであるのが好まし
い。
たインナーリード、導体パターンおよびランドは、前記
絶縁性フィルムにエポキシ系接着剤またはポリイミド系
接着剤により銅箔を貼り合わせ、この銅箔からパターン
形成された導体パターン、あるいは銅箔に直接ポリイミ
ドをワニスコートするまたは貼り合わせ、この銅箔から
パターン形成された導体パターン、あるいは蒸着、スパ
ッタ、めっきによりポリイミド上に直接形成された銅か
らパターン形成された導体パターンであるのが好まし
い。
【００２０】
【発明の作用】本発明のＢＧＡ型半導体装置は、ＬＳＩ
チップと、このＬＳＩチップを搭載するＢＧＡ型パッケ
ージとを備えるもので、このＢＧＡ型パッケージは、リ
ール状のＴＡＢテープキャリア（絶縁性フィルム）を、
幅方向の両側に開孔されたスプロケットホールを用いて
搬送し、このＴＡＢテープキャリア上に連続的に形成す
ることができる。
チップと、このＬＳＩチップを搭載するＢＧＡ型パッケ
ージとを備えるもので、このＢＧＡ型パッケージは、リ
ール状のＴＡＢテープキャリア（絶縁性フィルム）を、
幅方向の両側に開孔されたスプロケットホールを用いて
搬送し、このＴＡＢテープキャリア上に連続的に形成す
ることができる。
【００２１】ここで、本発明の第１態様のＢＧＡ型半導
体装置に用いられるＢＧＡ型パッケージは、絶縁性フィ
ルムの中央部にＬＳＩチップを搭載するためのデバイス
ホールを開孔し、このデバイスホールに突出するインナ
ーリード、このインナーリードから絶縁性フィルムの周
辺部に延在する導体パターンおよびこの導体パターンの
端部に設けられるランドを絶縁性フィルムの片面に形成
し、このランド上に、例えば、ＦＰＣ等との接続用のボ
ールやピン等を形成したものである。
体装置に用いられるＢＧＡ型パッケージは、絶縁性フィ
ルムの中央部にＬＳＩチップを搭載するためのデバイス
ホールを開孔し、このデバイスホールに突出するインナ
ーリード、このインナーリードから絶縁性フィルムの周
辺部に延在する導体パターンおよびこの導体パターンの
端部に設けられるランドを絶縁性フィルムの片面に形成
し、このランド上に、例えば、ＦＰＣ等との接続用のボ
ールやピン等を形成したものである。
【００２２】このＢＧＡ型パッケージにＬＳＩチップを
搭載するには、例えば、このＢＧＡ型パッケージの導体
パターン面を上側にして配置し、ＬＳＩチップのパター
ン形成面（電極パッド形成面）を下側にして、デバイス
ホールから突出するインナーリードとＬＳＩチップの各
電極パッドとを重ね合わせて位置合わせし、これらを接
続し、そして、接続用ボールが形成されたランドを含む
部分の絶縁性フィルムを、導体パターンが外側になるよ
うに１８０°下側に折り曲げて、これをＬＳＩチップの
パターン形成面に貼り付ければよい。また、例えば、Ｌ
ＳＩチップのパターン形成面を上側にして配置し、ＢＧ
Ａ型パッケージの導体パターン面を上側にして、デバイ
スホールから突出するインナーリードとＬＳＩチップの
各電極パッドとを重ね合わせて位置合わせし、これらを
接続し、そして、接続用ボールが形成されたランドを含
む部分の絶縁性フィルムを、導体パターンが外側になる
ように１８０°下側に折り曲げ、これをＬＳＩチップの
パターン形成面の裏面に貼り付ければよい。
搭載するには、例えば、このＢＧＡ型パッケージの導体
パターン面を上側にして配置し、ＬＳＩチップのパター
ン形成面（電極パッド形成面）を下側にして、デバイス
ホールから突出するインナーリードとＬＳＩチップの各
電極パッドとを重ね合わせて位置合わせし、これらを接
続し、そして、接続用ボールが形成されたランドを含む
部分の絶縁性フィルムを、導体パターンが外側になるよ
うに１８０°下側に折り曲げて、これをＬＳＩチップの
パターン形成面に貼り付ければよい。また、例えば、Ｌ
ＳＩチップのパターン形成面を上側にして配置し、ＢＧ
Ａ型パッケージの導体パターン面を上側にして、デバイ
スホールから突出するインナーリードとＬＳＩチップの
各電極パッドとを重ね合わせて位置合わせし、これらを
接続し、そして、接続用ボールが形成されたランドを含
む部分の絶縁性フィルムを、導体パターンが外側になる
ように１８０°下側に折り曲げ、これをＬＳＩチップの
パターン形成面の裏面に貼り付ければよい。
【００２３】また、本発明の第２態様のＢＧＡ型半導体
装置に用いられるＢＧＡ型パッケージは、絶縁性フィル
ムの中央部にＬＳＩチップを搭載するためのデバイスホ
ールおよび複数のスルーホールを開孔し、このデバイス
ホールに突出するインナーリードおよびこのインナーリ
ードから絶縁性フィルムの周辺部に延在する導体パター
ンを絶縁性フィルムの片面に形成し、この導体パターン
と絶縁性フィルムに開孔されたスルーホールを介して電
気的に接続されるランドを絶縁性フィルムの他面に形成
し、このランド上に、例えば、ＦＰＣ等との接続用のボ
ールやピン等を形成したものである。
装置に用いられるＢＧＡ型パッケージは、絶縁性フィル
ムの中央部にＬＳＩチップを搭載するためのデバイスホ
ールおよび複数のスルーホールを開孔し、このデバイス
ホールに突出するインナーリードおよびこのインナーリ
ードから絶縁性フィルムの周辺部に延在する導体パター
ンを絶縁性フィルムの片面に形成し、この導体パターン
と絶縁性フィルムに開孔されたスルーホールを介して電
気的に接続されるランドを絶縁性フィルムの他面に形成
し、このランド上に、例えば、ＦＰＣ等との接続用のボ
ールやピン等を形成したものである。
【００２４】このＢＧＡ型パッケージにＬＳＩチップを
搭載するには、例えば、このＢＧＡ型パッケージの導体
パターン面を下側にして配置し、ＬＳＩチップのパター
ン形成面を下側にして、デバイスホールから突出するイ
ンナーリードとＬＳＩチップの各電極パッドとを重ね合
わせて位置合わせし、これらを接続し、そして、接続用
ボールが形成されたランドを含む部分の絶縁性フィルム
を、導体パターンが内側になるように１８０°下側に折
り曲げて、これをＬＳＩチップのパターン形成面に貼り
付ければよい。また、例えば、ＬＳＩチップのパターン
形成面を上側にして配置し、ＢＧＡ型パッケージの導体
パターン面を下側にして、デバイスホールから突出する
インナーリードとＬＳＩチップの各電極パッドとを重ね
合わせて位置合わせし、これらを接続し、そして、接続
用ボールが形成されたランドを含む部分の絶縁性フィル
ムを、導体パターンが内側になるように１８０°下側に
折り曲げ、これをＬＳＩチップのパターン形成面の裏面
に貼り付ければよい。
搭載するには、例えば、このＢＧＡ型パッケージの導体
パターン面を下側にして配置し、ＬＳＩチップのパター
ン形成面を下側にして、デバイスホールから突出するイ
ンナーリードとＬＳＩチップの各電極パッドとを重ね合
わせて位置合わせし、これらを接続し、そして、接続用
ボールが形成されたランドを含む部分の絶縁性フィルム
を、導体パターンが内側になるように１８０°下側に折
り曲げて、これをＬＳＩチップのパターン形成面に貼り
付ければよい。また、例えば、ＬＳＩチップのパターン
形成面を上側にして配置し、ＢＧＡ型パッケージの導体
パターン面を下側にして、デバイスホールから突出する
インナーリードとＬＳＩチップの各電極パッドとを重ね
合わせて位置合わせし、これらを接続し、そして、接続
用ボールが形成されたランドを含む部分の絶縁性フィル
ムを、導体パターンが内側になるように１８０°下側に
折り曲げ、これをＬＳＩチップのパターン形成面の裏面
に貼り付ければよい。
【００２５】
【実施例】以下に、添付の図面に示す好適実施例に基づ
いて、本発明のＢＧＡ型半導体装置を詳細に説明する。
いて、本発明のＢＧＡ型半導体装置を詳細に説明する。
【００２６】図１は、本発明の第１態様のＢＧＡ型半導
体装置の一実施例の断面図である。同図に示すＢＧＡ型
半導体装置１０は、パターン形成面を下向きにして載置
されたＬＳＩチップ１２と、このＬＳＩチップ１２を搭
載するＢＧＡ型パッケージ１４とから構成されている。
体装置の一実施例の断面図である。同図に示すＢＧＡ型
半導体装置１０は、パターン形成面を下向きにして載置
されたＬＳＩチップ１２と、このＬＳＩチップ１２を搭
載するＢＧＡ型パッケージ１４とから構成されている。
【００２７】ここで、上述するＢＧＡ型パッケージ１４
は、中央部にＬＳＩチップ１２を載置するためのデバイ
スホール１６、およびこのデバイスホール１６の周辺部
に折り曲げ用のフレキシブルスリット１８が開孔された
絶縁性フィルム２０と、この絶縁性フィルム２０の片面
に形成され、絶縁性フィルム２０に開孔されたデバイス
ホール１６の４方向（４辺）から突出するインナーリー
ド２２ａ、絶縁性フィルム２０に開孔されたフレキシブ
ルスリット１８を跨ぎ、インナーリード２２ａから絶縁
性フィルム２０の外周部に延在する導体パターン２２ｂ
およびこの導体パターン２２ｂの終端に形成されたはん
だボール形成用ランド２２ｃを有する銅パターン２２
（２２ａ、２２ｂおよび２２ｃ）と、この銅パターン２
２のインナーリード２２ａを保護するように充填された
ポッティングレジン２４と、銅パターン２２の導体パタ
ーン２２ｂを保護するレジスト膜（ポリイミド樹脂）２
６と、銅パターン２２のはんだボール形成用ランド２２
ｃ上に形成されたＦＰＣ等との接続用はんだボール２８
とから構成されている。
は、中央部にＬＳＩチップ１２を載置するためのデバイ
スホール１６、およびこのデバイスホール１６の周辺部
に折り曲げ用のフレキシブルスリット１８が開孔された
絶縁性フィルム２０と、この絶縁性フィルム２０の片面
に形成され、絶縁性フィルム２０に開孔されたデバイス
ホール１６の４方向（４辺）から突出するインナーリー
ド２２ａ、絶縁性フィルム２０に開孔されたフレキシブ
ルスリット１８を跨ぎ、インナーリード２２ａから絶縁
性フィルム２０の外周部に延在する導体パターン２２ｂ
およびこの導体パターン２２ｂの終端に形成されたはん
だボール形成用ランド２２ｃを有する銅パターン２２
（２２ａ、２２ｂおよび２２ｃ）と、この銅パターン２
２のインナーリード２２ａを保護するように充填された
ポッティングレジン２４と、銅パターン２２の導体パタ
ーン２２ｂを保護するレジスト膜（ポリイミド樹脂）２
６と、銅パターン２２のはんだボール形成用ランド２２
ｃ上に形成されたＦＰＣ等との接続用はんだボール２８
とから構成されている。
【００２８】そして、ＢＧＡ型パッケージ１４は銅パタ
ーン２２の形成面を上側にして配置され、ＬＳＩチップ
１２はそのパターン形成面を下向きにして絶縁性フィル
ム２０に開孔されたデバイスホール１６に載置され、こ
のＬＳＩチップ１２の各電極パッドとデバイスホール１
６から突出するインナーリード２２ａとは、互いに重ね
合わされて位置合わせされ、電気的に接続されている。
また、はんだボール２８が形成されたはんだボール形成
用ランド２２ｃを含む部分の絶縁性フィルム２０は、こ
の絶縁性フィルム２０に開孔されたフレキシブルスリッ
ト１８の部分で、導体パターン２２ｂを外側にするよう
１８０°下側に折り曲げられて、ＬＳＩチップ１２のパ
ターン形成面にシリコーン接着剤３２を介して貼り付け
られている。
ーン２２の形成面を上側にして配置され、ＬＳＩチップ
１２はそのパターン形成面を下向きにして絶縁性フィル
ム２０に開孔されたデバイスホール１６に載置され、こ
のＬＳＩチップ１２の各電極パッドとデバイスホール１
６から突出するインナーリード２２ａとは、互いに重ね
合わされて位置合わせされ、電気的に接続されている。
また、はんだボール２８が形成されたはんだボール形成
用ランド２２ｃを含む部分の絶縁性フィルム２０は、こ
の絶縁性フィルム２０に開孔されたフレキシブルスリッ
ト１８の部分で、導体パターン２２ｂを外側にするよう
１８０°下側に折り曲げられて、ＬＳＩチップ１２のパ
ターン形成面にシリコーン接着剤３２を介して貼り付け
られている。
【００２９】続いて、図２は、本発明の第２態様のＢＧ
Ａ型半導体装置の一実施例の断面図である。同図に示す
ＢＧＡ型半導体装置３４は、パターン形成面を上向きに
して載置されたＬＳＩチップ１２と、このＬＳＩチップ
１２を搭載するＢＧＡ型パッケージ１４とから構成され
ている。
Ａ型半導体装置の一実施例の断面図である。同図に示す
ＢＧＡ型半導体装置３４は、パターン形成面を上向きに
して載置されたＬＳＩチップ１２と、このＬＳＩチップ
１２を搭載するＢＧＡ型パッケージ１４とから構成され
ている。
【００３０】ここで、上述するＢＧＡ型パッケージ１４
は、中央部にＬＳＩチップ１２を載置するためのデバイ
スホール１６、このデバイスホール１６の周辺部に２重
の折り曲げ用のフレキシブルスリット１８、および周辺
部に複数（ＬＳＩチップ１２の電極パッド数）のスルー
ホール３６が開孔された絶縁性フィルム２０と、この絶
縁性フィルム２０に開孔されたデバイスホール１６の４
方向（４辺）から突出するよう絶縁性フィルム２０の片
面に形成されたインナーリード２２ａ、絶縁性フィルム
２０に開孔された２重のフレキシブルスリット１８を跨
ぎ、インナーリード２２ａから絶縁性フィルム２０の外
周部に延在するよう絶縁性フィルム２０の片面に形成さ
れた導体パターン２２ｂ、およびこの導体パターン２２
ｂの終端に絶縁性フィルム２０に開孔されたスルーホー
ル３６を介して、絶縁性フィルム２０の他面に形成され
たはんだボール形成用ランド２２ｃを有する銅パターン
２２（２２ａ、２２ｂおよび２２ｃ）と、この銅パター
ン２２のインナーリード２２ａを保護するように充填さ
れたポッティングレジン２４と、銅パターン２２のはん
だボール形成用ランド２２ｃ上に形成されたＦＰＣ等と
の接続用はんだボール２８と、絶縁性フィルム２０に２
重に開孔されたフレキシブルスリット１８に塗布された
フレキシブル樹脂（ポリイミド樹脂）３０とから構成さ
れている。
は、中央部にＬＳＩチップ１２を載置するためのデバイ
スホール１６、このデバイスホール１６の周辺部に２重
の折り曲げ用のフレキシブルスリット１８、および周辺
部に複数（ＬＳＩチップ１２の電極パッド数）のスルー
ホール３６が開孔された絶縁性フィルム２０と、この絶
縁性フィルム２０に開孔されたデバイスホール１６の４
方向（４辺）から突出するよう絶縁性フィルム２０の片
面に形成されたインナーリード２２ａ、絶縁性フィルム
２０に開孔された２重のフレキシブルスリット１８を跨
ぎ、インナーリード２２ａから絶縁性フィルム２０の外
周部に延在するよう絶縁性フィルム２０の片面に形成さ
れた導体パターン２２ｂ、およびこの導体パターン２２
ｂの終端に絶縁性フィルム２０に開孔されたスルーホー
ル３６を介して、絶縁性フィルム２０の他面に形成され
たはんだボール形成用ランド２２ｃを有する銅パターン
２２（２２ａ、２２ｂおよび２２ｃ）と、この銅パター
ン２２のインナーリード２２ａを保護するように充填さ
れたポッティングレジン２４と、銅パターン２２のはん
だボール形成用ランド２２ｃ上に形成されたＦＰＣ等と
の接続用はんだボール２８と、絶縁性フィルム２０に２
重に開孔されたフレキシブルスリット１８に塗布された
フレキシブル樹脂（ポリイミド樹脂）３０とから構成さ
れている。
【００３１】そして、ＬＳＩチップ１２はパターン形成
面を上側にして配置され、ＢＧＡ型パッケージ１４は銅
パターン２２の形成面を下側にして、デバイスホール１
６から突出するインナーリード２２ａとＬＳＩチップ１
２の各電極パッドとが、互いに重ね合わされて位置合わ
せされ、電気的に接続されている。また、はんだボール
２８が形成されたはんだボール形成用ランド２２ｃを含
む部分の絶縁性フィルム２０は、この絶縁性フィルム２
０に開孔された２重のフレキシブルスリット１８の部分
で、導体パターン２２ｂを内側にするよう１８０°（９
０°×２回）下側にＬＳＩチップ１２を挟み込むように
折り曲げられて、ＬＳＩチップ１２のパターン形成面の
裏面に弾性を有する接着剤３８を介して貼り付けられて
いる。
面を上側にして配置され、ＢＧＡ型パッケージ１４は銅
パターン２２の形成面を下側にして、デバイスホール１
６から突出するインナーリード２２ａとＬＳＩチップ１
２の各電極パッドとが、互いに重ね合わされて位置合わ
せされ、電気的に接続されている。また、はんだボール
２８が形成されたはんだボール形成用ランド２２ｃを含
む部分の絶縁性フィルム２０は、この絶縁性フィルム２
０に開孔された２重のフレキシブルスリット１８の部分
で、導体パターン２２ｂを内側にするよう１８０°（９
０°×２回）下側にＬＳＩチップ１２を挟み込むように
折り曲げられて、ＬＳＩチップ１２のパターン形成面の
裏面に弾性を有する接着剤３８を介して貼り付けられて
いる。
【００３２】次に、図３は、本発明の第２態様のＢＧＡ
型半導体装置の別の実施例の断面図である。同図に示す
ＢＧＡ型半導体装置４０は、図２に示すＢＧＡ型半導体
装置３４と比較して、ＬＳＩチップ１２の外周部に矩形
の支持体４２をポリイミド接着剤４４で接着した点だけ
であるから、同一の構成要素には同一の符号を付してそ
の説明を省略する。ここで、図３に示すＢＧＡ型半導体
装置４０は、実装するＬＳＩチップ１２の電極パッド数
（端子数）に応じて、例えばフレキシブルスリット１８
の位置を変える、即ち、絶縁性フィルム２０を折り曲げ
る位置を変えることで、はんだボール２８が形成される
はんだボール形成用ランド２２ｃを形成する面積を拡張
したものである。
型半導体装置の別の実施例の断面図である。同図に示す
ＢＧＡ型半導体装置４０は、図２に示すＢＧＡ型半導体
装置３４と比較して、ＬＳＩチップ１２の外周部に矩形
の支持体４２をポリイミド接着剤４４で接着した点だけ
であるから、同一の構成要素には同一の符号を付してそ
の説明を省略する。ここで、図３に示すＢＧＡ型半導体
装置４０は、実装するＬＳＩチップ１２の電極パッド数
（端子数）に応じて、例えばフレキシブルスリット１８
の位置を変える、即ち、絶縁性フィルム２０を折り曲げ
る位置を変えることで、はんだボール２８が形成される
はんだボール形成用ランド２２ｃを形成する面積を拡張
したものである。
【００３３】即ち、本発明のＢＧＡ型半導体装置は、絶
縁性フィルム２０を折り曲げる位置を変えることで、ど
のような多端子ＬＳＩチップ１２であっても搭載するこ
とができる。また、ＬＳＩチップ１２を挟み込むように
絶縁性フィルム２０を折り曲げると、折り曲げられた絶
縁性フィルム２０の内側面に空間が発生する場合がある
が、図３に示すように、ＬＳＩチップ１２の外周部に矩
形の支持体４２を接着し、ＬＳＩチップ１２および支持
体４２をともに絶縁性フィルムで挟み込むように折り曲
げることで、ＢＧＡ型パッケージ１４の機械的強度およ
び平坦性を向上させることができる。
縁性フィルム２０を折り曲げる位置を変えることで、ど
のような多端子ＬＳＩチップ１２であっても搭載するこ
とができる。また、ＬＳＩチップ１２を挟み込むように
絶縁性フィルム２０を折り曲げると、折り曲げられた絶
縁性フィルム２０の内側面に空間が発生する場合がある
が、図３に示すように、ＬＳＩチップ１２の外周部に矩
形の支持体４２を接着し、ＬＳＩチップ１２および支持
体４２をともに絶縁性フィルムで挟み込むように折り曲
げることで、ＢＧＡ型パッケージ１４の機械的強度およ
び平坦性を向上させることができる。
【００３４】ここで、図４は、本発明のＢＧＡ型半導体
装置のＢＧＡ型パッケージとなるＴＡＢテープキャリア
の一実施例の平面図である。また、図５は、本発明のＢ
ＧＡ型半導体装置のＢＧＡ型パッケージとなるＴＡＢテ
ープキャリアの別の実施例の平面図である。これらの図
４および図５に示すＴＡＢテープキャリア４６および４
８は、その幅方向の両側に開孔された搬送用のスプロケ
ットホール５０によって搬送され、リール状のＴＡＢテ
ープキャリア４６および４８上に本発明のＢＧＡ型半導
体装置１０、３４および４０のＢＧＡ型パッケージ１４
を連続的に形成されて、最後に、このＴＡＢテープキャ
リア４６および４８から、絶縁性フィルム２０を個別に
分離することで、ＢＧＡ型パッケージ１４を連続的に形
成することができる。
装置のＢＧＡ型パッケージとなるＴＡＢテープキャリア
の一実施例の平面図である。また、図５は、本発明のＢ
ＧＡ型半導体装置のＢＧＡ型パッケージとなるＴＡＢテ
ープキャリアの別の実施例の平面図である。これらの図
４および図５に示すＴＡＢテープキャリア４６および４
８は、その幅方向の両側に開孔された搬送用のスプロケ
ットホール５０によって搬送され、リール状のＴＡＢテ
ープキャリア４６および４８上に本発明のＢＧＡ型半導
体装置１０、３４および４０のＢＧＡ型パッケージ１４
を連続的に形成されて、最後に、このＴＡＢテープキャ
リア４６および４８から、絶縁性フィルム２０を個別に
分離することで、ＢＧＡ型パッケージ１４を連続的に形
成することができる。
【００３５】このＴＡＢテープキャリア４６および４８
上に形成されたＢＧＡ型パッケージ１４は、既に述べた
ように、中央部にデバイスホール１６と、このデバイス
ホール１６の周辺部にフレキシブルスリット１８とが、
例えばパンチングにより開孔されている。また、この絶
縁性フィルム２０の片面には、インナーリード２２ａ
と、はんだボール形成用ランド２２ｃと、フレキシブル
スリット１８を跨ぎ、インナーリード２２ａとはんだボ
ール形成用ランド２２ｃとを電気的に接続する導体パタ
ーン２２ｂとからなる銅パターン２２が、例えばフォト
エッチングにより形成されている。
上に形成されたＢＧＡ型パッケージ１４は、既に述べた
ように、中央部にデバイスホール１６と、このデバイス
ホール１６の周辺部にフレキシブルスリット１８とが、
例えばパンチングにより開孔されている。また、この絶
縁性フィルム２０の片面には、インナーリード２２ａ
と、はんだボール形成用ランド２２ｃと、フレキシブル
スリット１８を跨ぎ、インナーリード２２ａとはんだボ
ール形成用ランド２２ｃとを電気的に接続する導体パタ
ーン２２ｂとからなる銅パターン２２が、例えばフォト
エッチングにより形成されている。
【００３６】なお、図４に示すＴＡＢテープキャリア４
６では、デバイスホール１６の外周部の４方向に１本づ
つフレキシブルスリット１８が開孔され、図５に示すＴ
ＡＢテープキャリア４８では、デバイスホール１６の外
周部の４方向に２本（２重）のフレキシブルスリット１
８が開孔されているが、この違いは、絶縁性フィルム２
０をフレキシブルスリット１８の部分で折り曲げる際
に、図１に示すように、ＬＳＩチップ１２を挟み込まな
いように折り曲げるか、あるいは、図２および図３に示
すように、ＬＳＩチップ１２を挟み込むように折り曲げ
るかの違いである。また、絶縁性フィルム２０を折り曲
げる際に、上述するフレキシブルスリット１８が開孔さ
れていなくても特に問題はないが、絶縁性フィルム２０
の折り曲げ時に余分な応力が発生するのを防ぐためには
フレキシブルスリット１８が開孔されているのが好まし
く、さらに、フレキシブルスリット１８を開孔して折り
曲げる場合には、このフレキシブルスリット１８の耐屈
曲性を向上させるために樹脂３４を、例えばポリイミド
樹脂などを塗布するのが好ましい。
６では、デバイスホール１６の外周部の４方向に１本づ
つフレキシブルスリット１８が開孔され、図５に示すＴ
ＡＢテープキャリア４８では、デバイスホール１６の外
周部の４方向に２本（２重）のフレキシブルスリット１
８が開孔されているが、この違いは、絶縁性フィルム２
０をフレキシブルスリット１８の部分で折り曲げる際
に、図１に示すように、ＬＳＩチップ１２を挟み込まな
いように折り曲げるか、あるいは、図２および図３に示
すように、ＬＳＩチップ１２を挟み込むように折り曲げ
るかの違いである。また、絶縁性フィルム２０を折り曲
げる際に、上述するフレキシブルスリット１８が開孔さ
れていなくても特に問題はないが、絶縁性フィルム２０
の折り曲げ時に余分な応力が発生するのを防ぐためには
フレキシブルスリット１８が開孔されているのが好まし
く、さらに、フレキシブルスリット１８を開孔して折り
曲げる場合には、このフレキシブルスリット１８の耐屈
曲性を向上させるために樹脂３４を、例えばポリイミド
樹脂などを塗布するのが好ましい。
【００３７】また、上述するデバイスホール１６の４方
向から突出するインナーリード２２ａは、必ずしも４方
向の全てからデバイスホール１６に突出していなくても
良い。即ち、ＬＳＩチップ１２の電極パッド数や、電極
パッドの引き回し等を適宜考慮して、例えば、図６また
は図８に示すように、デバイスホール１６の２方向から
インナーリード２２ａを突出させる、あるいは図７また
は図９に示すように、デバイスホール１６の１方向から
インナーリード２２ａを突出させ、はんだボール２６が
形成されたはんだボール形成用ランド２２ｃを含む部分
の絶縁性フィルム２０を、この絶縁性フィルム２０に開
孔されたフレキシブルスリット１８の部分で、銅パター
ン２２を外側あるいは内側にするよう１８０°折り曲げ
て、ＬＳＩチップ１２に貼り付ければ良い。
向から突出するインナーリード２２ａは、必ずしも４方
向の全てからデバイスホール１６に突出していなくても
良い。即ち、ＬＳＩチップ１２の電極パッド数や、電極
パッドの引き回し等を適宜考慮して、例えば、図６また
は図８に示すように、デバイスホール１６の２方向から
インナーリード２２ａを突出させる、あるいは図７また
は図９に示すように、デバイスホール１６の１方向から
インナーリード２２ａを突出させ、はんだボール２６が
形成されたはんだボール形成用ランド２２ｃを含む部分
の絶縁性フィルム２０を、この絶縁性フィルム２０に開
孔されたフレキシブルスリット１８の部分で、銅パター
ン２２を外側あるいは内側にするよう１８０°折り曲げ
て、ＬＳＩチップ１２に貼り付ければ良い。
【００３８】また、はんだボール形成用ランド２２ｃ上
に形成されるはんだボール２８、あるいははんだピン等
は、はんだペースト印刷法により、はんだボール形成用
ランド２２ｃ上にはんだペーストを印刷した後、これを
リフローしてはんだボール２８、あるいははんだピンを
形成しても良いし、もしくは、はんだボール振り込み接
着法により、フラックスを用いてはんだボール形成用ラ
ンド２２ｃ上にはんだボール２８、あるいははんだピン
を接着しておき、これをリフローしてはんだボール２
８、あるいははんだピンをはんだボール形成用ランド２
２ｃ上に接合させることができる。
に形成されるはんだボール２８、あるいははんだピン等
は、はんだペースト印刷法により、はんだボール形成用
ランド２２ｃ上にはんだペーストを印刷した後、これを
リフローしてはんだボール２８、あるいははんだピンを
形成しても良いし、もしくは、はんだボール振り込み接
着法により、フラックスを用いてはんだボール形成用ラ
ンド２２ｃ上にはんだボール２８、あるいははんだピン
を接着しておき、これをリフローしてはんだボール２
８、あるいははんだピンをはんだボール形成用ランド２
２ｃ上に接合させることができる。
【００３９】また、絶縁性フィルム２０は、絶縁性を有
するものであれば特に限定されないが、例えばポリイミ
ドフィルムやガラスエポキシフィルム等であるのが好ま
しい。さらに、絶縁性フィルム２０上に形成された銅パ
ターン２２は、絶縁性フィルム２０上にエポキシ系やポ
リイミド系等の接着剤により銅箔を貼り合わせ、この銅
箔からフォトエッチング等によりパターン形成する、あ
るいは銅箔に直接にポリイミドをワニスコート、または
銅箔に直接にポリイミドを貼り付けて、この銅箔からフ
ォトエッチング等によりパターン形成する、あるいは、
蒸着、スパッタまたはめっき等でポリイミド上に直接銅
パターン２２を形成するなどの方法を利用することがで
きる。
するものであれば特に限定されないが、例えばポリイミ
ドフィルムやガラスエポキシフィルム等であるのが好ま
しい。さらに、絶縁性フィルム２０上に形成された銅パ
ターン２２は、絶縁性フィルム２０上にエポキシ系やポ
リイミド系等の接着剤により銅箔を貼り合わせ、この銅
箔からフォトエッチング等によりパターン形成する、あ
るいは銅箔に直接にポリイミドをワニスコート、または
銅箔に直接にポリイミドを貼り付けて、この銅箔からフ
ォトエッチング等によりパターン形成する、あるいは、
蒸着、スパッタまたはめっき等でポリイミド上に直接銅
パターン２２を形成するなどの方法を利用することがで
きる。
【００４０】（実施例１）まず、厚さ０．４ｍｍ、縦横
１３×１３ｍｍの半導体ＬＳＩチップ１２に電極パッド
を形成した。即ち、このＬＳＩチップ１２のパターン形
成面の周辺部に、０．１ｍｍの間隔で、０．０８ｍｍ角
のアルミ電極パッドを４００パッド形成し、その後、こ
のアルミ電極パッドの上にニッケルめっきを、さらにこ
のニッケルの上に金めっきを形成した。
１３×１３ｍｍの半導体ＬＳＩチップ１２に電極パッド
を形成した。即ち、このＬＳＩチップ１２のパターン形
成面の周辺部に、０．１ｍｍの間隔で、０．０８ｍｍ角
のアルミ電極パッドを４００パッド形成し、その後、こ
のアルミ電極パッドの上にニッケルめっきを、さらにこ
のニッケルの上に金めっきを形成した。
【００４１】次に、図１に示した本発明のＢＧＡ型半導
体装置１０のＢＧＡ型パッケージ１４を、図４に示した
リール状のＴＡＢテープキャリア（絶縁性フィルム）４
６から連続的に作製した。即ち、厚さ１９μｍのエポキ
シ系の接着剤が塗布された、厚さ７５μｍ、幅３５ｍｍ
のリール状のポリイミドフィルム４６に、パンチングで
スプロケットホール５０、デバイスホール１６およびＴ
ＡＢテープキャリア折り曲げ用のフレキシブルスリット
１８を開孔した後、厚さ３５μｍの銅箔を貼り合わせ
た。そして、耐屈曲性を維持するために、フレキシブル
スリット１８にポリイミド樹脂３０を塗布した後、図４
に示したように、ＬＳＩチップ１２の各電極パッドとの
接合のためのインナーリード２２ａ、はんだボール形成
用ランド２２ｃおよびこれらを接続する導体パターン２
２ｂを銅箔からフォトエッチング法で形成した。なお、
インナーリード２２ａはＴＡＢテープキャリア４４に開
孔されたデバイスホール１６から突出するように、デバ
イスホール１６の内側に向かって４方向から設けた。
体装置１０のＢＧＡ型パッケージ１４を、図４に示した
リール状のＴＡＢテープキャリア（絶縁性フィルム）４
６から連続的に作製した。即ち、厚さ１９μｍのエポキ
シ系の接着剤が塗布された、厚さ７５μｍ、幅３５ｍｍ
のリール状のポリイミドフィルム４６に、パンチングで
スプロケットホール５０、デバイスホール１６およびＴ
ＡＢテープキャリア折り曲げ用のフレキシブルスリット
１８を開孔した後、厚さ３５μｍの銅箔を貼り合わせ
た。そして、耐屈曲性を維持するために、フレキシブル
スリット１８にポリイミド樹脂３０を塗布した後、図４
に示したように、ＬＳＩチップ１２の各電極パッドとの
接合のためのインナーリード２２ａ、はんだボール形成
用ランド２２ｃおよびこれらを接続する導体パターン２
２ｂを銅箔からフォトエッチング法で形成した。なお、
インナーリード２２ａはＴＡＢテープキャリア４４に開
孔されたデバイスホール１６から突出するように、デバ
イスホール１６の内側に向かって４方向から設けた。
【００４２】このデバイスホール１６に突出するインナ
ーリード２２ａに、錫を厚さ約０．５μｍ無電解めっき
法で形成した後、このＴＡＢテープキャリア４６の銅パ
ターン２２の形成面を上向きにして配置し、ＬＳＩチッ
プ１２のパターン形成面を下向きにして、錫めっきされ
たインナーリード２２ａと、ＬＳＩチップ１２の金めっ
きされた各電極パッドとを重ね合わせて位置合わせし、
温度５００℃で２秒間加熱して、ＬＳＩチップ１２の電
極パッドに施した金と、インナーリード２２ａに施した
錫とを共晶接合させた。
ーリード２２ａに、錫を厚さ約０．５μｍ無電解めっき
法で形成した後、このＴＡＢテープキャリア４６の銅パ
ターン２２の形成面を上向きにして配置し、ＬＳＩチッ
プ１２のパターン形成面を下向きにして、錫めっきされ
たインナーリード２２ａと、ＬＳＩチップ１２の金めっ
きされた各電極パッドとを重ね合わせて位置合わせし、
温度５００℃で２秒間加熱して、ＬＳＩチップ１２の電
極パッドに施した金と、インナーリード２２ａに施した
錫とを共晶接合させた。
【００４３】次に、ＬＳＩチップ１２のパターン形成面
にシリコーンエラストマーからなる接着剤３２を塗布し
た後、折り曲げ部となるフレキシブルスリット１８の外
周をカッティングし、このフレキシブルスリット１８の
部分において、このＴＡＢテープキャリア４６のはんだ
ボール形成用ランド２２ｃが形成された部分を下側に、
銅パターン２２が外側になるよう１８０°折り曲げ、シ
リコーン接着剤３２を介してＬＳＩチップ１２のパター
ン形成面と接着させた。そして、はんだボール形成用ラ
ンド２２ｃ部分を残して、ポリイミド樹脂で被覆してレ
ジスト膜２６を形成し、露出させたはんだボール形成用
ランド２２ｃの部分にはんだペースト印刷法で共晶はん
だペーストを印刷した後、リフローして、はんだボール
２８を形成した。はんだボール２８の径は０．３ｍｍ
φ、高さは０．２５ｍｍであった。次いで、インナーリ
ードボンディング部をポッティングレジン２４で封止し
た。
にシリコーンエラストマーからなる接着剤３２を塗布し
た後、折り曲げ部となるフレキシブルスリット１８の外
周をカッティングし、このフレキシブルスリット１８の
部分において、このＴＡＢテープキャリア４６のはんだ
ボール形成用ランド２２ｃが形成された部分を下側に、
銅パターン２２が外側になるよう１８０°折り曲げ、シ
リコーン接着剤３２を介してＬＳＩチップ１２のパター
ン形成面と接着させた。そして、はんだボール形成用ラ
ンド２２ｃ部分を残して、ポリイミド樹脂で被覆してレ
ジスト膜２６を形成し、露出させたはんだボール形成用
ランド２２ｃの部分にはんだペースト印刷法で共晶はん
だペーストを印刷した後、リフローして、はんだボール
２８を形成した。はんだボール２８の径は０．３ｍｍ
φ、高さは０．２５ｍｍであった。次いで、インナーリ
ードボンディング部をポッティングレジン２４で封止し
た。
【００４４】なお、上述する工程は、リール状のＴＡＢ
テープキャリア４６の状態で連続的に処理し、最後に、
本発明のＢＧＡ型半導体装置１０をＴＡＢテープキャリ
ア４６から切り離して個片ぬきを行い、図１に示したＢ
ＧＡ型半導体装置を完成させた。
テープキャリア４６の状態で連続的に処理し、最後に、
本発明のＢＧＡ型半導体装置１０をＴＡＢテープキャリ
ア４６から切り離して個片ぬきを行い、図１に示したＢ
ＧＡ型半導体装置を完成させた。
【００４５】（実施例２）実施例１と同様の方法で作製
したＴＡＢテープキャリア４６のインナーリード２２ａ
に厚さ２μｍのニッケルめっきを、さらにこのニッケル
めっきの上に厚さ１μｍの金めっきを形成させた。な
お、実施例１と異なり、ＬＳＩチップ１２の各電極パッ
ドには表面処理を施さず、アルミ電極パッドのままとし
た。
したＴＡＢテープキャリア４６のインナーリード２２ａ
に厚さ２μｍのニッケルめっきを、さらにこのニッケル
めっきの上に厚さ１μｍの金めっきを形成させた。な
お、実施例１と異なり、ＬＳＩチップ１２の各電極パッ
ドには表面処理を施さず、アルミ電極パッドのままとし
た。
【００４６】まず、ＴＡＢテープキャリア４６の銅パタ
ーン２２の形成面を上向きにして配置し、ＬＳＩチップ
１２のパターン形成面を下向きにして、図４に示したＴ
ＡＢテープキャリア４６のインナーリード２２ａと、Ｌ
ＳＩチップ１２の各アルミ電極パッドを一対づつ重ね合
わせて位置合わせし、シングルポイントボンダーを用い
て超音波併用熱圧着した。そして、ＬＳＩチップ１２の
パターン形成面にシリコーンエラストマーからなる接着
剤３２を塗布した後、フレキシブルスリット１８の部分
において、ＴＡＢテープキャリア４６のはんだボール形
成用ランド２２ｃを含む部分を下側に、銅パターン２２
が外側になるよう１８０°折り曲げ、シリコーン接着剤
３２を介してＬＳＩチップ１２のパターン形成面と接着
させた。これ以後は実施例１と同様の方法を用いて、図
１に示した本発明のＢＧＡ型半導体装置を完成させた。
なお、実施例１と同様に、はんだボール形成用ランド２
２ｃに形成したはんだボール２８の径は０．３ｍｍφ、
高さは０．２５ｍｍであった。
ーン２２の形成面を上向きにして配置し、ＬＳＩチップ
１２のパターン形成面を下向きにして、図４に示したＴ
ＡＢテープキャリア４６のインナーリード２２ａと、Ｌ
ＳＩチップ１２の各アルミ電極パッドを一対づつ重ね合
わせて位置合わせし、シングルポイントボンダーを用い
て超音波併用熱圧着した。そして、ＬＳＩチップ１２の
パターン形成面にシリコーンエラストマーからなる接着
剤３２を塗布した後、フレキシブルスリット１８の部分
において、ＴＡＢテープキャリア４６のはんだボール形
成用ランド２２ｃを含む部分を下側に、銅パターン２２
が外側になるよう１８０°折り曲げ、シリコーン接着剤
３２を介してＬＳＩチップ１２のパターン形成面と接着
させた。これ以後は実施例１と同様の方法を用いて、図
１に示した本発明のＢＧＡ型半導体装置を完成させた。
なお、実施例１と同様に、はんだボール形成用ランド２
２ｃに形成したはんだボール２８の径は０．３ｍｍφ、
高さは０．２５ｍｍであった。
【００４７】（実施例３）実施例１と同様の方法で、Ｌ
ＳＩチップ１２に電極パッドを４００パッド形成し、さ
らに、図５に示したＴＡＢテープキャリア４８上に、本
発明のＢＧＡ型半導体装置のパッケージとなる絶縁性フ
ィルム２０を連続的に作製した。なお、本実施例におい
ては、絶縁性フィルム２０にフレキシブルスリット１８
を２重に開孔し、さらに耐屈曲性を維持するために、こ
の２重に開孔されたフレキシブルスリットにポリイミド
樹脂３０を塗布した。
ＳＩチップ１２に電極パッドを４００パッド形成し、さ
らに、図５に示したＴＡＢテープキャリア４８上に、本
発明のＢＧＡ型半導体装置のパッケージとなる絶縁性フ
ィルム２０を連続的に作製した。なお、本実施例におい
ては、絶縁性フィルム２０にフレキシブルスリット１８
を２重に開孔し、さらに耐屈曲性を維持するために、こ
の２重に開孔されたフレキシブルスリットにポリイミド
樹脂３０を塗布した。
【００４８】そして、デバイスホール１６から突出する
インナーリード２２ａに、錫を厚さ約０．５μｍ無電解
めっき法で形成した後、ＬＳＩチップ１２のパターン形
成面を上向きにして配置し、ＴＡＢテープキャリア４８
の銅パターン面を上向きにして、錫めっきされたインナ
ーリード２２ａと、ＬＳＩチップ１２の金めっきされた
各電極パッドとを重ね合わせて位置合わせし、温度５０
０℃で２秒間加熱して、ＬＳＩチップ１２野電極パッド
に施された金と、インナーリードに施された錫とを共晶
接合させた。
インナーリード２２ａに、錫を厚さ約０．５μｍ無電解
めっき法で形成した後、ＬＳＩチップ１２のパターン形
成面を上向きにして配置し、ＴＡＢテープキャリア４８
の銅パターン面を上向きにして、錫めっきされたインナ
ーリード２２ａと、ＬＳＩチップ１２の金めっきされた
各電極パッドとを重ね合わせて位置合わせし、温度５０
０℃で２秒間加熱して、ＬＳＩチップ１２野電極パッド
に施された金と、インナーリードに施された錫とを共晶
接合させた。
【００４９】次に、ＬＳＩチップ１２のパターン形成面
の裏面にシリコーンエラストマーからなる接着剤３８を
塗布した後、折り曲げ部となるフレキシブルスリット１
８の外周をカッティングし、このフレキシブルスリット
１８の部分において、このＴＡＢテープキャリア４８の
はんだボール形成用ランド２２ｃが形成された部分の絶
縁性フィルム２０を下側に、銅パターン２２が内側にな
るようＬＳＩチップ１２を挟み込んで１８０°折り曲
げ、シリコーン接着剤３８を介してＬＳＩチップ１２の
パターン形成面の裏面と接着させた。そして、ポリイミ
ドフィルム２０に開孔されたスルーホール３６を介して
露出されたはんだボール形成用ランド２２ｃにはんだペ
ースト印刷法で共晶はんだペーストを印刷した後、リフ
ローさせ、はんだボール２８を形成した。はんだボール
２８の径は０．３ｍｍφ、高さは０．２５ｍｍであっ
た。次いで、インナーリードボンディング部をポッティ
ングレジン２４で封止した。
の裏面にシリコーンエラストマーからなる接着剤３８を
塗布した後、折り曲げ部となるフレキシブルスリット１
８の外周をカッティングし、このフレキシブルスリット
１８の部分において、このＴＡＢテープキャリア４８の
はんだボール形成用ランド２２ｃが形成された部分の絶
縁性フィルム２０を下側に、銅パターン２２が内側にな
るようＬＳＩチップ１２を挟み込んで１８０°折り曲
げ、シリコーン接着剤３８を介してＬＳＩチップ１２の
パターン形成面の裏面と接着させた。そして、ポリイミ
ドフィルム２０に開孔されたスルーホール３６を介して
露出されたはんだボール形成用ランド２２ｃにはんだペ
ースト印刷法で共晶はんだペーストを印刷した後、リフ
ローさせ、はんだボール２８を形成した。はんだボール
２８の径は０．３ｍｍφ、高さは０．２５ｍｍであっ
た。次いで、インナーリードボンディング部をポッティ
ングレジン２４で封止した。
【００５０】なお、上述する工程は、リール状のＴＡＢ
テープキャリア４８の状態で連続的に処理し、最後に、
本発明のＢＧＡ型半導体装置３４をＴＡＢテープキャリ
ア４６から切り離して個片ぬきを行い、図２に示したＢ
ＧＡ型半導体装置３４を完成させた。
テープキャリア４８の状態で連続的に処理し、最後に、
本発明のＢＧＡ型半導体装置３４をＴＡＢテープキャリ
ア４６から切り離して個片ぬきを行い、図２に示したＢ
ＧＡ型半導体装置３４を完成させた。
【００５１】（実施例４）実施例３と同様の方法で作製
したＴＡＢテープキャリア４８を用いて、ＬＳＩチップ
１２のパターン形成面を上向きにして配置し、ＴＡＢテ
ープキャリア４６の銅パターン２２の形成面を下向きに
して、このＴＡＢテープキャリア４８のインナーリード
２２ａと、ＬＳＩチップ１２の各電極パッドとを位置合
わせして接続させた後、ＬＳＩチップ１２の外周部にガ
ラスエポキシからなる支持体４２をポリイミド接着剤４
４で貼り付けた。
したＴＡＢテープキャリア４８を用いて、ＬＳＩチップ
１２のパターン形成面を上向きにして配置し、ＴＡＢテ
ープキャリア４６の銅パターン２２の形成面を下向きに
して、このＴＡＢテープキャリア４８のインナーリード
２２ａと、ＬＳＩチップ１２の各電極パッドとを位置合
わせして接続させた後、ＬＳＩチップ１２の外周部にガ
ラスエポキシからなる支持体４２をポリイミド接着剤４
４で貼り付けた。
【００５２】次に、ＬＳＩチップ１２のパターン形成面
の裏面にシリコーンエラストマーからなる接着剤３８を
塗布した後、２重のフレキシブルスリット１８におい
て、ＴＡＢテープキャリア４８のはんだボール形成用ラ
ンド２２ｃを含む部分の絶縁性フィルム２０を下側に、
銅パターン２２が内側になるようＬＳＩチップ１２を挟
み込んで１８０°折り曲げ、シリコーン接着剤３８を介
してＬＳＩチップ１２のパターン形成面の裏面と接着さ
せた。そして、ポリイミドフィルム４８に開孔されたス
ルーホール３６を介して露出しているボール形成用ラン
ド２２ｃに、はんだペースト印刷法で共晶はんだペース
トを塗布した後、リフローさせ、はんだボール２８を形
成させた。これ以後は実施例３と同様の方法を用いて、
図３に示した本発明のＢＧＡ型半導体装置４０を完成さ
せた。なお、実施例３と同様に、はんだボール形成用ラ
ンド２２ｃに形成したはんだボール２８の径は０．３ｍ
ｍφ、高さは０．２５ｍｍであった。
の裏面にシリコーンエラストマーからなる接着剤３８を
塗布した後、２重のフレキシブルスリット１８におい
て、ＴＡＢテープキャリア４８のはんだボール形成用ラ
ンド２２ｃを含む部分の絶縁性フィルム２０を下側に、
銅パターン２２が内側になるようＬＳＩチップ１２を挟
み込んで１８０°折り曲げ、シリコーン接着剤３８を介
してＬＳＩチップ１２のパターン形成面の裏面と接着さ
せた。そして、ポリイミドフィルム４８に開孔されたス
ルーホール３６を介して露出しているボール形成用ラン
ド２２ｃに、はんだペースト印刷法で共晶はんだペース
トを塗布した後、リフローさせ、はんだボール２８を形
成させた。これ以後は実施例３と同様の方法を用いて、
図３に示した本発明のＢＧＡ型半導体装置４０を完成さ
せた。なお、実施例３と同様に、はんだボール形成用ラ
ンド２２ｃに形成したはんだボール２８の径は０．３ｍ
ｍφ、高さは０．２５ｍｍであった。
【００５３】
【発明の効果】以上詳細に説明した様に、本発明のＢＧ
Ａ型半導体装置によれば、実装するＬＳＩチップの電極
パッド数に応じて、絶縁性フィルムを折り曲げる位置を
変えることで、はんだボール形成用ランドを形成する面
積を自由に拡張することができるため、どのような多端
子ＬＳＩチップであっても搭載することができる。ま
た、本発明のＢＧＡ型半導体装置によれば、ＬＳＩチッ
プと電気的に接続するためのインナーリードが、デバイ
スホールから突出するように形成されているため、ＬＳ
Ｉチップの各電極パッドとインナーリードとをギャング
ボンディングすることができ、ボンディングに必要な時
間を大幅に短縮することができるし、ギャングボンディ
ングによる接合は、従来のワイヤボンディングと比較し
て、配線長が短いために電気的特性に優れている。
Ａ型半導体装置によれば、実装するＬＳＩチップの電極
パッド数に応じて、絶縁性フィルムを折り曲げる位置を
変えることで、はんだボール形成用ランドを形成する面
積を自由に拡張することができるため、どのような多端
子ＬＳＩチップであっても搭載することができる。ま
た、本発明のＢＧＡ型半導体装置によれば、ＬＳＩチッ
プと電気的に接続するためのインナーリードが、デバイ
スホールから突出するように形成されているため、ＬＳ
Ｉチップの各電極パッドとインナーリードとをギャング
ボンディングすることができ、ボンディングに必要な時
間を大幅に短縮することができるし、ギャングボンディ
ングによる接合は、従来のワイヤボンディングと比較し
て、配線長が短いために電気的特性に優れている。
【００５４】また、本発明のＢＧＡ型半導体装置によれ
ば、ＬＳＩチップの片面が露出したベアチップなので放
熱性が高く、パッケージを薄型化することができる。さ
らに、本発明のＢＧＡ型半導体装置によれば、安価なＴ
ＡＢ製造プロセスを用いて製造しているので、材料コス
トおよび組み立てコストを大幅に削減することができ、
ＬＳＩチップの電極パッドとインナーリードとをＴＡＢ
接合するので、微細狭ピッチ接合が可能で、インナーリ
ードの配線周りを小型化することができ、よってパッケ
ージ全体を小型化することができる。即ち、本発明のＢ
ＧＡ型半導体装置によれば、薄型化かつ小型化を実現す
ることができるので、ＭＣＭへ組み込んで用いることが
可能である。
ば、ＬＳＩチップの片面が露出したベアチップなので放
熱性が高く、パッケージを薄型化することができる。さ
らに、本発明のＢＧＡ型半導体装置によれば、安価なＴ
ＡＢ製造プロセスを用いて製造しているので、材料コス
トおよび組み立てコストを大幅に削減することができ、
ＬＳＩチップの電極パッドとインナーリードとをＴＡＢ
接合するので、微細狭ピッチ接合が可能で、インナーリ
ードの配線周りを小型化することができ、よってパッケ
ージ全体を小型化することができる。即ち、本発明のＢ
ＧＡ型半導体装置によれば、薄型化かつ小型化を実現す
ることができるので、ＭＣＭへ組み込んで用いることが
可能である。
【図１】本発明の第１態様のＢＧＡ型半導体装置の一実
施例の断面図である。
施例の断面図である。
【図２】本発明の第２態様のＢＧＡ型半導体装置の一実
施例の断面図である。
施例の断面図である。
【図３】本発明の第２態様のＢＧＡ型半導体装置の別の
実施例の断面図である。
実施例の断面図である。
【図４】本発明の第１態様のＢＧＡ型半導体装置のＢＧ
Ａ型パッケージとなるＴＡＢテープキャリアの一実施例
の平面図である。
Ａ型パッケージとなるＴＡＢテープキャリアの一実施例
の平面図である。
【図５】本発明の第２態様のＢＧＡ型半導体装置のＢＧ
Ａ型パッケージとなるＴＡＢテープキャリアの一実施例
の平面図である。
Ａ型パッケージとなるＴＡＢテープキャリアの一実施例
の平面図である。
【図６】本発明の第１態様のＢＧＡ型半導体装置のＢＧ
Ａ型パッケージとなるＴＡＢテープキャリアの別の実施
例の平面図である。
Ａ型パッケージとなるＴＡＢテープキャリアの別の実施
例の平面図である。
【図７】本発明の第１態様のＢＧＡ型半導体装置のＢＧ
Ａ型パッケージとなるＴＡＢテープキャリアのさらに別
の実施例の平面図である。
Ａ型パッケージとなるＴＡＢテープキャリアのさらに別
の実施例の平面図である。
【図８】本発明の第２態様のＢＧＡ型半導体装置のＢＧ
Ａ型パッケージとなるＴＡＢテープキャリアの別の実施
例の平面図である。
Ａ型パッケージとなるＴＡＢテープキャリアの別の実施
例の平面図である。
【図９】本発明の第２態様のＢＧＡ型半導体装置のＢＧ
Ａ型パッケージとなるＴＡＢテープキャリアのさらに別
の実施例の平面図である。
Ａ型パッケージとなるＴＡＢテープキャリアのさらに別
の実施例の平面図である。
【図１０】従来のＢＧＡ型半導体装置の一例の断面図で
ある。
ある。
【図１１】従来のＴＡＢテープキャリアを利用したＢＧ
Ａ型半導体装置の一例の断面図である。
Ａ型半導体装置の一例の断面図である。
【図１２】図１１に示すＬＳＩチップの電極パッドとイ
ンナーリードとの接続部の部分拡大図である。
ンナーリードとの接続部の部分拡大図である。
【符号の説明】 １０、３４、４０、５２、６６ ＢＧＡ型半導体装置 １２、５８ ＬＳＩチップ １４ ＢＧＡ型パッケージ １６ デバイスホール １８ フレキシブルスリット ２０、７０ 絶縁性フィルム ２２、７６ 銅パターン ２２ａ、７６ａ インナーリード ２２ｂ 導体パターン ２２ｃ、７６ｂ はんだボール形成用ランド ２４、７８ ポッティングレジン ２６ レジスト膜（ポリイミド樹脂） ２８、６４ はんだボール ３０ フレキシブル樹脂（ポリイミド樹脂） ３２ シリコーン接着剤 ３６ スルーホール ３８、６８ 接着剤（弾性体） ４２ 支持体 ４４ ポリイミド接着剤 ４６、４８ ＴＡＢテープキャリア ５０ スプロケットホール ５４ （多層）配線パターン ５６ 多層配線基板 ６０ ボンディングワイヤ ６２ モールド樹脂 ７２ 接着剤 ７４ 電極パッド
Claims (9)
- 【請求項１】ＬＳＩチップと、ＢＧＡ型パッケージとを
備え、 前記ＢＧＡ型パッケージは、中央部にデバイスホールが
開孔された絶縁性フィルムと、この絶縁性フィルムの一
方の面に銅箔から形成された、前記デバイスホールから
突出するインナーリードおよびこのインナーリードから
前記デバイスホールの外側に向かって延在する導体パタ
ーンならびにこの導体パターンの端部に設けられるラン
ドと、このランドに形成された接続用ボールまたはピン
とを備え、 前記ＬＳＩチップの各電極パッドと前記インナーリード
とは、互いに電気的に接続され、前記導体パターンが外
面となるように前記絶縁性フィルムの前記ランドを含む
部分が外側に１８０°折り曲げられていることを特徴と
するＢＧＡ型半導体装置。 - 【請求項２】ＬＳＩチップと、ＢＧＡ型パッケージとを
備え、 前記ＢＧＡ型パッケージは、中央部にデバイスホールお
よび周辺部に複数のスルーホールが開孔された絶縁性フ
ィルムと、この絶縁性フィルムの一方の面に銅箔から形
成された、前記デバイスホールから突出するインナーリ
ードおよびこのインナーリードから前記デバイスホール
の外側に向かって延在する導体パターンならびにこの導
体パターンの端部と前記スルーホールを通して電気的に
接続され、前記絶縁性フィルムの他方の面に設けられる
ランドと、このランドに形成された接続用ボールまたは
ピンとを備え、 前記ＬＳＩチップの各電極パッドと前記インナーリード
とは、互いに電気的に接続され、前記導体パターンが内
面となるように前記絶縁性フィルムの前記ランドを含む
部分が外側に１８０°折り曲げられていることを特徴と
するＢＧＡ型半導体装置。 - 【請求項３】前記ＢＧＡ型パッケージは、その折り曲げ
部の内面側に矩形の支持体を有する請求項１または２に
記載のＢＧＡ型半導体装置。 - 【請求項４】前記ＬＳＩチップの電極パッドと前記イン
ナーリードとの接続は、超音波接続法あるいは熱圧着接
続法によって行われる請求項１〜３のいずれかに記載の
ＢＧＡ型半導体装置。 - 【請求項５】前記絶縁性フィルムの折り曲げ部には、フ
レキシブルスリットが開孔されている請求項１〜４のい
ずれかに記載のＢＧＡ型半導体装置。 - 【請求項６】前記フレキシブルスリットには、耐屈曲性
を向上させる樹脂が塗布されている請求項５に記載のＢ
ＧＡ型半導体装置。 - 【請求項７】前記接続用ボールは、はんだペースト印刷
法あるいははんだボール振り込み接着法を用いて形成さ
れたはんだボールである請求項１〜６のいずれかに記載
のＢＧＡ型半導体装置。 - 【請求項８】前記絶縁性フィルムは、ポリイミドフィル
ムあるいはガラスエポキシフィルムである請求項１〜７
のいずれかに記載のＢＧＡ型半導体装置。 - 【請求項９】前記絶縁性フィルム上に形成されたインナ
ーリード、導体パターンおよびランドは、前記絶縁性フ
ィルムにエポキシ系接着剤またはポリイミド系接着剤に
より銅箔を貼り合わせ、この銅箔からパターン形成され
た導体パターン、あるいは銅箔に直接ポリイミドをワニ
スコートするまたは貼り合わせ、この銅箔からパターン
形成された導体パターン、あるいは蒸着、スパッタ、め
っきによりポリイミド上に直接形成された銅からパター
ン形成された導体パターンである請求項１〜８のいずれ
かに記載のＢＧＡ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6169352A JPH0831868A (ja) | 1994-07-21 | 1994-07-21 | Ｂｇａ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6169352A JPH0831868A (ja) | 1994-07-21 | 1994-07-21 | Ｂｇａ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0831868A true JPH0831868A (ja) | 1996-02-02 |
Family
ID=15884983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6169352A Withdrawn JPH0831868A (ja) | 1994-07-21 | 1994-07-21 | Ｂｇａ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831868A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0856889A2 (en) * | 1997-02-03 | 1998-08-05 | Nec Corporation | Semiconductor device mount structure and semiconductor device mounting method |
| FR2762929A1 (fr) * | 1997-05-02 | 1998-11-06 | Nec Corp | Boitier de semi-conducteur ayant un element semi-conducteur, une structure de fixation de boitier de semi-conducteur montee sur une plaquette de circuits imprimes, et procede d'assemblage de boitier de semi-conducteur |
| KR100237329B1 (ko) * | 1997-02-17 | 2000-01-15 | 김규현 | 칩 스케일 반도체 패키지의 구조 및 제조 방법 |
| KR100237328B1 (ko) * | 1997-02-26 | 2000-01-15 | 김규현 | 반도체 패키지의 구조 및 제조방법 |
| US6369331B1 (en) | 1999-09-01 | 2002-04-09 | Fujitsu Limited | Printed circuit board for semiconductor package and method of making same |
| KR100352112B1 (ko) * | 1996-12-06 | 2003-01-08 | 앰코 테크놀로지 코리아 주식회사 | 칩싸이즈반도체패키지의구조및그제조방법 |
| US6589817B1 (en) | 1996-12-03 | 2003-07-08 | Oki Electric Industry Co., Ltd. | Semiconductor device, method for manufacturing the same, and method for mounting the same |
| EP1192658A4 (en) * | 1999-05-05 | 2004-08-25 | Dense Pac Microsystems Inc | STACKABLE PACKAGES OF FLEXIBLE INTEGRATED CIRCUITS AND THEIR MANUFACTURING METHOD |
| US6791194B1 (en) | 1996-05-30 | 2004-09-14 | Hitachi, Ltd. | Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same |
| US7202570B2 (en) | 1996-05-30 | 2007-04-10 | Renesas Technology Corp. | Circuit tape having adhesive film semiconductor device and a method for manufacturing the same |
| JP2008130678A (ja) * | 2006-11-17 | 2008-06-05 | Hitachi Cable Ltd | 半導体装置、積層型半導体装置およびインターポーザ基板 |
| EP2037497A1 (en) * | 2006-06-06 | 2009-03-18 | NEC Corporation | Semiconductor package, its manufacturing method, semiconductor device, and electronic device |
| US7594644B2 (en) | 2002-08-30 | 2009-09-29 | Nec Corporation | Semiconductor device and method for manufacturing the same, circuit board, electronic apparatus, and semiconductor device manufacturing apparatus |
-
1994
- 1994-07-21 JP JP6169352A patent/JPH0831868A/ja not_active Withdrawn
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7202570B2 (en) | 1996-05-30 | 2007-04-10 | Renesas Technology Corp. | Circuit tape having adhesive film semiconductor device and a method for manufacturing the same |
| US6791194B1 (en) | 1996-05-30 | 2004-09-14 | Hitachi, Ltd. | Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same |
| US6589817B1 (en) | 1996-12-03 | 2003-07-08 | Oki Electric Industry Co., Ltd. | Semiconductor device, method for manufacturing the same, and method for mounting the same |
| US8154124B2 (en) | 1996-12-03 | 2012-04-10 | Oki Electric Industry Co., Ltd. | Semiconductor device having a chip-size package |
| US7335970B2 (en) | 1996-12-03 | 2008-02-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having a chip-size package |
| US6710437B2 (en) | 1996-12-03 | 2004-03-23 | Oki Electric Industry Co., Ltd. | Semiconductor device having a chip-size package |
| KR100352112B1 (ko) * | 1996-12-06 | 2003-01-08 | 앰코 테크놀로지 코리아 주식회사 | 칩싸이즈반도체패키지의구조및그제조방법 |
| EP0856889A3 (en) * | 1997-02-03 | 2000-06-28 | Nec Corporation | Semiconductor device mount structure and semiconductor device mounting method |
| CN1124652C (zh) * | 1997-02-03 | 2003-10-15 | 日本电气株式会社 | 半导体器件装配构造和半导体器件装配方法 |
| EP0856889A2 (en) * | 1997-02-03 | 1998-08-05 | Nec Corporation | Semiconductor device mount structure and semiconductor device mounting method |
| KR100237329B1 (ko) * | 1997-02-17 | 2000-01-15 | 김규현 | 칩 스케일 반도체 패키지의 구조 및 제조 방법 |
| KR100237328B1 (ko) * | 1997-02-26 | 2000-01-15 | 김규현 | 반도체 패키지의 구조 및 제조방법 |
| FR2762929A1 (fr) * | 1997-05-02 | 1998-11-06 | Nec Corp | Boitier de semi-conducteur ayant un element semi-conducteur, une structure de fixation de boitier de semi-conducteur montee sur une plaquette de circuits imprimes, et procede d'assemblage de boitier de semi-conducteur |
| EP1192658A4 (en) * | 1999-05-05 | 2004-08-25 | Dense Pac Microsystems Inc | STACKABLE PACKAGES OF FLEXIBLE INTEGRATED CIRCUITS AND THEIR MANUFACTURING METHOD |
| US6369331B1 (en) | 1999-09-01 | 2002-04-09 | Fujitsu Limited | Printed circuit board for semiconductor package and method of making same |
| US7594644B2 (en) | 2002-08-30 | 2009-09-29 | Nec Corporation | Semiconductor device and method for manufacturing the same, circuit board, electronic apparatus, and semiconductor device manufacturing apparatus |
| EP2037497A1 (en) * | 2006-06-06 | 2009-03-18 | NEC Corporation | Semiconductor package, its manufacturing method, semiconductor device, and electronic device |
| EP2037497A4 (en) * | 2006-06-06 | 2012-03-28 | Nec Corp | SEMICONDUCTOR PACKAGE, METHOD FOR MANUFACTURING THE SAME, SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE |
| JP2008130678A (ja) * | 2006-11-17 | 2008-06-05 | Hitachi Cable Ltd | 半導体装置、積層型半導体装置およびインターポーザ基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| EP1041633B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| KR100274333B1 (ko) | 도체층부착 이방성 도전시트 및 이를 사용한 배선기판 | |
| KR100537972B1 (ko) | 집적 회로 패키지용 칩 스케일 볼 그리드 어레이 | |
| JPH10242210A (ja) | 集積回路装置の実装構造およびその製造方法 | |
| JPH0831868A (ja) | Ｂｇａ型半導体装置 | |
| JP2000286294A (ja) | 半導体装置およびその製造方法 | |
| JP3065010B2 (ja) | 半導体装置 | |
| JP3569585B2 (ja) | 半導体装置 | |
| KR20010011310A (ko) | 적층 패키지의 제조 방법 | |
| JP3549316B2 (ja) | 配線基板 | |
| JP2001015629A (ja) | 半導体装置及びその製造方法 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| JP4364181B2 (ja) | 半導体装置の製造方法 | |
| JPH11204565A (ja) | 半導体装置 | |
| JP3230384B2 (ja) | 半導体装置 | |
| JP3910937B2 (ja) | 半導体装置 | |
| JP3136274B2 (ja) | 半導体装置 | |
| JP3457547B2 (ja) | 半導体装置およびその製造方法ならびにフィルムキャリア | |
| JPH0878484A (ja) | Ｔａｂテープキャリア及び半導体装置 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JP4263211B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |