JP5332374B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5332374B2
JP5332374B2 JP2008191963A JP2008191963A JP5332374B2 JP 5332374 B2 JP5332374 B2 JP 5332374B2 JP 2008191963 A JP2008191963 A JP 2008191963A JP 2008191963 A JP2008191963 A JP 2008191963A JP 5332374 B2 JP5332374 B2 JP 5332374B2
Authority
JP
Japan
Prior art keywords
coil
transformer
disposed
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008191963A
Other languages
English (en)
Other versions
JP2010034122A (ja
Inventor
正喜 金澤
英樹 足助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2008191963A priority Critical patent/JP5332374B2/ja
Priority to CN2009801290390A priority patent/CN102105983B/zh
Priority to KR1020117002121A priority patent/KR101123827B1/ko
Priority to PCT/JP2009/061180 priority patent/WO2010010769A1/ja
Priority to US13/055,550 priority patent/US8154118B2/en
Priority to EP09800284.3A priority patent/EP2320458B1/en
Publication of JP2010034122A publication Critical patent/JP2010034122A/ja
Application granted granted Critical
Publication of JP5332374B2 publication Critical patent/JP5332374B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2819—Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Dc-Dc Converters (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関し、特に半導体チップとトランスとを１つの封止体に内蔵した半導体装置に関する。
自然環境に配慮し、内燃機関と電気モータとを混在したハイブリット車の開発が進められている。この種のハイブリット車においては２種類のバッテリィが積載されている。バッテリィの一方は、車載電子回路、灯光類、内燃機関の発火等に使用される１２Ｖ系若しくは２４Ｖ系バッテリィ（低電圧系バッテリィ）である。バッテリィの他方は、例えば５００Ｖ−９００Ｖの高電圧に昇圧して電気モータを駆動するための２００Ｖ系バッテリィ（高電圧系バッテリィ）である。
低電圧系バッテリィの電源供給ラインは高電圧系バッテリィの電源供給ラインに対して基本的には絶縁分離された状態にある。電気モータは、車載電子回路に組み込まれたマイクロコンピュータから出力される制御信号（パルス信号）をモータドライバに伝達し、このモータドライバにより駆動制御を行う。また、モータドライバ側からの検出信号（パルス信号）等はマイクロコンピュータに伝達される。
下記特許文献１には、この種の電気信号の伝達にオプチカルデバイスが使用され、低電圧系電源供給ラインと高電圧系電源供給ラインとを絶縁分離しつつ、双方の回路系において電気信号の伝達が行われる発明が開示されている。
特開２００１−３２７１７１号公報
しかしながら、前述の特許文献１に開示される発明においては、電気信号の伝達にオプチカルデバイスが使用されている。オプチカルデバイスには発光ダイオードと受光素子（トランジスタ）とが使用され、一方の電源供給ラインの電気信号を発光ダイオードにより光信号に変換して発光し、他の一方の電源供給ラインにおいて受光素子により受光された光信号を電気信号に変換する動作が含まれる。一連の信号伝達時間は例えば１０μｓｅｃに達する。すなわち、オプチカルデバイスにおいては電気信号の伝達応答性が低いという点について配慮がなされていなかった。
また、オプチカルデバイスにおいては、発光ダイオードの輝度が低下してくると受光素子の受光特性が鈍くなり、この点でも信号伝達応答性が低くなる。更に、オプチカルデバイスが高温環境下に置かれると、発光ダイオードの輝度の低下や受光素子の受光特性の低下が速くなり、オプチカルデバイスの使用はハイブリット車としての耐用年数には不十分であるという点について配慮がなされていなかった。
本発明は上記課題を解決するためになされたものである。従って、本発明は、電気信号の伝達速度を高速化することができ、かつ耐用年数を長くすることができる半導体装置を提供することである。
本発明は、更に、内部ノイズ並びに外部ノイズの影響を減少することができる半導体装置を提供することである。
上記課題を解決するために、本発明の実施の形態に係る特徴は、半導体装置において、強磁性体を有する基体と、基体に搭載された第１の半導体チップ及び第２の半導体チップと、基体の強磁性体上に配設され、第１の半導体チップに電気的に接続された第１のコイルと、第１のコイルに重複して配設され、第１のコイルに電磁的に接続されるとともに、第２の半導体チップに電気的に接続された第２のコイルと、第２のコイルの中央部から第１のコイルの中央部に渡って配設された第１のコア部、第２のコイルの側面の一部及び第１のコイルの側面の一部に沿って配設された第１の側面シールド部、第１のコイル及び第２のコイル上に配設された第１の上面シールド部を有し、第１のコア部、第１の側面シールド部及び第１の上面シールド部が強磁性体により構成され、基体に装着されたトランス構造体と、基体の一部、第１の半導体チップ、第２の半導体チップ、第１のコイル、第２のコイル及びトランス構造体を被覆する封止体とを備える。
この特徴に係る半導体装置において、基体の強磁性体上において第１のコイル及び第２のコイルとは別領域上に配設され、第１の半導体チップに電気的に接続された第３のコイルと、第３のコイルに重複して配設され、第３のコイルに電磁的に接続されるとともに、第２の半導体チップに電気的に接続された第４のコイルとを更に備え、トランス構造体は、第４のコイルの中央部から第３のコイルの中央部に渡って配設された第２のコア部、第４のコイルの側面の一部及び第３のコイルの側面の一部に沿って配設された第２の側面シールド部、第３のコイル及び第４のコイル上に配設された第２の上面シールド部、第１のコイル及び第２のコイルと第３のコイル及び第４のコイルとの間に配設されたトランス間シールド部を更に備えることが好ましい。
また、この特徴に係る半導体装置において、基体の一表面上に配設され、第１のコイル、第２のコイル、第３のコイル及び第４のコイルを有し、フレキシブル性を有する積層基板を更に備えることが好ましい。
また、この特徴に係る半導体装置において、基体、トランス構造体はいずれも鉄−ニッケル合金材により構成されることが好ましい。
また、この特徴に係る半導体装置において、積層基板は、基体の一表面上に配設され、フレキシブル性を有する樹脂膜により構成された第１の絶縁体と、第１の絶縁体上に配設された第２のコイル及び第４のコイルと、第２のコイル上及び第４のコイル上に配設され、フレキシブル性を有する樹脂膜により構成された第２の絶縁体と、第２の絶縁体上に配設された第１のコイル及び第３のコイルと、第１のコイル上及び第３のコイル上に配設され、フレキシブル性を有する樹脂膜により構成された第３の絶縁体とを備えることが好ましい。
また、この特徴に係る半導体装置において、第１の半導体チップ、第２の半導体チップは互いに離間して積層基板上に配設され、第１のコイル、第２のコイル、第３のコイル及び第４のコイルは第１の半導体チップと第２の半導体チップとの間に配設されることが好ましい。
また、この特徴に係る半導体装置において、第１のコイル、第２のコイル及びトランス構造体の第１のコアは第１のトランスを構成し、第３のコイル、第４のコイル及びトランス構造体の第２のコアは第２のトランスを構成することが好ましい。
更に、この特徴に係る半導体装置において、第１の半導体チップはドライバとして機能し、第２の半導体チップはバッファとして機能し、第１のトランス及び第２のトランスはドライバからバッファに信号を伝達することが好ましい。
本発明によれば、電気信号の伝達速度を高速化することができ、かつ耐用年数を長くすることができる半導体装置を提供することができる。
本発明によれば、更に、内部ノイズ並びに外部ノイズの影響を減少することができる半導体装置を提供することができる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。
また、以下に示す実施の形態はこの発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
（第１の実施の形態）
本発明の第１の実施の形態は、ハイブリット車の車載電子回路システムに積載され、電圧レベルが異なる回路系の電気信号の伝達に使用され、絶縁ポート（insulated port）を構築する半導体装置（ハイブリット車用絶縁ＩＣ）に本発明を適用した例を説明するものである。
［ハイブリット車の車載電子回路システム］
図３に示すように、第１の実施の形態に係る半導体装置１０は、ハイブリット車の車載電子回路システム１に積載される（組み込まれる）。この車載電子回路システム１は、その一部しか図示していないが、低電圧系バッテリィ２１と、この低電圧系バッテリィ２１から供給される低電圧電源を使用する低電圧系回路２と、高電圧系バッテリィ３１と、この高電圧系バッテリィ３１から供給される高電圧電源を使用する高電圧系回路３とを備えている。半導体装置１０は、低電圧系回路２とそれに絶縁分離状態において配設されている高電圧系回路３との間に配設され、低電圧系回路２と高電圧系回路３との間において電気信号の送信受信（伝達）を行う。
低電圧系バッテリィ２１は、第１の実施の形態において、ハイブリット車の車載電子回路、ヘッドライトやウィンカー等の灯光類、ガソリンエンジンやディーゼルエンジン等の内燃機関の発火等に使用される電源を供給する制御用１２Ｖ系バッテリィ又は２４Ｖ系バッテリィである。高電圧系バッテリィ３１は、ハイブリット車の走行に使用される電気モータやこの電気モータの駆動制御を行う回路に電源を供給するインバータ用２００Ｖ系バッテリィである。
低電圧系回路２は、第１の実施の形態において、ＤＣ−ＤＣコンバータ２２と、マイクロコンピュータ２３とを備える。ＤＣ−ＤＣコンバータ２２は、低電圧系バッテリィ２１に接続され、この低電圧系バッテリィ２１から供給される低電圧直流電源を低電圧系回路２において使用される電圧レベル例えば５Ｖの直流電源に変換する。マイクロコンピュータ２３にはＤＣ−ＤＣコンバータ２２によって変換された直流電源が供給される。また、ＤＣ−ＤＣコンバータ２２によって変換された直流電源は半導体装置１０にも供給される。マイクロコンピュータ２３は、ここでは少なくとも高電圧系回路３に配設された電気モータ３６の駆動制御を行う制御信号（パルス信号）を出力する。
高電圧系回路３は、第１の実施の形態において、ＤＣ−ＤＣコンバータ３２と、ＰＡＭ（pulse amplitude modulation）コンバータ３３と、前段ドライバ３４と、ドライバ３５と、ハイブリット車の走行に使用される電気モータ３６とを備える。ＤＣ−ＤＣコンバータ３２は、高電圧系バッテリィ３１に接続され、この高電圧系バッテリィ３１から供給される高電圧直流電源を高電圧系回路３において使用される電圧レベルの直流電源に変換する。ＰＡＭコンバータ３３は高電圧系バッテリィ３１に接続され、ＰＡＭコンバータ３３には高電圧系バッテリィ３１から供給される高電圧直流電源が供給される。ＰＡＭコンバータ３３は電気モータ３６の回転数の制御を行う。前段ドライバ３４はマイクロコンピュータ２３から伝達される制御信号に基づきドライバ３５の制御を行う。ドライバ３５は、前段ドライバ３４から伝達される制御信号とＰＡＭコンバータ３３から伝達される制御信号とに基づき、電気モータ３６を駆動しかつその回転の制御を行う。そして、電気モータ３６は、図示しない内燃機関の駆動力に代えて又はその駆動力に併せてハイブリット車を走行させる。
第１の実施の形態において、低電圧系回路２と高電圧系回路３との間（低電圧系電源ラインと高電圧系電源ラインとの間）は、必ずしもこの数値に限定されるものではないが、２．５ｋＶ／ｍｉｎ−３．０ｋＶ／ｍｉｎの絶縁耐圧に設定されている。
［半導体装置の回路構造］
同図３に示すように、第１の実施の形態に係る半導体装置１０は、第１の半導体チップ１１と、第２の半導体チップ１２と、第１のトランス１３と、第２のトランス１４とを備える。
第１の半導体チップ１１はモノリシック制御用ＩＣ（ＭＩＣ）である。この第１の半導体チップ１１は、バッファ（インバータ）１１Ａと、バッファ（インバータ）１１Ｂと、基板レギュレータ１１Ｃとを備え、ドライバＩＣとして機能する。バッファ１１Ａ、１１Ｂのそれぞれの入力は低電圧系回路２のマイクロコンピュータ２３に接続される。基板レギュレータ１１Ｃの入力はＤＣ−ＤＣコンバータ２２に接続される。
第２の半導体チップ１２は同様にモノリシック制御用ＩＣ（ＭＩＣ）である。この第２の半導体チップ１２は、バッファ（インバータ）１２Ａと、バッファ（インバータ）１２Ｂとを備え、第１の半導体チップ１１から伝達される制御信号の波形整形を行い、この波形整形された制御信号を高電圧系回路３に出力する出力バッファとして機能する。バッファ１２Ａ、１２Ｂのそれぞれの出力は高電圧系回路３の前段ドライバ３４に接続される。
第１のトランス１３及び第２のトランス１４は、いずれも第１の半導体チップ１１から出力される、低電圧系回路２のマイクロコンピュータ２３からの制御信号（電気信号）を第２の半導体チップ１２に伝達する。この第２の半導体チップ１２に伝達された制御信号は高電圧系回路３の前段ドライバ３４に出力される。
第１のトランス１３は、第１の半導体チップ１１のバッファ１１Ａの出力に接続された第１のコイル１３１と、この第１のコイル１３１に電磁的に接続され、第２の半導体チップ１２のバッファ１２Ａの入力に接続された第２のコイル１３２とを備える。第２のトランス１４は、第１の半導体チップ１１のバッファ１１Ｂの出力に接続された第３のコイル１４１と、この第３のコイル１４１に電磁的に接続され、第２の半導体チップ１２のバッファ１２Ｂの入力に接続された第４のコイル１４２とを備える。
［半導体装置のデバイス構造］
図１及び図２に示すように、第１の実施の形態に係る半導体装置１０は、強磁性体を有する基体１５と、基体１５に搭載された第１の半導体チップ１１及び第２の半導体チップ１２と、基体１５の強磁性体上に配設され、第１の半導体チップ１１に電気的に接続された第１のコイル１３１と、第１のコイル１３１に重複して配設され、第１のコイル１３１に電磁的に接続されるとともに、第２の半導体チップ１２に電気的に接続された第２のコイル１３２と、第２のコイル１３２の中央部から第１のコイル１３１の中央部に渡って配設された第１のコア部１８１、第２のコイル１３２の側面の一部及び第１のコイル１３１の側面の一部に沿って配設された第１の側面シールド部１８２、第１のコイル１３１及び第２のコイル１３２上に配設された第１の上面シールド部１８３を有し、第１のコア部１８１、第１の側面シールド部１８２及び第１の上面シールド部１８３が強磁性体により構成され、基体１５に装着されたトランス構造体１８と、基体１５の一部、第１の半導体チップ１１、第２の半導体チップ１２、第１のコイル１３１、第２のコイル１３２及びトランス構造体１８を被覆する封止体１００とを備える。
更に、半導体装置１０は、基体１５の強磁性体上において第１のコイル１３１及び第２のコイル１３２とは別領域上に配設され、第１の半導体チップ１１に電気的に接続された第３のコイル１４１と、第３のコイル１４１に重複して配設され、第３のコイル１４１に電磁的に接続されるとともに、第２の半導体チップ１２に電気的に接続された第４のコイル１４２とを更に備える。そして、トランス構造体１８は、第４のコイル１４２の中央部から第３のコイル１４１の中央部に渡って配設された第２のコア部１８４、第４のコイル１４２の側面の一部及び第３のコイル１４１の側面の一部に沿って配設された第２の側面シールド部１８５、第３のコイル１４１及び第４のコイル１４２上に配設された第２の上面シールド部１８６、第１のコイル１３１及び第２のコイル１３２と第３のコイル１４１及び第４のコイル１４２との間に配設されたトランス間シールド部１８７を更に備える。
基体（アンダーフレーム）１５は、第１の半導体チップ１１、第２の半導体チップ１２、第１のトランス１３及び第２のトランス１４を搭載するベース板若しくはダイパッドとしての機能を有する。更に、基体１５は、少なくとも第１のトランス１３及び第２のトランス１４が搭載された領域に強磁性体を有し、半導体装置１０の内部及び外部からの電気的かつ磁気的にシールドする機能を有する。ハイブリット車（特にこれに限るもではない。）においては、例えば内燃機関の発火動作に伴い高電圧を繰り返し生成しており、ノイズが発生する。基体１５はこのようなノイズに対してシールドする機能を有する。また、半導体装置１０の放熱性能を高める場合には、基体１５は放熱板としての機能を備える。
基体１５は、第１の実施の形態において、特に図１に示すように、長方形の平面形状を有する板材により構成されおり、図１及び図２中、長手方向左側に第１の半導体チップ１１を搭載し、長手方向右側に第２の半導体チップ１２を搭載する。基体１５の第１の半導体チップ１１と第２の半導体チップ１２との間の中央には、長手方向に交差する（ここでは直交する）短手方向に第１のトランス１３及び第２のトランス１４が搭載される。
基体１５は、第１の実施の形態において、強磁性体としての特性を有し、半導体技術分野において常用されている鉄−ニッケル合金材、好ましくは鉄５８％、ニッケル４２％のいわゆる４２アロイにより構成される。ここでは、基体１５の全体が強磁性体になる。また、基体１５には、４２アロイ以外にも、強磁性体の特性を有しかつダイパッドとして使用することができる５２アロイ等を使用することができる。必ずしもこの数値に限定されるものではないが、基体１５の長手方向の寸法は例えば２０．０ｍｍ−２３．０ｍｍ、短手方向の寸法は例えば７．０ｍｍ−７．３ｍｍ、封止体１００がフルモールドの場合の厚さ寸法は例えば０．１８ｍｍ−０．２２ｍｍに設定される。また、基体１５を放熱板（ヒートシンク）として第１の半導体チップ１１等の搭載面に対向する裏面を露出させる場合、基体１５の厚さ寸法は例えば０．７５ｍｍ−０．８５ｍｍに設定される。
基体１５の外周囲であって互いに対向する長辺に沿った領域には複数本のリード１６が配設される。ここでは、リード１６が２列に配列されたデュアルインライン構造を半導体装置１０に採用しているが、必ずしもこの構造に限定されるものではなく、リード１６が１列に配列されたシングルインライン構造や基体１５の各辺に沿ってリード１６が４列に配列された構造を採用することができる。リード１６は基体１５と同様の材料により構成され、その厚さ寸法は例えば０．１８ｍｍ−０．２２ｍｍに設定される。
第１の半導体チップ１１、第２の半導体チップ１２は第１の実施の形態においていずれもベアシリコンチップであり、このシリコンチップの表面に回路が作り込まれている。この回路は、例えば５Ｖ（又は２．５Ｖ−３．３Ｖ）の低電圧電源により駆動される相補型トランジスタ又はＢＣＤにより構築される。ここで、相補型トランジスタとは相補型の絶縁ゲート型電界効果トランジスタ（ＩＧＦＥＴ）という意味において使用され、ＩＧＦＥＴにはＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）及びＭＩＳＦＥＴ（metal insulated semiconductor field effect transistor）が少なくとも含まれる。また、ＢＣＤとは、バイポーラトランジスタ、相補型トランジスタ及びデップレション型トランジスタを混在させた総称である。
第１の半導体チップ１１及び第２の半導体チップ１２は、基体１５の表面１５Ａ上に積層基板１７を介在し、この積層基板１７上に搭載されている。第１の実施の形態において、積層基板１７はフレキシブル性を有する。積層基板１７は、図１、図２及び図４に示すように、基体１５の表面１５Ａ上に配設され、フレキシブル性を有する樹脂膜により構成された第１の絶縁体１７１と、第１の絶縁体１７１上に配設された第２のコイル１３２及び第４のコイル１４２と、第２のコイル１３２上及び第４のコイル１４２上に配設され、フレキシブル性を有する樹脂膜により構成された第２の絶縁体１７３と、第２の絶縁体１７３上に配設された第１のコイル１３１及び第３のコイル１４１と、第１のコイル１３１上及び第３のコイル１４１上に配設され、フレキシブル性を有する樹脂膜により構成された第３の絶縁体１７５とを備える。第２のコイル１３２及び第４のコイル１４２は第１の絶縁体１７１と第２の絶縁体１７３との間の第１の導電体１７２により構成される。第１のコイル１３１及び第３のコイル１４１は第２の絶縁体１７３と第３の絶縁体１７５との間の第２の導電体１７４により構成される。すなわち、積層基板１７は第１の絶縁体１７１、第２の絶縁体１７３、第３の絶縁体１７５のそれぞれと第１の導電体１７２、第２の導電体１７４のそれぞれとを交互に重ね合わせたフレキシブル性を有する多層配線基板である。
第１の絶縁体１７１には絶縁性並びにフレキシブル性を有するポリイミド樹脂膜が使用され、第１の絶縁体１７１の膜厚は例えば１０μm−１５μm、好ましくは１２μmに設定される。第２の絶縁体１７３には、同様に、絶縁性並びにフレキシブル性を有するポリイミド樹脂膜が使用される。第２の絶縁体１７３は、第１のコイル１３１と第２のコイル１３２との間並びに第３のコイル１４１と第４のコイル１４２との間において電気的かつ磁気的に分離するために、例えば４５μm−５５μm、好ましくは５０μmの膜厚に設定される。第３の絶縁体１７５は第１の絶縁体１７１と同様の樹脂材と同様の膜厚により構成される。
第１の導電体１７２は導電性に優れ並びにフレキシブル性を有する銅箔薄膜若しくは銅合金箔膜により形成され、第１の導電体１７２の膜厚は例えば２５μm−３５μm、好ましくは３０μmに設定される。第２のコイル１３２は、第１の絶縁体１７１の中央部（基体１５の中央部）において第１の導電体１７２を螺旋状に配設したコイルパターン（出力コイルパターン）により構成される。第２のコイル１３２の一端は、図１、図２及び図４中、長手方向の右側終端まで引き出され、第１の導電体１７２により構成される端子（パッド）１７２Ｐ１に接続される（一体に構成される）。第２のコイル１３２の他端は、同様に長手方向の右側終端まで引き出され、第１の導電体１７２により構成される端子１７２Ｐ２に接続される。第２のコイル１３２の交差部分には、図示しないが、例えば第１の絶縁体１７１と同様の樹脂材により形成され同様の膜厚を有する絶縁体を介在させ、電気的な絶縁分離がなれさている。
第４のコイル１４２は、第２のコイル１３２と同様に、第１の絶縁体１７１の中央部において第１の導電体１７２を螺旋状に配設したコイルパターン（出力コイルパターン）により構成される。第４のコイル１４２の一端は、長手方向の右側終端まで引き出され、第１の導電体１７２により構成される端子１７２Ｐ３に接続される。第４のコイル１４２の他端は、同様に長手方向の右側終端まで引き出され、第１の導電体１７２により構成される端子１７２Ｐ４に接続される。第４のコイル１４２の交差部分には、図示しないが、絶縁体を介在させ、電気的な絶縁分離がなれさている。
第２の導電体１７４は、第１の導電体１７２と同様に、導電性に優れ並びにフレキシブル性を有する銅箔薄膜若しくは銅合金箔膜により形成され、第２の導電体１７４の膜厚は例えば２５μm−３５μm、好ましくは３０μmに設定される。第１のコイル１３１は、第２の絶縁体１７３の中央部（基体１５の中央部）において第２の導電体１７４を螺旋状に配設したコイルパターン（入力コイルパターン）により構成される。第１のコイル１３１の一端は、図１、図２及び図４中、長手方向の左側終端まで引き出され、第２の導電体１７４により構成される端子（パッド）１７４Ｐ１に接続される（一体に構成される）。第１のコイル１３１の他端は、同様に長手方向の左側終端まで引き出され、第２の導電体１７４により構成される端子１７４Ｐ２に接続される。第１のコイル１３１の交差部分には、図示しないが、例えば第１の絶縁体１７１と同様の樹脂材により形成され同様の膜厚を有する絶縁体を介在させ、電気的な絶縁分離がなれさている。
第３のコイル１４１は、第１のコイル１３１と同様に、第２の絶縁体１７３の中央部において第２の導電体１７４を螺旋状に配設したコイルパターン（入力コイルパターン）により構成される。第３のコイル１４１の一端は、長手方向の左側終端まで引き出され、第２の導電体１７４により構成される端子１７４Ｐ３に接続される。第３のコイル１４１の他端は、同様に長手方向の左側終端まで引き出され、第２の導電体１７４により構成される端子１７４Ｐ４に接続される。第３のコイル１４１の交差部分には、図示しないが、絶縁体を介在させ、電気的な絶縁分離がなれさている。
積層基板１７は、第１の絶縁体１７１、第２の絶縁体１７３及び第３の絶縁体１７５に例えばポリイミド樹脂膜を使用し、フレキシブル性を持たせているので、例えばエポキシ樹脂基板等の非フレキシブル基板に比べて薄型化を実現することができる。すなわち、半導体装置１０自体（封止体１００）の厚みを減少することができる。
トランス構造体（アッパーフレーム）１８は、図１、図２及び図４に示すように、基体１５の表面１５Ａに対向する第１の上面シールド部１８３及び第２の上面シールド部１８６に対して、第１の側面シールド部１８２、第１のコア部１８１、トランス間シールド部１８７、第２のコア部１８４、第２の側面シールド部１８５のそれぞれを基体１５の表面１５Ａに向かって突出させた長手方向の幅寸法に厚みのある櫛形形状により構成される。
更に詳細には、第１の上面シールド部１８３の短手方向の一端と第２の上面シールド部１８６の短手方向の一端とは、トランス間シールド部１８７を介在して連結され、短手方向に延在する。
トランス間シールド部１８７は、第１の上面シールド部１８３の一端から基体１５の表面１５Ａに向かって突出し、そして第２の上面シールド部１８６の一端側に向かって折り返するＵ型形状において構成される。このトランス間シールド部１８７は、第３の絶縁体１７５の中央部に配設された開口１７５Ｃ３、第２の絶縁体１７５の同位置に配設された開口１７３Ｃ３、第１の絶縁体１７１の同位置に配設された開口１７１Ｃ３のそれぞれを通して基体１５の表面１５Ａに装着される。ここで、装着とは、単に接触されていること、はんだやろう材を使用して接着されること等を含む意味において使用される。トランス間シールド部１８７と基体１５の表面１５Ａとの間を完全に接触させることにより、第１のトランス１３と第２のトランス１４との間の磁界による相互干渉を生じにくくすることができる。
第１の側面シールド部１８２は、第１の上面シールド部１８３の他端から基体１５の表面１５Ａに向かって、ここでは第１の上面シールド部１８３に対して垂直方向に突出する。第１の側面シールド部１８２は、第３の絶縁体１７５の一方の長辺の中央部に配設された平面凹型形状を有する切欠部１７５Ｎ１、第２の絶縁体１７５の同位置に配設された切欠部１７３Ｎ１、第１の絶縁体１７１の同位置に配設された切欠部１７１Ｎ１のそれぞれを通して基体１５の表面１５Ａに装着される。装着の意味は前述と同義である。
第２の側面シールド部１８５は、第２の上面シールド部１８６の他端から基体１５の表面１５Ａに向かって、ここでは第１の上面シールド部１８６に対して垂直方向に突出する。第２の側面シールド部１８５は、第３の絶縁体１７５の他方の長辺の中央部に配設された平面凹型形状を有する切欠部１７５Ｎ２、第２の絶縁体１７５の同位置に配設された切欠部１７３Ｎ２、第１の絶縁体１７１の同位置に配設された切欠部１７１Ｎ２のそれぞれを通して基体１５の表面１５Ａに装着される。
第１のコア部１８１は、第１の上面シールド部１８３の第１の側面シールド部１８２とトランス間シールド部１８７との間の中央部から基体１５の表面１５Ａに向かって、ここでは第１の上面シールド部１８３に対して垂直方向に突出する。第１のコア部１８１は、第３の絶縁体１７５の開口１７５Ｃ３と切欠部１７５Ｎ１との間に配設された開口１７５Ｃ１、第２の絶縁体１７５の同位置に配設された開口１７３Ｃ１、第１の絶縁体１７１の同位置に配設された開口１７１Ｃ１のそれぞれを通して基体１５の表面１５Ａに装着される。第１のコア部１８１は、丁度、第１のコイル部１３１の中心部及び第２のコイル部１３２の中心部を貫通する。
第２のコア部１８４は、第２の上面シールド部１８６の第２の側面シールド部１８５とトランス間シールド部１８７との間の中央部から基体１５の表面１５Ａに向かって、ここでは第２の上面シールド部１８６に対して垂直方向に突出する。第２のコア部１８４は、第３の絶縁体１７５の開口１７５Ｃ３と切欠部１７５Ｎ２との間に配設された開口１７５Ｃ２、第２の絶縁体１７５の同位置に配設された開口１７３Ｃ２、第１の絶縁体１７１の同位置に配設された開口１７１Ｃ２のそれぞれを通して基体１５の表面１５Ａに装着される。第２のコア部１８４は、丁度、第３のコイル部１４１の中心部及び第４のコイル部１４２の中心部を貫通する。
第１の実施の形態において、トランス構造体１８の第１のコア部１８１、第１の側面シールド部１８２、第１の上面シールド部１８３、第２のコア部１８４、第２の側面シールド部１８５、第２の上面シールド部１８６及びトランス間シールド部１８７は一体に構成される。このトランス構造体１８は、基本的に第１のコイル部１３及び第２のコイル部１４を覆う箇所に強磁性体を備えていればよいが、ここでは全体を同一材料により構成する。トランス構造体１８には、基体１５と同一材料、例えば鉄−ニッケル合金材、好ましくは４２アロイが使用される。トランス構造体１８の製作には、プレス加工、エッチング加工又はそれらを組み合わせた加工が使用される。装着状態において、トランス構造体１８の基体１５の表面１５Ａから高さ（第１の上面シールド部１８３の上面までの高さ）は例えば０．２ｍｍ−０．４ｍｍに設定され、全体的な厚さは例えば０．１ｍｍ−０．３ｍｍに設定される。
すなわち、第１のトランス１３は第１のコイル部１３１と、第２のコイル部１３２と、第１のコア部１８１とを備えて構成される。そして、この第１のトランス１３においては、強磁性体を有する基体１５及びトランス構造体１８（第１の側面シールド部１８２、第１の上面シールド部１８３及びトランス間シールド部１８７）により基体１５の短手方向の外周囲（２方向の外周）が覆われ、内外の電気的かつ磁気的なノイズに対してシールドがなされている。同様に、第２のトランス１４は第３のコイル部１４１と、第４のコイル部１４２と、第２のコア部１８４とを備えて構成される。そして、この第２のトランス１４においては、強磁性体を有する基体１５及びトランス構造体１８（第２の側面シールド部１８５、第２の上面シールド部１８６及びトランス間シールド部１８７）により基体１５の短手方向の外周囲（２方向の外周）が覆われ、内外の電気的かつ磁気的なノイズに対してシールドがなされている。更に、第１のトランス１３と第２のトランス１４との間にもトランス構造体１８のトランス間シールド部１８７が配設されているので、双方の間にもシールドがなされている。第１の実施の形態に係るトランス構造体１８は、第１のトランス１３の第１のコア部１８１、第２のトランス１４の第２のコア部１８４のそれぞれとして使用されるとともに、その大半の構造体を使用してシールド機能を兼ね備えている。
第１の半導体チップ１１の端子（ボンディングパッド）１１Ｐはリード１６のインナーリード部にワイヤ１９１を通して電気的に接続される。また、第１の半導体チップ１１の端子１１Ｐは、第１のトランス１３の第１のコイル部１３１の端子１７４Ｐ１、１７４Ｐ２、第２のトランス１４の第３のコイル部１４１の端子１７４Ｐ３、１７４Ｐ４のそれぞれにワイヤ１９２を通して電気的に接続される。端子１７４Ｐ１−１７４Ｐ４のそれぞれには第３の絶縁体１７５の長手方向の左側終端に配設された開口１７５Ｌ１−１７５Ｌ４のそれぞれを通してワイヤ１９２が接続される。第２の半導体チップ１２の端子（ボンディングパッド）１２Ｐはリード１６のインナーリード部にワイヤ１９３を通して電気的に接続される。また、第２の半導体チップ１２の端子１２Ｐは、第１のトランス１３の第２のコイル部１３２の端子１７２Ｒ１、１７２Ｒ２、第２のトランス１４の第４のコイル部１４２の端子１７２Ｒ３、１７２Ｒ４のそれぞれにワイヤ１９４を通して電気的に接続される。端子１７２Ｒ１−１７２Ｒ４のそれぞれには、第３の絶縁体１７５の長手方向の右側終端に配設された開口１７５Ｒ１−１７５Ｒ４、第２の絶縁体１７３の同位置に配設された開口１７３Ｒ１−１７３Ｒ４のそれぞれを通してワイヤ１９４が接続される。ワイヤ１９１−１９４には第１の実施の形態において金ワインが使用される。
封止体１００は、基体１５、リード１６のインナーリード部、第１の半導体チップ１１、第２の半導体チップ１２、トランス構造体１８（第１のトランス１３及び第２のトランス１４）を封止する。封止体１００は、フルモールドの場合には基体１５の裏面を含むすべてを被覆し、フルモールドではなく基体１５を放熱板として使用する場合には基体１５の裏面を除いてそれ以外はすべて被覆する。封止体１００には例えばトランスファーモールド法を使用して成形されたエポキシ樹脂が使用される。第１の実施の形態において、封止体１００の基体１５の長手方向と同一方向の寸法は例えば２４．０ｍｍ−２６．０ｍｍに設定され、基体１５の短手方向と同一方向の寸法は例えば７．０ｍｍ−８．０ｍｍに設定され、厚さは例えば１．６ｍｍ−２．０ｍｍに設定される。
［半導体装置の特徴］
このように構成される第１の実施の形態に係る半導体装置１０においては、第１の半導体チップ１１と第２の半導体チップ１２との間の電気信号の伝達に第１のトランス１３及び第２のトランス１４を備え、電磁誘導を用いて信号伝達を行うことによって、電気信号の伝達速度を高速化することができる。例えば、第１のトランス１３及び第２のトランス１４において電気信号を５０ｎｓｅｃ−１００ｎｓｅｃの伝達速度まで高速化することができる。
更に、第１の実施の形態に係る半導体装置１０においては、第１のトランス１３及び第２のトランス１４を備え、オプチカルデバイスのような高温環境下における特性劣化に起因する電気信号の伝達速度の低下を生じることがないので、耐用年数を長くすることができる。
更に、第１の実施の形態に係る半導体装置１０においては、第１のトランス１３及び第２のトランス１４が強磁性体を有する基体１５及びトランス構造体１８により覆われているので、内部ノイズ並びに外部ノイズの影響を減少することができる。
更に、第１の実施の形態に係る半導体装置１０においては、トランス構造体１８に第１のトランス１３に使用される第１のコア部１８１と第２のトランス１４に使用される第２のコア部１８４とを備え、そしてトランス構造体１８自体にシールド機能を備えたので、部品点数を減少し、装置構造を簡素化することができる。
［第１の変形例］
第１の実施の形態の第１の変形例に係る半導体装置１０はトランス構造体１８の構造を代えた例を説明するものである。
図５（Ａ）に示すように、第１の変形例に係る半導体装置１０は、トランス構造体１８に更に第３の側面シールド部１８８及び第４の側面シールド部１８９を備える。トランス構造体１８の第３の側面シールド部１８８は、第１の半導体チップ１１に対向する第１のコイル部１３１、第２のコイル部１３２、第３のコイル部１４１、第４のコイル部１４２のそれぞれの側面に沿って、第１の上面シールド部１８３及び第２の上面シールド部１８６から基体１５の表面１５Ａに向かって配設される。すなわち、第３の側面シールド部１８８は、第１の半導体チップ１１と第１のトランス１３及び第２のトランス１４との間に配設される。第４の側面シールド部１８９は、第２の半導体チップ１２に対向する第１のコイル部１３１、第２のコイル部１３２、第３のコイル部１４１、第４のコイル部１４２のそれぞれの側面に沿って、第１の上面シールド部１８３及び第２の上面シールド部１８６から基体１５の表面１５Ａに向かって配設される。すなわち、第４の側面シールド部１８８は、第２の半導体チップ１２と第１のトランス１３及び第２のトランス１４との間に配設される。
前述の第１の実施の形態に係る半導体装置１０のトランス構造体１８と同様に、第１の変形例に係る半導体装置１０のトランス構造体１８において、第３の側面シールド部１８８及び第４の側面シールド部１８９は、第１の上面シールド部１８３、第２の上面シールド部１８６等に一体に構成される。
このように構成される変形例に係る半導体装置１０においては、トランス構造体１８の第１の側面シールド部１８２及び第２の側面シールド部１８５により基体１５の短手方向の２方向において第１のトランス１３及び第２のトランス１４を覆い、更に第３の側面シールド部１８８及び第４の側面シールド部１８９により基体１５の長手方向の別の２方向において第１のトランス１３及び第２のトランス１４を覆うことができる。つまり、第１のトランス１３及び第２のトランス１４は、４方向のすべての周囲においてシールド機能を備えているので、内部ノイズ並びに外部ノイズの影響をより一層減少することができる。
［第２の変形例］
第１の実施の形態の第２の変形例に係る半導体装置１０は基体１５へのトランス構造体１８の装着を簡易に行える例を説明するものである。
図５（Ｂ）に示すように、第２の変形例に係る半導体装置１０は、トランス構造体１８の第１の側面シールド部１８２を基体１５の裏面まで延伸させ、第１の側面シールド部１８２の内側に基体１５の端部に噛み合う凹型の装着部１８２Ｎを備え、第２の側面シールド部１８５を基体１５の裏面まで延伸させ、第２の側面シールド部１８５の内側に基体１５の端部に噛み合う凹型の装着部１８５Ｎを備える。この装着部１８２Ｎ、１８５Ｎを基体１５の端部に噛み合わせることにより、基体１５にトランス構造体１８をワンタッチで簡易に装着することができる。
（第２の実施の形態）
本発明の第２の実施の形態は、第１の実施の形態に係る半導体装置１０において、トランス構造体１８の構造を代えてより一層のシールド機能を高めた例を説明するものである。
図６に示すように、第２の実施の形態に係る半導体装置１０のトランス構造体１８は、第１のトランス構造体１８Ａと、この第１のトランス構造体１８Ａに重ね合わせた第２の構造体１８Ｂとを備えて構成される。
トランス構造体１８の下側の第１のトランス構造体１８Ａは、第１のトランス１３の第２のコイル部１３２の中央部に配設された第１のコア部１８１Ａと、第２のコイル部１３２の側面に沿って配設された第１の側面シールド部１８２Ａと、第２のコイル部１３２の上面に沿って配設された第１の上面シールド部１８３Ａと、第２のトランス１４の第４のコイル部１４２の中央部に配設された第２のコア部１８４Ａと、第４のコイル部１４２の側面に沿って配設された第２の側面シールド部１８５Ａと、第４のコイル部１４２の上面に沿って配設された第２の上面シールド部１８６Ａと、第２のコイル部１３２と第４のコイル部１４２との間に配設されたトランス間シールド部１８７Ａとを備える。第１のトランス１３の第３のコイル部１３２及び第２のトランス１４の第４のコイル部１４２は、基体１５と第１のトランス構造体１８Ａとにより２方向（又は４方向）において覆われる。
トランス構造体１８の上側の第１のトランス構造体１８Ｂは、第１のトランス１３の第１のコイル部１３１の中央部に配設された第１のコア部１８１Ｂと、第１のコイル部１３１の側面に沿って配設された第１の側面シールド部１８２Ｂと、第１のコイル部１３１の上面に沿って配設された第１の上面シールド部１８３Ｂと、第２のトランス１４の第３のコイル部１４１の中央部に配設された第２のコア部１８４Ｂと、第３のコイル部１４１の側面に沿って配設された第２の側面シールド部１８５Ｂと、第３のコイル部１４１の上面に沿って配設された第２の上面シールド部１８６Ｂと、第１のコイル部１３１と第３のコイル部１４１との間に配設されたトランス間シールド部１８７Ｂとを備える。第１のトランス１３の第１のコイル部１３１及び第２のトランス１４の第３のコイル部１４１は、第１のトランス構造体１８Ａの第１の上面シールド部１８３Ａ及び第２の上面シールド部１８６Ａと第２のトランス構造体１８Ｂとにより２方向（又は４方向）において覆われる。更に、第１のトランス１３の第１のコイル部１３１と第２のコイル部１３２との間には第１のトランス構造体１８Ａの第１の上面シールド部１８３Ａが配設され、この第１の上面シールド部１８３Ａは双方の間のシールド機能を有する。同様に、第２のトランス１４の第３のコイル部１４１と第４のコイル部１４２との間には第１のトランス構造体１８Ａの第２の上面シールド部１８６Ａが配設され、この第２の上面シールド部１８６Ａは双方の間のシールド機能を有する。
このように構成される第２の実施の形態に係る半導体装置１０においては、第１の実施の形態に係る半導体装置１０により得られる作用効果に加えて、第１のトランス構造体１８Ａ及び第２のトランス構造体１８Ｂを有するトランス構造体１８を備え、第１のトランス１３の第１のコイル部１３１、第２のコイル部１３２、第２のトランス１４の第３のコイル部１４１、第４のコイル部１４２のそれぞれを覆うことができる。従って、第１のトランス１３及び第２のトランス１４のシールド機能を高めることができるので、内部ノイズ並びに外部ノイズの影響をより一層減少することができる。
［変形例］
第２の実施の形態の変形例に係る半導体装置１０はトランス構造体１８の構造を代えた例を説明するものである。
図７に示すように、変形例に係る半導体装置１０は、前述の第２の実施の形態に係る半導体装置１０のトランス構造体１８に、第１のトランス構造体１８Ａと第２のトランス構造体１８Ｂとの間に配設され、第１のトランス構造体１８Ａの側面及び第２のトランス構造体１８Ｂの側面に沿って配設されたシールド補強体１８Ｃを更に備える。シールド補強体１８Ｃには例えば銅材を使用することができる。
このように構成される変形例に係る半導体装置１０においては、前述の第２の実施の形態に係る半導体装置１０により得られる作用効果に加えて、シールド補強体１８Ｃを更に備え、第１のトランス１３及び第２のトランス１４のシールド機能を高めることができるので、内部ノイズ並びに外部ノイズの影響をより一層減少することができる。
（第３の実施の形態）
本発明の第３の実施の形態は、第２の実施の形態に係る半導体装置１０において、トランス構造体１８の構成材料を代えた例を説明するものである。
図８に示すように、第３の実施の形態に係る半導体装置１０のトランス構造体１８においては、第１のトランス構造体１８Ａの第１のコア部１８１Ａ、第１の側面シールド部１８２Ａ、第２のコア部１８４Ａ、第２の側面シールド部１８５Ａ及びトランス間シールド部１８７Ａと、第１の上面シールド部１８３Ａ及び第２の上面シールド部１８６Ａとの構成材料が異なる。同様に、第２のトランス構造体１８Ｂの第１のコア部１８１Ｂ、第１の側面シールド部１８２Ｂ、第２のコア部１８４Ｂ、第２の側面シールド部１８５Ｂ及びトランス間シールド部１８７Ｂと、第１の上面シールド部１８３Ｂ及び第２の上面シールド部１８６Ｂとの構成材料が異なる。
第１の上面シールド部１８３Ａ、１８３Ｂ及び第２の上面シールド部１８６Ａ、１８６Ｂは、前述の第２の実施の形態に係る半導体装置１０のトランス構造体１８と同様に、強磁性体を有する例えば鉄−ニッケル合金、好ましくは４２アロイの板材により構成されている。
これに対して、第１のコア部１８１Ａ、１８１Ｂ、第１の側面シールド部１８２Ａ、１８２Ｂ、第２のコア部１８４Ａ、１８４Ｂ、第２の側面シールド部１８５Ａ、１８５Ｂ及びトランス間シールド部１８７Ａ、１８７Ｂは、形状は第２の実施の形態に係るトランス構造体１８の各部と同様であるが、強磁性体粉末を添加した樹脂により構成される。この樹脂には、例えばエポキシ樹脂、ポリイミド樹脂等を使用することができる。また、添加される強磁性体粉末には、例えば鉄、コバルト、ニッケル、フェライト等のいずれか１つ、又はいずれか２以上を組み合わせたものを実用的に使用することができる。
このように構成される第３の実施の形態に係る半導体装置１０においては、前述の第２の実施の形態に係る半導体装置１０により得られる作用効果に加えて、トランス構造体１８の一部を樹脂により構成しているので、複雑な形状を有するトランス構造体１８を簡易に製作することができる。具体的には、基体１５の表面１５Ａ上に予め強磁性粉末が添加された樹脂により第１のコア部１８１Ａ等を形成しておき、これらの上に第１の上面シールド部１８３Ａ等となる板材を載せれば、第１のトランス構造体１８Ａが形成される。同様の手順により第２のトランス構造体１８Ｂを形成すれば、トランス構造体１８が完成する。
［変形例］
第３の実施の形態の変形例に係る半導体装置１０は、第３の実施の形態に係る半導体装置１０のトランス構造体１８の構造を代えた例を説明するものである。
図９に示すように、変形例に係る半導体装置１０のトランス構造体１８においては、第１のトランス構造体１８Ａの第１のコア部１８１Ａ、第２のコア部１８４Ａ及びトランス間シールド部１８７Ａと、第１の側面シールド部１８２Ａ、第２の側面シールド部１８５Ａ、第１の上面シールド部１８３Ａ及び第２の上面シールド部１８６Ａとの構成材料が異なる。同様に、第２のトランス構造体１８Ｂの第１のコア部１８１Ｂ、第２のコア部１８４Ｂ及びトランス間シールド部１８７Ｂと、第１の側面シールド部１８２Ｂ、第２の側面シールド部１８５Ｂ、第１の上面シールド部１８３Ｂ及び第２の上面シールド部１８６Ｂとの構成材料が異なる。
第１の側面シールド部１８２Ａ、１８２Ｂ、第２の側面シールド部１８５Ａ、１８５Ｂ、第１の上面シールド部１８３Ａ、１８３Ｂ及び第２の上面シールド部１８６Ａ、１８６Ｂは、前述のように強磁性体を有する例えば鉄−ニッケル合金の板材により構成されている。第１の上面シールド部１８３Ａ及び第２の上面シールド部１８６Ａに対して、第１の側面シールド部１８２Ａ、第２の側面シールド部１８５Ａのそれぞれは例えば折り曲げ加工やプレス加工により成形される。第１の上面シールド部１８３Ｂ及び第２の上面シールド部１８６Ｂに対して、第１の側面シールド部１８２Ｂ、第２の側面シールド部１８５Ｂのそれぞれは同様の加工により成形される。
これに対して、第１のコア部１８１Ａ、１８１Ｂ、第２のコア部１８４Ａ、１８４Ｂ、及びトランス間シールド部１８７Ａ、１８７Ｂは、強磁性体粉末を添加した樹脂により構成される。
このように構成される変形例に係る半導体装置１０においては、前述の第３の実施の形態に係る半導体装置１０により得られる作用効果と同様の作用効果を奏することができる。
（第４の実施の形態）
本発明の第４の実施の形態は、第１の実施の形態に係る半導体装置１０において、トランス構造体１８の構成材料を代えた例を説明するものである。
図１０に示すように、第４の実施の形態に係る半導体装置１０のトランス構造体１８においては、第１のコア部１８１、第１の側面シールド部１８２、第１の上面シールド部１８３、第２のコア部１８４、第２の側面シールド部１８５及びトランス間シールド部１８７のすべての各部が、強磁性体粉末を添加した樹脂により構成される。強磁性体粉末並びに樹脂については、前述の第３の実施の形態に係る半導体装置１０のトランス構造体１８に使用されるものと同一である。
このように構成される第４の実施の形態に係る半導体装置１０においては、前述の第１の実施の形態に係る半導体装置１０により得られる作用効果に加えて、トランス構造体１８を樹脂により構成しているので、複雑な形状を有するトランス構造体１８を簡易に製作することができる。
なお、第４の実施の形態に係る半導体装置１０のトランス構造体１８は、前述の第２の実施の形態又は第３の実施の形態に係る半導体装置１０のトランス構造体１８と同様に、上下２段に分割してもよい。
（第５の実施の形態）
本発明の第５の実施の形態は、第１の実施の形態乃至第４の実施の形態のいずれかに係る半導体装置１０において、第１の半導体チップ１１、第２の半導体チップ１２、第１のトランス１３、第２のトランス１４のそれぞれの配置レイアウトを代えた例を説明するものである。
図１１に示すように、第４の実施の形態に係る半導体装置１０は、基体１５の表面１５Ａ上において、第１の半導体チップ１１を図中基体１５の長手方向の左下側に搭載し、第２の半導体チップ１２を基体１５の長手方向の右上側であって第１の半導体チップ１１に対して基体１５の一方の対角線方向に搭載する。一方、第１のトランス１３は図中基体１５の長手方向の左上側において基体１５の表面１５Ａ上に搭載され、第２のトランス１４は基体１５の長手方向の右下側であって第１のトランス１３に対して他の一方の対角線方向において基体１５の表面１５Ａ上に搭載される。
前述の第１の実施の形態乃至第４の実施の形態に係る半導体装置１０においては、第１の半導体チップ１１と第２の半導体チップ１２との間に第１のトランス１３及び第２のトランス１４を配設するレイアウトが採用されているが、第５の実施の形態に係る半導体装置１０は、第１のトランス１３と第２のトランス１４との間に第１の半導体チップ１１と第２の半導体チップ１２とを配設するレイアウトを採用する。第１のトランス１３と第２のトランス１４との間は第１の半導体チップ１１及び第２の半導体チップ１２が配設されるスペースに合わせて離間される。
このように構成される第５の実施の形態に係る半導体装置１０においては、第１の実施の形態に係る半導体装置１０により得られる作用効果に加えて、基体１５上に第１のトランス１３と第２のトランス１４とを離間して配設したので、第１のトランス１３と第２のトランス１４との間のノイズの相互干渉を減少することができる。
なお、第５の実施の形態に係る半導体装置１０は、前述の第２の実施の形態乃至第４の実施の形態に係る半導体装置１０と組み合わせてよい。
（その他の実施の形態）
上記のように、本発明を複数の実施の形態並びに複数の変形例によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものでない。本発明は様々な代替実施の形態、実施例及び運用技術に適用することができる。例えば、前述の実施の形態等においては、半導体装置１０に２個の第１のトランス１３及び第２のトランス１４が搭載されているが、本発明はこれらの個数に限定されるものではない。半導体装置１０に搭載される第１の半導体チップ１１及び第２の半導体チップ１２の個数についても、本発明は同様に限定されるものではない。
また、前述の実施の形態は、ハイブリット車の異なる電源系回路間の電気的な接続方法について説明しているが、本発明は、ハイブリット車に限定されるものではなく、電源レベルの異なる複数の回路間を電気的に接続する方法に適用することができる。更に、本発明は、電源レベルの異なる回路数も限定されるものではなく、３種類以上の異なる電源レベルを有する回路間の電気的な接続方法に適用することができる。
本発明の第１の実施の形態に係る半導体装置の一部封止体を取り除いた平面図である。 第１の実施の形態に係る半導体装置の断面図（図１に示すＦ２−Ｆ２切断線で切った断面図）である。 第１の実施の形態に係る半導体装置が組み込まれるシステム回路ブロック図である。 第１の実施の形態に係る半導体装置の要部の分解斜視図である。 （Ａ）は第１の実施の形態の第１の変形例に係る半導体装置の一部封止体を取り除いた平面図、（Ｂ）は第１の実施の形態の第２の変形例に係る半導体装置の要部の模式的な断面図である。 本発明の第２の実施の形態に係る半導体装置の要部の模式的な断面図である。 第２の実施の形態の変形例に係る半導体装置の要部の模式的な断面図である。 本発明の第３の実施の形態に係る半導体装置の要部の模式的な断面図である。 第３の実施の形態の変形例に係る半導体装置の要部の模式的な断面図である。 本発明の第４の実施の形態に係る半導体装置の要部の模式的な断面図である。 本発明の第５の実施の形態に係る半導体装置の半導体チップ及びトランスのレイアウト図である。
符号の説明
１…車載電子回路システム
１０…半導体装置
１００…封止体
１１…第１の半導体チップ
１１Ａ、１１Ｂ、１２Ａ、１２Ｂ…バッファ
１１Ｃ…基板レギュレータ
１２…第２の半導体チップ
１３…第１のトランス
１３１…第１のコイル部
１３２…第２のコイル部
１４…第２のトランス
１４１…第３のコイル部
１４２…第４のコイル部
１５…基体
１６…リード
１７…積層基板
１７１…第１の絶縁体
１７２…第１の導電体
１７３…第２の絶縁体
１７４…第２の導電体
１７５…第３の絶縁体
１８…トランス構造体
１８Ａ…第１のトランス構造体
１８Ｂ…第２のトランス構造体
１８１、１８１Ａ、１８１Ｂ…第１のコア部
１８２、１８２Ａ、１８２Ｂ…第１の側面シールド部
１８３、１８３Ａ、１８３Ｂ…第１の上面シールド部
１８４、１８４Ａ、１８４Ｂ…第２のコア部
１８５、１８５Ａ、１８５Ｂ…第２の側面シールド部
１８６、１８６Ａ、１８６Ｂ…第２の上面シールド部
１８７、１８７Ａ、１８７Ｂ…トランス間シールド部
１８８…第３の側面シールド部
１８９…第４の側面シールド部
１９１−１９４…ワイヤ
２…低電圧系回路
２１…低電圧系バッテリィ
２２、３２…ＤＣ−ＤＣコンバータ
２３…マイクロコンピュータ
３…高電圧系回路
３１…高電圧系バッテリィ
３３…ＰＡＭコンバータ
３４…前段ドライバ
３５…ドライバ
３６…電気モータ

Claims (8)

  1. 強磁性体を有する基体と、
    前記基体に搭載された第１の半導体チップ及び第２の半導体チップと、
    前記基体の前記強磁性体上に配設され、前記第１の半導体チップに電気的に接続された第１のコイルと、
    前記第１のコイルに重複して配設され、前記第１のコイルに電磁的に接続されるとともに、前記第２の半導体チップに電気的に接続された第２のコイルと、
    前記第２のコイルの中央部から前記第１のコイルの中央部に渡って配設された第１のコア部、前記第２のコイルの側面の一部及び前記第１のコイルの側面の一部に沿って配設された第１の側面シールド部、前記第１のコイル及び前記第２のコイル上に配設された第１の上面シールド部を有し、前記第１のコア部、前記第１の側面シールド部及び前記第１の上面シールド部が強磁性体により構成され、前記基体に装着されたトランス構造体と、
    前記基体の一部、前記第１の半導体チップ、前記第２の半導体チップ、前記第１のコイル、前記第２のコイル及び前記トランス構造体を被覆する封止体と、
    を備えたことを特徴とする半導体装置。
  2. 前記基体の前記強磁性体上において前記第１のコイル及び前記第２のコイルとは別領域上に配設され、前記第１の半導体チップに電気的に接続された第３のコイルと、
    前記第３のコイルに重複して配設され、前記第３のコイルに電磁的に接続されるとともに、前記第２の半導体チップに電気的に接続された第４のコイルと、を更に備え、
    前記トランス構造体は、前記第４のコイルの中央部から前記第３のコイルの中央部に渡って配設された第２のコア部、前記第４のコイルの側面の一部及び前記第３のコイルの側面の一部に沿って配設された第２の側面シールド部、前記第３のコイル及び前記第４のコイル上に配設された第２の上面シールド部、前記第１のコイル及び前記第２のコイルと前記第３のコイル及び前記第４のコイルとの間に配設されたトランス間シールド部を更に備えたことを特徴とする請求項１に記載の半導体装置。
  3. 前記基体の一表面上に配設され、前記第１のコイル、前記第２のコイル、前記第３のコイル及び前記第４のコイルを有し、フレキシブル性を有する積層基板を更に備えたことを特徴とする請求項２に記載の半導体装置。
  4. 前記基体、前記トランス構造体はいずれも鉄−ニッケル合金材により構成されていることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
  5. 前記積層基板は、前記基体の前記一表面上に配設され、フレキシブル性を有する樹脂膜により構成された第１の絶縁体と、前記第１の絶縁体上に配設された前記第２のコイル及び前記第４のコイルと、前記第２のコイル上及び前記第４のコイル上に配設され、フレキシブル性を有する樹脂膜により構成された第２の絶縁体と、前記第２の絶縁体上に配設された前記第１のコイル及び前記第３のコイルと、前記第１のコイル上及び前記第３のコイル上に配設され、フレキシブル性を有する樹脂膜により構成された第３の絶縁体と、を備えていることを特徴とする請求項３又は請求項４に記載の半導体装置。
  6. 前記第１の半導体チップ、前記第２の半導体チップは互いに離間して前記積層基板上に配設され、前記第１のコイル、前記第２のコイル、前記第３のコイル及び前記第４のコイルは前記第１の半導体チップと前記第２の半導体チップとの間に配設されていることを特徴とする請求項３乃至請求項５のいずれかに記載の半導体装置。
  7. 前記第１のコイル、前記第２のコイル及び前記トランス構造体の前記第１のコアは第１のトランスを構成し、前記第３のコイル、前記第４のコイル及び前記トランス構造体の前記第２のコアは第２のトランスを構成することを特徴とする請求項２乃至請求項６のいずれかに記載の半導体装置。
  8. 前記第１の半導体チップはドライバとして機能し、前記第２の半導体チップはバッファとして機能し、前記第１のトランス及び前記第２のトランスは前記ドライバからバッファに信号を伝達することを特徴とする請求項７に記載の半導体装置。
JP2008191963A 2008-07-25 2008-07-25 半導体装置 Active JP5332374B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008191963A JP5332374B2 (ja) 2008-07-25 2008-07-25 半導体装置
CN2009801290390A CN102105983B (zh) 2008-07-25 2009-06-19 半导体装置
KR1020117002121A KR101123827B1 (ko) 2008-07-25 2009-06-19 반도체 장치
PCT/JP2009/061180 WO2010010769A1 (ja) 2008-07-25 2009-06-19 半導体装置
US13/055,550 US8154118B2 (en) 2008-07-25 2009-06-19 Semiconductor device
EP09800284.3A EP2320458B1 (en) 2008-07-25 2009-06-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008191963A JP5332374B2 (ja) 2008-07-25 2008-07-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2010034122A JP2010034122A (ja) 2010-02-12
JP5332374B2 true JP5332374B2 (ja) 2013-11-06

Family

ID=41570235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008191963A Active JP5332374B2 (ja) 2008-07-25 2008-07-25 半導体装置

Country Status (6)

Country Link
US (1) US8154118B2 (ja)
EP (1) EP2320458B1 (ja)
JP (1) JP5332374B2 (ja)
KR (1) KR101123827B1 (ja)
CN (1) CN102105983B (ja)
WO (1) WO2010010769A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4985809B2 (ja) 2010-03-23 2012-07-25 サンケン電気株式会社 半導体装置
JP5170908B2 (ja) * 2010-04-20 2013-03-27 古河電気工業株式会社 基板および基板の製造方法
US8664935B2 (en) * 2010-11-24 2014-03-04 General Electric Company Magnetic shield for current transformer in electronic watt-hour meter
US9123693B2 (en) 2011-04-07 2015-09-01 Mitsubishi Electric Corporation Mold module utilized as power unit of electric power steering apparatus and electric power steering apparatus
JP5782919B2 (ja) * 2011-08-25 2015-09-24 サンケン電気株式会社 半導体装置
US8730076B2 (en) * 2012-07-30 2014-05-20 Cambridge Silicon Radio Limited Spur reduction circuit
DE102012016569A1 (de) * 2012-08-22 2014-02-27 Phoenix Contact Gmbh & Co. Kg Planarer Übertrager
US20140275915A1 (en) 2013-03-13 2014-09-18 Medtronic, Inc. Implantable medical device including a molded planar transformer
JP6395304B2 (ja) * 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
JP6593274B2 (ja) * 2016-08-03 2019-10-23 株式会社豊田自動織機 多層基板
WO2019038876A1 (ja) * 2017-08-24 2019-02-28 新電元工業株式会社 半導体装置
US10854538B2 (en) * 2019-02-12 2020-12-01 Texas Instruments Incorporated Microelectronic device with floating pads
US11716117B2 (en) * 2020-02-14 2023-08-01 Texas Instruments Incorporated Circuit support structure with integrated isolation circuitry
JP7189172B2 (ja) * 2020-03-19 2022-12-13 株式会社東芝 アイソレータ
US11329025B2 (en) * 2020-03-24 2022-05-10 Texas Instruments Incorporated Multi-chip package with reinforced isolation
US11631523B2 (en) * 2020-11-20 2023-04-18 Analog Devices International Unlimited Company Symmetric split planar transformer
FR3127841A1 (fr) * 2021-10-01 2023-04-07 Stmicroelectronics (Tours) Sas Transformateur dans un substrat de boitier

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2765547B2 (ja) * 1995-12-27 1998-06-18 日本電気株式会社 半導体装置およびその製造方法
US5793272A (en) * 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
JP3545200B2 (ja) * 1997-04-17 2004-07-21 シャープ株式会社 半導体装置
US6136458A (en) * 1997-09-13 2000-10-24 Kabushiki Kaisha Toshiba Ferrite magnetic film structure having magnetic anisotropy
US6466454B1 (en) * 1999-05-18 2002-10-15 Ascom Energy Systems Ag Component transformer
US6800533B1 (en) * 2000-03-06 2004-10-05 Chartered Semiconductor Manufacturing Ltd. Integrated vertical spiral inductor on semiconductor material
JP2001327171A (ja) 2000-05-11 2001-11-22 Fuji Electric Co Ltd パワー半導体モジュールおよび高耐圧ｉｃ
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6608366B1 (en) * 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
TW582100B (en) * 2002-05-30 2004-04-01 Fujitsu Ltd Semiconductor device having a heat spreader exposed from a seal resin
JP3961914B2 (ja) * 2002-09-05 2007-08-22 株式会社東芝 磁気メモリ装置
WO2004040599A1 (en) * 2002-10-31 2004-05-13 Delta Energy Systems (Switzerland) Ag A circuit board with a planar magnetic element
US6970367B2 (en) * 2003-08-20 2005-11-29 Matsushita Electric Industrial Co., Ltd. Switching power supply
JP2005136272A (ja) * 2003-10-31 2005-05-26 Hitachi Cable Ltd 高周波部品搭載用半導体装置
US7289329B2 (en) * 2004-06-04 2007-10-30 Siemens Vdo Automotive Corporation Integration of planar transformer and/or planar inductor with power switches in power converter
US7307341B2 (en) * 2005-01-10 2007-12-11 Ixys Corporation Integrated packaged having magnetic components
JP4715273B2 (ja) * 2005-03-29 2011-07-06 株式会社豊田自動織機 電気絶縁型スイッチング素子駆動回路および電気絶縁型スイッチング素子の駆動方法
CN100568502C (zh) * 2005-09-06 2009-12-09 日本电气株式会社 半导体器件
US7791900B2 (en) * 2006-08-28 2010-09-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolator
US7986023B2 (en) * 2007-09-17 2011-07-26 Infineon Technologies Ag Semiconductor device with inductor
US7884444B2 (en) * 2008-07-22 2011-02-08 Infineon Technologies Ag Semiconductor device including a transformer on chip

Also Published As

Publication number Publication date
EP2320458B1 (en) 2015-12-23
EP2320458A4 (en) 2013-09-11
US20110133561A1 (en) 2011-06-09
US8154118B2 (en) 2012-04-10
KR101123827B1 (ko) 2012-03-16
WO2010010769A1 (ja) 2010-01-28
JP2010034122A (ja) 2010-02-12
KR20110023905A (ko) 2011-03-08
EP2320458A1 (en) 2011-05-11
CN102105983A (zh) 2011-06-22
CN102105983B (zh) 2013-03-13

Similar Documents

Publication Publication Date Title
JP5332374B2 (ja) 半導体装置
US9852928B2 (en) Semiconductor packages and modules with integrated ferrite material
US11206729B2 (en) Power circuit device
CN115249572A (zh) 磁部件和电力转换装置
WO2018185805A1 (ja) スイッチング素子駆動ユニット
US10290577B2 (en) Semiconductor device
JP2008235417A (ja) パワーモジュール
JP5782919B2 (ja) 半導体装置
US9190397B2 (en) Semiconductor device
US12074513B2 (en) Power conversion device
CN114080652A (zh) 表面安装的磁性组件模块
EP4432317A1 (en) Transformer arrangement
US20240203844A1 (en) Semiconductor device
US20220336149A1 (en) Ignition coil device for internal combustion engine
US20220084995A1 (en) Semiconductor device
JPH0718424U (ja) 変成器付混成回路
US20240097303A1 (en) Isolator
US20230370064A1 (en) Gate driver, insulation module, low-voltage circuit unit, and high-voltage circuit unit
JP6755212B2 (ja) スイッチ回路
WO2017013769A1 (ja) 半導体装置
CN117747265A (zh) 信号传送装置
JP2018164351A (ja) スイッチ回路
JP2008182144A (ja) パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130715

R150 Certificate of patent or registration of utility model

Ref document number: 5332374

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250