JP5332374B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5332374B2
JP5332374B2 JP2008191963A JP2008191963A JP5332374B2 JP 5332374 B2 JP5332374 B2 JP 5332374B2 JP 2008191963 A JP2008191963 A JP 2008191963A JP 2008191963 A JP2008191963 A JP 2008191963A JP 5332374 B2 JP5332374 B2 JP 5332374B2
Authority
JP
Japan
Prior art keywords
coil
transformer
disposed
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008191963A
Other languages
English (en)
Other versions
JP2010034122A (ja
Inventor
正喜 金澤
英樹 足助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2008191963A priority Critical patent/JP5332374B2/ja
Priority to CN2009801290390A priority patent/CN102105983B/zh
Priority to KR1020117002121A priority patent/KR101123827B1/ko
Priority to PCT/JP2009/061180 priority patent/WO2010010769A1/ja
Priority to US13/055,550 priority patent/US8154118B2/en
Priority to EP09800284.3A priority patent/EP2320458B1/en
Publication of JP2010034122A publication Critical patent/JP2010034122A/ja
Application granted granted Critical
Publication of JP5332374B2 publication Critical patent/JP5332374B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • H01F2027/2819Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Dc-Dc Converters (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関し、特に半導体チップとトランスとを1つの封止体に内蔵した半導体装置に関する。
自然環境に配慮し、内燃機関と電気モータとを混在したハイブリット車の開発が進められている。この種のハイブリット車においては2種類のバッテリィが積載されている。バッテリィの一方は、車載電子回路、灯光類、内燃機関の発火等に使用される12V系若しくは24V系バッテリィ(低電圧系バッテリィ)である。バッテリィの他方は、例えば500V−900Vの高電圧に昇圧して電気モータを駆動するための200V系バッテリィ(高電圧系バッテリィ)である。
低電圧系バッテリィの電源供給ラインは高電圧系バッテリィの電源供給ラインに対して基本的には絶縁分離された状態にある。電気モータは、車載電子回路に組み込まれたマイクロコンピュータから出力される制御信号(パルス信号)をモータドライバに伝達し、このモータドライバにより駆動制御を行う。また、モータドライバ側からの検出信号(パルス信号)等はマイクロコンピュータに伝達される。
下記特許文献1には、この種の電気信号の伝達にオプチカルデバイスが使用され、低電圧系電源供給ラインと高電圧系電源供給ラインとを絶縁分離しつつ、双方の回路系において電気信号の伝達が行われる発明が開示されている。
特開2001−327171号公報
しかしながら、前述の特許文献1に開示される発明においては、電気信号の伝達にオプチカルデバイスが使用されている。オプチカルデバイスには発光ダイオードと受光素子(トランジスタ)とが使用され、一方の電源供給ラインの電気信号を発光ダイオードにより光信号に変換して発光し、他の一方の電源供給ラインにおいて受光素子により受光された光信号を電気信号に変換する動作が含まれる。一連の信号伝達時間は例えば10μsecに達する。すなわち、オプチカルデバイスにおいては電気信号の伝達応答性が低いという点について配慮がなされていなかった。
また、オプチカルデバイスにおいては、発光ダイオードの輝度が低下してくると受光素子の受光特性が鈍くなり、この点でも信号伝達応答性が低くなる。更に、オプチカルデバイスが高温環境下に置かれると、発光ダイオードの輝度の低下や受光素子の受光特性の低下が速くなり、オプチカルデバイスの使用はハイブリット車としての耐用年数には不十分であるという点について配慮がなされていなかった。
本発明は上記課題を解決するためになされたものである。従って、本発明は、電気信号の伝達速度を高速化することができ、かつ耐用年数を長くすることができる半導体装置を提供することである。
本発明は、更に、内部ノイズ並びに外部ノイズの影響を減少することができる半導体装置を提供することである。
上記課題を解決するために、本発明の実施の形態に係る特徴は、半導体装置において、強磁性体を有する基体と、基体に搭載された第1の半導体チップ及び第2の半導体チップと、基体の強磁性体上に配設され、第1の半導体チップに電気的に接続された第1のコイルと、第1のコイルに重複して配設され、第1のコイルに電磁的に接続されるとともに、第2の半導体チップに電気的に接続された第2のコイルと、第2のコイルの中央部から第1のコイルの中央部に渡って配設された第1のコア部、第2のコイルの側面の一部及び第1のコイルの側面の一部に沿って配設された第1の側面シールド部、第1のコイル及び第2のコイル上に配設された第1の上面シールド部を有し、第1のコア部、第1の側面シールド部及び第1の上面シールド部が強磁性体により構成され、基体に装着されたトランス構造体と、基体の一部、第1の半導体チップ、第2の半導体チップ、第1のコイル、第2のコイル及びトランス構造体を被覆する封止体とを備える。
この特徴に係る半導体装置において、基体の強磁性体上において第1のコイル及び第2のコイルとは別領域上に配設され、第1の半導体チップに電気的に接続された第3のコイルと、第3のコイルに重複して配設され、第3のコイルに電磁的に接続されるとともに、第2の半導体チップに電気的に接続された第4のコイルとを更に備え、トランス構造体は、第4のコイルの中央部から第3のコイルの中央部に渡って配設された第2のコア部、第4のコイルの側面の一部及び第3のコイルの側面の一部に沿って配設された第2の側面シールド部、第3のコイル及び第4のコイル上に配設された第2の上面シールド部、第1のコイル及び第2のコイルと第3のコイル及び第4のコイルとの間に配設されたトランス間シールド部を更に備えることが好ましい。
また、この特徴に係る半導体装置において、基体の一表面上に配設され、第1のコイル、第2のコイル、第3のコイル及び第4のコイルを有し、フレキシブル性を有する積層基板を更に備えることが好ましい。
また、この特徴に係る半導体装置において、基体、トランス構造体はいずれも鉄−ニッケル合金材により構成されることが好ましい。
また、この特徴に係る半導体装置において、積層基板は、基体の一表面上に配設され、フレキシブル性を有する樹脂膜により構成された第1の絶縁体と、第1の絶縁体上に配設された第2のコイル及び第4のコイルと、第2のコイル上及び第4のコイル上に配設され、フレキシブル性を有する樹脂膜により構成された第2の絶縁体と、第2の絶縁体上に配設された第1のコイル及び第3のコイルと、第1のコイル上及び第3のコイル上に配設され、フレキシブル性を有する樹脂膜により構成された第3の絶縁体とを備えることが好ましい。
また、この特徴に係る半導体装置において、第1の半導体チップ、第2の半導体チップは互いに離間して積層基板上に配設され、第1のコイル、第2のコイル、第3のコイル及び第4のコイルは第1の半導体チップと第2の半導体チップとの間に配設されることが好ましい。
また、この特徴に係る半導体装置において、第1のコイル、第2のコイル及びトランス構造体の第1のコアは第1のトランスを構成し、第3のコイル、第4のコイル及びトランス構造体の第2のコアは第2のトランスを構成することが好ましい。
更に、この特徴に係る半導体装置において、第1の半導体チップはドライバとして機能し、第2の半導体チップはバッファとして機能し、第1のトランス及び第2のトランスはドライバからバッファに信号を伝達することが好ましい。
本発明によれば、電気信号の伝達速度を高速化することができ、かつ耐用年数を長くすることができる半導体装置を提供することができる。
本発明によれば、更に、内部ノイズ並びに外部ノイズの影響を減少することができる半導体装置を提供することができる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。
また、以下に示す実施の形態はこの発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
(第1の実施の形態)
本発明の第1の実施の形態は、ハイブリット車の車載電子回路システムに積載され、電圧レベルが異なる回路系の電気信号の伝達に使用され、絶縁ポート(insulated port)を構築する半導体装置(ハイブリット車用絶縁IC)に本発明を適用した例を説明するものである。
[ハイブリット車の車載電子回路システム]
図3に示すように、第1の実施の形態に係る半導体装置10は、ハイブリット車の車載電子回路システム1に積載される(組み込まれる)。この車載電子回路システム1は、その一部しか図示していないが、低電圧系バッテリィ21と、この低電圧系バッテリィ21から供給される低電圧電源を使用する低電圧系回路2と、高電圧系バッテリィ31と、この高電圧系バッテリィ31から供給される高電圧電源を使用する高電圧系回路3とを備えている。半導体装置10は、低電圧系回路2とそれに絶縁分離状態において配設されている高電圧系回路3との間に配設され、低電圧系回路2と高電圧系回路3との間において電気信号の送信受信(伝達)を行う。
低電圧系バッテリィ21は、第1の実施の形態において、ハイブリット車の車載電子回路、ヘッドライトやウィンカー等の灯光類、ガソリンエンジンやディーゼルエンジン等の内燃機関の発火等に使用される電源を供給する制御用12V系バッテリィ又は24V系バッテリィである。高電圧系バッテリィ31は、ハイブリット車の走行に使用される電気モータやこの電気モータの駆動制御を行う回路に電源を供給するインバータ用200V系バッテリィである。
低電圧系回路2は、第1の実施の形態において、DC−DCコンバータ22と、マイクロコンピュータ23とを備える。DC−DCコンバータ22は、低電圧系バッテリィ21に接続され、この低電圧系バッテリィ21から供給される低電圧直流電源を低電圧系回路2において使用される電圧レベル例えば5Vの直流電源に変換する。マイクロコンピュータ23にはDC−DCコンバータ22によって変換された直流電源が供給される。また、DC−DCコンバータ22によって変換された直流電源は半導体装置10にも供給される。マイクロコンピュータ23は、ここでは少なくとも高電圧系回路3に配設された電気モータ36の駆動制御を行う制御信号(パルス信号)を出力する。
高電圧系回路3は、第1の実施の形態において、DC−DCコンバータ32と、PAM(pulse amplitude modulation)コンバータ33と、前段ドライバ34と、ドライバ35と、ハイブリット車の走行に使用される電気モータ36とを備える。DC−DCコンバータ32は、高電圧系バッテリィ31に接続され、この高電圧系バッテリィ31から供給される高電圧直流電源を高電圧系回路3において使用される電圧レベルの直流電源に変換する。PAMコンバータ33は高電圧系バッテリィ31に接続され、PAMコンバータ33には高電圧系バッテリィ31から供給される高電圧直流電源が供給される。PAMコンバータ33は電気モータ36の回転数の制御を行う。前段ドライバ34はマイクロコンピュータ23から伝達される制御信号に基づきドライバ35の制御を行う。ドライバ35は、前段ドライバ34から伝達される制御信号とPAMコンバータ33から伝達される制御信号とに基づき、電気モータ36を駆動しかつその回転の制御を行う。そして、電気モータ36は、図示しない内燃機関の駆動力に代えて又はその駆動力に併せてハイブリット車を走行させる。
第1の実施の形態において、低電圧系回路2と高電圧系回路3との間(低電圧系電源ラインと高電圧系電源ラインとの間)は、必ずしもこの数値に限定されるものではないが、2.5kV/min−3.0kV/minの絶縁耐圧に設定されている。
[半導体装置の回路構造]
同図3に示すように、第1の実施の形態に係る半導体装置10は、第1の半導体チップ11と、第2の半導体チップ12と、第1のトランス13と、第2のトランス14とを備える。
第1の半導体チップ11はモノリシック制御用IC(MIC)である。この第1の半導体チップ11は、バッファ(インバータ)11Aと、バッファ(インバータ)11Bと、基板レギュレータ11Cとを備え、ドライバICとして機能する。バッファ11A、11Bのそれぞれの入力は低電圧系回路2のマイクロコンピュータ23に接続される。基板レギュレータ11Cの入力はDC−DCコンバータ22に接続される。
第2の半導体チップ12は同様にモノリシック制御用IC(MIC)である。この第2の半導体チップ12は、バッファ(インバータ)12Aと、バッファ(インバータ)12Bとを備え、第1の半導体チップ11から伝達される制御信号の波形整形を行い、この波形整形された制御信号を高電圧系回路3に出力する出力バッファとして機能する。バッファ12A、12Bのそれぞれの出力は高電圧系回路3の前段ドライバ34に接続される。
第1のトランス13及び第2のトランス14は、いずれも第1の半導体チップ11から出力される、低電圧系回路2のマイクロコンピュータ23からの制御信号(電気信号)を第2の半導体チップ12に伝達する。この第2の半導体チップ12に伝達された制御信号は高電圧系回路3の前段ドライバ34に出力される。
第1のトランス13は、第1の半導体チップ11のバッファ11Aの出力に接続された第1のコイル131と、この第1のコイル131に電磁的に接続され、第2の半導体チップ12のバッファ12Aの入力に接続された第2のコイル132とを備える。第2のトランス14は、第1の半導体チップ11のバッファ11Bの出力に接続された第3のコイル141と、この第3のコイル141に電磁的に接続され、第2の半導体チップ12のバッファ12Bの入力に接続された第4のコイル142とを備える。
[半導体装置のデバイス構造]
図1及び図2に示すように、第1の実施の形態に係る半導体装置10は、強磁性体を有する基体15と、基体15に搭載された第1の半導体チップ11及び第2の半導体チップ12と、基体15の強磁性体上に配設され、第1の半導体チップ11に電気的に接続された第1のコイル131と、第1のコイル131に重複して配設され、第1のコイル131に電磁的に接続されるとともに、第2の半導体チップ12に電気的に接続された第2のコイル132と、第2のコイル132の中央部から第1のコイル131の中央部に渡って配設された第1のコア部181、第2のコイル132の側面の一部及び第1のコイル131の側面の一部に沿って配設された第1の側面シールド部182、第1のコイル131及び第2のコイル132上に配設された第1の上面シールド部183を有し、第1のコア部181、第1の側面シールド部182及び第1の上面シールド部183が強磁性体により構成され、基体15に装着されたトランス構造体18と、基体15の一部、第1の半導体チップ11、第2の半導体チップ12、第1のコイル131、第2のコイル132及びトランス構造体18を被覆する封止体100とを備える。
更に、半導体装置10は、基体15の強磁性体上において第1のコイル131及び第2のコイル132とは別領域上に配設され、第1の半導体チップ11に電気的に接続された第3のコイル141と、第3のコイル141に重複して配設され、第3のコイル141に電磁的に接続されるとともに、第2の半導体チップ12に電気的に接続された第4のコイル142とを更に備える。そして、トランス構造体18は、第4のコイル142の中央部から第3のコイル141の中央部に渡って配設された第2のコア部184、第4のコイル142の側面の一部及び第3のコイル141の側面の一部に沿って配設された第2の側面シールド部185、第3のコイル141及び第4のコイル142上に配設された第2の上面シールド部186、第1のコイル131及び第2のコイル132と第3のコイル141及び第4のコイル142との間に配設されたトランス間シールド部187を更に備える。
基体(アンダーフレーム)15は、第1の半導体チップ11、第2の半導体チップ12、第1のトランス13及び第2のトランス14を搭載するベース板若しくはダイパッドとしての機能を有する。更に、基体15は、少なくとも第1のトランス13及び第2のトランス14が搭載された領域に強磁性体を有し、半導体装置10の内部及び外部からの電気的かつ磁気的にシールドする機能を有する。ハイブリット車(特にこれに限るもではない。)においては、例えば内燃機関の発火動作に伴い高電圧を繰り返し生成しており、ノイズが発生する。基体15はこのようなノイズに対してシールドする機能を有する。また、半導体装置10の放熱性能を高める場合には、基体15は放熱板としての機能を備える。
基体15は、第1の実施の形態において、特に図1に示すように、長方形の平面形状を有する板材により構成されおり、図1及び図2中、長手方向左側に第1の半導体チップ11を搭載し、長手方向右側に第2の半導体チップ12を搭載する。基体15の第1の半導体チップ11と第2の半導体チップ12との間の中央には、長手方向に交差する(ここでは直交する)短手方向に第1のトランス13及び第2のトランス14が搭載される。
基体15は、第1の実施の形態において、強磁性体としての特性を有し、半導体技術分野において常用されている鉄−ニッケル合金材、好ましくは鉄58%、ニッケル42%のいわゆる42アロイにより構成される。ここでは、基体15の全体が強磁性体になる。また、基体15には、42アロイ以外にも、強磁性体の特性を有しかつダイパッドとして使用することができる52アロイ等を使用することができる。必ずしもこの数値に限定されるものではないが、基体15の長手方向の寸法は例えば20.0mm−23.0mm、短手方向の寸法は例えば7.0mm−7.3mm、封止体100がフルモールドの場合の厚さ寸法は例えば0.18mm−0.22mmに設定される。また、基体15を放熱板(ヒートシンク)として第1の半導体チップ11等の搭載面に対向する裏面を露出させる場合、基体15の厚さ寸法は例えば0.75mm−0.85mmに設定される。
基体15の外周囲であって互いに対向する長辺に沿った領域には複数本のリード16が配設される。ここでは、リード16が2列に配列されたデュアルインライン構造を半導体装置10に採用しているが、必ずしもこの構造に限定されるものではなく、リード16が1列に配列されたシングルインライン構造や基体15の各辺に沿ってリード16が4列に配列された構造を採用することができる。リード16は基体15と同様の材料により構成され、その厚さ寸法は例えば0.18mm−0.22mmに設定される。
第1の半導体チップ11、第2の半導体チップ12は第1の実施の形態においていずれもベアシリコンチップであり、このシリコンチップの表面に回路が作り込まれている。この回路は、例えば5V(又は2.5V−3.3V)の低電圧電源により駆動される相補型トランジスタ又はBCDにより構築される。ここで、相補型トランジスタとは相補型の絶縁ゲート型電界効果トランジスタ(IGFET)という意味において使用され、IGFETにはMOSFET(metal oxide semiconductor field effect transistor)及びMISFET(metal insulated semiconductor field effect transistor)が少なくとも含まれる。また、BCDとは、バイポーラトランジスタ、相補型トランジスタ及びデップレション型トランジスタを混在させた総称である。
第1の半導体チップ11及び第2の半導体チップ12は、基体15の表面15A上に積層基板17を介在し、この積層基板17上に搭載されている。第1の実施の形態において、積層基板17はフレキシブル性を有する。積層基板17は、図1、図2及び図4に示すように、基体15の表面15A上に配設され、フレキシブル性を有する樹脂膜により構成された第1の絶縁体171と、第1の絶縁体171上に配設された第2のコイル132及び第4のコイル142と、第2のコイル132上及び第4のコイル142上に配設され、フレキシブル性を有する樹脂膜により構成された第2の絶縁体173と、第2の絶縁体173上に配設された第1のコイル131及び第3のコイル141と、第1のコイル131上及び第3のコイル141上に配設され、フレキシブル性を有する樹脂膜により構成された第3の絶縁体175とを備える。第2のコイル132及び第4のコイル142は第1の絶縁体171と第2の絶縁体173との間の第1の導電体172により構成される。第1のコイル131及び第3のコイル141は第2の絶縁体173と第3の絶縁体175との間の第2の導電体174により構成される。すなわち、積層基板17は第1の絶縁体171、第2の絶縁体173、第3の絶縁体175のそれぞれと第1の導電体172、第2の導電体174のそれぞれとを交互に重ね合わせたフレキシブル性を有する多層配線基板である。
第1の絶縁体171には絶縁性並びにフレキシブル性を有するポリイミド樹脂膜が使用され、第1の絶縁体171の膜厚は例えば10μm−15μm、好ましくは12μmに設定される。第2の絶縁体173には、同様に、絶縁性並びにフレキシブル性を有するポリイミド樹脂膜が使用される。第2の絶縁体173は、第1のコイル131と第2のコイル132との間並びに第3のコイル141と第4のコイル142との間において電気的かつ磁気的に分離するために、例えば45μm−55μm、好ましくは50μmの膜厚に設定される。第3の絶縁体175は第1の絶縁体171と同様の樹脂材と同様の膜厚により構成される。
第1の導電体172は導電性に優れ並びにフレキシブル性を有する銅箔薄膜若しくは銅合金箔膜により形成され、第1の導電体172の膜厚は例えば25μm−35μm、好ましくは30μmに設定される。第2のコイル132は、第1の絶縁体171の中央部(基体15の中央部)において第1の導電体172を螺旋状に配設したコイルパターン(出力コイルパターン)により構成される。第2のコイル132の一端は、図1、図2及び図4中、長手方向の右側終端まで引き出され、第1の導電体172により構成される端子(パッド)172P1に接続される(一体に構成される)。第2のコイル132の他端は、同様に長手方向の右側終端まで引き出され、第1の導電体172により構成される端子172P2に接続される。第2のコイル132の交差部分には、図示しないが、例えば第1の絶縁体171と同様の樹脂材により形成され同様の膜厚を有する絶縁体を介在させ、電気的な絶縁分離がなれさている。
第4のコイル142は、第2のコイル132と同様に、第1の絶縁体171の中央部において第1の導電体172を螺旋状に配設したコイルパターン(出力コイルパターン)により構成される。第4のコイル142の一端は、長手方向の右側終端まで引き出され、第1の導電体172により構成される端子172P3に接続される。第4のコイル142の他端は、同様に長手方向の右側終端まで引き出され、第1の導電体172により構成される端子172P4に接続される。第4のコイル142の交差部分には、図示しないが、絶縁体を介在させ、電気的な絶縁分離がなれさている。
第2の導電体174は、第1の導電体172と同様に、導電性に優れ並びにフレキシブル性を有する銅箔薄膜若しくは銅合金箔膜により形成され、第2の導電体174の膜厚は例えば25μm−35μm、好ましくは30μmに設定される。第1のコイル131は、第2の絶縁体173の中央部(基体15の中央部)において第2の導電体174を螺旋状に配設したコイルパターン(入力コイルパターン)により構成される。第1のコイル131の一端は、図1、図2及び図4中、長手方向の左側終端まで引き出され、第2の導電体174により構成される端子(パッド)174P1に接続される(一体に構成される)。第1のコイル131の他端は、同様に長手方向の左側終端まで引き出され、第2の導電体174により構成される端子174P2に接続される。第1のコイル131の交差部分には、図示しないが、例えば第1の絶縁体171と同様の樹脂材により形成され同様の膜厚を有する絶縁体を介在させ、電気的な絶縁分離がなれさている。
第3のコイル141は、第1のコイル131と同様に、第2の絶縁体173の中央部において第2の導電体174を螺旋状に配設したコイルパターン(入力コイルパターン)により構成される。第3のコイル141の一端は、長手方向の左側終端まで引き出され、第2の導電体174により構成される端子174P3に接続される。第3のコイル141の他端は、同様に長手方向の左側終端まで引き出され、第2の導電体174により構成される端子174P4に接続される。第3のコイル141の交差部分には、図示しないが、絶縁体を介在させ、電気的な絶縁分離がなれさている。
積層基板17は、第1の絶縁体171、第2の絶縁体173及び第3の絶縁体175に例えばポリイミド樹脂膜を使用し、フレキシブル性を持たせているので、例えばエポキシ樹脂基板等の非フレキシブル基板に比べて薄型化を実現することができる。すなわち、半導体装置10自体(封止体100)の厚みを減少することができる。
トランス構造体(アッパーフレーム)18は、図1、図2及び図4に示すように、基体15の表面15Aに対向する第1の上面シールド部183及び第2の上面シールド部186に対して、第1の側面シールド部182、第1のコア部181、トランス間シールド部187、第2のコア部184、第2の側面シールド部185のそれぞれを基体15の表面15Aに向かって突出させた長手方向の幅寸法に厚みのある櫛形形状により構成される。
更に詳細には、第1の上面シールド部183の短手方向の一端と第2の上面シールド部186の短手方向の一端とは、トランス間シールド部187を介在して連結され、短手方向に延在する。
トランス間シールド部187は、第1の上面シールド部183の一端から基体15の表面15Aに向かって突出し、そして第2の上面シールド部186の一端側に向かって折り返するU型形状において構成される。このトランス間シールド部187は、第3の絶縁体175の中央部に配設された開口175C3、第2の絶縁体175の同位置に配設された開口173C3、第1の絶縁体171の同位置に配設された開口171C3のそれぞれを通して基体15の表面15Aに装着される。ここで、装着とは、単に接触されていること、はんだやろう材を使用して接着されること等を含む意味において使用される。トランス間シールド部187と基体15の表面15Aとの間を完全に接触させることにより、第1のトランス13と第2のトランス14との間の磁界による相互干渉を生じにくくすることができる。
第1の側面シールド部182は、第1の上面シールド部183の他端から基体15の表面15Aに向かって、ここでは第1の上面シールド部183に対して垂直方向に突出する。第1の側面シールド部182は、第3の絶縁体175の一方の長辺の中央部に配設された平面凹型形状を有する切欠部175N1、第2の絶縁体175の同位置に配設された切欠部173N1、第1の絶縁体171の同位置に配設された切欠部171N1のそれぞれを通して基体15の表面15Aに装着される。装着の意味は前述と同義である。
第2の側面シールド部185は、第2の上面シールド部186の他端から基体15の表面15Aに向かって、ここでは第1の上面シールド部186に対して垂直方向に突出する。第2の側面シールド部185は、第3の絶縁体175の他方の長辺の中央部に配設された平面凹型形状を有する切欠部175N2、第2の絶縁体175の同位置に配設された切欠部173N2、第1の絶縁体171の同位置に配設された切欠部171N2のそれぞれを通して基体15の表面15Aに装着される。
第1のコア部181は、第1の上面シールド部183の第1の側面シールド部182とトランス間シールド部187との間の中央部から基体15の表面15Aに向かって、ここでは第1の上面シールド部183に対して垂直方向に突出する。第1のコア部181は、第3の絶縁体175の開口175C3と切欠部175N1との間に配設された開口175C1、第2の絶縁体175の同位置に配設された開口173C1、第1の絶縁体171の同位置に配設された開口171C1のそれぞれを通して基体15の表面15Aに装着される。第1のコア部181は、丁度、第1のコイル部131の中心部及び第2のコイル部132の中心部を貫通する。
第2のコア部184は、第2の上面シールド部186の第2の側面シールド部185とトランス間シールド部187との間の中央部から基体15の表面15Aに向かって、ここでは第2の上面シールド部186に対して垂直方向に突出する。第2のコア部184は、第3の絶縁体175の開口175C3と切欠部175N2との間に配設された開口175C2、第2の絶縁体175の同位置に配設された開口173C2、第1の絶縁体171の同位置に配設された開口171C2のそれぞれを通して基体15の表面15Aに装着される。第2のコア部184は、丁度、第3のコイル部141の中心部及び第4のコイル部142の中心部を貫通する。
第1の実施の形態において、トランス構造体18の第1のコア部181、第1の側面シールド部182、第1の上面シールド部183、第2のコア部184、第2の側面シールド部185、第2の上面シールド部186及びトランス間シールド部187は一体に構成される。このトランス構造体18は、基本的に第1のコイル部13及び第2のコイル部14を覆う箇所に強磁性体を備えていればよいが、ここでは全体を同一材料により構成する。トランス構造体18には、基体15と同一材料、例えば鉄−ニッケル合金材、好ましくは42アロイが使用される。トランス構造体18の製作には、プレス加工、エッチング加工又はそれらを組み合わせた加工が使用される。装着状態において、トランス構造体18の基体15の表面15Aから高さ(第1の上面シールド部183の上面までの高さ)は例えば0.2mm−0.4mmに設定され、全体的な厚さは例えば0.1mm−0.3mmに設定される。
すなわち、第1のトランス13は第1のコイル部131と、第2のコイル部132と、第1のコア部181とを備えて構成される。そして、この第1のトランス13においては、強磁性体を有する基体15及びトランス構造体18(第1の側面シールド部182、第1の上面シールド部183及びトランス間シールド部187)により基体15の短手方向の外周囲(2方向の外周)が覆われ、内外の電気的かつ磁気的なノイズに対してシールドがなされている。同様に、第2のトランス14は第3のコイル部141と、第4のコイル部142と、第2のコア部184とを備えて構成される。そして、この第2のトランス14においては、強磁性体を有する基体15及びトランス構造体18(第2の側面シールド部185、第2の上面シールド部186及びトランス間シールド部187)により基体15の短手方向の外周囲(2方向の外周)が覆われ、内外の電気的かつ磁気的なノイズに対してシールドがなされている。更に、第1のトランス13と第2のトランス14との間にもトランス構造体18のトランス間シールド部187が配設されているので、双方の間にもシールドがなされている。第1の実施の形態に係るトランス構造体18は、第1のトランス13の第1のコア部181、第2のトランス14の第2のコア部184のそれぞれとして使用されるとともに、その大半の構造体を使用してシールド機能を兼ね備えている。
第1の半導体チップ11の端子(ボンディングパッド)11Pはリード16のインナーリード部にワイヤ191を通して電気的に接続される。また、第1の半導体チップ11の端子11Pは、第1のトランス13の第1のコイル部131の端子174P1、174P2、第2のトランス14の第3のコイル部141の端子174P3、174P4のそれぞれにワイヤ192を通して電気的に接続される。端子174P1−174P4のそれぞれには第3の絶縁体175の長手方向の左側終端に配設された開口175L1−175L4のそれぞれを通してワイヤ192が接続される。第2の半導体チップ12の端子(ボンディングパッド)12Pはリード16のインナーリード部にワイヤ193を通して電気的に接続される。また、第2の半導体チップ12の端子12Pは、第1のトランス13の第2のコイル部132の端子172R1、172R2、第2のトランス14の第4のコイル部142の端子172R3、172R4のそれぞれにワイヤ194を通して電気的に接続される。端子172R1−172R4のそれぞれには、第3の絶縁体175の長手方向の右側終端に配設された開口175R1−175R4、第2の絶縁体173の同位置に配設された開口173R1−173R4のそれぞれを通してワイヤ194が接続される。ワイヤ191−194には第1の実施の形態において金ワインが使用される。
封止体100は、基体15、リード16のインナーリード部、第1の半導体チップ11、第2の半導体チップ12、トランス構造体18(第1のトランス13及び第2のトランス14)を封止する。封止体100は、フルモールドの場合には基体15の裏面を含むすべてを被覆し、フルモールドではなく基体15を放熱板として使用する場合には基体15の裏面を除いてそれ以外はすべて被覆する。封止体100には例えばトランスファーモールド法を使用して成形されたエポキシ樹脂が使用される。第1の実施の形態において、封止体100の基体15の長手方向と同一方向の寸法は例えば24.0mm−26.0mmに設定され、基体15の短手方向と同一方向の寸法は例えば7.0mm−8.0mmに設定され、厚さは例えば1.6mm−2.0mmに設定される。
[半導体装置の特徴]
このように構成される第1の実施の形態に係る半導体装置10においては、第1の半導体チップ11と第2の半導体チップ12との間の電気信号の伝達に第1のトランス13及び第2のトランス14を備え、電磁誘導を用いて信号伝達を行うことによって、電気信号の伝達速度を高速化することができる。例えば、第1のトランス13及び第2のトランス14において電気信号を50nsec−100nsecの伝達速度まで高速化することができる。
更に、第1の実施の形態に係る半導体装置10においては、第1のトランス13及び第2のトランス14を備え、オプチカルデバイスのような高温環境下における特性劣化に起因する電気信号の伝達速度の低下を生じることがないので、耐用年数を長くすることができる。
更に、第1の実施の形態に係る半導体装置10においては、第1のトランス13及び第2のトランス14が強磁性体を有する基体15及びトランス構造体18により覆われているので、内部ノイズ並びに外部ノイズの影響を減少することができる。
更に、第1の実施の形態に係る半導体装置10においては、トランス構造体18に第1のトランス13に使用される第1のコア部181と第2のトランス14に使用される第2のコア部184とを備え、そしてトランス構造体18自体にシールド機能を備えたので、部品点数を減少し、装置構造を簡素化することができる。
[第1の変形例]
第1の実施の形態の第1の変形例に係る半導体装置10はトランス構造体18の構造を代えた例を説明するものである。
図5(A)に示すように、第1の変形例に係る半導体装置10は、トランス構造体18に更に第3の側面シールド部188及び第4の側面シールド部189を備える。トランス構造体18の第3の側面シールド部188は、第1の半導体チップ11に対向する第1のコイル部131、第2のコイル部132、第3のコイル部141、第4のコイル部142のそれぞれの側面に沿って、第1の上面シールド部183及び第2の上面シールド部186から基体15の表面15Aに向かって配設される。すなわち、第3の側面シールド部188は、第1の半導体チップ11と第1のトランス13及び第2のトランス14との間に配設される。第4の側面シールド部189は、第2の半導体チップ12に対向する第1のコイル部131、第2のコイル部132、第3のコイル部141、第4のコイル部142のそれぞれの側面に沿って、第1の上面シールド部183及び第2の上面シールド部186から基体15の表面15Aに向かって配設される。すなわち、第4の側面シールド部188は、第2の半導体チップ12と第1のトランス13及び第2のトランス14との間に配設される。
前述の第1の実施の形態に係る半導体装置10のトランス構造体18と同様に、第1の変形例に係る半導体装置10のトランス構造体18において、第3の側面シールド部188及び第4の側面シールド部189は、第1の上面シールド部183、第2の上面シールド部186等に一体に構成される。
このように構成される変形例に係る半導体装置10においては、トランス構造体18の第1の側面シールド部182及び第2の側面シールド部185により基体15の短手方向の2方向において第1のトランス13及び第2のトランス14を覆い、更に第3の側面シールド部188及び第4の側面シールド部189により基体15の長手方向の別の2方向において第1のトランス13及び第2のトランス14を覆うことができる。つまり、第1のトランス13及び第2のトランス14は、4方向のすべての周囲においてシールド機能を備えているので、内部ノイズ並びに外部ノイズの影響をより一層減少することができる。
[第2の変形例]
第1の実施の形態の第2の変形例に係る半導体装置10は基体15へのトランス構造体18の装着を簡易に行える例を説明するものである。
図5(B)に示すように、第2の変形例に係る半導体装置10は、トランス構造体18の第1の側面シールド部182を基体15の裏面まで延伸させ、第1の側面シールド部182の内側に基体15の端部に噛み合う凹型の装着部182Nを備え、第2の側面シールド部185を基体15の裏面まで延伸させ、第2の側面シールド部185の内側に基体15の端部に噛み合う凹型の装着部185Nを備える。この装着部182N、185Nを基体15の端部に噛み合わせることにより、基体15にトランス構造体18をワンタッチで簡易に装着することができる。
(第2の実施の形態)
本発明の第2の実施の形態は、第1の実施の形態に係る半導体装置10において、トランス構造体18の構造を代えてより一層のシールド機能を高めた例を説明するものである。
図6に示すように、第2の実施の形態に係る半導体装置10のトランス構造体18は、第1のトランス構造体18Aと、この第1のトランス構造体18Aに重ね合わせた第2の構造体18Bとを備えて構成される。
トランス構造体18の下側の第1のトランス構造体18Aは、第1のトランス13の第2のコイル部132の中央部に配設された第1のコア部181Aと、第2のコイル部132の側面に沿って配設された第1の側面シールド部182Aと、第2のコイル部132の上面に沿って配設された第1の上面シールド部183Aと、第2のトランス14の第4のコイル部142の中央部に配設された第2のコア部184Aと、第4のコイル部142の側面に沿って配設された第2の側面シールド部185Aと、第4のコイル部142の上面に沿って配設された第2の上面シールド部186Aと、第2のコイル部132と第4のコイル部142との間に配設されたトランス間シールド部187Aとを備える。第1のトランス13の第3のコイル部132及び第2のトランス14の第4のコイル部142は、基体15と第1のトランス構造体18Aとにより2方向(又は4方向)において覆われる。
トランス構造体18の上側の第1のトランス構造体18Bは、第1のトランス13の第1のコイル部131の中央部に配設された第1のコア部181Bと、第1のコイル部131の側面に沿って配設された第1の側面シールド部182Bと、第1のコイル部131の上面に沿って配設された第1の上面シールド部183Bと、第2のトランス14の第3のコイル部141の中央部に配設された第2のコア部184Bと、第3のコイル部141の側面に沿って配設された第2の側面シールド部185Bと、第3のコイル部141の上面に沿って配設された第2の上面シールド部186Bと、第1のコイル部131と第3のコイル部141との間に配設されたトランス間シールド部187Bとを備える。第1のトランス13の第1のコイル部131及び第2のトランス14の第3のコイル部141は、第1のトランス構造体18Aの第1の上面シールド部183A及び第2の上面シールド部186Aと第2のトランス構造体18Bとにより2方向(又は4方向)において覆われる。更に、第1のトランス13の第1のコイル部131と第2のコイル部132との間には第1のトランス構造体18Aの第1の上面シールド部183Aが配設され、この第1の上面シールド部183Aは双方の間のシールド機能を有する。同様に、第2のトランス14の第3のコイル部141と第4のコイル部142との間には第1のトランス構造体18Aの第2の上面シールド部186Aが配設され、この第2の上面シールド部186Aは双方の間のシールド機能を有する。
このように構成される第2の実施の形態に係る半導体装置10においては、第1の実施の形態に係る半導体装置10により得られる作用効果に加えて、第1のトランス構造体18A及び第2のトランス構造体18Bを有するトランス構造体18を備え、第1のトランス13の第1のコイル部131、第2のコイル部132、第2のトランス14の第3のコイル部141、第4のコイル部142のそれぞれを覆うことができる。従って、第1のトランス13及び第2のトランス14のシールド機能を高めることができるので、内部ノイズ並びに外部ノイズの影響をより一層減少することができる。
[変形例]
第2の実施の形態の変形例に係る半導体装置10はトランス構造体18の構造を代えた例を説明するものである。
図7に示すように、変形例に係る半導体装置10は、前述の第2の実施の形態に係る半導体装置10のトランス構造体18に、第1のトランス構造体18Aと第2のトランス構造体18Bとの間に配設され、第1のトランス構造体18Aの側面及び第2のトランス構造体18Bの側面に沿って配設されたシールド補強体18Cを更に備える。シールド補強体18Cには例えば銅材を使用することができる。
このように構成される変形例に係る半導体装置10においては、前述の第2の実施の形態に係る半導体装置10により得られる作用効果に加えて、シールド補強体18Cを更に備え、第1のトランス13及び第2のトランス14のシールド機能を高めることができるので、内部ノイズ並びに外部ノイズの影響をより一層減少することができる。
(第3の実施の形態)
本発明の第3の実施の形態は、第2の実施の形態に係る半導体装置10において、トランス構造体18の構成材料を代えた例を説明するものである。
図8に示すように、第3の実施の形態に係る半導体装置10のトランス構造体18においては、第1のトランス構造体18Aの第1のコア部181A、第1の側面シールド部182A、第2のコア部184A、第2の側面シールド部185A及びトランス間シールド部187Aと、第1の上面シールド部183A及び第2の上面シールド部186Aとの構成材料が異なる。同様に、第2のトランス構造体18Bの第1のコア部181B、第1の側面シールド部182B、第2のコア部184B、第2の側面シールド部185B及びトランス間シールド部187Bと、第1の上面シールド部183B及び第2の上面シールド部186Bとの構成材料が異なる。
第1の上面シールド部183A、183B及び第2の上面シールド部186A、186Bは、前述の第2の実施の形態に係る半導体装置10のトランス構造体18と同様に、強磁性体を有する例えば鉄−ニッケル合金、好ましくは42アロイの板材により構成されている。
これに対して、第1のコア部181A、181B、第1の側面シールド部182A、182B、第2のコア部184A、184B、第2の側面シールド部185A、185B及びトランス間シールド部187A、187Bは、形状は第2の実施の形態に係るトランス構造体18の各部と同様であるが、強磁性体粉末を添加した樹脂により構成される。この樹脂には、例えばエポキシ樹脂、ポリイミド樹脂等を使用することができる。また、添加される強磁性体粉末には、例えば鉄、コバルト、ニッケル、フェライト等のいずれか1つ、又はいずれか2以上を組み合わせたものを実用的に使用することができる。
このように構成される第3の実施の形態に係る半導体装置10においては、前述の第2の実施の形態に係る半導体装置10により得られる作用効果に加えて、トランス構造体18の一部を樹脂により構成しているので、複雑な形状を有するトランス構造体18を簡易に製作することができる。具体的には、基体15の表面15A上に予め強磁性粉末が添加された樹脂により第1のコア部181A等を形成しておき、これらの上に第1の上面シールド部183A等となる板材を載せれば、第1のトランス構造体18Aが形成される。同様の手順により第2のトランス構造体18Bを形成すれば、トランス構造体18が完成する。
[変形例]
第3の実施の形態の変形例に係る半導体装置10は、第3の実施の形態に係る半導体装置10のトランス構造体18の構造を代えた例を説明するものである。
図9に示すように、変形例に係る半導体装置10のトランス構造体18においては、第1のトランス構造体18Aの第1のコア部181A、第2のコア部184A及びトランス間シールド部187Aと、第1の側面シールド部182A、第2の側面シールド部185A、第1の上面シールド部183A及び第2の上面シールド部186Aとの構成材料が異なる。同様に、第2のトランス構造体18Bの第1のコア部181B、第2のコア部184B及びトランス間シールド部187Bと、第1の側面シールド部182B、第2の側面シールド部185B、第1の上面シールド部183B及び第2の上面シールド部186Bとの構成材料が異なる。
第1の側面シールド部182A、182B、第2の側面シールド部185A、185B、第1の上面シールド部183A、183B及び第2の上面シールド部186A、186Bは、前述のように強磁性体を有する例えば鉄−ニッケル合金の板材により構成されている。第1の上面シールド部183A及び第2の上面シールド部186Aに対して、第1の側面シールド部182A、第2の側面シールド部185Aのそれぞれは例えば折り曲げ加工やプレス加工により成形される。第1の上面シールド部183B及び第2の上面シールド部186Bに対して、第1の側面シールド部182B、第2の側面シールド部185Bのそれぞれは同様の加工により成形される。
これに対して、第1のコア部181A、181B、第2のコア部184A、184B、及びトランス間シールド部187A、187Bは、強磁性体粉末を添加した樹脂により構成される。
このように構成される変形例に係る半導体装置10においては、前述の第3の実施の形態に係る半導体装置10により得られる作用効果と同様の作用効果を奏することができる。
(第4の実施の形態)
本発明の第4の実施の形態は、第1の実施の形態に係る半導体装置10において、トランス構造体18の構成材料を代えた例を説明するものである。
図10に示すように、第4の実施の形態に係る半導体装置10のトランス構造体18においては、第1のコア部181、第1の側面シールド部182、第1の上面シールド部183、第2のコア部184、第2の側面シールド部185及びトランス間シールド部187のすべての各部が、強磁性体粉末を添加した樹脂により構成される。強磁性体粉末並びに樹脂については、前述の第3の実施の形態に係る半導体装置10のトランス構造体18に使用されるものと同一である。
このように構成される第4の実施の形態に係る半導体装置10においては、前述の第1の実施の形態に係る半導体装置10により得られる作用効果に加えて、トランス構造体18を樹脂により構成しているので、複雑な形状を有するトランス構造体18を簡易に製作することができる。
なお、第4の実施の形態に係る半導体装置10のトランス構造体18は、前述の第2の実施の形態又は第3の実施の形態に係る半導体装置10のトランス構造体18と同様に、上下2段に分割してもよい。
(第5の実施の形態)
本発明の第5の実施の形態は、第1の実施の形態乃至第4の実施の形態のいずれかに係る半導体装置10において、第1の半導体チップ11、第2の半導体チップ12、第1のトランス13、第2のトランス14のそれぞれの配置レイアウトを代えた例を説明するものである。
図11に示すように、第4の実施の形態に係る半導体装置10は、基体15の表面15A上において、第1の半導体チップ11を図中基体15の長手方向の左下側に搭載し、第2の半導体チップ12を基体15の長手方向の右上側であって第1の半導体チップ11に対して基体15の一方の対角線方向に搭載する。一方、第1のトランス13は図中基体15の長手方向の左上側において基体15の表面15A上に搭載され、第2のトランス14は基体15の長手方向の右下側であって第1のトランス13に対して他の一方の対角線方向において基体15の表面15A上に搭載される。
前述の第1の実施の形態乃至第4の実施の形態に係る半導体装置10においては、第1の半導体チップ11と第2の半導体チップ12との間に第1のトランス13及び第2のトランス14を配設するレイアウトが採用されているが、第5の実施の形態に係る半導体装置10は、第1のトランス13と第2のトランス14との間に第1の半導体チップ11と第2の半導体チップ12とを配設するレイアウトを採用する。第1のトランス13と第2のトランス14との間は第1の半導体チップ11及び第2の半導体チップ12が配設されるスペースに合わせて離間される。
このように構成される第5の実施の形態に係る半導体装置10においては、第1の実施の形態に係る半導体装置10により得られる作用効果に加えて、基体15上に第1のトランス13と第2のトランス14とを離間して配設したので、第1のトランス13と第2のトランス14との間のノイズの相互干渉を減少することができる。
なお、第5の実施の形態に係る半導体装置10は、前述の第2の実施の形態乃至第4の実施の形態に係る半導体装置10と組み合わせてよい。
(その他の実施の形態)
上記のように、本発明を複数の実施の形態並びに複数の変形例によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものでない。本発明は様々な代替実施の形態、実施例及び運用技術に適用することができる。例えば、前述の実施の形態等においては、半導体装置10に2個の第1のトランス13及び第2のトランス14が搭載されているが、本発明はこれらの個数に限定されるものではない。半導体装置10に搭載される第1の半導体チップ11及び第2の半導体チップ12の個数についても、本発明は同様に限定されるものではない。
また、前述の実施の形態は、ハイブリット車の異なる電源系回路間の電気的な接続方法について説明しているが、本発明は、ハイブリット車に限定されるものではなく、電源レベルの異なる複数の回路間を電気的に接続する方法に適用することができる。更に、本発明は、電源レベルの異なる回路数も限定されるものではなく、3種類以上の異なる電源レベルを有する回路間の電気的な接続方法に適用することができる。
本発明の第1の実施の形態に係る半導体装置の一部封止体を取り除いた平面図である。 第1の実施の形態に係る半導体装置の断面図(図1に示すF2−F2切断線で切った断面図)である。 第1の実施の形態に係る半導体装置が組み込まれるシステム回路ブロック図である。 第1の実施の形態に係る半導体装置の要部の分解斜視図である。 (A)は第1の実施の形態の第1の変形例に係る半導体装置の一部封止体を取り除いた平面図、(B)は第1の実施の形態の第2の変形例に係る半導体装置の要部の模式的な断面図である。 本発明の第2の実施の形態に係る半導体装置の要部の模式的な断面図である。 第2の実施の形態の変形例に係る半導体装置の要部の模式的な断面図である。 本発明の第3の実施の形態に係る半導体装置の要部の模式的な断面図である。 第3の実施の形態の変形例に係る半導体装置の要部の模式的な断面図である。 本発明の第4の実施の形態に係る半導体装置の要部の模式的な断面図である。 本発明の第5の実施の形態に係る半導体装置の半導体チップ及びトランスのレイアウト図である。
符号の説明
1…車載電子回路システム
10…半導体装置
100…封止体
11…第1の半導体チップ
11A、11B、12A、12B…バッファ
11C…基板レギュレータ
12…第2の半導体チップ
13…第1のトランス
131…第1のコイル部
132…第2のコイル部
14…第2のトランス
141…第3のコイル部
142…第4のコイル部
15…基体
16…リード
17…積層基板
171…第1の絶縁体
172…第1の導電体
173…第2の絶縁体
174…第2の導電体
175…第3の絶縁体
18…トランス構造体
18A…第1のトランス構造体
18B…第2のトランス構造体
181、181A、181B…第1のコア部
182、182A、182B…第1の側面シールド部
183、183A、183B…第1の上面シールド部
184、184A、184B…第2のコア部
185、185A、185B…第2の側面シールド部
186、186A、186B…第2の上面シールド部
187、187A、187B…トランス間シールド部
188…第3の側面シールド部
189…第4の側面シールド部
191−194…ワイヤ
2…低電圧系回路
21…低電圧系バッテリィ
22、32…DC−DCコンバータ
23…マイクロコンピュータ
3…高電圧系回路
31…高電圧系バッテリィ
33…PAMコンバータ
34…前段ドライバ
35…ドライバ
36…電気モータ

Claims (8)

  1. 強磁性体を有する基体と、
    前記基体に搭載された第1の半導体チップ及び第2の半導体チップと、
    前記基体の前記強磁性体上に配設され、前記第1の半導体チップに電気的に接続された第1のコイルと、
    前記第1のコイルに重複して配設され、前記第1のコイルに電磁的に接続されるとともに、前記第2の半導体チップに電気的に接続された第2のコイルと、
    前記第2のコイルの中央部から前記第1のコイルの中央部に渡って配設された第1のコア部、前記第2のコイルの側面の一部及び前記第1のコイルの側面の一部に沿って配設された第1の側面シールド部、前記第1のコイル及び前記第2のコイル上に配設された第1の上面シールド部を有し、前記第1のコア部、前記第1の側面シールド部及び前記第1の上面シールド部が強磁性体により構成され、前記基体に装着されたトランス構造体と、
    前記基体の一部、前記第1の半導体チップ、前記第2の半導体チップ、前記第1のコイル、前記第2のコイル及び前記トランス構造体を被覆する封止体と、
    を備えたことを特徴とする半導体装置。
  2. 前記基体の前記強磁性体上において前記第1のコイル及び前記第2のコイルとは別領域上に配設され、前記第1の半導体チップに電気的に接続された第3のコイルと、
    前記第3のコイルに重複して配設され、前記第3のコイルに電磁的に接続されるとともに、前記第2の半導体チップに電気的に接続された第4のコイルと、を更に備え、
    前記トランス構造体は、前記第4のコイルの中央部から前記第3のコイルの中央部に渡って配設された第2のコア部、前記第4のコイルの側面の一部及び前記第3のコイルの側面の一部に沿って配設された第2の側面シールド部、前記第3のコイル及び前記第4のコイル上に配設された第2の上面シールド部、前記第1のコイル及び前記第2のコイルと前記第3のコイル及び前記第4のコイルとの間に配設されたトランス間シールド部を更に備えたことを特徴とする請求項1に記載の半導体装置。
  3. 前記基体の一表面上に配設され、前記第1のコイル、前記第2のコイル、前記第3のコイル及び前記第4のコイルを有し、フレキシブル性を有する積層基板を更に備えたことを特徴とする請求項2に記載の半導体装置。
  4. 前記基体、前記トランス構造体はいずれも鉄−ニッケル合金材により構成されていることを特徴とする請求項1乃至請求項3のいずれかに記載の半導体装置。
  5. 前記積層基板は、前記基体の前記一表面上に配設され、フレキシブル性を有する樹脂膜により構成された第1の絶縁体と、前記第1の絶縁体上に配設された前記第2のコイル及び前記第4のコイルと、前記第2のコイル上及び前記第4のコイル上に配設され、フレキシブル性を有する樹脂膜により構成された第2の絶縁体と、前記第2の絶縁体上に配設された前記第1のコイル及び前記第3のコイルと、前記第1のコイル上及び前記第3のコイル上に配設され、フレキシブル性を有する樹脂膜により構成された第3の絶縁体と、を備えていることを特徴とする請求項3又は請求項4に記載の半導体装置。
  6. 前記第1の半導体チップ、前記第2の半導体チップは互いに離間して前記積層基板上に配設され、前記第1のコイル、前記第2のコイル、前記第3のコイル及び前記第4のコイルは前記第1の半導体チップと前記第2の半導体チップとの間に配設されていることを特徴とする請求項3乃至請求項5のいずれかに記載の半導体装置。
  7. 前記第1のコイル、前記第2のコイル及び前記トランス構造体の前記第1のコアは第1のトランスを構成し、前記第3のコイル、前記第4のコイル及び前記トランス構造体の前記第2のコアは第2のトランスを構成することを特徴とする請求項2乃至請求項6のいずれかに記載の半導体装置。
  8. 前記第1の半導体チップはドライバとして機能し、前記第2の半導体チップはバッファとして機能し、前記第1のトランス及び前記第2のトランスは前記ドライバからバッファに信号を伝達することを特徴とする請求項7に記載の半導体装置。
JP2008191963A 2008-07-25 2008-07-25 半導体装置 Active JP5332374B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008191963A JP5332374B2 (ja) 2008-07-25 2008-07-25 半導体装置
CN2009801290390A CN102105983B (zh) 2008-07-25 2009-06-19 半导体装置
KR1020117002121A KR101123827B1 (ko) 2008-07-25 2009-06-19 반도체 장치
PCT/JP2009/061180 WO2010010769A1 (ja) 2008-07-25 2009-06-19 半導体装置
US13/055,550 US8154118B2 (en) 2008-07-25 2009-06-19 Semiconductor device
EP09800284.3A EP2320458B1 (en) 2008-07-25 2009-06-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008191963A JP5332374B2 (ja) 2008-07-25 2008-07-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2010034122A JP2010034122A (ja) 2010-02-12
JP5332374B2 true JP5332374B2 (ja) 2013-11-06

Family

ID=41570235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008191963A Active JP5332374B2 (ja) 2008-07-25 2008-07-25 半導体装置

Country Status (6)

Country Link
US (1) US8154118B2 (ja)
EP (1) EP2320458B1 (ja)
JP (1) JP5332374B2 (ja)
KR (1) KR101123827B1 (ja)
CN (1) CN102105983B (ja)
WO (1) WO2010010769A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4985809B2 (ja) 2010-03-23 2012-07-25 サンケン電気株式会社 半導体装置
JP5170908B2 (ja) * 2010-04-20 2013-03-27 古河電気工業株式会社 基板および基板の製造方法
US8664935B2 (en) * 2010-11-24 2014-03-04 General Electric Company Magnetic shield for current transformer in electronic watt-hour meter
US9123693B2 (en) 2011-04-07 2015-09-01 Mitsubishi Electric Corporation Mold module utilized as power unit of electric power steering apparatus and electric power steering apparatus
JP5782919B2 (ja) * 2011-08-25 2015-09-24 サンケン電気株式会社 半導体装置
US8730076B2 (en) * 2012-07-30 2014-05-20 Cambridge Silicon Radio Limited Spur reduction circuit
DE102012016569A1 (de) * 2012-08-22 2014-02-27 Phoenix Contact Gmbh & Co. Kg Planarer Übertrager
US20140275915A1 (en) 2013-03-13 2014-09-18 Medtronic, Inc. Implantable medical device including a molded planar transformer
JP6395304B2 (ja) * 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
JP6593274B2 (ja) * 2016-08-03 2019-10-23 株式会社豊田自動織機 多層基板
WO2019038876A1 (ja) * 2017-08-24 2019-02-28 新電元工業株式会社 半導体装置
US10854538B2 (en) * 2019-02-12 2020-12-01 Texas Instruments Incorporated Microelectronic device with floating pads
US11716117B2 (en) * 2020-02-14 2023-08-01 Texas Instruments Incorporated Circuit support structure with integrated isolation circuitry
JP7189172B2 (ja) * 2020-03-19 2022-12-13 株式会社東芝 アイソレータ
US11329025B2 (en) * 2020-03-24 2022-05-10 Texas Instruments Incorporated Multi-chip package with reinforced isolation
US11631523B2 (en) * 2020-11-20 2023-04-18 Analog Devices International Unlimited Company Symmetric split planar transformer
FR3127841A1 (fr) * 2021-10-01 2023-04-07 Stmicroelectronics (Tours) Sas Transformateur dans un substrat de boitier

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2765547B2 (ja) * 1995-12-27 1998-06-18 日本電気株式会社 半導体装置およびその製造方法
US5793272A (en) * 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
JP3545200B2 (ja) * 1997-04-17 2004-07-21 シャープ株式会社 半導体装置
US6136458A (en) * 1997-09-13 2000-10-24 Kabushiki Kaisha Toshiba Ferrite magnetic film structure having magnetic anisotropy
US6466454B1 (en) * 1999-05-18 2002-10-15 Ascom Energy Systems Ag Component transformer
US6800533B1 (en) * 2000-03-06 2004-10-05 Chartered Semiconductor Manufacturing Ltd. Integrated vertical spiral inductor on semiconductor material
JP2001327171A (ja) 2000-05-11 2001-11-22 Fuji Electric Co Ltd パワー半導体モジュールおよび高耐圧ic
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6608366B1 (en) * 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
TW582100B (en) * 2002-05-30 2004-04-01 Fujitsu Ltd Semiconductor device having a heat spreader exposed from a seal resin
JP3961914B2 (ja) * 2002-09-05 2007-08-22 株式会社東芝 磁気メモリ装置
WO2004040599A1 (en) * 2002-10-31 2004-05-13 Delta Energy Systems (Switzerland) Ag A circuit board with a planar magnetic element
US6970367B2 (en) * 2003-08-20 2005-11-29 Matsushita Electric Industrial Co., Ltd. Switching power supply
JP2005136272A (ja) * 2003-10-31 2005-05-26 Hitachi Cable Ltd 高周波部品搭載用半導体装置
US7289329B2 (en) * 2004-06-04 2007-10-30 Siemens Vdo Automotive Corporation Integration of planar transformer and/or planar inductor with power switches in power converter
US7307341B2 (en) * 2005-01-10 2007-12-11 Ixys Corporation Integrated packaged having magnetic components
JP4715273B2 (ja) * 2005-03-29 2011-07-06 株式会社豊田自動織機 電気絶縁型スイッチング素子駆動回路および電気絶縁型スイッチング素子の駆動方法
CN100568502C (zh) * 2005-09-06 2009-12-09 日本电气株式会社 半导体器件
US7791900B2 (en) * 2006-08-28 2010-09-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolator
US7986023B2 (en) * 2007-09-17 2011-07-26 Infineon Technologies Ag Semiconductor device with inductor
US7884444B2 (en) * 2008-07-22 2011-02-08 Infineon Technologies Ag Semiconductor device including a transformer on chip

Also Published As

Publication number Publication date
EP2320458B1 (en) 2015-12-23
EP2320458A4 (en) 2013-09-11
US20110133561A1 (en) 2011-06-09
US8154118B2 (en) 2012-04-10
KR101123827B1 (ko) 2012-03-16
WO2010010769A1 (ja) 2010-01-28
JP2010034122A (ja) 2010-02-12
KR20110023905A (ko) 2011-03-08
EP2320458A1 (en) 2011-05-11
CN102105983A (zh) 2011-06-22
CN102105983B (zh) 2013-03-13

Similar Documents

Publication Publication Date Title
JP5332374B2 (ja) 半導体装置
US9852928B2 (en) Semiconductor packages and modules with integrated ferrite material
US11206729B2 (en) Power circuit device
CN115249572A (zh) 磁部件和电力转换装置
WO2018185805A1 (ja) スイッチング素子駆動ユニット
US10290577B2 (en) Semiconductor device
JP2008235417A (ja) パワーモジュール
JP5782919B2 (ja) 半導体装置
US9190397B2 (en) Semiconductor device
US12074513B2 (en) Power conversion device
CN114080652A (zh) 表面安装的磁性组件模块
EP4432317A1 (en) Transformer arrangement
US20240203844A1 (en) Semiconductor device
US20220336149A1 (en) Ignition coil device for internal combustion engine
US20220084995A1 (en) Semiconductor device
JPH0718424U (ja) 変成器付混成回路
US20240097303A1 (en) Isolator
US20230370064A1 (en) Gate driver, insulation module, low-voltage circuit unit, and high-voltage circuit unit
JP6755212B2 (ja) スイッチ回路
WO2017013769A1 (ja) 半導体装置
CN117747265A (zh) 信号传送装置
JP2018164351A (ja) スイッチ回路
JP2008182144A (ja) パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130715

R150 Certificate of patent or registration of utility model

Ref document number: 5332374

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250