JP2001327171A - パワー半導体モジュールおよび高耐圧ｉｃ - Google Patents

Abstract

(57)【要約】 【課題】 ＰＭＷインバータ／コンバータに用いられる
ＩＰＭ及びＨＶＩＣへの入力信号線数を低減し、パワー
半導体モジュールの小型化、高信頼性化を図る。 【解決手段】 ＣＰＵ１４からＩＰＭ１３内の６ＰＷＭ
信号発生回路１３ｄへ、３個のＰＷＭ信号（ＰＷＭＵ，
ＰＷＭＶ，ＰＷＭＷ）と、全ての信号をオフするための
１個のＰＷＭＯＦＦ信号とが供給される。すると、６Ｐ
ＷＭ信号発生回路１３ｄによって、３個のＰＷＭ信号の
それぞれに基づいて、３個の位相反転信号が生成され
る。これにより、駆動回路１３ａは、６ＰＷＭ信号発生
回路１３ｄからフォトカプラ１３ｅを経て６個の信号を
入力し、インバータ部１３ｂの６個のＩＧＢＴをスイッ
チング制御する。よって、３個のＰＷＭ信号と１個のＰ
ＷＭＯＦＦ信号を入力して、６個のＰＷＭ信号を生成す
るパワー半導体モジュールを実現することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＷＭインバータ
およびＰＷＭコンバータの制御装置に関し、特に、制御
装置からの信号を受けて、インバータ用途およびコンバ
ータ用途に使用されるＩＰＭ（Intelligent Power Modu
le：以下略してＩＰＭ）及びその内部に搭載されるＨＶ
ＩＣ（High Voltage Integrated Circuit：以下略して
ＨＶＩＣ）に関する。

【０００２】

【従来の技術】３相交流モータを駆動する方式として、
ＰＷＭインバータ方式が広く使用されている。また、３
相交流電源から、直流電圧を得る方式として、ＰＷＭコ
ンバータ方式が広く使用されている。さらに、これらの
ＰＷＭインバータ用途およびＰＷＭコンバータ用途に
は、一般にＩＰＭが広く使用されている。通常、このよ
うなＩＰＭは、パワー回路や駆動回路や保護回路や事故
診断回路などによって構成される。

【０００３】パワー回路は、３相交流モータに駆動電流
を供給したり主直流電源を生成したりする回路であり、
ＩＧＢＴ（Insulated Gate Bipolar Transistor）など
のスイッチング素子と、スイッチング素子のスイッチオ
フ時のエネルギーを流すＦＷＤ(Free Wheel Diode)とに
よって構成されている。また、駆動回路はスイッチング
素子をスイッチング駆動するための回路である。さら
に、保護回路は、過電流保護や短絡保護や加熱保護や電
源電圧低下保護などの各種保護機能を有する回路であ
り、事故診断回路は、保護回路が作動した時のエラー信
号を外部のＣＰＵに伝えるための回路である。そして、
これらの回路は何れもＩＰＭ内部に収納されている。

【０００４】ＩＰＭを構成するこれらの各回路は、通
常、エポキシ樹脂などを材料とするケースに収納され、
スイッチング素子の高周波スイッチング時に発生する損
失を効果的に放熱するように設計がなされている。すな
わち、ＩＰＭの主な特長としては、低損失かつ高破壊
耐量、高速・高精度な保護による信頼性の向上、パ
ワーデバイスの周辺回路における効率的設計に基づく部
品点数の削減によって実現する、装置の小型化と生産性
の向上、などが挙げられる。また、ＰＷＭインバータ用
途のＩＰＭについては、例えば、オーム社発行『パワー
エレクトロニクス入門（改定３版）』２章９０頁など
に、その一例が記載されている。

【０００５】図７は、ＨＶＩＣを搭載しない従来のＩＰ
Ｍを用いたＰＷＭインバータの構成を示す回路図であ
る。尚、この回路図では保護回路及び事故診断回路は省
略してある。このＰＷＭインバータ回路は、ＡＣ電源７
１よりコンバータ７２を経て、直流電源がＩＰＭ７３の
インバータ部７３ｂに供給されている。尚、インバータ
部７３ｂはＵ相分のみが表示されているが、実際には、
Ｕ、Ｖ、Ｗ相によって構成されている。また、ＩＰＭ７
３には、インバータ部７３ｂと、インバータ部７３ｂを
駆動する駆動回路７３ａと、ブレーキ回路７３ｃとが内
蔵されている。さらに、ＣＰＵ７４より、フォトカプラ
７５で絶縁されて、６個のＰＷＭ信号が駆動回路７３ａ
に供給されている。そして、インバータ部７３ｂの出力
から３相ＡＣモータ７７へ３相電力が供給される。ま
た、ＩＰＭ７３とＣＰＵ７４とフォトカプラ７５へは共
通の電源７６から電力が供給されている。

【０００６】また、図９は、ＨＶＩＣを搭載しない従来
のＩＰＭを用いたＰＷＭコンバータの構成を示す回路図
である。尚、この回路図の場合も保護回路及び事故診断
回路は省略してある。ＩＰＭ９３には、コンバータ部９
３ｆと、コンバータ部９３ｆを駆動する駆動回路９３ａ
とが内蔵され、ＡＣ電源９１よりＩＰＭ９３のコンバー
タ部９３ｆに３相電力が供給されている。また、ＣＰＵ
９４より、フォトカプラ９５で絶縁されて、６個のＰＷ
Ｍ信号が駆動回路９３ａに供給されている。また、ＩＰ
Ｍ９３とＣＰＵ９４とフォトカプラ９５へは共通の電源
９６から電力が供給されている。

【０００７】基本的には、ＰＷＭインバータでも、ＰＷ
Ｍコンバータでも、ＩＰＭそのものの構成は同じであ
り、ＩＰＭに与えるＰＷＭ信号によって、インバータと
して使用するか、コンバータとして使用するかを選択し
て制御することができる。すなわち、従来の制御方式で
は、図７のＰＷＭインバータ用途でも、図９のＰＷＭコ
ンバータ用途でも、インバータ部７３ｂ及びコンバータ
部９３ｆの6個のＩＧＢＴ（ＩＵ，ＩＶ，ＩＷ，ＩＸ，
ＩＹ，ＩＺ）に対応して、ＩＰＭ７３またはＩＰＭ９３
へは、６個のＰＷＭ入力信号が送信されている。

【０００８】図７のＩＰＭ７３、または、図９のＩＰＭ
９３に入力する６個のＰＷＭ信号は、それぞれ、ＰＷＭ
Ｕ、ＰＷＭＶ、ＰＷＭＷ、ＰＷＭＸ、ＰＷＭＹ、ＰＷＭ
Ｚである。そして、ＰＷＭＵ、ＰＷＭＶ、ＰＷＭＷは高
電位側アームのＩＧＢＴ（ＩＵ，ＩＶ，ＩＷ）に対応す
るＰＷＭ信号であり、また、ＰＷＭＸ、ＰＷＭＹ、ＰＷ
ＭＺは低電位側アームのＩＧＢＴ（ＩＸ，ＩＹ，ＩＺ）
に対応するＰＷＭ信号である。また、ＰＷＭＵとＰＷＭ
Ｘ、ＰＷＭＶとＰＷＭＹ、ＰＷＭＷとＰＷＭＺが、それ
ぞれペアとして使用する高電位側アームと低電位側アー
ムのＩＧＢＴ（すなわち、ＩＵとＩＸ、ＩＶとＩＹ、Ｉ
ＷとＩＺ）に対応するＰＷＭ信号の組である。尚、図７
のＩＰＭ７３及び図９のＩＰＭ９３は、それぞれ、１次
側と２次側を電気的に絶縁するフォトカプラ７５、９５
を外部に設けた場合の例を示しているが、これらのフォ
トカプラ７５、９５を、それぞれのＩＰＭ７３、９３の
内部に設けてもよい。

【０００９】ところが、上述のような汎用されているＩ
ＰＭの殆どは、パワーチップとＩＣなどの電子部品を組
み合わせた構成であるため、高集積化や小型化には自ず
と限界がある。これを打開するために、これまで別々に
構成していた部品をＩＣに集積化する傾向があり、特
に、上下アームのＩＧＢＴをドライブするためのＨＶＩ
Ｃが既に実現されており、これらのＨＶＩＣがＩＰＭに
搭載され始めている。また、ＩＧＢＴのドライブ部をＨ
ＶＩＣとは別チップで構成する場合もあり、ＩＰＭ内部
の構成は、制御回路の誤動作の問題やパワー回路に発生
する熱を勘案しつつ最適設計がなされる。

【００１０】図８は、ＩＧＢＴのドライブ回路を内蔵し
たＨＶＩＣを搭載して、従来のＩＰＭを用いたＰＷＭイ
ンバータの構成を示す回路図である。この回路が、前述
の図７の回路と異なるところは、ＩＰＭ８３には、デッ
ドタイム発生回路８３ｄ及びレベルシフト回路８３ｅが
内蔵されているところである。すなわち、ＩＰＭ８３
は、インバータ部８３ｂとブレーキ部８３ｃとＨＶＩＣ
８８とによって構成され、さらに、ＨＶＩＣ８８には、
駆動回路８３ａとデッドタイム発生回路８３ｄとレベル
シフト回路８３ｅとが内蔵されている。また、ＣＰＵ８
４からデッドタイム発生回路８３ｄに対して、６個のＰ
ＷＭ信号、すなわち、ＰＷＭＵ、ＰＷＭＶ、ＰＷＭＷ、
ＰＷＭＸ、ＰＷＭＹ、ＰＷＭＺが供給されている。した
がって、図８のように、ＨＶＩＣ８８をＩＰＭ８３に内
蔵して使用する方法では、ＩＰＭ８３の駆動回路８３ａ
の入力側には、図７に示すような、信号を電気的に絶縁
して伝達するためのフォトカプラを必要としない利点が
ある。尚、ＩＰＭ８３の周辺部分については、図７はと
符合は異るが、構成については全て同じであるので説明
は省略する。

【００１１】

【発明が解決しようとする課題】しかしながら、前述の
ように、ＨＶＩＣをＩＰＭに内蔵した回路においても、
依然として、入力するＰＷＭ信号は６個必要となる。と
ころが、今日のように、ＩＰＭの高集積化や小型化がさ
らに必要となる状況においては、ＩＰＭおよびＨＶＩＣ
の入力信号線の数をさらに低減して、ＩＰＭパッケージ
の小型化並びにＩＰＭのインターフェイスの簡素化に繋
げることが望まれている。

【００１２】また、前述のようにＨＶＩＣをＩＰＭに内
蔵する場合は、基本的には、電気的に絶縁することを必
要としないが、実際の使用状況においては、安全上の観
点からフォトカプラなどで絶縁する場合が多い。このよ
うな場合についても、ＩＰＭおよびＨＶＩＣの入力信号
線の数を、さらに低減することができれば、高価な高速
フォトカプラの使用数を削減することが可能になり、一
層のコストダウンを図ることができる。ところが、現状
では、３相ＡＣモータの駆動方式においては、図７、図
８に示すようなインバータ部、および、図９に示すよう
なコンバータ部のＩＧＢＴの個数に対応して、ＰＷＭの
入力信号数は6個必要となり、これらの信号数を低減す
ることができない。

【００１３】本発明はこのような事情に鑑みてなされた
ものであり、その目的は、ＰＷＭインバータやＰＷＭコ
ンバータに用いられるＩＰＭ及びＨＶＩＣへの入力信号
線の本数を低減し、もって、３相モータ駆動システム全
体の小型化及び高信頼性化を図ることにある。

【００１４】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明のパワー半導体モジュールは、高電位側に
接続されたパワー半導体素子と低電位側に接続されたパ
ワー半導体素子とを交互にスイッチング制御して所定の
電流出力を行うパワー半導体モジュールにおいて、入力
された制御信号の位相を反転させて反転信号を生成する
反転信号生成手段を備え、入力された制御信号と、前記
反転信号生成手段が生成した反転信号と、全ての前記パ
ワー半導体素子のスイッチング信号をオフにする１個の
パルスオフ信号とを用いて、前記パワー半導体素子をス
イッチング制御することを特徴とするものである。

【００１５】すなわち、本発明は、高電位側に接続され
たパワー半導体素子のスイッチング信号と低電位側に接
続されたパワー半導体素子のスイッチング信号とは、位
相が１８０度反転していることに着目してなされたもの
である。したがって、本発明のパワー半導体モジュール
によれば、入力する制御信号線は、全パワー半導体素子
のスイッチング信号数の半分にすることができる。そし
て、パワー半導体モジュール内部の制御回路によって、
それぞれの制御信号に対応する反転信号を生成して、全
てのパワー半導体素子に対応するスイッチング信号を取
得している。しかし、全てのスイッチング信号を一括し
てオフにするパルスオフ信号が１個必要となる。したが
って、本発明のパワー半導体モジュールに入力される信
号線の本数は、全パワー半導体素子のスイッチング信号
線数の半分プラス１本でよいことになる。しかも、本発
明によれば、パワー半導体モジュール内部の機能を低下
させることなく、入力信号線の本数を低減することがで
きる。

【００１６】また、本発明に係るパワー半導体モジュー
ルは、ＰＷＭインバータ方式またはＰＷＭコンバータ方
式で使用されるパワー半導体素子と、前記パワー半導体
素子を駆動する駆動回路とを内蔵するパワー半導体モジ
ュールにおいて、入力された３個のＰＷＭ制御信号と、
全ての前記パワー半導体素子のスイッチング信号をオフ
にする１個のパルスオフ信号とを用いて、前記駆動回路
を動作させる信号を発生する信号発生回路を備えたこと
を特徴とするものである。

【００１７】本発明のパワー半導体モジュールによれ
ば、入力される制御信号線は、従来の全パワー半導体素
子のスイッチング信号線数の半分プラス１本でよいこと
になり、３相ＰＷＭインバータまたは３相ＰＷＭコンバ
ータに用いることにより、パワー半導体モジュールへ入
力されるパワー半導体素子の制御信号として、３個のＰ
ＷＭ信号と１個の全パワー半導体素子のパルスオフ信号
との合計４個の信号線で済むことになる。すなわち、従
来、３相ＰＷＭインバータ方式および３相ＰＷＭコンバ
ータ方式の場合、パワー半導体モジュールのＰＷＭ入力
信号は６個必要であったが、本発明により、これを４個
の信号線で置き換えることができる。このようにして、
パワー半導体モジュールの入力端子数を２個低減するこ
とができ、パワー半導体モジュールの小型化やコストダ
ウンを図ることができる。さらには、インバータシステ
ムおよびコンバータシステム全体の小型化やコストダウ
ン、並びに信頼性の向上を図ることができる。また、安
全上の観点から、電気的に絶縁するために高価な高速フ
ォトカプラを信号線間に使用することが多いが、このよ
うなフォトカプラの数を６個から４個に削減することが
できるため、更なるコストダウンと信頼性の向上が図れ
る。

【００１８】また、本発明のパワー半導体モジュール
は、前記信号発生回路が、入力されたＰＷＭ制御信号の
オン期間と、該ＰＷＭ制御信号に対応するＰＷＭ反転信
号のオン期間とが重畳しない期間であるデッドタイムを
生成するデッドタイム生成手段とを備え、前記信号発生
回路が、デッドタイム生成手段により生成した３個のＰ
ＷＭ制御信号および３個のＰＷＭ反転信号と、全ての前
記パワー半導体素子のスイッチング信号をオフにする１
個のパルスオフ信号とを用いて、前記駆動回路を動作さ
せることを特徴とするものである。

【００１９】このようなパワー半導体モジュールによれ
ば、ＰＷＭインバータまたはＰＷＭコンバータを構成す
る上下アームのパワー半導体素子が、同時にオンしない
ように、ＰＷＭ制御信号とこれに対応するＰＷＭ反転信
号毎にデッドタイムを設けている。したがって、スイッ
チング信号の信頼性が高いパワー半導体モジュールを実
現することができる。

【００２０】また、本発明のパワー半導体モジュール
は、前記パワー半導体モジュールの動作保護を行う保護
回路と、前記パワー半導体モジュールの故障時に異常信
号を送出する事故診断回路との、少なくとも一つを内蔵
していることを特徴とするものである。

【００２１】このようなパワー半導体モジュールによれ
ば、パワー半導体素子などの過電流保護や短絡保護や加
熱保護や電源電圧低下保護などの各種保護機能を有する
保護回路や、保護回路が作動した時のエラー信号を外部
のＣＰＵに伝えるための事故診断回路を備えているの
で、信頼性の向上を図ることができると共に、故障時に
いち早い対応を行うことができる。

【００２２】また、本発明のパワー半導体モジュール
は、前記信号発生回路の出力側に、入力されたＰＷＭ制
御信号の電圧レベルをシフトするレベルシフト回路を備
え、前記信号発生回路が、前記パワー半導体素子に印加
される直流線間電圧より高い耐圧のＩＣに搭載されてい
ることを特徴とするものであり、このようなパワー半導
体モジュールによれば、安全性、信頼性に優れたものと
なる。

【００２３】また、本発明の高耐圧ＩＣは、ＰＷＭイン
バータ方式もしくはＰＷＭコンバータ方式で使用される
パワー半導体素子を駆動する高耐圧ＩＣにおいて、前記
高耐圧ＩＣへの入力制御信号として、３個のＰＷＭ制御
信号と、全ての前記パワー半導体素子のスイッチング信
号をオフにする１個のパルスオフ信号とを用いることを
特徴とするものである。

【００２４】このような高耐圧ＩＣによれば、３相ＰＷ
Ｍインバータまたは３相ＰＷＭコンバータに用いれば、
高耐圧ＩＣへ入力するパワー半導体素子の制御信号とし
て、３個のＰＷＭ信号と１個の全パワー半導体素子のパ
ルスオフ信号との、合計４個の信号線で済むことにな
る。すなわち、従来、３相ＰＷＭインバータ方式および
３相ＰＷＭコンバータ方式の場合、高耐圧ＩＣのＰＷＭ
入力信号としては６個使用していたが、本発明により、
これを４個の信号線で置き換えることができる。このよ
うにして、高耐圧ＩＣの入力端子数を２個低減すること
ができ、高耐圧ＩＣの小型化やコストダウンを図ること
ができる。

【００２５】また、本発明の高耐圧ＩＣは、入力された
ＰＷＭ制御信号のオン期間と、該ＰＷＭ制御信号に対応
するＰＷＭ反転信号のオン期間とが重畳しない期間であ
るデッドタイムを生成するデッドタイム生成手段を備
え、デッドタイム生成手段により生成した３個のＰＷＭ
制御信号および３個のＰＷＭ反転信号と、全ての前記パ
ワー半導体素子のスイッチング信号をオフにする１個の
パルスオフ信号とを用いて、前記駆動回路を動作させる
信号発生回路を備えたことを特徴とするものである。

【００２６】このような高耐圧ＩＣによれば、３相ＰＷ
Ｍインバータまたは３相ＰＷＭコンバータを構成する上
下アームのパワー半導体素子が、同時にオンしないよう
に、ＰＷＭ制御信号とこれに対応するＰＷＭ反転信号毎
にデッドタイムを設けるため、スイッチング信号の信頼
性が高い高耐圧ＩＣを実現することができる。

【００２７】また、本発明の高耐圧ＩＣは、前記高耐圧
ＩＣの動作保護を行う保護回路と、前記高耐圧ＩＣの故
障時に異常信号を送出する事故診断回路との、少なくと
も一つを内蔵していることを特徴とするものである。

【００２８】このような高耐圧ＩＣによれば、パワー半
導体素子などの過電流保護や短絡保護や加熱保護や電源
電圧低下保護などの各種保護機能を有する保護回路や、
保護回路が作動した時のエラー信号を外部のＣＰＵに伝
えるための事故診断回路を備えているので、信頼性の向
上を図ることができると共に、故障時にいち早い対応を
行うことができる。

【００２９】

【発明の実施の形態】以下、図面を用いて、本発明の実
施の形態を詳細に説明するが、先ず、前述の図７〜図９
のにおけるＩＰＭ及びＨＶＩＣの機能を低下させること
なく、ＩＰＭ及びＨＶＩＣへの入力信号数を減らす方法
の概要について述べる。図１０は、図７及び図９におけ
る従来方式においてＨＶＩＣを有しないＩＰＭに入力す
るＰＷＭＵ信号とＰＷＭＸ信号のタイミング波形図であ
る。尚、これらのＰＷＭ信号において、“Ｈｉｇｈ“が
アクティブな信号である。また、２つの信号ＰＷＭＵと
ＰＷＭＸとの間には、デッドタイム（以下、ＤＴとい
う）が設けられている。このＤＴは、インバ―タ部の上
下のアームのＩＧＢＴ（ＩＵとＩＸ）が同時にオンしな
いように設けられた信号休止期間である。ＤＴの値は、
駆動回路での伝搬遅延のばらつきなどを考慮して決めら
れている。

【００３０】図１１は、図８における従来方式の、ＨＶ
ＩＣを搭載したＩＰＭに入力するＰＷＭＵ信号とＰＷＭ
Ｘ信号のタイミング波形図である。この波形の場合は、
ＩＰＭ８３に内蔵されたＨＶＩＣ８８にデッドタイム発
生回路８３ｄが設けられているので、ＩＰＭ８３へ入力
するＰＷＭＵ信号とＰＷＭＶ信号との間にはＤＴを設け
ないで、完全な反転信号となっている。

【００３１】すなわち、図１０のＤＴ期間で２個の信号
を共にオフさせる場合を除いて、図１０、図１１に示す
ように、多くの用途では、ＰＷＭＵとＰＷＭＸは常にオ
ンとオフが互いに反転した状態で入力される。このた
め、これを１つの信号（例えばＰＷＭＵ信号）をＩＰＭ
に入力して、ＩＰＭ内部でＰＷＭＵ信号とこれを反転さ
せたＰＷＭＸ信号とに分けることが可能である。この場
合には、ＰＷＭＵ信号とＩＰＭ内部で作られたＰＷＭＸ
信号との間には、インバータ部またはコンバータ部の上
下アームのＩＧＢＴ（ＩＵとＩＸ）が同時にオンしない
ように、デッドタイム発生回路によってＤＴを設ける。
また、他の組の信号ＰＷＭＶとＰＷＭＹ、及びＰＷＭＷ
とＰＷＭＺについても、互いに反転した信号であるの
で、それぞれ１個ずつのＰＷＭ信号、すなわちＰＷＭＶ
及びＰＷＭＷをＩＰＭに入力すれば、ＰＷＭＶとＰＷＭ
Ｙの組の信号及びＰＷＭＷとＰＷＭＺの組の信号を生成
することができる。

【００３２】しかし、このような信号方式では、ＩＰＭ
内部の6個のＰＷＭ信号を全てオフさせたい場合、ＩＰ
Ｍに入力する３個の信号ＰＷＭＵ、ＰＷＭＶ、ＰＷＭＷ
だけではオフさせることができない。すなわち、点弧信
号を消弧するための消弧信号としてもう１個の入力信号
が必要となる。以下、この消弧信号を『ＰＷＭＯＦＦ』
と名づける。このような信号構成をとれば、ＩＰＭおよ
びＨＶＩＣのＰＷＭ入力信号として、従来６個使用して
いた信号を、３個のＰＷＭ入力信号と１個のＰＷＭＯＦ
Ｆ信号の合計４個の入力信号によって、インバータまた
はコンバータをスイッチング動作させることができる。
よって、従来の方式に比べて、ＩＰＭおよびＨＶＩＣの
信号端子数を２個削減することができる。

【００３３】次に、図面を用いて、本発明のＩＰＭを用
いたＰＷＭインバータあるいはＰＷＭコンバータの具体
的な実施の形態の幾つかを説明する。 実施の形態１．図１は、本発明の第１の実施の形態にお
けるパワー半導体モジュールの構成を示す回路図であ
る。第１の実施の形態は、レベルシフト機能を有するＨ
ＶＩＣを搭載しないＩＰＭを使用したＰＷＭインバータ
について説明する。

【００３４】図１において、このＰＷＭインバータ回路
は、ＡＣ電源１１よりコンバータ１２を経て、直流電源
がＩＰＭ１３のインバータ部１３ｂに供給されている。
尚、インバータ部１３ｂはＵ相のみが表示されている
が、実際にはＵ，Ｖ，Ｗ相によって構成されている。ま
た、ＩＰＭ１３には、インバータ部１３ｂと、このイン
バータ部１３ｂを駆動する駆動回路１３ａと、ブレーキ
回路１３ｃと、６個のＰＷＭ信号を発生する６ＰＷＭ信
号発生回路１３ｄと、フォトカプラ１３ｅとが内蔵され
ている。そして、ＣＰＵ１４からＩＰＭ１３の６ＰＷＭ
信号発生回路１３ｄに対して、３個のＰＷＭ信号、すな
わちＰＷＭＵ，ＰＷＭＶ，ＰＷＭＷ信号と、これらの信
号をオフするためのＰＷＭＯＦＦ信号とが供給されてい
る。さらに、インバータ部１３ｂの出力から３相ＡＣモ
ータ１７へ３相電力が供給されている。また、ＩＰＭ１
３とＣＰＵ１４とへは共通の電源１６から電力が供給さ
れている。

【００３５】すなわち、図１のＰＷＭインバータ回路に
おいて、ＩＰＭ１３は、従来のような６個のＰＷＭ入力
信号ではなく、３個のＰＷＭ信号（すなわち、ＰＷＭ
Ｕ、ＰＷＭＶ、ＰＷＭＷ）と、全てのＰＷＭ入力信号を
ＩＰＭ１３の内部でオフ状態にするための１個のＰＷＭ
ＯＦＦ信号との、合計４個の信号線を備えている。そし
て、６ＰＷＭ信号発生回路１３ｄによって、３個のＰＷ
Ｍ信号（ＰＷＭＵ、ＰＷＭＶ、ＰＷＭＷ）と、１個のＰ
ＷＭＯＦＦ信号とから、６個のＰＷＭ信号を生成してい
る。

【００３６】図６は、本発明の実施の形態において、３
個のＰＷＭ入力信号と１個のＰＷＭＯＦＦ信号から、６
個のＰＷＭ信号を発生させる６ＰＷＭ信号発生回路の一
例を示す回路図である。すなわち、Ｕ相について説明す
ると、入力されたＰＷＭＵ信号は、そのままの信号と、
インバータＩＣ６１ｕによって１８０度位相反転された
信号との、２つの信号に分けられて、デッドタイム発生
回路６３ｕに供給される。さらに、デッドタイム発生回
路６３ｕで、２つの信号のオン期間が重畳しないよう
に、デッドタイム（ＤＴ）が生成されて出力される。そ
して、ＰＷＭＯＦＦ信号が入力されていないときは、２
つの信号は、ＡＮＤ回路６４ｕ及びＡＮＤ回路６４ｘよ
り、それぞれ、ＰＷＭＵ信号と１８０度位相反転したＰ
ＷＭＸ信号として出力される。

【００３７】このようにして、通常はＰＷＭＵ信号とＰ
ＷＭＸ信号が出力されるが、ＰＷＭＯＦＦ信号が入力さ
れると、インバータＩＣ６２で反転された信号が”ＬＯ
Ｗ”信号としてＡＮＤ回路６４ｕ、６４ｘに入力される
ので、デッドタイム発生回路６３ｕからの２つの信号は
送出されない。尚、入力されたＰＷＭＶ信号及びＰＷＭ
Ｗ信号についても、全く同様の動作によって、それぞ
れ、ＰＷＭＶ信号と１８０度位相反転したＰＷＭＹ信
号、及びＰＷＭＷ信号と１８０度位相反転したＰＷＭＺ
信号が生成されて出力される。

【００３８】尚、図１に示す第１の実施の形態の構成で
は、６ＰＷＭ信号発生回路１３ｄと駆動回路１３ａとの
間に、信号を電気的に絶縁して伝えるための、例えばフ
ォトカプラ１３ｅが必要となる。従って、前述の図７に
おける従来技術よりも多くの部品をＩＰＭ内部に搭載す
ることになるが、本発明の課題であるＩＰＭの入力端子
数を、従来より２個削減することが実現できる。

【００３９】また、ＩＰＭ１３には、パワー半導体素子
の動作保護を行う保護回路や故障時に異常信号をＣＰＵ
等に送出する事故診断回路を設けることができる。保護
回路は、過電流保護、短絡保護、加熱保護、制御電源電
圧低下保護の機能をそれぞれ内蔵するようにしたもので
ある。 （１）過電流保護，短絡保護 過電流は、ＩＧＢＴチップに電流検出用に全セルの（１
／数千）程度の電流センス部を設け、順方向のコレクタ
電流を監視し、一定レベルが一定期間以上連続した場合
に、制御入力の受付を停止し、ＩＧＢＴへのゲート出力
をソフト遮断し、同時に事故診断回路により、一定期間
外部にアラーム信号を出す。このときに、システム停止
していなければ、アラーム信号停止後、エラーとなる要
因が取り除かれていれば、ＩＰＭは自己復帰し、通常ス
イッチングを再開する。過電流と短絡は、ＩＧＢＴのセ
ンスに流れる電流の抵抗での分圧比と、そのレベルに至
るまでの時間で区別する。これはターンオン時のリカバ
リ電流での保護動作を防止するためである。ゲートをソ
フト遮断するのは、コレクタ電流の遮断によるサージ電
圧を制御するためと、コレクタ電流自体を抑制してＩＧ
ＢＴに加わる損失を低減するためである。なお、短絡動
作の場合のピーク電流を抑えて、短絡耐量を向上させる
ための高速応答の電流検出回路を内蔵させることもでき
る。

【００４０】（２）加熱保護 加熱保護は、ＩＰＭのパワー基板上に内蔵したサーミス
タや半導体チップで温度を検出し、設定温度を一定時間
以上越えたときにゲート信号を遮断する。保護動作シー
ケンスは、基本的には過電流保護と同じであるが、保護
の解除レベルと遮断レベルにはヒステリシスがあるた
め、その間は遮断状態を継続するようにする。

【００４１】（３）制御電源電圧低下保護 ＩＧＢＴはゲート電圧が不足すると飽和電圧が増加し、
異常な温度上昇を招くことがある。この対策としてＩＰ
Ｍの制御ＩＣの電源電圧を監視し、基準電圧以下の状態
が一定時間以上継続した場合に、ゲート信号を遮断す
る。シーケンスや遮断の継続は加熱保護と同じである。

【００４２】実施の形態２．次に、本発明における第２
の実施の形態について説明する。図２はＨＶＩＣを搭載
したＩＰＭを用いたＰＷＭインバータの構成を示す回路
図である。この回路が図１に示す第１の実施の形態の回
路と異なるところは、ＩＰＭ２３にＨＶＩＣ２８が搭載
され、且つ、このＨＶＩＣ２８に駆動回路２３ａと６Ｐ
ＷＭ信号発生回路２３ｄ及びレベルシフト回路２３ｅが
内蔵されているところである。尚、ＩＰＭ２３がインバ
ータ部２３ｂとブレーキ回路２３ｃを搭載しているとこ
ろと、ＩＰＭ２３の周辺回路については、符号のみが異
なっているが、図１と全く同じ構成であるのでその説明
は省略する。また、保護回路や事故診断回路についても
実施の形態１に説明したものと同じであり、ここでの説
明を省略する。

【００４３】図２において、インバータ部２３ｂのＩＧ
ＢＴをドライブするために、ＣＰＵ２４よりＨＶＩＣ２
８の６ＰＷＭ信号発生回路２３ｄに対して、３個のＰＷ
Ｍ信号（ＰＷＭＵ、ＰＷＭＶ、ＰＷＭＷ）と１個のＰＷ
ＭＯＦＦ信号とを入力し、６ＰＷＭ信号発生回路２３ｄ
によって６個のＰＷＭ信号を生成している。尚、６ＰＷ
Ｍ信号発生回路２３ｄの内部構成は、第１の実施の形態
と同様、図６に示す回路であり、６個のＰＷＭ信号の生
成過程も前述と同じであるのでその説明は省略する。

【００４４】また、図２における第２の実施の形態の回
路は、図８の従来例の回路のデッドタイム発生回路８３
ｄを、６ＰＷＭ信号発生回路２３ｄに置き換えたところ
のみが異なっている。したがって、第２の実施の形態の
ＩＰＭ２３は、図８の従来例のＩＰＭ８３に比べて、チ
ップ面積の増加もごく僅かなものとなり、第１の実施の
形態で述べたようなＩＰＭ内部の部品点数の増加は生じ
ない。したがって、第２の実施の形態では、ＩＰＭの部
品を増加させることなく、従来のＩＰＭおよびＨＶＩＣ
を用いたＰＷＭインバータの構成に対して、信号入力の
端子数を２個削減することが可能となる。

【００４５】実施の形態３．次に、本発明における第３
の実施の形態について説明する。図３はＨＶＩＣを搭載
したＩＰＭを用いたＰＷＭインバータの構成を示す回路
図である。この実施の形態は、ＩＰＭおよびその内部に
搭載されるＨＶＩＣの構成については、符号のみは異な
るが、図２のＩＰＭ及びＨＶＩＣの構成と全く同じであ
る。前述のように、ＨＶＩＣをＩＰＭに搭載することに
よって、電気的に絶縁して信号を伝達するためのフォト
カプラなどの絶縁手段が不要になったとは言え、実際に
は、安全上の観点から、フォトカプラなどをＩＰＭの入
力側に取り付けることが多い。したがって、図３に示す
第３の実施の形態は、図２に示す第２の実施の形態に対
して、フォトカプラ３５が追加されている。この実施の
形態の場合、図７の従来例のＩＰＭに対し、入力信号数
が２個少ないため、高価な高速フォトカプラ数を２個削
減できるという利点がある。なお、保護回路や事故診断
回路については、実施の形態１に説明したものと同じで
あり、ここでの説明を省略する。

【００４６】実施の形態４．次に、本発明における第４
の実施の形態について説明する。図４はＨＶＩＣを搭載
したＩＰＭを用いたＰＷＭコンバータの構成を示す回路
図である。この実施の形態は、ＩＰＭ及びその内部に搭
載されるＨＶＩＣの構成については、符号は異なるが、
図２に示す第２の実施の形態のＩＰＭ及びＨＶＩＣの構
成と殆ど同じである。但し、この実施の形態のＰＷＭコ
ンバータでは、ＰＷＭインバータで必要であったブレー
キ回路は不要となる。この実施の形態のＰＷＭコンバー
タは、ＣＰＵから３個のＰＷＭ信号（ＰＷＭＵ、ＰＷＭ
Ｖ、ＰＷＭＷ）と１個のＰＷＭＯＦＦ信号とを入力し
て、６ＰＷＭ信号発生回路４３ｄで６個のＰＷＭ信号を
生成する。そして、駆動回路４３ａによって、生成され
た６個のＰＷＭ信号で各ＩＧＢＴ（ＩＵ，ＩＶ，ＩＷ，
ＩＸ，ＩＹ，ＩＺ）を制御し、ＡＣ電源４１からの電力
を直流変換して直流電源ラインに供給している。なお、
保護回路や事故診断回路については、実施の形態１に説
明したものと同じであり、ここでの説明を省略する。

【００４７】実施の形態５．次に、本発明における第５
の実施の形態について説明する。図５はＨＶＩＣを搭載
したＩＰＭを用いたＰＷＭコンバータの構成を示す回路
図である。この実施の形態のＩＰＭ５３およびその内部
に搭載されるＨＶＩＣ５８の構成については、符号のみ
は異なるが、図４における構成と全く同じである。前述
のように、ＨＶＩＣをＩＰＭに搭載することによって、
電気的に絶縁して信号を伝達するためのフォトカプラな
どの絶縁手段が不要になったとは言え、実際には、安全
上の観点から、フォトカプラなどをＩＰＭの入力側に取
り付けることが多い。したがって、図５に示す第５の実
施の形態は、図４に示す第４の実施の形態に対して、フ
ォトカプラ５５が追加されている。この実施の形態の場
合、図９の従来例のＩＰＭに対し、入力信号数が２個少
ないため、高価な高速フォトカプラ数を２個削減できる
という利点がある。なお、保護回路や事故診断回路につ
いては、実施の形態１に説明したものと同じであり、こ
こでの説明を省略する。

【００４８】

【発明の効果】以上説明したように、本発明によれば、
ＰＷＭインバータ用途もしくはＰＷＭコンバータ用途で
使用されるＩＰＭおよびＨＶＩＣのＰＷＭ入力信号を、
従来の６個のＰＷＭ信号より、３個のＰＷＭ信号と１個
のＰＷＭＯＦＦ信号の合計４個の信号に削減することが
できる。このように、ＩＰＭおよびＨＶＩＣへの入力端
子を、従来よりも２端子減らすことによって、ＩＰＭお
よびＨＶＩＣの小型化及び低コスト化の実現が可能とな
る。さらに、ＩＰＭを使用するＰＷＭインバータシステ
ム及びＰＷＭコンバータシステム全体を簡素化すること
ができ、もって、高信頼性化並びに低コスト化を図るこ
とができる。特に、ＨＶＩＣを搭載したＩＰＭでは、Ｉ
ＰＭ内部の部品を増加させることなく、６個のＰＷＭ入
力信号を、３個のＰＷＭ信号と１個のＰＷＭＯＦＦ信号
に置き換えることができるので、小型且つ低コスト化並
びに高信頼性化の実現への効果は極めて大きい。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態におけるＨＶＩＣを
搭載しないＩＰＭを用いたＰＷＭインバータの構成を示
す回路図である。

【図２】本発明の第２の実施の形態におけるＨＶＩＣを
搭載したＩＰＭを用いたＰＷＭインバータの構成を示す
回路図である。

【図３】本発明の第３の実施の形態におけるＨＶＩＣを
搭載したＩＰＭを用いたＰＷＭインバータの構成を示す
回路図である。

【図４】本発明の第４の実施の形態におけるＨＶＩＣを
搭載したＩＰＭを用いたＰＷＭコンバータの構成を示す
回路図である。

【図５】本発明の第５の実施の形態におけるＨＶＩＣを
搭載したＩＰＭを用いたＰＷＭコンバータの構成を示す
回路図である。

【図６】本発明の実施の形態において、６個のＰＷＭ信
号を発生させる６ＰＷＭ信号発生回路の一例を示す回路
図である。

【図７】ＨＶＩＣを搭載しない従来のＩＰＭを用いたＰ
ＷＭインバータの構成を示す回路図である。

【図８】ＨＶＩＣを搭載した従来のＩＰＭを用いたＰＷ
Ｍインバータの構成を示す回路図である。

【図９】ＨＶＩＣを搭載しない従来のＩＰＭを用いたＰ
ＷＭコンバータの構成を示す回路図である。

【図１０】ＨＶＩＣを搭載しないＩＰＭに入力されるＰ
ＷＭＵ信号とＰＷＭＸ信号のタイミング波形図である。

【図１１】ＨＶＩＣを搭載したＩＰＭに入力されるＰＷ
ＭＵ信号とＰＷＭＸ信号のタイミング波形図である。

【符号の説明】

１１、２１、３１、４１、５１、７１、８１、９１ Ａ
Ｃ電源 １２、２２、３２、７２、８２ コンバータ １３、２３、３３、４３、５３、７３、８３、９３ Ｉ
ＰＭ １３ａ、２３ａ、３３ａ、４３ａ、５３ａ、７３ａ、８
３ａ、９３ａ 駆動回路 １３ｂ、２３ｂ、３３ｂ、７３ｂ、８３ｂ インバータ
部 １３ｃ、２３ｃ、３３ｃ、７３ｃ、８３ｃ ブレーキ回
路 １３ｄ、２３ｄ、３３ｄ、４３ｄ、５３ｄ ６ＰＷＭ信
号発生回路 １３ｅ、３５、５５、７５、９５ フォトカプラ １４、２４、３４、４４、５４、７４、８４、９４ Ｃ
ＰＵ １６、２６、３６、４６、５６、７６、８６、９６ 電
源 １７、２７、３７、７７、８７ ３相ＡＣモータ ２８、３８、４８、５８、８８ ＨＶＩＣ ２３ｅ、３３ｅ、４３ｅ、５３ｅ、８３ｅ レベルシフ
ト回路 ４３ｆ、５３ｆ、９３ｆ コンバータ部 ６１ｕ、６１ｖ、６１ｗ、６２ インバータＩＣ ６３ｕ、６３ｖ、６３ｗ、８３ｄ デッドタイム発生回
路 ６４ｕ、６４ｘ、６４ｖ、６４ｙ、６４ｗ、６４ｚ Ａ
ＮＤ回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H006 BB05 CA01 CA07 CA12 CA13 CB01 CB08 CC02 DB03 DB07 FA02 FA03 FA04 5H007 BB06 CA01 CB05 CC07 CC12 CC23 DB03 DB12 EA02 FA01 FA02 FA03 FA09 FA13

Claims (8)

【特許請求の範囲】
1. 【請求項１】 高電位側に接続されたパワー半導体素子
   と低電位側に接続されたパワー半導体素子とを交互にス
   イッチング制御して所定の電流出力を行うパワー半導体
   モジュールにおいて、 入力された制御信号の位相を反転させて反転信号を生成
   する反転信号生成手段を備え、入力された制御信号と、
   前記反転信号生成手段が生成した反転信号と、全ての前
   記パワー半導体素子のスイッチング信号をオフにする１
   個のパルスオフ信号とを用いて、前記パワー半導体素子
   をスイッチング制御することを特徴とするパワー半導体
   モジュール。
2. 【請求項２】 ＰＷＭインバータ方式またはＰＷＭコン
   バータ方式で使用されるパワー半導体素子と、前記パワ
   ー半導体素子を駆動する駆動回路とを内蔵するパワー半
   導体モジュールにおいて、 入力された３個のＰＷＭ制御信号と、全ての前記パワー
   半導体素子のスイッチング信号をオフにする１個のパル
   スオフ信号とを用いて、前記駆動回路を動作させる信号
   を発生する信号発生回路を備えたことを特徴とするパワ
   ー半導体モジュール。
3. 【請求項３】 前記信号発生回路は、入力されたＰＷＭ
   制御信号のオン期間と、該ＰＷＭ制御信号に対応するＰ
   ＷＭ反転信号のオン期間とが重畳しない期間であるデッ
   ドタイムを生成するデッドタイム生成手段を備え、 前記信号発生回路は、デッドタイム生成手段により生成
   した３個のＰＷＭ制御信号および３個のＰＷＭ反転信号
   と、全ての前記パワー半導体素子のスイッチング信号を
   オフにする１個のパルスオフ信号とを用いて、前記駆動
   回路を動作させることを特徴とする請求項２に記載のパ
   ワー半導体モジュール。
4. 【請求項４】 前記パワー半導体モジュールの動作保護
   を行う保護回路と、前記パワー半導体モジュールの故障
   時に異常信号を送出する事故診断回路との、少なくとも
   一つを内蔵していることを特徴とする請求項１乃至請求
   項３のいずれかに記載のパワー半導体モジュール。
5. 【請求項５】 前記信号発生回路の出力側に、入力され
   たＰＷＭ制御信号の電圧レベルをシフトするレベルシフ
   ト回路を備え、 前記信号発生回路が、前記パワー半導体素子に印加され
   る直流線間電圧より高い耐圧のＩＣに搭載されているこ
   とを特徴とする請求項１乃至請求項４の何れかに記載の
   パワー半導体モジュール。
6. 【請求項６】 ＰＷＭインバータ方式もしくはＰＷＭコ
   ンバータ方式で使用されるパワー半導体素子を駆動する
   高耐圧ＩＣにおいて、 前記高耐圧ＩＣへの入力制御信号として、３個のＰＷＭ
   制御信号と、全ての前記パワー半導体素子のスイッチン
   グ信号をオフにする１個のパルスオフ信号とを用いるこ
   とを特徴とする高耐圧ＩＣ。
7. 【請求項７】 入力されたＰＷＭ制御信号のオン期間
   と、該ＰＷＭ制御信号に対応するＰＷＭ反転信号のオン
   期間とが重畳しない期間であるデッドタイムを生成する
   デッドタイム生成手段を備え、デッドタイム生成手段に
   より生成した３個のＰＷＭ制御信号および３個のＰＷＭ
   反転信号と、全ての前記パワー半導体素子のスイッチン
   グ信号をオフにする１個のパルスオフ信号とを用いて、
   前記駆動回路を動作させる信号発生回路を備えたことを
   特徴とする請求項６に記載の高耐圧ＩＣ。
8. 【請求項８】 前記高耐圧ＩＣの動作保護を行う保護回
   路と、前記高耐圧ＩＣの故障時に異常信号を送出する事
   故診断回路との、少なくとも一つを内蔵していることを
   特徴とする請求項６または請求項７に記載の高耐圧Ｉ
   Ｃ。