JP2016181986A - インバータ回路 - Google Patents

Abstract

【課題】回路を増大させずにスイッチング素子をソフト遮断するインバータ回路を提供する。
【解決手段】異常検出回路３と、オフ制御信号を出力する通常信号生成部４１−１（４１−２）と、異常検出時にソフト遮断制御信号を出力するソフト遮断信号生成部４２−１（４２−２）とを含む信号生成回路４と、オフ制御信号の入力時に通常オフかソフト遮断かをソフト遮断制御信号の有無から判定する信号判定部５１−１（５１−２）と、通常オフ判定時にオフ駆動信号を出力する通常駆動部５２−１（５２−２）と、ソフト遮断判定時にソフト遮断駆動信号を出力するソフト遮断駆動部５３−１（５３−２）とを含む駆動回路５−１（５−２）と、信号生成回路４と駆動回路５−１（５−２）とを電気的に絶縁し、入力された、オフ制御信号及びソフト遮断制御信号を信号判定部５１−１（５１−２）へ出力する絶縁素子６−１（６−２）とを備えて、インバータ回路１を構成する。
【選択図】図１

Description

本発明は、インバータ回路に関する。

インバータ回路では、通常（正常）動作時には、低電圧側の信号生成回路は、スイッチング素子をオン状態にするオン制御信号又はスイッチング素子をオフ状態にするオフ制御信号を、高電圧側の対応する駆動回路へ絶縁素子を介して出力する。スイッチング素子は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。また、オン制御信号及びオフ制御信号は、例えば、「Ｈ（High）」又は「Ｌ（Low）」といった２値信号である。駆動回路は、絶縁素子を介して入力された制御信号に従って、スイッチング素子をオン状態にするオン駆動信号又はスイッチング素子をオフ状態にするオフ駆動信号を、対応するスイッチング素子へ出力する。オン駆動信号及びオフ駆動信号は、スイッチング素子のゲートに印加される電圧、すなわちゲート電圧である。

また、インバータ回路では、異常が検出された場合の保護動作時には、オン状態のスイッチング素子をオフ状態に遷移させる。ただし、通常動作時と同様に保護動作時にスイッチング素子を急激にオフ状態へ遷移させると、スイッチング素子のコレクタ電圧が急上昇するサージ電圧の発生により、スイッチング素子が破壊される恐れがある。そこで、スイッチング素子をソフト遮断することが望ましい。

ソフト遮断とは、通常動作時にオフ状態へ遷移させる場合と比較して、スイッチング素子をオン状態から緩やかにオフ状態へ遷移させること、すなわち、スイッチング素子のゲート電圧を時間をかけて降下させることを指す。例えば、特許文献１では、スイッチング素子に過電流が流れる異常が検出された場合に、オン状態のスイッチング素子を、対応する駆動回路がソフト遮断する。

特開２０１４−２１７２４９号公報

上述のように、保護動作時には、オン状態のスイッチング素子をソフト遮断することが望ましい。しかしながら、スイッチング素子をソフト遮断するための保護機能を、インバータ回路を構成する各スイッチング素子の対応する各駆動回路が備えるように構成すると、インバータ回路の複雑化を招く。そこで、こうした保護機能は、各スイッチング素子に対する制御信号を出力する信号生成回路が備えるように構成することが望ましい。具体的には、例えば、以下のようにインバータ回路を構成することが望ましい。すなわち、信号生成回路は、オン状態のスイッチング素子をソフト遮断するソフト遮断制御信号を、対応する駆動回路へ出力する。駆動回路は、入力されたソフト遮断制御信号に従って、オン状態のスイッチング素子をソフト遮断するソフト遮断駆動信号を、対応するスイッチング素子へ出力する。

しかしながら、信号生成回路が駆動回路へ出力する制御信号には、前述したような２値信号が用いられる。このため、信号生成回路がソフト遮断制御信号を、オン制御信号及びオフ制御信号と同じ信号線を介して駆動回路へ出力すると、駆動回路は、入力された制御信号を識別できない。具体的には、駆動回路は、オン状態のスイッチング素子に対して入力された制御信号（例えば、「Ｌ」）がオフ制御信号なのか、それともソフト遮断制御信号なのかを識別できない。

そこで、入力された制御信号を駆動回路が識別できるように、オン制御信号及びオフ制御信号とは別の信号線を介して、ソフト遮断制御信号を信号生成回路が駆動回路へ出力するように構成することが考えられる。しかしながら、低電圧側の信号生成回路と高電圧側の駆動回路との間の信号線上には、誤作動や故障の防止等のために絶縁素子が設けられる。このため、上述の構成では、オン制御信号及びオフ制御信号用の信号線上の絶縁素子とは別に、ソフト遮断制御信号用の別の信号線上に絶縁素子を更に設ける必要がある。したがって、上述の構成では、絶縁素子が更に設けられる分、回路が増大し、基板も大型化する。

本発明の一側面は、回路を増大させずに、スイッチング素子をソフト遮断するインバータ回路を提供することを目的とする。

本発明に係る一つの形態であるインバータ回路は、異常検出回路、信号生成回路、駆動回路、及び絶縁素子を備える。
異常検出回路は、インバータ回路の異常を検出する。

信号生成回路は、通常信号生成部及びソフト遮断信号生成部を含む。通常信号生成部はオフ制御信号を出力する。ソフト遮断信号生成部は、インバータ回路の異常が検出された場合にソフト遮断制御信号を出力する。

駆動回路は、信号判定部、通常駆動部、及びソフト遮断駆動部を含む。信号判定部は、オフ制御信号が入力された場合に、スイッチング素子に対する通常オフかソフト遮断かをソフト遮断制御信号の有無から判定する。通常駆動部は、通常オフと判定された場合にオフ駆動信号をスイッチング素子へ出力する。ソフト遮断駆動部は、ソフト遮断と判定された場合にソフト遮断駆動信号をスイッチング素子へ出力する。

絶縁素子は、信号生成回路と駆動回路とを電気的に絶縁し、入力された、オフ制御信号及びソフト遮断制御信号を信号判定部へ出力する。

本発明に係る一形態に従ったインバータ回路によれば、回路を増大させずに、スイッチング素子をソフト遮断するインバータ回路を提供することができる。

実施形態に従ったインバータ回路の一例を示す図である。 実施形態に従ったインバータ回路の動作の一例を説明する図である。

以下図面に基づいて実施形態について詳細を説明する。
図１は、実施形態に従ったインバータ回路の一例を示す図である。図１に示すインバータ回路１は、スイッチング素子２−１及び２−２、異常検出回路３、信号生成回路４、駆動回路５−１及び５−２、並びに絶縁素子６−１及び６−２を備える。インバータ回路１は、例えば、ハイブリッドカーや電気自動車等の車両に搭載され、車両駆動用のモータに交流電力を供給する回路として用いられる。

スイッチング素子２−１及び２−２は、直列に接続され、インバータ回路１の１つの相を構成する。スイッチング素子２−１は上側アームであり、スイッチング素子２−２は下側アームである。なお、説明を明確にするために、図１には、スイッチング素子２−１及び２−２から構成される１つの相（例えば、三相インバータのＵ，Ｖ，Ｗ相のうちの１つの上側アームと下側アーム）のみが示されているが、実施形態に従ったインバータ回路は、複数の相を備えてよく、例えば、３つの相を備えた三相インバータであってよい。また、図１には、スイッチング素子２−１及び２−２としてＩＧＢＴが示されているが、スイッチング素子２−１及び２−２は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のその他のトランジスタであってもよい。

異常検出回路３は、インバータ回路１の異常を検出する回路である。図１に示す一例では、異常検出回路３は、スイッチング素子２−１及び２−２から構成される相に印加された電圧を測定し、測定された電圧から、所値を超える過電圧を検出する。なお、図１は、異常検出回路３の一例にすぎず、例えば、スイッチング素子２−１及び２−２に流れる電流を測定し、測定された電流から、所値を超える過電流を検出するように構成してもよい。また、例えば、インバータ回路１からモータ等の負荷（図示せず）へ流れる電流に基づき負荷量を測定し、測定された負荷量から、所値を超える過負荷を検出するように構成してもよい。

信号生成回路４は、例えば、ＣＰＵ（Central Processing Unit）といったプロセッサ、ＦＰＧＡ（Field Programmable Gate Array）、又はＰＬＤ（Programmable Logic Device）である。信号生成回路４は、通常信号生成部４１−１及び４１−２、並びにソフト遮断信号生成部４２−１及び４２−２を含む。通常信号生成部４１−１及びソフト遮断信号生成部４２−１は、スイッチング素子２−１に対する制御信号を生成及び出力するユニットであり、絶縁素子６−１を介して駆動回路５−１と接続する。通常信号生成部４１−２及びソフト遮断信号生成部４２−２は、スイッチング素子２−２に対する制御信号を生成及び出力するユニットであり、絶縁素子６−２を介して駆動回路５−２と接続する。

通常信号生成部４１−１（或いは４１−２）は、スイッチング素子２−１（或いは２−２）に対するオン制御信号又はオフ制御信号を生成する。通常信号生成部４１−１（或いは４１−２）は、生成した制御信号を、スイッチング素子２−１（或いは２−２）に対応する駆動回路５−１（或いは５−２）へ向けて出力する。

具体的には、通常動作時には、通常信号生成部４１−１（或いは４１−２）は、スイッチング素子２−１及び２−２の何れか一方のみが交互にオン状態になるように、オン制御信号又はオフ制御信号を生成及び出力する。また、インバータ回路１の異常が検出された場合の保護動作時には、通常信号生成部４１−１（或いは４１−２）はオフ制御信号を生成及び出力する。

ソフト遮断信号生成部４２−１（或いは４２−２）は、インバータ回路１の異常が検出された場合の保護動作時に、オン状態のスイッチング素子２−１（或いは２−２）に対するソフト遮断制御信号を生成する。ソフト遮断信号生成部４２−１（或いは４２−２）は、生成したソフト遮断制御信号を、スイッチング素子２−１（或いは２−２）に対応する駆動回路５−１（或いは５−２）へ向けて出力する。

具体的には、ソフト遮断信号生成部４２−１（或いは４２−２）は、オフ制御信号の出力時刻よりも後に、ソフト遮断制御信号を出力する。より具体的には、ソフト遮断信号生成部４２−１（或いは４２−２）は、オフ制御信号の出力時刻から始まるデッドタイムに、ソフト遮断制御信号を出力する。前述のように、オフ制御信号は、インバータ回路１の異常検出後、通常信号生成部４１−１（或いは４１−２）がオン状態のスイッチング素子２−１（或いは２−２）に対して出力する。

デッドタイムとは、同じ相を構成するスイッチング素子２−１及び２−２が通常動作において同時にオフ状態になるように設定された所定期間を指す。仮に、スイッチング素子２−１及び２−２が同時にオン状態になると、上下のアームが短絡し、スイッチング素子２−１及び２−２の各コレクタに過電流が流れ、スイッチング素子２−１及び２−２が破壊される恐れがある。そこで、こうしたデッドタイムが設定される。

駆動回路５−１及び５−２は、入力された制御信号に従って、夫々の対応するスイッチング素子２−１及び２−１を駆動する回路である。駆動回路５−１は、スイッチング素子２−１と接続し、また、絶縁素子６−１を介して信号生成回路４と接続する。駆動回路５−２は、スイッチング素子２−２と接続し、また、絶縁素子６−２を介して信号生成回路４と接続する。

駆動回路５−１は、信号判定部５１−１、通常駆動部５２−１、及びソフト遮断駆動部５３−１を含む。同様に、駆動回路５−２は、信号判定部５１−２、通常駆動部５２−２、及びソフト遮断駆動部５３−２を含む。

信号判定部５１−１（或いは５１−２）には、通常信号生成部４１−１（或いは４１−２）及びソフト遮断信号生成部４２−１（或いは４２−２）から出力された制御信号が、絶縁素子６−１（或いは６−２）を介して入力される。

オフ制御信号が入力された場合、信号判定部５１−１（或いは５１−２）は、スイッチング素子２−１（或いは２−２）に対する通常オフか、それともソフト遮断かを、オフ制御信号の時間的後に入力されるソフト遮断制御信号の有無から判定する。通常オフとは、インバータ回路１の通常動作として、スイッチング素子２−１（或いは２−２）をオン状態からオフ状態へ遷移させることを指す。

一方、オン制御信号が入力された場合、信号判定部５１−１（或いは５１−２）は、スイッチング素子２−１（或いは２−２）に対する通常オンを一意的に特定する。通常オンとは、インバータ回路１の通常動作として、スイッチング素子２−１（或いは２−２）をオフ状態からオン状態へ遷移させることを指す。

通常駆動部５２−１（或いは５２−２）は、通常オンが特定された場合に、スイッチング素子２−１（或いは２−２）に対するオン駆動信号を生成する。また、通常駆動部５２−１（或いは５２−２）は、通常オフと判定された場合に、スイッチング素子２−１（或いは２−２）に対するオフ駆動信号を生成する。通常駆動部５２−１（或いは５２−２）は、生成した駆動信号を、対応するスイッチング素子２−１（或いは２−２）へ出力する。

ソフト遮断駆動部５３−１（或いは５３−２）は、ソフト遮断と判定された場合に、オン状態のスイッチング素子２−１（或いは２−２）に対するソフト遮断駆動信号を生成する。ソフト遮断駆動部５３−１（或いは５３−２）は、生成したソフト遮断駆動信号を、対応するスイッチング素子２−１（或いは２−２）へ出力する。

絶縁素子６−１（或いは６−２）は、例えば、フォトカプラ、トランス、又はリレーである。絶縁素子６−１（或いは６−２）は、信号生成回路４と駆動回路５−１（或いは５−２）とを電気的に絶縁する。絶縁素子６−１（或いは６−２）には、通常信号生成部４１−１（或いは４１−２）から出力されたオン制御信号又はオフ制御信号が入力される。また、絶縁素子６−１（或いは６−２）には、ソフト遮断信号生成部４２−１（或いは４２−２）から出力されたソフト遮断制御信号が入力される。絶縁素子６−１（或いは６−２）は、入力された制御信号を信号判定部５１−１へ出力する。

上述のように、オン制御信号及びオフ制御信号に加えてソフト遮断制御信号が、同じ絶縁素子６−１（或いは６−２）を介して信号生成回路４から駆動回路５−１（或いは５−２）へ伝達される。このため、オン制御信号及びオフ制御信号とは別にソフト遮断制御信号を信号生成回路４と駆動回路５−１（或いは５−２）との間で伝送するための別の絶縁素子を、インバータ回路１に備えなくてよい。したがって、実施形態に従ったインバータ回路によれば、回路を増大させずにスイッチング素子をソフト遮断することができる。

実施形態に従ったインバータ回路の動作の具体例として、図２を更に参照しながら以下に説明する。図２は、実施形態に従ったインバータ回路の動作の一例を説明する図である。図１に示すように、図２（Ａ）及び図２（Ｃ）中の信号αは、通常信号生成部４１−１及びソフト遮断信号生成部４２−１から出力される制御信号である。信号βは、通常信号生成部４１−２及びソフト遮断信号生成部４２−２から出力される制御信号である。図２（Ｂ）及び図２（Ｄ）中の信号γは、通常駆動部５２−１及びソフト遮断駆動部５３−１から出力される駆動信号である。信号δは、通常駆動部５２−２及びソフト遮断駆動部５３−２から出力される駆動信号である。

まず、信号生成回路４の動作の一例を図２（Ａ）及び図２（Ｃ）を参照しながら説明する。
図２（Ａ）は、インバータ回路の通常動作時の制御信号の一例である。図２（Ａ）に示すように、通常信号生成部４１−１は、スイッチング素子２−１及び２−２が交互にオン状態になるように、オン制御信号又はオフ制御信号を信号αとして出力する。同様に、通常信号生成部４１−２は、オン制御信号又はオフ制御信号を信号βとして出力する。

また、図２（Ａ）に示すように、通常信号生成部４１−１は、デッドタイムに対応して、オフ制御信号を信号αとして出力する。同様に、通常信号生成部４１−２は、オフ制御信号を信号βとして出力する。デッドタイムは、例えば、時刻ｔ１と時刻ｔ３との間の期間である。時刻ｔ１は、オン状態のスイッチング素子２−１に対して、オフ制御信号が信号αとして出力される時刻であり、時刻ｔ３は、オフ状態のスイッチング素子２−２に対して、オン制御信号が信号βとして出力される時刻である。

図２（Ｃ）は、インバータ回路の保護動作時の制御信号の一例である。図２（Ｃ）において、例えば、インバータ回路１の異常が時刻ｔａで検出されたとする。時刻ｔａでは、スイッチング素子２−１に対するオン制御信号が信号αとして出力され、スイッチング素子２−２に対するオフ制御信号が信号βとして出力されている。

通常信号生成部４１−１は、時刻ｔａよりも後の時刻ｔ１において、スイッチング素子２−１に対するオフ制御信号を信号αとして出力する。続いて、ソフト遮断信号生成部４２−１は、時刻ｔ１よりも後の期間に、スイッチング素子２−１に対するソフト遮断制御信号を信号αとして出力する。具体的には、ソフト遮断信号生成部４２−１は、時刻ｔ１と時刻ｔ３との間のデッドタイム、より具体的には、時刻ｔ１と時刻ｔ２との間に、ソフト遮断制御信号を出力する。時刻ｔ１と時刻ｔ２との間の期間は、ソフト遮断制御信号が出力される所定期間であり、時刻ｔ２は、時刻ｔ３よりも前の時刻である。図２（Ｃ）に示す一例では、時刻ｔ１と時刻ｔ２との間の所定期間において、信号レベルが「Ｌ」から「Ｈ」へ、「Ｈ」から「Ｌ」へと一回変化する方形波がソフト遮断制御信号として出力される。

一方、通常信号生成部４１−２は、時刻ｔ１と時刻ｔ３との間のデッドタイムにおいて、スイッチング素子２−２に対するオフ制御信号を信号βとして出力する。また、通常信号生成部４１−２は、時刻ｔ３が経過した後も継続して、スイッチング素子２−２に対するオフ制御信号を信号βとして出力する。

上述のように、インバータ回路１の異常が検出された場合、オフ制御信号の出力時刻よりも後にソフト遮断制御信号が出力される。したがって、駆動回路５−１（或いは５−２）は、オフ制御信号よりも後に入力されるソフト遮断制御信号の有無を判定することで、通常オフか、それともソフト遮断かを特定できる。

また、ソフト遮断制御信号は、オフ制御信号の出力時刻から始まるデッドタイムに出力される。デッドタイムは、スイッチング素子２−１及び２−２が共にオフ状態になるように設定される期間であるため、デッドタイムにはオン制御信号は出力されない。このため、オン制御信号と同様の信号レベル（例えば、「Ｈ」）がソフト遮断制御信号に用いられても、駆動回路５−１（或いは５−２）は、デッドタイムに入力された制御信号をソフト遮断制御信号と特定できる。

したがって、実施形態に従ったインバータ回路によれば、信号生成回路は、オン制御信号及びオフ制御信号と識別可能に、ソフト遮断制御信号を同じ絶縁素子を介して駆動回路へ出力できる。

次に、駆動回路５−１（或いは５−２）の動作の一例を図２（Ｂ）及び図２（Ｄ）を更に参照しながら説明する。
図２（Ｂ）は、インバータ回路の通常動作時の駆動信号の一例である。通常動作時において、信号判定部５１−１には、図２（Ａ）に示す信号αが入力する。また、信号判定部５１−２には、図２（Ａ）に示す信号βが入力する。

例えば、図２（Ａ）に示すように、時刻ｔ１において、信号判定部５１−１には、スイッチング素子２−１に対するオフ制御信号が信号αとして入力する。信号判定部５１−１は、入力されたオフ制御信号から、スイッチング素子２−１をオフ状態へ遷移させることをまず特定する。次に、信号判定部５１−１は、通常オフか、それともソフト遮断かを、時刻ｔ１と時刻ｔ２との所定期間に入力されるソフト遮断制御信号の有無から判定する。図２（Ａ）に示した一例ではソフト遮断制御信号が入力されないため、信号判定部５１−１は通常オフと判定する。そこで、図２（Ｂ）に示すように、時刻ｔ２において、通常駆動部５２−１は、オフ駆動信号を信号γとしてスイッチング素子２−１へ出力する。

このように、信号判定部５１−１（或いは５１−２）は、オフ制御信号よりも時間的後に入力されるソフト遮断制御信号の有無により、通常オフか、それともソフト遮断かを判定する。そして、通常駆動部５２−１（或いは５２−２）は、信号判定部５１−１（或いは５１−２）の判定結果に従って駆動信号を出力する。このため、駆動信号の出力は、オフ制御信号が入力された時刻（例えば、時刻ｔ１）から、ソフト遮断制御信号が入力される時間（例えば、時刻ｔ２−時刻ｔ１）分遅延する。そこで、通常信号生成部４１−１（或いは４１−２）は、遅延時間分（例えば、時刻ｔ２−時刻ｔ１）を加味して、オフ制御信号を早期に出力するように構成される。こうした構成により、スイッチング素子２−１及び２−２が通常動作において同時にオフ状態になる期間を、図２（Ｂ）に示すように適切に取ることができる。

一方、図２（Ａ）に示すように、時刻ｔ３において、信号判定部５１−２には、スイッチング素子２−２に対するオン制御信号が信号βとして入力する。信号判定部５１−２は、入力されたオン制御信号から、スイッチング素子２−２に対する通常オンを特定する。そこで、図２（Ｂ）に示すように、時刻ｔ３において、通常駆動部５２−２は、オン駆動信号を信号δとしてスイッチング素子２−２へ出力する。

図２（Ｄ）は、インバータ回路の保護動作時の駆動信号の一例である。保護動作時において、信号判定部５１−１には、図２（Ｃ）に示す信号αが入力する。また、信号判定部５１−２には、図２（Ｃ）に示す信号βが入力する。

例えば、図２（Ｃ）に示すように、時刻ｔ１において、信号判定部５１−１には、スイッチング素子２−１に対するオフ制御信号が信号αとして入力する。信号判定部５１−１は、入力されたオフ制御信号から、スイッチング素子２−１をオフ状態へ遷移させることをまず特定する。次に、時刻ｔ１と時刻ｔ２との所定期間において、信号判定部５１−１にはソフト遮断制御信号が入力され、信号判定部５１−１はソフト遮断と判定する。そこで、図２（Ｄ）に示すように、時刻ｔ２において、ソフト遮断駆動部５３−１は、ソフト遮断駆動信号を信号γとしてスイッチング素子２−１へ出力する。すなわち、図２（Ｂ）と図２（Ｄ）との比較から理解できるように、ソフト遮断駆動部５３−１は、スイッチング素子２−１のゲート電圧を時間をかけて緩やかに降下させる。

一方、図２（Ｃ）に示すように、時刻ｔ３において、信号判定部５１−２には、スイッチング素子２−２に対するオフ制御信号が信号βとして入力する。信号判定部５１−２には、時刻ｔ１と時刻ｔ３との間のデッドタイムにオフ制御信号が入力されており、この結果、スイッチング素子２−２は既にオフ状態にある。このため、信号判定部５１−２は、時刻ｔ３で入力されたオフ制御信号から、スイッチング素子２−２に対する通常オフを一意的に特定する。そこで、図２（Ｄ）に示すように、時刻ｔ３において、通常駆動部５２−２は、オフ駆動信号を信号δとしてスイッチング素子２−２へ出力する。

以上の説明のように、通常オフとソフト遮断との区別は、オフ制御信号の時間的後に出力されるソフト遮断制御信号の有無によって実現できる。このため、実施形態に従ったインバータ回路によれば、回路の増大を伴うことなく、通常オフと区別してスイッチング素子をソフト遮断することができる。

なお、本発明は、以上の実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
例えば、ソフト遮断制御信号は、図２（Ｃ）に示したような波形のソフト遮断制御信号に限られず、信号レベルが「Ｌ」から「Ｈ」へ、「Ｈ」から「Ｌ」へと複数回変化する方形波であってもよい。こうしたソフト遮断制御信号を用いても、実施形態に従ったインバータ回路は、上述した効果を得ることができる。また、こうしたソフト遮断制御信号を用いれば、駆動回路は、通常オフか、それともソフト遮断かをより確実に識別できる。

１ インバータ回路
２−１、２−２ スイッチング素子
３ 異常検出回路
４ 信号生成回路
４１−１、４１−２ 通常信号生成部
４２−１、４２−２ ソフト遮断信号生成部
５−１、５−２ 駆動回路
５１−１、５１−２ 信号判定部
５２−１、５２−２ 通常駆動部
５３−１、５３−２ ソフト遮断駆動部
６−１、６−２ 絶縁素子

Claims (3)

1. インバータ回路の異常を検出する異常検出回路と、
   オフ制御信号を出力する通常信号生成部と、
   前記インバータ回路の異常が検出された場合にソフト遮断制御信号を出力するソフト遮断信号生成部とを含む
   信号生成回路と、
   前記オフ制御信号が入力された場合に、スイッチング素子に対する通常オフかソフト遮断かを前記ソフト遮断制御信号の有無から判定する信号判定部と、
   前記通常オフと判定された場合にオフ駆動信号を前記スイッチング素子へ出力する通常駆動部と、
   前記ソフト遮断と判定された場合にソフト遮断駆動信号を前記スイッチング素子へ出力するソフト遮断駆動部とを含む
   駆動回路と、
   前記信号生成回路と前記駆動回路とを電気的に絶縁し、入力された、前記オフ制御信号及び前記ソフト遮断制御信号を前記信号判定部へ出力する絶縁素子とを備える、
   インバータ回路。
2. 請求項１に記載のインバータ回路であって、
   前記ソフト遮断信号生成部は、前記オフ制御信号の出力時刻よりも後に前記ソフト遮断制御信号を出力する、
   インバータ回路。
3. 請求項２に記載のインバータ回路であって、
   前記ソフト遮断信号生成部は、前記オフ制御信号の出力時刻から始まるデッドタイムに前記ソフト遮断制御信号を出力する、
   インバータ回路。

Images