WO2015019448A1 - 半導体スイッチング装置 - Google Patents

半導体スイッチング装置 Download PDF

Info

Publication number
WO2015019448A1
WO2015019448A1 PCT/JP2013/071388 JP2013071388W WO2015019448A1 WO 2015019448 A1 WO2015019448 A1 WO 2015019448A1 JP 2013071388 W JP2013071388 W JP 2013071388W WO 2015019448 A1 WO2015019448 A1 WO 2015019448A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching element
circuit
signal
switching
load
Prior art date
Application number
PCT/JP2013/071388
Other languages
English (en)
French (fr)
Inventor
昇太 斉藤
仁 上村
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to DE112013007309.9T priority Critical patent/DE112013007309B4/de
Priority to CN201380078817.4A priority patent/CN105493407B/zh
Priority to PCT/JP2013/071388 priority patent/WO2015019448A1/ja
Priority to US14/888,955 priority patent/US9503072B2/en
Priority to JP2015530606A priority patent/JP6052417B2/ja
Publication of WO2015019448A1 publication Critical patent/WO2015019448A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches

Definitions

  • the present invention relates to a semiconductor switching device used for power conversion or inverter control of electric railway or power transmission.
  • an arm short circuit When an arm short circuit occurs in a semiconductor switching device, it can be safely turned off by detecting the short circuit within a specified period. However, when a load short circuit occurs, the gate-emitter voltage is likely to rise compared to an arm short circuit, and the saturation current of the main current flowing through the semiconductor switching device continues to increase. In addition, compared with an arm short circuit, the gate-emitter control voltage VGE between the chips induced by the main current di / dt varies, and the main current flowing between the chips tends to vary.
  • FIG. 4 is a diagram showing measured waveforms of current and voltage when a load short circuit occurs and the semiconductor switching device is destroyed.
  • VCE is a collector-emitter voltage
  • IC1 to IC3 are collector currents of three switching elements connected in parallel. IC1 to IC3 become unbalanced, current concentrates on a certain switching element, and latchup breakdown or thermal breakdown occurs.
  • the load short circuit tends to increase the saturation current compared to the arm short circuit, and there is a risk that an imbalance of the shunt current flowing between the chips may occur, leading to latch-up breakdown and turn-off breakdown.
  • an apparatus has been proposed in which when a load short-circuit occurs, the arm is short-circuited using a third switch provided on the load side to prevent destruction due to the load short-circuit (for example, see Patent Document 1).
  • the present invention has been made to solve the above-described problems, and an object thereof is to obtain a semiconductor switching device that facilitates control for preventing breakdown due to load short-circuiting and can reduce the number of components. is there.
  • the semiconductor switching device includes a first switching element connected in parallel to a load, a second switching element connected between the first switching element and a ground point, and the first switching element.
  • a first drive circuit that drives a switching element; a second drive circuit that drives the second switching element; a load short-circuit detection circuit that outputs a first signal when a load short-circuit is detected; And a timer that outputs a second signal after a predetermined time from the input of the signal, and the first driving circuit turns on the first switching element when the first signal is input, and the second driving circuit
  • the drive circuit of the above is characterized in that when the second signal is inputted, the second switching element is turned off.
  • control for preventing breakage due to load short-circuiting can be facilitated, and the number of parts can be reduced.
  • FIG. 1 is a circuit diagram showing a semiconductor switching device according to a first embodiment of the present invention.
  • 3 is a timing chart showing the operation of the semiconductor switching device according to the first embodiment of the present invention.
  • It is a circuit diagram which shows the semiconductor switching apparatus which concerns on Embodiment 2 of this invention.
  • It is a figure which shows the actual measurement waveform of an electric current and a voltage when load short circuit generate
  • FIG. 1 is a circuit diagram showing a semiconductor switching device according to Embodiment 1 of the present invention.
  • Switching element A is connected to load L in parallel.
  • a switching element B is connected between the switching element A and a ground point.
  • the switching elements A and B are IGBTs (Insulated Gate Bipolar Transistors), but are not limited thereto, and may be transistors or MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors), and the material may be Si or SiC.
  • IGBTs Insulated Gate Bipolar Transistors
  • MOSFETs Metal-Oxide-Semiconductor Field-Effect Transistors
  • the driving circuit 1 drives the switching element A
  • the driving circuit 2 drives the switching element B.
  • Freewheel diodes D1 and D2 are connected in parallel to switching elements A and B, respectively.
  • a capacitor C and a power source are connected in parallel to the switching elements A and B.
  • the main current path is (1) and a load short circuit occurs.
  • the load short-circuit detection circuit 3 determines that the load is short-circuited and outputs a first signal.
  • the load short-circuit detection circuit 3 includes a constant current source 4 connected to a power source having a voltage V2, a diode Dm, and a comparator 5.
  • VCE of the switching element B is smaller than V2
  • the current from the constant current source 4 flows to the collector of the switching element B through the diode Dm.
  • VCE becomes larger than V2
  • the comparator 5 detects VCE> V1 and outputs the first signal.
  • the drive circuit 1 turns on the switching element A when the first signal is input.
  • the path of the main current is (2) and an arm short circuit occurs.
  • the timer 6 outputs the second signal after a predetermined time (several ⁇ s) after inputting the first signal.
  • the drive circuit 2 turns off the switching element B and interrupts the short-circuit current.
  • FIG. 2 is a timing chart showing the operation of the semiconductor switching device according to the first embodiment of the present invention.
  • the collector currents of the switching elements A and B are Ic, the gate-emitter voltage is VGE, and the collector-emitter voltage is VCE.
  • switching elements A and B are OFF during period a.
  • the switching element B is turned on, the main current flows through the path (1) passing through the shorted load L, and a load short circuit occurs.
  • t time
  • V voltage
  • the switching element A is turned ON, and the path (2) flowing through the switching elements A and B is formed, causing an arm short circuit.
  • the VGE of the switching element A is stable in the applied voltage state, and the short-circuit current is saturated according to the transfer characteristics.
  • the VGE lift of the switching element B is eliminated, and current imbalance between chips is eliminated.
  • VCE moves to switching element B having a high temperature and a high resistance.
  • the switching elements A and B are turned off again during the period d. The current that flows through the switching element B is suppressed, and the current imbalance between the chips is eliminated, so that it can be safely cut off by performing the turn-off.
  • switching element A when a load short circuit occurs, switching element A is turned on to cause an arm short circuit, and after a predetermined time, switching element B is turned off.
  • the gate-emitter control voltage can be prevented from increasing and the saturation current can be prevented from being turned off safely.
  • the load short circuit can be eliminated by using an existing circuit. Therefore, compared with the prior art, control for preventing breakage due to a load short circuit can be facilitated, and the number of components can be reduced.
  • the load short circuit can be detected with high accuracy.
  • the voltage between the collector electrode 9 and the emitter electrode 10 may be measured. Note that the same effect as in the first embodiment can be obtained by using n switching elements connected in series in a closed circuit instead of the switching element A.
  • FIG. FIG. 3 is a circuit diagram showing a semiconductor switching device according to the second embodiment of the present invention.
  • n switching elements A-1,..., An are connected in parallel to each other.
  • Drive circuits 1-1,..., 1-n drive switching elements A-1,.
  • n switching elements B-1,..., Bn are connected in parallel to each other.
  • Drive circuits 2-1,..., 2-n drive the switching elements B-1,.
  • the drive circuits 1-1,..., 1-n (here, the drive circuit 1-1) turn on only the switching element A-1. Thereby, when the load short circuit is switched to the arm short circuit, the short circuit current flowing through the switching elements B-1,..., Bn can be reduced to 1 / n and can be safely cut off.

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

　スイッチング素子（Ａ）が負荷（Ｌ）に並列に接続されている。スイッチング素子（Ｂ）がスイッチング素子（Ａ）と接地点との間に接続されている。駆動回路（１）がスイッチング素子（Ａ）を駆動し、駆動回路（２）がスイッチング素子（Ｂ）を駆動する。負荷短絡検出回路（３）は負荷短絡を検出すると第１の信号を出力する。タイマー（６）は第１の信号を入力してから所定時間後に第２の信号を出力する。駆動回路（１）は、第１の信号を入力するとスイッチング素子（Ａ）をＯＮさせる。駆動回路（２）は、第２の信号を入力するとスイッチング素子（Ｂ）をＯＦＦさせる。

Description

半導体スイッチング装置
　本発明は、電鉄又は電力送電の電力変換又はインバーター制御に使用される半導体スイッチング装置に関する。
　半導体スイッチング装置にてアーム短絡が発生した場合、規定された期間内ならば、短絡を検出して安全にターンオフすることができる。しかし、負荷短絡が発生した場合、アーム短絡と比べてゲート－エミッタ間電圧が持ち上がりやすく、半導体スイッチング装置に流れる主電流の飽和電流は増加し続ける。また、アーム短絡と比べて、主電流のｄｉ／ｄｔに誘導されチップ間のゲート－エミッタ間制御電圧ＶＧＥがばらつき、チップ間に流れる主電流がばらつきやすい傾向にある。
　図４は、負荷短絡が発生して半導体スイッチング装置が破壊した場合の電流と電圧の実測波形を示す図である。ＶＣＥはコレクタ－エミッタ間電圧、ＩＣ１～ＩＣ３は並列に接続した３つのスイッチング素子のコレクタ電流である。ＩＣ１～ＩＣ３がアンバランスになり、あるスイッチング素子に電流が集中してラッチアップ破壊又は熱破壊が生じる。
　このように負荷短絡はアーム短絡に比べ飽和電流が大きくなりやすく、チップ間に流れる分流のアンバランスが起こりラッチアップ破壊やターンオフ破壊をまねく危険性がある。そこで、負荷短絡が発生した場合に、負荷側に設けた第３のスイッチを使ってアーム短絡させることで、負荷短絡による破壊を防ぐ装置が提案されている（例えば、特許文献１参照）。
日本特開昭６２－２７２８２１号公報
　従来技術では、第３のスイッチ、第３のスイッチの制御回路、短絡電流が流れるための配線が必要である。このため、制御が複雑になり、既存の装置に比べて部品数が多くなるという問題があった。
　本発明は、上述のような課題を解決するためになされたもので、その目的は負荷短絡による破壊を防ぐための制御を容易にし、部品数を低減することができる半導体スイッチング装置を得るものである。
　本発明に係る半導体スイッチング装置は、負荷に並列に接続された第１のスイッチング素子と、前記第１のスイッチング素子と接地点との間に接続された第２のスイッチング素子と、前記第１のスイッチング素子を駆動する第１の駆動回路と、前記第２のスイッチング素子を駆動する第２の駆動回路と、負荷短絡を検出すると第１の信号を出力する負荷短絡検出回路と、前記第１の信号を入力してから所定時間後に第２の信号を出力するタイマーとを備え、前記第１の駆動回路は、前記第１の信号を入力すると前記第１のスイッチング素子をＯＮさせ、前記第２の駆動回路は、前記第２の信号を入力すると前記第２のスイッチング素子をＯＦＦさせることを特徴とする。
　本発明により、負荷短絡による破壊を防ぐための制御を容易にし、部品数を低減することができる。
本発明の実施の形態１に係る半導体スイッチング装置を示す回路図である。 本発明の実施の形態１に係る半導体スイッチング装置の動作を示すタイミングチャートである。 本発明の実施の形態２に係る半導体スイッチング装置を示す回路図である。 負荷短絡が発生して半導体スイッチング装置が破壊した場合の電流と電圧の実測波形を示す図である。
　本発明の実施の形態に係る半導体スイッチング装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、本発明の実施の形態１に係る半導体スイッチング装置を示す回路図である。スイッチング素子Ａが負荷Ｌに並列に接続されている。スイッチング素子Ｂがスイッチング素子Ａと接地点との間に接続されている。スイッチング素子Ａ，ＢはＩＧＢＴ（Insulated Gate Bipolar Transistor）であるが、これに限らずトランジスタ又はＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）でもよく、その材質はＳｉでもＳｉＣでもよい。
　駆動回路１がスイッチング素子Ａを駆動し、駆動回路２がスイッチング素子Ｂを駆動する。スイッチング素子Ａ，ＢにそれぞれフリーホイールダイオードＤ１，Ｄ２が並列に接続されている。スイッチング素子Ａ，Ｂに並列に容量Ｃと電源が接続されている。
　スイッチング素子ＡがＯＦＦ、スイッチング素子ＢがＯＮした場合、主電流の経路は（１）となり負荷短絡が発生する。負荷短絡検出回路３は、スイッチング素子Ｂのコレクタ－エミッタ間電圧ＶＣＥが所定電圧を超えると、負荷短絡と判定して第１の信号を出力する。
　具体的には、負荷短絡検出回路３は、電圧Ｖ２の電源に接続された定電流源４と、ダイオードＤｍと、コンパレータ５とを有する。スイッチング素子ＢのＶＣＥがＶ２より小さい場合、定電流源４からの電流がダイオードＤｍを通ってスイッチング素子Ｂのコレクタに電流が流れる。ＶＣＥがＶ２より大きくなると、コンパレータ５がＶＣＥ＞Ｖ１を検出して第１の信号を出力する。
　駆動回路１は、第１の信号を入力するとスイッチング素子ＡをＯＮさせる。この場合、主電流の経路は（２）となりアーム短絡が発生する。タイマー６は第１の信号を入力してから所定時間（数μｓ）後に第２の信号を出力する。駆動回路２は、第２の信号を入力するとスイッチング素子ＢをＯＦＦさせて短絡電流を遮断する。
　図２は、本発明の実施の形態１に係る半導体スイッチング装置の動作を示すタイミングチャートである。スイッチング素子Ａ、Ｂのコレクタ電流をＩｃ、ゲート－エミッタ間電圧をＶＧＥ、コレクタ－エミッタ間電圧をＶＣＥとする。
　まず、ａの期間にはスイッチング素子Ａ，ＢがＯＦＦしている。次に、ｂの期間にはスイッチング素子ＢがＯＮし、短絡した負荷Ｌを通る経路（１）に主電流が流れ、負荷短絡が発生する。スイッチング素子Ｂを流れる電流Ｉは負荷ＬのインダクタンスＬに応じてＩ＝ｔ×Ｖ／Ｌで増加してゆく（ｔは時間、Ｖは電圧）。この際、複数のスイッチング素子が並列接続されている場合、ｄｉ／ｄｔに誘導され、電流アンバランスが発生する。また、負荷短絡の影響によりＶＧＥが持ち上がり、スイッチング素子の飽和電流が増加する。
　次に、ｃの期間にはスイッチング素子ＡがＯＮして、スイッチング素子Ａ、Ｂを流れる経路（２）となりアーム短絡が発生する。スイッチング素子ＡのＶＧＥは印加電圧の状態で安定し、短絡電流は伝達特性に応じて飽和する。短絡電流が飽和したことにより、スイッチング素子ＢのＶＧＥの持ち上がりが解消し、チップ間の電流アンバランスも無くなる。ＶＣＥは温度が高く抵抗が高いスイッチング素子Ｂに移行してゆく。最後に、ｄの期間にはスイッチング素子Ａ，Ｂが再びＯＦＦする。スイッチング素子Ｂを流れる電流が抑制され、チップ間の電流アンバランスが解消された状況でターンオフを行うことにより安全に遮断することができる。
　本実施の形態では、負荷短絡が発生するとスイッチング素子ＡをＯＮさせてアーム短絡を発生させ、その所定時間後にスイッチング素子ＢをＯＦＦさせる。このように負荷短絡をアーム短絡に切り替えることでゲート－エミッタ間制御電圧の上昇と飽和電流の増加を防いで安全にターンオフさせることができる。そして、本実施の形態では既存の回路を用いて負荷短絡を解消できる。よって、従来技術に比べて負荷短絡による破壊を防ぐための制御を容易にし、部品数を低減することができる。
　また、スイッチング素子Ｂのコレクタ－エミッタ間電圧としてコレクタ補助電極７とエミッタ補助電極８の間の電圧を測定することで精度よく負荷短絡を検出することができる。ただし、コレクタ電極９とエミッタ電極１０の間の電圧を測定してもよい。なお、スイッチング素子Ａの代わりに、閉回路に直列に接続されたｎ個のスイッチング素子を用いても実施の形態１と同様の効果を得ることができる。
実施の形態２．
　図３は、本発明の実施の形態２に係る半導体スイッチング装置を示す回路図である。ｎ個のスイッチング素子Ａ－１，・・・，Ａ－ｎが互いに並列に接続されている。駆動回路１－１，・・・，１－ｎがそれぞれスイッチング素子Ａ－１，・・・，Ａ－ｎを駆動する。ｎ個のスイッチング素子Ｂ－１，・・・，Ｂ－ｎが互いに並列に接続されている。駆動回路２－１，・・・，２－ｎがそれぞれスイッチング素子Ｂ－１，・・・，Ｂ－ｎを駆動する。
　駆動回路１－１，・・・，１－ｎ（ここでは駆動回路１－１）は第１の信号を入力するとスイッチング素子Ａ－１のみをＯＮさせる。これにより、負荷短絡をアーム短絡に切り替える際に、スイッチング素子Ｂ－１，・・・，Ｂ－ｎに流れる短絡電流を１／ｎにし、安全に遮断することができる。
Ａ，Ａ－１，・・・，Ａ－ｎ　スイッチング素子（第１のスイッチング素子）、Ｂ　スイッチング素子（第２のスイッチング素子）、Ｌ　負荷、１　駆動回路（第１の駆動回路）、２　駆動回路（第２の駆動回路）、３　負荷短絡検出回路、６　タイマー

Claims (4)

  1. 　負荷に並列に接続された第１のスイッチング素子と、
    　前記第１のスイッチング素子と接地点との間に接続された第２のスイッチング素子と、
    　前記第１のスイッチング素子を駆動する第１の駆動回路と、
    　前記第２のスイッチング素子を駆動する第２の駆動回路と、
    　負荷短絡を検出すると第１の信号を出力する負荷短絡検出回路と、
    　前記第１の信号を入力してから所定時間後に第２の信号を出力するタイマーとを備え、
    　前記第１の駆動回路は、前記第１の信号を入力すると前記第１のスイッチング素子をＯＮさせ、
    　前記第２の駆動回路は、前記第２の信号を入力すると前記第２のスイッチング素子をＯＦＦさせることを特徴とする半導体スイッチング装置。
  2. 　前記負荷短絡検出回路は、前記第２のスイッチング素子のコレクタ－エミッタ間電圧が所定電圧を超えると前記第１の信号を出力することを特徴とする請求項１に記載の半導体スイッチング装置。
  3. 　前記第１のスイッチング素子は、互いに並列に接続された複数のスイッチング素子を有し、
    　前記第１の駆動回路は、前記第１の信号を入力すると前記複数のスイッチング素子の１つのみをＯＮさせることを特徴とする請求項１又は２に記載の半導体スイッチング装置。
  4. 　前記第１及び第２のスイッチング素子は、Ｓｉ又はＳｉＣからなるトランジスタ、ＭＯＳＦＥＴ又はＩＧＢＴであることを特徴とする請求項１～３の何れか１項に記載の半導体スイッチング装置。
PCT/JP2013/071388 2013-08-07 2013-08-07 半導体スイッチング装置 WO2015019448A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE112013007309.9T DE112013007309B4 (de) 2013-08-07 2013-08-07 Halbleiterschaltvorrichtung
CN201380078817.4A CN105493407B (zh) 2013-08-07 2013-08-07 半导体开关装置
PCT/JP2013/071388 WO2015019448A1 (ja) 2013-08-07 2013-08-07 半導体スイッチング装置
US14/888,955 US9503072B2 (en) 2013-08-07 2013-08-07 Semiconductor switching device
JP2015530606A JP6052417B2 (ja) 2013-08-07 2013-08-07 半導体スイッチング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/071388 WO2015019448A1 (ja) 2013-08-07 2013-08-07 半導体スイッチング装置

Publications (1)

Publication Number Publication Date
WO2015019448A1 true WO2015019448A1 (ja) 2015-02-12

Family

ID=52460817

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/071388 WO2015019448A1 (ja) 2013-08-07 2013-08-07 半導体スイッチング装置

Country Status (5)

Country Link
US (1) US9503072B2 (ja)
JP (1) JP6052417B2 (ja)
CN (1) CN105493407B (ja)
DE (1) DE112013007309B4 (ja)
WO (1) WO2015019448A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017005344T5 (de) * 2016-12-05 2019-08-08 Hitachi Automotive Systems, Ltd. Steuereinrichtung
US11165422B2 (en) 2020-04-01 2021-11-02 Delta Electronics, Inc. Gate driver circuit with reduced power semiconductor conduction loss

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62211563A (ja) * 1986-03-13 1987-09-17 Nippon Denso Co Ltd 電流検出装置
JPH10174310A (ja) * 1996-12-04 1998-06-26 Denso Corp 誘導性負荷駆動装置
JP2004135378A (ja) * 2002-10-08 2004-04-30 Fujitsu Ten Ltd 誘導性負荷駆動方法および装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62272821A (ja) 1986-05-20 1987-11-27 富士電機株式会社 トランジスタの過電流保護回路
JPH0237828A (ja) 1988-07-28 1990-02-07 Fuji Electric Co Ltd Ｉｇｂｔの過電流保護回路
JP5044448B2 (ja) * 2008-03-03 2012-10-10 ルネサスエレクトロニクス株式会社 電源スイッチ回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62211563A (ja) * 1986-03-13 1987-09-17 Nippon Denso Co Ltd 電流検出装置
JPH10174310A (ja) * 1996-12-04 1998-06-26 Denso Corp 誘導性負荷駆動装置
JP2004135378A (ja) * 2002-10-08 2004-04-30 Fujitsu Ten Ltd 誘導性負荷駆動方法および装置

Also Published As

Publication number Publication date
US9503072B2 (en) 2016-11-22
US20160072496A1 (en) 2016-03-10
CN105493407A (zh) 2016-04-13
DE112013007309B4 (de) 2022-05-19
DE112013007309T5 (de) 2016-05-19
CN105493407B (zh) 2018-11-13
JPWO2015019448A1 (ja) 2017-03-02
JP6052417B2 (ja) 2016-12-27

Similar Documents

Publication Publication Date Title
KR101449083B1 (ko) 스위칭 게이트 드라이브
JP5812027B2 (ja) 駆動制御装置
WO2012153836A1 (ja) スイッチング回路及び半導体モジュール
US9094005B2 (en) Semiconductor element module and gate drive circuit
JP6302760B2 (ja) 劣化診断機能を有する電力変換装置
WO2014181450A1 (ja) 絶縁ゲート型半導体素子の制御装置およびそれを用いた電力変換装置
US9214873B2 (en) Method for operating an electrical power rectifier, as well as an electrical power rectifier
JP5254386B2 (ja) ゲート駆動回路、およびパワー半導体モジュール
JP2010130557A (ja) ゲート駆動装置
US10523192B2 (en) Gate drive apparatus for driving a plurality of switching elements connected in parallel to each other
JP5630484B2 (ja) 半導体装置
KR101329610B1 (ko) 반도체장치
JP6052417B2 (ja) 半導体スイッチング装置
JP2019169825A (ja) 半導体装置及び電力変換装置
WO2020017169A1 (ja) 駆動回路内蔵型パワーモジュール
JP5563050B2 (ja) ゲート駆動回路、およびパワー半導体モジュール
JP6977486B2 (ja) 半導体装置の試験装置
US10505536B2 (en) Gate driving circuit
CN112468131B (zh) 驱动电路和驱动装置
US20240097669A1 (en) Gate driver system for detecting a short circuit condition
KR20110015328A (ko) 인버터 제어 장치
JP6679967B2 (ja) 半導体素子の駆動装置
JP5109480B2 (ja) 電圧駆動型半導体素子のゲート駆動装置
JP2017142163A (ja) スイッチング素子の駆動装置
JP2016115951A (ja) モータ駆動装置およびそれを備えた電動機

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201380078817.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13891297

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015530606

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14888955

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112013007309

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13891297

Country of ref document: EP

Kind code of ref document: A1