JP6679967B2 - 半導体素子の駆動装置 - Google Patents

Description

本発明は、電力変換装置等に適用される半導体素子の駆動装置に関する。

従来、ＩＧＢＴ(Insulated Gate Bipolar Transistor)やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）のような電圧駆動形半導体素子を使用した電力変換装置が知られている（例えば特許文献１）。この特許文献１に記載されている電力変換装置では、ＭＯＳＦＥＴで構成される主回路スイッチング素子を直列に２つ接続してスイッチングアームを構成している。

このスイッチングアームを構成する２つの主回路スイッチング素子は、同時にオン状態となった場合に、主回路スイッチング素子を流れる電流の増大を抑制するために、主回路スイッチング素子の制御電極であるゲートと低電位側電極であるソース間にスイッチング素子とコンデンサとの直列回路を接続するようにしている。このスイッチング素子の制御電極となるベースは、ゲート抵抗とゲート駆動回路との接続点に接続されている。

このため、コンデンサに接続されたスイッチング素子は、主回路スイッチング素子のゲートに印加される電圧が低いときにオン状態となり、コンデンサを主回路スイッチング素子のゲート及びソース間に接続し、主回路スイッチング素子のゲートに印加されるゲート電圧が高いときにオフ状態となって、主回路スイッチ素子のゲートとコンデンサ間を遮断する。

したがって、例えば下アーム側の主回路スイッチング素子がオフ状態にある状態で、上アーム側の主回路スイッチング素子がターンオンする場合には、下アーム側のコンデンサがスイッチング素子を介して主回路スイッチング素子のゲート及びソース間に接続されるが、上アーム側の主回路スイッチング素子ではターンオンするためにゲートにゲート駆動回路から高いゲート電圧が印加されるので、コンデンサに接続されたスイッチング素子はオフ状態となる。

そして、上アーム側の主回路スイッチング素子がターンオンすることにより、下アーム側の主回路スイッチング素子のドレインとゲート間の帰還容量を介してゲートに流れる込む電流の一部をコンデンサにチャージすることにより、下アーム側の主回路スイッチング素子のゲート電極のゲート電圧の上昇を抑制して下アーム側の主回路スイッチング素子がオン状態に誤動作することを防止するようにしている。

特開２０１２−２３９０６１号公報

しかしながら、特許文献１に記載されている従来例にあっては、主回路スイッチング素子の制御電極及び低電位側電極間に誤動作防止用のコンデンサを接続する際に、コンデンサの充放電時のゲート駆動回路の負担を軽減するために、スイッチング素子をコンデンサと直列に接続する必要がある。
このため、他の主回路スイッチング素子がターンオンするときに、主回路スイッチング素子のドレインとゲート間の帰還容量を介してゲートに流れる込む電流をスイッチング素子のオン抵抗を通じてコンデンサに充電することになる。このため、コンデンサへの充電が緩やかになり、迅速な誤動作防止を行なうことができないという課題がある。

そこで、本発明は、上述した特許文献１に記載された従来例の課題に着目してなされたものであり、スイッチング素子を設けることなく電圧制御形半導体素子の誤動作を防止することができる半導体素子の駆動装置を提供することを目的としている。

上記目的を達成するために、本発明の一態様による半導体素子の駆動装置は、還流ダイオードを逆並列に接続した電圧制御形半導体素子の制御電極を駆動する駆動回路を備えた半導体素子の駆動装置であって、制御電極に印加するゲート電圧を制御するゲート電圧制御部と、電圧制御形半導体素子の制御電極及び低電位側電極間に接続された誤動作防止装置とを備え、誤動作防止装置は、ダイオードとコンデンサとの直並列回路で構成されている。

本発明の一態様によれば、電圧制御形半導体素子の制御電極及び低電位側電極間に電圧依存性コンデンサを接続するので、スイッチング素子を設けることなく、制御電極に帰還抵抗を通じて流れる電流を迅速に充電することができ、誤動作を確実に防止することができる。

本発明による半導体素子のゲート駆動装置を備えたインバータの概略構成を示す回路図である。 図１のゲート駆動装置の第１の実施形態を示す回路図である。 図２の電圧依存性コンデンサの電圧依存特性を示す特性線図である。 第１実施形態の動作の説明に供する信号波形図である。 ゲート駆動装置の第２の実施形態を示す回路図である。 図５の電圧依存性コンデンサの電圧依存特性を示す特性線図である。 ゲート駆動回路の第３実施形態を示す回路図である。 ゲート電圧制御回路の変形例を示す回路図である。

次に、図面を参照して、本発明の一実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。

以下、本発明の一の実施の形態に係る半導体素子の駆動装置について図面を参照して説明する。本実施形態では、半導体素子として電圧駆動型半導体素子を例にとり、半導体素子の駆動装置として半導体素子のゲート駆動装置を例にとって説明する。
まず、本発明に係る半導体素子のゲート駆動装置を備えた電力変換装置１０について図１を用いて説明する。

図１に示すように、電力変換装置１０は、三相交流電源１１に接続されている。電力変換装置１０は、三相交流電源１１から入力する三相交流電力を全波整流する整流回路１２と、この整流回路１２で整流された電力を平滑化する平滑用コンデンサ１３とを有している。整流回路１２は、図示は省略するが、６つのダイオードをフルブリッジ接続して構成するかまたは６つのスイッチング素子をフルブリッジ接続している。

整流回路１２の正極出力端子に正極側ラインＬｐが接続され、負極出力端子に負極側ラインＬｎが接続されている。これら正極側ラインＬｐ及び負極側ラインＬｎ間に平滑用コンデンサ１３が接続されている。
また、電力変換装置１０は、正極側ラインＬｐ及び負極側ラインＬｎ間に印加された直流電圧を三相交流電圧に変換するインバータ回路２１を備えている。このインバータ回路２１は、正極側ラインＬｐに接続された上アーム部を構成する例えば電圧制御型半導体素子としての絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと称す）２２ａ，２２ｃ，２２ｅと、負極側ラインＬｎに接続された下アーム部を構成するＩＧＢＴ２２ｂ，２２ｄ，２２ｆとを備えている。

ＩＧＢＴ２２ａ及びＩＧＢＴ２２ｂは、正極側ラインＬｐと負極側ラインＬｎとの間に直列に接続されてＵ相出力アーム２３Ｕを構成している。ＩＧＢＴ２２ｃ及びＩＧＢＴ２２ｄは、正極側ラインＬｐと負極側ラインＬｎとの間に直列に接続されてＶ相出力アーム２３Ｖを構成している。ＩＧＢＴ２２ｅ及びＩＧＢＴ２２ｆは、正極側ラインＬｐと負極側ラインＬｎとの間に直列に接続されてＷ相出力アーム２３Ｗを構成している。

各ＩＧＢＴ２２ａ〜２２ｆには、それぞれ還流ダイオード２４ａ〜２４ｆが逆並列に接続されている。すなわち、各ＩＧＢＴ２２ａ〜２２ｆの高電位側電極となるコレクタに還流ダイオード２４ａ〜２４ｆのカソードがそれぞれ接続され、ＩＧＢＴ２２ａ〜２２ｆの低電位側電極となるエミッタに還流ダイオード２４ａ〜２４ｆのアノードがそれぞれ接続されている。

そして、ＩＧＢＴ２２ａ及びＩＧＢＴ２２ｂの接続部と、ＩＧＢＴ２２ｃ及びＩＧＢＴ２２ｄの接続部と、ＩＧＢＴ２２ｅ及びＩＧＢＴ２２ｆの接続部は、誘導性負荷となる三相交流電動機１５にそれぞれ接続されている。
また、電力変換装置１０は、ＩＧＢＴ２２ａ〜２２ｆを個別にスイッチング動作を制御するゲート駆動装置（ＧＤＵ）２５ａ〜２５ｆをそれぞれ有している。

各ゲート駆動装置２５ａ〜２５ｆの出力端子は、ＩＧＢＴ２２ａ〜２２ｆの制御端子となるゲート端子にそれぞれ接続されている。
したがって、インバータ回路２１は、Ｕ相出力アーム２３Ｕ、Ｖ相出力アーム２３Ｖ及びＷ相出力アーム２３Ｗが並列接続された三相フルブリッジ回路と、Ｕ相出力アーム２３Ｕのスイッチング動作を制御するゲート駆動装置２５ａ，２５ｂと、Ｖ相出力アーム２３Ｖのスイッチング動作を制御するゲート駆動装置２５ｃ，２５ｄと、Ｗ相出力アーム２３Ｗのスイッチング動作を制御するゲート駆動装置２５ｅ，２５ｆとを有している。

次に、本実施形態による半導体素子の駆動装置について、ゲート駆動装置２５ｂを例にとり、図１を参照しつつ図２を用いて説明する。なお、ゲート駆動装置２５ａ，２５ｃ，２５ｄ，２５ｅ，２５ｆは、ゲート駆動装置２５ｂと同様の構成を有している。
ゲート駆動装置２５ｂは、簡略化して示すと、図２に示すように、ゲート電圧制御部３０を備えている。このゲート電圧制御部３０は、順バイアス回路３１と、逆バイアス回路３２と、バイアス切替スイッチ３３とを備えている。

順バイアス回路３１は、順バイアス電源３１ａとその正極側に直列に接続されたターンオン時ゲート抵抗３１ｂとが直列に接続された構成を有する。順バイアス電源３１ａの負極側はＩＧＢＴ２２ｂの低電位側電極となるエミッタに接続されている。ターンオン時ゲート抵抗３１ｂの順バイアス電源３１ａとは反対側の端子がバイアス切替スイッチ３３の一方の固定端子ｔａに接続されている。

逆バイアス回路３２は、逆バイアス電源３２ａとその正極側に直列に接続されたターンオフ時ゲート抵抗３２ｂとが直列に接続された構成を有する。逆バイアス電源３２ａの負極側はＩＧＢＴ２２ｂの低電位側電極となるエミッタに接続されている。ターンオフ時ゲート抵抗３２ｂの逆バイアス電源３２ａとは反対側の端子がバイアス切替スイッチ３３の他方の固定端子ｔｂに接続されている。

バイアス切替スイッチ３３は、２つの固定端子ｔａ及びｔｂと、これら固定端子ｔａ及びｔｂを選択する可動端子ｔｃとを有する。固定端子ｔａは順バイアス回路３１に接続され、固定端子ｔｂは逆バイアス回路３２に接続されている。そして、可動端子ｔｃがＩＧＢＴ２２ｂのゲートに接続されて選択されたバイアスがＩＧＢＴ２２ｂのゲートに供給される。この可動端子は、外部から入力される切替信号によって切替えられる。

また、ゲート駆動装置２５ｂは、電圧依存性コンデンサ３４を備えている。この電圧依存性コンデンサ３４は、一端がゲート電圧制御部３０とＩＧＢＴ２２ｂのゲートとの接続点に接続され、他端がＩＧＢＴ２２ｂのエミッタに接続されている。
この電圧依存性コンデンサは、セラミックコンデンサで構成され、図３に示す電圧依存特性を有する。この電圧依存特性は、電圧依存性コンデンサの両端子間に印加される印加電圧Ｖｉｎを横軸とし、静電容量を縦軸としたとき、印加電圧Ｖｉｎが０Ｖであるときに比較的大きな最大静電容量Ｃｍａｘとなり、この状態から印加電圧を増加させるにつれて、静電容量が二次曲線状に減少する特性線Ｌ１となる。ところで、電圧依存性のないコンデンサを適用した場合には、図３で点線図示のように、印加電圧Ｖｉｎの変化にかかわらず最大静電容量Ｃｍａｘより低い誤点弧防止用の固定静電容量Ｃｆを維持する。

そして、電圧依存性コンデンサ３４を誤点弧防止に必要な静電容量に設定すると、ＩＧＢＴ２２ｂの閾値電圧Ｖｔｈ付近では、電圧依存性コンデンサ３４の静電容量が電圧依存性のないコンデンサの静電容量Ｃｆを下回る小さい静電容量とすることができる。したがって、スイッチング損失の増加を抑制できる。このとき、スイッチング動作に応じた電圧依存性コンデンサ３４の充放電電荷量を電圧依存性のないコンデンサを使用する場合より小さくできるため、ゲート駆動電力の増加も軽減できる。

次に、上記第１実施形態の動作を説明する。
今、上アームのＩＧＢＴ２２ａがオフ状態であり、下アームのＩＧＢＴ２２ｂもオフ状態であるデッドタイムにあるものとする。この状態では、上アームのＩＧＢＴ２２ａのゲート電圧制御部３０の逆バイアス回路３２から逆バイアス電圧が上アームのＩＧＢＴ２２ａのゲートに印加されている。同様に、下アームのＩＧＢＴ２２ｂのゲート電圧制御部３０の逆バイアス回路３２から逆バイアス電圧が下アームのＩＧＢＴ２２ｂのゲートに印加されている。

この状態では、下アームの還流ダイオード２４ｂを通じて還流電流がＵ相電流Ｉｕとして三相交流電動機１５側に流れているものとする。この状態から、上アームのＩＧＢＴ２２ａのゲートにゲート電圧制御部３０から順バイアス電圧を印加してターンオン状態とすると、ゲート電圧ＶｇｅがＩＧＢＴ２２ａの閾値電圧Ｖｔｈを超えた時点でＩＧＢＴ２２ａを通じてコレクタ電流Ｉｃが流れ始める。このように、ＩＧＢＴ２２ａのゲートに順バイアス電圧を印加することにより、ゲート電位が上昇し、このゲート電位の上昇に応じて電圧依存性コンデンサ３４の静電容量が低下する。したがって、ＩＧＢＴ２２ａのターンオン時の電圧依存性コンデンサ３４を充電する際のゲート駆動電力の増加を軽減することができる。

このコレクタ電流Ｉｃによって、下アームのダイオード２４ｂが逆回復するとともに、下アームのＩＧＢＴ２２ｂのコレクタ・エミッタ間電圧Ｖｃｅが図４（ａ）に示すように０Ｖから増加する。このため、上アームのＩＧＢＴ２２ａのスイッチング時間に応じたｄｖ／ｄｔが発生する。下アームのＩＧＢＴ２２ｂには、帰還容量Ｃｒｓｓがあるため、この帰還容量Ｃｒｓｓを介して図４（ｂ）に示す電流Ｉｃｒｓｓ＝Ｃｒｓｓ×ｄｖ／ｄｔが発生する。

このとき、ＩＧＢＴ２２ｂのゲートには配線インダクタンスＬがあるので、この配線インダクタンスＬで誘起電圧が発生し、ゲート電位を図４（ｃ）で点線図示のように上昇させる。
しかしながら、ＩＧＢＴ２２ｂのゲートには電圧依存性コンデンサ３４が接続されており、その静電容量は、ゲートに逆バイアス電圧が印加されているので、図３に示す最大容量Ｃｍａｘとなっている。このため、電流Ｉｃｒｓｓが電圧依存性コンデンサ３４に分流されて充電されることにより、図４（ｃ）で実線図示のように、ゲート電位の上昇が抑制される。このとき、電流Ｉｃｒｓｓは、特許文献１に記載された従来例のように、スイッチング素子を介することなく直接電圧依存性コンデンサ３４に充電されることになる。このため、スイッチング素子のオン抵抗の影響を受けることなく、電圧依存性コンデンサ３４への迅速な充電を行なうことができ、ゲート電位の上昇を確実に抑制することができる。

このように、上記第１の実施形態によると、ＩＧＢＴ２２ａ及び２２ｂのゲート・エミッタ間に電圧依存性コンデンサ３４を接続するだけで、ＩＧＢＴ２２ａのターンオン時の駆動電力の増加を抑制しながらＩＧＢＴ２２ｂの誤動作を確実に防止することができる。したがって、前述した特許文献１に記載された従来例のようにコンデンサと直列にスイッチング素子を配置する必要がないので、帰還容量Ｃｒｓｓを通じて流れる電流Ｉｃｒｓｓをスイッチング素子のオン抵抗の影響を受けることなく電圧依存性コンデンサ３４へ迅速に充電することができる。

次に、本発明の第２の実施形態について図５及び図６を伴って説明する。
この第２の実施形態では、電圧依存性コンデンサとしてセラミックコンデンサに代えてダイオードの寄生容量を利用するようにしたものである。
すなわち、第２の実施形態では、図５に示すように、ＩＧＢＴ２２ａ及び２２ｂのゲート・エミッタ間に電圧依存性コンデンサとしてダイオード４１を接続するようにしている。また、逆バイアス回路３２の逆バイアス電源３２ａが省略されている。

ダイオード４１は、カソードをＩＧＢＴ２２ａ及び２２ｂのゲートとゲート電圧制御部３０との間に接続し、アノードをＩＧＢＴ２２ａ及び２２ｂのエミッタ側に接続している。
ダイオード４１には、寄生容量Ｃｄが存在し、この寄生容量が電圧依存性を有することを利用して電圧依存性コンデンサとして使用する。

ここで、ダイオードの寄生容量の電圧依存特性は、図６に示すように、寄生容量Ｃｄへの印加電圧Ｖｉｎが低い場合に最大静電容量Ｃｄｍａｘとなり、これより印加電圧Ｖｉｎが増加するにしたがって双曲線状の特性線Ｌ２によって、静電容量が減少する。この場合の印加電圧の増加に対する静電容量の減少率は、前述した第１実施形態のセラミックコンデンサに比較して大きいので、スイッチング損失やゲート駆動電力のさらなる軽減が可能となる。

なお、ダイオード４１は順方向を導通するため、逆バイアスとして負電圧を用いる場合は、ダイオード４１に対して別途ダイオードを逆直列に接続すればよい。
次に、本発明の第３の実施形態について図７を伴って説明する。
この第３の実施形態では、直並列切替用ダイオードとコンデンサとで電圧依存性を持たせるようにしている。

すなわち、第３の実施形態では、図７に示すように、前述した第１の実施形態における電圧依存性コンデンサ３４が省略され、これに代えて直並列ダイオードとコンデンサとで構成される誤動作防止回路５０が設けられている。
この誤動作防止回路５０は、一端がゲート電圧制御部３０及びＩＧＢＴ２２ｂのゲートとの間の接続点とＩＧＢＴ２２ｂのエミッタとの間に接続されたコンデンサ５１、ダイオード５２及びコンデンサ５３の直列回路を備えている。ここで、ダイオード５２はアノードがコンデンサ５１に接続され、カソードがコンデンサ５３に接続されている。

また、誤動作防止回路５０は、ダイオード５２及びコンデンサ５３と逆並列に接続されたダイオード５４と、コンデンサ５１及びダイオード５２と逆並列に接続されただダイオード５５とを備えている。
この第３の実施形態によると、ＩＧＢＴ２２ａ及び２２ｂがともにオフ状態である状態からＩＧＢＴ２２ａがターンオン状態となったときに、帰還容量Ｃｒｓｓを通じてＩＧＢＴ２２ｂのゲートに電流Ｉｃｒｓｓが流れる状態となると、この電流Ｉｃｒｓｓは、コンデンサ５１、ダイオード５２及びコンデンサ５３の直列回路に分流される。分流された電流Ｉｃｒｓｓは、コンデンサ５１及び５３に充電されることにより、ゲート電圧Ｖｇｅが閾値電圧Ｖｔｈに達することを確実に防止する。

この直列回路では、コンデンサ５１及び５３がダイオード５２を介して直列に接続されているので、誤点弧防止に寄与する静電容量Ｃは、コンデンサ５１の静電容量をＣ１とし、コンデンサ５３の静電容量をＣ２としたとき、
Ｃ＝Ｃ１・Ｃ２／（Ｃ１＋Ｃ２） ・・・（１）
となる。

また、誤動作防止回路５０は、ゲート電圧Ｖｇｅの推移に対して３つの動作を行なう。先ず、ゲート電圧制御部３０のバイアス切替スイッチ３３によって順バイアス回路３１が選択された場合には、順バイアス電源３１ａの順バイアス電圧Ｖｆｗによってダイオード５２が導通し、コンデンサ５１及び５３が充電される。
このときの２つのコンデンサ５１及び５３の充電電圧Ｖｃ１及びＶｃ２は、
Ｖｃ１＝Ｖｆｗ・Ｃ２／（Ｃ１＋Ｃ２） ・・・（２）
Ｖｃ２＝Ｖｆｗ・Ｃ１／（Ｃ１＋Ｃ２） ・・・（３）
となる。

次に、バイアス切替スイッチ３３が逆バイアス回路３２に切り替えられると、ＩＧＢＴ２２ｂのゲート容量から電荷がターンオフ時ゲート抵抗３２ｂを介して逆バイアス電源３２ｂに引き抜きが行なわれる。このとき、コンデンサ５１の電圧Ｖｃ１がコンデンサ５３の電圧Ｖｃ２より大きくなるように設定した場合には、先ず、ゲート電圧ＶｇｅがＶｃ１まで低下した時点でダイオード５４が導通し、ダイオード５４及びコンデンサ５１を通る電流路Ｉ２によってコンデンサ５１が放電される。さらに、ゲート電圧Ｖｇｅがコンデンサ５３の電圧Ｖｃ２まで低下すると、ダイオード５５が導通してコンデンサ５３及びダイオード５５を通る電流路Ｉ３によってコンデンサ５３が放電される。

このとき、コンデンサ５３の電圧Ｖｃ２を、ＩＧＢＴ２２ｂの閾値電圧Ｖｔｈより小さく設定することで（Ｖｃ２＜Ｖｔｈ）、コンデンサ５３の放電がターンオフ動作に与える影響を抑制できる。このため、ターンオフ損失の増加を抑制することができる。
なお、ＩＧＢＴ２２ｂのターンオン時には、コンデンサ５１及び５３に充電電流が流れるので、ゲート駆動電力の増加については通常のコンデンサを接続した場合と同程度となる。

このように、第３の実施形態によると、誤動作防止回路５０のコンデンサ５１及び５３の放電が印加電圧すなわちゲート電圧Ｖｇｅが低下するにつれて先にコンデンサ５１が放電し、次いで、コンデンサ５３の放電が開始される。このため、ＩＧＢＴ２２ｂのゲート及びエミッタ間に接続された静電容量が印加電圧によって変化することになり、電圧依存性コンデンサを構成している。

この第３の実施形態において、コンデンサ５１及び５３の少なくとも一方を第１実施形態の電圧依存性コンデンサとすることにより、ゲート駆動電力の増加を抑制することができる。
以上、本発明の第１〜第４実施形態について説明してきたが、本発明はこれらに限定されずに種々の変更、改良を行うことができる。

例えば、ゲート電圧制御部３０としては、図８に示すように、正電圧電源端子ｔｐ及び負電圧電源端子ｔｎ間に直列に接続したｐチャネルＭＯＳＦＥＴ６１及びｎチャネルＭＯＳＦＥＴ６２を設けるようにしてもよい。そして、外部から例えばパルス幅変調（ＰＷＭ）信号が制御信号として入力されたインターフェイス回路６３から出力される内部制御信号をＭＯＳＦＥＴ６１及び６２のゲートに供給し、ＭＯＳＦＥＴ６１及び６２の接続点をＩＧＢＴ２２ｂのゲートに接続するようにしてもよい。なお、６４はゲート抵抗である。

また、制御対象となるスイッチング素子は、ＩＧＢＴに限定されるものではなく、パワーＭＯＳＦＥＴやＳｉＣ−ＭＯＳＦＥＴ等の電圧制御形半導体素子を適用することができる。
なお、制御対象となるスイッチング素子は、Ｓｉ系の半導体素子だけでなく、炭化ケイ素、窒化ガリウム及びダイアモンドの少なくとも１つを主材料とするワイドバンドギャップ半導体素子であってもよい。また、還流ダイオード２４ａ〜２４ｆも、Ｓｉ系の半導体素子だけでなく、炭化ケイ素、窒化ガリウム及びダイアモンドの少なくとも１つを主材料とするワイドバンドギャップ半導体素子であってもよい。

１０…電力変換装置、１１…三相交流電源、１２…整流回路、１３…平滑用コンデンサ、１５…三相交流電動機、２１…インバータ回路、２２ａ〜２２ｆ…ＩＧＢＴ、２３Ｕ…Ｕ相出力アーム、２３Ｖ…Ｖ相出力アーム、２３Ｗ…Ｗ相出力アーム、２４ａ〜２４ｆ…還流ダイオード、２５ａ〜２５ｆ…ゲート駆動装置、３０…ゲート電圧制御部、３１…順バイアス回路、３２…逆バイアス回路、３３…バイアス切替スイッチ、３４…電圧依存性コンデンサ、４１…ダイオード（電圧依存性コンデンサ）、５０…誤動作防止回路、５１，５３…コンデンサ、５２，５４，５５…ダイオード

Claims (2)

1. 還流ダイオードを逆並列に接続した電圧制御形半導体素子の制御電極を駆動する駆動回路を備えた半導体素子の駆動装置であって、
   前記制御電極に印加するゲート電圧を制御するゲート電圧制御部と、
   前記電圧制御形半導体素子の制御電極及び低電位側電極間に接続された誤動作防止装置と
   を備え、
   前記誤動作防止装置は、ダイオードとコンデンサとの直並列回路で構成されていることを特徴とする半導体素子の駆動装置。
2. 前記誤動作防止装置は、前記ゲート電圧が増加するにつれて静電容量が減少する電圧依存特性を有することを特徴とする請求項１に記載の半導体素子の駆動装置。

Images