JP6613899B2 - 半導体素子の駆動装置 - Google Patents

Description

本発明は、電力変換装置等に適用される半導体素子の駆動装置に関する。

従来、電圧駆動型半導体素子であるＩＧＢＴ(Insulated Gate Bipolar Transistor)を使用した電力変換装置が知られている（例えば特許文献１）。このような電力変換装置では、通常、ＩＧＢＴを直列に２つ接続してスイッチングアームを構成している。
このスイッチングアームを構成する２つのＩＧＢＴは、同時にオン状態となった場合に、ＩＧＢＴを流れる電流の増大を抑制するために、ＩＧＢＴの制御電極であるゲートと低電位側電極であるエミッタ間にダイオードとコンデンサとの直列回路で構成されるクランプ回路を接続するようにしている。

このクランプ回路は、ＩＧＢＴの高電位側電極となるコレクタとゲート間の帰還容量を介してゲートに流れる込む電流の一部をコンデンサにチャージすることにより、ゲート電圧Ｖｇｅの上昇を抑制するようにしている。そして、ダイオードは、コンデンサの電荷をゲートへ逆流させないために挿入されている。このダイオードによって、ＩＧＢＴのゲートにＰＷＭ信号が印加されたときにゲート電圧がふらつくことを抑制している。

国際公開第２０１３／１５７０８６号

しかしながら、特許文献１に記載されている従来例にあっては、クランプ回路をダイオードとコンデンサの直列回路で構成し、ダイオードのアノードをＩＧＢＴのゲートに接続するようにしている。このため、コンデンサへの充電電圧は、ダイオードでの降下電圧分低い電圧までしか充電することができず、蓄積電圧範囲が狭くなり、この分後述の逆回復サージ電圧抑制効果が低下するとともに、ＩＧＢＴのターンオン時にダイオードを通じてコンデンサに充電されるため、ゲート電圧の立ち上がりが遅くなり、ターンオン損失が増加するという課題がある。

そこで、本発明は、上述した特許文献１に記載された従来例の課題に着目してなされたものであり、電圧制御形半導体素子の逆回復サージ電圧を抑制しながらターンオン損失を低下させることができる半導体素子の駆動装置を提供することを目的としている。

上記目的を達成するために、本発明の一態様による半導体素子の駆動装置は、還流ダイオードを逆並列に接続した電圧制御形半導体素子の制御電極を駆動する駆動回路を備えた半導体素子の駆動装置であって、制御電極と駆動回路との間に接続した抵抗と、この抵抗と制御電極との間に一端を接続したコンデンサと、このコンデンサの他端と前記電圧制御形半導体素子の低電位側電極との間に接続されたスイッチ素子とを備え、スイッチ素子の制御電極を抵抗及びコンデンサの接続点に接続している。

本発明の一態様によれば、還流ダイオードを逆並列に接続した電圧制御形半導体素子の逆回復サージ電圧を抑制しながらターンオン損失を低下させることができる。

本発明の第１の実施形態による半導体素子のゲート駆動装置を備えたインバータの概略構成を示す回路図である。 図１のゲート駆動装置の一例を示す回路図である。 図２のゲート駆動装置のターンオン時のゲート電圧波形を示す波形図である。 図２のゲート駆動装置のターンオン特性を示す波形図である。 図２のゲート駆動回路の逆回復動作特性を示す波形図である。 ゲート駆動回路の変形例を示す回路である。

次に、図面を参照して、本発明の一実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
以下、本発明の一の実施の形態に係る半導体素子の駆動装置について図面を参照して説明する。本実施形態では、半導体素子として電圧駆動型半導体素子を例にとり、半導体素子の駆動装置として半導体素子のゲート駆動装置を例にとって説明する。

まず、本発明に係る半導体素子のゲート駆動装置を備えた電力変換装置１０について図１を用いて説明する。
図１に示すように、電力変換装置１０は、三相交流電源１１に接続されている。電力変換装置１０は、三相交流電源１１から入力する三相交流電力を全波整流する整流回路１２と、この整流回路１２で整流された電力を平滑化する平滑用コンデンサ１３とを有している。整流回路１２は、図示は省略するが、６つのダイオードをフルブリッジ接続して構成するかまたは６つのスイッチング素子をフルブリッジ接続している。

整流回路１２の正極出力端子に正極側ラインＬｐが接続され、負極出力端子に負極側ラインＬｎが接続されている。これら正極側ラインＬｐ及び負極側ラインＬｎ間に平滑用コンデンサ１３が接続されている。
また、電力変換装置１０は、正極側ラインＬｐ及び負極側ラインＬｎ間に印加された直流電圧を三相交流電圧に変換するインバータ回路２１を備えている。このインバータ回路２１は、正極側ラインＬｐに接続された上アーム部を構成する例えば電圧制御型半導体素子としての絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと称す）２２ａ，２２ｃ，２２ｅと、負極側ラインＬｎに接続された下アーム部を構成するＩＧＢＴ２２ｂ，２２ｄ，２２ｆとを備えている。

ＩＧＢＴ２２ａ及びＩＧＢＴ２２ｂは、正極側ラインＬｐと負極側ラインＬｎとの間に直列に接続されてＵ相出力アーム２３Ｕを構成している。ＩＧＢＴ２２ｃ及びＩＧＢＴ２２ｄは、正極側ラインＬｐと負極側ラインＬｎとの間に直列に接続されてＶ相出力アーム２３Ｖを構成している。ＩＧＢＴ２２ｅ及びＩＧＢＴ２２ｆは、正極側ラインＬｐと負極側ラインＬｎとの間に直列に接続されてＷ相出力アーム２３Ｗを構成している。
各ＩＧＢＴ２２ａ〜２２ｆには、それぞれ還流ダイオード２４ａ〜２４ｆが逆並列に接続されている。すなわち、各ＩＧＢＴ２２ａ〜２２ｆの高電位側電極となるコレクタに還流ダイオード２４ａ〜２４ｆのカソードがそれぞれ接続され、ＩＧＢＴ２２ａ〜２２ｆの低電位側電極となるエミッタに還流ダイオード２４ａ〜２４ｆのアノードがそれぞれ接続されている。

そして、ＩＧＢＴ２２ａ及びＩＧＢＴ２２ｂの接続部と、ＩＧＢＴ２２ｃ及びＩＧＢＴ２２ｄの接続部と、ＩＧＢＴ２２ｅ及びＩＧＢＴ２２ｆの接続部は、誘導性負荷となる三相交流電動機１５にそれぞれ接続されている。
また、電力変換装置１０は、ＩＧＢＴ２２ａ〜２２ｆを個別にスイッチング動作を制御するゲート駆動装置（ＧＤＵ）２５ａ〜２５ｆをそれぞれ有している。
各ゲート駆動装置２５ａ〜２５ｆの出力端子は、ＩＧＢＴ２２ａ〜２２ｆの制御端子となるゲート端子にそれぞれ接続されている。

したがって、インバータ回路２１は、Ｕ相出力アーム２３Ｕ、Ｖ相出力アーム２３Ｖ及びＷ相出力アーム２３Ｗが並列接続された三相フルブリッジ回路と、Ｕ相出力アーム２３Ｕのスイッチング動作を制御するゲート駆動装置２５ａ，２５ｂと、Ｖ相出力アーム２３Ｖのスイッチング動作を制御するゲート駆動装置２５ｃ，２５ｄと、Ｗ相出力アーム２３Ｗのスイッチング動作を制御するゲート駆動装置２５ｅ，２５ｆとを有している。
次に、本実施形態による駆動装置について、ゲート駆動装置２５ｂを例にとり、図１を参照しつつ図２を用いて説明する。なお、ゲート駆動装置２５ａ，２５ｃ，２５ｄ，２５ｅ，２５ｆは、ゲート駆動装置２５ｂと同様の構成を有している。

図２に示すように、ゲート駆動装置２５ｂは、外部からＩＧＢＴ２２ｂをオン・オフ制御する例えばパルス幅変調（ＰＷＭ）信号でなる制御信号ＣＳ（ｂ）が入力されるインターフェイス回路２６と、このインターフェイス回路２６から出力される内部制御信号によってＩＧＢＴ２２ｂをオン・オフ制御するゲート駆動回路２７とを備えている。
ゲート駆動回路２７は、正極ラインＰ１と負極ラインＮ１との間に接続されており、ｎｐｎ型バイポーラトランジスタ２８と、ｐｎｐ型バイポーラトランジスタ２９とが直列に接続されている。そして、ｎｐｎ型バイポーラトランジスタ２８は、コレクタが正極ラインＰ１に接続され、エミッタがｐｎｐ型バイポーラトランジスタ２９のエミッタに接続され、ベースがインターフェイス回路２６に接続されている。

ｐｎｐ型バイポーラトランジスタ２９は、エミッタがｎｐｎ型バイポーラトランジスタ２８のエミッタに接続され、コレクタが負極ラインＮ１に接続され、ベースがインターフェイス回路２６に接続されている。
したがって、ｎｐｎ型バイポーラトランジスタ２８はインターフェイス回路２６から出力される内部制御信号がハイレベルであるときにオン状態となり、ローレベルであるときにオフ状態となる。逆にｐｎｐ型バイポーラトランジスタ２９はインターフェイス回路２６から出力される内部制御信号がハイレベルであるときにオフ状態となり、ローレベルであるときにオン状態となる。

そして、ｎｐｎ型バイポーラトランジスタ２８とｐｎｐ型バイポーラトランジスタ２９との接続点がゲート抵抗３０を介してＩＧＢＴ２２ｂのゲートに接続されている。
また、ゲート駆動装置２５ｂは、図２に示すように、ゲート抵抗３０及びＩＧＢＴ２２ｂの制御電極となるゲート電極間にコンデンサ３１の一端が接続されている。このコンデンサ３１の他端は例えばｎｐｎ型バイポーラトランジスタで構成されるスイッチ素子３２を介してＩＧＢＴ２２ｂの低電位電極となるエミッタに接続されている。
スイッチ素子３２の制御端子（ベース端子）は、ゲート抵抗３０及びコンデンサ３１間の接続点に接続されている。

さらに、コンデンサ３１と並列にゲート抵抗３０に比較して抵抗値が大きい放電用抵抗３３が接続されている。この放電用抵抗３３の抵抗値Ｒｄｃは、外部から入力されるＰＷＭ信号でなる制御信号ＣＳ（ｂ）が最大周波数であるときにパルスのオフ時間でコンデンサ３１の充電電荷を放電可能な値に設定されている。
ここで、本発明を適用する電力変換装置１０のインバータ回路２１では、通常、ゲート駆動信号となるＰＷＭ信号の周波数は２０ｋＨｚ以下に設定されている。
このため、ＰＷＭ信号の周波数が最大の２０ｋＨｚであるとすると、１周期は１／２０ｋ＝５０μｓであり、デューティ比を５０％とすると、ＰＷＭ信号のオン時間及びオフ時間はそれぞれ２５μｓとなる。

また、放電時間ｔと時定数τと放電率との関係は、
ｔ＝τの時６３．２％
ｔ＝２τの時８６．５％
ｔ＝３τの時９５．０％
ｔ＝４τの時９８．２％
ｔ＝５τの時９９．３％
となる。

ここで、コンデンサ３１を放電させるには、放電時間をｔ＝３τとして放電率を９５．０％として放電できればよく、求めた放電時間ｔがインバータの最大周波数で決まるオン・オフ時間２５μｓ以下（ｔ＜２５μｓ）であればよいことになる。
そして、コンデンサ３１の静電容量Ｃｃは、ＩＧＢＴ２２ａ〜２２ｆのゲート−コレクタ間に寄生するゲート−コレクタ間寄生容量Ｃｇｃとゲート−エミッタ間に寄生するゲートエミッタ間寄生容量Ｃｇｅとの和で表される入力容量Ｃｉｅｓの１倍から半分でよく、前述したように放電用抵抗３３の抵抗値Ｒｄｃは、ゲート抵抗３０の抵抗値Ｒｇの約１０倍に設定する。

今、コンデンサ３１の静電容量をＣｃ＝２０ｎＦ、ゲート抵抗３０の抵抗値Ｒｇ＝１Ω、放電用抵抗３３の抵抗値Ｒｄｃ＝１０Ωとし、時定数をτとすると、コンデンサ３１の放電時間ｔは、
ｔ＝３τ＝３×Ｒｄｃ×Ｃｃ＝３×１０Ω×２０ｎＦ＝６００ｎｓ
となる。
この結果、放電時間ｔが６００ｎｓであるので、ＰＷＭ信号のオン・オフ時間２５μｓより十分に短くなり、ＰＷＭ信号のオフ時間内で十分に放電可能となる。

また、コンデンサ３１を放電させるために放電用抵抗３３を設けると、スイッチ素子３２がオン状態であるときにコンデンサ３１の充電が終了していると、ゲート電圧Ｖｇｅをゲート抵抗３０と放電用抵抗３３とで分圧することになる。このため、ゲート駆動回路２７から入力されるＩＧＢＴ２２ａ〜２２ｆのゲート電圧Ｖｇｅが正極ラインＰ１の正電位である＋Ｖｐ＝１５Ｖである場合、放電用抵抗３３に掛かっている電圧ＶｄｃがＩＧＢＴ２２ａ〜２２ｆのゲート−エミッタ間に掛かることになる。
Ｒｇ＝１Ω、Ｒｄｃ＝１０Ωであるので、電圧Ｖｄｃすなわちゲート電圧Ｖｇｅは、
Ｖｇｅ＝Ｖｄｃ＝１５Ｖ×｛１０／(１＋１０)｝＝１３．６３Ｖ
となる。
このため、ゲート電圧Ｖｇｅとして１５Ｖ必要な場合には、ゲート駆動回路２７の正極ラインＰ１の正電位である＋Ｖｐを１６．５Ｖに設定することにより、下記式で表されるようにゲート電圧Ｖｇｅ＝１５Ｖとなる。
Ｖｇｅ＝Ｖｄｃ＝１６．５×｛１０／(１＋１０)｝＝１５Ｖ

次に、本実施形態の動作について説明する。
電力変換装置１０では三相交流電源１１から入力される三相交流電圧を整流回路１２で直流電圧に変換し、平滑用コンデンサ１３平滑化してからインバータ回路２１に入力され、このインバータ回路２１で交流電圧に変換して三相交流電動機１５に供給する。
電動機が例えば三相誘導電動機であるものとすると、インバータ回路２１のＵ相出力アーム２３Ｕ、Ｖ相出力アーム２３Ｖ及びＷ相出力アーム２３Ｗの上アームには、電気角で１８０°又は１２０°の駆動信号を１２０°ずつずらして供給し、下アームには電気角で１８０°又は１２０°の駆動信号をさらに６０°進めて供給する。

各相出力アーム２３Ｕ〜２３Ｗでは、上アームのＩＧＢＴ２２ａ，２２ｃ、２２ｅがオン状態であるときに下アームのＩＧＢＴ２２ｂ、２２ｄ、２２ｆがオフ状態となる。そして、上アームのＩＧＢＴと下アームのＩＧＢＴとが同時にオン状態とならないように、上アームのＩＧＢＴ２２ａ、２２ｃ、２２ｅがオン状態からオフ状態に移行するターンオフ時に上下アームのＩＧＢＴが同時にオフ状態となるデッドタイムが設けられている。逆に下アームのＩＧＢＴ２２ｂ、２２ｄ、２２ｆがオン状態からオフ状態に移行するターンオフ時にも上下アームのＩＧＢＴが同時にオフ状態となるデッドタイムが設けられている。

そして、例えばＵ相出力アーム２３Ｕの下アームを構成するＩＧＢＴ２２ｂを例にとって、ターンオン動作を説明する。先ず、ゲート駆動装置２５ｂに供給されるＰＷＭ信号である制御信号ＣＳ（ｂ）がローレベルである状態ものとすると、インターフェイス回路２６から出力される内部制御信号もローレベルとなる。このため、ｎｐｎ型バイポーラトランジスタ２８がオフ状態となり、逆にｐｎｐ型バイポーラトランジスタ２９がオン状態となる。
したがって、ＩＧＢＴ２２ｂのゲート電極がゲート抵抗３０を介し、ｐｎｐ型バイポーラトランジスタ２９を介して負極ラインＮ１の負電位である−Ｖｎ（例えば−１５Ｖ）に接続されている。このため、ＩＧＢＴ２２ｂのゲート電圧Ｖｇｅは、図３に示すように、負電位−Ｖｎとなっており、オフ状態を維持する。

このとき、ＩＧＢＴ２２ｂのコレクタ−エミッタ間電圧Ｖｃｅは、図４の実線の左側部分に示すように、整流回路１２の出力を平滑用コンデンサ１３で平滑化した電圧である高電圧となっている。また、コレクタ電流Ｉｃは、図４の実線の左側部分に示すように、零となっている。
このオフ状態から、図３における時点ｔ１で、ゲート駆動装置２５ｂに入力される制御信号ＣＳ（ｂ）がローレベルからハイレベルに切り換わると、ｐｎｐ型バイポーラトランジスタ２９がオフ状態となり、これに代えてｎｐｎ型バイポーラトランジスタ２８がオン状態となる。このため、正極ラインＰ１の正電位＋Ｖｐがｎｐｎ型バイポーラトランジスタ２８及びゲート抵抗３０を介してＩＧＢＴ２２ｂのゲート電極に印加される。

このとき、初期状態では、ゲート電圧Ｖｇｅは、ＩＧＢＴ２２ｂのゲート容量を充電しながら増加することになる。このため、ゲート電圧Ｖｇｅは、図３に示すように、負極ラインＮ１の負電位−Ｖｎから上昇する。このときのゲート電圧Ｖｇｅは、比較的小さい抵抗値のゲート抵抗３０を通じてゲート容量を充電するので、比較的大きな増加率（ｄＶ／ｄｔ）で増加する。
その後、時点ｔ２でゲート電圧Ｖｇｅがスイッチ素子３２の閾値電圧Ｖｏｎに達すると、スイッチ素子３２がオン状態となる。このため、ゲート電流の一部がコンデンサ３１に分流して蓄積される。これに応じて、図３で実線図示の特性線Ｌ１１で示すように、ゲート電圧Ｖｇｅの増加率（ｄＶ／ｄｔ）が減少し、ゲート電圧Ｖｇｅのミラー電圧Ｖｇｍへの到達時間が遅くなる。このため、ＩＧＢＴ２２ｂの立ち上がりが遅くなり、スイッチ素子３２を省略してコンデンサ３１のみを設けた場合の鎖線図示の特性線Ｌ１３に比較してターンオン損失を減少させることができる。

ここで、ミラー電圧Ｖｇｍについて説明しておく。ＩＧＢＴがターンオンもしくはターンオフするときにＩＧＢＴのゲート電圧ＶｇｅがＩＧＢＴの閾値電圧近傍になると、ＩＧＢＴのゲート−コレクタ間寄生容量Ｃｇｃ（ミラー効果により実際の容量値より大きな効果を有している。）を充放電するためにゲート電圧Ｖｇｅがフラットになるミラー期間と呼ばれる期間があり、ミラー電圧Ｖｇｍとはこのミラー期間中のゲート電圧Ｖｇｅのことである。ミラー期間はコレクタ−エミッタ間電圧Ｖｃｅが変化する期間であり、コレクタ−エミッタ間電圧Ｖｃｅが最終値に達すると終了する。

すなわち、コンデンサ３１のみを設けた場合には、ＩＧＢＴ２２ｂのターンオン時に、ゲート電圧Ｖｇｅが図３で一点鎖線の特性線Ｌ１３で示すように負電位−Ｖｎから増加を開始した時点からコンデンサ３１に電荷の蓄積が開始される。このため、ゲート電圧Ｖｇｅが、負電位−Ｖｎからの立ち上がり開始時点からｄＶ／ｄｔが徐々に小さくなってしまう。したがって、ゲート電圧ＶｇｅがＩＧＢＴ２２ｂのミラー電圧Ｖｇｍに達するまでの時間が長くなってしまい、スイッチング損失によるターンオン損失が大きくなってしまう。

しかしながら、本実施形態では、コンデンサ３１とＩＧＢＴ２２ｂのエミッタとの間にスイッチ素子３２を接続することにより、前述したように、スイッチ素子３２がオフ状態を維持している間では、ゲート電圧Ｖｇｅが実線図示の特性線Ｌ１１で示すように、コンデンサ３１自体を設けない場合の点線図示の特性線Ｌ１２で表されるゲート電圧Ｖｇｅの増加率（ｄＶ／ｄｔ）と等しくなる。このため、立ち上がりが急峻となり、その後スイッチ素子３２がオン状態となることにより、ゲート電圧Ｖｇｅの増加率（ｄＶ／ｄｔ）が小さくなる。したがって、本実施形態では、コンデンサ３１のみを設ける場合に比較してゲート電圧ＶｇｅのＩＧＢＴ２２ｂのミラー電圧Ｖｇｍに達するまでの時間を短くしてスイッチング損失を低減し、ターンオン損失を低減することができる。

また、ゲート電圧Ｖｇｅがミラー電圧Ｖｇｍに達することにより、ＩＧＢＴ２２ｂのコレクタ電流Ｉｃが、図４の実線図示の特性線Ｌ２１で示すように、零から増加を開始し、コレクタ−エミッタ間電圧Ｖｃｅが、図４の実線で図示するように、減少を開始する。このときのコレクタ電流Ｉｃの増加率（ｄＩ／ｄｔ）はコンデンサ３１を設けない場合の点線図示の特性線Ｌ２２に比較して増加率（ｄＩ／ｄｔ）が小さくなる。このため、コレクタ電流Ｉｃのオーバーシュート時の最大電流はコンデンサ３１を設けない場合のコレクタ電流Ｉｃのオーバーシュート時の最大電流より小さい値に抑制できる。なお、コンデンサ３１のみを接続した場合には、図４で一点鎖線図示の特性線Ｌ２３で示すように、コレクタ電流Ｉｃの増加時の増加率（ｄＩ／ｄｔ）をより小さくすることができ、オーバーシュート時の最大電流をより抑制することができるが、前述したようにターンオン損失が増加する。

このように、本実施形態では、ターンオン時に、コレクタ電流Ｉｃの増加時のオーバーシュート時の最大電流を抑制することにより、配線インダクタンスを含むインダクタンス成分に蓄積するエネルギーを抑制することができる。
次に、上アームを構成するＩＧＢＴ２２ａ及び下アームを構成するＩＧＢＴ２２ｂがともにオフ状態であり、三相交流電動機１５のコイルに蓄積されたエネルギーにより下側アームを構成するＩＧＢＴ２２ｂの還流ダイオード２４ｂを通じて図５に示す還流電流Ｉｆが流れている還流状態にある場合を説明する。

この還流状態では、還流ダイオード２４ｂのアノード−カソード間電圧Ｖｒは、図５の左側部分に示すように、零となっている（厳密にはダイオードの順方向電圧だけドロップしているが、小さな値なので図５では無視している。）。なお、図５において還流電流Ｉｆは、図２に示すＩｃ（ｂ）の矢印と逆方向に流れる電流を正としている。
この還流状態から上アームを構成するＩＧＢＴ２２ａがオン状態に制御されると、還流ダイオード２４ｂが順バイアス状態から逆バイアス電圧が印加された状態に変化する。このとき、ＩＧＢＴ２２ａ及び２２ｂの双方にコンデンサ３１を設けていない場合には、還流ダイオード２４ｂに流れている還流電流Ｉｆが、図５で点線図示のように、比較的大きな減少率（−ｄＩ／ｄｔ）で減少する。その後、還流電流Ｉｆが零を超えて逆方向に流れる逆回復電流となる逆回復動作状態となる。

すなわち、還流ダイオード２４ｂのＰＮ接合が順バイアスされる状態ではキャリアの注入によりＮ⁻層が飽和状態となっているが、ダイオード電極に逆バイアス電圧が印加されると、ＰＮ接合は逆電圧回復による遮断動作を始める。しかし、ＰＮ接合は順バイアスにより蓄積されたキャリアの飽和状態から、直ちに逆電圧が回復した状態に移行することができず、Ｎ⁻層に蓄積された過剰キャリアは、空乏層が最初に回復するＰＮ接合部分を基点として、電子はＮ⁻層側から、正孔はＰ層側から排出され、Ｎ⁻層に蓄積された過剰キャリアが再結合で消滅するまで電流が流れる。この電流が逆回復電流として観察される。

この逆回復動作状態では、過剰キャリアが減少してＰＮ接合の逆耐圧が回復するにつれて、逆回復電流は減少し流れなくなる。この逆回復電流の減少率（−ｄＩｆ／ｄｔ）により、回路中の寄生インダクタンスＬ′によって、逆回復サージ電圧（＝Ｌ′×ｄＩｆ／ｄｔ）が発生する。この逆回復サージ電圧は、図５で点線図示の特性線Ｌ３２に示すように、還流電圧Ｖｒに比較的大きなピーク値Ｖｒｐを有する。
これに対して、ＩＧＢＴ２２ａ及び２２ｂのゲート駆動装置２５ａ及び２５ｂにコンデンサ３１及びスイッチ素子３２の直列回路を設けることにより、ターンオン時の上アームとなるＩＧＢＴ２２ａのコレクタ電流Ｉｃの増加率（ｄＩ／ｄｔ）が、図４に示すように、減少する。このため、下アームとなるＩＧＢＴ２２ｂでは、還流状態から、逆回復動作状態で、還流電流Ｉｆの減少率（−ｄＩｆ／ｄｔ）が図５で実線図示のようにコンデンサ３１を設けない場合に比較して小さくなる。また、逆回復動作状態での逆回復電流のピーク値もコンデンサ３１を設けない場合に比較して小さくなる。

このため、逆回復サージ電圧は、前述したように、回路中の寄生インダクタンスＬ′と還流電流Ｉｆの減少率（−ｄＩｆ／ｄｔ）で決定されるので、逆回復サージ電圧のピーク値Ｖｒｐを図５で実線図示の特性線Ｌ３１で示すようにコンデンサ３１を設けない場合に比較して減少させることができる。
この実施形態による逆回復サージ電圧の減少量は、コンデンサ３１のみを設けた場合の減少量（図５で一点鎖線図示の特性線Ｌ３３）に比較しては小さいが十分なサージ電圧抑制効果を得ることができる。

コンデンサ３１のみを設けた場合には、前述したように、ＩＧＢＴ２２ｂのゲート容量にコンデンサ３１の容量が加算されるので、ターンオン時のゲート電圧特性が、図３で一点鎖線図示の特性線Ｌ１３ように、ゲート電圧Ｖｇｅの立ち上がりが遅くなり、ターンオン時のスイッチング損失が大きくなるとともに、ターンオフ時のゲート容量放電時間も長くなってターンオフ時のスイッチング損失も大きくなる。
しかしながら、本実施形態によると、スイッチ素子３２のオン期間だけコンデンサ３１がＩＧＢＴ２２ｂのゲート−エミッタ間に接続されることになり、コンデンサ３１のみを設ける場合に比較して、ターンオン時のスイッチング損失を抑制することができる。

しかも、ターンオフ時のスイッチング損失はコンデンサ３１を設けない場合と同等に抑制することができる。すなわち、本実施形態では、ターンオフ時には、ｐｎｐ型バイポーラトランジスタ２９がオン状態となって、ＩＧＢＴ２２ｂのゲート容量に蓄積された電荷がゲート抵抗３０を介して放電される。この際、コンデンサ３１に蓄積された電荷は、スイッチ素子３２がオン状態であっても、スイッチ素子３２を構成するｎｐｎ型バイポーラトランジスタのエミッタからコレクタへは電流が流れないことにより、コンデンサ３１の放電路が形成されない。このため、ターンオフ時には、コンデンサ３１を設けない場合と同じになり、スイッチング損失が増加することはない。

なお、コンデンサ３１に蓄積された電荷は、ゲート抵抗３０に比較して抵抗値の大きな放電用抵抗３３によってＰＷＭ信号の１つのパルスのオフ時間内に放電される。
また、前述した従来例では、ゲート抵抗及びＩＧＢＴのゲート電極間にダイオードを介してコンデンサを接続している。このため、コンデンサの充電電圧は、ゲート電圧Ｖｇｅに対してダイオードの降下電圧分低くなり、逆回復サージ電圧を抑制する効果がこの分制限される。これに対して、本実施形態では、ベース電流に制限がなくバイポーラトランジスタのオン電圧（オンしているときのエミッタ・コレクタ間電圧）が充分小さい。このため、実質的にゲート抵抗３０及びＩＧＢＴ２２ｂのゲート電極間に直接コンデンサ３１が接続されているのと等しくなるので、コンデンサ３１の充電電圧は、ゲート電圧Ｖｇｅまでフルに充電することができる。したがって、逆回復サージ電圧に対して、より大きな削減効果を発揮することができる。

なお、上記実施形態では、コンデンサ３１に接続したスイッチ素子３２としてｎｐｎバイポーラトランジスタを適用した場合について説明したが、これに限定されるものではなく、図６に示すように、ｎｐｎバイポーラトランジスタに代えてダイオード３４及びｎチャネルＭＯＳＦＥＴ３５の直列回路を適用するようにしてもよい。
ここで、ダイオード３４はコンデンサ３１とｎチャネルＭＯＳＦＥＴ３５との間に設けても、ｎチャネルＭＯＳＦＥＴ３５とＩＧＢＴ２２ｂのエミッタとの間に設けてもよく、ＩＧＢＴ２２ｂのエミッタ側からコンデンサ３１に向かって流れる電流を阻止できればよい。

このように、ダイオード３４とｎチャネルＭＯＳＦＥＴ３５とでスイッチ素子３２を構成することにより、前述したｎｐｎ型バイポーラトランジスタを適用する場合と同等の作用効果を得ることができる。また、ｎチャネルＭＯＳＦＥＴ３５の閾値電圧をダイオードの順方向電圧より高いものにしておけば、前述した従来例に比してターンオン損失を抑制することができる。
また、上記実施形態では、電力変換装置１０が三相交流電源１１からの三相交流電力を直流に変換する整流回路を備えている場合について説明したが、これに限定されるものではない。すなわち、三相交流電源１１に代えて単相交流電源を適用することもでき、さらには、バッテリー等の直流電源を使用することもできる。

本発明の技術的範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の技術的範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画され得る。

１０…電力変換装置、１１…三相交流電源、１２…整流回路、１３…平滑用コンデンサ、１５…三相交流電動機、２１…インバータ回路、２２ａ〜２２ｆ…ＩＧＢＴ、２３Ｕ…Ｕ相出力アーム、２３Ｖ…Ｖ相出力アーム、２３Ｗ…Ｗ相出力アーム、２４ａ〜２４ｆ…還流ダイオード、２５ａ〜２５ｆ…ゲート駆動装置、２６…インターフェイス回路、２７…ゲート駆動回路、３０…ゲート抵抗、３１…コンデンサ、３２…スイッチ素子、３３…放電用抵抗、３４…ダイオード、３５…ｎチャネルＭＯＳＦＥＴ

Claims (4)

1. 還流ダイオードを逆並列に接続した電圧制御形半導体素子の制御電極を駆動する駆動回路を備えた半導体素子の駆動装置であって、
   前記制御電極と前記駆動回路との間に接続した抵抗と、
   該抵抗と前記制御電極との間に一端を接続したコンデンサと、
   該コンデンサの他端と前記電圧制御形半導体素子の低電位側電極との間に接続されたスイッチ素子とを備え、
   前記スイッチ素子の制御電極を前記抵抗及び前記コンデンサの接続点に接続したことを特徴とする半導体素子の駆動装置。
2. 前記コンデンサと並列接続された前記抵抗に比較して抵抗値が大きい放電用抵抗を備えていることを特徴とする請求項１に記載の半導体素子の駆動装置。
3. 前記スイッチ素子は、ｎｐｎ形バイポーラトランジスタで構成されていることを特徴とする請求項１に記載の半導体素子の駆動装置。
4. 前記スイッチ素子は、ダイオードとｎチャネルＭＯＳＦＥＴとの直列回路で構成されていることを特徴とする請求項１に記載の半導体素子の駆動装置。

Images