JP6739865B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6739865B2
JP6739865B2 JP2016123278A JP2016123278A JP6739865B2 JP 6739865 B2 JP6739865 B2 JP 6739865B2 JP 2016123278 A JP2016123278 A JP 2016123278A JP 2016123278 A JP2016123278 A JP 2016123278A JP 6739865 B2 JP6739865 B2 JP 6739865B2
Authority
JP
Japan
Prior art keywords
switching element
switching
current
loss
unipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016123278A
Other languages
English (en)
Other versions
JP2017228912A (ja
Inventor
大悟 上野
大悟 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renault SAS
Original Assignee
Renault SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renault SAS filed Critical Renault SAS
Priority to JP2016123278A priority Critical patent/JP6739865B2/ja
Publication of JP2017228912A publication Critical patent/JP2017228912A/ja
Application granted granted Critical
Publication of JP6739865B2 publication Critical patent/JP6739865B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本発明は、半導体装置に関するものである。
ワイドバンドギャップ半導体スイッチング素子とSi−IGBTを並列接続したパワー半導体モジュールにおいて、ターンオンでは、Si−IGBTを先にターンオンにさせた後にワイドバンドギャップ半導体スイッチング素子をターンオンさせている。また、このパワー半導体モジュールは、ターンオフでは、Si−IGBTを先にターンオフにさせた後にワイドバンドギャップ半導体スイッチング素子をターンオフさせている(特許文献1)。
特開2013−59190号公報
しかしながら、上記パワー半導体モジュールでは、並列に接続された複数のスイッチング素子のうち、Si−IGBTを常に先にターンオン又はターンオンさせているため、スイッチング速度を十分に高めることができない、という問題があった。
本発明が解決しようとする課題は、スイッチング速度を高めた半導体装置を提供することである。
本発明は、ユニポーラ型スイッチング素子とバイポーラ型スイッチング素子とを並列に接続し、並列回路に流れる電流の大きさに応じて、先にターンオンまたは先にターンオフさせるスイッチング素子を、ユニポーラ型スイッチング素子とバイポーラ型スイッチング素子との間で切り換えることによって上記課題を解決する。
本発明は、スイッチング速度を高めることができる。
図1は、本実施形態に半導体装置を含む駆動システムのブロック図である。 図2Aは、スイッチング素子のオン、オフ制御のシーケンスを示すグラフである。 図2Bは、スイッチング素子のオン、オフ制御のシーケンスを示すグラフである。 図3はスイッチング素子のオン電圧特性を示すグラフである。 図4Aはスイッチング損失の特性を示すグラフである。 図4Bはスイッチング素子の導通損失を示すグラフである。 図4Cは並列回路の合計損失を示すグラフである。 図5Aは、本発明の他の実施形態に係る半導体装置において、スイッチング素子のオン、オフ制御のシーケンスを示すグラフである。 図5Bは、本発明の他の実施形態に係る半導体装置において、スイッチング素子のオン、オフ制御のシーケンスを示すグラフである。 図6Aは、本発明の他の実施形態に係る半導体装置において、スイッチング素子のオン、オフ制御のシーケンスを示すグラフである。 図6Bは、本発明の他の実施形態に係る半導体装置において、スイッチング素子のオン、オフ制御のシーケンスを示すグラフである。 図7Aはスイッチング損失の特性を示すグラフである。 図7Bはスイッチング素子の導通損失を示すグラフである。 図7Cは並列回路の合計損失を示すグラフである。
以下、本発明の実施形態を図面に基づいて説明する。
《第1実施形態》
本実施形態に係る半導体装置は、バッテリの電力を変換しつつ、変換された電力を負荷に出力する電力変換装置である。半導体装置は、ハイブリット車両又は電気自動車等の車両に設けられている。以下の説明では、本実施形態に係る半導体装置を電力変換装置とした上で、電力変換装置を車両に適用した例を説明する。なお、半導体装置は、必ずしも電力変換装置である必要はなく、他の装置であってもよい。また、電力変換装置は車両以外に設けられていてもよい。
図1は、本実施形態に半導体装置を含む駆動システムのブロック図である。駆動システムは、車両用の駆動システムである。図1に示すように、駆動システムは、バッテリ1、コンデンサ2、モータ3、電流センサ4、インバータ10、IGBT駆動回路21、MOSFET駆動回路22、及び、コントローラ30を備えている。
バッテリ1は駆動用の電源である。バッテリ1は、リチウムイオン電池等の複数の二次電池を接続することで構成されている。バッテリ1の正極は、正極用の給電母線に接続され、バッテリ1の負極は負極用の給電母線に接続されている。コンデンサ2は、平滑用のコンデンサであり、バッテリ1とインバータ10との間で、一対の給電母線間に接続されている。
インバータ10は、バッテリ1の出力電力を変換する電力変換回路であり、並列回路11〜16を有している。並列回路11は、スイッチング素子S1、スイッチング素子Q1、及びダイオードD1を並列に接続した回路である。スイッチング素子S1は、ユニポーラ型スイッチングデバイスである。スイッチング素子S1には、例えばMOSFETが用いられる。スイッチング素子Q1は、バイポーラ型スイッチング素子であって、例えばIGBTが用いられる。ダイオードD1は、還流用の整流素子である。
並列回路11において、MOSFETのドレイン、IGBTのコレクタ、及びダイオードD1のカソードが高電位側に接続されている。MOSFETのソース、IGBTのエミッタ、及びダイオードD1のアノードが低電位側に接続されている。すなわち、MOSFETの電流の導通方向とIGBTの電流の導通方向が、ダイオードD1の電流の導通方向(順方向)と逆向きになるように、スイッチング素子S1、スイッチング素子Q1、及びダイオードD1は並列に接続されている。
並列回路12〜16は、並列回路11と同様に、スイッチング素子S2〜S6、スイッチング素子Q2〜Q6、及びダイオードD2〜D6を並列に接続した回路である。スイッチング素子S2〜S6は、ユニポーラ型スイッチングデバイスであって、スイッチング素子S1と同様のMOSFETである。スイッチング素子Q2〜Q6は、バイポーラ型スイッチングデバイスであって、スイッチング素子Q1と同様のIGBTである。ダイオードD2〜D6は、ダイオードD1と同様の整流素子である。並列回路12〜16の接続形態は、並列回路11と同様の接続形態である。
なお、以下の説明では、スイッチング素子S1〜S6をMOSFETとし、スイッチング素子Q1〜Q6をIGBTとする。ユニポーラ型スイッチングデバイスは、MOSFETに限定するものではなく、Si−MOSFETに限らずSiC、GaN等を含んだ半導体素子でもよい。また、バイポーラ型スイッチングデバイスはIGBTに限らず他の半導体素子でもよい。
並列回路11と並列回路12は、一対の給電母線間で直列に接続されている。同様に、並列回路13と並列回路14が直列に接続され、並列回路15と並列回路16が直列に接続されている。並列回路11と並列回路12との直列回路がU相のアーム回路となり、並列回路13と並列回路14との直列回路がV相のアーム回路となり、並列回路15と並列回路16との直列回路がW相のアーム回路となる。上アーム回路と下アーム回路との各接続点が、モータ3の三相に対応しつつ、モータ3に接続されている。
モータ3は、三相交流モータであって、インバータ10から出力される電力により動作する。モータ3は、回生動作により発電機としても機能し、発電電力をインバータ10を介してバッテリ1に出力する。
電流センサ4は、インバータ10の各並列回路11〜16に流れる電流を検出する。電流センサ4は、インバータ10とモータ3の間で、U相配線及びV相配線にそれぞれ接続されている。電流センサ4は、検出電流をコントローラ30に出力する。
IGBT駆動回路21は、スイッチング素子Q1〜Q6のオン、オフを切り替える。IGBT駆動回路21は、コントローラ30から出力される変調信号に基づいて、スイッチング素子Q1〜Q6のベースにスイッチング信号を出力することで、スイッチング素子Q1〜Q6のスイッチング動作を行う。スイッチング信号は、変調信号とキャリア信号との比較により生成される。
IGBT駆動回路22は、スイッチング素子S1〜S6のオン、オフを切り替える。IGBT駆動回路22は、コントローラ30から出力される変調信号に基づいて、スイッチング素子S1〜S6のベースにスイッチング信号(ゲート信号)を出力することで、スイッチング素子S1〜S6のスイッチング動作を行う。スイッチング信号は、変調信号とキャリア信号との比較により生成される。
コントローラ30は、スイッチング素子S1〜S6のスイッチング動作及びスイッチング素子Q1〜Q6のスイッチング動作を制御する。コントローラ30は、スイッチング素子S1〜S6のスイッチング動作用の変調信号をMOSFET駆動回路22に出力し、スイッチング素子Q1〜Q6のスイッチング動作用の変調信号をIGBT駆動回路21に出力する。IGBT駆動回路21に出力される変調信号と、MOSFET駆動回路22に出力される変調信号は、それぞれ独立した信号である。すなわち、コントローラ30は、IGBT駆動回路21及びMOSFET駆動回路22を介して、スイッチング素子S1〜S6のスイッチングのタイミングと、スイッチング素子Q1〜Q6のスイッチングのタイミングを独立に制御している。
コントローラ30は、電流センサ4の検出電流又は電流指令値の少なくともいずれか一方を用いて、並列回路11〜16に流れる電流を測定する。電流指令値は、モータ3に流す電流の指令値である。電流指令値は、車両コントローラ(図示しない)により算出され、コントローラ30に入力される。
コントローラ30は、並列回路11に流れる電流の大きさに応じて、先に(最初に)ターンオンさせるスイッチング素子を、スイッチング素子S1とスイッチング素子Q1との間で切り換える。コントローラ30は、並列回路11に流れる電流の大きさに応じて、先に(最初に)ターンオフさせるスイッチング素子を、スイッチング素子S1とスイッチング素子Q1との間で切り換える。コントローラ30は、並列回路12〜16に含まれるスイッチング素子のスイッチング動作を制御する際も、並列回路11と同様に、スイッチング素子S2〜S6及びスイッチング素子Q2〜W6をそれぞれ制御する。
例えば、U相のアーム回路において、並列回路11のターンオン動作と、並列回路12のターンオフ動作を行う場合に、コントローラ30は、以下のような制御を行う。並列回路11のターンオン動作は、スイッチング素子S1及びスイッチング素子Q1のうち少なくとも一方のスイッチング素子をターンオンさせる動作である。並列回路12のターンオフ動作は、スイッチング素子S2及びスイッチング素子Q2のうち少なくとも一方のスイッチング素子をターンオフさせる動作である。
コントローラ30は、スイッチング素子S1、D1をターンオンさせる際に、並列回路11に流れる電流を測定する。コントローラ30は、測定した電流の大きさに応じて、スイッチング素子S1及びスイッチング素子Q1のうち、どちらのスイッチング素子を先にターンオンさせるか決定する。コントローラ30は、決定したスイッチング素子を先にターンオンするように変調信号を生成し、変調信号を駆動回路に出力する。このとき、コントローラ30は、並列回路11の使用電流範囲のうち、一の電流範囲ではスイッチング素子S1より先にスイッチング素子Q1をターンオンさせ、他の電流範囲ではスイッチング素子Q1より先にスイッチング素子S1をターンオンさせる。並列回路11の使用電流範囲は、並列回路11の流れる電流の下限値から上限値までを規定した範囲であり、予め設定されている。並列回路11の使用電流範囲は、インバータ10の取りうる電流範囲に対応している。
また、コントローラ30は、スイッチング素子S2、D2をターンオフさせる際に、並列回路12に流れる電流を測定する。コントローラ30は、測定した電流の大きさに応じて、スイッチング素子S2及びスイッチング素子Q2のうち、どちらのスイッチング素子を先にターンオフさせるか決定する。コントローラ30は、決定したスイッチング素子を先にターンオフするように変調信号を生成し、変調信号を駆動回路に出力する。このとき、コントローラ30は、並列回路12の使用電流範囲のうち、一の電流範囲ではスイッチング素子S2より先にスイッチング素子Q2をターンオンさせ、他の電流範囲ではスイッチング素子Q2より先にスイッチング素子S2をターンオンさせる。
U相のアーム回路において、並列回路11のターンオン動作の後に、並列回路11のターンオフ動作を行う場合には、コントローラ30は、並列回路12のターンオフ動作と同様に、並列回路11に流れる電流の大きさに応じて、先にターンオフさせるスイッチング素子を決定し、決定したスイッチング素子を先にターンオフするように変調信号を生成する。また、並列回路12のターンオフ動作の後に、並列回路12のターンオン動作を行う場合には、コントローラ30は、並列回路11のターンオン動作と同様に、並列回路12に流れる電流の大きさに応じて、先にターンオンさせるスイッチング素子を決定し、決定したスイッチング素子を先にターンオンするように変調信号を生成する。
コントローラ30は、V相のアーム回路及びW相のアーム回路についても、U相のアーム回路と同様のスイッチング制御を行う。
以下、コントローラ30の制御によるスイッチング素子S1、Q1のスイッチング動作について、説明する。他の並列回路12〜16に含まれるスイッチング素子の動作は、並列回路11に含まれるスイッチング素子の動作と同様であるため、説明を省略する。
図2A及び図2Bは、スイッチング素子S1及びスイッチング素子Q1のオン、オフ制御のシーケンスを示すグラフである。図2Aのグラフは低電流領域におけるシーケンスを示しており、図2Bのグラフは高電流領域におけるシーケンスを示す。図2A、2Bにおいて、(а)はスイッチング素子S1のオン、オフ特性を示し、(b)はスイッチング素子Q1のオン、オフ特定を示し、(c)はスイッチング素子S1のドレイン電流(Id)の特性を示し、(d)はスイッチング素子Q1のコレクタ電流(Ic)の特性を示す。(e)はスイッチング素子S1のドレインソース電圧(Vds)の特性及びスイッチング素子Q1のコレクタエミッタ電圧(Vce)の特性を示し、(f)はスイッチング素子S1の損失特性を示し、(g)はスイッチング素子Q1の損失特性を示す。(а)〜(g)の横軸は時間(t)を示す。なお、図2A、2Bにおいて、MOSFETはスイッチング素子S1を示し、IGBTはスイッチング素子Q1を示す。
コントローラ30は、並列回路11に流れる電流が低電流領域内である場合には、スイッチング素子S1、Q1のターンオンからターンオフまでのシーケンスを実行する際に、図2Aに示すシーケンスを実行する。また、コントローラ30は、並列回路11に流れる電流が高電流領域内である場合には、スイッチング素子S1、Q1のターンオンからターンオフまでのシーケンスを実行する際に、図2Bに示すシーケンスを実行する。スイッチング素子S1、Q1のターンオンからターンオフまでのシーケンスは、スイッチング素子S1、Q1のオフ状態からターンオンさせて、ターンオンの後にスイッチング素子S1、Q1をターンオフさせるまでの、スイッチング素子S1、Q1の動作順序である。低電流領域は電流閾値(Ith)以下の電流領域であり、高電流領域は電流閾値(Ith)より大きい電流領域である。
図2Aに示すように、低電流領域において、コントローラ30は、スイッチング素子S1、Q1のオフ状態から、スイッチング素子Q1より先にスイッチング素子S1をターンオンさせる(時間t)。時間tから時間tまでの間で、スイッチング素子S1のオン動作によって、スイッチング素子S1のドレイン電流は上昇し、スイッチング素子S1のドレインソース電圧(Vds)はゼロに向かって低下する。なお、スイッチング素子S1とスイッチング素子Q1は並列に接続されているため、ドレインソース電圧(Vds)とコレクタエミッタ電圧(Vcs)は等しい。
次に、コントローラ30は、スイッチング素子Q1をターンオンさせる(時間t)。すなわち、時間tの時点で、スイッチング素子S1のドレインソース電圧Vds(スイッチング素子Q1のコレクタエミッタ電圧Vce)がゼロになる前に、コントローラ30は、スイッチング素子Q1をターンオンさせている。スイッチング素子Q1のオン動作によって、スイッチング素子Q1のコレクタ電流は上昇し、スイッチング素子Q1のコレクタエミッタ電圧(Vce)はゼロに向かってさらに低下する。時間tの直前のドレイン電流(Id)の一部は、スイッチング素子Q1のオン動作によって、スイッチング素子Q1のコレクタ電流(Ic)として流れる。そのため、時間tから、ドレイン電流(Id)は低下する。
そして、コレクタ電流(Ic)、ドレイン電流(Id)及びドレインソース電圧(Vds)が定常状態になることで、並列回路11におけるターンオン動作が終了する。
コントローラ30は、スイッチング素子S1、Q1のオン状態から、スイッチング素子S1より先にスイッチング素子Q1をターンオフさせる。スイッチング素子Q1のオフ動作によって、スイッチング素子Q1のコレクタ電流(Ic)は低下し、スイッチング素子S1のドレイン電流(Id)は、コレクタ電流(Ic)の低下分、上昇する。
次に、コントローラ30は、スイッチング素子S1をターンオフさせる(時間t)。すなわち、コントローラ30は、スイッチング素子Q1より後にスイッチング素子S1をターンオフさせる(時間t)。スイッチング素子S1のオフ動作によって、スイッチング素子S1のドレイン電流(Id)は低下しつつ、スイッチング素子S1のドレインソース電圧は上昇する。そして、時間(t)の時点で、コレクタ電流(Ic)、ドレイン電流(Id)及びドレインソース電圧(Vds)が定常状態になり、並列回路11におけるターンオフ動作が終了する。
図2Bに示すように、高電流領域において、コントローラ30は、スイッチング素子S1、Q1のオフ状態から、スイッチング素子S1より先にスイッチング素子Q1をターンオンさせる(時間t)。時間tから時間tまでの間で、スイッチング素子Q1のオン動作によって、スイッチング素子Q1のコレクタ電流は上昇し、スイッチング素子Q1のコレクタエミッタ電圧(Vce)はゼロに向かって低下する。
次に、コントローラ30は、スイッチング素子S1をターンオンさせる(時間t)。すなわち、時間tの時点で、スイッチング素子Q1のコレクタエミッタ電圧Vceがゼロになる前に、コントローラ30は、スイッチング素子S1をターンオンさせている。スイッチング素子S1のオン動作によって、スイッチング素子S1のドレイン電流は上昇し、スイッチング素子Q1のコレクタエミッタ電圧(Vce)はゼロに向かってさらに低下する。時間tの直前のコレクタ電流(Ic)の一部は、スイッチング素子S1のオン動作によって、スイッチング素子S1のドレイン電流(Id)として流れる。そのため、時間tから、コレクタ電流(Ic)は低下する。
そして、コレクタ電流(Ic)、ドレイン電流(Id)及びドレインソース電圧(Vds)が定常状態になることで、並列回路11におけるターンオン動作が終了する。
コントローラ30は、スイッチング素子S1、Q1のオン状態から、スイッチング素子Q1より先にスイッチング素子S1をターンオフさせる。スイッチング素子S1のオフ動作によって、スイッチング素子S1のドレイン電流(Id)は低下し、スイッチング素子S1のコレクタ電流(Ic)は、ドレイン電流(Id)の低下分、上昇する。
次に、コントローラ30は、スイッチング素子Q1をターンオフさせる(時間t)。すなわち、コントローラ30は、スイッチング素子S1より後にスイッチング素子Q1をターンオフさせる(時間t)。スイッチング素子Q1のオフ動作によって、スイッチング素子Q1のコレクタ電流(Ic)は低下しつつ、スイッチング素子Q1のコレクタエミッタ電圧は上昇する。そして、時間(t)の時点で、コレクタ電流(Ic)、ドレイン電流(Id)及びドレインソース電圧(Vds)が定常状態になり、並列回路11におけるターンオフ動作が終了する。
次に、図2A及び図2Bに示したスイッチング素子のシーケンスと、スイッチング素子の損失との関係について、図3及び図4A〜図4Cを用いて説明する。図3はオン電圧特性を示すグラフである。図4Aはスイッチング損失(Psw)の特性を示すグラフである。図4Bはスイッチング素子の導通損失(Psаt)を示すグラフである。図4Cは並列回路の合計損失(Ptot)を示すグラフである。合計損失は、スイッチング損失と導通損失とを加えた損失である。なお、図3及び図4A〜図4Cにおいて、縦軸又は横軸で示されるIは、スイッチング素子に流れる電流を表している。
図3及び図4Bにおいて、グラフаは、並列接続されたIGBTとMOSFETを両方駆動させたとき(以下、並列駆動とも称す。)の特性を示し、グラフbはIGBTのみを駆動させてときの特性を示し、グラフcはMOSFETのみを駆動させたときの特性を示す。
図4Aにおいて、グラフаはIGBTのスイッチング損失を示し、グラフbは大電流が流れているときのMOSFETのスイッチング損失を示し、グラフcは小電流が流れているときのMOSFETのスイッチング損失を示す。
図4Cにおいて、グラフаは、並列駆動させる際に、ターンオン時にはIGBTを先に駆動させて、ターンオフ時はIGBTを後に駆動させたときの特性を示す。グラフbは、低電流領域において、並列駆動させる際に、ターンオン時にはMOSFETを先に駆動させて、ターンオフ時はMOSFETを後に駆動させたときの特性を示す。グラフcは、IGBTのみを駆動させたときの損失を示す、グラフdはMOSFETのみを駆動させたときの損失を示す。
図3に示すように、MOSFETのオン電圧とIGBTのオン電圧がインバータの動作電流の範囲内で反転するように、スイッチング素子S1、Q1の特性が設定されている。並列駆動の際に、低電流領域ではスイッチング素子S1が先にターンオンし、高電流領域ではスイッチング素子Q1が先にターンオンする。そのため、スイッチング素子S1、Q1のオン電圧の特性(グラフа)は、低電流領域ではMOSFETのみのオン電圧特性(グラフc)に沿って遷移し、低電流領域から高電流領域に近づくにつれて、IGBTのみのオン電圧特性(グラフb)の特性に近づくように遷移する。
次に、スイッチング素子S1、Q1のスイッチング損失について説明する。
並列接続された複数のスイッチング素子を連続してターンオンする場合には、先にターンオンするスイッチング素子のソースドレイン間又はコレクタエミッタ間で、大きな電圧変化が発生し、電流変化に伴うスイッチング損失が発生する(図2A、図2Bの時間tから時間tの間)。後にターンオンするスイッチング素子では、後のターンオフ動作による電圧変化が小さいため、スイッチング損失は無視できるほど小さい。例えば、図2Aの例では、スイッチング素子S1が先にターンオンするため、スイッチング素子S1のスイッチング損失の影響が、スイッチング素子Q1のスイッチング損失の影響よりも大きくなる。
また、並列接続された複数のスイッチング素子を連続してターンオフする場合には、後にターンオフするスイッチング素子のソースドレイン間又はコレクタエミッタ間で、大きな電圧変化が発生し、電流変化に伴うスイッチング損失が発生する(図2A、図2Bの時間tから時間tの間)。先にターンオフするスイッチング素子では、先のターンオフ動作による電圧変化が小さいため、スイッチング損失は無視できるほど小さい。例えば、図2Bの例では、スイッチング素子Q1が後にターンオンするため、スイッチング素子Q1のスイッチング損失の影響が、スイッチング素子S1のスイッチング損失の影響よりも大きくなる。
すなわち、図2A又は図2Bに示すシーケンスにおいて、ターンオン時のスイッチング損失は、先にターンオンするスイッチング素子におけるスイッチング損失で決まり、ターンオフ時のスイッチング素子は、後にターンオフするスイッチング素子におけるスイッチング損失で決まる。
一般的に、MOSFETはIGBTよりもスイッチング速度を速くすることができる。そのため、MOSFETのスイッチング速度を速めることで、スイッチング損失を低減できる。その一方で、MOSFETのスイッチング速度を高めた場合には、回路のインピーダンスに起因して、電流又は電圧の高周波振動が発生する。そして、インバータの駆動電流が大きい時に高周波振動が発生する。そのため、MOSFETのスイッチング速度は、使用電流の範囲内の最大電流値でMOSFETを動作させて、MOSFETの大きな電圧変化により高周波振動が発生した場合でも、設計要件を満たすようなスイッチング速度に設定しなければならない。言い換えると、MOSFETのスイッチング動作による高周波振動の振幅を許容範囲内に収めて、制御回路の誤動作を防ぐように、MOSFETのスイッチング速度を設定しなければならない。ゆえに、高電流領域でスイッチング損失に影響を及ぼすことがないようにMOSFETを動作するためには、MOSFETのスイッチング速度を十分に高めることはできない。
本実施形態において、コントローラ30は、低電流領域ではIGBTよりも先にMOSFETをターンオンさせ、高電流領域ではMOSFETよりも先にIGBTをターンオンさせる。そのため、高電流領域におけるMOSFETのスイッチング損失を考慮することなく、MOSFETのスイッチング速度が高くなるように、スイッチング素子S1を設計することができる。これにより、ターンオン時のスイッチング損失を低減することができる。
また、MOSFETのスイッチング速度を高める際には、上記のようなターンオン時の高周波振動に加えて、ターンオフ時のサージ電圧も考慮しなければならない。スイッチング素子のターンオフの際には、インバータの寄生インダクタンスによってサージ電圧が発生する。そのため、スイッチング速度を高める際には、サージ電圧が回路素子の耐電圧値より低くなるように、スイッチング速度を設定しなければならない。そして、スイッチング素子を流れる電流が大きくなるほど、サージ電圧は高くなる。そのため、高電流領域でMOSFETを動作させることで、サージ電圧が許容値を超える場合には、MOSFETのスイッチング速度を遅くしなければならない。ゆえに、スイッチング損失が大きくなるという問題がある。
本実施形態において、コントローラ30は、低電流領域ではIGBTの後にMOSFETをターンオフさせ、高電流領域ではMOSFETの後にIGBTをターンオフさせる。そのため、高電流領域におけるMOSFETのスイッチング損失を考慮することなく、MOSFETのスイッチング速度が高くなるように、スイッチング素子S1を設計することができる。すなわち、MOSFETのスイッチング速度を設定する際には、低電流領域において、サージ電圧が許容値に収まるように、MOSFETを設計すればよい。これにより、MOSFETのスイッチング速度を高め、ターンオフ時のスイッチング損失を低減することができる。
図4Aを用いて、スイッチング損失の大きさについて説明する。本実施形態とは異なり、高周波電流(電流閾値Ithより大きい領域)においてIGBTより先にMOSFETをターンオンさせる場合には、スイッチング損失は、グラフаに示す大きさとなる。同様に、高周波電流(電流閾値Ithより大きい領域)において、IGBTの後にMOSFETをターンオフさせる場合には、スイッチング損失は、グラフаに示す大きさとなる。
本実施形態では、低周波電流(電流閾値Ith以下の領域)において、IGBTより先にMOSFETをターンオンさせて、IGBTの後にMOSFETをターンオフさせる。そのため、低電流領域におけるスイッチング損失は、グラフcに示す大きさとなる。また、本実施形態では、高周波電流において、MOSFETより先にIGBTをターンオンさせて、MOSFETの後にIGBTをターンオフさせる。そのため、高電流領域におけるスイッチング損失は、グラフаに示す大きさとなる。
次に、スイッチング素子S1、Q1の導通損失について説明する。スイッチング素子S1とスイッチング素子Q1が両方オン状態である場合には、それぞれのスイッチング素子のオン電圧が等しくなるように、電流がスイッチング素子S1とスイッチング素子Q1に分かれて流れる。スイッチング素子S1及びスイッチング素子Q1では、分流された電流の大きさ(電流の比率)に応じて、導通損失がそれぞれ発生する。すなわち、図2A又は図2Bに示すシーケンスにおいて、時間tから時間tまでの間の損失は、主に導通損失によるものである。
図4Bを用いて、導通損失の大きさについて説明する。本実施形態では、並列駆動でスイッチング素子S1、Q1を動作させるため、導通損失の大きさは、並列駆動時のスイッチング素子S1の導通損失と、並列駆動時のスイッチング素子Q1の導通損失との合計値となる。そのため、本実施形態における導通損失は、IGBTを単独で駆動させて通電時に発生する導通損失(グラフb)より小さく、MOSFETを単独で駆動させて通電時に発生する導通損失(グラフc)よりも小さい。
スイッチング損失と導通損失との和である合計損失の特性は、図4Cの太い実線で示す特性となる。すなわち、本実施形態における合計損失は、全使用電流の範囲内でIGBTのみ駆動させたときの合計損失(グラフcの特性)よりも小さく、全使用電流の範囲内でMOSFETのみ駆動させたときの合計損失(グラフdの特性)よりも小さい。
ここで電流閾値(Ith)について図4Cを用いて説明する。電流閾値(Ith)は、反転電流(Ip)以下に設定されている。反転電流は、電流に対する合計損失の特性において、全使用電流の範囲内でMOSFETのみ駆動させたときの合計損失と、全使用電流の範囲内でIGBTのみ駆動させたときの合計損失とが反転する電流である。図4Cによる電流Ipが反転電流に相当する。また反転電流が全使用電流の範囲に含まれるように、電流閾値が設定されている。
本実施形態におけるスイッチングのシーケンスでは、低電流領域では、ターンオン時にはMOSFETを先に駆動させて、ターンオフ時にはMOSFETを後に動作させている。仮に、電流閾値が反転電流(Ip)より大きい値に設定されている場合には、並列回路11の電流が反転電流(Ip)より大きいときでも、スイッチング素子S1、Q1の動作順序は切り換わらず、低電流領域におけるシーケンスのままである。そのため、MOSFETのスイッチング損失が大きくなり、合計損失も大きくなる。
本実施形態では、電流閾値(Ith)が反転電流(Ip)以下に設定されている。そのため、並列回路11の電流が反転電流(Ip)以下で、スイッチング素子S1、Q1の動作順序は切り換わる。すなわち、全使用電流範囲において、本実施形態における合計損失が、MOSFETのみ駆動させたときの合計損失より小さく、全使用電流の範囲内でIGBTのみ駆動させたときの合計損失より小さくなるように、電流閾値が設定されている。これにより、使用電流領域の全体で、合計損失を低減させることができる。
上記のように、本実施形態では、ユニポーラ型スイッチング素子とバイポーラ型スイッチング素子とを並列に接続し、並列回路11〜16に流れる電流の大きさに応じて、先にターンオンまたは先にターンオフさせるスイッチング素子を、ユニポーラ型スイッチング素子とバイポーラ型スイッチング素子との間で切り換える。これにより、スイッチング速度を高めることができ、損失を低減することができる。
ところで、電気自動車やハイブリッド車両等の車両は、駆動用モータを制御するインバータを備えている。インバータには、IGBTが用いられている。一般的に、IGBTは、大電流領域においてオン電圧がMOSFETよりも小さい、という特性をもっている。そして、この特性を利用することで、パワー半導体の電流密度を高めることができる。よって、インバータの設計の際に、IGBTの電流容量が最大出力や最大電流で許容範囲に収まるように、IGBTは選定される。一方、IGBTの構造上、IGBTにはpnダイオード分の電圧降下が発生する。低電流領域でIGBTを駆動させても、0.7V〜0.8Vの電圧降下が発生する。そのため、IGBTのみのスイッチング動作でインバータを駆動させた場合には、低電流領域においても、損失が発生する。
上記のような課題に対して、例えば特許文献1に開示されたパワー半導体モジュールは、IGBTとMOSDETを並列に接続して、IGBTとMOSFETを一通りの順序でターンオン及びターンオフさせている。
しかしながら、特許文献1のパワー半導体モジュールは、スイッチング素子の電流の大きさによらず、ターンオン時のスイッチングの順序、及び、ターンオン時のスイッチングの順序を同じにしている。そのため、MOSFETのスイッチング速度を設計する際には、使用電流の範囲内の最大電流値でMOSFETを動作させて、MOSFETの大きな電圧変化によりサージ電圧等が発生した場合でも、設計要件を満たすように、スイッチング速度を設計しなければならない。よって、MOSFETのスイッチング速度を十分に高めることができなかった。
またインバータを車両に用いた場合には、スイッチング素子の使用頻度は、高電流領域より低電流領域で多い。特許文献1のパワー半導体モジュールでは、低電流領域でスイッチング速度を十分に抑制することができなかった。
本実施形態では、並列回路11〜16に流れる電流の大きさに応じて、先にターンオンまたは先にターンオフさせるスイッチング素子を、ユニポーラ型スイッチング素子とバイポーラ型スイッチング素子との間で切り換える。これにより、MOSFETのスイッチング速度を設計する際には、使用電流の範囲内の最大電流値でMOSFETを動作させることを想定した上で、スイッチング速度を設計しなくてもよい。その結果として、スイッチング速度を高めることができ、損失を低減することができる。また、低電流領域における損失を抑制できる。
また本実施形態では、バイポーラ型スイッチング素子のスイッチング動作よりも先にユニポーラ型スイッチング素子のスイッチング動作を実行し、ユニポーラ型スイッチング素子のスイッチング動作よりも先にバイポーラ型スイッチング素子のスイッチング動作を実行する。そして、並列回路11〜16に流れる電流の大きさに応じて、スイッチング素子S1〜S6、Q1〜Q6のスイッチング動作の順序を切り換える。これにより、使用電流の範囲に応じて、損失発生の原因となるスイッチング素子が変わるため、各使用電流範囲の大きさに応じて、スイッチング素子の設計をそれぞれ行うことができる。スイッチング素子の設計で、スイッチング速度を上げることができるため、損失を低減することができる。
また本実施形態では、並列回路11〜16に含まれるスイッチング素子を、ターンオンさせた後にターンオフさせるシーケンスを以下の順序で実行する。並列回路11〜16に流れる電流が電流閾値Ithより小さい場合には、バイポーラ型スイッチング素子より先にユニポーラ型スイッチング素子をターンオンさせ、かつ、バイポーラ型スイッチング素子より後にユニポーラ型スイッチング素子をターンオフさせる。また、並列回路に流れる電流が電流閾値Ithより大きい場合には、ユニポーラ型スイッチング素子より先にバイポーラ型スイッチング素子をターンオンさせ、かつ、ユニポーラ型スイッチング素子より後にバイポーラ型スイッチング素子をターンオフさせる。これにより、低電流領域において、ユニポーラ型スイッチング素子のスイッチング速度を上げることができる。その結果として、損失を低減することができる。
なお、本実施形態において、スイッチング素子S1〜S6及びスイッチング素子Q1〜Q6は、素子の温度が高くなるほどオン電圧が高くなるような特性(正特性)を有するとよい。本実施形態とは異なり、スイッチング素子S1〜S6及びスイッチング素子Q1〜Q6は、素子の温度が高くなるほどオン電圧が低くなるような特性(負特性)を有する場合には、電流集中の可能性がある。すなわち、温度が上がり、オン電圧が低くなることで、スイッチング素子がオン状態になり易い状態になるため、電流がより流れやすくなる。さらに、電流が流れることで、素子温度がさらに上がるため、オン電圧もさらに下がってしまう。その結果として、電流が特性の素子に集中して流れるという現象が生じてしまう。本実施形態では、スイッチング素子S1〜S6及びスイッチング素子Q1〜Q6の温度特性が正特性をもつため、電流集中の発生を抑制しつつ、安定して電流を流すことができる。
《第2実施形態》
本発明の他の実施形態に係る半導体装置を説明する。本実施形態では第1実施形態に対して、低電流領域におけるスイッチング素子のスイッチングシーケンスが異なる。これ以外のシーケンス及び半導体装置の各構成は上述した第1実施形態と同じであり、その記載を援用する。
スイッチング素子S1〜S6のデバイス自体の特性として、MOSFETのスイッチング速度をIGBTのスイッチング速度より高くすることができない場合には、コントローラは、以下のシーケンスによりスイッチング素子S1〜S6、Q1〜Q6のスイッチング動作を制御する。
図5A及び図5Bは、スイッチング素子S1及びスイッチング素子Q1のオン、オフ制御のシーケンスを示すグラフである。図5Aのグラフは低電流領域におけるシーケンスを示しており、図5Bのグラフは高電流領域におけるシーケンスを示す。図5A、5Bの(а)〜(f)で図示された各グラフは、図2A、2Bの(а)〜(f)で図示された各グラフと同様の特性を示している。
コントローラ30は、並列回路11に流れる電流が低電流領域内である場合には、スイッチング素子S1、Q1のターンオンからターンオフまでのシーケンスを実行する際に、図5Aに示すシーケンスを実行する。スイッチング素子S1、Q1をターンオンさせる際に、コントローラ30は、第1実施形態と同様に、時間tの時点でスイッチング素子S1をターンオンさせて、時間tの時点でスイッチング素子Q1をターンオンさせる。
スイッチング素子S1、Q1をターンオフさせる際(スイッチング素子S1、Q1への通電を止める場合)に、コントローラ30は、スイッチング素子S1、Q1のオン状態から、スイッチング素子Q1より先にスイッチング素子S1をターンオフさせる。
コントローラ30は、並列回路11に流れる電流が高電流領域内である場合には、スイッチング素子S1、Q1のターンオンからターンオフまでのシーケンスを実行する際に、図5Bに示すシーケンスを実行する。
スイッチング素子S1、Q1をターンオンさせる際に、コントローラ30は、第1実施形態と同様に、時間tの時点でスイッチング素子Q1をターンオンさせて、時間tの時点でスイッチング素子S1をターンオンさせる。スイッチング素子S1、Q1をターンオフさせる際に、コントローラ30は、第1実施形態と同様に、スイッチング素子S1を先にターンオフさせて、後にスイッチング素子Q1をターンオフさせる(時間t)。
上記のように、本実施形態では、並列回路11〜16に含まれるスイッチング素子を、ターンオンさせた後にターンオフさせるシーケンスを以下の順序で実行する。並列回路11〜16に流れる電流が電流閾値Ithより小さい場合には、バイポーラ型スイッチング素子より先にユニポーラ型スイッチング素子をターンオンさせ、かつ、ユニポーラ型スイッチング素子より後にバイポーラ型スイッチング素子をターンオフさせる。また、並列回路に流れる電流が電流閾値Ithより大きい場合には、ユニポーラ型スイッチング素子より先にバイポーラ型スイッチング素子をターンオンさせ、かつ、ユニポーラ型スイッチング素子より後にバイポーラ型スイッチング素子をターンオフさせる。これにより、低電流領域において、ユニポーラ型スイッチング素子のターンオン時のスイッチング速度を上げることができる。その結果として、損失を低減することができる。
なお、電流閾値Ithは、第1実施形態と同様に、反転電流(Ip)以下に設定されている。全使用電流範囲において、本実施形態における合計損失が、MOSFETのみ駆動させたときの合計損失より小さく、全使用電流の範囲内でIGBTのみ駆動させたときの合計損失より小さくなるように、電流閾値が設定されている。これにより、使用電流領域の全体で、合計損失を低減させることができる。
《第3実施形態》
本発明の他の実施形態に係る半導体装置を説明する。本実施形態では第1実施形態に対して、低電流領域におけるIGBTのスイッチングシーケンス、及び、高電流領域におけるMOSFETのスイッチングシーケンスが異なる。これ以外のシーケンス及び半導体装置の各構成は上述した第1実施形態と同じであり、第1実施形態及び第2実施形態の記載を適宜、援用する。
図6A及び図6Bは、スイッチング素子S1及びスイッチング素子Q1のオン、オフ制御のシーケンスを示すグラフである。図6Aのグラフは低電流領域におけるシーケンスを示しており、図6Bのグラフは高電流領域におけるシーケンスを示す。図6A、6Bの(а)〜(f)で図示された各グラフは、図2A、2Bの(а)〜(f)で図示された各グラフと同様の特性を示している。
コントローラ30は、スイッチング素子のターンオンからターンオフまでのシーケンスを実行する際に、並列回路11に流れる電流が低電流領域内である場合には、図6Aに示すシーケンスを選択し、並列回路11に流れる電流が高電流領域内である場合には、図6Bに示すシーケンスを選択する。そして、コントローラ30は、選択されたシーケンスにより、スイッチング素子S1〜S6、Q1〜Q6を制御する。
図6Aに示すシーケンスを選択した場合に、コントローラ30は、時間tの時点でスイッチング素子S1をターンオンさせて、スイッチング素子Q1のオフ状態を維持する。すなわち、コントローラ30は、ターンオン時には、スイッチング素子S1を先に(最初に)ターンオンさせる。また、コントローラ30は、時間tの時点でスイッチング素子S1をターンオフさせて、スイッチング素子Q1のオフ状態を維持する。すなわち、コントローラ30は、ターンオフ時にはスイッチング素子S1を先に(最初に)ターンオフさせる。本実施形態において、コントローラ30は、低電流領域では、MOSFETのみを駆動させている。
図6Bに示すシーケンスを選択した場合に、コントローラ30は、時間tの時点でスイッチング素子Q1をターンオンさせて、スイッチング素子S1のオフ状態を維持する。すなわち、コントローラ30は、ターンオン時には、スイッチング素子Q1を先にターンオンさせる。また、コントローラ30は、時間tの時点でスイッチング素子Q1をターンオフさせて、スイッチング素子S1のオフ状態を維持する。すなわち、コントローラ30は、ターンオフ時にはスイッチング素子Q1を先にターンオフさせる。本実施形態において、コントローラ30は、高電流領域では、IGBTのみを駆動させている。
次に、スイッチング素子の損失について、図7A〜図7Cを用いて説明する。図7Aはスイッチング損失(Psw)の特性を示すグラフである。図7Bはスイッチング素子の導通損失(Psаt)を示すグラフである。図7Cは並列回路の合計損失(Ptot)を示すグラフである。
図7Aにおいて、グラフаはIGBTのスイッチング損失を示し、グラフbは大電流が流れているときのMOSFETのスイッチング損失を示し、グラフcは小電流が流れているときのMOSFETのスイッチング損失を示す。図7Aのグラフа〜cは、図4Aのグラフа〜cと同様のグラフである。
図7Bにおいて、グラフbはIGBTのみを駆動させてときの特性を示し、グラフcはMOSFETのみを駆動させたときの特性を示す。図7Aのグラフb、cは、図4Aのグラフb、cと同様のグラフである。
図7Cにおいて、グラフаは、低電流領域において、ターンオン時にはMOSFETを先に駆動させて、ターンオフ時はMOSFETを先に駆動させたときの特性を示す。グラフbはIGBTのみを駆動させたときの損失を示す、グラフcはMOSFETのみを駆動させたときの損失を示す。
図7A〜7Cにおいて、太い実線で示す特性が、本実施形態のスイッチング損失、導通損失、及び合計損失を表している。
本実施形態では、MOSFETを先にターンオン、ターンオフするシーケンスが、低電流領域に限られている。そのため、MOSFETのスイッチング速度を高めることができ、スイッチング損失を低減することができる(図7Aの太線の特性を参照)。
本実施形態では、第1実施形態とは異なり、スイッチング素子S1のオン期間と、スイッチング素子Q1のオン期間が重ならない。スイッチング素子S1、Q1の導通時の電流が、スイッチング素子S1とスイッチング素子Q1に分流しない。そのため、第1実施形態と第3実施形態とを比較すると、第1実施形態の方が導通損失を抑制できる。
図7Cに示すように、合計損失は、本実施形態における合計損失は、全使用電流の範囲内でIGBTのみ駆動させたときの合計損失(グラフbの特性)よりも小さく、全使用電流の範囲内でMOSFETのみ駆動させたときの合計損失(グラフcの特性)よりも小さい。
上記のように、本実施形態では、ユニポーラ型スイッチング素子とバイポーラ型スイッチング素子とを並列に接続し、並列回路11〜16に流れる電流の大きさに応じて、先にターンオンまたは先にターンオフさせるスイッチング素子を、ユニポーラ型スイッチング素子とバイポーラ型スイッチング素子との間で切り換える。これにより、スイッチング速度を高めることができ、損失を低減することができる。
また本実施形態では、ユニポーラ型スイッチング素子のみ、オン、オフを切り替える第1スイッチング動作、及び、バイポーラ型スイッチング素子のみ、オン、オフを切り替える第2スイッチング動作を制御し、並列回路11〜16に流れる電流の大きさに応じて、第1スイッチング動作と第2スイッチング動作のうちいずれか一方のスイッチング動作を選択する。これにより、スイッチング素子の駆動回路を簡素化することができる。また、ユニポーラ型スイッチング素子とバイポーラ型スイッチング素子を同時に、オン又はオフさせることがないため、駆動回路の電源容量を低減できる。その結果として、駆動回路のコストを抑制できる。
また本実施形態では、並列回路11〜16に流れる電流が電流閾値Ithより小さい場合には、バイポーラ型スイッチング素子をオフ状態にしつつ、ユニポーラ型スイッチング素子をターンオンさせた後にユニポーラ型スイッチング素子をターンオフさせる。これにより、スイッチング素子の駆動回路を簡素化することができる。また、スイッチング速度を高めることができ、損失を低減することができる。またMOSFETの定格電流を低電流領域内に収めればよいため、MOSFETの定格電流を小さく押さえることができ、その結果として、コストを抑制できる。
また本実施形態では、並列回路11〜16に流れる電流が電流閾値Ithより大きい場合には、ユニポーラ型スイッチング素子をオフ状態にしつつ、バイポーラ型スイッチング素子をターンオンさせた後にバイポーラ型スイッチング素子をターンオフさせる。これにより、スイッチング素子の駆動回路を簡素化することができる。また、スイッチング速度を高めることができ、損失を低減することができる。またMOSFETの定格電流を低電流領域内に収めればよいため、MOSFETの定格電流を小さく押さえることができ、その結果として、コストを抑制できる。
なお、電流閾値Ithは、第1実施形態と同様に、反転電流(Ip)以下に設定されている。全使用電流範囲において、本実施形態における合計損失が、MOSFETのみ駆動させたときの合計損失より小さく、全使用電流の範囲内でIGBTのみ駆動させたときの合計損失より小さくなるように、電流閾値が設定されている。これにより、使用電流領域の全体で、合計損失を低減させることができる。
1…バッテリ
2…コンデンサ
3…モータ
4…電流センサ
10…インバータ
11〜16…並列回路
21、22…駆動回路
30…コントローラ
D1〜D6…ダイオード
Q1〜Q6…スイッチング素子
S1〜S6…スイッチング素子

Claims (4)

  1. ユニポーラ型スイッチング素子とバイポーラ型スイッチング素子とを並列に接続した並列回路と、
    前記ユニポーラ型スイッチング素子のスイッチング動作及び前記バイポーラ型スイッチング素子のスイッチング動作を制御するコントローラとを備え、
    前記コントローラは、
    前記ユニポーラ型スイッチング素子及び前記バイポーラ型スイッチング素子をそれぞれターンオンさせた後に、前記ユニポーラ型スイッチング素子及び前記バイポーラ型スイッチング素子をそれぞれターンオフさせるスイッチング動作において、
    前記並列回路に流れる電流が所定の電流閾値より小さい場合には、前記バイポーラ型スイッチング素子より先に前記ユニポーラ型スイッチング素子をターンオンさせ、かつ、前記バイポーラ型スイッチング素子より後に前記ユニポーラ型スイッチング素子をターンオフさせ、
    前記並列回路に流れる電流が前記電流閾値より大きい場合には、前記ユニポーラ型スイッチング素子より先に前記バイポーラ型スイッチング素子をターンオンさせ、かつ、前記ユニポーラ型スイッチング素子より後に前記バイポーラ型スイッチング素子をターンオフさせ、
    前記電流閾値は、反転電流以下の電流に設定されており、
    前記反転電流は、スイッチング素子の電流に対する損失特性において、前記ユニポーラ型スイッチング素子の損失と前記バイポーラ型スイッチング素子の損失の大小関係が反転する電流であり、
    前記ユニポーラ型スイッチング素子の損失は、前記ユニポーラ型スイッチング素子のオン、オフの切り換えにより生じるスイッチング損失と前記ユニポーラ型スイッチング素子の導通損失とを加えた損失であり、
    前記バイポーラ型スイッチング素子の損失は、前記バイポーラ型スイッチング素子のオン、オフの切り換えにより生じるスイッチング損失と前記バイポーラ型スイッチング素子の導通損失とを加えた損失である半導体装置。
  2. ユニポーラ型スイッチング素子とバイポーラ型スイッチング素子とを並列に接続した並列回路と、
    前記ユニポーラ型スイッチング素子のスイッチング動作及び前記バイポーラ型スイッチング素子のスイッチング動作を制御するコントローラとを備え、
    前記コントローラは、
    前記ユニポーラ型スイッチング素子及び前記バイポーラ型スイッチング素子をそれぞれターンオンさせた後に、前記ユニポーラ型スイッチング素子及び前記バイポーラ型スイッチング素子をそれぞれターンオフさせるスイッチング動作において、
    前記並列回路に流れる電流が所定の電流閾値より小さい場合には、前記バイポーラ型スイッチング素子より先に前記ユニポーラ型スイッチング素子をターンオンさせ、かつ、前記ユニポーラ型スイッチング素子より後に前記バイポーラ型スイッチング素子をターンオフさせ、
    前記並列回路に流れる電流が前記電流閾値より大きい場合には、前記ユニポーラ型スイッチング素子より先に前記バイポーラ型スイッチング素子をターンオンさせ、かつ、前記ユニポーラ型スイッチング素子より後に前記バイポーラ型スイッチング素子をターンオフさせる半導体装置。
  3. 前記電流閾値は、反転電流以下の電流に設定されており、
    前記反転電流は、スイッチング素子の電流に対する損失特性において、前記ユニポーラ型スイッチング素子の損失と前記バイポーラ型スイッチング素子の損失の大小関係が反転する電流であり、
    前記ユニポーラ型スイッチング素子の損失は、前記ユニポーラ型スイッチング素子のオン、オフの切り換えにより生じるスイッチング損失と前記ユニポーラ型スイッチング素子の導通損失とを加えた損失であり、
    前記バイポーラ型スイッチング素子の損失は、前記バイポーラ型スイッチング素子のオン、オフの切り換えにより生じるスイッチング損失と前記バイポーラ型スイッチング素子の導通損失とを加えた損失である
    請求項2に記載の半導体装置。
  4. 前記ユニポーラ型スイッチング素子と前記バイポーラ型スイッチング素子
    は、素子の温度が高くなるほどオン電圧が高くなる特性を有している
    請求項1〜3のいずれか一項に記載の半導体装置。
JP2016123278A 2016-06-22 2016-06-22 半導体装置 Active JP6739865B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016123278A JP6739865B2 (ja) 2016-06-22 2016-06-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016123278A JP6739865B2 (ja) 2016-06-22 2016-06-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2017228912A JP2017228912A (ja) 2017-12-28
JP6739865B2 true JP6739865B2 (ja) 2020-08-12

Family

ID=60892303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016123278A Active JP6739865B2 (ja) 2016-06-22 2016-06-22 半導体装置

Country Status (1)

Country Link
JP (1) JP6739865B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019153976A (ja) * 2018-03-05 2019-09-12 富士電機株式会社 直流遮断器
WO2022230833A1 (ja) * 2021-04-26 2022-11-03 株式会社Flosfia 電力変換回路、電力変換装置および制御システム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590933A (ja) * 1991-07-15 1993-04-09 Fuji Electric Co Ltd 複合形スイツチ回路
JP3509605B2 (ja) * 1999-02-12 2004-03-22 日信工業株式会社 電気機器駆動回路における電界効果トランジスタの過熱診断装置
JP2002016486A (ja) * 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd 半導体装置
JP3625183B2 (ja) * 2000-08-24 2005-03-02 日本輸送機株式会社 荷役車両の制御装置
JP2002165439A (ja) * 2000-09-14 2002-06-07 Toyota Industries Corp スイッチ回路
JP4538047B2 (ja) * 2007-12-25 2010-09-08 三菱電機株式会社 電力用素子の故障検出装置
JP5320594B2 (ja) * 2009-05-29 2013-10-23 三菱電機株式会社 電力変換装置
JP5854895B2 (ja) * 2011-05-02 2016-02-09 三菱電機株式会社 電力用半導体装置
JP5932269B2 (ja) * 2011-09-08 2016-06-08 株式会社東芝 パワー半導体モジュール及びパワー半導体モジュールの駆動方法
DE112016003958T5 (de) * 2015-11-16 2018-05-30 Aisin Aw Co., Ltd. Leistungsumwandlungsvorrichtung

Also Published As

Publication number Publication date
JP2017228912A (ja) 2017-12-28

Similar Documents

Publication Publication Date Title
JP5002706B2 (ja) 電力変換装置
US8351231B2 (en) Power conversion device
US6069809A (en) Resonant inverter apparatus
US10511218B2 (en) Gate drive circuit, that supplies power to a gate of a semiconductor switching element, and carries out a driving on and off of the gate
WO2012153836A1 (ja) スイッチング回路及び半導体モジュール
EP3029821B1 (en) Semiconductor device and power conversion device
JP2019068592A (ja) 電力変換装置
JP2009011013A (ja) 電力変換装置
JP2018007403A (ja) 電力変換装置
JP4930582B2 (ja) 共振型電力変換装置
JP5382535B2 (ja) ゲート駆動回路の電源装置
JP6739865B2 (ja) 半導体装置
JP5298557B2 (ja) 電圧駆動型半導体素子のゲート駆動装置
JP5647558B2 (ja) インバータ装置
JP5313796B2 (ja) 電力用半導体の駆動回路および駆動方法
JP2007104739A (ja) 電力用半導体モジュールの駆動回路
CN118077128A (zh) 电力用半导体元件的驱动电路、电力用半导体模块以及电力变换装置
JP2009278704A (ja) 電圧駆動型半導体素子のゲート駆動装置
US10505536B2 (en) Gate driving circuit
WO2022244361A1 (ja) ゲート駆動回路、電力変換装置
KR101280424B1 (ko) 비대칭 pwm 방식을 위한 3상 비대칭 인버터회로
JP2019088078A (ja) ドライバ回路および電力変換装置
US10848049B2 (en) Main conversion circuit, power conversion device, and moving body
JP7139922B2 (ja) 電力変換装置
WO2024057598A1 (ja) 半導体スイッチング素子のゲート駆動回路、電動機制御システムおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200721

R150 Certificate of patent or registration of utility model

Ref document number: 6739865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150