JP5002706B2 - 電力変換装置 - Google Patents

Description

この発明は、電力変換装置に関し、特に、大電力制御に使用可能で電力損失が低減されたインバータに関するものである。

従来のインバータ回路として、大電力制御に使用可能な低電力損失のスイッチング回路には以下に示すものがある。
Ｓｉトランジスタと非Ｓｉトランジスタとを直列に接続してなる直列回路を備えて成り、Ｓｉトランジスタの変換容量が０．１ｋＶＡ〜２００ｋＶＡであって、非ＳｉトランジスタがＳｉＣまたはＧａＮ系半導体から成る。このように２つのトランジスタを直列接続することで直列回路全体の耐電圧が向上し、また非Ｓｉ系のトランジスタの高速動作により直列回路全体でスイッチング損失を低下できる（例えば、特許文献１参照）。

再公表ＷＯ００／７２４３３号公報

従来のインバータ回路では、２つの直列に接続したトランジスタの分圧に不均衡が生じると、素子を破壊させる恐れがあった。このため、信頼性を確保して入力直流電圧を高くするためには、非Ｓｉトランジスタである非Ｓｉ−ＭＯＳＦＥＴの耐圧を高く設定する必要がある。このように、非Ｓｉ−ＭＯＳＦＥＴの耐圧を高くするとオン抵抗が急激に増加して、直列回路全体としても導通損失が増大し、高い電力変換効率が得られないという問題点があった。

この発明は、上記のような問題点を解消するために成されたものであって、大電力制御に使用可能で信頼性よく電力損失を低減できる、高効率な電力変換装置を得ることを目的とする。

この発明による電力変換装置は、第１の直流電圧部とＳｉによる複数の半導体素子とを備えた第１のインバータ回路と、第２の直流電圧部と非Ｓｉによる複数の半導体素子とを備えた第２のインバータ回路とを備え、上記第１のインバータ回路の交流側出力端と上記第２のインバータ回路の交流側出力端とを直列に接続し、上記第１、第２のインバータ回路の出力の合成により所定の電圧波形による交流電力を負荷に供給するものである。

この発明による電力変換装置は、Ｓｉによる半導体素子を備えた第１のインバータ回路と非Ｓｉによる半導体素子を備えた第２のインバータ回路とで、電圧レベル、周波数などの動作条件を素子の特性に応じて変えることができ、電力変換装置全体の電力損失の低減が図れると共に、高い出力電力が得られる。

この発明の実施の形態１による電力変換装置の構成を示す図である。 この発明の実施の形態１による第２の直流電圧部の別例を示す図である。 この発明の実施の形態１による、第１、第２の単相インバータの出力電圧を示す波形図である。 この発明の実施の形態１による電力変換装置全体の動作を示す図である。 この発明の実施の形態１によるＳｉ−ＩＧＢＴとＳｉＣ−ＭＯＳＦＥＴとの特性を示す図である。 この発明の実施の形態２による電力変換装置の構成を示す図である。 この発明の実施の形態３による電力変換装置の構成を示す図である。 この発明の実施の形態４によるＳｉ−ＩＧＢＴとＳｉＣ−ＭＯＳＦＥＴとの特性を示す図である。 この発明の実施の形態５による電力変換装置の構成を示す図である。 この発明の実施の形態６によるモジュールの構成を示す図である。 この発明の実施の形態６の別例による３相ハイブリッドモジュールの構成を示す図である。

実施の形態１．
以下、この発明の実施の形態１を図に基づいて説明する。
図１は、この発明の実施の形態１による電力変換装置の構成を示す図である。
図１に示すように、電力変換装置は、第１の単相インバータ１から成る主インバータ（第１のインバータ回路）と、第２の単相インバータ２から成る副インバータ（第２のインバータ回路）とを備えて、単相負荷９に交流電力を供給する。
第１の単相インバータ１には、Ｓｉによるデバイスが用いられる。この場合、第１の単相インバータ１は、Ｓｉ−ダイオード４を逆並列に接続した複数個のＳｉ半導体スイッチング素子としてのＳｉ−ＩＧＢＴ３で構成され、直流入力部分に第１の直流電圧部としての第１の直流電源５を備えて、該第１の直流電源５からの直流電力を交流電力に変換して出力する。この第１の単相インバータ１は、単相負荷９へのエネルギの供給源として動作する。

第２の単相インバータ２には、非Ｓｉで、Ｓｉよりもバンドギャップが広い半導体材料、例えばＳｉＣやＧａＮによるデバイスが用いられる。この場合、第２の単相インバータ２は、ＳｉＣ−ＳＢＤ（ＳｉＣ−ショットキバリアダイオード）７を逆並列に接続した複数個の非Ｓｉ半導体スイッチング素子としてのＳｉＣ−ＭＯＳＦＥＴ６で構成され、直流入力部分に第２の直流電圧部としてのコンデンサ８を備えて、該コンデンサ８からの直流電力を交流電力に変換して出力する。この場合、直流入力部分にはコンデンサ８のみを備えるため、コンデンサ８の充放電がバランスするよう、即ち、第２の単相インバータ２の平均的な電力負担がゼロになるように制御される。
なお、第２の直流電圧部には、図２に示すように第２の直流電源１０を用いても良く、その場合は、第２の単相インバータ２も、単相負荷９へのエネルギの供給源として動作する。

第１の単相インバータ１の第１の直流電源５の電圧Vdc-mainは、例えば１０００Ｖ超の高電圧であり、第２の単相インバータ２のコンデンサ８の電圧Vdc-subより大きく設定される。
第１、第２の単相インバータ１、２は、出力として正、負およびゼロの電圧を発生することができる。電力変換装置は、第１の単相インバータ１の交流側出力端と第２の単相インバータ２の交流側出力端とを直列に接続して構成され、各単相インバータ１、２の発生電圧を組み合わせることによって、その総和として所定の電圧波形による交流電力を単相負荷９に供給する。
即ち、第１の直流電源５の電圧Vdc-mainと、コンデンサ８の電圧Vdc-subとは、
Vdc-main＞Vdc-sub
Vdc-main＋Vdc-sub≧負荷最大電圧
となるように設定される。

第１、第２の単相インバータ１、２および電力変換装置全体の動作について以下に説明する。
図３は、第１、第２の単相インバータ１、２の出力電圧を示す波形図である。図３（ａ１）、図３（ａ２）は、第１の単相インバータ１の２種の出力電圧を示すもので、図３（ａ１）は半周期に１パルスで出力する場合、図３（ａ２）は半周期に３パルスで出力する場合を示す。図３（ｂ）は、第２の単相インバータ２の出力電圧を示す。
図に示すように、Ｓｉ-ＩＧＢＴ３を用いた第１の単相インバータ１は、半周期に１パルスから数パルス程度の電圧波形で出力する、即ち第１の単相インバータ１は低周波でのスイッチングにより動作する。また、ＳｉＣ-ＭＯＳＦＥＴ６を用いた第２の単相インバータ２は、高周波ＰＷＭによるスイッチングにて動作する。

図４は、電力変換装置全体の動作を示すものである。
図４に示すように、電力変換装置全体の目標出力負荷電圧１１から、第１の単相インバータ１の出力電圧１２（主インバータ出力電圧）を差し引いた差電圧の値を、演算器１３にて演算し、該差電圧値を第２の単相インバータ２の目標出力電圧（副インバータ目標電圧）として、ＰＷＭ回路１４にてＰＷＭ変換することにより第２の単相インバータ２を駆動するＰＷＭ信号（副インバータ駆動信号）を生成する。
このとき、第２の単相インバータ２のコンデンサ８の充放電をバランスさせるため、第２の単相インバータ２の１周期での電力負担が０となるように、第１の単相インバータ１の出力を制御する。
なお、電力変換装置全体の目標出力負荷電圧１１から差し引くのは、第１の単相インバータ１の出力電圧１２の替わりに第１の単相インバータ１の目標出力電圧でも良い。

以上のように構成される電力変換装置における電力損失について、第１の単相インバータ１に用いられるＳｉ-ＩＧＢＴ、および第２の単相インバータ２に用いられるＳｉＣ-ＭＯＳＦＥＴの特性の説明と共に以下に詳述する。
図５（ａ）、図５（ｂ）は、Ｓｉ-ＩＧＢＴとＳｉＣ-ＭＯＳＦＥＴとのデバイスの特性を示す図であり、図５（ａ）は、素子耐圧とオン損失の関係を示し、図５（ｂ）は素子耐圧とスイッチング損失の関係を示す。
一般に、非ＳｉであるＳｉＣ材料は絶縁耐圧が高いという優れた特性を備えているため、ＳｉＣ−ＭＯＳＦＥＴのオン抵抗はＳｉ−ＭＯＳＦＥＴのそれに比べて１／１０〜１／５０の低い値となる。しかしＭＯＳＦＥＴはユニポーラデバイスであるためＩＧＢＴなどのバイポーラデバイスに比べれば電流が流れ難いものである。特に１０００Ｖ超で使用するＳｉＣ−ＭＯＳＦＥＴの場合、オン抵抗による損失が急激に増大する。図５（ａ）には、Ｓｉ−ＩＧＢＴは素子耐圧が大きくなってもあまりオン損失が大きくならないが、ＳｉＣ−ＭＯＳＦＥＴは、素子耐圧が上がると急激にオン損失が増大することが、示されている。
また、非Ｓｉデバイスはスイッチング速度が速いことが特徴であり、ＳｉＣ−ＭＯＳＦＥＴやＳｉＣ−ＳＢＤは、ＳｉデバイスであるＳｉ−ＩＧＢＴやＰＮダイオードに比べて、スイッチング速度は約１／１０〜１／５０以下である。よって、高周波でスイッチングしてもスイッチング損失が非常に小さい。図５（ｂ）には、ＳｉＣ−ＭＯＳＦＥＴが、Ｓｉ−ＩＧＢＴに比べてスイッチング損失が非常に小さいことが示されている。

このような特性から、ＳｉＣ−ＭＯＳＦＥＴやＳｉＣ−ＳＢＤは、高周波スイッチングを行うインバータ用途に適しているが、１０００Ｖ超のインバータ回路には不適である。即ち、１０００Ｖ以下の回路で高周波スイッチングする用途に適している。
逆に、Ｓｉ−ＩＧＢＴは、バイポーラデバイスであるため電流を流し易く、素子耐圧が１０００Ｖ超と大きくなってもオン損失はあまり増大しないが、スイッチング速度が遅いため高周波でスイッチングする用途には不適である。即ち、１０００Ｖ超のインバータ回路で低い周波数でスイッチングする用途に適している。

図５（ａ）、図５（ｂ）において、第１の単相インバータ１に用いられるＳｉ−ＩＧＢＴ３を、耐圧ＶｘのＳｉ−ＩＧＢＴ素子ａ１とし、第２の単相インバータ２に用いられるＳｉＣ-ＭＯＳＦＥＴ６を、耐圧ＶｙのＳｉＣ−ＭＯＳＦＥＴ素子ａ２とする。なお、Ｓｉ−ＩＧＢＴ素子ａ１の耐圧Ｖｘは、１０００〜１２００Ｖを超えるものとする。
また、第１の比較例として、Ｓｉ−ＩＧＢＴのみで単独の高周波高電圧の単相インバータを構成し、この例で用いられる素子を耐圧Ｖｘ＋ＶｙのＳｉ−ＩＧＢＴ素子ｂとする。第２の比較例として、ＳｉＣ-ＭＯＳＦＥＴのみで単独の高周波高電圧の単相インバータを構成した場合、用いられる素子を耐圧Ｖｘ＋ＶｙのＳｉＣ-ＭＯＳＦＥＴ素子ｃとする。

この実施の形態では、Ｓｉ−ＩＧＢＴ素子ａ１（Ｓｉ−ＩＧＢＴ３）を用い、電圧Vdc-main（＝ｋＶｘ）の第１の直流電源５を備えた第１の単相インバータ１を低周波で動作させる。このＳｉ−ＩＧＢＴ素子ａ１は低周波で動作するためスイッチング損失は非常に小さな値となる（図中は無視している）。このため損失の殆どはオン損失ａｘとなり、Ｓｉ−ＩＧＢＴ素子ａ１の損失は約ａｘとなる。
また、ＳｉＣ−ＭＯＳＦＥＴ素子ａ２（ＳｉＣ−ＭＯＳＦＥＴ６）を用い、電圧Vdc-sub（＝ｍＶｙ）のコンデンサ８を備えた第２の単相インバータ２を高周波で動作させる。ＳｉＣ−ＭＯＳＦＥＴ素子ａ２のスイッチング損失ａｓは非常に小さい。ＳｉＣ−ＭＯＳＦＥＴ素子ａ２の損失は、オン損失ａｙとスイッチング損失ａｓとの合計となる。
なお、ここでｋ、ｍは、素子耐圧に対するインバータ直流電圧の比率であり、一般には０．５〜０．８の値が選ばれる。また、各素子ａ１、ａ２は第１、第２の単相インバータ１、２を構成しているので、Ｓｉ−ＩＧＢＴ素子ａ１にはｋＶｘ以下の電圧が印加され、ＳｉＣ−ＭＯＳＦＥＴ素子ａ２にはｍＶｙ以下の電圧が印加される。
電力変換装置全体の電力損失を、Ｓｉ−ＩＧＢＴ素子ａ１とＳｉＣ−ＭＯＳＦＥＴ素子ａ２とのオン損失、スイッチング損失の合計で表すと、全体損失Loss-aはａｘ＋ａｙ＋ａｓとなる。

耐圧Ｖｘ＋ＶｙのＳｉ−ＩＧＢＴ素子ｂのみを用いた第１の比較例では、スイッチング損失ｂｓが非常に大きく、オン損失を加えた回路全体の損失Loss-bは損失Loss-aより大きくなる。また、耐圧Ｖｘ＋ＶｙのＳｉＣ−ＭＯＳＦＥＴ素子ｃのみを用いた第２の比較例では、オン損失が非常に大きく、スイッチング損失ｃｓを加えた回路全体の損失Loss-cは損失Loss-aより大きくなる。
このように、この実施の形態による電力変換装置の電力損失Loss-aは、Ｓｉ−ＩＧＢＴあるいはＳｉＣ−ＭＯＳＦＥＴのみで単独の高周波高電圧の単相インバータを構成した第１、第２の比較例の電力損失Loss-b、Loss-cより低減されている。

以上のように、この実施の形態では、１０００Ｖ超の高耐圧ＶｘのＳｉ−ＩＧＢＴ素子ａ１（Ｓｉ−ＩＧＢＴ３）を用い低周波で動作させる第１の単相インバータ１と、比較的低耐圧ＶｙのＳｉＣ−ＭＯＳＦＥＴ素子ａ２（ＳｉＣ−ＭＯＳＦＥＴ６）を用い高周波で動作させる第２の単相インバータ２とを組み合わせて電力変換装置を構成した。これにより、Ｓｉ−ＩＧＢＴ３のオン損失が全体のオン損失の大半を占めるように設定されると共に、全体のスイッチング損失が大きく低減し、損失全体（オン損失＋スイッチング損失）に占める割合が小さくなる。また、第１、第２の単相インバータ１、２の出力和が電力変換装置の出力となるため、各単相インバータ１、２で出力電圧を分担して各素子の耐圧を低減でき、全体のオン損失が低減できる。これらのことから、電力変換装置は信頼性よく損失低減が図れ、変換効率が向上する。
また、このように相異なる特性を備えた２種の素子で構成された第１、第２のインバータ１、２を組み合わせたことにより、１０００Ｖ超の高電圧の回路構成でも低損失で高周波のスイッチング動作を実現でき、精度の高い電圧波形による出力電圧が得られる。

なお、図５（ａ）に示すように、Ｓｉ−ＩＧＢＴ素子ａ１とＳｉＣ−ＭＯＳＦＥＴ素子ａ２とのオン損失の合計ａｘ＋ａｙが、耐圧Ｖｘ＋ＶｙのＳｉＣ−ＭＯＳＦＥＴ素子ｃのオン損失より小さいように設定する。これにより、損失低減効果が確実に得られる。この関係は、耐圧Ｖｘ＋ＶｙのＳｉＣ−ＭＯＳＦＥＴ素子ｃのオン損失をｃｘｙとすると、
ａｘ＋ａｙ＞ｃｘｙ と表される。即ち、
（ａｘ＋ａｙ）／（Ｖｘ＋Ｖｙ）＞ｃｘｙ／（Ｖｘ＋Ｖｙ）
ＳｉＣ−ＭＯＳＦＥＴの特性から、
ｃｘｙ／（Ｖｘ＋Ｖｙ）＝ａｙ／Ｖｙ
このため、
（ａｘ＋ａｙ）／（Ｖｘ＋Ｖｙ）＞ａｙ／Ｖｙ となる。
この式は、オン損失をオン時の電圧降下分であるオン電圧で置き換え、耐圧Ｖｘ、Ｖｙを各単相インバータ１、２の直流電圧Vdc-main、Vdc-subで置き換えても良く、次のように表現できる。即ち、Vdc-main＋Vdc-subに対する、Ｓｉ−ＩＧＢＴ素子ａ１とＳｉＣ−ＭＯＳＦＥＴ素子ａ２とのオン電圧合計の比は、Vdc-subに対するＳｉＣ−ＭＯＳＦＥＴ素子ａ２のオン電圧の比よりも小さい。このように、各単相インバータ１、２を構成することで、損失低減効果が確実に得られる。

実施の形態２．
次に、この発明の実施の形態２を図に基づいて説明する。
図６は、この発明の実施の形態２による電力変換装置の構成を示す図である。
図６に示すように、電力変換装置は、３相インバータ２１から成る主インバータ（第１のインバータ回路）の各相交流出力線にそれぞれ単相インバータ２２ａ、２２ｂ、２２ｃの交流側出力端を直列接続して、３相負荷２９に交流電力を供給する。
３相インバータ２１には、Ｓｉによるデバイスが用いられる。この場合、３相インバータ２１は、Ｓｉ−ダイオード２４を逆並列に接続した複数個のＳｉ半導体スイッチング素子としてのＳｉ−ＩＧＢＴ２３で構成され、直流入力部分に第１の直流電圧部としての第１の直流電源２５を備えて、該第１の直流電源２５からの直流電力を交流電力に変換して出力する。この３相インバータ２１は、３相負荷２９へのエネルギの供給源として動作する。

３つの単相インバータ２２ａ、２２ｂ、２２ｃから成る副インバータ２２（第２のインバータ回路）には、非Ｓｉで、Ｓｉよりもバンドギャップが広い半導体材料、例えばＳｉＣやＧａＮによるデバイスが用いられる。この場合、各単相インバータ２２ａ、２２ｂ、２２ｃは、ＳｉＣ−ＳＢＤ２７を逆並列に接続した複数個の非Ｓｉ半導体スイッチング素子としてのＳｉＣ−ＭＯＳＦＥＴ２６で構成され、直流入力部分に第２の直流電圧部としてのコンデンサ２８を備えて、該コンデンサ２８からの直流電力を交流電力に変換して出力する。この場合、各単相インバータ２２ａ〜２２ｃの直流入力部分にはコンデンサ２８のみを備えるため、コンデンサ２８の充放電がバランスするよう、即ち、各単相インバータ２２ａ〜２２ｃの平均的な電力負担がゼロになるように制御される。
なお、第２の直流電圧部には、図２に示すように第２の直流電源１０を用いても良く、その場合は、各単相インバータ２２ａ〜２２ｃも、３相負荷２９へのエネルギの供給源として動作する。

３相インバータ２１の第１の直流電源２５の電圧Vdc-mainは、例えば１０００Ｖ超の高電圧であり、各単相インバータ２２ａ〜２２ｃのコンデンサ８の電圧Vdc-subより大きく設定される。
３相インバータ２１の各相交流出力線にそれぞれ単相インバータ２２ａ、２２ｂ、２２ｃが接続されるため、各相にて３相インバータ２１と単相インバータ２２ａ〜２２ｃとの発生電圧が組み合わされ、所定の電圧波形による３相交流電力を３相負荷２９に供給する。この場合、３相インバータ２１の電圧に２つの単相インバータ２２ａ〜２２ｃの電圧を加えた電圧値が、必要な最大線間電圧以上となっていることで、必要な電圧を発生することが可能である。
即ち、第１の直流電源２５の電圧Vdc-mainと、コンデンサ２８の電圧Vdc-subとは、
Vdc-main＞Vdc-sub
Vdc-main＋Vdc-sub×２≧負荷最大電圧（最大線間電圧）
となるように設定される。

また、上記実施の形態１と同様に、主インバータ（３相インバータ２１）には、１０００Ｖ超の高耐圧ＶｘのＳｉ−ＩＧＢＴ素子ａ１をＳｉ−ＩＧＢＴ２３に用い、低周波でのスイッチングにより動作させる。また、副インバータ２２の各単相インバータ２２ａ〜２２ｃには、比較的低耐圧ＶｙのＳｉＣ−ＭＯＳＦＥＴ素子ａ２をＳｉＣ−ＭＯＳＦＥＴ２６に用い、高周波ＰＷＭによるスイッチングにて動作させる。
これにより、上記実施の形態１と同様に、電力変換装置は信頼性よく損失低減が図れ、変換効率が向上する。
また、このように相異なる特性を備えた２種の素子で構成された第１、第２のインバータ１、２を組み合わせたことにより、１０００Ｖ超の高電圧の回路構成でも低損失で高周波のスイッチング動作を実現でき、精度の高い電圧波形による出力電圧が得られる。

なお、この実施の形態においても、Vdc-main＋Vdc-subに対する、Ｓｉ−ＩＧＢＴ２３とＳｉＣ−ＭＯＳＦＥＴ２６とのオン電圧合計の比が、Vdc-subに対するＳｉＣ−ＭＯＳＦＥＴ２６のオン電圧の比よりも小さくなるように、３相インバータ２１および副インバータ２２を構成することで、損失低減効果が確実に得られる。

実施の形態３．
次に、この発明の実施の形態３を図に基づいて説明する。
図７は、この発明の実施の形態３による電力変換装置の構成を示す図である。
図７に示すように、電力変換装置は、第１の３相インバータ３１から成る主インバータ（第１のインバータ回路）と、第２の３相インバータ３２から成る副インバータ（第２のインバータ回路）とを備えて、３相負荷３９に交流電力を供給する。３相負荷３９は各相が独立した巻線負荷などから成り各相が切り離されている。また第１の３相インバータ３１の各相交流出力線が３相負荷３９の各相を介して第２の３相インバータ３２の各相の交流出力端に直列接続される。即ち、第１、第２の３相インバータ３１、３２は３相負荷３９に両側から電力供給する。

第１の３相インバータ３１には、Ｓｉによるデバイスが用いられる。この場合、第１の３相インバータ３１は、Ｓｉ−ダイオード３４を逆並列に接続した複数個のＳｉ半導体スイッチング素子としてのＳｉ−ＩＧＢＴ３３で構成され、直流入力部分に第１の直流電圧部としての第１の直流電源３５を備えて、該第１の直流電源３５からの直流電力を交流電力に変換して出力する。この第１の３相インバータ３１は、３相負荷３９へのエネルギの供給源として動作する。
第２の３相インバータ３２には、非Ｓｉで、Ｓｉよりもバンドギャップが広い半導体材料、例えばＳｉＣやＧａＮによるデバイスが用いられる。この場合、第２の３相インバータ３２は、ＳｉＣ−ＳＢＤ３７を逆並列に接続した複数個の非Ｓｉ半導体スイッチング素子としてのＳｉＣ−ＭＯＳＦＥＴ３６で構成され、直流入力部分に第２の直流電圧部としてのコンデンサ３８を備えて、該コンデンサ３８からの直流電力を交流電力に変換して出力する。この場合、第２の３相インバータ３２の直流入力部分にはコンデンサ３８のみを備えるため、コンデンサ３８の充放電がバランスするよう、即ち、第２の３相インバータ３２の平均的な電力負担がゼロになるように制御される。
なお、第２の直流電圧部には、図２に示すように第２の直流電源１０を用いても良く、その場合は、第２の３相インバータ３２も、３相負荷３９へのエネルギの供給源として動作する。

第１の３相インバータ３１の第１の直流電源３５の電圧Vdc-mainは、例えば１０００Ｖ超の高電圧であり、第２の３相インバータ３２のコンデンサ３８の電圧Vdc-subより大きく設定される。
各相にて第１の３相インバータ３１と第２の３相インバータ３２との発生電圧を組み合わせることによって、所定の電圧波形による３相交流電力を３相負荷３９に供給する。この場合、第１の３相インバータ３１の電圧に第２の３相インバータ３２の電圧を加えた電圧値が、必要な最大線間電圧以上となっていることで、必要な電圧を発生することが可能である。
即ち、第１の直流電源３５の電圧Vdc-mainと、コンデンサ３８の電圧Vdc-subとは、
Vdc-main＞Vdc-sub
Vdc-main＋Vdc-sub≧負荷最大電圧（最大線間電圧）
となるように設定される。

また、上記実施の形態１と同様に、主インバータ（第１の３相インバータ３１）には、１０００Ｖ超の高耐圧ＶｘのＳｉ−ＩＧＢＴ素子ａ１をＳｉ−ＩＧＢＴ３３に用い、低周波でのスイッチングにより動作させる。また、副インバータ（第２の３相インバータ３２）には、比較的低耐圧ＶｙのＳｉＣ−ＭＯＳＦＥＴ素子ａ２をＳｉＣ−ＭＯＳＦＥＴ３６に用い、高周波ＰＷＭによるスイッチングにて動作させる。
これにより、上記実施の形態１と同様に、電力変換装置は信頼性よく損失低減が図れ、変換効率が向上する。
また、このように相異なる特性を備えた２種の素子で構成された第１、第２の３相インバータ３１、３２を組み合わせたことにより、１０００Ｖ超の高電圧の回路構成でも低損失で高周波のスイッチング動作を実現でき、精度の高い電圧波形による出力電圧が得られる。

なお、この実施の形態においても、Vdc-main＋Vdc-subに対する、Ｓｉ−ＩＧＢＴ３３とＳｉＣ−ＭＯＳＦＥＴ３６とのオン電圧合計の比が、Vdc-subに対するＳｉＣ−ＭＯＳＦＥＴ３６のオン電圧の比よりも小さくなるように、第１、第２の３相インバータ３１、３２を構成することで、損失低減効果が確実に得られる。

また、この実施の形態３では、３相の電力変換装置について示したが、各相を独立して考え、第１、第２の３相インバータ３１、３２を単相インバータに、３相負荷３９を単相負荷に置き換えても良い。即ち、主インバータとなる単相インバータの交流出力端と副インバータとなる単相インバータの交流出力端とを単相負荷を介して接続して、単相負荷の両側から電力供給する。この場合も、主インバータには、１０００Ｖ超の高耐圧ＶｘのＳｉ−ＩＧＢＴを用いて低周波スイッチングにより動作させ、副インバータには、比較的低耐圧ＶｙのＳｉＣ−ＭＯＳＦＥＴを用いて高周波ＰＷＭによるスイッチングにて動作させることにより、同様の効果が得られる。

また、上記実施の形態１〜３において、主インバータ（第１のインバータ回路）、副インバータ（第２のインバータ回路）では、ダイオードが逆並列接続された半導体スイッチング素子が２個直列接続された直列接続体を備えている。副インバータでは、２つのＳｉＣ−ＭＯＳＦＥＴが直列接続された直列接続体を、高周波ＰＷＭによるスイッチングにて動作させるが、一方のＳｉＣ−ＭＯＳＦＥＴをオフすると他方のＳｉＣ−ＭＯＳＦＥＴの逆並列ダイオードがオン状態となる。この時、即ち上記一方のＳｉＣ−ＭＯＳＦＥＴのオフ動作完了から、オン動作開始直前までの期間に、上記他方のＳｉＣ−ＭＯＳＦＥＴをオン状態にする。ＭＯＳＦＥＴはオン状態になると、双方向に通電可能であるので、上記他方のＳｉＣ−ＭＯＳＦＥＴと逆並列ダイオードとの双方に電流が流れる。このため、オン電圧が低下し、さらにオン損失を低減できる。

さらに、ＭＯＳＦＥＴは内部に寄生ダイオード（図示せず）が形成されており、その接続方向は図１のＳｉＣ−ＳＢＤと同じである。このため、主インバータ、副インバータ内の半導体スイッチング素子にＭＯＳＦＥＴを用いる場合、寄生ダイオードを逆並列ダイオードの替わりに用いることで、ＳｉＣ−ＳＢＤ等の逆並列ダイオードを省略することが可能である。これにより、逆並列ダイオードのコスト低減、実装面積の縮小が可能となる。

また、上記実施の形態１〜３では、主インバータと副インバータでは、主インバータの方が直流電圧が大きく、しかもスイッチング周波数が小さいものとしたが、スイッチング周波数が同じで主インバータの方が直流電圧が大きい、あるいは直流電圧が同じで主インバータの方がスイッチング周波数が小さいものであっても良く、全体の損失低減の効果は得られる。

また、上記実施の形態１〜３では、副インバータに備えられた半導体スイッチング素子とダイオードの双方が非Ｓｉ、例えばＳｉＣデバイスの場合を説明しているが、半導体スイッチング素子のみを非Ｓｉデバイスとしても良い。
さらにまた、副インバータ内でダイオードのみを非Ｓｉデバイスである、例えばＳｉＣ−ＳＢＤとしても良い。この場合も、副インバータ内のＳｉ半導体スイッチング素子のオン損失と、ＳｉＣ−ＳＢＤのリカバリ時の損失を大幅に低減でき、副インバータ内の半導体スイッチング素子とダイオードの双方をＳｉデバイスで構成した場合よりも大きな損失低減効果がある。

実施の形態４．
次に、この発明の実施の形態４について説明する。
上記実施の形態１〜３では、図５（ａ）、図５（ｂ）で示すような特性を有するＳｉ-ＩＧＢＴとＳｉＣ-ＭＯＳＦＥＴとのデバイスを用いたが、Ｓｉ-ＩＧＢＴでは、デバイス形成時の注入キャリアの増減により特性を変化でき、スイッチング速度を遅くすればオン抵抗を低減、即ちオン損失が低減できることが知られている。
この実施の形態では、上記実施の形態１の場合よりも、スイッチング速度を遅くしてオン損失を低減したデバイス構成のＳｉ-ＩＧＢＴと、上記実施の形態１と同様のＳｉＣ-ＭＯＳＦＥＴとを用いて、上記実施の形態１〜３で示した電力変換装置を構成する。図８は、この実施の形態で用いるＳｉ-ＩＧＢＴとＳｉＣ-ＭＯＳＦＥＴとのデバイスの特性を示す図であり、素子耐圧とオン損失の関係を示す。

主インバータ１、２１、３１に用いられるＳｉ−ＩＧＢＴ３、２３、３３を、耐圧ＶｘのＳｉ−ＩＧＢＴ素子ａ１とし、副インバータ２、２２、３２に用いられるＳｉＣ-ＭＯＳＦＥＴ６、２６、３６を、耐圧ＶｙのＳｉＣ−ＭＯＳＦＥＴ素子ａ２とする。なお、Ｓｉ−ＩＧＢＴ素子ａ１の耐圧Ｖｘは、１０００〜１２００Ｖを超えるものとする。
また、第１の比較例として、Ｓｉ−ＩＧＢＴのみで単独の高周波高電圧の単相インバータを構成した場合、用いられる素子を耐圧Ｖｘ＋ＶｙのＳｉ−ＩＧＢＴ素子ｂとする。第２の比較例として、ＳｉＣ-ＭＯＳＦＥＴのみで単独の高周波高電圧の単相インバータを構成した場合、用いられる素子を耐圧Ｖｘ＋ＶｙのＳｉＣ-ＭＯＳＦＥＴ素子ｃとする。

この実施の形態でも、Ｓｉ−ＩＧＢＴ素子ａ１を用いる主インバータ１、２１、３１を低周波で動作させ、ＳｉＣ−ＭＯＳＦＥＴ素子ａ２を用いる副インバータ２、２２、３２を高周波で動作させ、主インバータ１、２１、３１と副インバータ２、２２、３２との出力の合成により負荷９、２９、３９に電力供給する。
図８に示すように、Ｓｉ−ＩＧＢＴ素子ａ１のオン損失ａｘがＳｉＣ−ＭＯＳＦＥＴ素子ａ２のオン損失ａｙより小さくなるようにＳｉ−ＩＧＢＴ素子ａ１のデバイスを構成する。この場合、Ｓｉ−ＩＧＢＴ素子ａ１のオン損失ａｘが大きく低減しているため、全体のオン損失ａｘ＋ａｙも上記実施の形態１より大きく低減する。このとき、Ｓｉ−ＩＧＢＴ素子ａ１のスイッチング速度が遅くなってスイッチング損失は増加するが、Ｓｉ−ＩＧＢＴ素子ａ１は低周波でスイッチングするため増加量の影響は小さく、全体のスイッチング損失ａｓの増加量も比較的小さい。これにより、Ｓｉ−ＩＧＢＴ素子ａ１とＳｉＣ−ＭＯＳＦＥＴ素子ａ２とのオン損失、スイッチング損失の合計ａｘ＋ａｙ＋ａｓである全体損失Loss-aは、上記実施の形態１よりも低減できる。

この場合も、耐圧Ｖｘ＋ＶｙのＳｉ−ＩＧＢＴ素子ｂのみを用いた第１の比較例では、高周波動作のためスイッチング損失が非常に大きく、オン損失を加えた回路全体の損失は損失Loss-aより大きくなる。また、耐圧Ｖｘ＋ＶｙのＳｉＣ−ＭＯＳＦＥＴ素子ｃのみを用いた第２の比較例では、オン損失が非常に大きく、スイッチング損失を加えた回路全体の損失は損失Loss-aより大きくなる。

なお、上記実施の形態１では、全体のスイッチング損失が損失全体（オン損失＋スイッチング損失）に占める割合が小さいものであったが、この実施の形態４のように、Ｓｉ-ＩＧＢＴａ１のオン損失ａｘを低減させることで、全体のスイッチング損失が損失全体に占める割合が増加する。一般に、素子の特性を設計する際、オン損失とスイッチング損失とが同等になるよう設定するのが最も効率の良い設計と言われている。また、高電圧素子の場合には、スイッチング速度が非常に遅く、スイッチング損失がオン損失に対して１〜２倍となる領域で用いられることも多い。
このため、Ｓｉ-ＩＧＢＴのスイッチング速度を遅くオン電圧を低くして、全体のスイッチング損失が全体のオン損失に対して１〜２倍となるように、Ｓｉ−ＩＧＢＴを素子設計すると、電力変換装置全体として最適な点が得られると期待できる。

実施の形態５．
次に、この発明の実施の形態５について説明する。
この実施の形態５では、図９に示すように、上記実施の形態１で示した第１、第２の単相インバータ１、２の直流電圧部である第１の直流電源５、コンデンサ８と各アームとの間にコンデンサＣｏ、Ｃｓを接続する。

第２の単相インバータ２は、高周波で動作させるため、スイッチング損失低減のために素子のスイッチング速度を速くする必要がある。このとき、配線のインダクタンスＬｓが大きいと、Ｌｓ・di/dtによるサージ電圧により素子が破壊される恐れがあるため、配線のインダクタンスＬｓを小さくする必要がある。このため、第２の単相インバータ２のコンデンサ８と各アームとの間に接続するコンデンサＣｓは、インダクタンスの小さなものを用いる。また、インダクタンスだけでなく、抵抗成分も含めたインピーダンスの小さなものを選定するのが望ましい。
一方、低周波で動作させる第１の単相インバータ１は、スイッチング速度を速くする必要がないため、サージ電圧による悪影響を考慮する必要が無い。このため、第１の単相インバータ１の第１の直流電源５と各アームとの間に接続するコンデンサＣｏは、コンデンサＣｓのようにインダクタンス、インピーダンスが小さい必要は無く、安価なコンデンサを用いることができる。

なお、コンデンサＣｓそのものインダクタンスやインピーダンスを低減しなくても、コンデンサＣｓから各アームへの経路全体のインダクタンスやインピーダンスを低減することでサージ電圧を抑えることができる。即ち、コンデンサＣｓから各アームへのインダクタンスやインピーダンスを、コンデンサＣｏから各アームへのインダクタンスやインピーダンスより小さくする。
このように、第１の単相インバータ１の第１の直流電源５から各アームまでの配線のインダクタンスやインピーダンスよりも、第２の単相インバータ２のコンデンサ８から各アームまでの配線のインダクタンスやインピーダンスを小さくすることで、信頼性が高く安価な回路構成の電力変換装置が実現できる。

なお、この実施の形態は、上記実施の形態２、３による回路構成の電力変換装置にも適用でき、主インバータ２１、３１の第１の直流電源２５、３５から各アームまでの配線のインダクタンスやインピーダンスよりも、副インバータ２２、３２のコンデンサ２８、３８から各アームまでの配線のインダクタンスやインピーダンスを小さくすることで、同様に信頼性が高く安価な回路構成の電力変換装置が実現できる。

実施の形態６．
次に、この発明の実施の形態６について説明する。
この実施の形態６では、図１０に示すように、上記実施の形態１による第１の単相インバータ１の各アームを構成するＳｉ素子部１ａと第２の単相インバータ２の各アームを構成するＳｉＣ素子部２ａとを１つのモジュール４０に収納する。
第１の単相インバータ１のＳｉ素子部１ａは、Ｓｉ−ＩＧＢＴ３とＳｉ−ダイオード４とで構成され、第２の単相インバータ２のＳｉＣ素子部２ａは、ＳｉＣ−ＭＯＳＦＥＴ６とＳｉＣ−ＳＢＤ７とで構成される。なお、Ｐｓ、Ｎｓは第１の単相インバータ１の直流母線であり、Ｐｆ、Ｎｆは第２の単相インバータ２の直流母線である。また、モジュール内のＳｉ素子部１ａの２つのアームの各配線インダクタンスをLms1、Lms2で示し、ＳｉＣ素子部２ａの２つのアームの各配線インダクタンスをLmf1、Lmf2で示した。

第２の単相インバータ２のＳｉＣ素子部２ａは高周波で動作させるため、配線インダクタンスLmf1、Lmf2を小さくしてスイッチング時のサージ電圧を抑制する必要がある。一方、低周波で動作させる第１の単相インバータ１のＳｉ素子部１ａは、スイッチング速度を速くする必要がないため、サージ電圧による悪影響を考慮する必要が無い。
この実施の形態では、Lms1＞Lmf1、Lms2＞Lmf2を満たすように、各素子および配線を配設する。これにより、安価な回路構成でＳｉＣ素子部２ａの配線インダクタンスLmf1、Lmf2を小さくでき、サージ電圧が抑制された信頼性の高い電力変換装置が実現できる。

通常、異なる材料によるデバイスは同一モジュールに収納しないものであるが、この実施の形態では、上述したように、配線インダクタンスが、Lms1＞Lmf1、Lms2＞Lmf2の関係を満たすようにして、Ｓｉ素子部１ａとＳｉＣ素子部２ａとを信頼性良く１つのモジュール４０に収納する。これにより、電力変換装置の小型化を促進できる。

なお、この実施の形態は、上記実施の形態２、３による回路構成の電力変換装置にも適用でき、主インバータ２１、３１のＳｉ素子部と、副インバータ２２、３２のＳｉＣ素子部とを、ＳｉＣ素子部の配線インダクタンスをＳｉ素子部の配線インダクタンスより小さくして、１つのモジュールに収納する。
図１１に、上記実施の形態２に適用したものを示す。図に示すように、主インバータ２１のＳｉ素子部２１ａと、副インバータ２２の各単相インバータ２２ａ、２２ｂ、２２ｃのＳｉＣ素子部２２ａａ、２２ｂａ、２２ｃａとを、１つのモジュールである３相ハイブリッドモジュール４１に収納している。
このように上記実施の形態２、３による回路構成の電力変換装置に適用した場合も、この実施の形態と同様に、安価な回路構成でサージ電圧が抑制された信頼性の高い電力変換装置が実現できると共に、電力変換装置の小型化も促進できる。

なお、上記各実施の形態では、Ｓｉ半導体スイッチング素子としてＩＧＢＴを用いたが、バイポーラデバイスであるＧＣＴ、バイポーラトランジスタを用いても良く、同様の効果が得られる。

Claims (21)

1. 第１の直流電圧部とＳｉによる複数の半導体素子とを備えた第１のインバータ回路と、第２の直流電圧部と非Ｓｉによる複数の半導体素子とを備えた第２のインバータ回路とを備え、
   上記第１のインバータ回路の交流側出力端と上記第２のインバータ回路の交流側出力端とを直列に接続し、上記第１、第２のインバータ回路の出力の合成により所定の電圧波形による交流電力を負荷に供給することを特徴とする電力変換装置。
2. 上記第１の直流電圧部の電圧は、上記第２の直流電圧部の電圧より大きいことを特徴とする請求項１に記載の電力変換装置。
3. 上記第１のインバータ回路を駆動するスイッチング周波数は、上記第２のインバータ回路を駆動するスイッチング周波数より小さいことを特徴とする請求項１に記載の電力変換装置。
4. 上記第１の直流電圧部の電圧は、上記第２の直流電圧部の電圧より大きく、
   上記第１のインバータ回路を駆動するスイッチング周波数は、上記第２のインバータ回路を駆動するスイッチング周波数より小さいことを特徴とする請求項１に記載の電力変換装置。
5. 上記第１のインバータ回路および上記第２のインバータ回路は、それぞれ単相インバータで構成されることを特徴とする請求項１〜４のいずれか１項に記載の電力変換装置。
6. 上記第１のインバータ回路はｎ相インバータで構成され、上記第２のインバータ回路は少なくともｎ個の単相インバータで構成され、
   上記第１のインバータ回路の各相交流出力線に、上記第２のインバータ回路の上記各単相インバータの交流側出力端を直列に接続し、各相にて上記第１、第２のインバータ回路の出力を合成し、所定の電圧波形によるｎ相交流電力をｎ相負荷に供給することを特徴とする請求項１〜４のいずれか１項に記載の電力変換装置。
7. 上記第１のインバータ回路の交流側出力端と上記第２のインバータ回路の交流側出力端とは、上記負荷を挟んで直列に接続され、上記第１のインバータ回路と上記第２のインバータ回路とで上記負荷に両側から電力供給することを特徴とする請求項１〜４のいずれか１項に記載の電力変換装置。
8. 上記第１のインバータ回路は、上記Ｓｉによる複数の半導体素子として複数のＳｉ半導体スイッチング素子を備え、上記第２のインバータ回路は、上記非Ｓｉによる複数の半導体素子として複数の非Ｓｉ半導体スイッチング素子を備えたことを特徴とする請求項１〜４のいずれか１項に記載の電力変換装置。
9. 上記第１の直流電圧部および上記第２の直流電圧部の直流電圧合計に対する、上記第１のインバータ回路内の上記Ｓｉ半導体スイッチング素子および上記第２のインバータ回路内の上記非Ｓｉ半導体スイッチング素子の２種のオン電圧合計の比は、上記第２の直流電圧部の直流電圧に対する上記非Ｓｉ半導体スイッチング素子のオン電圧の比よりも小さいことを特徴とする請求項８に記載の電力変換装置。
10. 上記第１のインバータ回路内の上記Ｓｉ半導体スイッチング素子のオン電圧を、上記第２のインバータ回路内の上記非Ｓｉ半導体スイッチング素子のオン電圧より低くしたことを特徴とする請求項８に記載の電力変換装置。
11. 上記第１のインバータ回路内の上記Ｓｉ半導体スイッチング素子を、スイッチング速度を遅くオン電圧を低く構成して、上記第１、第２のインバータ回路におけるスイッチング損失の合計を、導通損失の合計に対して１〜２倍にしたことを特徴とする請求項８に記載の電力変換装置。
12. 上記第１のインバータ回路内の上記Ｓｉ半導体スイッチング素子の耐圧は１０００Ｖ以上であることを特徴とする請求項８に記載の電力変換装置。
13. 上記第１のインバータ回路内の上記各Ｓｉ半導体スイッチング素子にＩＧＢＴ、ＧＣＴ、バイポーラトランジスタのいずれかを用いたことを特徴とする請求項８に記載の電力変換装置。
14. 上記第２のインバータ回路は、２つの非Ｓｉ半導体スイッチング素子の直列接続体を少なくとも一対有し、該直列接続体の一方の非Ｓｉ半導体スイッチング素子のオフ動作完了から次のオン動作直前までの間に、他方の非Ｓｉ半導体スイッチング素子をオンさせることを特徴とする請求項８に記載の電力変換装置。
15. 上記第２のインバータ回路内の上記各非Ｓｉ半導体スイッチング素子にＳｉＣ−ＭＯＳＦＥＴを用いたことを特徴とする請求項８に記載の電力変換装置。
16. 上記第２のインバータ回路は、複数の半導体スイッチング素子および複数のダイオードを備え、該複数のダイオードが上記非Ｓｉによる複数の半導体素子であることを特徴とする請求項１〜４のいずれか１項に記載の電力変換装置。
17. 上記複数のダイオードは、ＳｉＣ−ショットキバリアダイオードであることを特徴とする請求項１６に記載の電力変換装置。
18. 上記第２のインバータ回路における上記第２の直流電圧部から上記第２のインバータ回路の各アームまでの配線インダクタンスは、上記第１のインバータ回路における上記第１の直流電圧部から該第１のインバータ回路の各アームまでの配線インダクタンスよりも小さいことを特徴とする請求項１〜４のいずれか１項に記載の電力変換装置。
19. 上記第１のインバータ回路内の上記Ｓｉによる複数の半導体素子と上記第２のインバータ回路内の上記非Ｓｉによる複数の半導体素子とを、同一のモジュール内に収納したことを特徴とする請求項１〜４のいずれか１項に記載の電力変換装置。
20. 上記第１、第２のインバータ回路の内、上記第２のインバータ回路のみを高周波ＰＷＭ制御することを特徴とする請求項３または４に記載の電力変換装置。
21. 上記第２のインバータ回路内の上記非Ｓｉからなる半導体素子が、Ｓｉよりもバンドギャップが広い半導体材料からなることを特徴とする請求項１〜４のいずれか１項に記載の電力変換装置。

Images