JP2012139083A - 電源装置 - Google Patents

Abstract

【課題】出力電流偏差（設定電流値と出力電流値との差）を効果的に抑制する。
【解決手段】大容量インバータ回路１０Ａ，１０Ｂと小容量インバータ回路２０Ａ，２０Ｂとが誘導性負荷３０を介して直列に接続されている。大容量インバータ回路１０Ａ，１０Ｂは互いに並列に接続され、小容量インバータ回路２０Ａ，２０Ｂは互いに並列に接続されている。大容量インバータ回路１０Ａ，１０Ｂのスイッチング素子はＩＧＢＴであり、小容量インバータ回路２０Ａ，２０Ｂのスイッチング素子はＦＥＴである。
【選択図】図１

Description

本発明は、誘導性負荷用の電源装置に関する。

誘導性負荷用の電源装置に関する技術文献として、下記特許文献１〜３がある。

特許文献１には、誘導性負荷（電磁石６）用の電源装置であって、サイリスタ整流器３とフィルタ４と高周波チョッパ５とを接続したインバータ回路と、サイリスタ変換器１とフィルタ２とＰＷＭ位相器１６とを接続したインバータ回路とが並列に接続された、電源装置が開示されている。
当該装置は、高周波チョッパ回路の電源となるコンデンサの過充電防止等を実現するため、出力電流に見合った値にフィルタ回路内のコンデンサ電圧を制御すると共に、電流立下げ時には電圧パターンに補正を加える等の処理を行う。

特許文献２には、それぞれ平滑用のリアクトルとコンデンサを有し、出力側に直流スイッチを備えた直流電圧源と、出力側にチョッパを備えた直流電流源と、これらの直流電圧源と直流電流源とを直列接続して負荷コイルを付勢するようにした電源装置が開示されている。
当該装置は、それぞれの平滑用コンデンサに並列接続される限流抵抗器と短絡スイッチとからなる直列回路と、直流スイッチとチョッパへの切指令信号と、平滑用コンデンサの電圧が所定値を超えたときに発生する信号とのアンド条件で短絡スイッチを閉路する短絡スイッチ制御回路とをさらに具備している。
特許文献２によると、上記構成によって、平滑用コンデンサの電圧が上昇しても、その上昇分は、短絡スイッチを閉路することで、限流抵抗器で消費され、負荷電流立上時の精度を一定に保つことができるとされている。

特許文献３には、高い出力電圧を発生する直流電圧源と、低い出力電圧を発生し高速に応答する直流電流源とを直列に接続した電源装置が開示されている。当該装置は、電流基準値と負荷定数から直流電圧源の電圧基準を算出する手段をさらに有する。
特許文献３によると、上記構成によって、電流基準値のみを外部からもらうだけで、負荷電流を高速で立ち上げ、制御できるとされている。

特開平７−２８８１９７号公報（特に、図１） 特開昭６３−２４５２５３号公報（特に、図１） 特開平６−１６３２４２号公報（特に、図１）

しかしながら、上記各特許文献に記載のような構成では、出力電流偏差（設定電流値と出力電流値との差）を小さくするのに限界がある。
例えば、互いに並列に接続された各インバータ回路のスイッチングタイミングをずらすことで、負荷からみた等価スイッチング周波数を高くし、これにより、出力電流偏差を小さくすることができる。しかし、並列接続可能な回路の数に限りがあること、インバータ回路への入力電圧値が比較的大きいこと等から、出力電流偏差の抑制に限界がある（例えば出力電流偏差＝１×１０^−５程度が限界であると考えられる）。

従って、本発明の目的は、出力電流偏差を効果的に抑制することができる電源装置を提供することにある。

上記目的を達成するため、本発明の電源装置は、誘導性負荷と、それぞれ誘導性負荷に接続された、小容量インバータ回路および大容量インバータ回路とを備え、小容量インバータ回路は、大容量インバータ回路の容量よりも小さな容量を有し、誘導性負荷を介して大容量インバータ回路に直列に接続されていることを特徴とする。

上記の構成によると、大容量インバータ回路にて必要な電圧のほとんどを出力し、小容量インバータ回路にて残りの電圧を出力し、かつ出力電流値を設定電流値に近づけるといった制御を行うことができる。これにより、出力電流偏差の抑制に係る制御を低い入力電圧値で行うことが可能となり、出力電流偏差を効果的に抑制することができる（例えば出力電流偏差＝１×１０^−６程度と、従来の出力電流偏差（１×１０^−５程度）に比べて１桁以上小さくすることができる）。

本発明の電源装置において、前記大容量インバータ回路のスイッチング素子は、絶縁ゲートバイポーラトランジスタであり、前記小容量インバータ回路のスイッチング素子は、電界効果トランジスタであってよい。
この構成によると、例えば、小容量インバータ回路のスイッチング周波数を１００ｋＨｚ程度、大容量インバータ回路のスイッチング周波数を２０ｋＨｚ程度とすることができる。したがって、小容量インバータ回路について、低い電圧での制御が可能となり、出力電流偏差をより一層効果的に抑制することができる。

本発明の電源装置において、前記大容量インバータ回路に対する前記小容量インバータ回路の容量比率が１／２〜１／２０であってよい。
また、本発明の電源装置において、大容量インバータ回路に対する前記小容量インバータ回路のスイッチング周波数比率が３〜６倍であってよい。
これらの構成によると、小容量インバータ回路について、低い電圧での制御が可能となり、出力電流偏差をより一層効果的に抑制することができる。

本発明の電源装置は、前記小容量インバータ回路および前記大容量インバータ回路の少なくとも一方に並列に接続された、当該回路と略同じ容量を有するインバータ回路をさらに備えてよい。
この構成によると、互いに並列に接続された各インバータ回路のスイッチングタイミングや、互いに並列に接続された各インバータ回路のスイッチングタイミングをずらすことで、出力電流偏差をさらに小さくすることができる。

本発明によると、大容量インバータ回路にて必要な電圧のほとんどを出力し、小容量インバータ回路にて残りの電圧を出力し、かつ出力電流値を設定電流値に近づけるといった制御を行うことができる。これにより、出力電流偏差の抑制に係る制御を低い入力電圧値で行うことが可能となり、出力電流偏差を効果的に抑制することができる（例えば出力電流偏差＝１×１０^−６程度と、従来の出力電流偏差（１×１０^−５程度）に比べて１桁以上小さくすることができる）。

本発明の一実施形態に係る電源装置の回路図である。

以下、本発明の好適な実施の形態について、図面を参照しつつ説明する。

本発明の一実施形態に係る電源装置１は、電磁石等の誘導性負荷３０、２つの変圧器４０Ａ，４０Ｂ、２つのダイオード整流回路５０Ａ，５０Ｂ、２つの平滑回路６０Ａ，６０Ｂ、４つのインバータ回路１０Ａ，１０Ｂ，２０Ａ，２０Ｂ、および、パッシブフィルタ７０により、構成されている。
なお、変圧器４０Ａと変圧器４０Ｂ、ダイオード整流回路５０Ａとダイオード整流回路５０Ｂ、平滑回路６０Ａと平滑回路６０Ｂ、インバータ回路１０Ａとインバータ回路１０Ｂ、および、インバータ回路２０Ａとインバータ回路２０Ｂは、それぞれ、互いに略同じ構成である。

変圧器４０Ａ，４０Ｂはそれぞれ、受電系統との絶縁および電源の出力に必要な直流電圧を発生させるための三相交流電圧を生成する。

ダイオード整流回路５０Ａ，５０Ｂはそれぞれ、変圧器４０Ａ，４０Ｂが生成した三相交流電圧を直流電圧に変換する。

平滑回路６０Ａ，６０Ｂはそれぞれ、電力変動および整流リプルを吸収するものであり、リアクトルとコンデンサとで構成されている。

パッシブフィルタ７０は、スイッチングリプルを低減するものであり、リアクトルとコンデンサとで構成されている。

インバータ回路１０Ａ，１０Ｂ，２０Ａ，２０Ｂはそれぞれ、直流を任意の電流波形に変換するものであり、パッシブフィルタ７０を介して誘導性負荷３０に接続されている。インバータ回路１０Ａ，１０Ｂ，２０Ａ，２０Ｂは共に、Ｈブリッジ回路である。

インバータ回路１０Ａ，１０Ｂ，２０Ａ，２０Ｂは、大容量インバータ回路１０Ａ，１０Ｂと小容量インバータ回路２０Ａ，２０Ｂの２種類に区分される。
大容量インバータ回路１０Ａ，１０Ｂは、スイッチング素子として絶縁ゲートバイポーラトランジスタ(ＩＧＢＴ：Insulated gate bipolar transistor)を具備しており、小容量インバータ回路２０Ａ，２０Ｂは、スイッチング素子として電界効果トランジスタ（ＦＥＴ：Field effect transistor）を具備している。
小容量インバータ回路２０Ａ，２０Ｂは、大容量インバータ回路１０Ａ，１０Ｂの容量よりも小さな容量を有し、誘導性負荷３０を介して大容量インバータ回路１０Ａ，１０Ｂに直列に接続されている。

大容量インバータ回路１０Ａ，１０Ｂは、互いに並列に接続され、小容量インバータ回路２０Ａ，２０Ｂは、互いに並列に接続されている。

上述したように、本実施形態の電源装置１によると、大容量インバータ回路１０Ａ，１０Ｂと小容量インバータ回路２０Ａ，２０Ｂとは、誘導性負荷３０を介して、直列に接続されている。
このような構成により、大容量インバータ回路１０Ａ，１０Ｂにて必要な電圧のほとんどを出力し、小容量インバータ回路２０Ａ，２０Ｂにて残りの電圧を出力し、かつ出力電流値を設定電流値に近づけるといった制御を行うことができる。これにより、出力電流偏差の抑制に係る制御を低い入力電圧値で行うことが可能となり、出力電流偏差を効果的に抑制することができる（例えば出力電流偏差＝１×１０^−６程度と、従来の出力電流偏差（１×１０^−５程度）に比べて１桁以上小さくすることができる）。

大容量インバータ回路１０Ａ，１０Ｂのスイッチング素子はＩＧＢＴであり、小容量インバータ回路２０Ａ，２０Ｂのスイッチング素子はＦＥＴである。
これにより、例えば、小容量インバータ回路２０Ａ，２０Ｂのスイッチング周波数を１００ｋＨｚ程度、大容量インバータ回路１０Ａ，１０Ｂのスイッチング周波数を２０ｋＨｚ程度とすることができる。したがって、小容量インバータ回路２０Ａ，２０Ｂについて、低い電圧での制御が可能となり、出力電流偏差をより一層効果的に抑制することができる。

大容量インバータ回路１０Ａ，１０Ｂに対する小容量インバータ回路２０Ａ，２０Ｂの容量比率は１／２〜１／２０、大容量インバータ回路１０Ａ，１０Ｂに対する小容量インバータ回路２０Ａ，２０Ｂのスイッチング周波数比率は３〜６倍であることが好ましい。さらに、上記容量比率は略１／１０、上記スイッチング周波数比率は４〜５倍であることがより好ましい。
なお、上記容量比率は、大容量インバータ回路１０Ａ，１０Ｂへの入力電圧に対する小容量インバータ回路２０Ａ，２０Ｂへの入力電圧の比率である。よって、小容量インバータ回路２０Ａ，２０Ｂに入力する直流電圧は、大容量インバータ回路１０Ａ，１０Ｂに入力する直流電圧の１／２〜１／２０であることが好ましく、さらに、大容量インバータ回路１０Ａ，１０Ｂに入力する直流電圧の略１／１０であることがより好ましい。
これにより、小容量インバータ回路２０Ａ，２０Ｂについて、低い電圧での制御が可能となり、出力電流偏差をより一層効果的に抑制することができる。

大容量インバータ回路１０Ａ，１０Ｂは、略同じ容量を有し、かつ、互いに並列に接続されている。また、小容量インバータ回路２０Ａ，２０Ｂは、略同じ容量を有し、かつ、互いに並列に接続されている。
これにより、互いに並列に接続された各インバータ回路１０Ａ，１０Ｂのスイッチングタイミングや、互いに並列に接続された各インバータ回路２０Ａ，２０Ｂのスイッチングタイミングをずらすことで、出力電流偏差をさらに小さくすることができる。

以上、本発明の好適な実施の形態について説明したが、本発明は上記実施形態に限られるものではなく、特許請求の範囲に記載した限りにおいて様々な設計変更が可能なものである。

例えば、大容量インバータ回路１０Ａ，１０Ｂの一方、または、小容量インバータ回路２０Ａ，２０Ｂの一方を省略してもよい。或いは、大容量インバータ回路１０Ａ，１０Ｂの一方、および、小容量インバータ回路２０Ａ，２０Ｂの一方を共に省略してもよい。
または、互いに並列に接続された３つ以上の大容量インバータ回路や、互いに並列に接続された３つ以上の小容量インバータ回路を設けてもよい。

大容量インバータ回路および小容量インバータ回路のスイッチング素子は、それぞれＩＧＢＴおよびＦＥＴに限定されず、適当なスイッチング素子に置き換えて適用可能である。

誘導性負荷として、上記実施形態では電磁石を例示したが、電磁石に限らず任意の誘導性負荷を適用可能である。

その他、回路構成を適宜、変更可能である。

１ 電源装置
１０Ａ，１０Ｂ 大容量インバータ回路
２０Ａ，２０Ｂ 小容量インバータ回路
３０ 誘導性負荷
４０Ａ，４０Ｂ 変圧器
５０Ａ，５０Ｂ ダイオード整流回路
６０Ａ，６０Ｂ 平滑回路
７０ パッシブフィルタ

Claims (5)

1. 誘導性負荷と、
   それぞれ前記誘導性負荷に接続された、小容量インバータ回路および大容量インバータ回路とを備え、
   前記小容量インバータ回路は、前記大容量インバータ回路の容量よりも小さな容量を有し、前記誘導性負荷を介して前記大容量インバータ回路に直列に接続されていることを特徴とする電源装置。
2. 前記大容量インバータ回路のスイッチング素子は、絶縁ゲートバイポーラトランジスタであり、
   前記小容量インバータ回路のスイッチング素子は、電界効果トランジスタであることを特徴とする請求項１に記載の電源装置。
3. 前記大容量インバータ回路に対する前記小容量インバータ回路の容量比率が１／２〜１／２０であることを特徴とする請求項１または２に記載の電源装置。
4. 前記大容量インバータ回路に対する前記小容量インバータ回路のスイッチング周波数比率が３〜６倍であることを特徴とする請求項１〜３のいずれか一項に記載の電源装置。
5. 前記小容量インバータ回路および前記大容量インバータ回路の少なくとも一方に並列に接続された、当該回路と略同じ容量を有するインバータ回路をさらに備えたことを特徴とする請求項１〜４のいずれか一項に記載の電源装置。

Images