JP2010081786A - パワースイッチング回路 - Google Patents

Abstract

【課題】高性能のパワースイッチング回路を提供すること。
【解決手段】スイッチドキャパシタ回路６Ａはち直列接続された３つのスイッチ（７０１、７０２及び７０３）により、２つのキャパシタ（７０４及び７０５）の直列接続と並列接続とを切り替える。これにより、スイッチドキャパシタ回路６Ａは、電源ライン１０４から電荷を吸収する動作と、電源ライン１０４へ電荷を放出する動作を交互に行う。これにより、電源ライン１０４の電圧変動を抑制する。昇圧チョッパ回路７３及びスイッチドキャパシタ回路６Ａは、インバータ７Ａのスイッチング動作により電源ライン１０４に生じる電圧変動を抑制するスイッチング動作を行う。スイッチドキャパシタ回路６Ａは、昇圧チョッパ回路７３による電源ライン１０４の電圧変動を抑制する。
【選択図】図１

Description

この発明は、パワースイッチング素子のスイッチングにより、出力電圧を制御するパワースイッチング回路に関する。本発明は、好適には、車両用可変速モータに好適なインバータ装置に関する。

回転数が車両走行速度又はエンジン回転数の変化に基づいて変化する車両用モータは、変更可能なトルク−回転数特性をもつことが望ましい。特許文献１は、自動車用モータ駆動用のモータ駆動回路を記載している。問題は、高速回転するモータの電機子コイルが大きな誘導電圧（ＥＭＦ）を発生することに起因する。この問題は、磁束が一定の磁石モータにおいて深刻となる。大きなＥＭＦにより、モータトルクは高速回転時に減少する。高速時のＥＭＦは、発電電動機（ＭＧ）において特に重要である。

ＭＧは、モータ動作の他に発電動作も行う。回転数が変化しても発電電圧の変化を防止することが要求される。もし高速回転時のモータトルクを確保するために、電機子コイルのターン数を減少させると、低速回転時の発電能力が低下する。
車両用モータでは、エンジン始動及びトルクアシストにおいて短期間だけ大きなモータトルクを発生することが要求される。モータトルクは電流に比例するので、モータトルクの増大のためには電流を増大する必要がある。しかし、モータ電流の増大は電源電圧と電機子コイルのインダクタンスによって制限される。これらの問題を改善するために、電機子コイルのターン数の切り替え技術が知られている。しかし、多相交流モータの電機子コイルのターン数の切り替えは複雑な回路を必要とする。

次に、インバータ装置は、損失の低減が求められている。特に、上記した電機子コイルのターン数を切り替えるインバータ装置は、回路構成が複雑化するので、インバータ装置の損失が増大する。その結果、システムの効率が低下し、冷却も問題となる。
特許文献２は、ＭＯＳＦＥＴを用いたインバータの例を記載している。ＩＧＢＴはＭＯＳＦＥＴに比べてオン抵抗がだいたい一桁小さい。ＭＯＳＦＥＴは、注入された小数キャリヤの蓄積が無いためＩＧＢＴに比べて高速スイッチング性能すなわちターンに要する時間であるターンオン時間と、ターンオフに要する時間（ターンオフ時間）がだいたい一桁優れている。このことはＩＧＢＴが低速スイッチングに有利であり、ＭＯＳＦＥＴが高速スイッチングに有利であることを意味する。

特許文献３は、主スイッチと逆並列接続された逆阻止形のパワースイッチング素子をフライホイル電流回収用に用いることを提案している。なお、逆阻止型のパワースイッチング素子を用いるのは、フライホイル電流が主スイッチの電流の向きと逆方向であるためである。この逆阻止形のパワースイッチング素子は、通常のパワースイッチング素子に比べて大きなオン抵抗をもつ。

特許文献４は、自己消弧形の主スイッチと、SiCを素材としたユニポーラ自己消弧形の補助スイッチとを並列接続し、更にフライホイルダイオードを逆並列し、これら両スイッチのオンオフタイミングを略一致させることを提案している。
次に、インバータ装置のスイッチング素子は電機子コイルの大きなインダクタンスを高速スイッチングするので、大きなサージ電圧を発生する。その結果、インバータ装置を駆動するバッテリに大きな負担を与える。インバータ装置による電源電圧の変動を抑止するために、インバータ装置は、大容量の平滑キャパシタを必要とする。けれども、大容量の平滑キャパシタはインバータ装置の大型化を招く。

特許文献５は、パワースイッチング素子のオンオフに伴う磁気エネルギーによる電流をキャパシタに蓄積し、スイッチを通じて回生する回生型スナバ回路を記載している。

特許第３２７７８２５号公報 特開２００７−１２９８４８号公報 特開２００７−３１２４８０号公報 特開２００６−２０４０５号公報 特開２００５−５７９８０号公報

（発明の目的）
本発明の第１の目的は、スイッチング損失を低減しつつ所望の出力電圧変化を発生するパワースイッチング回路を実現することである。
本発明の第２の目的は、モータのトルク−回転数特性を変更可能なインバータ装置を実現することにある。
本発明の第３の目的は、電源電圧の変動を低減可能なパワースイッチング回路を実現することである。

（発明の特徴）
第１発明は、直流電力を短期間蓄積するための電力蓄積回路をバッテリとインバータとの間にもつ。インバータは、多相のモータが有する複数の相コイルと個別に電力を授受する複数の相レグを有する。複数の相レグは、前記バッテリから前記相コイルへ通電する電電流をスイッチングする通電制御スイッチング素子を有する。電力蓄積回路は、電力蓄積素子とトランジスタとを有する。電力蓄積素子は、バッテリから受け取った直流電力を短期間蓄積する。トランジスタは、スイッチングにより電力蓄積素子の蓄積電力を電源ラインと授受する。

本発明は、通電制御スイッチング素子のスイッチングと同期してトランジスタをスイッチングすることにより、通電制御スイッチング素子のオンによる電源ラインの電圧低下を抑制するか、通電制御スイッチング素子のオフによる電源ラインの電圧増加を抑制する点をその特徴とする。
すなわち、この電力蓄積回路は、インバータのスイッチングによるその入力電源電圧の変動を、このインバータのスイッチングと同期する電力蓄積回路のスイッチングにより低減する。これにより、大型の平滑キャパシタを用いることなく、電源ラインの電圧変動を減らすことができる。

好適な態様１において、電力蓄積回路は、前記電力蓄積素子としてのリアクトルの電流を制御するトランジスタを有する昇圧チョッパにより構成される。すなわち、この態様では、昇圧チョッパのスイッチングは、インバータのスイッチングによる電源ラインの電圧変化を抑制する位相にてインバータのスイッチングに同期して行われる。

好適な態様２において、昇圧チョッパのトランジスタは、インバータの通電制御スイッチング素子のオン直後にオフされる。つまり、昇圧チョッパのトランジスタのオフによる電源ラインの昇圧は、インバータの通電制御スイッチング素子のオンの直後に実施される。その結果、インバータの通電制御スイッチング素子がオンする時点では、電源ラインの電圧はまだ上昇していないため、通電制御スイッチング素子がオフ状態からオン状態に遷移する期間（オン遷移期間）の損失を低減することができる。更に、通電制御スイッチング素子のオン動作が完了した後、インバータに印加する電源電圧を増大することができる。

好適な態様３において、昇圧チョッパのトランジスタは、インバータの通電制御スイッチング素子のオフ直前にオンされる。つまり、昇圧チョッパのオンによる電源ラインの降圧は、インバータの通電制御スイッチング素子のオフの直前に実施される。その結果、インバータの通電制御スイッチング素子がオフする時点では、電源ラインの電圧は既に降下しているため、通電制御スイッチング素子がオン状態からオフ状態に遷移する期間（オフ遷移期間）の損失を低減することができる。更に、通電制御スイッチング素子のオフ動作が完了した後、インバータに印加する電源電圧を低減することができる。

好適な態様４において、電力蓄積素子としての第１のキャパシタ及び第２のキャパシタとを有するスイッチドキャパシタ回路により構成される。このスイッチドキャパシタ回路は、直列接続された高電位スイッチ、中電位スイッチ及び低電位スイッチを有する。第１のキャパシタと第２のキャパシタは、並列接続されて電源ラインから電荷を吸収する。第１のキャパシタと第２のキャパシタは、直列接続されて電源ラインへ電荷を放出する。

すなわち、この態様では、スイッチドキャパシタ回路のスイッチングにより、電源ラインの電圧変化が抑制される。スイッチドキャパシタ回路の３つのスイッチのスイッチングによるキャパシタの充電電流及び放電電流は、インバータを通じてモータのインダクタンスを経由して流れる。したがって、スイッチドキャパシタ回路の電流は、モータのインダクタンスにより制限されるので、その増大は防止される。

このスイッチドキャパシタ回路の３つのトランジスタは、電源ラインの電圧変動を補償する交流電流成分だけを流し、インバータに入力される直流電流成分を流さないので、その損失を低減することができる。キャパシタの電圧変化は、通常の平滑キャパシタと比較して格段に大きいので、その静電容量を大幅に低減することができる。

好適な態様５において、第１のキャパシタ及び第２のキャパシタは、インバータの通電制御スイッチング素子のオン直後に、並列接続状態から直列状態に変換される。このようにすれば、インバータの通電制御スイッチング素子がオンする時点では、電源ラインの電圧はまだ上昇していないため、通電制御スイッチング素子がオフ状態からオン状態に遷移する期間（オン遷移期間）の損失を低減することができる。更に、通電制御スイッチング素子のオン動作が完了した後、インバータに印加する電源電圧を増大することができる。

好適な態様６において、第１のキャパシタ及び第２のキャパシタは、インバータの通電制御スイッチング素子のオフ直前に、直列接続状態から並列状態に変換される。このようにすれば、インバータの通電制御スイッチング素子がオフする時点では、電源ラインの電圧が低下しているため、通電制御スイッチング素子がオン態からオフ状態に遷移する期間（オフ遷移期間）の損失を低減することができる。更に、通電制御スイッチング素子のオフ動作が完了した後、インバータに印加する電源電圧を低下することができる。

好適な態様７において、電源ラインの電位が所定しきい値を超えて上昇する時に第１のキャパシタと第２のキャパシタとは並列接続され、電源ラインの電位が所定しきい値を超えて低下する時に第１のキャパシタと第２のキャパシタとは直列接続される。これにより、電源ラインの電位リップルを低減することができる。

好適な態様８において、スイッチドキャパシタ回路は、昇圧チョッパが昇圧電圧を出力する期間に並列接続され、昇圧チョッパが昇圧電圧を出力しない期間に直列接続される。これにより、昇圧チョッパの出力電圧変化を低減する平滑キャパシタを省略することができる。

上記課題を解決する第２発明は、多相のモータが有する複数の相コイルと個別に電力を授受する複数の相レグを有する多相のインバータを有する。複数の相レグは、バッテリから相コイルへ通電する電電流をスイッチングする通電制御スイッチング素子を有する。
本発明では特に、インバータの複数の通電制御スイッチング素子は、モータに連結される車両用エンジンの爆発直後に、短絡される。これにより、モータの相コイルの電流は、爆発直後に増大する。これは、モータトルクの増大を意味する。これにより、モータ回転速度のが車両用エンジンの爆発直後において急増することを抑制することができるので、エンジン回転数及びトルクのリップルを低減することができる。

上記課題を解決する第３発明は、相コイルの２倍の数だけ設けられたの相レグ（ハーフブリッジ）を有する。相コイルは、フルブリッジ（Ｈブリッジ）を構成する一対の相レグにより通電を制御される。
各相コイルの一端側に接続された複数の相レグに給電する電源ライン又は接地ラインのすくなくとも一方は、通電モード切替スイッチを通じて直流電源に接続される。この通電制御スイッチング素子をオフすると、通電制御スイッチング素子側の相レグは、中性点を構成する。

この通電制御スイッチング素子をオンすると、この通電制御スイッチング素子をオフした場合よりも大きな電源電圧が相コイルに印加される。結局、通電制御スイッチング素子の断続により、相コイルの巻き数を実質的に変更したのと同じ効果を発生することができる。

好適な態様１において、通電モード切替スイッチは、モータがエンジンを始動する際にオンされる。その後、モータが発電状態となったら、オフされる。このようにすれば、エンジン始動時のモータトルクの増大と、エンジン始動後の発電電圧の増大とを実現することができる。

好適な態様２において、同一の相コイルの両端に接続されてＨブリッジを構成する一対の相レグ（ハーフブリッジ）は、通電モード切替スイッチ（７）がオンされる時に、互いに電気角π位相が異なる相電圧を出力する。相レグは相コイルに大きな電圧を印加することができる。

好適な態様３において、モータは、磁石式同期モータにより構成される。通電モード切替スイッチは、低速回転時にオフされ、高速回転時にオンされる。これにより、弱め界磁制御を行うことなく磁石起電力が大きくなる高速回転時においてもモータを駆動することができる。

好適な態様４において、通電モード切替スイッチは、低速時であっても、モータの始動時又は車両の急加速時に所定時間だけオンされる。これにより、モータ体格を増大することなく、一時的に大トルクを出力することができる。

上記目的を達成する第４発明は、オフ状態からオン状態への導通状態変更期間であるオン遷移期間と、オン状態からオフ状態へ導通状態変更期間であるオフ遷移期間とを有して所定時間ごとに繰り返し断続される主トランジスタ（２０１）を有するパワースイッチング回路に適用される。本発明は特に、主トランジスタ（２０１）よりも相対的に高速のスイッチング速度と、主トランジスタ（２０１）よりも相対的に大きいオン抵抗をもつ副トランジスタ（２０２）をもつ。この副トランジスタ（２０２）は、主トランジスタ（２０１）と並列に接続される。

本発明は特に、副トランジスタ（２０２）の制御端子へのオフ電圧の印加は、主トランジスタ（２０１）へのオフ電圧の印加よりも所定時間遅れることを特徴としている。このようにすれば、たとえばＩＧＢＴのようにオフ遷移期間が長い主トランジスタのオフ遷移期間における損失を低減することができる。以下、更に詳しく説明する。

オン状態からオフ状態への電流立ち下がり期間（オフ遷移期間とも呼ぶ）が長い主トランジスタ（たとえばＩＧＢＴ）は、オフ遷移期間に大きな損失を発生する。この発明では、この主トランジスタのオフ遷移期間にオフ遷移期間が相対的に短い高速のトランジスタたとえばＭＯＳＦＥＴをオン状態とする。つまり、副トランジスタの制御電圧は、主トランジスタの制御電圧がオフ電位となった後、所定期間遅れてオフ電位とされる。これにより、主トランジスタのオフ遷移期間に高抵抗となった主トランジスタに流れる電流を副トランジスタに分流させることができるため、オフ遷移期間の損失を低減することができる。

好適な態様１において、前記副トランジスタ（２０２）は、主トランジスタ（２０１）のオフ遷移期間の間中、オンされる。これにより、主トランジスタのオフ遷移期間における損失を良好に低減することができる。
好適な態様２において、副トランジスタ（２０２）の制御電圧は、主トランジスタ（２０１）に印加される制御電圧がオフ電位からオン電位に変化したと同時にオフ電位からオン電位に変化する。これにより、主トランジスタのオン遷移期間における主トランジスタの損失も低減することができる。

好適には、副トランジスタの制御電圧は、主トランジスタ（２０１）の制御電圧がその導通のためにオン電位に変化したと同時にオン電位に変化し、その後、主トランジスタの制御電圧がオフ電位に変化した後、所定期間遅れてオフ電位に変化する。主トランジスタ及び副トランジスタのオフ完了時点が一致することが好ましい。この一致は、主トランジスタの主電極電位又は電流変化に基づいて副トランジスタの制御電圧をオンからオフに変化させることにより実現される。

好適な態様３において、インダクタンス負荷の還流電流を流すためのフライホイルダイオード（２０３）が主トランジスタ（２０１）と逆並列に接続される。副トランジスタ（２０２）は、ＭＯＳトランジスタにより構成されてフライホイルダイオード（２０３）の順方向導通期間にオン状態とされる。これにより、フライホイルダイオードの損失特にその順方向接合電圧降下による損失も低減することができる。

好適な態様４において、副トランジスタ（２０２）は、フライホイルダイオード（２０３）の順方向電圧降下が所定しきい値を超えるかどうかを判定する判定回路を有し、少なくとも順方向電圧降下が所定しきい値を超える間においてオン状態とされる。これにより、副トランジスタの損失増大を抑止しつつフライホイルダイオードの順方向電圧損失を確実に低減することができる。

好適な態様５において、副トランジスタ（２０２）は、フライホイルダイオード（２０３）の逆方向電圧降下が所定しきい値以下かどうかを判定する判定回路を有し、副トランジスタ（２０２）は、フライホイルダイオード（２０３）の順方向電圧降下が０まで低下した後の逆方向電圧降下が所定値以下の期間にオン状態とされる。このようにすれば、副トランジスタ（２０２）の逆回復電流損失を低減することができる。

上記目的を達成する第５発明は、メインハーフブリッジ回路と、キャパシタと、サブハーフブリッジとを有する。メインハーフブリッジ回路は、高電位側のパワースイッチング素子である上アームスイッチと、低電位側のパワースイッチング素子である下アームスイッチとの接続点を有する。サブハーフブリッジ回路は、キャパシタを通じてメインハーフブリッジ回路の接続点にパルス電圧を印加する。サブハーフブリッジ回路は、メインハーフブリッジ回路よりも高速動作する半導体パワースイッチング素子により構成される。

サブハーフブリッジ回路は、メインハーフブリッジ回路の上アームスイッチ及び下アームスイッチのオン遷移期間及びオフ遷移期間にキャパシタを通じてメインハーフブリッジ回路の上アームスイッチ及び下アームスイッチの電流を低減させる向きにキャパシタを充放電させる。
このようにすれば、メインハーフブリッジ回路の上アームスイッチ及び下アームスイッチのオフ遷移期間やオフ遷移期間の電流を低減することができる。その結果、メインハーフブリッジ回路の損失を低減することができる。このメインハーフブリッジ回路は、インバータの相レグを構成することができる。

実施例１のパワースイッチング回路を示す回路図である。 図１のインバータを示す回路図である。 図２の変形態様を示す回路図である。 実施例２の動作を示すタイミングチャートである。 実施例３のスイッチドキャパシタ回路の動作を示すタイミングチャートである。 実施例３のゲート電圧を形成するコンパレータ回路を示す回路図である。 実施例４のインバータ短絡発電動作を示すタイミングチャートである。 実施例４のインバータ短絡発電動作を示すフローチャートである。 実施例５のパワースイッチング回路を示す回路図である。 図９のパワースイッチング回路の動作を示すタイミングチャートである。 実施例６のパワースイッチング回路を示す回路図である。 実施例７のパワースイッチング回路を示す回路図である。

本発明のパワースイッチング回路の各実施形態が図面を参照して具体的に説明される。
（実施例１）
（全体回路）
実施例１のパワースイッチング回路が図１を参照して説明される。発電電動機（ＭＧ）２Ａは、図略のエンジンに連結されている。ＭＧ２Ａは、３つの相コイル（１０Ｕ、１０Ｖ及び１０Ｗ）からなる電機子コイルをもつ。
３相のインバータ７Ａは、３つの相コイル（１０Ｕ、１０Ｖ及び１０Ｗ）に３相交流電圧を印加する。インバータ７Ａは、ＭＧ２Ａが発電動作する時、３相全波整流器として動作する。インバータ７Ａは、電源ライン１０４及び接地ライン１０５を通じて昇圧チョッパ回路７３の一対の出力端に接続されている。なお、接地ライン１０５は実際に接地されなくてもよい。

電源ライン１０４及び接地ライン１０５は、電源ライン１０４の電圧を安定化させるためのスイッチドキャパシタ回路６Ａと電荷を授受する。昇圧チョッパ回路７３は、バッテリ８から得た直流電圧を昇圧する。昇圧電圧は、電源ライン１０４及び接地ライン１０５を通じてインバータ７Ａの一対の電源端子間に印加される。
コントローラ９は、インバータ７Ａ、スイッチドキャパシタ回路６Ａ及び昇圧チョッパ回路７３のパワースイッチング素子を制御するゲートドライバを有している。コントローラ９は、これらのパワースイッチング素子のスイッチングを制御することにより、インバータ７Ａ、スイッチドキャパシタ回路６Ａ及び昇圧チョッパ回路７３の動作を制御する。

（昇圧チョッパ回路７３）
昇圧チョッパ回路７３は、リアクトル７６、トランジスタ７７及び７８をもつ。リアクトル７６の一端はバッテリ８の正極端子に接続される。リアクトル７６の他端は、トランジスタ７７を通じて接地される。リアクトル７６の他端は、トランジスタ７８を通じて電源ライン１０４に接続される。トランジスタ７７は、リアクトル電流を調整するための電流制御スイッチである。トランジスタ７８は、トランジスタ７７と逆動作する出力トランジスタである。

ダイオードＤが出力トランジスタ７７と逆並列に接続されている。トランジスタ７８は、ＭＧ２Ａが発電動作する時及びダイオードＤがオンする時にオンされる。図１に示す昇圧チョッパ回路７３の回路構成及び基本動作は周知の昇圧チョッパ回路と同じであるので、その説明は省略される。昇圧チョッパ回路７３の好適な動作例が後述される。

（スイッチドキャパシタ回路６Ａ）
スイッチドキャパシタ回路６Ａの高電位端子は電源ライン１０４に接続され、スイッチドキャパシタ回路６Ａの低電位端子は接地ライン１０５に接続されている。スイッチドキャパシタ回路６Ａは、直列接続された３つのスイッチ（７０１、７０２及び７０３）と、２つのキャパシタ（７０４及び７０５）により構成されている。スイッチ７０１は高電位スイッチである。スイッチ７０２は中電位スイッチである。スイッチ７０３は低電位スイッチである。キャパシタ７０４は第１のキャパシタである。キャパシタ７０５は第２のキャパシタである。スイッチ（７０１、７０２及び７０３）は、ＮＭＯＳトランジスタにより構成されている。ＮＭＯＳトランジスタの代わりにＩＧＢＴなどの他のトランジスタによりスイッチ（７０１、７０２及び７０３）を構成することも可能である。

スイッチ７０１は、電源ライン１０４とキャパシタ７０４の高電位端子とを接続している。キャパシタ７０４の低電位端子は、接地ライン１０５に接続されている。スイッチ７０２は、接地ライン１０５とキャパシタ７０５の低電位端子とを接続している。キャパシタ７０５の高電位端子は、電源ライン１０４に接続されている。スイッチ７０３は、キャパシタ７０４の高電位端子とキャパシタ７０５の低電位端子とを接続している。

スイッチドキャパシタ回路６Ａの基本動作が以下に説明される。スイッチ（７０１及び７０２）をオンし、かつ、スイッチ７０３をオフすることにより、バッテリ８の電圧Ｖｂが、キャパシタ（７０４及び７０５）に印加される。キャパシタ（７０４及び７０５）は並列接続されるので、キャパシタ（７０４及び７０５）は、電源ライン１０４から電荷を吸収する。

スイッチ（７０１及び７０２）をオフし、かつ、スイッチ７０３をオンすることによりキャパシタ（７０４及び７０５）が直列接続される。このため、キャパシタ（７０４及び７０５）の合計電圧が電源ライン１０４に印加される。その結果、キャパシタ（７０４及び７０５）に蓄積された電荷が電源ライン１０４に放出される。

つまり、スイッチドキャパシタ回路６Ａのスイッチ（７０１、７０２及び７０３）を適切に制御することにより、電源ライン１０４の電圧リップルを低減することができる。このスイッチドキャパシタ回路６Ａの利点は、バッテリ８又は昇圧チョッパ回路７３とインバータ７Ａとの間の直流電流を遮断する大電流スイッチを必要としない点である。スイッチドキャパシタ回路６Ａは、電源ライン１０４の電位変動の原因となる交流電流成分だけを流す。また、キャパシタ（７０４及び７０５）の電位変化が大きいので、キャパシタ（７０４及び７０５）の静電容量を非常に小さくすることができる。

重要なことは、このスイッチドキャパシタ回路６Ａが、インバータ７Ａを通じて大きなインダクタンスをもつモータに電流を送ることである。モータのインダクタンスは、スイッチ（７０１、７０２及び７０３）の断続により、キャパシタ（７０４及び７０５）に大きな突入電流が流れるのを防止する。
スイッチドキャパシタ回路６Ａの好適な動作例が後述される。

（インバータ７Ａ）
インバータ７Ａの好適な構成が図２を参照して説明される。インバータ７Ａは、ハーフブリッジにより構成される相レグ（１〜６）と、スイッチ（通電モード切替スイッチ）７とにより構成されている。相レグ（１〜６）は、永久磁石型同期機（ＰＭ）の電機子コイルを構成する３つの相コイル１０Ｕ、１０Ｖ及び１０Ｗの相電流を制御する。

相レグ１は、直列接続された上アームスイッチ１１と下アームスイッチ１２とをもつ。相レグ２は、直列接続された上アームスイッチ２１と下アームスイッチ２２とをもつ。相レグ３は、直列接続された上アームスイッチ３１と下アームスイッチ３２とをもつ。相レグ４は、直列接続された上アームスイッチ４１と下アームスイッチ４２とをもつ。相レグ５は、直列接続された上アームスイッチ５１と下アームスイッチ５２とをもつ。相レグ６は、直列接続された上アームスイッチ６１と下アームスイッチ６２とをもつ。各上アームスイッチ及び各下アームスイッチは、たとえばＩＧＢＴやＭＯＳＦＥＴなどの半導体パワースイッチング素子と、逆並列接続されたフライホイルダイオードとをもつ。

相レグ（１〜３）は、第１三相インバータと呼ばれる。相レグ（４〜６）は第２三相インバータと呼ばれる。第１三相インバータの高電位の電源端子は、正母線１００及び電源ライン１０４を通じてバッテリ８の正極端子に接続される。第１三相インバータの低電位の電源端子は、負母線１０１及び電源ライン１０５を通じてバッテリ８の負極端子に接続される。第２三相インバータの高電位の電源端子は、正母線１０２及び電源ライン１０４を通じてバッテリ８の正極端子に接続される。第２三相インバータの低電位の電源端子は、負母線１０３及び電源ライン１０５を通じてバッテリ８の負極端子に接続される。

Ｕ相の相コイル１０Ｕの両端は相レグ（１、４）の交流出力端に個別に接続される。Ｖ相の相コイル１０Ｖの両端は相レグ（２、５）の交流出力端に個別に接続される。Ｗ相の相コイル１０Ｗの両端は相レグ（３、６）の交流出力端に個別に接続される。
相レグ（１、４）は、Ｕ相の相コイル１０ＵにＵ相交流電圧を印加するＨブリッジ回路を構成する。相レグ（２、５）は、Ｖ相の相コイル１０ＶにＶ相交流電圧を印加するＨブリッジ回路を構成する。相レグ（３、６）は、Ｗ相の相コイル１０ＷにＷ相交流電圧を印加するＨブリッジ回路を構成する。

好適には、スイッチ７はリレーなどの双方向遮断可能なスイッチとされる。第１三相インバータ及び第２三相インバータの構成及び動作は、通常の三相インバータと同じである。たとえば、同一のハーフブリッジの上アームスイッチと下アームスイッチとは同時にオンされない。インバータ７Ａの動作が以下に説明される。

（３相Ｈブリッジモード）
６つの相レグ（１〜６）を３つのＨブリッジ（フルブリッジ）として動作させる３相Ｈブリッジモードが、以下に説明される。スイッチ７はオンされている。たとえば所定のキャリヤ周波数でＰＷＭ制御される相レグ（１〜６）は、互いに１２０度位相が異なる３相交流電圧を相コイル（１０Ｕ、１０Ｖ及び１０Ｗ）に印加する。相レグ１はＵ＋相電圧を出力する。相レグ４はＵ−相電圧を出力する。相レグ２はＶ＋相電圧を出力する。相レグ５はＶ−相電圧を出力する。相レグ３はＷ＋相電圧を出力する。相レグ６はＷ−相電圧を出力する。
Ｕ＋相電圧及びＵ−相電圧は１８０度の位相角差をもつ。Ｖ＋相電圧及びＶ−相電圧は１８０度の位相角差をもつ。Ｗ＋相電圧及びＷ−相電圧は１８０度の位相角差をもつ。Ｕ＋相電圧とＶ＋相電圧とＷ＋相電圧とは１２０度の位相角差をもつ。
したがって、最大振幅がバッテリ電圧にほぼ等しいＵ相電圧が、Ｕ相の相コイル１０Ｕに印加される。最大振幅がバッテリ電圧にほぼ等しいＶ相電圧がＶ相の相コイル１０Ｖに印加される。最大振幅がバッテリ電圧にほぼ等しいＷ相電圧がＷ相の相コイル１０Ｗの両端に印加される。これら３相電圧の周波数及び位相は、モータのロータ回転角に同期して制御される。３相電圧の振幅は、トルク指令に応じて周知のベクトル制御により調整される。その結果、相レグ（１〜６）はＰＭを回転させる。

この３相Ｈブリッジモードの好適例がＵ相の相レグ１、４を参照して更に具体的に説明する。
相レグ１から相レグ４に流れる電流をＰＷＭ制御により相コイル１０Ｕに通電する正の半波期間において、上アームスイッチ１１と下アームスイッチ４２の一方又は両方がスイッチングされる。好適には、上アームスイッチ１１がＰＷＭスイッチングされる期間と、下アームスイッチ４２がＰＷＭスイッチングされる期間とが交互に設定される。これにより、ＰＷＭスイッチングによる発熱は、上アームスイッチ１１と下アームスイッチ４２とに分散される。
相レグ４から相レグ１に流れる電流をＰＷＭ制御により相コイル１０Ｕに通電する負の半波期間において、上アームスイッチ４１と下アームスイッチ１２の一方又は両方がスイッチングされる。好適には、上アームスイッチ４１がＰＷＭスイッチングされる期間と、下アームスイッチ１２がＰＷＭスイッチングされる期間とが交互に設定される。これにより、ＰＷＭスイッチングによる発熱は、上アームスイッチ４１と下アームスイッチ１２とに分散される。他の相の動作も上記したＵ相電流制御と基本的に同じである。
その他、略矩形波又は略台形波又は略方形波の電流をＵ相コイル１０Ｕに通電することもできる。たとえば、相レグ１から相レグ４に流れる電流をＰＷＭ制御により相コイル１０Ｕに通電する正の半波期間において、上アームスイッチ１１と下アームスイッチ４２の両方がオンされる。相レグ４から相レグ１に流れる電流をＰＷＭ制御により相コイル１０Ｕに通電する負の半波期間において、上アームスイッチ４１と下アームスイッチ１２の両方がオンされる。

（３相星形接続モード）
６つの相レグ（１〜６）により相コイル（１０Ｕ、１０Ｖ及び１０Ｗ）を３相星形接続する３相星形接続モードが以下に説明される。
このモードでは、スイッチ７はオフされる。第２三相インバータの上アームスイッチ（４１、５１及び６１）は常時オフされる。下アームスイッチ（４２、５２及び６２）は常時オンされる。これにより、負母線１０３は、下アームスイッチ（４２、５２及び６２）を通じて３つの相コイル（１０Ｕ、１０Ｖ及び１０Ｗ）の一端に接続される中性点を構成する。その結果、相コイル（１０Ｕ、１０Ｖ及び１０Ｗ）は、３相星形接続される。
これにより、各相コイル（１０Ｕ、１０Ｖ及び１０Ｗ）に印加される相電圧の振幅が既述した３相Ｈブリッジモードより小さくなる。すなわち、バッテリ電圧は、直列接続された２つの相コイルに印加されるため、一つの相コイルに印加されるバッテリ電圧は大幅に減少する。

（モード切替制御１）
次に、モード切替制御１が以下に説明される。モータ回転数が所定のしきい値回転数Ｎｔｈ未満の低速動作範囲では、スイッチ７がオフされる。その結果、上記した３相星形接続モードが選択される。低速であるため、相コイル（１０Ｕ、１０Ｖ及び１０Ｗ）の誘導起電力すなわち発電電圧はバッテリ電圧より十分に小さく、第１三相インバータはこの誘導起電力に抗して相コイル１０Ｕ、１０Ｖ、１０Ｗに十分に電流を流すことができる。

モータ回転数が所定のしきい値回転数Ｎｔ以上の高速動作範囲では、スイッチ７０がオンされる。その結果、上記した３相Ｈブリッジモードが選択される。高速であるため、相コイル（１０Ｕ、１０Ｖ及び１０Ｗ）の誘導起電力（発電電圧とも言う）が大きいが、バッテリ電圧はそれぞれのＨブリッジを通じて相コイル（１０Ｕ、１０Ｖ及び１０Ｗ）にフルに印加される。したがって、第１三相インバータ及び第２三相インバータは、相コイル（１０Ｕ、１０Ｖ及び１０Ｗ）の誘導起電力に抗して相コイル（１０Ｕ、１０Ｖ及び１０Ｗ）に十分に電流を流すことができる。

（モード切替制御２）
次に、モード切替制御２が説明される。モータ回転数が所定のしきい値回転数Ｎｔｈ未満の低速動作範囲であっても、モータが短期的に大きなトルクを必要とする場合、３相Ｈブリッジモードが選択される。たとえば、モータがエンジンを始動する場合や、車両加速トルクを発生する場合などにおいて、この３相Ｈブリッジモードが選択される。その結果、モータ電流が増大する。モータ回転数が小さいので、大きな電流が各相コイル（１０Ｕ、１０Ｖ及び１０Ｗ）に流れる。モータトルクは電流に比例するため、大きなモータトルクを発生することができる。ただし、低速回転時の３相Ｈブリッジモードは、相コイル（１０Ｕ、１０Ｖ及び１０Ｗ）及びインバータ７Ａの発熱を増大させるので、短時間だけ実施されるべきである。

（変形態様）
スイッチ７をオンする期間又はオフする期間に、インバータ７Ａのスイッチング制御により、スイッチ７を流れる電流を一時的に低減することが好適である。上記実施形態では、正弦波電圧を発生させるインバータ制御について説明したが、３相モータを駆動するための従来の３相インバータと同様に、１相電圧を順番に固定する２相変調動作や、３相の矩形波電圧を発生させる動作を行ってもよい。
３相Ｈブリッジモードにおいて、一つのＨブリッジの同時にオンする２つのパワースイッチング素子は、同じタイミングでオンすることが好適である。スイッチ７は、モータの動作条件によっては一方向スイッチにより構成されることができる。

（変形態様）
変形態様が図３を参照して説明される。図３において、正母線１０２はスイッチ７１を通じて正母線１００に接続される。スイッチ７１及び７のオンにより３相Ｈブリッジモードが実行される。スイッチ７１及び７のオフにより３相星形接続モードが実施される。その他、スイッチ７を省略し、スイッチ７１の断続により３相星形接続モードと３相Ｈブリッジモードとを切り替えることもできる。インバータ７Ａの好適な動作例が後述される。

（実施例２）
昇圧チョッパ回路７３の好適な動作例が図４に示すタイミングチャートを参照して説明される。図４の横軸は時間である。Ｓ０は、インバータ７Ａの上アーム素子のゲート電極に印加するゲート電圧である。Ｓ１は、インバータ７Ａの上アーム素子に印加するゲート電圧である。Ｓ１は、スイッチドキャパシタ回路６Ａのスイッチ（７０１及び７０３）に印加するゲート電圧である。Ｓ２は、スイッチドキャパシタ回路６Ａのスイッチ（７０２）に印加するゲート電圧である。Ｓ３は、昇圧チョッパ回路７３のトランジスタ７７に印加するゲート電圧である。ＭＧ２Ａの電動動作期間において、昇圧チョッパ回路７３のトランジスタ７８は、トランジスタ７７と逆動作するので、そのゲート電圧Ｓ４はゲート電圧Ｓ３と反対の波形となる。なお、ＭＧ２Ａの発電動作期間において、トランジスタ７８は常時オンされ、トランジスタ７７はオフされる。Ｔは、ＰＷＭ制御されるインバータ７ＡのＰＷＭキャリヤ周波数の１周期である。

時点ｔ７から時点ｔ４までの期間Ｔ１は、インバータ７Ａの上アーム側のトランジスタ（１１、２１、３１、４１、５１及び６１）がオンされる期間である。インバータ７Ａのトランジスタは、この期間に電源ライン１０４からＭＧ２Ａへ電流を通電する。
時点ｔ４から時点ｔ７までの期間Ｔ２は、インバータ７Ａの上アーム側のトランジスタ（１１、２１、３１、４１、５１及び６１）がオフされる期間である。インバータ７Ａのフライホイルダイオードは、この期間に、ＭＧ２Ａの励磁電流を電源ライン１０４に流す。

ゲート電圧Ｓ１は、期間Ｔ１が終わる直前にオンされる。インバータ７Ａのトランジスタがオフされる時点ｔ４において電源ライン１０４の電圧が低下するので、インバータ７Ａのトランジスタのオフ時損失が減少する。
インバータ７Ａのトランジスタがオフされた期間Ｔ２において、インバータ７Ａのフライホイルダイオードは、ＭＧ２Ａのインダクタンスに蓄積された磁気エネルギーによる励磁電流を電源ライン１０４に流す。この励磁電流は、キャパシタ（７０４及び７０５）に吸収される。このため、電源ライン１０４の電圧上昇が抑制される。スイッチ（７０１及び７０３）は急速にオンされるが、ＭＧ２Ａのインダクタンスによりキャパシタ（７０４及び７０５）に大きな突入電流が流れることは防止される。

ゲート電圧Ｓ１は期間Ｔ１が始まった後でオフされ、ゲート電圧Ｓ２がオンされる。インバータ７Ａのトランジスタがオンされた時点ｔ７の後で電源ライン１０４の電圧が上昇するので、インバータ７Ａのトランジスタのオン時損失が減少する。
インバータ７Ａのトランジスタがオンされた期間Ｔ１において、直列接続されたキャパシタ（７０４及び７０５）は、電源ライン１０４の電圧を上昇させる。これにより、期間Ｔ１におけるインバータ７Ａのパワースイッチング素子のオンによる電源ライン１０４の電圧低下が抑制される。スイッチ（７０２）は急速にオンされるが、ＭＧ２Ａのインダクタンスによりキャパシタ（７０４及び７０５）に大きな突入電流が流れることは防止される。スイッチ（７０１及び７０３）のオンオフ動作とスイッチ（７０２）のオンオフ動作との間には短いデッドタイムが設けられている。

この実施形態では、ゲート電圧Ｓ３は、ゲート電圧Ｓ２がオフする直前にオンされる。これにより、インバータ７Ａのパワースイッチング素子がオフする時点ｔ４において、昇圧チョッパ回路７３は電源ライン１０４へ電流を流さない。このため、インバータ７Ａのパワースイッチング素子がオフする時点ｔ４の電源ライン１０４の電圧は低下するため、インバータ７Ａのパワースイッチング素子のオフ時損失が低減される。

（変形態様）
この変形態様では、トランジスタ７７のゲート電極に印加されるゲート電圧Ｓ３’は、インバータ７Ａのパワースイッチング素子がオンした時点ｔ７の後でオフされる。すなわち、トランジスタ７７のオフによる昇圧チョッパ回路７３から電源ライン１０４への電流供給は、インバータ７Ａのパワースイッチング素子のオン動作が完了した後でなされる。これにより、インバータ７Ａのパワースイッチング素子のオン時損失が低減される。

（変形態様）
スイッチ（７０１、７０２及び７０３）が電源ライン１０４から電流を吸収する期間（ｔ３−ｔ８）は、昇圧チョッパ回路７３が電源ライン１０４へ電流を供給する期間（ｔ６−ｔ１）に略等しく設定することができる。たとえば、スイッチ（７０１及び７０３）はトランジスタ７７をオフすると同時にオンされる。これにより、トランジスタ７７のオフによる電源ライン１０４の電圧上昇を低減することができる。

（変形態様）
スイッチ（７０１、７０２及び７０３）が電源ライン１０４へ電流を放出する期間（ｔ９−ｔ２）は、昇圧チョッパ回路７３が電源ライン１０４へ電流を供給しない期間（ｔ１−ｔ６）に略等しく設定することができる。たとえば、スイッチ（７０２）はトランジスタ７７をオンすると同時にオンされる。これにより、トランジスタ７７のオンによる電源ライン１０４の電圧低下を低減することができる。

（実施例３）
スイッチドキャパシタ回路６Ａの動作例が図５及び図６を参照して説明される。図５は、電源ライン１０４の電圧Ｖの変化を示すタイミングチャートである。ｓ１は、スイッチ（７０１及び７０３）のゲート電圧である。ｓ２は、スイッチ（７０２）のゲート電圧である。電源ライン１０４の電圧Ｖが高電圧しきい値ＶｔｈＨより高い時、スイッチ（７０１及び７０３）がオンされる。電源ライン１０４の電圧Ｖが低電圧しきい値ＶｔｈＬより低い時、スイッチ（７０２）がオンされる。これにより、電源ライン１０４の電圧Ｖは、ＶｔｈＨとＶｔｈＬとの間に維持される。

図６は、電源ライン１０４の電圧Ｖによりスイッチ（７０１及び７０３）のゲート電圧Ｓ１、Ｓ２を決定するためのウインドウコンパレータ回路を示す。ウインドウコンパレータ回路の代わりに、ヒステリシスコンパレータ回路を採用することもできる。電源ライン１０４の電圧Ｖがローパスフィルタ４３Ａに入力される。ローパスフィルタ４３Ａを平均値回路に変更することは可能である。ローパスフィルタ４３Ａは、電源ライン１０４の電圧Ｖの直流電圧成分Vbdcを検出する。この直流電圧成分Vbdcは、レベルシフト回路４４Ａ及び４５Ａに入力される。レベルシフト回路４４Ａは、直流電圧成分VbdcよりΔVだけ高い電圧（Vbdc＋ΔV）をハイレベルしきい値VthHとしてコンパレータ４１Ａに出力する。レベルシフト回路４５Ａは、直流電圧成分VbdcよりΔVだけ低い電圧（Vbdc−ΔV）をローレベルしきい値VthLとしてコンパレータ４２Ａに出力する。たとえば、電圧Ｖは約２５０Vであり、差電圧ΔVは１Vである。キャパシタ（７０４及び７０５）の静電容量は１０μFである。

コンパレータ４１Ａは電圧Ｖとハイレベルしきい値VthHとを比較する。コンパレータ４２Ａは電圧Ｖとローレベルしきい値VthLとを比較する。コンパレータ４１Ａは、電圧Ｖがハイレベルしきい値VthHより大きい時にハイレベルの出力電圧s１を出力する。コンパレータ４１Ａの出力電圧s１はスイッチ（７０１及び７０３）に印加される。

コンパレータ４２Ａは、電圧Ｖがローレベルしきい値VthLより小さい時にハイレベルの出力電圧s２を出力する。コンパレータ４２Ａの出力電圧s２はスイッチ（７０２）に印加される。その結果、電圧Ｖがローレベルのしきい値VthLより小さい場合に、キャパシタ（７０４及び７０５）は電源ライン１０４へ約半分の電荷を放出する。このスイッチドキャパシタ型のアクティブ平滑回路は、図１以外の種々の直流電圧ラインの電圧リップルを低減することができる。

（実施例４）
インバータ７Ａによる発電アシスト動作が図１を参照して説明される。この実施例では、ＭＧ２Ａが連結された図略のエンジンが低回転数の場合に、公知のインバータ短絡による発電を行う点にその特徴がある。
ここで、インバータ短絡による発電について簡単に説明する。多相の交流モータの各相コイルに接続されるインバータの各相レグの上アーム側のパワースイッチング素子（上アーム素子）及び下アーム側のパワースイッチング素子（下アーム素子）のどちらか一方をすべて短絡し、他方をすべてオフする時、交流発電機の各相コイルがインバータにより短絡されるので、各相コイルの発電電圧により各相コイルに流れる短絡電流が増大する。その後、オンされていたインバータの各パワースイッチング素子をオフすると、各相コイルの電圧は増大し、各相コイルは、インバータのフライホイルダイオードを通じて電源ラインに発電電流を出力する。これが公知のインバータ短絡による発電技術である。ただし、この発電波形はパルス状となり、発電する交流モータがエンジンに与える負荷トルク変動は大きい。

この実施例は、エンジンの各シリンダの爆発膨張行程の初期に、このインバータの短絡期間を設定する点にその特徴がある。この実施例のインバータ短絡方法が図７を参照して説明される。図７において、時点ｔ１、ｔ２及びｔ３はエンジンの３つのシリンダの爆発開始時点を示す。エンジンのトルクは、爆発開始時点ｔ１、ｔ２及びｔ３の直後に大幅に増加する。
インバータ７Ａは、爆発開始時点ｔ１、ｔ２及びｔ３又はその近傍において短絡を開始する。これにより、爆発直後においてＭＧ２Ａの負荷トルクは増大する。すなわち、この実施例では、エンジンの爆発開始時点の直後に、インバータの短絡期間（ｔ１−ｔ１’、ｔ２−ｔ２’及びｔ３−ｔ３’）が設けられる。時点（ｔ１’、ｔ２’及びｔ３’）において、インバータ７Ａの短絡は解除される。この実施例では、エンジンのトルク急増期間にインバータ短絡によるエンジン負荷トルクの増大を行う。これにより、エンジントルクの変動を低減することができる。

このインバータ短絡発電の制御ルーチンが図８を参照して説明される。このルーチンは、エンジン回転数Ｎｅが所定の最低値（たとえば５００ｒｐｍ）を超えた時に開始される。まず、エンジン回転数Ｎｅが所定しきい値Ｎｔｈ（たとえば７５０ｒｐｍ）より小さいかどうかが判定される（Ｓ１０）。エンジン回転数Ｎｅが所定しきい値Ｎｔｈ（たとえば７５０ｒｐｍ）以上であれば、通常の発電が行われる。エンジン回転数Ｎｅが所定しきい値Ｎｔｈ（たとえば７５０ｒｐｍ）より小さければ、インバータ短絡期間Ｔｓとインバータ短絡解除期間Ｔｏとが交互に設定される。図２に示すスイッチ７はオフされる。第２インバータの上アーム素子（４１、５１及び６１）はオフされ、第２インバータの下アーム素子（４２、５２及び６２）はオンされる。更に、第１インバータの下アームのスイッチ（１２、２２及び３２）がオンされる。第１インバータの上アームのスイッチ（１１、２１及び３１）がオフされる。
これにより、既述したインバータ短絡発電が実施される。これにより、従来より低いエンジン回転数でも、ＭＧ２Ａの界磁束を増加することなくエンジントルク変動を抑止しつつ発電をおこなうことができる。

（実施例５）
実施例５のパワースイッチング回路を図９を参照して説明する。図９は、たとえば図２のＵ＋ハーフブリッジ（Ｕ＋相レグ）１を示す回路図である。
（回路構成）
相レグ１の上アーム素子１１は、並列接続されたＩＧＢＴ２０１及びＭＯＳＦＥＴ２０２により構成されている。ショットキダイオードからなるフライホイルダイオード２０３がＩＧＢＴ２０１及びＭＯＳＦＥＴ２０２と逆並列接続されている。相レグ１の下アーム素子１２は、並列接続されたＩＧＢＴ２０４及びＭＯＳＦＥＴ２０５により構成されている。ショットキダイオードからなるフライホイルダイオード２０６がＩＧＢＴ２０４及びＭＯＳＦＥＴ２０５と逆並列接続されている。

Ｓ１ＨはＩＧＢＴ２０１のゲート電極に印加されるゲート電圧である。Ｓ２ＨはＭＯＳＦＥＴ２０２のゲート電極に印加されるゲート電圧である。Ｓ１ＬはＩＧＢＴ２０４のゲート電極に印加されるゲート電圧である。Ｓ２ＬはＭＯＳＦＥＴ２０５のゲート電極に印加されるゲート電圧である。つまり、この実施例では、ハーフブリッジの上アームスイッチ又は下アームスイッチのパワースイッチング素子を、ＩＧＢＴ（主トランジスタ）とＭＯＳＦＥＴ（副トランジスタ）とを並列接続して構成されている。ＩＧＢＴは、ＭＯＳＦＥＴよりも小さいオン抵抗をもつ。ＭＯＳＦＥＴはＩＧＢＴよりも高速でオン又はオフすることができる。

（動作説明）
このパワースイッチング回路の動作の一例を図１０を参照して説明する。図１０は、ＩＧＢＴ２０１及びＭＯＳＦＥＴ２０２の模式的なゲート電圧波形及び電流波形を示すタイミングチャートである。ＩＧＢＴ２０１に印加されるゲート電圧Ｓ１Ｈは時点ｔ１〜ｔ３の期間にハイレベルとなる。これにより、ＩＧＢＴ２０１には電流ｉ１が流れる。ＭＯＳＦＥＴ２０２に印加されるゲート電圧Ｓ２Ｈは、ゲート電圧Ｓ１Ｈの立ち上がりエッジ及びたち下がりエッジから所定時間ΔＴだけオンされる。これにより、ＭＯＳＦＥＴ２０２には電流ｉ２が流れる。

更に説明すると、ゲート電圧Ｓ１Ｈがハイレベルとなると、ＩＧＢＴ２０１の電流ｉ１は時点ｔ２まで増大する。時点ｔ１〜ｔ２間の立ち上がり過渡期間（オン遷移期間）Ｔ１におけるＩＧＢＴ２０１の抵抗損失は大きい。これは、ＩＧＢＴ２０１の立ち上がり過渡期間Ｔ１が長いためである。
そこで、この実施形態では、ＩＧＢＴ２０１の立ち上がり過渡期間Ｔ１にＭＯＳＦＥＴ２０２をオンする。ＭＯＳＦＥＴ２０２は、ＩＧＢＴ２０１に比べて格段に早いオン遷移期間をもつ。このため、立ち上がり過渡期間Ｔ１の少なくとも前半において電流はＭＯＳＦＥＴ２０２を主として流れる。その結果、ＩＧＢＴ２０１とＭＯＳＦＥＴ２０２との合成抵抗及び合成抵抗損失が立ち上がり過渡期間Ｔ１の少なくとも初期、好適にはその前半、更に好適には立ち上がり過渡期間Ｔ１の全部において減少する。

立ち上がり過渡期間Ｔ１の後期にＩＧＢＴ２０１のオン抵抗がＭＯＳＦＥＴ２０２のオン抵抗よりも小さくなると、電流は主としてＩＧＢＴ２０１を流れ、ＭＯＳＦＥＴ２０２により抵抗低減効果は減少するが、ＩＧＢＴ２０１の抵抗損失自体が小さくなるため、問題はない。
ＩＧＢＴ２０１のオン抵抗が十分に低下した後、ゲート電圧Ｓ２Ｈがローレベルとなり、ＭＯＳＦＥＴ２０２をオフする。この時、ＭＯＳＦＥＴ２０２の電流ｉ２は小さいため、そのスイッチング損失は小さい。
時点ｔ３において、ゲート電圧Ｓ１Ｈはローレベルとなり、ＩＧＢＴ２０１の電流ｉ２は時点ｔ３〜ｔ４の立ち下がり過渡期間（オフ遷移期間）Ｔ３において次第に減少する。この立ち下がり過渡期間Ｔ３特にその後期においてＩＧＢＴ２０１のオン抵抗は増大し、大きな抵抗損失が発生する。

そこで、この実施例では、ＩＧＢＴ２０１の立ち下がり過渡期間Ｔ３にＭＯＳＦＥＴ２０２をオンする。ＭＯＳＦＥＴ２０２は、ＩＧＢＴ２０１に比べて格段に早いオン期間をもつ。このため、立ち下がり過渡期間Ｔ３のうち少なくともＩＧＢＴ２０１のオン抵抗が大きいその後半期間に電流は主としてＭＯＳＦＥＴ２０２を流れる。その結果、ＩＧＢＴ２０１とＭＯＳＦＥＴ２０２との合成抵抗及び合成抵抗損失が立ち下がり過渡期間Ｔ３の少なくとも終期、好適にはその後半、更に好適には立ち下がり過渡期間Ｔ３の全部において減少する。
なお、この実施例では、ＩＧＢＴ２０１のオン遷移期間におけるＭＯＳＦＥＴ２０２のゲート電圧Ｓ２Ｈのハイレベル期間ΔＴと、ＩＧＢＴ２０１のオフ遷移期間におけるＭＯＳＦＥＴ２０２のゲート電圧Ｓ２Ｈのハイレベル期間ΔＴとは等しいとしたが、後者を前者より長くしてもよい。また、ＭＯＳＦＥＴ２０２のハイレベル期間ΔＴをＩＧＢＴ２０１の電流に正相関をもつように変更してもよい。

（効果）
この実施形態では、ＩＧＢＴ２０１のように遅い立ち上がり過渡期間Ｔ１及び立ち下がり過渡期間Ｔ３に、ＩＧＢＴ２０１と並列接続されたＭＯＳＦＥＴ２０２が導通する。したがって、パワースイッチング回路のスイッチング損失を低減することができる。ＭＯＳＦＥＴ２０２は、ＩＧＢＴ２０１の立ち上がり過渡期間Ｔ１の初期及び立ち下がり過渡期間Ｔ３の終期に少なくともオンされる。ここで、初期又は終期とは、ＭＯＳＦＥＴ２０２のオン抵抗がＩＧＢＴ２０１のオン抵抗より小さい期間を言うものとする。

その他、ＭＯＳＦＥＴ２０２を、ＩＧＢＴ２０１の立ち上がり過渡期間Ｔ１の前半期間及び立ち下がり過渡期間Ｔ３の後半にオンしてもよい。その他、ＭＯＳＦＥＴ２０２を、ＩＧＢＴ２０１の立ち上がり過渡期間Ｔ１の全期間及び立ち下がり過渡期間Ｔ３の全期間にオンしてもよい。
その他、ＭＯＳＦＥＴ２０２のゲート電圧Ｓ２Ｈを時点ｔ１〜時点ｔ４’まで継続してハイレベルとしてもよい。Ｓ２ＨＨは、この時のMOST２０２０のゲート電圧波形を示す。この場合、期間Ｔ２におけるＩＧＢＴ２０１のオン抵抗が非常に小さいため、ＭＯＳＦＥＴ２０２の損失、発熱は小さい。また、立ち上がり過渡期間Ｔ１の後半期間、立ち下がり過渡期間Ｔ３の前半期間にも、ＩＧＢＴ２０１のオン抵抗がＭＯＳＦＥＴ２０２のそれよりも小さいため、ＭＯＳＦＥＴ２０２の発熱及び温度上昇を抑制することができる。ただし、小電流容量のＭＯＳＦＥＴ２０２を用いる場合には、少しでもその発熱とそれによる温度上昇を低減するために、少なくともオン期間Ｔ２にオフされるべきである。

上記と同じく、ＭＯＳＦＥＴ２０５はＩＧＢＴ２０４と並列接続され、ＭＯＳＦＥＴ２０２と同様にＩＧＢＴ２０４の立ち上がり過渡期間の少なくとも初期及び立ち下がり過渡期間の少なくとも終期にオンされる。
この並列スイッチ構造は、インバータ以外のパワースイッチング回路たとえばＤＣＤＣコンバータ回路などに適用できる。また、ＩＧＢＴの代わりに、ＭＯＳＦＥＴと比較して相対的にスイッチング遷移が遅くオン抵抗が小さいパワースイッチングトランジスタとＭＯＳＦＥＴとを並列接続して、実質的に一個のパワースイッチング素子としてもよい。

また、ＭＯＳＦＥＴ２０２をＩＧＢＴ２０１のゲート電圧がローレベルとなった時点（ｔ３）から所定時間後（ｔ４’）にオフしたが、その代わりに、ＩＧＢＴ２０１のゲート電圧がローレベルとなった後、出力電圧Ｕｏｕｔｐｕｔが所定しきい値以下となったことをコンパレータにより検出したらＭＯＳＦＥＴ２０２のゲート電圧をローレベルとしてもよい。
同じく、ＭＯＳＦＥＴ２０２をＩＧＢＴ２０１のゲート電圧がハイレベルとなった時点（ｔ１）から所定時間後（ｔ２’）にオフしたが、その代わりに、ＩＧＢＴ２０１のゲート電圧がハイレベルとなった後、出力電圧Ｕｏｕｔｐｕｔが所定しきい値以上となったことをコンパレータにより検出したらＭＯＳＦＥＴ２０２のゲート電圧をローレベルとしてもよい。

（実施例６）
実施例６のパワースイッチング回路を図１１を参照して説明する。図１１は、図２のＵ＋ハーフブリッジ（Ｕ＋相レグ）１の上アームスイッチ１１を示す回路図である。３０１は、コンパレータであり、ＩＧＢＴ２０１とＭＯＳＦＥＴ２０２とフライホイルダイオード２０３とを並列接続してなる上アームスイッチ１１の両端電圧が入力される。３０２は、マイコン内蔵のコントローラである。コントローラ３０２は、ＩＧＢＴ２０１にゲート電圧Ｓ１Ｈを、ＭＯＳＦＥＴ２０２にゲート電圧Ｓ２Ｈを出力する。ゲート電圧Ｓ２Ｈは、既述したように、少なくともＩＧＢＴ２０１の立ち上がり過渡期間Ｔ１の少なくとも初期及び立ち下がり過渡期間Ｔ３の少なくとも終期にハイレベルとなる。

この実施形態では、コンパレータ３０１が、ハーフブリッジ１が出力するＵ相出力電圧Ｕｏｕｔｐｕｔがバッテリ電圧ＶＢよりも大きいかどうかを判定し、Ｕ相出力電圧Ｕｏｕｔｐｕｔがバッテリ電圧ＶＢよりも大きい場合にハイレベル電圧をコントローラ３０２に出力する。コントローラ３０２は、ハーフブリッジ１が出力するＵ相出力電圧Ｕｏｕｔｐｕｔがバッテリ電圧ＶＢよりも大きい場合に、ゲート電圧Ｓ２Ｈをハイレベルとする。これにより、ハーフブリッジ１が出力するＵ相出力電圧Ｕｏｕｔｐｕｔがバッテリ電圧ＶＢよりも大きい期間にＭＯＳＦＥＴ２０２がオンされる。この期間は、フライホイルダイオード２０３に環流電流が流れる期間であるため、環流電流によるフライホイルダイオード２０３の抵抗損失を低減することができる。特に、フライホイルダイオード２０３のオン期間の終期には、フライホイルダイオード２０３の電流減少が遅れるが、この期間にＭＯＳＦＥＴ２０２がフライホイルダイオード２０３の両端電圧を低減するため、フライホイルダイオード２０３のオフを早めることができる。なお、フライホイルダイオード２０３を省略して、ＭＯＳＦＥＴ２０２をフライホイルダイオードとして作動させてもよい。

（実施例７）
実施例７のパワースイッチング回路を図１２を参照して説明する。
（回路構成）
このパワースイッチング回路は、メインハーフブリッジ回路４００と、サブハーフブリッジ回路５００と、キャパシタＣと、インピーダンス素子Ｚとを有している。メインハーフブリッジ回路４００は、たとえば図２の相レグ１を構成する。
７０１は＋側の直流母線である。７０２は−側の直流母線である。７０３は交流出力線である。メインハーフブリッジ回路４００は、上アームスイッチであるＩＧＢＴ４０１と、下アームスイッチであるＩＧＢＴ４０２とを直列接続して構成されている。ＩＧＢＴ４０１、４０２と逆並列にフライホイルダイオードを接続しても良い。サブハーフブリッジ回路５００は上アームスイッチ５０１と下アームスイッチ５０２とを直列接続して構成されている。上アームスイッチ５０１及び下アームスイッチ５０２は上アームスイッチ４０１及び下アームスイッチ４０２よりもオン遷移期間及びオフ遷移期間が短いトランジスタからなる。たとえば、上アームスイッチ５０１及び下アームスイッチ５０２はＭＯＳトランジスタにより構成されている。ＭＯＳトランジスタ５０１、５０２と逆並列にフライホイルダイオードを接続しても良い。

サブハーフブリッジ回路５００の交流出力端は、キャパシタＣ及びインピーダンス素子Ｚを通じてメインハーフブリッジ回路４００の交流出力端７０３に接続されている。インピーダンス素子Ｚはコイル又は抵抗により構成されているが、省略することも可能である。以下において、キャパシタＣのサブハーフブリッジ回路側の端子を入力端子Ｘ、インピーダンス素子Ｚ側の端子を出力端子Ｙと称する。キャパシタＣの出力端子Ｙが入力端子Ｘよりも高電位となっている状態を充電状態、キャパシタＣの出力端子Ｙが入力端子Ｘよりも低電位となっている状態を逆充電状態と称する。以下、この回路の動作を説明する。

（ＩＧＢＴ４０１のオン遷移期間）
まずキャパシタＣが充電状態となっている状態で、ＩＧＢＴ４０１のゲート電圧をオフレベルからオンレベルに変化させる。ＩＧＢＴ４０１の抵抗は徐々に減少し、電流Ｉｕが徐々に増大する。この時、上アームスイッチ５０１をオンする。これにより、キャパシタＣの出力端子Ｙの電位は高くなり、キャパシタＣはインピーダンス素子Ｚを通じてメインハーフブリッジ回路４００の交流出力端７０３に電流Ｉａを流す。これにより、交流出力端７０３の電位増加は加速され、電流Ｉｕが減少し、ＩＧＢＴ４０１のこのオン遷移期間における損失は減少する。上アームスイッチ５０１は高速スイッチング可能なＭＯＳトランジスタであり、そのオン遷移期間の損失は小さい。その後、ＩＧＢＴ４０１のオン抵抗が十分に低下すると、キャパシタＣの蓄電電圧はほぼ０となり、この状態で上アームスイッチ５０１をオフする。このオフ時の電流は小さいため、上アームスイッチ５０１のオフ遷移期間の損失は小さい。

（プリチャージ）
次に、ＩＧＢＴ４０１が完全にオン状態となり、交流出力端７０３がハイレベルである期間に、下アームスイッチ５０２をオンする。これによりキャパシタＣは充電される。その後、下アームスイッチ５０２をオフする。

（ＩＧＢＴ４０１のオフ遷移期間）
次に、ＩＧＢＴ４０１のゲート電圧をオンレベルからオフレベルに変化させる。ＩＧＢＴ４０１の抵抗は徐々に増大し、電流Ｉｕが徐々に減少する。この時、上アームスイッチ５０１をオンする。これにより、キャパシタＣの出力端子Ｙの電位は高くなり、キャパシタＣはインピーダンス素子Ｚを通じてメインハーフブリッジ回路４００の交流出力端７０３に電流Ｉａを流す。これにより、交流出力端７０３の電位低下が遅くなり、電流Ｉｕの減少は加速され、ＩＧＢＴ４０１のこのオフ遷移期間における損失は減少する。上アームスイッチは高速スイッチング可能なＭＯＳトランジスタであり、そのオン遷移期間の損失は小さい。その後、交流出力端７０３の電位は低下し、キャパシタＣは逆充電され、その後、上アームスイッチ５０１はオフされる。このオフ時の電流は小さいため、上アームスイッチ５０１のオフ遷移期間の損失は小さい。メインハーフブリッジ回路４００がインダクタンス負荷に給電する場合には、キャパシタＣを大きくすることにより、キャパシタＣはフライホイル電流も供給することができる。

（ＩＧＢＴ４０２のオン遷移期間）
次に、ＩＧＢＴ４０２のゲート電圧をオフレベルからオンレベルに変化させる。ＩＧＢＴ４０２の抵抗は徐々に減少し、電流Ｉｄが徐々に増大する。この時、下アームスイッチ５０２をオンする。これにより、キャパシタＣの出力端子Ｙの電位は低くなり、キャパシタＣはインピーダンス素子Ｚを通じてメインハーフブリッジ回路４００の交流出力端７０３から電流Ｉｂを吸い込む。これにより、交流出力端７０３の電位低下は加速され、電流Ｉｄが減少し、ＩＧＢＴ４０２のこのオン遷移期間における損失は減少する。下アームスイッチ５０２は高速スイッチング可能なＭＯＳトランジスタであり、そのオン遷移期間の損失は小さい。その後、ＩＧＢＴ４０２のオン抵抗が十分に低下すると、キャパシタＣの蓄電電圧はほぼ０となり、この状態で下アームスイッチ５０２をオフする。このオフ時の電流は小さいため、下アームスイッチ５０２のオフ遷移期間の損失は小さい。

（プリチャージ）
次に、ＩＧＢＴ４０２が完全にオン状態となり、交流出力端７０３がローレベルである期間に、上アームスイッチ５０１をオンする。これによりキャパシタＣは逆充電される。その後、上アームスイッチ５０１をオフする。
（ＩＧＢＴ４０２のオフ遷移期間）
次に、ＩＧＢＴ４０２のゲート電圧をオンレベルからオフレベルに変化させる。ＩＧＢＴ４０２の抵抗は徐々に増大し、電流Ｉｄが徐々に減少する。この時、下アームスイッチ５０２をオンする。

これにより、キャパシタＣの出力端子Ｙの電位は低くなり、キャパシタＣはインピーダンス素子Ｚを通じてメインハーフブリッジ回路４００の交流出力端７０３から電流Ｉｂを吸い込む。これにより、交流出力端７０３の電位低下は加速され、電流Ｉｄが減少し、ＩＧＢＴ４０２のこのオフ遷移期間における損失は減少する。下アームスイッチ５０２は高速スイッチング可能なＭＯＳトランジスタであり、そのオン遷移期間の損失は小さい。その後、交流出力端７０３の電位は増大し、キャパシタＣは充電され、その後、下アームスイッチ５０２はオフされる。このオフ時の電流は小さいため、下アームスイッチ５０２のオフ遷移期間の損失は小さい。メインハーフブリッジ回路４００がインダクタンス負荷に給電する場合には、キャパシタＣを大きくすることにより、キャパシタＣはフライホイル電流も供給することができる。次に、既述したＩＧＢＴ４０１のオン遷移期間の動作に戻る。

１〜６はハーフブリッジ（相レグ）である。

Claims (21)

1. 高速スイッチングされるパワースイッチング素子を有するパワースイッチング回路において、
   多相のモータが有する複数の相コイルと個別に電力を授受する複数の相レグを有する多相のインバータと、
   直流電力を短期間蓄積する電力蓄積回路と、
   前記インバータ及び前記電力蓄積回路のスイッチングを制御するコントローラと、
   を備え、
   前記複数の相レグは、前記バッテリから前記相コイルへ通電する電流をスイッチングする通電制御スイッチング素子を有し、
   前記電力蓄積回路は、バッテリから受け取った直流電力を短期間蓄積する電力蓄積素子と、スイッチングにより前記電力蓄積素子の蓄積電力を前記電源ラインと授受するトランジスタとを有し、
   前記コントローラは、前記インバータの通電制御スイッチング素子のスイッチングと同期して前記電力蓄積回路のトランジスタをスイッチングすることにより、前記通電制御スイッチング素子のオンによる前記電源ラインの電圧低下を抑制するか、前記通電制御スイッチング素子のオフによる前記電源ラインの電圧増加を抑制することを特徴とするパワースイッチング回路。
2. 前記電力蓄積回路は、前記電力蓄積素子としてのリアクトルの電流を制御するトランジスタを有する昇圧チョッパにより構成される請求項１記載のパワースイッチング回路。
3. 前記コントローラは、前記コントローラは、前記通電制御スイッチング素子のオン直後に前記トランジスタをオフする請求項２記載のパワースイッチング回路。
4. 前記コントローラは、前記通電制御スイッチング素子のオフ直前に前記トランジスタをオンすることを特徴とするパワースイッチング回路。
5. 前記電力蓄積回路は、前記電力蓄積素子としての第１のキャパシタ及び第２のキャパシタとを有するスイッチドキャパシタ回路により構成され、
   前記スイッチドキャパシタ回路は、直列接続された前記トランジスタとしての高電位スイッチ、中電位スイッチ及び低電位スイッチとを有し、
   前記高電位スイッチは、前記電源ラインに接続され、
   前記低電位スイッチは、前記接地ラインに接続され、
   前記第１のキャパシタは、前記高電位スイッチと前記中電位スイッチとの接続点を前記接地ラインに接続し、
   前記第２のキャパシタは、前記中電位スイッチと前記低電位スイッチとの接続点を電源ラインに接続する請求項１記載のパワースイッチング回路。
6. 前記コントローラは、前記通電制御スイッチング素子のオン直後に、前記高電位スイッチ及び前記低電位スイッチをオフし、かつ、前記中電位スイッチをオンする請求項５記載のパワースイッチング回路。
7. 前記コントローラは、前記通電制御スイッチング素子のオフ直後に、前記高電位スイッチ及び前記低電位スイッチをオンし、かつ、前記中電位スイッチをオフする請求項５記載のパワースイッチング回路。
8. 前記コントローラは、
   前記電源ラインの電位が所定しきい値を超えて上昇する時に前記高電位スイッチ及び低電位スイッチをオンし、かつ、前記中電位スイッチをオフし、
   前記コントローラは、
   前記電源ラインの電位が所定しきい値を超えて低下する時に前記高電位スイッチ及び低電位スイッチをオフし、かつ、前記中電位スイッチをオンする請求項５記載のパワースイッチング回路。
9. 前記電力蓄積回路は、前記電力蓄積素子としてのリアクトルの電流を制御するトランジスタを有する昇圧チョッパを更に有し、
   前記スイッチドキャパシタ回路は、前記昇圧チョッパ回路が昇圧電圧を出力する期間に前記電源ラインから電荷を吸収し、前記昇圧チョッパ回路が昇圧電圧を出力しない期間に前記電源ラインに電荷を放出する請求項５記載のパワースイッチング回路。
10. 高速スイッチングされるパワースイッチング素子を有するパワースイッチング回路において、
    多相のモータが有する複数の相コイルと個別に電力を授受する複数の相レグを有する多相のインバータと、
    前記インバータのスイッチングを制御するコントローラと、
    を備え、
    前記複数の相レグは、前記バッテリから前記相コイルへ通電する電流をスイッチングする通電制御スイッチング素子を有し、
    前記モータは、車両用エンジンに連結され、
    前記コントローラは、複数の前記通電制御スイッチング素子のオンにより、前記エンジンの爆発直後の所定期間にすべての前記相コイルを短絡させた後で、前記短絡を解除することを特徴とするパワースイッチング回路。
11. 高速スイッチングされるパワースイッチング素子を有するパワースイッチング回路において、
    多相のモータが有する複数の相コイルと個別に電力を授受する複数の相レグを有する多相のインバータを有し、
    前記複数の相レグは、前記バッテリから前記相コイルへ通電する電流をスイッチングする通電制御スイッチング素子を有し、
    前記複数の相レグ（１〜６）は、前記通電制御スイッチング素子としての上アームスイッチと下アームスイッチとを直列接続して構成されるとともに正母線（１００、１０２）及び負母線（１０１、１０３）を通じてバッテリ（８）から給電されるハーフブリッジによりそれぞれ構成され、
    前記複数の相コイル（１０Ｕ、１０Ｖ、１０Ｗ）の両端は、互いに異なる前記相レグ（１〜６）に接続され、
    前記複数の相コイル（１０Ｕ、１０Ｖ、１０Ｗ）の一端側に接続される前記相レグ（４〜６）に接続される前記正母線（１０２）及び前記負母線（１０３）の少なくとも一方は、通電モード切替スイッチ（７）を通じて前記直流電源（８）に接続され、
    前記通電モード切替スイッチ（７）は、
    オンされて前記複数の相レグ（１〜６）のうちの２つによりそれぞれ構成される複数のＨブリッジにより前記複数の相コイル（１０Ｕ、１０Ｖ、１０Ｗ）を駆動し、
    オフされて前記複数の相レグ（１〜６）（１〜６）のうち前記通電モード切替スイッチ（７）により遮断されない側の半分の前記相レグ（１〜３）により前記各相コイル（１０Ｕ、１０Ｖ、１０Ｗ）を駆動することを特徴とするパワースイッチング回路。
12. 前記通電モード切替スイッチ（７）は、エンジンに連結された前記モータのエンジン始動時にオンされ、前記モータが発電して前記直流電源（８）を充電する時にオフされる請求項１１記載のパワースイッチング回路。
13. 同じ前記相コイルの両端に接続される２つの前記相レグは、前記通電モード切替スイッチ（７）のオン時に、互いに電気角πだけ位相が異なる相電圧を出力する請求項１１記載のパワースイッチング回路。
14. 前記モータは、ロータが磁石を有する同期モータからなり、
    前記通電モード切替スイッチ（７）は、所定のしきい値回転数未満においてオフされ、前記所定のしきい値回転数以上においてオンされる請求項１１記載のパワースイッチング回路。
15. 前記通電モード切替スイッチ（７）は、前記モータの大トルク出力時又は急加速時にオンされる請求項１４記載のパワースイッチング回路。
16. 高速スイッチングされるパワースイッチング素子を有するパワースイッチング回路において、
    主トランジスタ（２０１）と副トランジスタ（２０２）とを有し、
    主トランジスタ（２０１）は、オフ状態からオン状態への導通状態変更期間であるオン遷移期間と、オン状態からオフ状態へ導通状態変更期間であるオフ遷移期間とを有して所定時間ごとに繰り返し断続され、
    副トランジスタ（２０２）は、前記主トランジスタ（２０１）よりも短いオン遷移期間及びオフ遷移期間を有して前記主トランジスタ（２０１）と並列に接続され、
    前記主トランジスタ（２０１）は、前記副トランジスタ（２０２）よりも小さいオン抵抗を有し、
    前記副トランジスタ（２０２）の制御電極に印加される制御電圧のオン電位からオフ電位への変化は、前記主トランジスタ（２０１）の制御電極に印加される制御電圧のオン電位からオフ電位への変化後、所定時間遅れて実施されることを特徴とするパワースイッチング回路。
17. 前記副トランジスタ（２０２）は、主トランジスタ（２０１）の前記オフ遷移期間の間中、オンされる請求項１６記載のパワースイッチング回路
18. 前記副トランジスタ（２０２）は、前記主トランジスタ（２０１）のオン遷移期間及びオフ遷移期間にオンされ、かつ、前記主トランジスタ（２０１）のオン期間中にオフ期間を有する請求項１６記載のパワースイッチング回路。
19. 前記主トランジスタ（２０１）と逆並列接続されてインダクタンス負荷の還流電流を流すフライホイルダイオード（２０３）を有し、
    前記副トランジスタ（２０２）は、ＭＯＳトランジスタにより構成されて前記フライホイルダイオード（２０３）の順方向導通期間にオン状態とされる請求項１６記載のパワースイッチング回路。
20. 前記副トランジスタ（２０２）は、前記フライホイルダイオード（２０３）の順方向電圧降下が所定しきい値を超えるかどうかを判定する判定回路を有し、
    少なくとも前記順方向電圧降下が所定しきい値を超える間においてオン状態とされる請求項１９記載のパワースイッチング回路。
21. 高速スイッチングされるパワースイッチング素子を有するパワースイッチング回路において、
    メインハーフブリッジ回路と、キャパシタと、サブハーフブリッジとを有し、
    前記メインハーフブリッジ回路は、高電位側のパワースイッチング素子である上アームスイッチと、低電位側のパワースイッチング素子である下アームスイッチとの接続点を有し、
    前記サブハーフブリッジ回路は、前記キャパシタを通じて前記メインハーフブリッジ回路の前記接続点にパルス電圧を印加し、
    前記サブハーフブリッジ回路は、前記メインハーフブリッジ回路よりも高速動作する半導体パワースイッチング素子により構成され、、
    前記サブハーフブリッジ回路は、前記メインハーフブリッジ回路の上アームスイッチ及び前記下アームスイッチのオン遷移期間及びオフ遷移期間に前記キャパシタを通じて前記メインハーフブリッジ回路の前記上アームスイッチ及び前記下アームスイッチの電流を低減させる向きに前記キャパシタを充放電させることを特徴とするパワースイッチング回路。

Images