JP2013005532A - インバータ装置 - Google Patents
インバータ装置 Download PDFInfo
- Publication number
- JP2013005532A JP2013005532A JP2011132478A JP2011132478A JP2013005532A JP 2013005532 A JP2013005532 A JP 2013005532A JP 2011132478 A JP2011132478 A JP 2011132478A JP 2011132478 A JP2011132478 A JP 2011132478A JP 2013005532 A JP2013005532 A JP 2013005532A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- drive signal
- gate drive
- gate
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
【解決手段】4つの双方向スイッチ素子Q1〜Q4でブリッジ回路を構成し、互いに直列接続されていない2組のスイッチ素子Q1とQ4及びQ2とQ4を、デッドオフ時間ΔTを介して交互にオン及びオフさせる。デッドオフ時間中ΔT、そのデッドオフ時間の直前に非導通であったスイッチ素子の組を一時的に導通させて還流電流を流す。
【選択図】図6
Description
次に、本実施形態に係るインバータ装置10の第1駆動方法について説明する。第1駆動方法における第1乃至第4ゲート駆動信号Vga1,Vga2,Vgb1及びVgb2のタイムチャートを図6に示す。第1スイッチ素子Q1と第4スイッチ素子Q4及び第2スイッチ素子Q2と第3スイッチ素子Q3は、基本的にデッドオフ時間ΔTを挟んで交互にオン及びオフされる。第1駆動方法によれば、第1ゲート駆動信号Vga1及び第3ゲート駆動信号Vgb1として常時ハイレベルの信号が出力され、スイッチ素子Q11,Q21,Q31及びQ41は導通しているものとする。
次に、本実施形態に係るインバータ装置10の第2駆動方法について説明する。第2駆動方法における第1乃至第4ゲート駆動信号Vga1,Vga2,Vgb1及びVgb2のタイムチャートを図12に示す。図6に示す第1駆動方法では、第1ゲート駆動信号Vga1及び第3ゲート駆動信号Vgb1として常時ハイレベルの信号を出力したが、第2駆動方法では、適宜第1ゲート駆動信号Vga1及び第3ゲート駆動信号Vgb1をローレベルに切り換えている。第1ゲート駆動信号Vga1は、第2ゲート駆動信号Vga2がローレベルからハイレベルに立上がるよりも前にローレベルからハイレベルに立上がっている必要がある。また、第1ゲート駆動信号Vga1は、第2ゲート駆動信号Vga2がハイレベルからローレベルに立下がった後にハイレベルからローレベルに立下がる必要がある。第3ゲート駆動信号Vgb1及び第4ゲート駆動信号Vgb2についても同様である。
11 直流電源
12 負荷
13 制御回路
300 双方向スイッチ素子
Q1 第1スイッチ素子
Q2 第2スイッチ素子
Q3 第3スイッチ素子
Q4 第4スイッチ素子
Q11,Q12,Q21,Q22,Q31,Q32,Q41,Q42 スイッチ素子
D11,D12,D21,D22,D31,D32,D41,D41 寄生ダイオード
Vga1 第1ゲート駆動信号
Vga2 第2ゲート駆動信号
Vgb1 第3ゲート駆動信号
Vgb2 第4ゲート駆動信号
Claims (5)
- 4つの双方向スイッチ素子でブリッジ回路を構成し、互いに直列接続されていない2組のスイッチ素子を、デッドオフ時間を介して交互にオン及びオフさせるインバータ装置であって、前記デッドオフ時間中、そのデッドオフ時間の直前に非導通であったスイッチ素子の組を一時的に導通させて還流電流を流すことを特徴とするインバータ装置。
- 第1スイッチ素子と第2スイッチ素子の直列回路と第3スイッチ素子と第4スイッチ素子の直列回路が並列接続されて構成され、前記第1スイッチ素子と前記第3スイッチ素子の接続点及び前記第2スイッチ素子と前記第4スイッチ素子の接続点をそれぞれ直流電力の入出力端子とし、前記第1スイッチ素子と前記第2スイッチ素子の接続点及び前記第3スイッチ素子と前記第4スイッチ素子の接続点を交流電力の出力端子とするブリッジ回路と、
前記第1スイッチ素子及び前記第4スイッチ素子を同期駆動すると共に、前記第2スイッチ素子及び前記第3スイッチ素子を前記第1スイッチ素子及び前記第4スイッチ素子の同期駆動に対して所定のデッドオフ時間を介して同期駆動する制御回路を備えたインバータ装置であって、
前記第1スイッチ素子、前記第2スイッチ素子、前記第3スイッチ素子及び前記第4スイッチ素子は、それぞれ寄生ダイオードの向きが互いに逆となるように構成された2つのゲートを有する双方向スイッチ素子であり、
前記制御回路は、前記デッドオフ時間中、そのデッドオフ時間の直前に非導通であったスイッチ素子の組を一時的に導通させることを特徴とするインバータ装置。 - 前記第1及び第4スイッチ素子の2つのゲートのうち、直流電源の電圧が順バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第1ゲート駆動信号とし、逆バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第2ゲート駆動信号とし、前記第2及び第3スイッチ素子の2つのゲートのうち、直流電源の電圧が順バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第3ゲート駆動信号とし、逆バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第4ゲート駆動信号として、
前記制御回路は、
前記第1ゲート駆動信号及び前記第3ゲート駆動信号を常時ハイレベルに維持し、
負荷に対して第1方向に電流を流す際、前記第2ゲート駆動信号をハイレベルに、前記第4ゲート駆動信号をローレベルにそれぞれ維持し、それによって前記第1スイッチ素子及び前記第4スイッチ素子を導通させ、前記第2スイッチ素子及び前記第3スイッチ素子を非導通させ、
前記第2ゲート駆動信号をハイレベルからローレベルに立下げ、それによって前記第1スイッチ素子及び前記第4スイッチ素子を非導通させ、前記デッドオフ時間を開始させ、
その状態で前記第4ゲート駆動信号をローレベルからハイレベルに立上げ、それによって前記第2スイッチ素子及び前記第3スイッチ素子を導通させ、直流電源に還流電流を流し、
所定時間経過後、前記第4ゲート駆動信号をハイレベルからローレベルに立下げ、それによって前記第2スイッチ素子及び前記第3スイッチ素子を再度非導通させ、
さらに、他の所定時間経過後、前記第4ゲート駆動信号をローレベルからハイレベルに立上げ、それによって前記第1スイッチ素子及び前記第4スイッチ素子を非導通のまま、前記第2スイッチ素子及び前記第3スイッチ素子を非導通させ、前記デッドオフ時間を終了させ、前記負荷に対して前記第1方向とは逆の第2方向に電流を流すことを特徴とする請求項2に記載のインバータ装置。 - 前記第1及び第4スイッチ素子の2つのゲートのうち、直流電源の電圧が順バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第1ゲート駆動信号とし、逆バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第2ゲート駆動信号とし、前記第2及び第3スイッチ素子の2つのゲートのうち、直流電源の電圧が順バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第3ゲート駆動信号とし、逆バイアスとなる寄生ダイオードを有するゲートに対して入力されるゲート駆動信号を第4ゲート駆動信号として、
前記制御回路は、
負荷に対して第1方向に電流を流す際、前記第1ゲート駆動信号及び前記第2ゲート駆動信号をハイレベルに、前記第3ゲート駆動信号及び前記第4ゲート駆動信号をローレベルにそれぞれ維持し、それによって前記第1スイッチ素子及び前記第4スイッチ素子を導通させ、前記第2スイッチ素子及び前記第3スイッチ素子を非導通させ、
前記第2ゲート駆動信号をハイレベルからローレベルに立下げ、その後前記第1ゲート駆動信号をハイレベルからローレベルに立下げ、それによって前記第1スイッチ素子及び前記第4スイッチ素子を非導通させ、前記デッドオフ時間を開始させ、
その状態で前記第3ゲート駆動信号をローレベルからハイレベルに立上げ、その後前記第4ゲート駆動信号をローレベルからハイレベルに立上げ、それによって前記第2スイッチ素子及び前記第3スイッチ素子を導通させ、直流電源に還流電流を流し、
所定時間経過後、前記第3ゲート駆動信号をハイレベルに維持したまま、前記第4ゲート駆動信号をハイレベルからローレベルに立下げ、それによって前記第2スイッチ素子及び前記第3スイッチ素子を再度非導通させ、
さらに、他の所定時間経過後、前記第3ゲート駆動信号をハイレベルに維持したまま、前記第4ゲート駆動信号をローレベルからハイレベルに立上げ、それによって前記第1スイッチ素子及び前記第4スイッチ素子を非導通のまま、前記第2スイッチ素子及び前記第3スイッチ素子を非導通させ、前記デッドオフ時間を終了させ、前記負荷に対して前記第1方向とは逆の第2方向に電流を流すことを特徴とする請求項2に記載のインバータ装置。 - 前記双方向スイッチ素子は、GaN/AlGaNを用いた横型トランジスタ構造を有するスイッチ素子であることを特徴とする請求項1乃至請求項4のいずれか一項に記載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011132478A JP5796199B2 (ja) | 2011-06-14 | 2011-06-14 | インバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011132478A JP5796199B2 (ja) | 2011-06-14 | 2011-06-14 | インバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013005532A true JP2013005532A (ja) | 2013-01-07 |
JP5796199B2 JP5796199B2 (ja) | 2015-10-21 |
Family
ID=47673524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011132478A Active JP5796199B2 (ja) | 2011-06-14 | 2011-06-14 | インバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5796199B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023006004A1 (zh) * | 2021-07-28 | 2023-02-02 | 华为技术有限公司 | 一种电动汽车控制系统和电动汽车 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001008494A (ja) * | 1999-06-22 | 2001-01-12 | Denso Corp | ブリッジ形電力変換回路 |
JP2006020405A (ja) * | 2004-06-30 | 2006-01-19 | National Institute Of Advanced Industrial & Technology | 半導体スイッチ回路 |
JP2010028985A (ja) * | 2008-07-22 | 2010-02-04 | National Institute Of Advanced Industrial & Technology | 電力変換装置 |
JP2010040708A (ja) * | 2008-08-04 | 2010-02-18 | Panasonic Electric Works Co Ltd | 双方向スイッチ素子 |
JP2010081786A (ja) * | 2008-09-01 | 2010-04-08 | Suri-Ai:Kk | パワースイッチング回路 |
JP2010187426A (ja) * | 2009-02-10 | 2010-08-26 | Panasonic Corp | 換気送風装置 |
JP2011029262A (ja) * | 2009-07-22 | 2011-02-10 | Daikin Industries Ltd | 電力変換装置 |
-
2011
- 2011-06-14 JP JP2011132478A patent/JP5796199B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001008494A (ja) * | 1999-06-22 | 2001-01-12 | Denso Corp | ブリッジ形電力変換回路 |
JP2006020405A (ja) * | 2004-06-30 | 2006-01-19 | National Institute Of Advanced Industrial & Technology | 半導体スイッチ回路 |
JP2010028985A (ja) * | 2008-07-22 | 2010-02-04 | National Institute Of Advanced Industrial & Technology | 電力変換装置 |
JP2010040708A (ja) * | 2008-08-04 | 2010-02-18 | Panasonic Electric Works Co Ltd | 双方向スイッチ素子 |
JP2010081786A (ja) * | 2008-09-01 | 2010-04-08 | Suri-Ai:Kk | パワースイッチング回路 |
JP2010187426A (ja) * | 2009-02-10 | 2010-08-26 | Panasonic Corp | 換気送風装置 |
JP2011029262A (ja) * | 2009-07-22 | 2011-02-10 | Daikin Industries Ltd | 電力変換装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023006004A1 (zh) * | 2021-07-28 | 2023-02-02 | 华为技术有限公司 | 一种电动汽车控制系统和电动汽车 |
Also Published As
Publication number | Publication date |
---|---|
JP5796199B2 (ja) | 2015-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6477220B2 (ja) | 共振コンバータおよびスイッチング電源装置 | |
US8908405B2 (en) | Snubber circuit and inverter with the same | |
JP4853568B2 (ja) | スイッチング電源回路 | |
US9966875B2 (en) | Five-level topology units and inverter thereof | |
JP6485198B2 (ja) | 共振インバータおよび共振型電源装置 | |
US9484840B2 (en) | Hybrid zero-voltage switching (ZVS) control for power inverters | |
JP5652969B2 (ja) | 電源装置 | |
US9385624B2 (en) | Rectifier circuit | |
JP5679239B1 (ja) | 単相インバータ | |
KR101971648B1 (ko) | 풀브릿지 전력 변환 장치 | |
US20130044528A1 (en) | Gate drive circuit and power converter | |
US9680467B2 (en) | Method and apparatus for driving power switch tube | |
JP6017831B2 (ja) | 直列共振型dc/dcコンバータ | |
JP2017229163A (ja) | 電力変換装置 | |
JP6033649B2 (ja) | Dc−dcコンバータ | |
CN102694470A (zh) | 开关电路及dc-dc转换器 | |
JP5796199B2 (ja) | インバータ装置 | |
US9762118B2 (en) | Lossless snubber circuit and operation method thereof | |
JP6012008B2 (ja) | スイッチング回路 | |
CN102832812B (zh) | 开关电路以及dc-dc 转换器 | |
JP5195161B2 (ja) | 共振型インバータ装置 | |
JP2011055597A (ja) | スイッチング素子駆動回路及び電力変換装置 | |
US20140268962A1 (en) | Hybrid dc/ac inverter | |
CN102832822A (zh) | 开关电源装置 | |
JP6264098B2 (ja) | チョッパ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140313 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141008 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20141023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150325 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5796199 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |