フルブリッジインバータと整流回路とを組み合わせた従来の一次側位相シフト方式のDC−DCコンバータは、基本的には図11に示されているように構成されている。同図において、INVは直流電源1の出力電圧Eを高周波交流電圧Vcdに変換するフルブリッジインバータ、TrはインバータINVの出力が入力されたトランス、RecはトランスTrの二次側に得られる高周波交流出力を整流して直流出力に変換する整流回路、Fは整流回路Recの出力電圧からリップルを除去する平滑用のフィルタ回路、Roは負荷である。
インバータINVは、基準相のレグ2と、制御相のレグ3とを並列接続した回路からなっている。インバータINVの基準相のレグ2は、スイッチ素子Q1と該スイッチ素子に並列に接続されたスナバキャパシタC1とスイッチ素子Q1に逆並列接続された帰還ダイオードD1とからなる上側アームと、スイッチ素子Q2と該スイッチ素子に並列に接続されたスナバキャパシタC2とスイッチ素子Q2に逆並列接続された帰還ダイオードD2とからなる下側アームとを直列に接続した回路からなっている。また制御相のレグ3は、スイッチ素子Q3とスイッチ素子Q3に並列に接続されたスナバキャパシタC3とスイッチ素子Q3に逆並列接続された帰還ダイオードD3とからなる上側アームと、スイッチ素子Q4とスイッチ素子Q4に並列に接続されたスナバキャパシタC4とスイッチ素子Q4に逆並列接続された帰還ダイオードD4とからなる下側アームとを直列に接続した回路からなっている。スイッチ素子Q1ないしQ4としては、MOSFETやIGBTのような、オンオフ制御が可能で、損失が少ない半導体スイッチ素子が用いられる。以下の説明では、スイッチ素子Q1〜Q4としてMOSFETを用いるものとする。
このインバータにおいては、基準相のレグ2と制御相のレグ3との並列回路の上アーム側の端部及び下アーム側の端部がそれぞれ第1の入力端子a及び第2の入力端子bとなっており、これらの入力端子間に直流電源1の出力電圧Eが印加される。また基準相のレグ2の上側アームと下側アームとの接続点及び制御相のレグ3の上側アームと下側アームとの接続点がそれぞれ第1及び第2の出力端子c及びdとなっており、これらの出力端子間に得られる電圧VcdがインダクタLsを通してトランスTrの一次コイルに印加される。
トランスTrは、巻数がn1の一次コイルW1と、巻数が2×n2の二次コイルW2とを有し、二次コイルW2の中央部からセンタタップtcが引出されている。整流回路Recは、トランスの二次コイルW2の一端にアノードが接続されたダイオードDr1と、二次コイルW2の他端にアノードが接続され、カソードがダイオードDr1のカソードに共通接続されたダイオードDr2とからなり、ダイオードDr1及びDr2のカソードの共通接続点及びトランスの二次コイルのセンタタップtcがそれぞれ整流回路Recのプラス側出力端子e及びマイナス側出力端子fとなっている。
フィルタ回路Fは、一端が整流回路Recのプラス側出力端子eに接続されたインダクタ(チョークコイル)Loと、インダクタLoの他端と整流回路Recのマイナス側出力端子fとの間に接続されたキャパシタCoとからなっている。インダクタLoの他端及び整流回路Recのマイナス側出力端子fからそれぞれプラス側コンバータ出力端子g及びマイナス側コンバータ出力端子hが引出され、これらのコンバータ出力端子の間に負荷Roが接続されている。この種のDC−DCコンバータは、例えば特許文献1に示されている。
図11に示したDC−DCコンバータの各部の電圧波形及び電流波形を、横軸に時間tをとって、図12(A)ないし(K)に示した。図12において、(A)及び(B)はそれぞれ基準相のレグ2のスイッチ素子Q1及びQ2のゲート(制御端子)にそれぞれ供給される駆動信号S1及びS2を示し、(C)及び(D)はそれぞれ制御相のレグ3のスイッチ素子Q3及びQ4のゲートにそれぞれ供給される駆動信号S3及びS4を示している。また図12(E)はインバータの出力電圧Vcdと出力電流I1とを示し、(F)は基準相のレグ2の上側アームの両端の電圧(スイッチ素子Q1の両端の電圧)VQ1と、基準相のレグ2の上側アームを流れる電流IQ1とを示している。更に図12(G)は、基準相のレグ2の下側アームの両端の電圧(スイッチ素子Q2の両端の電圧)VQ2と、基準相のレグ2の下側アームを流れる電流IQ2とを示し、図12(H)は制御相のレグ3の上側アームの両端の電圧(スイッチ素子Q3の両端の電圧)VQ3と、制御相のレグ3の上側アームを流れる電流IQ3とを示している。また図12(I)は、制御相のレグ3の下側アームの両端の電圧(スイッチ素子Q4の両端の電圧)VQ4と、制御相のレグ3の下側アームを流れる電流IQ4とを示し、図12(J)は整流回路Recの出力電圧Vrを示している。図12(K)は、整流回路RecのダイオードDr1及びDr2をそれぞれ流れる電流IDr1及びIDr2を示している。
インバータINVを構成するスイッチ素子Q1ないしQ4は、それぞれのゲートに駆動信号S1ないしS4が与えられたときにオン状態になって、それぞれの駆動信号が与えられている間オン状態を保持し、駆動信号S1ないしS4が消滅したときにオフ状態になる。スイッチ素子Q1〜Q4としてMOSFETを用いる場合、スイッチ素子Q1〜Q4は、駆動信号が与えられたときに双方向に導通し得る状態になる。
基準相のレグの上側アームのスイッチ素子Q1とQ2とが同時にオン状態になる期間が生じて直流電源1がスイッチ素子Q1及びQ2を通して短絡されるのを防ぐため、スイッチ素子Q1に与えていた駆動信号S1を消滅させるタイミングと、スイッチ素子Q2に駆動信号S2を与えるタイミングとの間に所定のデッドタイム(駆動信号を与えない期間)td12が設けられている。同様に、制御相の上側アームのスイッチ素子Q3とQ4とが同時にオン状態になる期間が生じて直流電源1がスイッチ素子Q3及びQ4を通して短絡されるのを防ぐため、スイッチ素子Q4に与えていた駆動信号S4を消滅させるタイミングと、スイッチ素子Q3に駆動信号S3を与えるタイミングとの間に所定のデッドタイムtd34が設けられている。
図13ないし図19は、図11のDC−DCコンバータの半周期の動作を説明する図である。これらの動作説明図において、極太線で示された回路は通電中の回路を示しており、極太線で示されたスイッチ素子はON状態にある。以下の説明では、スナバキャパシタを示す符号C1〜C4がこれらのキャパシタの静電容量をも示し、インダクタを示す符号Lsがこのインダクタのインダクタンスをも示すものとする。
動作1(図12の時刻t0の直前の期間の動作)
図12の時刻t0の直前の期間においては、スイッチ素子Q1及びQ4にそれぞれ駆動信号S1及びS4が与えられていて、スイッチ素子Q1とQ4とがオン状態にある。このときトランスTrの一次側では、図13に示すように、直流電源1→スイッチ素子Q1→インダクタLs→トランスの一次コイルW1→スイッチ素子Q4→直流電源1の経路で一次電流I1が流れる。またトランスTrの二次側では、二次コイルW2の第1のコイル部分W21→ダイオードDr1→インダクタLo→フィルタ回路の静電容量Co及び負荷Ro→第1のコイル部分W21の経路で負荷電流が流れる。このとき、インダクタLs及Loに電流が流れるため、これらのインダクタに電磁エネルギが蓄積される。
動作2(時刻t0〜t1の期間の動作)
図12の時刻t0で、基準相のレグの上アームのスイッチ素子Q1をオフ状態にするために駆動信号S1がゼロにされる。駆動信号S1がゼロにされると、スイッチ素子Q1のターンオフ過程が開始され、図14に示すように、スイッチ素子Q1に並列接続されているスナバキャパシタC1が、直流電源1の出力電圧Eと、インダクタLs及びトランスの励磁インダクタンスに蓄積された電磁エネルギとにより、直流電源1→キャパシタC1→インダクタLs→トランスの一次コイルW1→スイッチ素子Q4→直流電源1の経路で充電され、回路のインダクタンスに蓄積されている電磁エネルギがスナバキャパシタC1に吸収される。トランスTrの二次側では、二次コイルW2の第1のコイル部分W21→ダイオードDr1→インダクタLo→フィルタ回路の静電容量Co及び負荷Ro→第1のコイル部分W21の経路で負荷電流が流れる。このとき流れるキャパシタC1の充電電流(トランスの一次電流)I1は、トランスTrの二次コイルに流れる負荷電流によりトランスTrの一次側に誘起する電流にトランスTrの励磁電流が重畳された電流である。このときインダクタLoに蓄積された電磁エネルギは大きく、インダクタLoは電流源と見なすことができるため、充電電流(一次電流)I1は、図12(E)に示すようにほぼ一定値を示す。
ターンオフさせる基準相のレグ2の上アームのスイッチ素子Q1に並列接続されたスナバキャパシタC1は、スイッチ素子Q1のターンオフの進行に伴って徐々に充電されていくため、その両端の電圧は、ほぼ直線的に上昇していき、スイッチ素子Q1の両端の電圧VQ1が図12(F)に示すように直線的に上昇していく。
キャパシタC1〜C4の静電容量を、C1=C2=C3=C4=Cとし、時刻t0においてトランスの励磁インダクタンス及びダイオードDr1を流れる電流をそれぞれIm(t0)及びIDr1(t0)とすると、スナバキャパシタC1が充電される際のスイッチ素子の両端の電圧VQ1(t)は、下記の式(1)により与えられる。
但し、Aは下記の式(2)により与えられる。
式(1)で示されるように、スイッチ素子Q1がターンオフするt0〜t1の期間において、スナバキャパシタC1の両端の電圧VQ1は、一定の傾き(A/2C)で直線的に上昇していき、スイッチ素子Q1の両端の電圧VQ1も図12(F)に破線で示されたように同じ傾きで直線的に上昇していくため、スイッチ素子Q1のターンオフ過程でその両端の電圧の上昇が緩和され、スイッチ素子Q1がソフトスイッチングでターンオフする。
上記のように、オフ状態にされる基準相2のレグの上アームのスイッチ素子Q1に並列に接続されたスナバキャパシタC1が充電されることにより、スイッチ素子Q1に並列に接続されているダイオードD1が逆バイアスされて、該ダイオードD1を通して電流が流れないようにされる。
またスナバキャパシタC1が充電される際に、基準相のレグ2の下アームのスイッチ素子(次にターンオンさせるスイッチ素子)Q2に並列に接続されたスナバキャパシタC2に蓄積されている電荷が、スナバキャパシタC2→インダクタLs→トランスの一次コイルW1→制御相のレグの下アームのスイッチ素Q4→キャパシタC2の経路で放電する。これにより、次にターンオンさせる基準相のレグの下アームのスイッチ素子Q2に並列接続されたスナバキャパシタC2の両端の電圧が直線的に低下していき、スイッチ素子Q2の両端の電圧VQ2も直線的に下降していく。
任意の時刻tにおけるスイッチ素子Q2の両端の電圧VQ2(t)は、電源電圧Eと、時刻tにおけるスイッチ素子Q1の両端の電圧VQ1(t)とから、下記の式(3)により与えられる。
即ちt0〜t1の期間においては、スイッチ素子Q2の両端の電圧VQ2(t)が、図12(G)に示すように、一定の傾き−(A/2C)で下降していく。
動作3(t1〜t2の期間の動作)
時刻t1でスナバキャパシタC1の充電とスナバキャパシタC2の放電とが完了し、スイッチ素子Q2の両端の電圧がゼロになると、スイッチ素子Q2に逆並列接続された帰還ダイオードD2の逆バイアスが解除されるため、インダクタLsとトランスTrの励磁インダクタンスとに蓄積された電磁エネルギにより、図15に示されているように、一次コイルW1→スイッチ素子Q4→ダイオードD2→インダクタLs→ 一次コイルW1の経路で、ダイオードD2に順方向電流が流れるようになる。図12(G)において、時刻t1〜t2の期間の間基準相のレグ2の下側アームを流れる電流IQ2の負側の部分のうち、スイッチ素子Q2に駆動信号S2(図12B)が与えられるまでの間に流れる部分は、ダイオードD2を通して流れる順方向電流である。
t1〜t2の期間においても、トランスTrの二次側では、二次コイルW2の第1のコイル部分W21→ダイオードDr1→インダクタLo→フィルタ回路の静電容量Co及び負荷Ro→第1のコイル部分W21の経路で負荷電流が流れる。ダイオードD2に流れる順方向電流は、トランスTrの二次コイルを通して流れている負荷電流によりトランスの一次コイルに誘起する電流に、トランスTrの励磁電流が重畳された電流(トランスの一次電流I1)である。このようにダイオードD2に順方向電流が流れることにより、次にターンオンさせる基準相のレグ2の下アームのスイッチ素子Q2の両端の電圧がほぼゼロにされる。ダイオードD2に順方向電流が流れて、スイッチ素子Q2の両端の電圧がほぼゼロになっている間にスイッチ素子Q2に駆動信号S2(図12B)が与えられる。ダイオードD2に順方向電流が流れて両端の電圧がほぼゼロになっているスイッチ素子Q2に駆動信号S2が与えられると、該スイッチ素子Q2がゼロ電圧スイッチング(ZVS:Zero Voltage Switching)及びゼロ電流スイッチング(ZCS:Zero Current Switching)でターンオンし、スイッチ素子Q2のソフトスイッチングが達成される。
動作4(t2〜t3の期間の動作)
時刻t2でスイッチ素子Q4に与えていた駆動信号S4(図12D)を消滅させてスイッチ素子Q4のターンオフ過程を開始させると、時刻t2における一次電流I1(t2)により、図16に示すように、一次コイルW1→スナバキャパシタC4→ダイオードD2及びスイッチ素子Q2→インダクタLs→ 一次コイルW1の経路でスナバキャパシタC4が充電され、図12(I)に示されているように、スイッチ素子Q4の両端の電圧VQ4が0からEに向けて直線的に上昇していく。その結果、スイッチ素子Q4はソフトスイッチングでターンオフする。またトランスTrの二次側では、図12(K)に示すように、二次コイルの第1のコイル部分W21→ダイオードDr1→インダクタLo→負荷Ro及びキャパシタCo→第1のコイル部分W21の閉回路を流れる負荷電流IDr1が時刻t2から減少していく。
またスイッチ素子Q4がターンオフする過程で、制御相の上アームのスイッチ素子Q3に並列接続されたスナバキャパシタC3が、スナバキャパシタC3→直流電源1→逆バイアスが解除されている基準相のレグのダイオードD2及びオン状態にあるスイッチ素子Q2→インダクタLs→トランスの一次コイルW1→スナバキャパシタC3の経路で放電するため、図12(H)に示すように、スイッチ素子Q3の両端の電圧VQ3がほぼ直線的に低下していく。
動作5(時刻t3〜t4の期間の動作)
時刻t3でスナバキャパシタC3の放電が完了すると、ダイオードD3の逆バイアスが解除されるため、インダクタLsとトランスTrの励磁インダクタンスとに蓄積されている電磁エネルギにより、図17に示すように、インダクタLs→トランスの一次コイルW1→ダイオードD3→直流電源1→ダイオードD2及びスイッチ素子Q2→インダクタLsの経路でダイオードD3に順方向電流が流れる。ダイオードD3を通して流れる順方向電流は、トランスTrの二次コイルを流れている負荷電流によりトランスの一次コイルに流れる電流にトランスの励磁電流が重畳された電流(一次電流I1)である。ダイオードD3に順方向電流が流れることにより、スイッチ素子Q3の両端の電圧VQ3がほぼゼロにされる。
トランスTrの二次側では、時刻t3でダイオードD3に順方向電流が流れ始めた時点から、二次コイルの第2のコイル部分W22→ダイオードDr2→インダクタLo→負荷Ro及びキャパシタCo→第2のコイル部分W22の経路で電流IDr2が流れるようになる。図12(K)に示すように、時刻t3から、ダイオードDr1とDr2との双方が導通する期間が生じ、ダイオードDr1とDr2との双方が導通する期間の間、トランスの二次側がダイオードDr1とDr2とにより短絡された状態になる。
トランスの二次側が短絡された状態にある間は、インダクタLoに蓄積された電磁エネルギをスナバキャパシタC3,C4の充放電に利用することができなくなるため、スナバキャパシタC4,C3の充放電は、トランスの一次側に接続されたインダクタLsとトランスの励磁インダクタンスとに蓄積された電磁エネルギにより行われる。通常トランスの励磁電流によりトランスに蓄積される電磁エネルギは非常に小さいため、スナバキャパシタC4,C3の充放電は、これらのスナバキャパシタとインダクタLsとの共振モードで行われる。デッドタイムtd34の間にスナバキャパシタC3,C4の充放電が完全に行われるか否かは、共振モードの開始時点でインダクタLsに流れていた電流I1(t2)により決まる。時刻t3において、インダクタLsに蓄積されていた電磁エネルギがスナバキャパシタC3に蓄積されていたエネルギよりも大きい場合に、スナバキャパシタC4,C3の完全な充放電が可能になる。スナバキャパシタC3の放電が完全に行われると、スイッチ素子Q3のZVS及びZVCでのターンオンが可能になる。スナバキャパシタC4,C3の充放電を完全に行わせるための条件は、下記の式(4)により与えられる。
ここで,LsはインダクタLsのインダクタンスであり、I1(t2)は時刻t2における一次電流I1の値である。また2CはスナバキャパシタC3の静電容量とスナバキャパシタC4の静電容量との和(2C=C3+C4)である。
動作6(時刻t4〜t5の期間の動作)
ダイオードD3を通して順方向電流が流れて、スイッチ素子Q3の両端の電圧がほぼゼロになっている期間の時刻t4でスイッチ素子Q3に駆動信号S3が与えられる。スイッチ素子Q3の両端の電圧がほぼゼロになっている状態でスイッチ素子Q3に駆動信号が与えられるため、該スイッチ素子Q3がZVS及びZVCでターンオンし、スイッチ素子Q3のソフトスイッチングが達成される。スイッチ素子Q3のソフトスイッチングを実現するためには、スイッチ素子Q4の駆動信号S4を消滅させてからスイッチ素子Q3の駆動信号S3を発生させるまでのデッドタイムtd34が下記の式(5)を満足する必要がある。
時刻t4でスイッチ素子Q3及びQ2がオン状態になると、図18に示すように、直流電源1→スイッチ素子Q3→トランスの一次コイルW1→インダクタLs→スイッチ素子Q2→直流電源1の経路で一次電流I1が流れる。このときダイオードDr1にトランスTrの二次側電圧2E・(n2/n1)が逆方向に印加され、ダイオードDr1を流れる電流IDr1が減少する。またトランスTrの二次側電圧2E・(n2/n1)がダイオードDr2に順方向に印加されるため、ダイオードDr2を流れる電流IDr2が増加する。ダイオードDr1を流れる電流IDr1がゼロになると、ダイオードDr1はターンオフする。
動作7(時刻t5〜t6の期間の動作)
図19に示すように、スイッチ素子Q2とQ3がオン状態を保って、直流電源1→スイッチ素子Q3→トランスの一次コイルW1→インダクタLs→スイッチ素子Q2→直流電源1の経路で一次電流が流れ、トランスTrの二次コイルの第2のコイル部分W22→ダイオードDr2→インダクタLo→負荷Ro及びキャパシタCo→第2のコイル部分W22の経路で負荷電流が流れて、負荷Roに電力が供給される。この間にトランスの一次側のインダクタLs、トランスTrの励磁インダクタンス及びフィルタ回路FのインダクタLoに電磁エネルギが蓄積される。
図11に示されたDC−DCコンバータは、半周期毎に上記と同様の動作を繰り返し、フルブリッジインバータINVにより、直流電源1の出力電圧Eを交流電圧Vcdに変換して、この交流電圧をトランスTrにより、変成された交流電圧に変換する。またこの交流電圧を整流回路Recにより両波整流して直流電圧Vrに変換した後、フィルタ回路Fにより直流電圧Vrからリップルを除去して、負荷Roに平滑な直流電圧Eoを印加する。負荷に与える直流電圧の大きさは、基準相のレグ2の各スイッチ素子をオン状態にするタイミングと、基準相のレグ2の各スイッチ素子の対角位置にある制御相のレグのスイッチ素子をオン状態にするタイミングとの間の位相角αを0°ないしほぼ180°の範囲で変化させることにより制御される。
図1は本発明に係るDC−DCコンバータの一実施形態の構成を示したものである。図1に示されたDC−DCコンバータは、フルブリッジインバータINVと、インバータINVの出力が入力されたトランスTrと、トランスTrの高周波交流出力を整流して直流出力に変換する整流回路Recと、整流回路Recの出力電圧からリップルを除去するフィルタ回路Fとにより構成され、フィルタ回路Fの出力端子間に負荷Roが接続される。
インバータINVは、図11に示された従来のDC−DCコンバータで用いられているインバータと同様に、基準相のレグ2と、制御相のレグ3とを並列接続した回路からなっている。基準相のレグ2は、スイッチ素子Q1と該スイッチ素子に逆並列接続された帰還ダイオードD1とを有する上側アームと、スイッチ素子Q2と該スイッチ素子Q2に逆並列接続された帰還ダイオードD2とを有する下側アームとを直列に接続した回路からなり、制御相のレグ3は、スイッチ素子Q3とスイッチ素子Q3に逆並列接続された帰還ダイオードD3とを有する上側アームと、スイッチ素子Q4とスイッチ素子Q4に逆並列接続された帰還ダイオードD4とを有する下側アームとを直列に接続して構成した制御相のレグ3とを並列に接続した回路からなっている。
スイッチ素子Q1ないしQ4としては、MOSFET(電界効果トランジスタ)やIGBT(絶縁ゲートバイポーラトランジスタ)のような、オンオフ制御が可能で、損失が少ない半導体スイッチ素子が用いられる。図示の例では、スイッチ素子Q1ないしQ4がMOSFETからなっている。スイッチ素子Q1ないしQ4は、それぞれのゲートに駆動信号S1ないしS4が供給されている間オン状態を保持し、駆動信号S1ないしS4の供給が停止されたときにオフ状態になる。
スイッチ素子Q1〜Q4としてMOSFETを用いる場合には、それぞれのドレインソース間に存在する寄生ダイオードを、帰還ダイオードD1ないしD4として利用することができる。
図示のインバータINVにおいては、基準相のレグ2と制御相のレグ3との並列回路の上アーム側の端部及び下アーム側の端部がそれぞれ第1の入力端子a及び第2の入力端子bとなっており、これらの入力端子間に直流電源1の出力電圧Eが印加されている。また基準相のレグ2の上側アームと下側アームとの接続点及び制御相のレグ3の上側アームと下側アームとの接続点がそれぞれ第1及び第2の出力端子c及びdとなっていて、これらの出力端子間に得られる電圧Vcdがインダクタ(直列リアクトル)Lsを通してトランスTrに入力されている。
トランスTrは、巻数がn1の一次コイルW1と、巻数が2×n2の二次コイルW2とを有し、二次コイルW2の中央部からセンタタップtcが引出されている。整流回路Recは、トランスの二次コイルW2の一端にアノードが接続されたダイオードDr1と、二次コイルW2の他端にアノードが接続され、カソードがダイオードDr1のカソードに共通接続されたダイオードDr2とからなり、ダイオードDr1及びDr2のカソードの共通接続点及びトランスの二次コイルのセンタタップtcがそれぞれ整流回路Recのプラス側出力端子e及びマイナス側出力端子fとなっている。
フィルタ回路Fは、一端が整流回路Recのプラス側出力端子eに接続されたインダクタ(チョークコイル)Loと、インダクタLoの他端と整流回路Recのマイナス側出力端子fとの間に接続されたキャパシタCoとからなっている。インダクタLoの他端及び整流回路Recのマイナス側出力端子fからそれぞれプラス側コンバータ出力端子g及びマイナス側コンバータ出力端子hが引出され、これらのコンバータ出力端子の間に負荷Roが接続されている。
以上の構成は、スイッチ素子Q1〜Q4にスナバキャパシタC1〜C4が並列接続されていない点を除き、図11に示されたDC−DCコンバータの構成と同様であるが、図1に示された実施形態においては、インバータINVの第1の出力端子cと第2の出力端子dとの間に第1のキャパシタC5と第2のキャパシタC6との直列回路が接続され、第1のキャパシタC5と第2のキャパシタC6との接続点が、半導体スイッチ素子からなる容量切換えスイッチQ5を通して、インバータの第2の入力端子bに接続されている。容量切換えスイッチQ5には一方向にしか電流が流れないため、該スイッチQ5としてはMOSFETを用いることができる。本実施形態のように、スイッチQ5の一端を、通常は接地される直流電源の0V側の端子につながる第2の入力端子bに接続するようにすると、スイッチQ5のドライブ回路の構成を簡単にすることができる。
本実施形態ではまた、整流回路RECからフィルタ回路Fを通して負荷Roに流れる電流を検出する負荷電流検出器4と、直流電源1の出力電圧Eと、インバータの基準相のレグ2の各スイッチ素子をオン状態にするタイミングと基準相のレグ2の各スイッチ素子の対角位置にある制御相のレグ3のスイッチ素子をオン状態にするタイミングとの間の位相角αとに対して、負荷電流の設定値を設定する負荷電流設定値設定手段6と、負荷電流検出器4により検出された負荷電流が負荷電流設定値設定手段6により設定された設定値以下のときに容量切換えスイッチをオフ状態にし、負荷電流検出器4により検出された負荷電流が設定値を超えているときに容量切換えスイッチQ5をオン状態にするように負荷電流に応じて容量切換えスイッチQ5を制御するスイッチ制御部7とが設けられている。図示の例では、負荷電流検出器4が、整流回路のマイナス側出力端子fとマイナス側コンバータ出力端子hとの間を接続する回路に直列に挿入されたシャント抵抗器Rsからなっている。
本実施形態のDC−DCコンバータの動作波形は図12に示されたものと同様である。ここで、第1のキャパシタC5の静電容量及び第2のキャパシタC6の静電容量が等しいとして、容量切換えスイッチQ5がオフ状態にあるときの図1に示されたDC−DCコンバータの動作を説明すると下記の通りである。
基準相のレグ2の上アームのスイッチ素子Q1及び制御相のレグ3の下アームのスイッチ素子Q4にそれぞれ駆動信号S1及びS4が与えられてこれらのスイッチ素子が導通している状態では、第1及び第2のキャパシタC5及びC6が直流電源1の電圧Eにより充電されており、第1及び第2のキャパシタC5及びC6の直列回路の両端の電圧によりスイッチ素子Q2の両端に接続された帰還ダイオードD2が逆バイアスされている。このとき第1のキャパシタC5の端子電圧及び第2のキャパシタC6の端子電圧は共にE/2である。
この状態から、基準相のレグ2の下アームのスイッチ素子Q2と制御相のレグ3の上アームのスイッチ素子Q3とを導通させる状態に移行するために、スイッチ素子Q1に与えていた駆動信号S1を消滅させてスイッチ素子Q1のターンオフ過程を開始すると、第1及び第2のキャパシタC5及びC6が、第1のキャパシタC5→インダクタLs→トランスの一次コイルW1→第2のキャパシタC6→第1のキャパシタC5の回路と、第1のキャパシタC5→ダイオードD1→直流電源1→ダイオードD4→第2のキャパシタC6→第1のキャパシタC5の回路とを通して放電する。これにより第1のキャパシタC5と第2のキャパシタC6との直列回路の両端の電圧が直線的に低下していき、第1のキャパシタC5と第2のキャパシタC6との直列回路がスイッチ素子Q4を通して並列接続されているスイッチ素子Q2の両端の電圧が0Vに向けて直線的に低下していく。基準相のレグ2においては、スイッチ素子Q1とQ2とが電源電圧Eを分担しているため、スイッチ素子Q2の両端の電圧が0Vに向けて低下していくと、スイッチ素子Q1の両端の電圧が電源電圧Eに向けて直線的に上昇していく。従ってスイッチ素子Q1がターンオフする過程でその両端の電圧の上昇の傾きを緩和することができ、スイッチ素子Q1をソフトスイッチングによりターンオフすることができる。またスイッチ素子Q2の両端の電圧が直線的に低下して0VになるとダイオードD2の逆バイアスが解除されるため、ダイオードD2を通して順方向電流が流れ、スイッチ素子Q2の両端の電圧がほぼ0Vにされる。この状態でスイッチ素子Q2に駆動信号S2を与えることによりスイッチ素子Q2をZVS及びZCSで(ソフトスイッチングにより)ターンオンすることができ、スイッチ素子Q2とスイッチ素子Q4とを同時に導通させる状態に移行することができる。
次いで制御相のレグ3の上アームのスイッチ素子Q3をオン状態にするに先だって、スイッチ素子Q4に与えていた駆動信号S4を消滅させてスイッチ素子Q4のターンオフ過程を開始させると、インダクタLs及びトランスTrの励磁インダクタンスに蓄積されている電磁エネルギにより、インダクタLs→トランスの一次コイルW1→第2のキャパシタC6→第1のキャパシタC5→インダクタLsの経路で第2のキャパシタC6と第1のキャパシタC5とが充電され、回路のインダクタンスに蓄積されている電磁エネルギがスナバキャパシタC5,C6に吸収される。トランスTrの二次側では、二次コイルW2の第1のコイル部分W21→ダイオードDr1→インダクタLo→フィルタ回路の静電容量Co及び負荷Ro→第1のコイル部分W21の経路で負荷電流が流れる。このとき流れるキャパシタC6,C5の充電電流(トランスの一次電流)は、トランスTrの二次コイルに流れる負荷電流によりトランスTrの一次側に誘起する電流に、トランスTrの励磁電流が重畳された電流である。インダクタLoに蓄積された電磁エネルギは大きく、インダクタLoは電流源と見なすことができるため、トランスの一次コイルW1の両端の電圧はほぼ電源電圧Eを保ち、キャパシタC6及びC5の両端の電圧はほぼ電源電圧Eまで充電される。
キャパシタC6及びC5の充電は、スイッチ素子Q4のターンオフの進行に伴って進行していくため、オン状態にあるスイッチQ2を通してスナバキャパシタC6及びC5の直列回路が並列接続されているスイッチ素子Q4の両端の電圧は直線的に上昇していく。従って、スイッチ素子Q4がターンオフする過程で該スイッチ素子Q4の両端の電圧の変化の傾きを緩和することができ、スイッチ素子Q4をソフトスイッチングによりターンオフすることができる。スイッチ素子Q4の両端の電圧が電源電圧に向けて上昇していくと、スイッチ素子Q4と共に電源電圧Eを負担しているスイッチ素子Q3の両端の電圧が0Vに向けて低下していく。従ってスイッチ素子Q3の両端の電圧が0Vになっている状態でスイッチ素子S3に駆動信号S3を与えることによりスイッチ素子Q3のZVS及びZCSでターンオンすることができ、スイッチ素子Q2とQ3とが導通した状態に移行させることができる。
スイッチ素子Q2とQ3とが導通した状態では、電源電圧Eによりスイッチ素子Q3とQ2とを通してスナバキャパシタC6及びC5がE/2まで充電され、スイッチ素子Q4の両端に並列接続されている帰還ダイオードD4がスナバキャパシタC6及びC5の直列回路の両端の電圧Eにより逆バイアスされる。この状態で、スイッチ素子Q1及びQ4を導通させる状態に移行するために、基準相のレグの下アームのスイッチ素子Q2に与えていた駆動信号S2を消滅させてスイッチ素子Q2のターンオフ過程を開始させると、第1及び第2のキャパシタC5及びC6が、キャパシタC6→トランスの一次コイルW1→インダクタLs→キャパシタC5→キャパシタC6の経路と、キャパシタC6→帰還ダイオードD3→直流電源1→帰還ダイオードD2→キャパシタC5→キャパシタC6の経路とを通して放電する。これにより第1のキャパシタC5と第2のキャパシタC6との直列回路の両端の電圧が直線的に低下していき、第1のキャパシタC5と第2のキャパシタC6との直列回路がスイッチ素子Q3を通して並列接続されているスイッチ素子Q1の両端の電圧が0Vに向けて直線的に低下していく。
基準相のレグ2においては、スイッチ素子Q1とQ2とが電源電圧Eを分担しているため、スイッチ素子Q1の両端の電圧が0Vに向けて低下していくと、スイッチ素子Q2の両端の電圧が電源電圧Eに向けて直線的に上昇していく。従ってスイッチ素子Q2の両端の電圧の上昇の傾きを緩和することができ、スイッチ素子Q2をソフトスイッチングによりターンオフすることができる。またスイッチ素子Q1の両端の電圧が直線的に低下して0VになるとダイオードD1の逆バイアスが解除されるため、ダイオードD1を通して順方向電流が流れ、スイッチ素子Q1の両端の電圧がほぼ0Vにされる。この状態でスイッチ素子Q1に駆動信号S1を与えることによりスイッチ素子Q1をZVS及びZCSでターンオンすることができ、スイッチ素子Q1とスイッチ素子Q3とを同時に導通させる状態に移行することができる。
次いで制御相のレグ3の下アームのスイッチ素子Q4をオン状態にするに先だって、スイッチ素子Q3に与えていた駆動信号S3を消滅させてスイッチ素子Q3のターンオフ過程を開始させると、インダクタLs及びトランスTrの励磁インダクタンスに蓄積されている電磁エネルギにより、インダクタLs→第1のキャパシタC5→第2のキャパシタC6→トランスの一次コイルW1→インダクタLsの経路で第1のキャパシタC5と第2のキャパシタC6とが充電され、回路のインダクタンスに蓄積されている電磁エネルギがスナバキャパシタC5,C6に吸収される。また第1及び第2のキャパシタC5及びC6が充電されると、第1及び第2のキャパシタC5及びC6の直列回路がスイッチ素子Q1を通して並列接続されているスイッチ素子Q3の両端の電圧が上昇していき、スイッチ素子Q3がソフトスイッチングによりターンオフする。
制御相のレグ3においては、スイッチ素子Q3とQ4とが電源電圧Eを負担しているため、スイッチ素子Q3の両端の電圧が電源電圧Eに向けて上昇していくと、スイッチ素子Q4の両端の電圧が0Vに向けて低下していく。スイッチ素子Q4の両端の電圧が0Vになっているときにスイッチ素子Q4に駆動信号S4を与えることにより、スイッチ素子Q4をZVS及びZVCでターンオンさせて、スイッチ素子Q1とQ4とを同時に導通した状態にすることができる。
図1に示した実施形態において、負荷電流が設定値を超える重負荷時においては、スイッチ制御部5が容量切換えスイッチQ5をオン状態にする。容量切換えスイッチQ5がオン状態にあるときには、第1のキャパシタC5が基準相のレグの下アームのスイッチQ2に並列に接続され、第2のキャパシタC6が制御相のレグの下アームのスイッチQ4に並列に接続される。容量切換えスイッチQ5がオン状態にあるときの図1に示されたDC−DCコンバータの動作を説明すると下記の通りである。
基準相のレグ2の上アームのスイッチ素子Q1及び制御相のレグ3の下アームのスイッチ素子Q4にそれぞれ駆動信号S1及びS4が与えられてこれらのスイッチ素子が導通している状態では、第1のキャパシタC5が直流電源1の電圧Eにより充電されており、第1のキャパシタC5の電圧Eによりスイッチ素子Q2の両端に接続された帰還ダイオードD2が逆バイアスされている。またスイッチ素子Q4がオン状態にあるため、第2のキャパシタC6の両端の電圧は略0Vに保たれている。
この状態から、基準相のレグ2の下アームのスイッチ素子Q2と制御相のレグ3の上アームのスイッチ素子Q3とを導通させる状態に移行するために、スイッチ素子Q1に与えていた駆動信号S1を消滅させてスイッチ素子Q1のターンオフ過程を開始させると、第1のキャパシタC5が、第1のキャパシタC5→インダクタLs→トランスの一次コイルW1→スイッチ素子Q4→第1のキャパシタC5の回路と、第1のキャパシタC5→ダイオードD1→直流電源1→第1のキャパシタC5の回路とを通して放電する。これにより第1のキャパシタC5の両端の電圧が直線的に低下していき、第1のキャパシタC5が並列接続されているスイッチ素子Q2の両端の電圧が0Vに向けて直線的に低下していく。基準相のレグ2においては、スイッチ素子Q1とQ2とが電源電圧Eを分担しているため、スイッチ素子Q2の両端の電圧が0Vに向けて低下していくと、スイッチ素子Q1の両端の電圧が電源電圧Eに向けて直線的に上昇していく。従ってスイッチ素子Q1の両端の電圧の上昇の傾きを緩和することができ、スイッチ素子Q1をZVSでターンオフすることができる。またスイッチ素子Q2の両端の電圧が直線的に低下して0VになるとダイオードD2の逆バイアスが解除されるため、ダイオードD2を通して順方向電流が流れ、スイッチ素子Q2の両端の電圧がほぼ0Vにされる。この状態でスイッチ素子Q2に駆動信号S2を与えることによりスイッチ素子Q2をZVS及びZCSでターンオンすることができ、スイッチ素子Q2とスイッチ素子Q4とが導通した状態に移行することができる。
次いで制御相のレグ3の上アームのスイッチ素子Q3をオン状態にするに先だって、スイッチ素子Q4のターンオフ過程を開始させると、インダクタLs及びトランスTrの励磁インダクタンスに蓄積されている電磁エネルギにより、インダクタLs→トランスの一次コイルW1→第2のキャパシタC6→帰還ダイオードD2→インダクタLsの経路で第2のキャパシタC6が充電され、回路のインダクタンスに蓄積されている電磁エネルギがスナバキャパシタC6に吸収される。トランスTrの二次側では、二次コイルW2の第1のコイル部分W21→ダイオードDr1→インダクタLo→フィルタ回路の静電容量Co及び負荷Ro→第1のコイル部分W21の経路で負荷電流が流れる。このとき流れるキャパシタC6の充電電流(トランスの一次電流)は、トランスTrの二次コイルに流れる負荷電流によりトランスTrの一次側に誘起する電流に、トランスTrの励磁電流が重畳された電流である。インダクタLoに蓄積された電磁エネルギは大きく、インダクタLoは電流源と見なすことができるため、トランスの一次コイルW1の両端の電圧はほぼ電源電圧Eに保たれ、スナバキャパシタC6の両端の電圧はほぼ電源電圧Eまで充電される。
スナバキャパシタC6の充電は、スイッチ素子Q4のターンオフの進行に伴って進行していくため、キャパシタC6が並列接続されているスイッチ素子Q4の両端の電圧は直線的に上昇していき、スイッチ素子Q4はソフトスイッチングによりターンオフする。スイッチ素子Q4の両端の電圧が電源電圧に向けて上昇していくと、スイッチ素子Q4と共に電源電圧Eを負担しているスイッチ素子Q3の両端の電圧が0Vに向けて低下していく。スイッチ素子Q3の両端の電圧が0VになるとダイオードD3の逆バイアスが解除されるため、ダイオードD3を通して順方向電流が流れるようになり、スイッチ素子Q3の両端の電圧がほぼ0Vに保たれる。スイッチ素子Q3の両端の電圧が0Vになっている状態でスイッチ素子S3に駆動信号S3を与えることによりスイッチ素子Q3をZVS及びZCSでターンオンすることができ、スイッチ素子Q2とQ3とが同時に導通した状態に移行させることができる。
スイッチ素子Q2とQ3とが導通した状態では、電源電圧Eによりスイッチ素子Q3を通してスナバキャパシタC6が充電され、スイッチ素子Q4の両端に並列接続されている帰還ダイオードD4がスナバキャパシタC6の両端の電圧Eにより逆バイアスされる。またスイッチ素子Q2がオン状態にあるため、第1のキャパシタC5の両端電圧はほぼ0Vである。この状態で、スイッチ素子Q1及びQ4を同時に導通させる状態に移行するために、基準相のレグの下アームのスイッチ素子Q2に与えていた駆動信号S2を消滅させてスイッチ素子Q2のターンオフ過程を開始させると、第1のキャパシタC5が、インダクタLs→キャパシタC5→直流電源1→スイッチ素子Q3→トランスの一次コイルW1→インダクタLsの経路で充電されるため、第1のキャパシタC5及びスイッチ素子Q2の両端の電圧が電源電圧Eに向けて直線的に上昇していく。これによりスイッチ素子Q2がソフトスイッチングによりターンオフする。スイッチ素子Q2の両端の電圧が電源電圧Eに向けて上昇していくと、スイッチ素子Q2と共に電源電圧を負担しているスイッチ素子Q1の両端の電圧が0Vに向けて下降していく。スイッチ素子Q1の両端の電圧が0Vになると帰還ダイオードD1の逆バイアスが解除されるため、帰還ダイオードD1を通して電流が流れるようになり、スイッチ素子Q1の両端の電圧がほぼ0Vになる。この状態でスイッチ素子Q1に駆動信号S1を与えることによりスイッチ素子Q1をソフトスイッチングによりターンオンさせることができる。
次いで、スイッチ素子Q4をオン状態にするに先だってスイッチ素子Q3をオフ状態にするためにスイッチ素子Q3に与えていた駆動信号S3を消滅させると、スイッチ素子Q3のターンオフ過程が開始される。スイッチ素子Q3がターンオフ過程に入ると、第2のキャパシタC6が、第2のキャパシタC6→トランスの一次コイルW1→インダクタLs→帰還ダイオードD1→直流電源1→第2のキャパシタC6の経路と、第2のキャパシタC6→帰還ダイオードD3→直流電源1→第2のキャパシタC6の経路とで放電し、第2のキャパシタC6及びスイッチ素子Q4の両端の電圧が0Vに向けて低下していく。スイッチ素子Q4の両端の電圧が低下していくと、スイッチ素子Q4と共に電源電圧Eを負担しているスイッチ素子Q3の両端の電圧が電源電圧Eに向けて直線的に上昇していき、スイッチ素子Q3がソフトスイッチングによりターンオフする。
第2のキャパシタC6の放電が完了して第2のキャパシタC6の両端の電圧が0Vになると、帰還ダイオードD4の逆バイアスが解除されて帰還ダイオードD4に電流が流れるようになるため、スイッチ素子Q4の両端の電圧がほぼ0Vになる。この状態でスイッチ素子Q4に駆動信号S4を与えることにより、スイッチ素子Q4をソフトスイッチングによりをオン状態にして、スイッチ素子Q1とQ4とが導通した状態に移行させることができる。
上記のように、図1に示された実施形態においては、容量切換えスイッチQ5がオフ状態にある軽負荷時においては、スイッチ素子Q1ないしQ4のソフトスイッチングを可能にする働きをするスナバキャパシタの実効静電容量が、直列接続された第1及び第2のキャパシタC5及びC6の合成静電容量C5・C6/(C5+C6)となり、スナバキャパシタの実効静電容量が小さくなる。そのため、回路のインダクタに蓄積されている電磁エネルギが少なくなる軽負荷時においてもスナバキャパシタの充放電を完全に行わせて、スイッチ素子Q1ないしQ4のソフトスイッチングによるターンオフ動作とターンオン動作とを確実に行わせて、DCーDCコンバータの効率を向上させることができる。
また負荷電流が設定値を超える重負荷時には、第1のキャパシタC5及び第2のキャパシタC6がそれぞれ基準相のレグ2の下アームのスイッチ素子Q2及び制御相のレグ3の下アームのスイッチ素子Q4に並列接続された状態で充放電されることにより、各スイッチ素子をソフトスイッチングによりオンオフするためのスナバキャパシタとして働くので、スナバキャパシタの静電容量を重負荷時に見合った大きさとして、各スイッチ素子のソフトスイッチングを支障なく行わせることができる。
上記のように、本発明に係るDCーDCコンバータにおいては、基準相及び制御相の各レグの上下のアームのスイッチ素子のスイッチングを行う際に、第1及び第2のキャパシタC5及びC6の充放電により、各スイッチ素子の両端の電圧の変化の傾きを緩和してソフトスイッチングを行うため、基本的にはスイッチ素子Q1ないしQ4に対して並列に外付けのスナバキャパシタを接続することを必要としない。そのため、図1においては、図11に示されたスナバキャパシタC1〜C4の図示が省略されている。
スイッチ素子Q1ないしQ4の両端にスナバキャパシタを接続しない場合でも、通常はスイッチ素子Q1ないしQ4の両端間に存在する寄生静電容量が、スイッチ素子Q1ないしQ4のスイッチングを行う際にそれぞれの両端の電圧変化を緩和するスナバキャパシタとして働く。特にスイッチ素子としてMOSFETを用いる場合には、ドレインソース間に存在する比較的大きな寄生静電容量がスナバキャパシタとして効果的に働く。
上記のように、本発明においては、基本的には、スイッチ素子Q1ないしQ4の両端にスナバキャパシタを接続することを要しないが、重負荷時に各スイッチ素子のソフトスイッチングを確実に行わせるにはスナバキャパシタの静電容量が不足する場合など、特に必要がある場合に、スイッチ素子Q1〜Q4の両端に外付けのスナバキャパシタC1〜C4を接続することを妨げない。スイッチ素子Q1〜Q4の両端にそれぞれスナバキャパシタC1〜C4を並列接続した場合の回路構成を図2に示し、スイッチ素子Q1〜Q4の両端にそれぞれスナバキャパシタC1〜C4が並列接続されている場合の動作説明図を図4ないし図10に示した。ここで、容量切換えスイッチQ5がオフ状態にあるものとして、図4ないし図10に示された動作を説明する。
動作1(図12の時刻t0の直前の期間の動作)
図12の時刻t0の直前の期間においては、スイッチ素子Q1及びQ4に駆動信号S1及びS4が与えられていて、スイッチ素子Q1とQ4とがオン状態にある。このときトランスTrの一次側では、図4に示すように、直流電源1→スイッチ素子Q1→インダクタLs→トランスの一次コイルW1→スイッチ素子Q4→直流電源1の経路で一次電流I1が流れる。またトランスTrの二次側では、二次コイルW2の第1のコイル部分W21→ダイオードDr1→インダクタLo→フィルタ回路の静電容量Co及び負荷Ro→第1のコイル部分W21の経路で負荷電流が流れる。このとき、インダクタLs及Loに電流が流れるため、これらのインダクタに電磁エネルギが蓄積される。また第1及び第2のキャパシタC5及びC6が直流電源1の電圧Eにより充電されており、第1及び第2のキャパシタC5及びC6の直列回路の両端の電圧によりスイッチ素子Q2の両端に接続された帰還ダイオードD2が逆バイアスされている。C5=C6=Cとした場合、キャパシタC5及びC6はE/2まで充電されている。
動作2(時刻t0〜t1の期間の動作)
次に図12の時刻t0で、基準相のレグの上アームのスイッチ素子Q1をオフ状態にするために駆動信号S1がゼロにされると、スイッチ素子Q1のターンオフ過程が開始される。このとき図5に示すように、スイッチ素子Q1に並列接続されているスナバキャパシタC1が、直流電源1の出力電圧Eと、インダクタLs及びトランスの励磁インダクタンスに蓄積された電磁エネルギとにより、直流電源1→スナバキャパシタC1→インダクタLs→トランスの一次コイルW1→スイッチ素子Q4→直流電源1の経路で充電され、回路のインダクタンスに蓄積されている電磁エネルギがスナバキャパシタC1に吸収される。
また第1及び第2のキャパシタC5及びC6が、第1のキャパシタC5→インダクタLs→トランスの一次コイルW1→第2のキャパシタC6→第1のキャパシタC5の回路と、第1のキャパシタC5→ダイオードD1→直流電源1→ダイオードD4→第2のキャパシタC6→第1のキャパシタC5の回路とを通して放電していくため、第1のキャパシタC5と第2のキャパシタC6との直列回路の両端の電圧が直線的に低下していき、第1のキャパシタC5と第2のキャパシタC6との直列回路がスイッチ素子Q4を通して並列接続されているスイッチ素子Q2の両端の電圧が0Vに向けて直線的に低下していく。
トランスTrの二次側では、二次コイルW2の第1のコイル部分W21→ダイオードDr1→インダクタLo→フィルタ回路の静電容量Co及び負荷Ro→第1のコイル部分W21の経路で負荷電流が流れる。このとき流れるトランスの一次電流I1は、トランスTrの二次コイルに流れる負荷電流によりトランスTrの一次側に誘起する電流に、トランスTrの励磁電流と、第1及び第2のキャパシタC5及びC6の放電電流とが重畳された電流である。このときインダクタLoに蓄積された電磁エネルギは大きく、インダクタLoは電流源と見なすことができるため、一次電流I1はほぼ一定値を示す。
ターンオフさせる基準相のレグ2の上アームのスイッチ素子Q1に並列接続されたスナバキャパシタC1は、スイッチ素子Q1のターンオフの進行に伴って徐々に充電されていき、第1及び第2のキャパシタC5及びC6の放電に伴ってスイッチ素子Q2の両端の電圧が徐々に低下していくため、スイッチ素子Q1の両端の電圧VQ1は図12(F)に示すように直線的に上昇していく。
上記のように、スイッチ素子Q1がターンオフするt0〜t1の期間において、スナバキャパシタC1の両端の電圧VQ1は、一定の傾きで直線的に上昇していき、スイッチ素子Q1の両端の電圧VQ1も図12(F)に破線で示されたように同じ傾きで直線的に上昇していくため、スイッチ素子Q1がターンオフする際にその両端の電圧の上昇が緩和され、スイッチ素子Q1がソフトスイッチングでターンオフする。
上記のように、オフ状態にされる基準相2のレグの上アームのスイッチ素子Q1に並列に接続されたスナバキャパシタC1が充電されることにより、スイッチ素子Q1に並列接続されているダイオードD1が逆バイアスされて、該ダイオードD1を通して電流が流れないようにされる。
またスナバキャパシタC1が充電される際に、基準相のレグ2の下アームのスイッチ素子(次にターンオンさせるスイッチ素子)Q2に並列に接続されたスナバキャパシタC2と、直列に接続された第1及び第2のキャパシタC5及びC6とに蓄積されている電荷が、キャパシタC2とキャパシタC5及びC6の合成静電容量→インダクタLs→トランスの一次コイルW1→制御相のレグの下アームのスイッチ素Q4→キャパシタC2とキャパシタC5及びC6との経路で放電する。これにより、次にターンオンさせる基準相のレグの下アームのスイッチ素子Q2の両端の電圧VQ2が直線的に低下していく。
動作3(t1〜t2の期間の動作)
時刻t1でスナバキャパシタC1の充電と、スナバキャパシタC2と第1及び第2のキャパシタC5及びC6の放電とが完了し、スイッチ素子Q2の両端の電圧がゼロになると、スイッチ素子Q2に逆並列接続された帰還ダイオードD2の逆バイアスが解除されるため、図6に示されるように、インダクタLsとトランスTrの励磁インダクタンスとに蓄積されたエネルギにより、一次コイルW1→スイッチ素子Q4→ダイオードD2→インダクタLs→ 一次コイルW1の経路で、ダイオードD2に順方向電流が流れるようになる。この期間も、トランスTrの二次側では、二次コイルW2の第1のコイル部分W21→ダイオードDr1→インダクタLo→フィルタ回路の静電容量Co及び負荷Ro→第1のコイル部分W21の経路で負荷電流が流れる。ダイオードD2に流れる順方向電流は、トランスTrの二次コイルを通して流れている負荷電流によりトランスの一次コイルに誘起する電流に、トランスTrの励磁電流が重畳された電流(トランスの一次電流I1)である。このようにダイオードD2に順方向電流が流れることにより、次にターンオンさせる基準相のレグ2の下アームのスイッチ素子Q2の両端の電圧がほぼゼロにされ、駆動信号S2が与えられたスイッチ素子Q2は、電流がほぼゼロの状態でターンオンする。これによりスイッチ素子Q2のゼロ電圧スイッチング(ZVS)及びゼロ電流スイッチング(ZCS:Zero Current Switching)が達成される。
動作4(t2〜t3の期間の動作)
時刻t2でスイッチ素子Q4に与えていた駆動信号S4(図12D)を消滅させると、スイッチ素子Q4のターンオフ過程が開始されるため、インダクタLs及びトランスTrの励磁インダクタンスに蓄積されている電磁エネルギにより、図7に示すように、一次コイルW1→スナバキャパシタC4→ダイオードD2及びスイッチ素子Q2→インダクタLs→ 一次コイルW1の経路でスナバキャパシタC4が充電されるとともに、インダクタLs→ 一次コイルW1→第2のキャパシタC6→第1のキャパシタC5→インダクタLsの経路で第2のキャパシタC6と第1のキャパシタC5とが充電される。従って、スイッチ素子Q4の両端の電圧VQ4が0Vから電源電圧Eに向けて直線的に上昇していく。その結果、スイッチ素子Q4がターンオフする過程でその両端の電圧の変化が緩和され、スイッチ素子Q4がソフトスイッチングによりターンオフする。またトランスTrの二次側では、二次コイルの第1のコイル部分W21→ダイオードDr1→インダクタLo→負荷Ro及びキャパシタCo→第1のコイル部分W21の閉回路を流れる負荷電流IDr1が時刻t2から減少していく。
またスイッチ素子Q4がターンオフする過程で、制御相の上アームのスイッチ素子Q3に並列接続されたスナバキャパシタC3が、スナバキャパシタC3→直流電源1→逆バイアスが解除されている基準相のレグのダイオードD2及びスイッチ素子Q2→インダクタLs→トランスの一次コイルW1→スナバキャパシタC3の経路で放電するため、スイッチ素子Q3の両端の電圧VQ3がほぼ直線的に低下していく。時刻t3でスナバキャパシタC3の放電が完了すると、ダイオードD3の逆バイアスが解除されるため、インダクタLsとトランスTrの励磁インダクタンスとに蓄積されている電磁エネルギにより、トランスの一次コイルW1→ダイオードD3→直流電源1→ダイオードD2→インダクタLs→トランスの一次コイルW1の経路でダイオードD3に順方向電流が流れる。ダイオードD3に順方向電流が流れることにより、スイッチ素子Q3の両端の電圧VQ3がほぼゼロにされる。この状態でスイッチ素子Q3に駆動信号S3を与えることにより、スイッチ素子Q3を電流がほぼゼロの状態でターンオンさせ、スイッチ素子Q3のゼロ電流スイッチング(ZCS:Zero Current Switching)を達成する。これにより基準相のレグの下アームのスイッチ素子Q2と制御相のレグの上アームのスイッチ素子Q3とを同時に導通させた状態にする。
動作5(時刻t3〜t4の期間の動作)
図12(H)に示すように、時刻t3でスナバキャパシタC3の放電が完了して制御相の上アームのスイッチ素子Q3の両端の電圧VQ3がゼロになると、ダイオードD3の逆バイアスが解除されてダイオードD3が導通し、インダクタLsとトランスの励磁インダンクタンスとに蓄積された電磁エネルギにより、図8に示すように、インダクタLs→ 一次コイルW1→ダイオードD3→直流電源1→スイッチ素子Q2及びダイオードD2→インダクタLsの経路で電流が流れる。ダイオードD3が導通している期間の時刻t4でスイッチ素子Q3に駆動信号S3が与えられると、スイッチ素子Q3はZVSでターンオンする。
動作6(時刻t4〜t5の期間の動作)
時刻t4でスイッチ素子Q3及びQ2がオン状態になると、図9に示すように、直流電源1→スイッチ素子Q3→トランスの一次コイルW1→インダクタLs→スイッチ素子Q2→直流電源1の経路で一次電流が流れる。また電源電圧Eによりスイッチ素子Q3とQ2とを通してスナバキャパシタC6及びC5がE/2まで充電され、スイッチ素子Q4の両端に並列接続されている帰還ダイオードD4がスナバキャパシタC6及びC5の直列回路の両端の電圧Eにより逆バイアスされる。このときダイオードDr1にトランスTrの二次側電圧2E・(n2/n1)が逆方向に印加され、ダイオードDr1を流れる電流IDr1が減少する。またトランスTrの二次側電圧2E・(n2/n1)がダイオードDr2に順方向に印加されるため、ダイオードDr2を流れる電流IDr2が増加する。ダイオードDr1を流れる電流IDr1がゼロになると、ダイオードDr1はターンオフする。
動作7(時刻t5〜t6の期間の動作)
図10に示すように、スイッチ素子Q2とQ3がオン状態を保って、直流電源1→スイッチ素子Q3→トランスの一次コイルW1→インダクタLs→スイッチ素子Q2→直流電源1の経路で一次電流が流れ、トランスTrの二次コイルの第2のコイル部分W22→ダイオードDr2→インダクタLo→負荷Ro及びキャパシタCo→第2のコイル部分W22の経路で負荷電流が流れて、負荷Roに電力が供給される。この間にトランスの一次側のインダクタLs、トランスTrの励磁インダクタンス及びフィルタ回路FのインダクタLoに電磁エネルギが蓄積される。またスイッチ素子Q2とQ3とが導通している状態では、電源電圧Eによりスイッチ素子Q3とQ2とを通して第1及び第2のキャパシタC5及びC6がE/2まで充電され、スイッチ素子Q4の両端に並列接続されている帰還ダイオードD4がキャパシタC5及びC6の直列回路の両端の電圧Eにより逆バイアスされる。
図2に示されたDC−DCコンバータは、半周期毎に上記と同様の動作を繰り返して、フルブリッジインバータINVにより、直流電源1の出力電圧Eを交流電圧Vcdに変換し、この交流電圧をトランスTrに入力して変成された交流電圧に変換する。またこの交流電圧を整流回路Recにより両波整流して直流電圧Vrに変換した後、フィルタ回路Fにより直流電圧Vrからリップルを除去し、負荷Roに平滑な直流電圧Eoを印加する。負荷に与える直流電圧の大きさは、基準相のレグ2の各スイッチ素子をオン状態にするタイミングと、基準相のレグ2の各スイッチ素子の対角位置にある制御相のレグのスイッチ素子をオン状態にするタイミングとの間の位相角αを0°ないしほぼ180°の範囲で変化させることにより制御される。
図2に示した実施形態において、負荷電流が負荷電流設定値設定手段6により設定された設定値を超えていて、容量切換えスイッチQ5がオン状態にあるときには、第1のキャパシタC5が基準相のレグの下アームのスイッチQ2に並列に接続され、第2のキャパシタC6が制御相のレグの下アームのスイッチQ4に並列に接続される。容量切換えスイッチQ5がオン状態にあるときに、図2に示されたDC−DCコンバータは下記の動作を行う。
基準相のレグ2の上アームのスイッチ素子Q1及び制御相のレグ3の下アームのスイッチ素子Q4にそれぞれ駆動信号S1及びS4が与えられてこれらのスイッチ素子が導通している状態では、スナバキャパシタC2及び第1のキャパシタC5が直流電源1の電圧Eにより充電されており、スナバキャパシタC2及び第1のキャパシタC5の並列回路の両端の電圧Eによりスイッチ素子Q2の両端に接続された帰還ダイオードD2が逆バイアスされている。またスイッチ素子Q4がオン状態にあるため、第2のキャパシタC6の両端の電圧及び第2のキャパシタC6の両端電圧は略0Vに保たれている。
この状態から、基準相のレグ2の下アームのスイッチ素子Q2と制御相のレグ3の上アームのスイッチ素子Q3とを導通させる状態に移行するために、スイッチ素子Q1に与えていた駆動信号S1を消滅させてスイッチ素子Q1のターンオフ過程を開始させると、第1のキャパシタC5及びスナバキャパシタC2が電源1から切り離されるため、第1のキャパシタC5及びスナバキャパシタC2が、第1のキャパシタC5及びスナバキャパシタC2→インダクタLs→トランスの一次コイルW1→スイッチ素子Q4→第1のキャパシタC5及びスナバキャパシタC2の回路と、第1のキャパシタC5及びスナバキャパシタC2→ダイオードD1→直流電源1→第1のキャパシタC5及びスナバキャパシタC2の回路とを通して放電する。これにより第1のキャパシタC5及びスナバキャパシタC2の両端の電圧が直線的に低下していき、第1のキャパシタC5及びスナバキャパシタC2が並列接続されているスイッチ素子Q2の両端の電圧が0Vに向けて直線的に低下していく。
基準相のレグ2においては、スイッチ素子Q1とQ2とが電源電圧Eを分担しているため、スイッチ素子Q2の両端の電圧が0Vに向けて低下していくと、スイッチ素子Q1の両端の電圧が電源電圧Eに向けて直線的に上昇していき、スナバキャパシタC1が充電されていく。従ってスイッチ素子Q1の両端の電圧の上昇の傾きを緩和することができ、スイッチ素子Q1をソフトスイッチングによりターンオフすることができる。またスイッチ素子Q2の両端の電圧が直線的に低下して0VになるとダイオードD2の逆バイアスが解除されるため、ダイオードD2を通して順方向電流が流れ、スイッチ素子Q2の両端の電圧がほぼ0Vにされる。この状態でスイッチ素子Q2に駆動信号S2を与えることによりスイッチ素子Q2をZVS及びZCSで(ソフトスイッチングにより)ターンオンすることができ、スイッチ素子Q2とスイッチ素子Q4とが導通した状態に移行することができる。
次いで制御相のレグ3の上アームのスイッチ素子Q3をオン状態にするに先だって、スイッチ素子Q4のターンオフ過程を開始させると、インダクタLs及びトランスTrの励磁インダクタンスに蓄積されている電磁エネルギにより、インダクタLs→トランスの一次コイルW1→第2のキャパシタC6及びスナバキャパシタC4→帰還ダイオードD2及びスイッチ素子Q2→インダクタLsの経路で第2のキャパシタC6及びスナバキャパシタC4が充電され、回路のインダクタンスに蓄積されている電磁エネルギが第2のキャパシタC6及びスナバキャパシタC4に吸収される。トランスTrの二次側では、二次コイルW2の第1のコイル部分W21→ダイオードDr1→インダクタLo→フィルタ回路の静電容量Co及び負荷Ro→第1のコイル部分W21の経路で負荷電流が流れる。このとき流れるキャパシタC6及びスナバキャパシタC4の充電電流(トランスの一次電流)は、トランスTrの二次コイルに流れる負荷電流によりトランスTrの一次側に誘起する電流に、トランスTrの励磁電流が重畳された電流である。インダクタLoに蓄積された電磁エネルギは大きいため、キャパシタC6及びスナバキャパシタC4の両端の電圧はほぼ電源電圧Eまで充電される。
第2のキャパシタC6及びスナバキャパシタC4の充電は、スイッチ素子Q4のターンオフの進行に伴って進行していくため、キャパシタC6及びC4が並列接続されているスイッチ素子Q4の両端の電圧は直線的に上昇していき、スイッチ素子Q4のソフトスイッチングによるターンオフが実現される。スイッチ素子Q4の両端の電圧が電源電圧に向けて上昇していくと、スイッチ素子Q4と共に電源電圧Eを負担しているスイッチ素子Q3の両端の電圧が0Vに向けて低下していき、スナバキャパシタC3が、キャパシタC3→直流電源1→帰還ダイオードD2及びスイッチ素子Q2→インダクタLs→トランスの一次コイルW1→スナバキャパシタC3の経路で放電していく。従ってスイッチ素子Q3の両端の電圧が0Vに向けて低下していき、スイッチ素子Q3の両端の電圧が0Vになっている状態でスイッチ素子S3に駆動信号S3を与えることによりスイッチ素子Q3のZVS及びZCSでのターンオンを実現することができる。これにより、スイッチ素子Q2とQ3とを同時に導通させる状態に移行させることができる。
スイッチ素子Q2とQ3とが同時に導通した状態では、電源電圧Eによりスイッチ素子Q3を通して第2のキャパシタC6及びスナバキャパシタC4が充電され、スイッチ素子Q4の両端に並列接続されている帰還ダイオードD4が第2のキャパシタC6及びスナバキャパシタC4の両端の電圧Eにより逆バイアスされる。またスイッチ素子Q2がオン状態にあるため、第1のキャパシタC5の両端電圧はほぼ0Vである。この状態で、スイッチ素子Q1及びQ4を導通させる状態に移行するために、基準相のレグの下アームのスイッチ素子Q2に与えていた駆動信号S2を消滅させてスイッチ素子Q2のターンオフ過程を開始させると、第1のキャパシタC5及びスナバキャパシタC2が、インダクタLs→第1のキャパシタC5及びスナバキャパシタC2→直流電源1→スイッチ素子Q3→ 一次コイルW1→インダクタLsの経路で充電されるため、スイッチ素子Q2の両端の電圧が電源電圧Eに向けて直線的に上昇していく。これによりスイッチ素子Q2をソフトスイッチングによりターンオフすることができる。
スイッチ素子Q2の両端の電圧が電源電圧Eに向けて上昇していくと、スイッチ素子Q2と共に電源電圧を負担しているスイッチ素子Q1の両端の電圧が0Vに向けて下降していき、スナバキャパシタC1がスイッチ素子Q3→一次コイルW1→インダクタLs→スナバキャパシタC1の経路で放電していく。スイッチ素子Q1の両端の電圧が0Vになると帰還ダイオードD1の逆バイアスが解除されるため、帰還ダイオードD1を通して電流が流れるようになり、スイッチ素子Q1の両端の電圧がほぼ0Vになる。この状態でスイッチ素子Q1に駆動信号S1を与えることによりスイッチ素子Q1をソフトスイッチングによりターンオンさせることができる。
次いで、スイッチ素子Q4をオン状態にするに先だってスイッチ素子Q3をオフ状態にするためにスイッチ素子Q3に与えていた駆動信号S3を消滅させると、スイッチ素子Q3のターンオフ過程が開始される。スイッチ素子Q3のターンオフ過程が開始されると、第2のキャパシタC6及びスナバキャパシタC4が、第2のキャパシタC6及びスナバキャパシタC4→トランスの一次コイルW1→インダクタLs→帰還ダイオードD1→直流電源1→第2のキャパシタC6及びスナバキャパシタC4の経路と、第2のキャパシタC6及びスナバキャパシタC4→帰還ダイオードD3→直流電源1→第2のキャパシタC6及びスナバキャパシタC4の経路とで放電し、スイッチ素子Q4の両端の電圧が0Vに向けて低下していく。スイッチ素子Q4の両端の電圧が低下していくと、スイッチ素子Q4と共に電源電圧Eを負担しているスイッチ素子Q3の両端の電圧が電源電圧Eに向けて直線的に上昇していき、スナバキャパシタC3が充電されていく。従ってスイッチ素子Q3がソフトスイッチングによりターンオフする。
第2のキャパシタC6及びスナバキャパシタC4の放電が完了して第2のキャパシタC6及びスナバキャパシタC4の両端の電圧が0Vになると、帰還ダイオードD4の逆バイアスが解除されて帰還ダイオードD4に電流が流れるようになるため、スイッチ素子Q4の両端の電圧がほぼ0Vになる。この状態でスイッチ素子Q4に駆動信号S4を与えることにより、スイッチ素子Q4をソフトスイッチングによりをオン状態にして、スイッチ素子Q1とQ4とを同時に導通させる状態に移行させることができる。
上記の各実施形態では、第1のキャパシタC5と第2のキャパシタC6との接続点を容量切換えスイッチQ5を通してインバータの第2の入力端子bに接続しているが、図3に示したように、第1のキャパシタC5と第2のキャパシタC6との接続点を容量切換えスイッチQ5を通してインバータの第1の入力端子aに接続しても同様の動作を行わせることができる。
上記のように、第1のキャパシタC5と第2のキャパシタC6との接続点を容量切換えスイッチQ5を通してインバータINVの第1の入力端子a又は第2の入力端子bに接続して、整流回路Recからフィルタ回路Fを通して負荷に流れる電流を検出する負荷電流検出器4と、負荷電流検出器4により検出された負荷電流が設定値以下のときに容量切換えスイッチQ5をオフ状態にし、負荷電流検出器4により検出された負荷電流が設定値を超えているときに容量切換えスイッチQ5をオン状態にするように負荷電流に応じて容量切換えスイッチを制御するようにすると、回路に含まれるインダクタンスに蓄積される電磁エネルギが少ない軽負荷時には、容量切換えスイッチQ5を開いた状態にして、第1及び第2のキャパシタC5及びC6を直列に接続した状態で基準相のレグのいずれかのアームのスイッチ素子又は制御相のレグのいずれかのアームのスイッチ素子の両端に並列接続して、第1及び第2のキャパシタC5及びC6の合成静電容量を小さくした状態でその充電又は放電を行わせるので、軽負荷時にも各スイッチ素子のソフトスイッチングを完全に行わせることができる。また回路のインダクタンスに蓄積される電磁エネルギが十分に多くなる重負荷時には、容量切換えスイッチを閉じた状態にして、第1のキャパシタC5又は第2のキャパシタC6を単独で基準相のレグのいずれかのアームのスイッチ素子又は制御相のレグのいずれかのスイッチ素子に並列に接続して、上記直列合成容量よりも大きい静電容量を有する第1及び第2のキャパシタC5及びC6のそれぞれを充電又は放電させるので、ソフトスイッチングを行うために静電容量が大きいスナバキャパシタを必要とする重負荷時にも、各スイッチ素子のソフトスイッチングを確実に行わせることができる。
本発明が対象とするDCーDCコンバータでは、電源電圧が高い場合ほど第1及び第2のキャパシタC5及びC6の充放電に多くのエネルギが必要であり、またインバータの基準相のレグの各スイッチ素子をオン状態にするタイミングと、基準相のレグの各スイッチ素子の対角位置にある制御相のレグのスイッチ素子をオン状態にするタイミングとの間の位相角αが大きい場合ほど、制御相のスナバキャパシタの充放電を行わせる電磁エネルギが少なくなるため、上記の実施形態のように、インバータに与えられる直流電圧が高い場合ほど負荷電流の設定値を小さくし、上記位相角αが大きい場合ほど負荷電流の設定値を小さくするように負荷電流設定値設定手段を構成しておくと、スイッチ素子のソフトスイッチングを行わせるためのスナバキャパシタの容量の切換を適確に行わせることができる。
しかしながら本発明は、上記の実施形態のように負荷電流設定値設定手段6を構成する場合に限定されるものではない。例えば、負荷電流設定値設定手段6は、インバータに与えられる直流電圧Eが高い場合ほど負荷電流の設定値を小さくするように構成されていてもよく、インバータの基準相のレグ2の各スイッチ素子をオン状態にするタイミングと基準相のレグ2の各スイッチ素子の対角位置にある制御相のレグ3のスイッチ素子をオン状態にするタイミングとの間の位相角αが大きい場合ほど負荷電流の設定値を小さくするように構成されていてもよい。
上記の実施形態のように、インバータINVの第1及び第2の出力端子c及びd間に第1のキャパシタC5と第2のキャパシタC6との直列回路を接続して、第1のキャパシタC5と第2のキャパシタC6との接続点を、容量切換えスイッチQ5を通してインバータの第1の入力端子a又は第2の入力端子bに接続するとともに、整流回路Recからフィルタ回路Fを通して負荷に流れる電流を検出する負荷電流検出器4と、負荷電流の設定値を設定する負荷電流設定値設定手段6と、負荷電流検出器4により検出された負荷電流が負荷電流設定値設定手段により設定された設定値以下のときに容量切換えスイッチQ5をオフ状態にし、負荷電流検出器4により検出された負荷電流が設定値を超えているときに容量切換えスイッチQ5をオン状態にするように負荷電流に応じて容量切換えスイッチQ5を制御するスイッチ制御部7とを設けておくと、インバータの各レグの上下のアームのスイッチ素子のスイッチングを行わせる際に各スイッチ素子の両端の電圧の変化を緩和する働きをするスナバキャパシタの容量を、負荷電流の大きさに応じて調整することができるため、負荷の変動範囲が大きい場合に、軽負荷時にも重負荷時にも各スイッチ素子のソフトスイッチングを確実に行わせることができる。
上記の各実施形態では、トランスの二次側に設ける整流回路Recを両波整流回路としたが、トランスの二次側に設ける整流回路Recは、各アームをダイオードにより構成したフルブリッジ回路からなる周知のダイオードブリッジ全波整流回路としてもよい。整流回路Recをダイオードブリッジ全波整流回路とする場合には、トランスTsfの二次コイルにセンタタップを設けることなく、該二次コイルの誘起電圧を全波整流回路の交流入力端子間に印加する。