JP6942852B2

JP6942852B2 - 広出力電圧範囲用の絶縁型ｄｃ／ｄｃコンバータ及びその制御方法

Info

Publication number: JP6942852B2
Application number: JP2020142040A
Authority: JP
Inventors: 張弛; ピーター・バルボサ; 焦陽
Original assignee: Delta Electronics Inc
Current assignee: Delta Electronics Inc
Priority date: 2019-08-26
Filing date: 2020-08-25
Publication date: 2021-09-29
Anticipated expiration: 2040-08-25
Also published as: ES2934607T3; EP3787171B1; US20210067045A1; CN112511007A; JP2021035328A; US11025172B2; EP3787171A1; TW202116003A; CN112511007B; TWI750780B

Description

本発明は、電力変換器に関する。より具体的には、本発明は、非常に広い電圧範囲にわたって出力電圧の調整を図るために、さまざまな変調方式を使用して共振ＤＣ／ＤＣコンバータを制御することに関する。

多くの電力変換アプリケーション（電気自動車（ＥＶ）のバッテリ充電等）は、広い電圧範囲にわたって安定化された出力電圧を必要としている。例えば、一般的なＥＶバッテリ充電器回路には２つのコンバータ段がある。（ｉ）固定ＤＣバス電圧又は可変ＤＣバス電圧のいずれかを提供するフロントエンドＡＣ／ＤＣコンバータ、及び（ｉｉ）バッテリと直接インターフェースする絶縁型ＤＣ／ＤＣコンバータである。ＤＣ／ＤＣコンバータは、様々な負荷電流条件とバッテリの充電状態の下で広い電圧範囲にわたって安定化電圧を提供する必要がある。例えば、従来のＥＶの一般的なバッテリの電圧範囲は２４０Ｖ〜４６０Ｖである。ただし、一部のプレミアム乗用ＥＶ、ユーティリティＥＶ、及び電気バス又はトラックトレーラーは、５００Ｖ〜９５０Ｖの範囲の出力バッテリ電圧を有している。したがって、異なるバッテリ電圧レベルでの充電要件に対応するために、非常に広い出力電圧範囲にわたって安定化出力電圧を提供できるＤＣ／ＤＣコンバータが望まれる。

ＬＬＣ共振コンバータトポロジは、高効率、磁気統合によるシンプルな構造、１次と２次の両方のスイッチでのソフトスイッチング、及び幅広い電圧範囲のアプリケーションに適した機能により、絶縁型ＤＣ／ＤＣコンバータとして広く使用されている。

図１Ａ及び１Ｂは、それぞれ、閉ループ電圧制御下の例示的な従来のフルブリッジＬＬＣ共振コンバータ、ならびにスイッチ制御信号及び１次側フルブリッジ出力電圧Ｖ_ＡＢに関するそのタイミング図である。出力電圧Ｖ_ｏは、これらの１次側スイッチのスイッチング周波数を制御することによって調整できる。ＬＬＣ共振コンバータが共振インダクタＬ_ｒと共振コンデンサＣ_ｒによって決定される共振周波数（ｆ_ｒ）で動作し、ＤＣ電圧ゲインＭがトランスの巻数比がＮ_Ｐ／Ｎ_Ｓに等しいとき、最高の効率が達成される。ここで、ＭはＶ_ｏ／Ｖ_ｉｎに等しい。スイッチング周波数（ｆ_ｓｗ）が共振周波数ｆ_ｒよりも大きい場合、ＤＣ電圧ゲインＭは減少する。逆に、スイッチング周波数ｆ_ｓｗが共振周波数ｆ_ｒより小さい場合、ゲインＭは増加する。ただし、スイッチング周波数ｆ_ｓｗが共振周波数ｆ_ｒから離れるにつれて、効率は常に低下する。広い出力電圧範囲を実現するために、ＬＬＣ共振コンバータは非常に広い周波数範囲で動作するため、必然的に効率が低下する。さらに、ＬＬＣ共振コンバータの最大及び最小ＤＣ電圧ゲインは、励磁インダクタンスＬ_ｍと共振インダクタンスＬ_ｒの比率等の回路パラメータと負荷条件とによって決定されるため、ＬＬＣ共振コンバータは、すべての負荷条件で非常に広い出力電圧範囲を達成できない場合がある。

バッテリ充電アプリケーション等の広い出力電圧範囲アプリケーションの場合、ＬＬＣ共振回路パラメータは、効率と出力電圧範囲の間で慎重にトレードオフする必要がある。従来技術では、以下の非特許文献に開示されているような広い出力電圧範囲を達成するための多くの技術が開発されてきた。

Design Methodology of LLC Resonant Converters for Electric Vehicle Battery Chargers, by J. Deng et al., published in the IEEE Transactions on Vehicular Technology, vol. 63, no. 4, pp. 1581-1592, May 2014 An LLC Resonant DC/DC Converter for Wide Output Voltage Range Battery Charging Applications, by F. Musavi et al., published in IEEE Transactions on Power Electronics, vol. 28, no. 12, pp. 5437-5445, Dec. 2013 A Design Procedure for Optimizing the LLC Resonant Converter as a Wide Output Range Voltage Source, by R. Beiranvand et al., published in the IEEE Transactions on Power Electronics, vol. 27, no. 8, pp. 3749-3763, Aug. 2012 Optimal Design Methodology for LLC Resonant Converter in Battery Charging Applications Based on Time-Weighted Average Efficiency, by Z. Fang et al., published in the IEEE Transactions on Power Electronics, vol. 30, no. 10, pp. 5469-5483, Oct. 2015 Multimode Optimization of the Phase-Shifted LLC Series Resonant Converter by U. Mumtahina and P. J. Wolfs, published in IEEE Transactions on Power Electronics, vol. 33, no. 12, pp. 10478-10489, Dec. 2018 The three-level ZVS PWM converter-a new concept in high voltage DC-to-DC conversion, by J. R. Pinheiro and I. Barbi, published in the Proceedings of the 1992 International Conference on Industrial Electronics, Control, Instrumentation, and Automation, San Diego, CA, USA, 1992, pp. 173-178 vol.1 Three-level LLC series resonant DC/DC converter, by Y. Gu, et al., published in IEEE Transactions on Power Electronics, vol. 20, no. 4, pp. 781-789, July 2005 DC/DC converter: four switches Vpk =Vin/2, capacitive turn-off snubbing, ZV turn-on, by I. Barbi, et al. in IEEE Transactions on Power Electronics, vol. 19, no. 4, pp. 918-927, July 2004 Asymmetrical Duty Cycle-Controlled LLC Resonant Converter With Equivalent Switching Frequency Doubler, by S. Zong, et al., published in IEEE Transactions on Power Electronics, vol. 31, no. 7, pp. 4963-4973, 7 2016 Wide input voltage range compensation in DC/DC resonant architectures for on-board traction power supplies, by A. Coccia, et al., published in 2007 European Conference on Power Electronics and Applications, 2007 Variable Frequency Multiplier Technique for High-Efficiency Conversion Over a Wide Operating Range, by W. Inam, et al., publi Electronics, vol. 4, no. 2, pp. 335-343, June 2016 Research on Dual-Operation Mode of 3-level LLC resonant converter, by A.Z. Li, et al., published in 2015 9th International Conference on Power Electronics and ECCE Asia (ICPE-ECCE Asia), 2015 Periodically Swapping Modulation (PSM) Strategy for Three-Level (TL) DC/DC Converters With Balanced Switch Current, by D. Liu, et al., published in IEEE Transactions on Industrial Electronics, vol. 65, no. 1, pp. 412-423, January 2018

米国特許第９２６３９６０号明細書米国特許出願公開第２０１５／０２２９２２５号明細書

それにもかかわらず、これらの技術は、従来のＥＶ充電アプリケーションにおける限られた出力電圧範囲（例えば、２００Ｖ〜５００Ｖ）を達成するためにコンバータ回路を最適化することしかできない。

優れた効率でより広い出力電圧範囲を達成するために、従来のＬＬＣ共振コンバータの回路構造と制御方式の変更が提案されている。例えば、非特許文献５では、従来の周波数制御と位相シフト制御方式を組合せて広い出力電圧範囲を実現するＬＬＣ共振コンバータを開示している。図２Ａと２Ｂはそれぞれ、閉ループ電圧制御を備えたＭｕｍｔａｈｉｎａのフルブリッジＬＬＣ共振コンバータと、スイッチ制御信号と１次側フルブリッジ出力電圧Ｖ_ＡＢの位相シフト制御下のタイミング図を示している。Ｍｕｍｔａｈｉｎａでは、１次側スイッチの相脚で２組のゲート信号の間に位相シフトを提供することが教示されている。位相シフト制御とスイッチング周波数制御の両方を使用して、ＭｕｍｔａｈｉｎａのＬＬＣ共振コンバータは、降圧動作で低いスイッチング周波数で動作する。

特許文献１（発明者M. Jovanovic and B. Irving タイトル"Power Converters for Wide Input or Output Voltage Range and Control Methods Thereof" ２０１６年２月１６日登録）では、フルブリッジトポロジ又はハーフブリッジトポロジのいずれかで動作するフルブリッジＬＬＣ回路のトポロジモーフィング制御方法を開示している。図３Ａ及び３Ｂは、トポロジモーフィング制御下のＪｏｖａｎｏｖｉｃのフルブリッジＬＬＣ共振コンバータと、フルブリッジからハーフブリッジトポロジへの移行中のスイッチ制御信号のタイミング図を示す。Ｊｏｖａｎｏｖｉｃでは、回路トポロジが制御信号に適応し、その結果、入力又は出力の動作条件に応答する。

特許文献２（発明者 Y. Jang and M. Jovanovic タイトル"Resonant Converter and Control Methods Thereof," ２０１５年８月１３日出願）では、可変周波数制御方式と遅延時間制御方式を組合せた直列共振コンバータ（ＳＲＣ）の制御方式を開示している。図４は、ＪａｎｇのＳＲＣの回路図である。Ｊａｎｇでは、可変周波数制御方式が１次側スイッチに適用され、一方で遅延時間制御方式が２次側スイッチに適用される。その結果、出力電圧がブーストされ、狭いスイッチング周波数範囲の制御下でより広い出力電圧範囲が実現される。

広い出力電圧範囲を達成するために、トポロジと制御方式の他の多くのバリエーションが従来のＬＬＣ共振コンバータに対して提案されてきた。ただし、これらのバリエーションにはすべて、実装の複雑さ、部品点数の増加、望ましくないダイナミクス等の欠点がある。加えて、これらのバリエーションはまだ十分に広い出力電圧範囲を達成していない。例えば、２００Ｖ〜１０００ＶのＥＶ急速充電器はまだ実現されていない。

広い出力電圧範囲を達成する際の１つの課題は、ＬＬＣ共振コンバータへの入力電圧が、望ましくないほど高いＤＣゲインを回避するのに十分な高さでなければならないことである。１次側の各スイッチングデバイスは、入力電圧全体を遮断する必要があるため（例えば、図１Ａに示すＬＬＣ共振コンバータを参照）、入力電圧が高いと、高電圧コンポーネントのコストが増加する。

広い出力電圧範囲を実現するには、ＬＬＣ共振コンバータへの入力電圧は、望ましくないほど高いＤＣゲインを回避するのに十分な高さである必要がある。これに関して、各スイッチングデバイスが入力電圧の半分だけを遮断する３レベルトポロジは、図１の従来のフルブリッジトポロジより魅力的な代替案であり、３レベルトポロジは、例えば非特許文献６で開示されている。３レベルのトポロジについては、非特許文献７でＬＬＣコンバータについて説明されている。ＧｕのＬＬＣコンバータは、補助回路を追加することなく、スイッチのゼロ電圧スイッチング（ＺＶＳ）を実現する。

３レベルのシリアルハーフブリッジ（ＳＨＢ）トポロジは、スタックドバックトポロジとも呼ばれ、非特許文献８に記載されている。Ｂａｒｂｉは、Ｐｉｎｈｅｉｒｏの従来の３レベルトポロジにある２つのクランプダイオードを排除している。

ＤＣ／ＤＣコンバータの半入力電圧、２レベル変調方式は、非特許文献９で開示されている。Ｚｏｎｇは、１次スイッチのスイッチング周波数を半分にして、駆動損失を減らしている。

非特許文献１０、１１及び１２の中で、広い入力電圧範囲、全入力電圧、２レベル変調及び半入力電圧であるアプリケーションについて、２レベル変調方式がＳＨＢＬＬＣコンバータに適用されている。図５Ａ及び５Ｂは、それぞれ、ゲート信号の回路図及びタイミング図を示し、２レベル変調方式もまた、出力電圧を調整するための効果的なアプローチであり得ることを実証している。

広い出力電圧範囲を実現するために、一旦最大動作周波数に到達すると、３レベル変調アプローチにより電圧ゲインが減少する。ただし、３レベル変調方式下では、１次電源スイッチを流れる電流は平衡化されないため、デバイスに熱アンバランスが発生し、デバイスの寿命が短くなり、デバイスの損傷につながることさえある。電源スイッチの電流のバランスをとるために、非特許文献１３では定期的に交換する変調戦略が開示されている。図６Ａ及び図６Ｂはそれぞれ、ＬｉｕのＤＣ／ＤＣコンバータにおけるゲート信号の回路図及びタイミング図である。ただし、各ハーフブリッジのＬｉｕのゲート信号は相補的ではないためゲート駆動回路が複雑になる。さらに、ＭＯＳＦＥＴのボディダイオードは、最適化されていないゲート信号により電流を伝導するが、これにより伝導損失が増加しシステム効率が低下する。

したがって、従来の技術の欠点を克服するために、改善された電力変換器を提供する必要がある。

本発明は、上述した従来技術の課題に対処するため、広い出力電圧範囲で動作する絶縁型ＤＣ／ＤＣコンバータ及びその制御方法を提供することを目的としている。

本発明によれば、出力電圧又は出力電流を少なくとも１つの負荷に供給するため、固定又は可変入力電圧源から入力信号を受信できる電力変換器（例：共振ＤＣ／ＤＣ等）であって、（ａ）１次側回路と、（ｂ）２次側回路と、（ｃ）制御回路とを備え、（ａ）前記１次側回路は、（ｉ）直列接続された第１組及び第２組スイッチングデバイスと、（ｉｉ）ＬＣ共振回路と、（ｉｉｉ）絶縁トランスとを有し、（ｉ）第１組及び第２組スイッチングデバイスは、それぞれ、直列接続された複数のスイッチングデバイスを有し、各前記スイッチングデバイスは、スイッチ制御信号によって制御され、前記入力信号は、直列接続された第１組及び第２組スイッチングデバイスの両端へ供給され及び、（ｉｉ）前記ＬＣ共振回路は、第１組スイッチングデバイスの第１節点及び第２組スイッチングデバイスの第２節点との間に接続され、（ｉｉｉ）前記絶縁トランスは、第１及び第２巻線を有し、第１巻線は、前記ＬＣ共振回路の第３及び第４節点の間に接続され、（ｂ）前記２次側回路は、前記絶縁トランスの第２巻線と並列に接続され、前記２次側回路は、フィルタコンデンサを有し、前記フィルタコンデンサは、少なくとも１つの負荷に前記出力電圧又は前記出力電流を供給し、（ｃ）前記制御回路は、任意の時点で２つ以上の変調方式のうちの１つを選択し、前記出力電圧、前記出力電流、前記入力信号、及び１つ以上の外部制御信号のうちの少なくとも１つに基づいて、選択された前記変調方式の下で前記１次側回路の前記スイッチングデバイスを動作させる前記スイッチ制御信号を供給する、電力変換器が提供される。

したがって、本発明の実施形態の非常に効率的な方法は、ＳＨＢＬＬＣ共振コンバータが、狭いデバイススイッチング周波数範囲を使用して広い範囲にわたって出力電圧を調整することを可能にする。本発明の実施形態の方法は、変調方式制御とデバイススイッチング周波数制御の両方を使用することができる。動作中、変調方式は、コントローラから、又は外部コマンドで供給される１つ又は複数の制御信号に応答して選択することができる。デバイススイッチング周波数は、例えば、調整された出力電圧の閉ループ制御下で決定することができる。選択した変調方式とデバイススイッチング周波数に基づいて、コントローラは、ＳＨＢＬＬＣ共振コンバータの１次側スイッチングデバイスを駆動する制御信号を生成できる。

本発明の一実施形態では、高出力電圧範囲で調整された電圧を達成するために、ＳＨＢＬＬＣ共振コンバータは閉ループ制御で調整されたデバイススイッチング周波数を備えた対称変調方式下で動作する。低出力電圧範囲で安定化電圧を実現するために、ＳＨＢＬＬＣ共振コンバータは、デバイススイッチング周波数制御を備えた非対称変調方式下で動作する。したがって、ＳＨＢＬＬＣ共振コンバータは狭いデバイススイッチング周波数範囲で動作し効率が向上する一方で、異なる負荷条件下で非常に広い出力電圧範囲を実現する。さらに、本発明の方法は、特定の回路パラメータ（例えば、Ｌ_ｍ対Ｌ_ｒ比）に対する制限が少ない一方で、所望の最小及び最大ＤＣ電圧ゲインを達成する。本発明の方法は、異なる２次側トポロジ及び２次側制御方式を有する共振コンバータに適用可能である。本発明の方法は、固定入力電圧及び可変入力電圧の両方の条件下で動作する。

本発明は、以下の詳細な説明及び添付の図を考慮するとよりよく理解される。

図１Ａは、閉ループ電圧制御下の例示的な従来のフルブリッジＬＬＣ共振コンバータである。図１Ｂは、閉ループ電圧制御下の例示的な従来のフルブリッジＬＬＣ共振コンバータのスイッチ制御信号及び１次側フルブリッジ出力電圧Ｖ_ＡＢのタイミング図である。図２Ａは、閉ループ電圧制御を備えた例示的な従来のフルブリッジＬＬＣ共振コンバータである。図２Ｂは、閉ループ電圧制御を備えた例示的な従来のフルブリッジＬＬＣ共振コンバータの位相シフト制御下でのスイッチ制御信号及び１次側フルブリッジ出力電圧Ｖ_ＡＢのタイミング図である。図３Ａは、トポロジモーフィング制御下の例示的な従来のフルブリッジＬＬＣ共振コンバータである。図３Ｂは、トポロジモーフィング制御下の例示的な従来のフルブリッジＬＬＣ共振コンバータのフルブリッジからハーフブリッジトポロジへの移行中のスイッチ制御信号のタイミング図である。周波数及び遅延時間制御下の例示的な従来のフルブリッジ直列共振コンバータである。図５Ａは、例示的なシリアルハーフブリッジＬＬＣ共振コンバータである。図５Ｂは、非対称３レベル制御下の例示的なシリアルハーフブリッジＬＬＣ共振コンバータのスイッチ制御信号Ｓ_１〜Ｓ_４及び１次側出力電圧Ｖ_ＡＢのタイミング図である。図６Ａは、例示的なシリアルハーフブリッジＬＬＣ共振コンバータである。図６Ｂは、定期的に交換する３レベル制御下の例示的なシリアルハーフブリッジＬＬＣ共振コンバータのスイッチ制御信号Ｓ_１〜Ｓ_４及び１次側出力電圧Ｖ_ＡＢのタイミング図である。図７Ａは、全波２次側ダイオード整流器を備えた例示的なシリアルハーフブリッジ（ＳＨＢ）ＬＬＣ共振コンバータ７００である。図７Ｂは、全波２次側ダイオード整流器を備えた例示的なシリアルハーフブリッジ（ＳＨＢ）ＬＬＣ共振コンバータ７００の対称変調下のスイッチングデバイスＳ_１〜Ｓ_４へのスイッチ制御信号と位相レッグ出力電圧Ｖ_ＡＢのタイミング図である。図７Ｃは、全波２次側ダイオード整流器を備えた例示的なシリアルハーフブリッジ（ＳＨＢ）ＬＬＣ共振コンバータ７００の非対称変調下のスイッチングデバイスＳ_１〜Ｓ_４へのスイッチ制御信号と位相レッグ出力電圧Ｖ_ＡＢのタイミング図である。本発明の一実施形態による、ＳＨＢＬＬＣ共振コンバータ８００であり、出力電圧Ｖ_ｏ（及び任意選択で出力電流Ｉ_ｏ）に基づいてスイッチングデバイスＳ_１〜Ｓ_４へのスイッチ制御信号を生成する制御回路８０１を含む、ＳＨＢＬＬＣ共振コンバータ８００である。図９Ａは、本発明の一実施形態による、制御方式が対称変調方式から非対称変調方式に切替わるときの、スイッチングデバイスＳ_１〜Ｓ_４へのスイッチ制御信号及び位相レッグ出力電圧Ｖ_ＡＢの図である。図９Ｂは、本発明の一実施形態による、制御方式が非対称変調方式から対称変調方式に切替わるときの、スイッチングデバイスＳ_１〜Ｓ_４へのスイッチ制御信号及び位相レッグ出力電圧Ｖ_ＡＢの図である。図１０Ａは、シリアルハーフブリッジＬＬＣ共振コンバータ１０００である。図１０Ｂは、シリアルハーフブリッジＬＬＣ共振コンバータ１０００の３レベル変調方式下での１次スイッチングデバイスＳ_１〜Ｓ_４への制御信号及び１次側出力電圧Ｖ_ＡＢのタイミング図である。図１０ＡのＳＨＢＬＬＣ共振コンバータ１０００のスイッチング周期Ｔ_ｓｗにおける主要な波形である。時間ｔ_１、ｔ_２、ｔ_３、ｔ_４、ｔ_５、ｔ_６、ｔ_７、ｔ_８、ｔ_９、ｔ_１０、ｔ_１１、ｔ_１２、ｔ_１３、ｔ_１４、ｔ_１５、及びｔ_１６における信号遷移である。図１２Ａ〜図１２Ｐは、期間（ｔ_０、ｔ_１）、（ｔ_１、ｔ_２）、（ｔ_２、ｔ_３）、（ｔ_３、ｔ_４）、（ｔ_４、ｔ_５）、（ｔ_５、ｔ_６）、（ｔ_６、ｔ_７）、（ｔ_７、ｔ_８）、（ｔ_８、ｔ_９）、（ｔ_９、ｔ_１０）、（ｔ_１０、ｔ_１１）、（ｔ_１１、ｔ_１２）、（ｔ_１２、ｔ_１３）、（ｔ_１３、ｔ_１４）、（ｔ_１４、ｔ_１５）、及び（ｔ_１５、ｔ_１６）に対応する、本発明の実施形態の３レベル変調方式の下でのＳＨＢＬＬＣ共振コンバータ１０００の１６の動作段を示している。本発明の実施形態の３レベル変調方式下の、デッドタイムの影響を考慮しない、スイッチング周期Ｔ_ｓｗにおける１次スイッチングデバイスＳ_１〜Ｓ_４の制御スイッチ電圧Ｓ_１〜Ｓ_４及び同時電流Ｉ_１〜Ｉ_４である。本発明の一実施形態による、ＳＨＢＬＬＣ共振コンバータ１４００であり、ＳＨＢＬＬＣ共振コンバータ１４００は出力電圧Ｖ_ｏ（及び、任意選択で、出力電流Ｉ_ｏ）に基づいて１次スイッチングデバイスＳ_１〜Ｓ_４へのスイッチ制御信号を生成する制御回路１４０１を含むＳＨＢＬＬＣ共振コンバータ１４００である。図１５Ａは、制御方式が対称変調方式から３レベル変調方式に切り替わるときの、１次スイッチングデバイスＳ_１〜Ｓ_４への制御信号及び位相レッグ出力電圧Ｖ_ＡＢである。図１５Ｂは、本発明の一実施形態による、制御方式が３レベル変調方式から対称変調方式に切り替わるときの、１次スイッチングデバイスＳ_１〜Ｓ_４への制御信号及び位相レッグ出力電圧Ｖ_ＡＢである。図１６Ａは、本発明の一実施形態による、２次側にフルブリッジ同期整流器を備えたＳＨＢＬＬＣ共振コンバータ１６００である。図１６Ｂは、本発明の一実施形態による、２次側にセンタータップ付きトランスＴＲ及び同期整流器Ｓ_５及びＳ_６を備えたＳＨＢＬＬＣ共振コンバータ１６５０である。図１７Ａは、本発明の一実施形態に従って制御される、可変ＤＣ入力電圧源１７０２を備えるＳＨＢＬＬＣ共振コンバータ１７００である。図１７Ｂは、本発明の一実施形態に従って制御される、ＤＣ入力電圧Ｖ_ｉｎ１及びＶ_ｉｎ２を備えるＳＨＢＬＬＣ共振コンバータ１７５０である。

以下の実施形態を参照しながら本発明をより具体的に説明する。以下の本発明の好ましい実施形態の説明は、図面及び説明のみを目的として本明細書に提示されることに留意されたい。網羅的であること、又は開示された正確な形式に限定されることは意図されていない。

より高い入力電圧に関連するより高いコストを避けるために、マルチレベルトポロジは、１次側ブリッジに対して同じデバイス定格電圧を維持するように使用することができる。図７Ａは、１次側にシリアルハーフブリッジを有するＬＬＣ共振コンバータ７００を提供する３レベルＳＨＢトポロジ（「スタックドバックトポロジ」としても知られる）である。図７Ａに示すように、シリアルハーフブリッジは、４つの直列接続されたスイッチングデバイスＳ_１〜Ｓ_４を含み、各スイッチングデバイスＳ_１〜Ｓ_４は入力端子Ｐ及びＮ間の入力電圧の半分をブロックするように構成される。入力端子Ｐ及びＮは、直列接続された入力コンデンサＣ_ｉｎ１及びＣ_ｉｎ２、ならびにスイッチングデバイスＳ_１及びＳ_４にまたがって設けられる。入力コンデンサＣ_ｉｎ１及びＣ_ｉｎ２の共通端子は、スイッチングデバイスＳ_１とＳ_３間の共通端子でもあるため、入力コンデンサＣ_ｉｎ１はスイッチングデバイスＳ_１とＳ_１に並列に接続され、入力コンデンサＣ_ｉｎ２はスイッチングデバイスＳ_３及びＳ_４に並列に接続される。２次側に全波ダイオード整流器Ｄ_１〜Ｄ_４が設けられている。フィルタコンデンサＣ_ｏが２次側に設けられ、出力電圧Ｖ_ｏ又は出力電流Ｉ_ｏを負荷に供給するように構成されている。

第１位相レッグ出力端子Ａは、スイッチングデバイスＳ_１及びＳ_１の間の共通端子に設けられ、第２位相レッグ出力端子Ｂは、スイッチングデバイスＳ_３及びＳ_４の間の共通端子に設けられている。端子Ａ、Ｂ間に接続されているのは、絶縁変圧器ＴＲと直列接続された共振インダクタＬ_ｒ、共振コンデンサＣ_ｒ、及び変圧器磁化インダクタＬ_ｍで形成された共振回路である。絶縁トランスＴＲの１次側巻線は、励磁インダクタＬ_ｍと並列に接続されている。絶縁トランスＴＲの２次側巻線は、（ｉ）２つの整流構成要素を備えた中央タップ付き巻線、又は（ｉｉ）フルブリッジ整流器を備えた単一巻線があり得る。スイッチングデバイスＳ_１〜Ｓ_４のそれぞれは、一方向での入力電圧の分割を遮断するが、スイッチングデバイスＳ_１〜Ｓ_４それぞれは両方向に電流を伝導する。スイッチングデバイスＳ_１〜Ｓ_４のそれぞれは、半導体スイッチ（例えば、ＭＯＳＦＥＴ、ＩＧＢＴ、ＢＪＴ又は別の半導体スイッチ）によって実装され得る。あるいは、ダイオード整流器回路の代わりに、２次側を同期整流器で実装し、導通損失を低減することもできる。

図７Ｂ及び７Ｃは、それぞれ、図７のＳＨＢＬＬＣ共振コンバータ７００の「対称」及び「非対称」変調方式である。各変調方式は、スイッチ制御信号を制御して、スイッチングデバイスＳ_１〜Ｓ_４を動作させる。どちらの変調方式でも、スイッチングデバイスＳ_１とＳ_１を動作させる信号は相補的であり、スイッチングデバイスＳ_３とＳ_４を動作させる信号も相補的である。実際には、位相レッグのシュートスルーを避けるために、相補スイッチ制御信号の各対の間に小さなデッドタイムが挿入される。図７Ｂは、対称変調の下での、スイッチングデバイスＳ_１〜Ｓ_４のスイッチ制御信号及び位相レッグ出力電圧Ｖ_ＡＢのタイミング図である。スイッチングデバイスＳ_１及びＳ_４を動作させるスイッチ制御信号は、同じ５０％デューティサイクル波形を有する同相信号である。同様に、スイッチングデバイスＳ_１とＳ_３を操作するスイッチ制御信号も、同じ５０％デューティサイクル波形の同相信号だが、スイッチングデバイスＳ_１及びＳ_４を動作させるスイッチ制御信号は、スイッチングデバイスＳ_１及びＳ_３を動作させるスイッチ制御信号と相補的でないことが前提となる。その結果、位相レッグ出力電圧Ｖ_ＡＢ（つまり、ブリッジ出力電圧）は、デバイススイッチング周波数で５０％のデューティサイクルでＶ_ｉｎと０の間で切り替わる。

図７Ｃは、非対称変調下での、スイッチングデバイスＳ_１〜Ｓ_４へのスイッチ制御信号及び位相レグ出力電圧Ｖ_ＡＢのタイミング図である。図７Ｃで示すように、スイッチングデバイスＳ_１及びＳ_４を動作させるスイッチ制御信号は、互いに１８０°位相がずれた２５％デューティサイクル信号であり、スイッチングデバイスＳ_１及びＳ_３を動作させるスイッチ制御信号は、同様に互いに１８０°位相がずれた７５％デューティサイクル信号である。この非対称変調により、スイッチングデバイスＳ_１とＳ_３が閉じているとき、入力コンデンサＣ_ｉｎ１の両端の電圧は位相レッグ出力電圧Ｖ_ＡＢとして供給され、スイッチングデバイスＳ_１及びＳ_４が閉じているとき、入力コンデンサＣ_ｉｎ１の両端の電圧は位相レッグ出力電圧Ｖ_ＡＢとして供給され、スイッチングデバイスＳ_１及びＳ_３が閉じているとき、位相レッグ出力電圧Ｖ_ＡＢは０Ｖである。したがって、位相レッグ出力電圧Ｖ_ＡＢは、デバイススイッチング周波数ｆ_ｓｗの２倍で５０％のデューティサイクルで０．５Ｖ_ｉｎと０Ｖの間で切り替わる。どちらの変調方式でも、デバイススイッチング周波数ｆ_ｓｗは、さまざまな制御目標の達成に役立つ制御変数になり得る。

図７Ｂ及び７Ｃの対称及び非対称変調方式はそれぞれ、直列接続されたＬ_ｒ−Ｃ_ｒ−Ｌ_ｍ共振回路の両端の異なる位相レッグ出力電圧Ｖ_ＡＢを生成する。その位相レッグ出力電圧Ｖ_ＡＢには、さまざまなＤＣ及びＡＣの成分が含まれる。ＬＬＣ共振コンバータ７００の動作中、共振コンデンサＣ_ｒは、ＤＣ成分を遮断し、その結果、ＡＣ成分のみが、絶縁トランスＴＲの１次側巻線の両端に出現する。デバイススイッチング周波数ｆ_ｓｗが下記式１で表される共振周波数ｆ_ｒに等しい場合、出力電圧Ｖ_ｏは、位相レッグ出力電圧Ｖ_ＡＢの整流されたＡＣ成分とトランス電圧ゲインの積の平均に等しくなる。トランスの電圧ゲインは巻数比Ｎ_Ｓ／Ｎ_Ｐで表されるため、出力電圧Ｖ_ｏは下記式２で与えられる。ここでＮ_ＳとＮ_Ｐはそれぞれ２次側巻線と１次側巻線の巻数である。

対称変調の場合、位相レッグ出力電圧Ｖ_ＡＢのＡＣ成分は、デバイススイッチング周波数ｆ_ｓｗで振幅Ｖ_ｉｎ／２を持つ５０％のデューティサイクルのバイポーラ方形波であり、共振周波数ｆ_ｒでのＤＣ電圧ゲインはＮ_Ｓ／２Ｎ_Ｐである。非対称変調の場合、位相レッグ出力電圧Ｖ_ＡＢのＡＣ成分は、デバイススイッチング周波数ｆ_ｓｗの２倍で振幅Ｖ_ｉｎ／４を持つ５０％のデューティサイクルのバイポーラ方形波であり、共振周波数ｆ_ｒでのＤＣ電圧ゲインはＮ_Ｓ／４Ｎ_Ｐである。したがって、対称変調下の共振周波数ｆ_ｒでのＤＣ電圧ゲインは、非対称変調下の共振周波数ｆ_ｒでのＤＣ電圧ゲインの２倍であり、ＬＬＣ共振コンバータ７００の電圧ゲインは、スイッチング周波数制御によって調整が可能である。

上述のように、ＬＬＣ共振コンバータ７００が共振周波数ｆ_ｒ又は共振周波数ｆ_ｒに非常に近い動作点で動作するときに最大効率が達成される。広い出力電圧範囲を実現するために、従来の制御ではデバイススイッチング周波数ｆ_ｓｗを変更してＤＣ電圧ゲインを調整する。しかしながら、スイッチング周波数制御により、動作点が回路の最大効率から離れる。さらに、非常に広い出力電圧範囲の場合、そのような制御でさえも、回路パラメータが固定されているため、必要なＤＣ電圧ゲインを達成できない場合がある。

本発明の発明者は、異なる変調方式の組合せを用いることで、ＳＨＢＬＬＣ共振コンバータが非常に広い出力電圧範囲を提供できると同時に、共振周波数又はその近く（すなわち、より狭い入力スイッチング周波数範囲）で異なる所望のＤＣ電圧ゲインを効率的に達成できることがわかっている。さらに、本発明の実施形態の制御方法は、回路パラメータ値が固定されていても、広い出力電圧範囲及び回路ゲインを達成する。図８は、ＳＨＢＬＬＣ共振コンバータ８００を示す概略図であり、本発明の一実施形態によれば、ＳＨＢＬＬＣ共振コンバータ８００は、出力電圧Ｖ_ｏ（及び、任意選択で、出力電流Ｉ_ｏ）に基づき、スイッチングデバイスＳ_１〜Ｓ_４へのスイッチ制御信号を生成する制御回路８０１を有するものである。

ＳＨＢＬＬＣ共振コンバータ８００では、制御回路８０１は、その主要な制御目標として出力電圧Ｖ_ｏを使用しても良い。出力電流Ｉ_ｏは、個別の制御目標として、又は負荷状態を表すフィードバック信号として使用しても良い。各制御目標を表す基準値は、制御回路８０１の内部で、又は外部ソースから生成されても良い。一実施形態では、選択された変調方式は、外部管理コントローラの指示の下で制御回路によって選択されてもよい。検知された電圧Ｖ_ｏ（又は検知された電流Ｉ_ｏ）と対応する基準値との間の差に基づいて、制御回路８０１は、ＳＨＢＬＬＣ共振コンバータ８００の１次側位相レッグでスイッチングデバイスＳ_１〜Ｓ_４を動作させる２つ以上の変調方式の間で切替える。制御目標の１つ以上を使用して、選択した変調方式でのデバイススイッチング周波数ｆ_ｓｗや位相シフト等、他の制御パラメータの値を決定することができる。１次側のスイッチングデバイスＳ_１〜Ｓ_４を動作させるスイッチ制御信号は、選択された変調方式及び他の制御パラメータ値に基づいて生成される。

図９Ａ及び図９Ｂでは、この例では単に倍率である絶縁トランスＴＲのトランス巻数比Ｎ_Ｓ／Ｎ_Ｐが１に設定されており、この詳細な説明を簡略化している。図７Ｂ及び７Ｃで書かれているように、対称変調方式は、デバイススイッチング周波数ｆ_ｓｗあるいは共振周波数ｆ_ｒ付近での非対称変調方式として出力電圧Ｖ_ｏの２倍の電圧を供給する。具体的には、対称変調下では、共振周波数ｆ_ｒでの位相レッグ出力電圧Ｖ_ＡＢ（したがって、出力電圧Ｖ_ｏ）は０．５Ｖ_ｉｎである。一実施形態では、絶縁トランスＴＲの共振パラメータは、デバイススイッチング周波数ｆ_ｓｗが０．５ｆ_ｒ〜１．４ｆ_ｒに変化するとき、出力電圧Ｖ_ｏが０．３Ｖ_ｉｎ〜０．８Ｖ_ｉｎに変化するようになっている。同様に、非対称変調下では、共振周波数ｆ_ｒでの位相レッグ出力電圧Ｖ_ＡＢ（したがって、出力電圧Ｖ_ｏ）は０．２５Ｖ_ｉｎである。同じ実施形態では、絶縁トランスＴＲの共振パラメータは、デバイススイッチング周波数ｆ_ｓｗが０．２５ｆ_ｒ〜０．８ｆ_ｒに変化するとき、出力電圧Ｖ_ｏが０．１２５Ｖ_ｉｎ〜０．４Ｖ_ｉｎに変化するようになっている。（デバイススイッチング周波数ｆ_ｓｗは、位相レッグ出力電圧Ｖ_ＡＢの半分の周波数であることを思い出して欲しい。）したがって、本発明はさらに、変調方式の選択と周波数制御を組み合わせて所定の出力電圧範囲を達成する制御方法を提供する。（変調方式は、それぞれの出力電圧レギュレーション範囲で重複する場合がある。）本発明の実施形態における変調方式の選択は、例えば、電圧制御目標、負荷条件、及び許容可能な動作周波数範囲等の制御パラメータに基づく。現在の方式とは異なる変調方式が好ましいように１つ又は複数の条件が変化すると、制御回路８０１は、現在の変調方式から好ましい変調方式への移行を実行する。

上述の実施形態では、ＳＨＢＬＬＣ共振コンバータ８００は、デバイススイッチング周波数ｆ_ｓｗが０．２５ｆ_ｒ〜１．６ｆ_ｒの間の範囲であり、０．１２５Ｖ_ｉｎ〜０．８Ｖ_ｉｎの間の出力電圧範囲Ｖ_ｏを有する場合がある。最大と最小のＤＣゲイン比は６．４であり、デバイスの最大スイッチング周波数ｆ_ｓｗはわずか１．６ｆ_ｒである。出力電圧が低い場合、デバイススイッチング周波数ｆ_ｓｗは、従来の周波数制御の場合のように大幅に増加する必要がないため、大幅にスイッチング損失が発生する。（実際、デバイススイッチング周波数ｆ_ｓｗは、低出力電圧に周波数倍増非対称変調方式を使用するとさらに低下する。）本発明の実施形態の方法では、特に、非常に低い出力電圧、非常に軽い負荷条件、又はその両方で、最大デバイススイッチング周波数ｆ_ｓｗが大幅に低下する。回路パラメータ値を調整することにより、同じ狭いデバイススイッチング周波数範囲で、従来の制御を使用するＳＨＢＬＬＣ共振コンバータでは達成できない、さらに高い最大−最小ＤＣゲイン比を達成できる。

図９Ａ及び図９Ｂは、本発明の一実施形態における制御方式が（ｉ）対称変調方式から非対称変調方式に、及び（ｉｉ）非対称変調方式から対称変調方式に切替わるときの、スイッチングデバイスＳ_１及びＳ_４への制御信号と位相レッグ出力電圧Ｖ_ＡＢを示す。図９Ａは、出力電圧制御目標が出力電圧範囲内で高電圧から低電圧に変化するときの対称変調方式（間隔９０１）から非対称変調方式（間隔９０３）への遷移を示す。変調方式間の遷移期間９０２は、周波数シフト、位相シフト、デューティサイクルシフト、又はそれらの任意の組合せ等の異なる方法で実装することができる。同様に、図９Ｂは、出力電圧制御目標が出力電圧範囲内で低電圧から高電圧に変化するときの非対称変調方式（間隔９０４）から対称変調方式（間隔９０６）への遷移を示す。変調方式間の遷移期間９０５は、図９Ａの遷移の場合と同様に実装することができる。すなわち、周波数シフト、位相シフト、デューティサイクルシフト、又はそれらの任意の組合せ等の制御パラメータを使用するが、順序は逆である。もちろん、他の適切な遷移制御方法を使用することも可能である。

３レベル変調
本発明の一実施形態によれば、図１０Ｂは、図１０ＡのＳＨＢＬＬＣ共振コンバータ１０００の１次スイッチングデバイスＳ_１、Ｓ_１、Ｓ_３及びＳ_４を動作させる信号のための３レベル変調方式を示す。スイッチングデバイスＳ_１及びＳ_１を動作させる信号は相補的であり、スイッチングデバイスＳ_３及びＳ_４を動作させるための信号も相補的である。実際には、位相レッグのシュートスルーを回避するために、相補スイッチ信号の各対の間にわずかなデッドタイムが挿入される。この実施形態では、出力電圧又は出力電流に基づいて、制御回路は、第１、第２、第３、及び第４スイッチ制御信号Ｓ_１〜Ｓ_４を、第１変調方式に従って生成するように構成可能である。第１変調方式は、（ｉ）−（ｉｖ）が成立している。
（ｉ）第１及び第２スイッチ制御信号が互いに実質的に相補的であり、第３及び第４スイッチ制御信号が互いに実質的に相補的である。
（ｉｉ）第１、第２、第３、及び第４スイッチ制御信号が共通のスイッチング周期で周期的である。
（ｉｉｉ）共通のスイッチング周期内において、（１）前記各スイッチ制御信号には、２つの立ち上がりエッジと２つの立ち下がりエッジがあり、（２）第１スイッチ制御信号の第１立ち上がりエッジは、第４スイッチ制御信号の第１立ち上がりエッジよりも第１所定時間だけ遅れ、一方、第１スイッチ制御信号の第２立ち上がりエッジは、第４スイッチ制御信号の第２立ち上がりエッジよりも進んでいるか、又は（３）第１スイッチ制御信号の第１立ち上がりエッジが、第４スイッチ制御信号の第１立ち上がりエッジよりも第１所定時間進んでおり、一方、第１スイッチ制御信号の第２立ち上がりエッジは、第４スイッチ制御信号の第２立ち上がりエッジよりも第２所定時間だけ遅れている。
（ｉｖ）制御回路は、スイッチング周期、第１所定時間、及び第２所定時間を変化させる、電力変換器を提供する。
一実施形態では、制御回路は、ＬＣ共振回路の共振周波数の実質的に１周期のスイッチング周波数を変化させる。

図１０Ｂは、１次スイッチングデバイスＳ_１〜Ｓ_４への信号及びＳＨＢ位相レッグ出力電圧Ｖ_ＡＢのタイミング図である。スイッチング周期Ｔ_ｓｗでは、１次スイッチングデバイスＳ_１、Ｓ_１、Ｓ_３及びＳ_４のそれぞれが２回オンになり、２回オフになる。オンになるたびに、第１スイッチングデバイスＳ_１又はＳ_４は、スイッチング周期Ｔ_ｓｗの２５％にわたる期間「オン」になり、累積される「オン」期間はスイッチング周期Ｔ_ｓｗの５０％になる。図１０Ｂに示すように、スイッチング周期Ｔ_ｓｗの間、１次スイッチングデバイスＳ_１の第１立ち上がりエッジは、１次スイッチングデバイスＳ_４の第１立ち上がりエッジより遅れ、一方、１次スイッチングデバイスＳ_１の第２立ち上がりエッジは、１次スイッチングデバイスＳ_４の第２立ち上がりエッジよりも先行する。図１０Ｂに示すように、先行時間と遅延時間はそれぞれφである。さらに、１次スイッチングデバイスＳ_１の第１立ち上がりエッジは、１次スイッチングデバイスＳ_４の第２立ち上がりエッジよりも１／２Ｔ_ｓｗだけ先行している。この方法で１次スイッチングデバイスＳ_１、Ｓ_１、Ｓ_３、及びＳ_４を動作させると、位相レッグ出力電圧Ｖ_ＡＢは、３つの異なる電圧レベルを有することになる。この実施形態では、（ｉ）第１及び第４スイッチングデバイスＳ_１、Ｓ_４が両方とも非導通であるとき、第１及び第２節点の両端の電圧は第１電圧レベルになる。（ｉｉ）第１及び第４スイッチングデバイスＳ_１、Ｓ_４の１つが導通すると、第１及び第２節点間の両端の電圧は、第２電圧レベルになる。（ｉｉｉ）第１及び第４スイッチングデバイスＳ_１、Ｓ_４が両方とも導通すると、第１節点両端の電圧は、第３電圧レベルになる。第１電圧レベルは接地であり、第２電圧レベルは実質的に入力信号の半分であり、第２電圧レベルは実質的に入力信号である。１次スイッチングデバイスＳ_１及びＳ_４が両方とも「オン」又は導通している場合、位相レッグ出力電圧Ｖ_ＡＢはＶ_ｉｎに等しくなる。１次スイッチングデバイスＳ_１及びＳ_４が両方とも「オン」である場合、又は１次スイッチングデバイスＳ_１及びＳ_３が両方とも「オン」である場合、位相レッグ出力電圧Ｖ_ＡＢは０．５Ｖ_ｉｎに等しい。１次スイッチングデバイスＳ_１及びＳ_３が両方とも「オン」の場合、位相レッグ出力電圧Ｖ_ＡＢは０Ｖに等しくなる。

したがって、位相レッグ出力電圧Ｖ_ＡＢの波形は、スイッチング周期Ｔ_ｓｗの半分の周期で周期的である。期間φは、１次スイッチングデバイスＳ_１及びＳ_４が両方とも「オン」であるとき、又は１次スイッチングデバイスＳ_１及びＳ_３が両方とも「オン」であるときの期間に対応するので、期間φは、位相レッグ出力電圧Ｖ_ＡＢが１／２Ｖ_ｉｎに等しい期間を決定する。スイッチング周波数ｆ_ｓｗ（したがって、スイッチング周期Ｔ_ｓｗ）と期間φは、さまざまな制御目標を設定するための制御変数である。

主要な波形及び段の分析
この詳細な説明では、動作の分析を簡略化するために、図１０Ａに示すように入力コンデンサＣ_ｉｎ及び出力コンデンサＣ_Ｏのリップル電圧は、無視できると想定しており、それぞれ定電圧源Ｖ_ｉｎとＶ_Ｏで表すことができる。また、本明細書の半導体回路要素はそれぞれ、その「オン」又は導通状態では抵抗がゼロであると仮定している。（すなわち、それらは短絡と見なす）。ただし、１次スイッチングデバイスの出力容量は無視できないものとする。

図１１は、図１０のＳＨＢＬＬＣ共振コンバータ１０００のスイッチング周期Ｔｓｗ間の主要な波形である。図１１は、スイッチ制御電圧Ｓ_１、Ｓ_２、Ｓ_３及びＳ_４（すなわち、正の電圧は、それぞれ１次スイッチングデバイスＳ_１〜Ｓ_４が「オン」状態であることを示す）、１次側出力電圧Ｖ_ＡＢ、共振インダクタＬｒの電流ｉＬ_ｒ、励磁インダクタＬ_ｍの電流ｉＬ_ｍ、及び１次スイッチングデバイスＳ_１及びＳ_２間の両端の電圧Ｖ_Ｓ１及びＶ_Ｓ２を示す。図１１は、時間ｔ_１、ｔ_２、ｔ_３、ｔ_４、ｔ_５、ｔ_６、ｔ_７、ｔ_８、ｔ_９、ｔ_１０、ｔ_１１、ｔ_１２、ｔ_１３、ｔ_１４、ｔ_１５、及びｔ_１６における信号遷移を示す。

図１１に関連して、図１２Ａ〜図１２Ｐは、期間（ｔ_０，ｔ_１），（ｔ_１，ｔ_２），（ｔ_２，ｔ_３），（ｔ_３，ｔ_４），（ｔ_４，ｔ_５），（ｔ_５，ｔ_６），（ｔ_６，ｔ_７），（ｔ_７，ｔ_８），（ｔ_８，ｔ_９），（ｔ_９，ｔ_１０），（ｔ_１０，ｔ_１１），（ｔ_１１，ｔ_１２），（ｔ_１２，ｔ_１３），（ｔ_１３，ｔ_１４），（ｔ_１４，ｔ_１５），及び（ｔ_１５，ｔ_１６）にそれぞれに対応する、本発明の実施形態の３レベル変調方式下でのＳＨＢＬＬＣ共振コンバータ１０００の１６の動作段を示している。図１２Ａ〜図１２Ｐでは、開いている又は「オフ」のスイッチングデバイスは破線で示されている（例えば、図１２Ａでは、１次スイッチングデバイスＳ_２及びＳ_３は開いている）。また、１次スイッチングデバイスＳ_１、Ｓ_２、Ｓ_３及びＳ_４の寄生コンデンサは、それぞれコンデンサＣ_Ｓ１、Ｃ_Ｓ２、Ｃ_Ｓ３及びＣ_Ｓ４で表されている。

図１２Ａに示すように、期間（ｔ_０、ｔ_１）では、共振電流ｉＬ_ｒは増加し、共振インダクタＬ_ｒ、トランスＴＲ、磁化インダクタＬ_ｍ、共振コンデンサＣ_ｒ、及び１次スイッチングデバイスＳ_１及びＳ_４を流れる。位相レッグ出力電圧Ｖ_ＡＢは入力電圧Ｖ_ｉｎに等しくなる。

図１２Ｂに示すように、期間（ｔ_１、ｔ_２）では、１次スイッチングデバイスＳ_１が開いた後、コンデンサＣ_Ｓ１は１／２Ｖ_ｉｎまで充電され、コンデンサＣ_Ｓ２は完全に放電する（すなわち、両端が０Ｖになるまで）。共振電流ｉＬ_ｒは減少し始める。位相レッグ出力電圧Ｖ_ＡＢは、コンデンサＣ_Ｓ１及びＣ_Ｓ２での充電と放電の結果として、１／２Ｖ_ｉｎに低下する。

図１２Ｃに示すように、期間（ｔ_２、ｔ_３）では、１次スイッチングデバイスＳ_２は、０Ｖで（すなわち、スイッチング損失のない「ＺＶＳ」状態で）オンになる。位相レッグ出力電圧Ｖ_ＡＢは１／２Ｖ_ｉｎに留まり、共振電流ｉＬ_ｒは減少し続ける。

図１２Ｄに示すように、期間（ｔ_３、ｔ_４）では、１次スイッチングデバイスＳ_４がオフにされた後、コンデンサＣ_Ｓ４は１／２Ｖ_ｉｎまで充電され、コンデンサＣ_Ｓ３は完全に放電される。位相レグ出力電圧Ｖ_ＡＢは、コンデンサＣ_Ｓ４及びＣ_Ｓ３での充電と放電の結果として、０Ｖになり、共振電流ｉＬ_ｒは減少し続ける。

図１２Ｅに示すように、期間（ｔ_４、ｔ_５）では、１次スイッチングデバイスＳ_３は、ＺＶＳ状態でオンになる。位相レッグ出力電圧Ｖ_ＡＢは０Ｖに留まり、共振電流ｉＬ_ｒは減少し続ける。

図１２Ｆに示すように、期間（ｔ_５、ｔ_６）では、１次スイッチングデバイスＳ_３がオフにされた後、コンデンサＣ_Ｓ３は１／２Ｖ_ｉｎまで充電され、コンデンサＣ_Ｓ４は完全に放電される。位相レグ出力電圧Ｖ_ＡＢは、コンデンサＣ_Ｓ４及びＣ_Ｓ３での充電と放電の結果として、１／２Ｖ_ｉｎまで上昇し、共振電流ｉＬ_ｒは増加し始める。

図１２Ｇに示すように、期間（ｔ_６、ｔ_７）では、１次スイッチングデバイスＳ_４は、ＺＶＳ状態でオンになる。位相レッグ出力電圧Ｖ_ＡＢは１／２Ｖ_ｉｎに留まり、共振電流ｉＬ_ｒは増加し続ける。

図１２Ｈに示すように、期間（ｔ_７、ｔ_８）では、１次スイッチングデバイスＳ_２がオフにされた後、コンデンサＣ_Ｓ２は１／２Ｖ_ｉｎまで充電され、コンデンサＣ_Ｓ１は完全に放電される。位相レグ出力電圧Ｖ_ＡＢは、コンデンサＣ_Ｓ２及びＣ_Ｓ１での充電と放電の結果として、Ｖ_ｉｎになり、共振電流ｉＬ_ｒは増加し始める。

図１２Ｉに示すように、期間（ｔ_８、ｔ_９）では、１次スイッチングデバイスＳ_１は、ＺＶＳ状態でオンになる。位相レッグ出力電圧Ｖ_ＡＢは１／２Ｖ_ｉｎに留まり、共振電流ｉＬ_ｒは増加し続ける。

図１２Ｊに示すように、期間（ｔ_９、ｔ_１０）では、１次スイッチングデバイスＳ_４が開くと、コンデンサＣＳ_４は１／２Ｖ_ｉｎまで充電され、コンデンサＣＳ_３は完全に放電される。共振電流ｉＬ_ｒは減少し始め、位相レグ出力電圧Ｖ_ＡＢは、コンデンサＣＳ_４及びＣＳ_３での充電と放電の結果として、１／２Ｖ_ｉｎまで下降する。

図１２Ｋに示すように、期間（ｔ_１０、t_１１）では、１次スイッチングデバイスＳ_３は、ＺＶＳ状態でオンになる。位相レッグ出力電圧Ｖ_ＡＢは１／２Ｖ_ｉｎに留まり、共振電流ｉＬ_ｒは減少し続ける。

図１２Ｌに示すように、期間（ｔ_１１、ｔ_１２）では、１次スイッチングデバイスＳ_１がオフされると、コンデンサＣ_Ｓ１は１／２Ｖ_ｉｎまで充電され、コンデンサＣＳ_１は完全に放電される。位相レッグ出力電圧Ｖ_ＡＢは、コンデンサＣ_Ｓ１及びＣ_Ｓ２での充電と放電の結果として、０Ｖになり、共振電流ｉＬ_ｒは減少し続ける。

図１２Ｍに示すように、期間（ｔ_１２、t_１３）では、１次スイッチングデバイスＳ_１は、ＺＶＳ状態でオンになる。位相レッグ出力電圧Ｖ_ＡＢは０Ｖに留まり、共振電流ｉＬ_ｒは減少し続ける。

図１２Ｎに示すように、期間（ｔ_１３、ｔ_１４）では、１次スイッチングデバイスＳ_１がオフされると、コンデンサＣＳ_１は１／２Ｖ_ｉｎまで充電され、コンデンサＣ_Ｓ１は完全に放電される。位相レッグ出力電圧Ｖ_ＡＢは、コンデンサＣ_Ｓ２及びＣ_Ｓ１での充電と放電の結果として、１／２Ｖ_ｉｎまで上昇し、共振電流ｉＬ_ｒは増加し始める。

図１２Ｏに示すように、期間（ｔ_１４、ｔ_１５）では、１次スイッチングデバイスＳ_１は、ＺＶＳ状態でオンになる。位相レッグ出力電圧Ｖ_ＡＢは１／２Ｖ_ｉｎに留まり、共振電流ｉＬ_ｒは増加し続ける。

図１２Ｐに示すように、期間（ｔ_１５、ｔ_１６）では、１次スイッチングデバイスＳ_３がオフされると、コンデンサＣ_Ｓ３は１／２Ｖ_ｉｎまで充電され、コンデンサＣ_Ｓ４は完全に放電される。位相レッグ出力電圧Ｖ_ＡＢは、コンデンサＣ_Ｓ３及びＣ_Ｓ４での充電と放電の結果として、Ｖ_ｉｎとなり、共振電流ｉＬ_ｒは増加し続ける。

すべての１次スイッチングデバイスがＺＶＳ状態でオンになるので、本発明の実施形態の３レベル変調方式は、総スイッチング損失を大幅に低減する。

本発明の３レベル変調方式の利点：Ａ．出力電圧の低減
本発明の実施形態の３レベル変調方式は、直列接続されたＬ_ｒ−Ｃ_ｒ−Ｌ_ｍ共振回路の両端で、ＤＣ及びＡＣ成分を含む制御可能な位相レッグ出力電圧Ｖ_ＡＢを生成する。この実施形態では、ＬＬＣ共振コンバータ動作中に、共振コンデンサＣ_ｒがＤＣ成分を遮断するので、ＡＣ成分のみがトランスＴＲの１次側巻線に現れる。デバイススイッチング周波数ｆ_ｓｗが下記式３で表される共振周波数ｆ_ｒに等しく、期間φ＝０の場合、出力電圧Ｖ_ｏは、位相レッグ出力電圧Ｖ_ＡＢの整流ＡＣ成分とトランスＴＲの電圧ゲインの積の平均に等しくなる。トランスＴＲの電圧ゲインは巻数比Ｎ_Ｓ／Ｎ_Ｐであり、ここでＮ_Ｓ及びＮ_Ｐはそれぞれ２次側巻線と１次側巻線の巻数であるため、出力電圧Ｖ_ｏは下記式４になる。持続時間φの望ましい値に対して、スイッチング周波数ｆ_ｒが固定されている場合、整流されたＡＣ成分の平均電圧は減少する。したがって、出力電圧Ｖ_ｏも低下する。よって、本発明の実施形態の３レベル変調方式を使用して、スイッチング周波数ｆ_ｒに影響を与えることなく出力電圧Ｖ_ｏを調整することができる。

Ｂ．各１次スイッチングデバイスの電流ストレスのバランス
パワーデバイスの「オン」抵抗は、伝導損失を引き起こす。図１０ＡのＳＨＢＬＬＣ共振コンバータ１０００において、１次スイッチングデバイスＳ_１〜Ｓ_４は、それらが導通しているときに伝導損失を引き起こす。図１３は、本発明の実施形態の３レベル変調方式の下で、デッドタイムの影響を考慮せずに、１次スイッチングデバイスＳ_１〜Ｓ_４における制御スイッチ電圧Ｓ_１〜Ｓ_４、スイッチング期間Ｔ_ｓｗ中にそれらを流れる同時電流Ｉ_１〜Ｉ_４を示す。電流Ｉ_１〜Ｉ_４は同じ二乗平均平方根（ＲＭＳ）値を持っているので、１次スイッチングデバイス間で熱ストレスのバランスが均等になる。その結果、これらのデバイスではより長い寿命が期待でき、ＳＨＢＬＬＣ共振コンバータ１０００の信頼性が向上する。

ＤＣリンクコンデンサの電圧バランス
理想的には、本発明の実施形態の３レベル変調方式の下で上部及び下部コンデンサ（例えば、コンデンサＣ_ｉｎ１及びＣ_ｉｎ２）が同じ電力を共振タンクに供給するとき、それらのＤＣリンクコンデンサ電圧は、追加の制御なしで自動的に調整される。ただし、等価直列抵抗（ＥＳＲｓ）とＤＣリンクコンデンサの容量のパラメータの不整合、及びスイッチ制御又はゲート信号のタイミングの不整合の両方とも、実際のＳＨＢＬＬＣ共振コンバータでは避けられない。これらの不整合により、ＤＣリンクコンデンサの電圧の不均衡が生じる。

本発明の実施形態は、ＤＣリンクコンデンサ電圧のバランスを取り、ＳＨＢＬＬＣ共振コンバータを安全な範囲で動作させ続ける方法を提供する。コンデンサＣ_ｉｎ１の電圧がコンデンサＣ_ｉｎ２より大きい場合、１次スイッチングデバイスＳ_１及びＳ_１へのスイッチ制御信号におけるすべての遷移が短時間遅延し、１次スイッチングデバイスＳ_３及びＳ_４へのスイッチ制御信号におけるすべての遷移は、同じ量だけ前に進められる。同様に、コンデンサＣ_ｉｎ２の電圧がコンデンサＣ_ｉｎ１より大きい場合、１次スイッチングデバイスＳ_１及びＳ_１へのスイッチ制御信号のすべての遷移は短期間だけ進められ、１次スイッチングデバイスＳ_３及びＳ_４のスイッチ制御信号のすべての遷移は、同じ量だけ遅れる。ＳＨＢＬＬＣ共振コンバータの通常の動作への悪影響を回避するために、短期間の調整はスイッチング周期Ｔ_ｓｗの５％を超えないようにするのが望ましい。

パルス周波数変調（ＰＦＭ）と３レベル変調方式との組合せによる広出力電圧範囲の動作実現
上述のように、最大効率は、ＳＨＢＬＬＣ共振コンバータが共振周波数ｆ_ｒ、又は共振周波数ｆ_ｒに非常に近い動作点で動作するときに達成される。広い出力電圧範囲を実現するために、従来の制御はスイッチング周波数ｆ_ｓｗを変調してＤＣ電圧ゲインを調整する。ただし、スイッチング周波数制御により、動作点が回路の最大効率から離れる。さらに、非常に広い出力電圧範囲の場合、そのようなスイッチング周波数制御でも、固定された回路パラメータによって必要なＤＣ電圧ゲインを達成できない。

本発明の発明者は、異なる変調方式を組合せることによって、ＳＨＢＬＬＣ共振コンバータが広い出力電圧範囲を提供できると同時に、共振周波数又はその近く（すなわち、より狭い入力スイッチング周波数範囲）で異なる所望のＤＣ電圧ゲインを効率的に達成できること、がわかっている。さらに、本発明の実施形態の３レベル変調方式は、回路パラメータ値が固定されている場合でも、広い出力電圧範囲及び回路ゲインを達成できる。図１４は、本発明の一実施形態による、ＳＨＢＬＬＣ共振コンバータ１４００であり、出力電圧Ｖ_ｏ（及び、任意選択で、出力電流Ｉ_ｏ）に基づいて１次スイッチングデバイスＳ_１〜Ｓ_４へのスイッチ制御信号を生成する制御回路１４０１を含むＳＨＢＬＬＣ共振コンバータ１４００である。

ＳＨＢＬＬＣ共振コンバータ１４００の制御回路１４０１は、その主要な制御目標として出力電圧Ｖ_ｏを使用することができる。出力電流Ｉ_ｏは、個別の制御目標又は負荷状態を表すフィードバック信号としても使用できる。各制御目標を表す基準値は、制御回路１４０１内で内部的に、又は外部ソースから生成することができる。検知された電圧Ｖ_ｏ（又は検知された電流Ｉ_ｏ）と対応する基準値との間の差に基づき、制御回路１４０１は、ＳＨＢＬＬＣ共振制御コントローラ１４０１の１次側位相レッグにおけるスイッチングデバイスＳ_１〜Ｓ_４を動作させる２以上の変調方式間で切り替える。１つ又は複数の制御目標は、選択された変調方式における信号のスイッチング周波数ｆ_ｓｗ及びデューティサイクルのような他の制御パラメータの値を決定するために、用いることができる。１次側スイッチングデバイスＳ_１〜Ｓ_４を動作させる信号は、選択された変調方式と他の制御パラメータ値に基づいて生成される。

従来の対称周波数変調方式は、共振周波数ｆ_ｒを中心にスイッチング周波数ｆ_ｓｗを変化させることにより、所望の出力電圧ゲインを提供する。提案されている３レベル変調方式では、１次スイッチングデバイスが導通している期間を制御することにより、最大許容スイッチング周波数で追加の出力電圧ゲインを提供する。したがって、本発明の実施形態は、選択された変調方式と周波数制御を組合せて所定の出力電圧範囲を達成する制御方法を提供する。（変調方式は、それぞれの出力電圧レギュレーション範囲で重複する場合がある。）本発明の実施形態の変調方式の選択は、例えば、電圧制御ターゲット、負荷条件、及び許容可能な動作周波数範囲等の制御パラメータに基づくことができる。

図１５Ａは、ＳＨＢＬＬＣ共振コンバータ１０００において、制御方式が対称変調方式から３レベル変調方式に切替るときの１次スイッチングデバイスＳ_１〜Ｓ_４への制御信号及び位相レッグ出力電圧Ｖ_ＡＢである。本発明の一実施形態によれば、図１５Ｂは、ＳＨＢＬＬＣ共振コンバータ１０００において、制御方式が３レベル変調方式から対称変調方式に切替るときの１次スイッチングデバイスＳ_１〜Ｓ_４への制御信号及び位相レッグ出力電圧Ｖ_ＡＢである。図１５Ａに示すように、本発明の実施形態の対称変調方式（間隔１５０１）から３レベル変調方式（間隔１５９２）への切替えは、位相レッグ出力電圧Ｖ_ＡＢの制御目標が出力電圧Ｖ_ｏ中の高電圧から低電圧に変化するので、遷移期間を必要としない。同様に、図１５Ｂに示すように、本発明の実施形態の３レベル変調方式（間隔１５０３）から対称変調方式（間隔１５０４）への切替えも、位相レグ出力電圧Ｖ_ＡＢの制御目標が出力電圧Ｖ_ｏ中の低電圧から高電圧に変化するので、遷移期間を必要としない。一実施形態では、対称変調方式は可変周波数変調を有する。別の実施形態では、対称変調方式は定周波数変調を有する。

他のトポロジへの拡張
本発明の実施形態は、他の２次側トポロジを有するＳＨＢＬＬＣ共振コンバータにも等しく適用可能であり、同様の有益な狭いデバイススイッチング周波数で広い出力電圧範囲を提供する。本発明の一実施形態によれば、図１６Ａ及び１６Ｂはそれぞれ、（ｉ）２次側にフルブリッジ同期整流器を備えたＳＨＢＬＬＣ共振コンバータ１６００、及び（ｉｉ）２次側にセンタータップ付きトランスＴＲ及び同期整流器Ｓ_５及びＳ_６を備えたＳＨＢＬＬＣ共振コンバータ１６５０である。ＳＨＢＬＬＣ共振コンバータ１６００では、制御回路１６０１は、図１０Ｂに関して議論された方法を組合せることができる。図１０Ｂの方法は、１次側のスイッチングデバイスＳ_１〜Ｓ_４及び２次側のスイッチングデバイスＳ_５〜Ｓ_８を動作させるための信号を生成する従来の２次側制御方式を有する。ＳＨＢＬＬＣ共振コンバータ１６５０では、制御回路１６５１は、図１０Ｂに関して議論された方法を組合せることができる。図１０Ｂの方法は、１次側のスイッチングデバイスＳ_１〜Ｓ_４及び２次側スイッチングデバイスＳ_５及びＳ_６を動作させるための信号を生成する従来の２次側制御方式を有する。本発明の実施形態は、ＳＨＢＬＬＣ共振コンバータ１６００の２次側のスイッチングデバイスＳ５〜Ｓ８、又はＳＨＢＬＬＣ共振コンバータ１６５０の２次側スイッチングデバイスＳ_５〜Ｓ_６が存在するＳＨＢＬＬＣ共振コンバータにも等しく適用可能である。共振コンバータは、ダイオードに置き換えられる。

本発明の実施形態はまた、図１７Ａ及び１７Ｂそれぞれに示されるような可変ＤＣ入力電圧を有する、又は２つの異なる入力電圧を有するＳＨＢＬＬＣ共振コンバータに適用可能である。図１７Ａ及び１７Ｂはそれぞれ、本発明の一実施形態によって制御される、（ｉ）可変ＤＣ入力電圧源１７０２を備えたＳＨＢＬＬＣ共振コンバータ１７００、及び（ｉ）ＤＣ入力電圧Ｖ_ｉｎ１及びＶ_ｉｎ２をそれぞれ備えたＳＨＢＬＬＣ共振コンバータ１７５０である。図１７Ａに示されるように、可変ＤＣ入力電圧源１７０２は、信号Ｖ_ｃｔｒｌによって制御され得、これは内部的に生成され得るか、又は外部的に提供され得る。信号Ｖ_ｃｔｒｌの制御方法を上述の本発明の実施形態の方法のいずれかと組合せると、出力電圧範囲をさらに拡大、又はＳＨＢＬＬＣ共振コンバータ１７００のデバイススイッチング周波数範囲をさらに低減することができ得る。

Claims

出力電圧又は出力電流を少なくとも１つの負荷に供給するために電圧源から入力信号を受信するための第１及び第２入力端子を有する電力変換器であって、
（ａ）トランスと、（ｂ）１次側回路と、（ｃ）２次側回路と、（ｄ）制御回路とを備え、
（ａ）前記トランスは、１次巻線及び２次巻線を有し、
（ｂ）前記１次側回路は、（ｉ）直列接続された第１、第２、第３及び第４スイッチングデバイスと、（ｉｉ）共振タンク回路とを有し、
（ｉ）第１、第２、第３及び第４スイッチングデバイスは、第１入力端子と第２入力端子との間に接続され、第１及び第２スイッチングデバイスのそれぞれは、第１及び第２スイッチ制御信号によって制御され、第３及び第４スイッチングデバイスのそれぞれは、第３及び第４スイッチ制御信号によって制御され、
（ｉｉ）前記共振タンク回路は、（１）第１節点と第２節点との間に接続され、（２）前記トランスの前記１次巻線に接続され、
第１節点は、第１及び第２スイッチングデバイスと共通の節点であり、
第２節点は、第３及び第４スイッチングデバイスと共通の節点であり、
（ｃ）前記２次側回路は、前記トランスの前記２次巻線に接続され、前記２次側回路は、フィルタコンデンサを有し、
前記フィルタコンデンサは、少なくとも１つの負荷に前記出力電圧又は前記出力電流を供給し、
（ｄ）前記制御回路は、前記出力電圧又は前記出力電流に基づき、第１変調方式に従って第１、第２、第３、及び第４スイッチ制御信号を生成可能であり、
第１変調方式では、（ｉ）−（ｉｖ）が成立しており、
（ｉ）第１及び第２スイッチ制御信号が互いに実質的に相補的であり、第３及び第４スイッチ制御信号が互いに実質的に相補的であり、
（ｉｉ）第１、第２、第３、及び第４スイッチ制御信号が共通のスイッチング周期で周期的であり、
（ｉｉｉ）前記共通のスイッチング周期内において、（１）と、（２）又は（３）とを満たし、
（１）前記各スイッチ制御信号には、２つの立ち上がりエッジと２つの立ち下がりエッジがあり、
（２）第１スイッチ制御信号の第１立ち上がりエッジは、第４スイッチ制御信号の第１立ち上がりエッジよりも第１所定時間だけ遅れ、第１スイッチ制御信号の第２立ち上がりエッジは、第４スイッチ制御信号の第２立ち上がりエッジよりも進んでおり、
（３）第１スイッチ制御信号の第１立ち上がりエッジが、第４スイッチ制御信号の第１立ち上がりエッジよりも第１所定時間進んでおり、第１スイッチ制御信号の第２立ち上がりエッジは、第４スイッチ制御信号の第２立ち上がりエッジよりも第２所定時間だけ遅れており、
（ｉｖ）前記制御回路は、前記スイッチング周期、第１所定時間、及び第２所定時間を変化させる、電力変換器。
請求項１に記載の電力変換器であって、
第１及び第２スイッチングデバイスの両端に接続された第１入力コンデンサと、
第３及び第４スイッチングデバイスの両端に接続された第２入力コンデンサとを更に備え、
第１入力コンデンサの電圧が第２入力コンデンサの電圧より高い場合、前記制御回路は、第１及び第２スイッチ制御信号の遷移を遅延させ、第３及び第４スイッチ制御信号の遷移を同じ量だけ時間的に進め、
第１入力コンデンサの電圧が第２入力コンデンサの電圧よりも低い場合、前記制御回路は、第１及び第２スイッチ制御信号の遷移を早め、第３及び第４スイッチ制御信号の遷移を遅延させる、電力変換器。
請求項１に記載の電力変換器であって、
前記共振タンク回路は、共振インダクタ、磁化インダクタ、及び共振コンデンサを有し、
前記共振インダクタ、前記磁化インダクタ、及び前記共振コンデンサは、直列に接続され、
前記トランスの前記１次巻線は、前記磁化インダクタと並列に接続されている、電力変換器。
請求項１に記載の電力変換器であって、
前記２次側回路は、整流器段を更に有し、
前記整流器段は、前記トランスの前記２次巻線及び前記フィルタコンデンサに接続されている、電力変換器。
請求項４に記載の電力変換器であって、
前記整流器段は、同期整流器又はダイオードを有し、
前記同期整流器又は前記ダイオードは、フルブリッジ構成又はハーフブリッジ構成で接続される、電力変換器。
請求項１に記載の電力変換器であって、
（ｉ）第１及び第４スイッチングデバイスが両方とも非導通の場合、第１及び第２節点の両端の電圧は第１電圧レベルであり、
（ｉｉ）第１及び第４スイッチングデバイスのうちの１つが導通している場合、第１及び第２節点の両端の電圧は第２電圧レベルであり、
（ｉｉｉ）第１及び第４スイッチングデバイスが両方とも導通している場合、第１及び第２節点の両端の電圧は第３電圧レベルであり、
第１電圧レベルは接地であり、第２電圧レベルは入力信号の略半分であり、第３電圧レベルは入力信号と略同レベルである、電力変換器。
請求項１に記載の電力変換器であって、
前記制御回路は、第１変調方式とは異なる第２変調方式に従い、第１、第２、第３、及び第４スイッチ制御信号を生成するように構成可能であり、
第２変調方式は、対称変調方式として動作し、
第１及び第２変調方式のうちの１つは、可変周波数変調を含み、
第１及び第２変調方式のうちの１つは、定周波数変調制御を含み、
前記制御回路は、第１期間、第１変調方式の下で前記電力変換器を動作させ、第２期間、第２変調方式の下で前記電力変換器を動作させることによって、前記電力変換器のゲインを変化させる、電力変換器。
請求項１に記載の電力変換器であって、
第１所定時間及び第２所定時間は等しい、電力変換器。
請求項１に記載の電力変換器であって、
前記スイッチングデバイスのそれぞれは、各スイッチング周期の実質的に５０％を導通し、
前記制御回路は、第１所定時間を増加させることにより、前記出力電圧、出力電力、又はその両方を減少させる、電力変換器。
請求項１に記載の電力変換器であって、
前記スイッチングデバイスのそれぞれは、各スイッチング周期の実質的に５０％を導通し、
前記制御回路は、第１所定時間を減少させることにより、前記出力電圧、出力電力、又はその両方を増加させる、電力変換器。