JP4619769B2 - 電源装置 - Google Patents

電源装置 Download PDF

Info

Publication number
JP4619769B2
JP4619769B2 JP2004369852A JP2004369852A JP4619769B2 JP 4619769 B2 JP4619769 B2 JP 4619769B2 JP 2004369852 A JP2004369852 A JP 2004369852A JP 2004369852 A JP2004369852 A JP 2004369852A JP 4619769 B2 JP4619769 B2 JP 4619769B2
Authority
JP
Japan
Prior art keywords
switching element
switching
switching elements
voltage
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004369852A
Other languages
English (en)
Other versions
JP2006180599A (ja
Inventor
富二夫 野村
昌康 土井
浩 岩永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004369852A priority Critical patent/JP4619769B2/ja
Priority to US11/297,454 priority patent/US7352600B2/en
Publication of JP2006180599A publication Critical patent/JP2006180599A/ja
Application granted granted Critical
Publication of JP4619769B2 publication Critical patent/JP4619769B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Description

この発明は、例えばレーダ装置やコンピュータのＣＰＵ（Central Processing Unit）等の低電圧、大電流機器用として使用される電源装置に関する。
周知のように、従来のトランスを使用した絶縁型の電源装置では、効率を改善するために、２次側にＦＥＴ（Field Effect Transistor）等のスイッチング素子を使用した同期整流方式のコンバータが採用されている。しかしながら、このような従来の方式では、ボディダイオードに流れるリカバリ電流によるリカバリ損失が大きく、高周波数化することが難しいという不都合がある。
すなわち、通常のフォワードコンバータの場合、フライホイール側の電流の傾きは、入力電圧をＶｉｎ、１次側と２次側との巻数比を１：ｎ、トランスの２次側の漏れインダクタンスをＬｒとすると、
−ｎＶｉｎ／Ｌｒ
となる。つまり、入力電圧Ｖｉｎに比例し、また、通常漏れインダクタンスＬｒは非常に小さいことから、電流の傾きは非常に大きくなり、この電流の傾きに依存するリカバリ電流は非常に大きくなる。
また、ＦＥＴの耐圧確保のために、オン抵抗の高いＦＥＴを使用しなければならず、効率の低下が招かれる。すなわち、通常のフォワードコンバータの場合、フライホイール側に印加される電圧は、入力電圧をＶｉｎ、１次側と２次側との巻数比を１：ｎとすると、
ｎＶｉｎ
となる。つまり、入力電圧Ｖｉｎに比例し、これにさらにサージ電圧が加わることを考慮すると、耐圧の高いＦＥＴが必要となる。
特許文献１には、ＭＯＳＦＥＴの出力容量と変圧器のリーケージインダクタンスとを用いて共振させることにより、外付けの共振用コンデンサやリアクトルを設ける必要をなくして小型化を図るとともに、零電圧スイッチングを行なうことで、スイッチング周波数を高くしてもスイッチング損失が増加しないようにした技術が開示されている。
特開平７−３３７０３４号公報
そこで、この発明は上記事情を考慮してなされたもので、電流の傾きを非常に小さく抑えることができるとともに、スイッチング素子の耐圧を低く抑えることができ、高周波数化及び小型化を容易に実現し得る電源装置を提供することを目的とする。
この発明に係る電源装置は、一端に直流電圧の一方のレベルが印加される第１のスイッチング素子と；第１のスイッチング素子の他端に一端が接続され、他端に直流電圧の他方のレベルが印加される第２のスイッチング素子と；一端に直流電圧の一方のレベルが印加される第３のスイッチング素子と；第３のスイッチング素子の他端に一端が接続され、他端に第２のスイッチング素子の他端が接続されて、直流電圧の他方のレベルが印加される第４のスイッチング素子と；第１及び第２のスイッチング素子のいずれか一方に並列に接続される第１のコンデンサと；第１のコンデンサに対応させて第３及び第４のスイッチング素子のいずれか一方に並列に接続される第２のコンデンサと；第１及び第２のスイッチング素子の接続点に一端が接続された第１のコイルと；第１のコイルの他端と第３及び第４のスイッチング素子の接続点との間に１次側コイルが接続されたトランスと；トランスの２次側コイルの両端間に直列接続された第５及び第６のスイッチング素子と；トランスの２次側コイルの中間タップ点と第５及び第６のスイッチング素子の接続点との間に接続された第３のコンデンサと；第３のコンデンサの両端間出力電圧に基づいて第１乃至第６のスイッチング素子を制御するもので、第１及び第２のスイッチング素子と第３及び第４のスイッチング素子とに対しては、それぞれ、所定のスイッチング周波数の元で共にオンする期間がなく、ゼロ電圧スイッチングのためのデッドタイム期間以外はいずれか一方のスイッチング素子がオンし、第１及び第３のスイッチング素子と第２及び第４のスイッチング素子とに対しては、それぞれ、位相を１８０°ずらせてオンオフさせ、第５及び第６のスイッチング素子に対しては、それぞれ、出力に正及び逆方向の電流が流れている期間にオンさせ、不連続電流モードで動作させる制御手段とを備えるようにしたものである。
上記のような構成とすることにより、電流の傾きを非常に小さく抑えることができるとともに、スイッチング素子の耐圧を低く抑えることができ、高周波数化及び小型化を容易に実現することが可能となる。
以下、この発明の実施の形態について図面を参照して詳細に説明する。図１において、ＤＣ−ＤＣコンバータ（１００）には、電圧源（１０）より直流の電圧Ｖinが供給されている。すなわち、この電圧源（１０）の正極（＋）は、例えばＦＥＴ等でなるスイッチング素子（１２）の一端部に接続されている。
そして、このスイッチング素子（１２）の他端部は、例えばＦＥＴ等でなるスイッチング素子（１３）の一端部と、コイル（１８）の一端部とに接続されている。このスイッチング素子（１３）の他端部は、電圧源（１０）の負極（−）に接続されている。なお、このスイッチング素子（１２）には、コンデンサ（１６）が並列接続されている。
また、電圧源（１０）の正極（＋）は、例えばＦＥＴ等でなるスイッチング素子（１４）の一端部に接続されている。このスイッチング素子（１４）の他端部は、例えばＦＥＴ等でなるスイッチング素子（１５）の一端部と、トランス（１９）の１次側コイル（１８）の一端部とに接続される。
そして、上記スイッチング素子（１３，１５）の各他端部同士は接続され、その共通接続点は電圧源（１０）の負極（−）に接続されている。また、上記コイル（１８）の他端部は、トランス（１９）の１次側コイル（２６）の他端部に接続されている。なお、このスイッチング素子（１４）には、コンデンサ（１７）が並列接続されている。
また、上記トランス（１９）の２次側コイル（２７）の一端部は、例えばＦＥＴ等でなるスイッチング素子（２０）の一端部に接続されている。さらに、トランス（１９）の２次側コイル（２７）の他端部は、例えばＦＥＴ等でなるスイッチング素子（２１）の一端部に接続されている。
そして、トランス（１９）の２次側コイル（２７）の中間タップ点は、一方の出力端（２８）に接続される。また、上記スイッチング素子（２０，２１）の各他端部同士は接続され、その共通接続点は他方の出力端（２９）に接続されている。さらに、これらの出力端（２８，２９）間には、コンデンサ（２２）が接続されている。
各出力端（２８，２９）間に得られる出力電圧Ｖoutは、モニタ部（２００）により検出される。このモニタ部（２００）は、その検出結果に対応したフィードバック信号を生成し、制御部（３００）に出力している。
この制御部（３００）は、入力されたフィードバック信号に基づいて、パルス幅変調（ＰＷＭ）、周波数変調（ＰＦＭ）または位相変調を行なうことによって、上記スイッチング素子（１２〜１５）のドライブ信号ＤＲＶ Ａ〜ＤＲＶ Ｄと、スイッチング素子（２０，２１）のドライブ信号ＤＲＶ Ｅ，ＤＲＶ Ｆとを生成する。
そして、これらのドライブ信号ＤＲＶ Ａ〜ＤＲＶ Ｆによって、各スイッチング素子（１２〜１５，２０，２１）がそれぞれスイッチング制御されることにより、出力電圧Ｖoutが安定化されるようにフィードバック制御される。
ただし、位相変調の場合、コンデンサ（１６）はスイッチング素子（１５）の両端に接続される。
また、コイル（１８）はトランス（１９）の漏れインダクタンスも含み、トランス（１９）の漏れインダクタンスのみで構成しても同様の効果は得られる。
さらに、コンデンサ（１６）は、スイッチング素子（１２,１３）及びトランス（１９）の寄生容量も含み、スイッチング素子（１２,１３）及びトランス（１９）の寄生容量のみで構成しても同様の効果は得られる。
また、コンデンサ（１７）は、スイッチング素子（１４,１５）及びトランス（１９）の寄生容量も含み、スイッチング素子（１４,１５）及びトランス（１９）の寄生容量のみで構成しても同様の効果は得られる。
図２は、図１に示した回路図における各部の動作波形を示している。なお、簡単のため、各スイッチング素子（１２〜１４，２０，２１）、トランス（１９）、コイル（１８）における電圧降下は無視する。
図２において、ＤＲＶ Ａはスイッチング素子（１２）のドライブ信号、ＤＲＶ Ｂはスイッチング素子１３のドライブ信号、ＤＲＶ Ｃはスイッチング素子１４のドライブ信号、ＤＲＶ Ｄはスイッチング素子１５のドライブ信号、ＤＲＶ Ｅはスイッチング素子２０のドライブ信号、ＤＲＶ Ｆはスイッチング素子２１のドライブ信号、Ｉpはトランス（１９）の１次側コイル（２６）に流れる電流、Ｉsw12はスイッチング素子（１２）に流れる電流、Ｖsw12はスイッチング素子（１２）に印加される電圧、Ｖc16はコンデンサ（１６）に印加される電圧、Ｉsw13はスイッチング素子（１３）に流れる電流、Ｖsw13はスイッチング素子（１３）に印加される電圧、Ｉsw21はスイッチング素子（２１）に流れる電流、Ｖsw21はスイッチング素子（２１）に印加される電圧をそれぞれ示している。
まず、各スイッチング素子（１２〜１４，２０，２１）のドライブ信号であるＤＲＶ Ａがオフ、ＤＲＶ Ｂがオフ、ＤＲＶ Ｃがオフ、ＤＲＶ Ｄがオン、ＤＲＶ Ｅがオフ、ＤＲＶ Ｆがオフの期間（ｔ０〜ｔ１の期間）を、状態Ａとする。
このとき、１次側コイル（２６）に流れる電流は、トランス（１９）の励磁電流分である。電流は、トランス（１９）より、コイル（１８）、コンデンサ（１６）、電圧源（１０）、スイッチング素子（１５）を介して流れ、コンデンサ（１６）に蓄積された電荷を放電する。このときの１次側コイル（２６）に流れる電流Ｉp(t9)は、
Ｉp(t9)＝−Ｖout・(ｔ9−ｔ6)／(２・ｎ・Ｌp)［Ａ］
である。
ここで、Ｖout［Ｖ］は出力電圧、ｎはトランス（１９）の１次側コイル（２６）と２次側コイル（２７）との巻数比１：ｎ、Ｌp［Ｈ］はトランス（１９）の１次側コイル（２６）インダクタンスである。
また、状態Ａの初期値（ｔ０）では、スイッチング素子（１３）の両端電圧は０［Ｖ］となっている。このため、スイッチング素子（１３）は、ゼロ電圧スイッチング動作をしている。また、トランス（１９）の２次側では、コンデンサ（２２）から負荷にエネルギーが供給されている状態である。
次に、各スイッチング素子（１２〜１４，２０，２１）のドライブ信号であるＤＲＶ Ａがオン、ＤＲＶ Ｂがオフ、ＤＲＶ Ｃがオフ、ＤＲＶ Ｄがオン、ＤＲＶ Ｅがオフ、ＤＲＶ Ｆがオンの期間（ｔ１〜ｔ２の期間）を、状態Ｂとする。
電流は、電圧源（１０）より、スイッチング素子（１２）、コイル（１８）、トランス（１９）、スイッチング素子（１５）を介して流れる。トランス（１９）の１次側コイル（２６）に流れる電流Ｉpは、初期値Ｉp(t1)が、
Ｉp(t1)＝Ｉp(t9)［Ａ］
より、
｛(Ｖin−Ｖout／ｎ)／Ｌ＋Ｖout／(ｎ・Ｌp)｝［Ａ／ｓ］
の傾きで上昇を始め、最終値Ｉp(t2）、
Ｉp(t2)＝｛(Ｖin−Ｖout／ｎ)／Ｌ＋Ｖout／(２・ｎ・Ｌp)｝(t2−t1)−Ｉp(t9)［Ａ］
に達する。
ここで、Ｖin［Ｖ］は入力電圧、Ｌ［Ｈ］はコイル（１８）のインダクタンスである。また、状態Ｂの初期値（ｔ１）では、スイッチング素子（１２）の両端電圧は０［Ｖ］となっている。このため、スイッチング素子（１２）は、ゼロ電圧スイッチング動作をしている。
同様に、スイッチング素子（２１）の両端電圧は０［Ｖ］となっている。このため、スイッチング素子（２１）は、ゼロ電圧スイッチング動作をしている。また、トランス（１９）の２次側は、スイッチング素子（２１）を介して、１次側の電圧源（１０）よりエネルギーが供給されている状態である。
次に、各スイッチング素子（１２〜１４，２０，２１）のドライブ信号であるＤＲＶ Ａがオフ、ＤＲＶ Ｂがオフ、ＤＲＶ Ｃがオフ、ＤＲＶ Ｄがオン、ＤＲＶ Ｅがオフ、ＤＲＶ Ｆがオンの期間（ｔ２〜ｔ３の期間）を、状態Ｃとする。
電流は、コイル（１８）より、トランス（１９）、スイッチング素子（１５）、電圧源（１０）、コンデンサ（１６）を介して流れ、コンデンサ（１６）に電荷を充電する。また、状態Ｃの初期値（ｔ２）では、スイッチング素子（１２）の両端電圧はコンデンサ（１６）の充電により、緩やかに上昇しているため、スイッチング損失は小さい。
スイッチング素子（１２）のスイッチング損失Ｐsw(12)は、概略下記の式で表すことができる。
Ｐsw(12)＝Ｉp(t2)２・tr２／(６・Ｃr・Ｔs）［Ｗ］
ここで、Ｃr［Ｆ］はコンデンサ（１６）の容量、tr［ｓ］はスイッチング素子（１２）のスイッチング期間、Ｔs［ｓ］はＤＣ−ＤＣコンバータ（１００）のスイッチング周期（図２において、ｔ０〜ｔ１０の期間）である。
次に、各スイッチング素子（１２〜１４，２０，２１）のドライブ信号であるＤＲＶ Ａがオフ、ＤＲＶ Ｂがオン、ＤＲＶ Ｃがオフ、ＤＲＶ Ｄがオン、ＤＲＶ Ｅがオフ、ＤＲＶ Ｆがオンの期間（ｔ３〜ｔ４の期間）を、状態Ｄとする。
電流は、コイル（１８）より、トランス（１９）、スイッチング素子（１５）、スイッチング素子（１３）を介して流れる。また、状態Ｄの初期値（ｔ３）では、スイッチング素子（１３）の両端電圧は０［Ｖ］となっている。このため、スイッチング素子（１３）はゼロ電圧スイッチング動作をしている。
また、状態Ｃ及びＤの期間、１次側のトランス（１９）に流れる電流は、初期値Ｉp(t2)より、
｛−Ｖout／(ｎ・Ｌ)＋Ｖout／(ｎ・Ｌp)｝［Ａ／ｓ］
の傾きで下降を始め、最終値Ｉp(t4)、
Ｉp(t4)＝Ｖout・(t4−t1)／(２・ｎ・Ｌp)［Ａ］
に達する。また、トランス（１９）の２次側は、スイッチング素子（２１）を介して、１次側のコイル（１８）よりエネルギーが供給されている状態である。
次に、各スイッチング素子（１２〜１４，２０，２１）のドライブ信号であるＤＲＶ Ａがオフ、ＤＲＶ Ｂがオン、ＤＲＶ Ｃがオフ、ＤＲＶ Ｄがオン、ＤＲＶ Ｅがオフ、ＤＲＶ Ｆがオフの期間（ｔ４〜ｔ５の期間）を、状態Ｅとする。
このとき、１次側に流れる電流は、トランス（１９）の励磁電流分である。電流は、トランス（１９）より、スイッチング素子（１５）、スイッチング素子（１３）、コイル（１８）を介して流れる。トランス（１９）の１次側に流れる電流ＩpはＩp(t4)である。
また、状態Ｅの初期値（ｔ４）時に発生する、スイッチング素子（２１）のスイッチング損失Ｐsw(12)は、概略下記の式で表すことができる。
Ｐsw(12)＝１／６・Ｉrr・Ｖout・trr／２・ｆsw［Ｗ］
ここで、Ｉrr［Ａ］はスイッチング素子（１２）のリカバリ電流、trr［ｓ］はスイッチング素子（１２）のリカバリ時間である。
リカバリ電流及びリカバリ時間は、スイッチング素子の電流勾配（−dI／dt）に依存し、電流勾配が大きいほど、リカバリ電流及びリカバリ時間が増大し、スイッチング損失は増加する。
この実施の形態における電流勾配は、
−dI／dt＝Ｖo／(Ｌ・ｎ2)［Ａ／ｓ］
となり、安定化された出力電圧、値の大きいコイル（１８）のインダクタンスに依存するため、通常のＤＣ−ＤＣコンバータに比べて小さい。
また、電圧も安定化された出力電圧となるため、通常のＤＣ−ＤＣコンバータに比べてスイッチング損失が小さい。
さらに、スイッチング素子（１２）に印加される最大電圧Ｖp(12)は、
Ｖp(12)＝２・Ｖout
となり、安定化された出力電圧となるため、通常のＤＣ−ＤＣコンバータに比べてスイッチング素子の耐圧を低く抑えられ、より、低抵抗のスイッチング素子が使用可能となり、高効率化が可能となる。
また、上記を実現するためには、電流不連続モード（ＤＣＭ）で動作させる必要があり、その条件を下式に示す。
Ｌ＜Ｖout・｛(ｎ・Ｖin)−Ｖout｝・Ｔs／｛４・(ｎ・Ｖin)・Ｉout｝
ここで、Ｉout［Ａ］は出力電流である。
次に、各スイッチング素子（１２〜１４，２０，２１）のドライブ信号であるＤＲＶ Ａがオフ、ＤＲＶ Ｂがオン、ＤＲＶ Ｃがオフ、ＤＲＶ Ｄがオフ、ＤＲＶ Ｅがオフ、ＤＲＶ Ｆがオフの期間（ｔ５〜ｔ６の期間）を、状態Ｆとする。
また、各スイッチング素子（１２〜１４，２０，２１）のドライブ信号であるＤＲＶ Ａがオフ、ＤＲＶ Ｂがオン、ＤＲＶ Ｃがオン、ＤＲＶ Ｄがオフ、ＤＲＶ Ｅがオン、ＤＲＶ Ｆがオフの期間（ｔ６〜ｔ７の期間）を、状態Ｇとする。
さらに、各スイッチング素子（１２〜１４，２０，２１）のドライブ信号であるＤＲＶ Ａがオフ、ＤＲＶ Ｂがオン、ＤＲＶ Ｃがオフ、ＤＲＶ Ｄがオフ、ＤＲＶ Ｅがオン、ＤＲＶ Ｆがオフの期間（ｔ７〜ｔ８の期間）を、状態Ｈとする。
また、各スイッチング素子（１２〜１４，２０，２１）のドライブ信号であるＤＲＶ Ａがオフ、ＤＲＶ Ｂがオン、ＤＲＶ Ｃがオフ、ＤＲＶ Ｄがオン、ＤＲＶ Ｅがオン、ＤＲＶ Ｆがオフの期間（ｔ８〜ｔ９の期間）を、状態Ｉとする。
さらに、各スイッチング素子（１２〜１４，２０，２１）のドライブ信号であるＤＲＶ Ａがオフ、ＤＲＶ Ｂがオン、ＤＲＶ Ｃがオフ、ＤＲＶ Ｄがオン、ＤＲＶ Ｅがオフ、ＤＲＶ Ｆがオフの期間（ｔ９〜ｔ１０の期間）を、状態Ｊとする。
ここで、状態Ｆ〜状態Ｊでは、状態Ａ〜状態Ｅにおける電流の向きが逆となった形で、状態Ａ〜状態Ｅと同様の動作を行なっている。そして、上記の状態Ａ〜状態Ｊが繰り返し行なわれる。
この実施の形態における出力電圧Ｖoutは、以下の式で示される。
Ｖout＝Ｔon２・(ｎ・Ｖin)２／｛２・Ｉout・(Ｌ・ｎ２)・Ｔs＋(ｎ・Ｖin)・Ｔon２｝
ここで、Ｔon［ｓ］は、スイッチング素子（１２，１４）のオン期間、つまり、図２におけるｔ１〜ｔ２の期間及びｔ６〜ｔ７の期間である。
これにより、時比率Ｄ（＝Ｔon／Ｔs）または周期Ｔsを変えることによって、出力電圧Ｖoutを可変することができる。そして、出力電圧Ｖoutをモニタし、出力電圧レベルに応じて時比率変調（ＰＷＭ）、周波数変調（ＰＦＭ）または位相変調を行なうことにより、安定化された電圧を生成することができる。
上記した実施の形態によれば、トランス（１９）の１次側に、２対のスイッチング素子（１２と１４，１３と１５）を設置し、各対毎にそれぞれ、１８０°ずつ位相をずらしてオンオフ制御するとともに、あるオフ期間を設けることにより、ゼロ電圧スイッチングが可能となる。
このように、電流不連続モード（ＤＣＭ）で動作させることにより、トランス（１９）２次側に印加される電圧は出力電圧Ｖoutの半分となり、耐圧の低いＦＥＴを使用することが可能となるとともに、電流の傾きも抑えられ高効率化が実現できる。
なお、上記コンデンサ（１６，１７）は、それぞれ、スイッチング素子（１３，１５）に並列に接続するようにしてもよいものである。
図３乃至図５は、それぞれ、上記した実施の形態の変形例を示している。まず、図３では、デットタイムの調整を容易にするために、トランス（１９）の１次側コイル（２６）に並列にコイル（２３）を接続している。
また、図４では、スイッチング損失改善のために、２次側のスイッチング素子（２０）に図示極性にダイオード（２４）を並列接続し、スイッチング素子（２１）に図示極性にダイオード（２５）を並列接続している。
さらに、図５では、上記ＤＣ−ＤＣコンバータ（１００）と、このＤＣ−ＤＣコンバータ（１００）と同一構成のＤＣ−ＤＣコンバータ（１０１）とを、電圧源（１０）及び出力端（２８，２９）に対して並列に接続している。
そして、制御部（３００）では、ＤＣ−ＤＣコンバータ（１００）の各スイッチング素子（１２〜１４，２０，２１）のドライブ信号であるＤＲＶ Ａ〜ＤＲＶ Ｆを生成するとともに、ＤＣ−ＤＣコンバータ（１０１）の対応する各スイッチング素子（図示せず）のドライブ信号であるＤＲＶ Ａ′〜ＤＲＶ Ｆ′を生成している。この場合、ドライブ信号ＤＲＶ Ａ′〜ＤＲＶ Ｆ′は、ドライブ信号ＤＲＶ Ａ〜ＤＲＶ Ｆの位相を９０度ずらしたものとなっている。
このように、複数のＤＣ−ＤＣコンバータ（１００，１０１）を用いて多相化することにより、入力コンデンサのリップル電流、出力コンデンサのリップル電流及び出力リップル電圧を改善することができる。
また、図５において、各ＤＣ−ＤＣコンバータ（１００，１０１）に対して、図３及び図４に示した変形例を適用し得ることはもちろんである。
なお、この発明は上記した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を種々変形して具体化することができる。また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係る構成要素を適宜組み合わせても良いものである。
この発明の実施の形態を示すもので、ＤＣ−ＤＣコンバータの詳細を説明するために示すブロック構成図。 同実施の形態におけるＤＣ−ＤＣコンバータの各部の動作波形を説明するために示す図。 同実施の形態におけるＤＣ−ＤＣコンバータの変形例を説明するために示すブロック構成図。 同実施の形態におけるＤＣ−ＤＣコンバータの他の変形例を説明するために示すブロック構成図。 同実施の形態におけるＤＣ−ＤＣコンバータのさらに他の変形例を説明するために示すブロック構成図。
符号の説明
１０…電圧源、１２〜１５…スイッチング素子、１６，１７…コンデンサ、１８…コイル、１９…トランス、２０，２１…スイッチング素子、２２…コンデンサ、２３…コイル、２４，２５…ダイオード、２６…１次側コイル、２７…２次側コイル、２８，２９…出力端、１００，１０１…ＤＣ−ＤＣコンバータ、２００…モニタ部、３００…制御部。

Claims (6)

  1. 一端に直流電圧の一方のレベルが印加される第１のスイッチング素子と、
    前記第１のスイッチング素子の他端に一端が接続され、他端に前記直流電圧の他方のレベルが印加される第２のスイッチング素子と、
    一端に前記直流電圧の一方のレベルが印加される第３のスイッチング素子と、
    前記第３のスイッチング素子の他端に一端が接続され、他端に前記第２のスイッチング素子の他端が接続されて、前記直流電圧の他方のレベルが印加される第４のスイッチング素子と、
    前記第１及び第２のスイッチング素子のいずれか一方に並列に接続される第１のコンデンサと、
    前記第１のコンデンサに対応させて前記第３及び第４のスイッチング素子のいずれか一方に並列に接続される第２のコンデンサと、
    前記第１及び第２のスイッチング素子の接続点に一端が接続された第１のコイルと、
    前記第１のコイルの他端と前記第３及び第４のスイッチング素子の接続点との間に１次側コイルが接続されたトランスと、
    前記トランスの２次側コイルの両端間に直列接続された第５及び第６のスイッチング素子と、
    前記トランスの２次側コイルの中間タップ点と前記第５及び第６のスイッチング素子の接続点との間に接続された第３のコンデンサと、
    前記第３のコンデンサの両端間出力電圧に基づいて前記第１乃至第６のスイッチング素子を制御するもので、前記第１及び第２のスイッチング素子と前記第３及び第４のスイッチング素子とに対しては、それぞれ、所定のスイッチング周波数の元で共にオンする期間がなく、ゼロ電圧スイッチングのためのデッドタイム期間以外はいずれか一方のスイッチング素子がオンし、前記第１及び第３のスイッチング素子と前記第２及び第４のスイッチング素子とに対しては、それぞれ、位相を１８０°ずらせてオンオフさせ、前記第５及び第６のスイッチング素子に対しては、それぞれ、出力に正及び逆方向の電流が流れている期間にオンさせ、不連続電流モードで動作させる制御手段とを具備することを特徴とする電源装置。
  2. 前記第１のコイルは、前記トランスの漏れインダクタンスで形成されることを特徴とする請求項１記載の電源装置。
  3. 前記第１のコンデンサは、前記第１のスイッチング素子、前記第２のスイッチング素子及び前記トランスの寄生容量で形成され、
    前記第２のコンデンサは、前記第３のスイッチング素子、前記第４のスイッチング素子及び前記トランスの寄生容量で形成されることを特徴とする請求項１または２記載の電源装置。
  4. 前記トランスの１次側コイルに並列接続された第２のコイルを具備することを特徴とする請求項１乃至３いずれかに記載の電源装置。
  5. 前記第５のスイッチング素子に並列接続された第１の整流素子と、前記第６のスイッチング素子に並列接続された第２の整流素子とを具備することを特徴とする請求項１乃至３いずれかに記載の電源装置。
  6. 一端に直流電圧の一方のレベルが印加される第１のスイッチング素子と、前記第１のスイッチング素子の他端に一端が接続され、他端に前記直流電圧の他方のレベルが印加される第２のスイッチング素子と、一端に前記直流電圧の一方のレベルが印加される第３のスイッチング素子と、前記第３のスイッチング素子の他端に一端が接続され、他端に前記第２のスイッチング素子の他端が接続されて、前記直流電圧の他方のレベルが印加される第４のスイッチング素子と、前記第１及び第２のスイッチング素子のいずれか一方に並列に接続される第１のコンデンサと、前記第１のコンデンサに対応させて前記第３及び第４のスイッチング素子のいずれか一方に並列に接続される第２のコンデンサと、前記第１及び第２のスイッチング素子の接続点に一端が接続された第１のコイルと、前記第１のコイルの他端と前記第３及び第４のスイッチング素子の接続点との間に１次側コイルが接続されたトランスと、前記トランスの２次側コイルの両端間に直列接続された第５及び第６のスイッチング素子と、前記トランスの２次側コイルの中間タップ点と前記第５及び第６のスイッチング素子の接続点との間に接続された第３のコンデンサとをそれぞれが有し、並列に接続された第１及び第２のＤＣ−ＤＣコンバータと、
    前記第１及び第２のＤＣ−ＤＣコンバータの多相化された出力電圧に基づき、前記第１及び第２のＤＣ−ＤＣコンバータが有する前記第１乃至第６のスイッチング素子に対して、前記第１及び第２のスイッチング素子と前記第３及び第４のスイッチング素子とに対しては、それぞれ、所定のスイッチング周波数の元で共にオンする期間がなく、ゼロ電圧スイッチングのためのデッドタイム期間以外はいずれか一方のスイッチング素子がオンし、前記第１及び第３のスイッチング素子と前記第２及び第４のスイッチング素子とに対しては、それぞれ、位相を１８０°ずらせてオンオフさせ、前記第５及び第６のスイッチング素子に対しては、それぞれ、出力に正及び逆方向の電流が流れている期間にオンさせ、不連続電流モードで動作させるように制御を施すもので、前記第１乃至第６のスイッチング素子をオンオフ制御する信号の位相を、前記第１のＤＣ−ＤＣコンバータと前記第２のＤＣ−ＤＣコンバータとで９０°ずらせる制御手段とを具備することを特徴とする電源装置。
JP2004369852A 2004-12-21 2004-12-21 電源装置 Active JP4619769B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004369852A JP4619769B2 (ja) 2004-12-21 2004-12-21 電源装置
US11/297,454 US7352600B2 (en) 2004-12-21 2005-12-09 Electric power unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004369852A JP4619769B2 (ja) 2004-12-21 2004-12-21 電源装置

Publications (2)

Publication Number Publication Date
JP2006180599A JP2006180599A (ja) 2006-07-06
JP4619769B2 true JP4619769B2 (ja) 2011-01-26

Family

ID=36595507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004369852A Active JP4619769B2 (ja) 2004-12-21 2004-12-21 電源装置

Country Status (2)

Country Link
US (1) US7352600B2 (ja)
JP (1) JP4619769B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010124988A1 (de) * 2009-04-28 2010-11-04 Conti Temic Microelectronic Gmbh Steuervorrichtung zum steuern zumindest eines gleichrichtelements eines spannungswandlers
JP5347879B2 (ja) * 2009-09-30 2013-11-20 ヤマハ株式会社 Ｄ級増幅回路
US20110216567A1 (en) * 2010-03-02 2011-09-08 Suntec Enterprises Single switch inverter
US8363427B2 (en) 2010-06-25 2013-01-29 Greecon Technologies Ltd. Bi-directional power converter with regulated output and soft switching
JP5738627B2 (ja) * 2011-02-28 2015-06-24 株式会社東芝 スイッチング電源装置とその起動方法
DE102012023425A1 (de) * 2012-11-29 2014-06-05 Leopold Kostal Gmbh & Co. Kg Spannungswandler für Gleichstrom
US11025172B2 (en) * 2019-08-26 2021-06-01 Delta Electronics, Inc. Three-level modulation for wide output voltage range isolated DC/DC converters
US11901826B2 (en) * 2019-08-26 2024-02-13 Delta Electronics, Inc. Isolated DC/DC converters for wide output voltage range and control methods thereof
JP7446260B2 (ja) * 2020-05-25 2024-03-08 台達電子工業股▲ふん▼有限公司 電力コンバータ
US11901820B2 (en) 2021-05-07 2024-02-13 Chicony Power Technology Co., Ltd. Power supply apparatus with step-up and step-down conversion
TWI818582B (zh) 2022-06-09 2023-10-11 群光電能科技股份有限公司 電壓轉換器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001292571A (ja) * 2000-04-07 2001-10-19 Yokogawa Electric Corp 同期整流回路
JP2001339945A (ja) * 2000-05-26 2001-12-07 Sanken Electric Co Ltd 電力変換器
JP2004056971A (ja) * 2002-07-23 2004-02-19 Sansha Electric Mfg Co Ltd Ｄｃ−ｄｃコンバータ
JP2004112925A (ja) * 2002-09-19 2004-04-08 Sony Corp スイッチング電源回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07337034A (ja) 1994-06-03 1995-12-22 Hitachi Ltd 零電圧スイッチング電源装置
US5541827A (en) * 1995-05-17 1996-07-30 Doble Engineering Company Reducing switching losses in a phase-modulated switch-mode amplifier
JPH09149636A (ja) * 1995-11-20 1997-06-06 Hitachi Ltd スイッチング電源装置
US5768112A (en) * 1997-05-30 1998-06-16 Delco Electronics Corp. Sub-resonant series resonant converter having improved form factor and reduced EMI
JP3602708B2 (ja) * 1998-01-23 2004-12-15 株式会社東芝 電源装置
WO2000028648A1 (en) 1998-11-06 2000-05-18 Virginia Tech Intellectual Properties, Inc. A high input voltage, high efficiency, fast transient voltage regulator module (vrm)
JP3344356B2 (ja) * 1999-03-25 2002-11-11 松下電器産業株式会社 スイッチング電源装置
WO2001071896A1 (fr) * 2000-03-23 2001-09-27 Tdk Corporation Alimentation a decoupage
US7009850B2 (en) * 2002-04-12 2006-03-07 Det International Holding Limited Soft switching converter using current shaping
US6728118B1 (en) 2002-11-13 2004-04-27 Innoveta Technologies, Inc. Highly efficient, tightly regulated DC-to-DC converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001292571A (ja) * 2000-04-07 2001-10-19 Yokogawa Electric Corp 同期整流回路
JP2001339945A (ja) * 2000-05-26 2001-12-07 Sanken Electric Co Ltd 電力変換器
JP2004056971A (ja) * 2002-07-23 2004-02-19 Sansha Electric Mfg Co Ltd Ｄｃ−ｄｃコンバータ
JP2004112925A (ja) * 2002-09-19 2004-04-08 Sony Corp スイッチング電源回路

Also Published As

Publication number Publication date
US20060133119A1 (en) 2006-06-22
US7352600B2 (en) 2008-04-01
JP2006180599A (ja) 2006-07-06

Similar Documents

Publication Publication Date Title
US7352600B2 (en) Electric power unit
EP2096746B1 (en) Device and method for extending the input voltage range of a DC/DC converter
US7307857B2 (en) Non-isolated DC-DC converters with direct primary to load current
US8625311B2 (en) Switching power supply apparatus including a plurality of switching elements
JP4910525B2 (ja) 共振型スイッチング電源装置
US7304463B2 (en) DC-DC converter
JP5434371B2 (ja) 共振型スイッチング電源装置
US11469674B2 (en) Resonant DC-DC converter
JP2003189602A (ja) Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置
JP2008141801A (ja) スイッチング電源回路
KR101935452B1 (ko) Dc-dc 컨버터 및 이를 포함하는 2단 전력단 컨버터
JP4543174B2 (ja) タップインダクタ降圧形コンバータ
JP2008072856A (ja) Ｄｃ／ｄｃ電力変換装置
CN113949271A (zh) 开关电源装置和电力供应系统
JP2007221915A5 (ja)
JP4951772B2 (ja) タップインダクタコンバータ
JP5535290B2 (ja) 双方向コンバータ
JP2001309646A (ja) スイッチング電源装置
JP4635584B2 (ja) スイッチング電源装置
JP2007037219A (ja) 分散化電源装置
JP4383946B2 (ja) 電源装置
JP4533654B2 (ja) 電源装置
JP2008301548A (ja) Ｄｃ−ｄｃコンバータ
US20220231602A1 (en) Buck voltage regulator device
JP2005020948A (ja) Ｄｃ−ｄｃコンバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4619769

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3