JP2004112925A - スイッチング電源回路 - Google Patents
スイッチング電源回路 Download PDFInfo
- Publication number
- JP2004112925A JP2004112925A JP2002273032A JP2002273032A JP2004112925A JP 2004112925 A JP2004112925 A JP 2004112925A JP 2002273032 A JP2002273032 A JP 2002273032A JP 2002273032 A JP2002273032 A JP 2002273032A JP 2004112925 A JP2004112925 A JP 2004112925A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- circuit
- voltage
- bridge
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】ワイドレンジ対応の電源回路のコストダウン及び回路基板の小型／軽量化を図る。
【解決手段】他励のフルブリッジ結合方式による電流共振形コンバータに対して、部分共振電圧回路を組み合わせた複合共振形コンバータにおいて、１つのコントロールＩＣ２により出力される第１のドライブ（ハイサイド用）信号を利用して、スイッチング素子Ｑ１，Ｑ４をスイッチング駆動する。また、第２のドライブ（ローサイド用）信号を利用して、スイッチング素子Ｑ２，Ｑ３をスイッチング駆動するように構成する。そのうえで、ＡＣ１５０Ｖ以下ではフルブリッジ結合によるスイッチング動作で、ＡＣ１５０Ｖ以上ではハーフブリッジ結合によるスイッチング動作となるように切り換え制御を行う構成とする。
【選択図】 図１
【解決手段】他励のフルブリッジ結合方式による電流共振形コンバータに対して、部分共振電圧回路を組み合わせた複合共振形コンバータにおいて、１つのコントロールＩＣ２により出力される第１のドライブ（ハイサイド用）信号を利用して、スイッチング素子Ｑ１，Ｑ４をスイッチング駆動する。また、第２のドライブ（ローサイド用）信号を利用して、スイッチング素子Ｑ２，Ｑ３をスイッチング駆動するように構成する。そのうえで、ＡＣ１５０Ｖ以下ではフルブリッジ結合によるスイッチング動作で、ＡＣ１５０Ｖ以上ではハーフブリッジ結合によるスイッチング動作となるように切り換え制御を行う構成とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、各種電子機器に電源として備えられるスイッチング電源回路に関するものである。
【０００２】
【従来の技術】
スイッチング電源回路として、例えばフライバックコンバータやフォワードコンバータなどの形式のスイッチングコンバータを採用したものが広く知られている。これらのスイッチングコンバータはスイッチング動作波形が矩形波状であることから、スイッチングノイズの抑制には限界がある。また、その動作特性上、電力変換効率の向上にも限界があることが分かっている。
そこで、先に本出願人により、各種共振形コンバータによるスイッチング電源回路が各種提案されている。共振形コンバータは容易に高電力変換効率が得られると共に、スイッチング動作波形が正弦波状となることで低ノイズが実現される。また、比較的少数の部品点数により構成することができるというメリットも有している。
【０００３】
またスイッチング電源回路としては、例えば日本や米国等の交流入力電圧ＡＣ１００Ｖ系の地域と欧州等のＡＣ２００Ｖ系の地域に対応するように、例えば約ＡＣ８５Ｖ〜２８８Ｖの交流入力電圧範囲に対応するようにされた、いわゆるワイドレンジ対応の電源回路が知られている。また、一次側のスイッチングコンバータとしては、電流共振形が採用されている。
【０００４】
図７の回路図は、先に本出願人が提案した発明に基づいて構成することのできるワイドレンジ対応のスイッチング電源回路の一構成例を示している。
この図に示す電源回路においては、ワイドレンジ対応の構成として、スイッチングコンバータに対する直流入力電圧である整流平滑電圧Ｅｉについて、商用交流電源ＡＣ（交流入力電圧ＶＡＣ）がＡＣ１００Ｖ系とＡＣ２００Ｖ系の場合とで、レベルが切り換わるように構成されている。
【０００５】
この場合の整流回路系は、商用交流電源ＡＣ（交流入力電圧ＶＡＣ）に対して接続されるブリッジ整流回路Ｄｉと、直列接続された２本の平滑コンデンサＣｉ１−Ｃｉ２を図のようにして接続して成る。整流平滑電圧Ｅｉは、平滑コンデンサＣｉ１−Ｃｉ２の直列接続回路の両端電圧として得られる。
また、ブリッジ整流回路Ｄｉの負極出力端子と、平滑コンデンサＣｉ１−Ｃｉ２の接続点との間には、リレースイッチＳを挿入している。このリレースイッチＳは、整流回路切換モジュール５に接続されたリレーＲＬの駆動状態に応じて、オン／オフされる。
【０００６】
整流回路切換モジュール５は、リレーＲＬを駆動することで、上記整流回路系の動作をＡＣ１００Ｖ系とＡＣ２００Ｖ系とで切り換えるために設けられる。このために、入力端子Ｔ１には、分圧抵抗Ｒ５０，Ｒ５１，Ｒ５２，Ｒ５３により、ブリッジ整流回路Ｄｉの整流出力を分圧して得られる電圧レベルが入力されるようになっている。また、リレー駆動端子Ｔ２，Ｔ３間に対してリレーＲＬが接続される。なお、この場合のリレー駆動端子Ｔ２には、例えばここでは図示しない、スタンバイ電源部からの５Ｖの電圧が供給されるようになっている。リレーＲＬは、自身の導通状態に応じて、リレースイッチＳをオン／オフ制御する。なお、ここでは、リレーＲＬが導通状態ではリレースイッチＳがオン、リレーＲＬが非導通状態ではリレースイッチＳがオフとなるようにされている。
【０００７】
上記した構成による整流回路の切り換え動作は次のようになる。
整流回路切換モジュール５では、入力端子Ｔ１に入力される整流平滑電圧Ｅｉの分圧レベルと所定の基準電圧とを比較する。上記分圧レベルは、交流入力電圧ＶＡＣ＝１５０Ｖ以上であるときには上記基準電圧以上となり、交流入力電圧ＶＡＣが１５０Ｖ以下であるときには上記基準電圧以下となる。つまり、上記基準電圧は、交流入力電圧ＶＡＣ＝１５０Ｖに対応したレベルとなっている。
そして、整流回路切換モジュール５では、分圧レベルが基準電圧以下であるときには、リレーＲＬをオンとし、基準電圧以上であるときには、リレーＲＬをオフとする。
【０００８】
ここで、例えば商用交流電源がＡＣ２００Ｖ系であるのに対応して、交流入力電圧ＶＡＣ＝１５０Ｖ以上に対応するレベルの整流平滑電圧Ｅｉが発生したとする。
この場合には、分圧レベルが上記基準電圧以上となるので、整流回路切換モジュール５は、リレーＲＬをオフとする。これに応じて、リレースイッチＳもオフ（オープン）となる。
リレースイッチＳがオフの状態では、交流入力電圧ＶＡＣが正／負となる各期間において、交流入力電圧ＶＡＣをブリッジ整流回路Ｄｉにより整流して平滑コンデンサＣｉ１−Ｃｉ２の直列接続回路に整流電流を充電する動作が得られる。つまり、通常のブリッジ整流回路を備えた全波整流回路による整流動作が得られる。これにより、平滑コンデンサＣｉ１−Ｃｉ２の直列接続回路の両端電圧として、交流入力電圧ＶＡＣの等倍に対応する整流平滑電圧Ｅｉが得られる。
【０００９】
これに対して、商用交流電源がＡＣ１００Ｖ系であるのに対応して、交流入力電圧ＶＡＣ＝１５０Ｖ以下に対応するレベルの整流平滑電圧Ｅｉが発生したとする。
この場合には、分圧レベルが上記基準電圧以下となって、整流回路切換モジュール５はリレーＲＬをオンとするので、リレースイッチＳはオン（クローズ）となるように制御される。
リレースイッチＳがオンの状態では、交流入力電圧ＶＡＣが正の期間では、ブリッジ整流回路Ｄｉによる整流出力が、平滑コンデンサＣｉ１のみに充電される整流電流経路が形成される。一方、交流入力電圧ＶＡＣが負の期間では、ブリッジ整流回路Ｄｉによる整流出力が、平滑コンデンサＣｉ２のみに充電される整流電流経路が形成される。
このようにして整流動作が行われる結果、平滑コンデンサＣｉ１，Ｃｉ２の各両端電圧として、交流入力電圧ＶＡＣの等倍に対応したレベルが生じることになる。従って、平滑コンデンサＣｉ１−Ｃｉ２の直列接続回路の両端電圧である整流平滑電圧Ｅｉとしては、交流入力電圧ＶＡＣの２倍に対応するレベルが得られる。つまり、いわゆる倍電圧整流回路が形成されるものである。
【００１０】
このようにして、図７に示す回路では、商用交流電源ＡＣ１００Ｖ系の場合には、倍電圧整流動作により、交流入力電圧ＶＡＣの２倍に対応する整流平滑電圧Ｅｉを生成し、商用交流電源ＡＣ２００Ｖ系の場合には、通常の全波整流動作により、交流入力電圧ＶＡＣの等倍に対応する整流平滑電圧Ｅｉを生成する。つまり、商用交流電源ＡＣ１００Ｖ系の場合と、ＡＣ２００Ｖ系の場合とで、結果的に同等レベルの整流平滑電圧Ｅｉが得られるようにしており、これによって、ワイドレンジ対応としているものである。そして、この整流平滑電圧Ｅｉは、後段の電流共振形コンバータに対して、直流入力電圧として入力される。
【００１１】
上記直流入力電圧を入力してスイッチングする電流共振形コンバータとしては、図示するようにして、ＭＯＳ−ＦＥＴによる２本のスイッチング素子Ｑ１（ハイサイド），Ｑ２（ローサイド）をハーフブリッジ結合により接続している。スイッチング素子Ｑ１，Ｑ２の各ドレイン−ソース間に対しては、図示する方向により、それぞれダンパーダイオードＤＤ１，ＤＤ２を並列に接続している。
【００１２】
また、スイッチング素子Ｑ２のドレイン−ソース間に対しては、部分共振コンデンサＣｐが並列に接続される。この部分共振コンデンサＣｐのキャパシタンスと一次巻線Ｎ１のリーケージインダクタンスＬ１によっては並列共振回路（部分電圧共振回路）を形成する。そして、スイッチング素子Ｑ１，Ｑ２のターンオフ時にのみ電圧共振する、部分電圧共振動作が得られるようになっている。
【００１３】
この電源回路においては、スイッチング素子Ｑ１，Ｑ２をスイッチング駆動するために、例えば汎用のＩＣによる発振・ドライブ・保護回路６が設けられる。この発振・ドライブ・保護回路６は、発振回路、駆動回路、及び保護回路を有している。そして、発振回路及び駆動回路によって、所要の周波数によるドライブ信号（ゲート電圧）をスイッチング素子Ｑ１，Ｑ２の各ゲートに対して印加する。これにより、スイッチング素子Ｑ１，Ｑ２は、所要のスイッチング周波数により交互にオン／オフするようにしてスイッチング動作を行う。
また、発振・ドライブ・保護回路６の保護回路は、例えば当該電源回路における過電流、過電圧の状態を検出して、回路が保護されるようにしてスイッチング素子Ｑ１，Ｑ２のスイッチング動作を制御する。
【００１４】
また、この発振・ドライブ・保護回路６は、絶縁コンバータトランスＰＩＴの一次巻線Ｎ１に対してタップ出力を設けることで形成した三次巻線Ｎ３に対して、整流ダイオードＤ３及びコンデンサＣ３から成る整流回路によって得られた低圧の直流電圧を入力して動作電源としている。また、起動時においては、起動抵抗Ｒｓを介して整流平滑電圧Ｅｉを入力することで起動するようになっている。
【００１５】
絶縁コンバータトランスＰＩＴはスイッチング素子Ｑ１ 、Ｑ２のスイッチング出力を二次側に伝送する。この絶縁トランスＰＩＴの一次巻線Ｎ１の巻始め端部は、一次側並列共振コンデンサＣ１の直列接続を介して、スイッチング素子Ｑ１のソースとスイッチング素子Ｑ２のドレインとの接続点（スイッチング出力点）に接続されることで、スイッチング出力が伝達されるようになっている。
また、一次巻線Ｎ１の巻終わり端部は、一次側アースに接続される。
ここで、上記直列共振コンデンサＣ１のキャパシタンスと、一次巻線Ｎ１を含む絶縁コンバータトランスＰＩＴのリーケージインダクタンスＬ１によっては、一次側スイッチングコンバータの動作を電流共振形とするための一次側直列共振回路を形成する。
【００１６】
上記説明によると、この図に示す一次側スイッチングコンバータとしては、一次側直列共振回路（Ｌ１−Ｃ１）による電流共振形としての動作と、前述した部分電圧共振回路（Ｃｐ／／Ｌ１）とによる部分電圧共振動作とが得られることになる。
つまり、この図に示す電源回路は、一次側スイッチングコンバータを共振形とするための共振回路に対して、他の共振回路とが組み合わされた形式を採っていることになる。本明細書では、このようなスイッチングコンバータについて、複合共振形コンバータということにする。
【００１７】
ここでの図示による説明は省略するが、絶縁コンバータトランスＰＩＴの構造としては、例えばフェライト材によるＥ型コアを組み合わせたＥＥ型コアを備える。そして、一次側と二次側とで巻装部位を分割したうえで、一次巻線Ｎ１（三次巻線Ｎ３）の組と、次に説明する二次巻線Ｎ２，Ｎ２Ａを、ＥＥ型コアの中央磁脚に対して巻装している。
そして、ＥＥ型コアの中央磁脚に対しては１．０ｍｍ〜１．５ｍｍのギャップを形成するようにしている。これによって、０．７〜０．８程度の結合係数による疎結合の状態を得るようにしている。
【００１８】
絶縁コンバータトランスＰＩＴの二次側には、二次巻線Ｎ２と、この二次巻線Ｎ２よりも少ない巻き数による二次巻線Ｎ２Ａが巻装されている。これらの二次側巻線には、一次巻線Ｎ１に伝達されたスイッチング出力に応じた交番電圧が励起される。
【００１９】
二次巻線Ｎ２に対しては、図示するようにしてセンタータップを設けて二次側アースに接続した上で、図示するようにして整流ダイオードＤＯ１，ＤＯ２、及び平滑コンデンサＣＯ１から成る両波整流回路を接続している。これにより、平滑コンデンサＣＯ１の両端電圧として二次側直流出力電圧ＥＯ１が得られる。この二次側直流出力電圧ＥＯ１は、図示しない負荷側に供給されるとともに、次に説明する制御回路１のための検出電圧としても分岐して入力される。
【００２０】
また、二次巻線Ｎ２Ａも、センタータップを二次側アースに接続した上で、整流ダイオードＤＯ３，ＤＯ４、及び平滑コンデンサＣＯ２から成る両波整流回路を接続している。これにより、平滑コンデンサＣＯ２の両端電圧として二次側直流出力電圧ＥＯ２が得られる。また、二次側直流出力電圧ＥＯ２は、制御回路１のための動作電源としても供給される。
【００２１】
制御回路１は、二次側直流出力電圧ＥＯ１のレベル変化に応じた検出出力を発振・ドライブ・保護回路６に供給する。発振・ドライブ・保護回路６では、入力された制御回路１の検出出力に応じてスイッチング周波数が可変されるようにして、スイッチング素子Ｑ１，Ｑ２を駆動する。このようにしてスイッチング素子Ｑ１，Ｑ２のスイッチング周波数が可変されることで、二次側直流出力電圧のレベルが安定化されることになる。
【００２２】
続いて、上記図７に示した基本構成を基として、テレビジョン受像機の電源を構成した場合の回路例を、図８及び図９に示す。なお、実際には、図８及び図９に示される各回路を組み合わせて１つの回路が形成される。そして、図８及び図９との各回路間の接続関係は、各図において、▲１▼〜▲７▼で示すラインを対応させることで示している。
【００２３】
先ず、図８においては、商用交流電源ＡＣのラインに対して、ノイズ除去のためのフィルタブロック１１が接続され、この後段に、ＡＣ整流部１２が設けられる。ＡＣ整流部１２は、例えば主として、リレースイッチＳ１１，Ｓ１２、ブリッジ整流回路Ｄｉ、平滑コンデンサＣｉ１−Ｃｉ２の直列接続回路などを備え、これらの部品素子を図示するようにして接続して形成される。
このＡＣ整流部１２には、これら２つのリレースイッチＳ１１，Ｓ１２が連係して動作することで、図７に示したリレースイッチＳとしての機能が得られる。リレースイッチＳ１１，Ｓ１２は、それぞれリレーＲＬ１，ＲＬ２により、端子ｔ３に対して端子ｔ１，ｔ２の何れかが選択されるようにして択一的に切り換えが行われる。そして、リレースイッチＳ１１は全波整流動作に対応し、リレースイッチＳ１２が倍電圧整流動作に対応する。
【００２４】
つまり、商用交流電源ＡＣがＡＣ２００Ｖ系であるのに応じて、リレースイッチＳ１１が端子ｔ２、リレースイッチＳ１２が端子ｔ１に切り換わるに制御されると、通常の全波整流回路系が形成される。逆に、ＡＣ１００Ｖ系の商用交流電源ＡＣに応じて、リレースイッチＳ１１が端子ｔ１、リレースイッチＳ１２が端子ｔ２に切り換わっている状態では、倍電圧整流動作が得られる。
また、リレースイッチＳ１１、リレースイッチＳ１２を、共に端子ｔ１に切り換えるように制御した状態では、ＡＣ整流部１２に対して商用交流電源ＡＣを供給しないことになるから、メインコンバータ１３は動作しない。つまり、メイン電源をオフとする。
なお、リレースイッチＳ１１，Ｓ１２を切り換えるためのリレーＲＬ１，ＲＬ２の駆動制御動作については後述する。
【００２５】
そして、上記全波整流動作又は倍電圧整流動作に応じて、平滑コンデンサＣｉ１−Ｃｉ２の直列接続回路には整流平滑電圧Ｅｉが得られ、後段のメインコンバータ１３に対して直流入力電圧として入力される。このメインコンバータ１３が、図７に示したスイッチング素子Ｑ１，Ｑ２を備えて成るハーフブリッジ結合方式による電流共振形コンバータを備えた電源回路に相当することになる。
【００２６】
なお、平滑コンデンサＣｉ１，Ｃｉ２の各両端に対して並列に接続されるダイオードＤ５０，Ｄ５０は、整流ダイオードの二次不良対策のために備えられるもので、平滑コンデンサＣｉ１，Ｃｉ２に逆電圧が印加されるのを防ぐ。
また、同じく平滑コンデンサＣｉ１，Ｃｉ２の各両端に対して並列に接続される抵抗Ｒｉ，Ｒｉはバランス抵抗である。また、平滑コンデンサＣｉ１−Ｃｉ２の直列接続回路の両端に対して並列に接続されるバリスタＢＬは、倍電圧整流回路側のリレー回路の溶着や、Ｖｃｃ浮きなどの対策のために挿入されているものである。
【００２７】
また、スタンバイコンバータ１４は、商用交流電源ＡＣを、整流ダイオードＤｉ２−Ｄｉ２及び平滑コンデンサＣｉ３から成る半波整流回路により整流を行って得られた整流平滑電圧Ｅｉ３を入力して定常的に動作する。このスタンバイコンバータ１４により得られる直流電源電圧は、例えばスタンバイ時におけるマイクロコンピュータのための動作電源として供給される。
【００２８】
また、デガウス部１５は、デガウスコイルＤＧＣ、正極性サーミスタＰＳ１，ＰＳ２、及びリレースイッチＳ１３を図示するようにして接続して形成される。このデガウス部１５は、周知のようにして、デガウスコイルＤＧＣに電流を流すことで、表示デバイスである陰極線管の消磁を行うための回路部である。このデガウス部２５は、例えばテレビジョン受像機が備えるマイクロコンピュータが、リレーを駆動して、リレースイッチＳ１３のオン／オフ制御を行うことで、その動作のオン／オフも制御される。
【００２９】
図９に示す回路部は、パワーオン部１６、リレードライブ部１７、基準電圧部１８、スタンバイ検出部１９、メイン検出部２０から成る。
パワーオン部１６は、例えばマイクロコンピュータからのオン／オフコントロール信号Ｐ−ＯＮに応じて、メイン電源部（メインコンバータ１３）についてのオン／オフコントロールをするための回路部位とされる。
【００３０】
リレードライブ部１７は、リレーＲＬ１，ＲＬ２を駆動して、リレースイッチＳ１１，Ｓ１２の切り換えを制御するための回路部である。このリレードライブ部１７は、後述するスタンバイ検出部１６及びメイン検出部１７による検出出力に応じて、リレーＲＬ１，ＲＬ２を駆動するように動作する。
【００３１】
基準電圧部１８は、スタンバイコンバータ１４（ＳＴＢＹ）の一次側から供給される電源電圧Ｖｃｃを入力して、この場合には、例えば５Ｖにより安定化された所定レベルの基準電圧Ｖｒｅｆを出力する。
【００３２】
スタンバイ検出部１９は、スタンバイコンバータ１４側の整流ダイオードＤｉ２の整流出力電圧を入力して、この整流出力電圧レベルに基づいて、商用交流電源ＡＣがＡＣ１００系とＡＣ２００Ｖ系の何れであるのかを検出する。
このために、スタンバイ検出部１９には検出電圧入力ラインＬｎ１，Ｌｎ２が設けられる。
検出電圧入力ラインＬｎ１は、破線で示す分圧抵抗部Ａにより、スタンバイコンバータ１４側の整流ダイオードＤｉ２のカソードとＧＮＤ間の電位を分圧して得た分圧電位を検出電圧として、コンパレータＩＣ２１に内蔵されるコンパレータＣｍｐ１の反転入力（４番端子）に供給している。コンパレータＣｍｐ１の非反転入力（５番端子）には、抵抗を介して所定レベルとされた基準電圧Ｖｒｅｆが入力される。なお、この検出電圧入力ラインＬｎ１の分圧点に対しては、破線により回路部Ｃとして示すように、ダイオードと抵抗を並列接続した回路が挿入される。この回路部Ｃは、例えば商用交流電源ＡＣ２００Ｖ系の条件でのランダムオン／オフ試験に際して、オン→オフ→オンのタイミングによってオフからオンに遷移するときに、一時的に倍電圧整流動作により起動してしまうことを防止する目的で挿入される。
【００３３】
検出電圧入力ラインＬｎ２も、破線で示す分圧抵抗部Ｂにより、整流ダイオードＤｉ２のカソードとＧＮＤ間の電位を分圧している。この分圧抵抗は、分圧抵抗部Ａと同じ抵抗値が選定される。そして分圧して得た分圧電位を検出電圧として、コンパレータＩＣ２１のコンパレータＣｍｐ２の反転入力（６番端子）に供給する。コンパレータＣｍｐ１の非反転入力（７番端子）には、抵抗を介して基準電圧Ｖｒｅｆが入力される。
また、破線により示す回路部Ｄを成すコンデンサの各々は、ＧＮＤとコンパレータＣｍｐ１，Ｃｍｐ２の各入力との間に挿入されるものであるが、これらのコンデンサは。メインコンバータ１３のスイッチングノイズを除去するために挿入されている。
このようにして、スタンバイ検出部１９において、実際には［検出ラインＬｎ１，コンパレータＣｍｐ１］［検出ラインＬｎ２，コンパレータＣｍｐ２］による２系統の検出回路系が備えられる。
【００３４】
ここで、上記したコンパレータの動作について、コンパレータＣｍｐ２を例に説明しておく。
コンパレータＣｍｐ２は、非反転入力（７番端子）に入力される、例えば５Ｖの基準電圧Ｖｒｅｆと、検出ラインＬｎ２から反転入力（６番端子）に入力される検出電圧のレベルを比較する。そして、検出電圧が基準電圧Ｖｒｅｆ以下の場合には、出力（１番端子）はオープンとなり、基準電圧Ｖｒｅｆ以上の場合には所定のＬｏｗレベルにより吸い込みを行うことになる。また、コンパレータＣｍｐ２がＬｏｗレベルを出力したときには、１番端子と７番端子の間に挿入されたダイオードが導通して、非反転入力（７番端子）に入力されるべき基準電圧Ｖｒｅｆが抵抗により分圧されて、５Ｖよりも低下する。これにより、コンパレータＣｍｐ２の動作はヒステリシス特性を有するようにされている。他方のコンパレータＣｍｐ１も、その動作は同様のものとなる。
【００３５】
そして、上記検出ラインＬｎ１，Ｌｎ２の分圧点から得られる検出電圧と基準電圧Ｖｒｅｆとの関係としては、交流入力電圧ＶＡＣ＝１５０Ｖ以下（ＡＣ１００Ｖ系とされる）の場合に、検出電圧が基準電圧Ｖｒｅｆ以下となり、交流入力電圧ＶＡＣ＝１５０Ｖ以上（ＡＣ２００Ｖ系）の場合に、検出電圧が基準電圧Ｖｒｅｆ以上となるようにされている。
【００３６】
メイン検出部２０は、メインコンバータ１３に対応して設けられるＡＣ整流部１２の整流出力電圧レベルに基づいて、商用交流電源ＡＣがＡＣ１００系とＡＣ２００Ｖ系の何れであるのかを検出する。
そして、メイン検出部２０においても、２系統の検出ラインＬｎ３，Ｌｎ４が設けられる。検出ラインＬｎ３，Ｌ４は、図示するようにして、ブリッジ整流回路Ｄｉの正極出力端子とＧＮＤ間に対して並列に分圧抵抗を接続して形成される。
検出ラインＬｎ３の分圧点は、コンパレータＣｍｐ３の反転入力（１０番端子）に接続される。コンパレータＣｍｐ３の非反転入力（１１番端子）は基準電圧Ｖｒｅｆが入力される。
一方の検出ラインＬｎ４の分圧点は、コンパレータＣｍｐ４の反転入力（８番端子）に接続される。コンパレータＣｍｐ３の非反転入力（９番端子）は基準電圧Ｖｒｅｆが入力される。
ここでのコンパレータＣｍｐ３，Ｃｍｐ４の動作は、上記したコンパレータＣｍｐ１と同様となる。
【００３７】
このようにして、メイン検出部２０においても、［検出ラインＬｎ３，コンパレータＣｍｐ３］［検出ラインＬｎ４，コンパレータＣｍｐ４］による２系統の検出回路系を有している。
但し、メイン検出部２０において、倍電圧／全波整流回路の切り換えに用いられるのは、［検出ラインＬｎ３，コンパレータＣｍｐ３］による検出回路系のみであり、他方の［検出ラインＬｎ４，コンパレータＣｍｐ４］による検出回路系は、プロテクト動作に用いられる。このため、検出ラインＬｎ３，Ｌｎ４における分圧抵抗値は、それぞれの役割に応じて異なる値が選定されている。
【００３８】
従って、図８及び図９に示す回路では、スタンバイ検出部１９内の検出回路系［検出ラインＬｎ１，コンパレータＣｍｐ１］［検出ラインＬｎ２，コンパレータＣｍｐ２］と、メイン検出部２０内の検出回路系［検出ラインＬｎ３，コンパレータＣｍｐ３］の３つの検出回路系が、倍電圧／全波整流回路の切り換えに対応して備えられていることになる。
そして、これに応じて、上記３つの各検出回路系のコンパレータＣｍｐ１，Ｃｍｐ２，Ｃｍｐ３の各出力（１番端子、２番端子、１３番端子）は、共に、リレードライブ回路１７の動作をコントロールするコントロールラインＣｎｔに対して接続されている。
【００３９】
上記のようにして、コントロールラインＣｎｔに対しては、各コンパレータＣｍｐ１，Ｃｍｐ２，Ｃｍｐ３の出力が接続されている。これにより、コントロールラインＣｎｔには、コンパレータＣｍｐ１，Ｃｍｐ２，Ｃｍｐ３が全てオープンとなっている状態では、このオープン出力に対応した所定レベルの正極性の電位が得られる。一方、コンパレータＣｍｐ１，Ｃｍｐ２，Ｃｍｐ３のうち、何れか１つでもＬｏｗに引き込むと、このＬｏｗレベルに対応した負極性の電位が生じる。
【００４０】
また、リレードライブ回路１７においては、上記したコントロールラインＣｎｔの電位変化に応じて、図８に示すリレーＲＬ１、ＲＬ２の導通／非導通を制御するように駆動する。なお、このリレードライブ回路１７において、ダイオードに対してツェナーダイオードが直列に接続されているのは、リレーをオフすべきときにおいて、より速い反応によりオフに切り換わる動作が得られるようにするためである。
【００４１】
上記したコントロールラインＣｎｔに、正極性の電位が得られているときには、リレードライブ回路１７内のトランジスタＱがオフ状態にあるので、リレーＲＬ１は非導通であるのに対して、リレーＲＬ２は導通状態となる。このため、リレースイッチＳ１１は端子ｔ１、リレースイッチＳ１２は、端子ｔ２に接続されるようにコントロールされる。これによって、ＡＣ整流部１２は、倍電圧整流回路が形成される。
コントロールラインＣｎｔに正極性の電位が得られているときとは、商用交流電源ＡＣ１００Ｖ系（交流入力電圧ＶＡＣ＝１５０Ｖ以下）の状態が検出されている場合であり、適正に倍電圧整流動作が得られていることになる。
【００４２】
これに対して、商用交流電源ＡＣ２００Ｖ系（交流入力電圧ＶＡＣ＝１５０Ｖ以上）であることを検出して、コントロールラインＣｎｔに負極性の電位が得られているときには、リレードライブ回路１７内のトランジスタＱがオンとなる。これにより、上記とは逆に、リレーＲＬ１が導通し、リレーＲＬ２は非導通の状態に切り換わる。この結果、リレースイッチＳ１１は端子ｔ２、リレースイッチＳ１２は、端子ｔ１に接続されるように切り換わることとなって、ＡＣ整流部１２としては全波整流回路が形成されることになる。
このようにして、実際にテレビジョン受像機に適用されるワイドレンジ対応の電源回路としても、ＡＣ１００Ｖ系に対応しては倍電圧整流動作となり、ＡＣ２００Ｖ系では全波整流動作となるように切り換えが行われる。
【００４３】
ところで、上記のようにして、スタンバイ検出部１９内の検出回路系［検出ラインＬｎ１，コンパレータＣｍｐ１］［検出ラインＬｎ２，コンパレータＣｍｐ２］と、メイン検出部２０内の検出回路系［検出ラインＬｎ３，コンパレータＣｍｐ３］の３系統の検出回路系により、ＡＣ整流部１２の整流動作の切り換え制御を行うようにしているのは、次のようなことによる。
先ず、スタンバイ検出部１９において、ランダムオン／オフ対策にも対応する検出回路系［検出ラインＬｎ１，コンパレータＣｍｐ１］は、次のような役割を有する。
上記したコントロールラインＣｎｔの電位の変化と、各コンパレータＣｍｐ１，Ｃｍｐ２，Ｃｍｐ３の出力との関係から分かるように、ＡＣ１００Ｖ系に対応して倍電圧整流動作に切り換わるためには、３つの検出回路系における全てのコンパレータＣｍｐ１，Ｃｍｐ２，Ｃｍｐ３の出力がオープンとなっていることが必要であり、いずれか１つでもＬｏｗ出力であると、コントロールラインＣｎｔの電位も負極性となって全波整流動作に切り換わる。
そして、検出回路系［検出ラインＬｎ１，コンパレータＣｍｐ１］は、交流入力電圧ＶＡＣのレベルが、ＡＣ２００Ｖ系からＡＣ１００Ｖ系に低下したときに対応して、ＡＣ整流部１２の整流動作を全波整流動作から倍電圧整流動作に切り換えるのにあたり、この動作の切り換え制御を実質的に支配して行っている。つまり、全波整流動作から倍電圧整流動作への切り換えは、この検出回路系［検出ラインＬｎ１，コンパレータＣｍｐ１］が主導する。
【００４４】
全波整流動作と倍電圧整流動作を切り換える回路構成を採る場合において、例えば商用交流電源がＡＣ２００Ｖ系のときに、瞬間停電などによって検出電圧が低下してＡＣ１００Ｖ系であると誤検出して倍電圧整流動作に切り換わると、直流入力電圧用の平滑コンデンサ（Ｃｉ１，Ｃｉ２）や半導体のスイッチング素子に耐圧以上の電圧が印加して破壊してしまうことが考えられる。
そこで、例えば図８及び図９に示す回路では、上記のようにして、３つの検出回路系における全てのコンパレータＣｍｐ１，Ｃｍｐ２，Ｃｍｐ３の出力がオープンとなったときのみ、ＡＣ１００Ｖ系に対応して倍電圧整流動作に切り換わるようにし、さらには、ランダムオン／オフ対策の検出回路系［検出ラインＬｎ１，コンパレータＣｍｐ１］が、倍電圧整流動作への切り換え制御の主導をとるようにされる。このようにすれば、例えば上記したように、ＡＣ２００Ｖ系時において倍電圧整流動作に切り換わる誤動作が生じることがない。
【００４５】
残る２つの検出回路系である、スタンバイ検出部１９内の検出回路系［検出ラインＬｎ２，コンパレータＣｍｐ２］と、メイン検出部２０内の検出回路系［検出ラインＬｎ３，コンパレータＣｍｐ３］は、逆に、交流入力電圧ＶＡＣのレベルが、ＡＣ１００Ｖ系からＡＣ２００Ｖ系に上昇したときに主導して動作する。
ここで、上記２つの検出回路系のうち、スタンバイ検出部１９内の検出回路系［検出ラインＬｎ２，コンパレータＣｍｐ２］は、メイン電源起動前のスタンバイ時において検出できるという点が利点となる。ただし、スタンバイコンバータ１４の整流回路は半波であるから、検出できる半波と検出できない半波とが存在する。このため、検出動作に遅れが生じる可能性はある。しかしながら、検出できる方の半波が早いタイミングで現れれば、３つの検出回路系のうち、最も早い検出動作が行える。
そして、メイン検出部２０内の検出回路系［検出ラインＬｎ３，コンパレータＣｍｐ３］は、上記のようにして、スタンバイ検出部１９内の検出回路系［検出ラインＬｎ２，コンパレータＣｍｐ２］による検出タイミングが検出できない半波の期間となって、検出動作が遅れた場合を補償するために必要となるものである。
つまり、検出回路系［検出ラインＬｎ３，コンパレータＣｍｐ３］は、メインコンバータ１３に対応するＡＣ整流部１２から整流出力を入力しているから、スタンバイ時に検出を行うことはできない。しかしながら、ＡＣ整流部１２からは、両波を検出できるから、スタンバイ検出部１９側では検出できない半波の期間においても、検出を行うことができるものである。
【００４６】
【発明が解決しようとする課題】
これまでの説明から理解されるように、上記図７に示した電源回路と、この図７の構成を基とした図８及び図９に示した回路においては、電磁リレーによって全波整流動作と倍電圧整流動作を切り換えるように構成している。そして、この構成のために、整流平滑電圧Ｅｉ（直流入力電圧）を得るための平滑コンデンサとしては、平滑コンデンサＣｉ１，Ｃｉ２の２本が必要とされる。
つまりは、整流動作の切り換えのために、少なくとも、平滑コンデンサを２本に増加し、所要数の電磁リレーを追加することになる。このため、それだけ部品点数が増加してコストアップとなると共に、電源回路基板のマウント面積も拡大して大型化してしまう。特に、これら平滑コンデンサや電磁リレーは、電源回路を形成する部品のうちでも大型であるから、基板サイズは相当に大きくなってしまう。
【００４７】
また、全波整流動作と倍電圧整流動作を切り換えるための実際の回路としては、誤動作が生じないようにするために、例えば図８及び図９により説明したようにして、メインコンバータ１３の直流入力電圧だけではなく、スタンバイコンバータ１４の直流入力電圧も検出する構成を採る必要がある。このためには、例えば、図９に示したように、通常はコンパレータＩＣ２１を実装することになるが、これにより、例えばＩＣの外付け部品や周辺回路の部品点数が増加して、上記したコストアップ、及び回路基板サイズの大型化がさらに助長されてしまうことになる。
また、このような場合において、例えば製造時における部品管理や作業効率を向上させるために、図７の整流回路切換モジュール５としても示すように、整流動作切り換えのための回路系をモジュールとして組んでユニット化することがある。しかしながら、このようにしてユニット化した場合には、ピン端子を追加するなど、さらに多くの部品が必要になるので、さらに高コスト化してしまう。
【００４８】
また、誤動作防止を目的としてスタンバイコンバータの直流入力電圧を検出するということは、整流動作切り換えのための回路を備えるワイドレンジ対応の電源回路としては、メイン電源の他にスタンバイ電源を備える電子機器でなければ、実際に使用することができないということになる。つまり、電源を実装可能な電子機器の種類が、スタンバイ電源を備えたものに限定されるわけであり、それだけ利用範囲が狭くなっているという問題も有している。
【００４９】
【課題を解決するための手段】
そこで本発明は上記した課題を考慮してスイッチング電源回路として次のように構成する。
つまり、入力された商用交流電源の等倍に対応するレベルの整流平滑電圧を生成する整流平滑電圧生成手段を備える。
また、整流平滑電圧を直流入力電圧として入力してスイッチング動作を行うものとされ、ハイサイドのスイッチング素子と、ローサイドのスイッチング素子とをハーフブリッジ結合して形成される第１のハーフブリッジ回路と、第２のハーフブリッジ回路を備え、これら第１のハーフブリッジ回路と第２のハーフブリッジ回路とを、直流入力電圧と一次側アース間に対して並列に接続することで形成される、フルブリッジ結合のスイッチング手段を備える。
また、スイッチング素子をスイッチング駆動するスイッチング駆動手段を備える。
また、少なくとも、スイッチング手段のスイッチング動作により得られるスイッチング出力が供給される一次巻線と、この一次巻線に得られたスイッチング出力としての交番電圧が励起される二次巻線とを巻装して形成される絶縁コンバータトランスと、少なくとも、絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、一次巻線に直列接続された一次側直列共振コンデンサのキャパシタンスとによって形成され、スイッチング手段の動作を電流共振形とする一次側直列共振回路を備える。
また、各ハーフブリッジ回路を形成する２つのスイッチング素子のうち、一方のスイッチング素子に対して並列接続された部分電圧共振コンデンサのキャパシタンスと、絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、各スイッチング素子がターンオン及びターンオフするタイミングに応じてのみ電圧共振動作が得られる一次側部分電圧共振回路を備える。
また、絶縁コンバータトランスの二次巻線に得られる交番電圧を入力して、整流動作を行うことで二次側直流出力電圧を生成するように構成された直流出力電圧生成手段と、二次側直流出力電圧のレベルに応じて上記スイッチング駆動手段を制御して、スイッチング手段のスイッチング周波数を可変することで、二次側直流出力電圧に対する定電圧制御を行うように構成された定電圧制御手段を備える。
さらに、商用交流電源のレベルに応じて、スイッチング手段のスイッチング動作を、フルブリッジ結合されたスイッチング素子によりオン／オフ動作を行うフルブリッジ動作と、ハーフブリッジ結合されたスイッチング素子によりオン／オフ動作を行うハーフブリッジ動作とに切り換える切換制御手段を備える。
そして、スイッチング駆動手段は、各スイッチング素子をスイッチング駆動するためのドライブ信号として、互いに１８０°の位相差を有するとされる波形による、所要の周波数に応じた第１のドライブ信号と第２のドライブ信号を生成して出力するドライブ信号生成回路と、第１のドライブ信号に基づいて、上記第１のハーフブリッジ回路のハイサイドのスイッチング素子と第２のハーフブリッジ回路のローサイドのスイッチング素子が同じオン／オフタイミングとなるようにスイッチング駆動する第１の駆動回路と、第２のドライブ信号に基づいて、第１のハーフブリッジ回路のローサイドのスイッチング素子と第２のハーフブリッジ回路のハイサイドのスイッチング素子が同じオン／オフタイミングとなるようにスイッチング駆動する第２の駆動回路とを備える。
【００５０】
上記構成によると、本発明のスイッチング電源回路は、一次側スイッチングコンバータとして、フルブリッジ結合方式による電流共振形コンバータに対して、部分共振電圧回路を組み合わせた構成を採っていることになる。
そのうえで、スイッチング素子をスイッチング駆動するのにあたっては、１つのドライブ信号生成回路により、互いに１８０°の位相差を有するとされる第１のドライブ信号と第２のドライブ信号とを生成するようにされる。
そして、第１のドライブ信号に基づいては、一方の同じオン／オフタイミングの組となるべき、第１のハーフブリッジ回路のハイサイドのスイッチング素子と、第２のハーフブリッジ回路のローサイドのスイッチング素子とをスイッチング駆動するようにされる。
また、第２のドライブ信号に基づいては、他方の同じオン／オフタイミングの組となるべき、第１のハーフブリッジ回路のローサイドのスイッチング素子と、第２のハーフブリッジ回路のハイサイドのスイッチング素子とをスイッチング駆動するようにされる。
このような構成によれば、１つの第１のドライブ信号を基として、一方の同じオン／オフタイミングの組となるべき２本のスイッチング素子を駆動することが可能となっている。また、同じく、１つの第２のドライブ信号を基として、他方の同じオン／オフタイミングの組となるべき２本のスイッチング素子を駆動することが可能となっている。
そして、この構成に対して、本実施の形態では、商用交流電源を整流平滑化してスイッチングコンバータへの直流入力電圧（整流平滑電圧）を供給する整流平滑手段を、商用交流電源の等倍に対応する整流平滑電圧を生成する全波整流回路としたうえで、商用交流電源のレベルに応じて、スイッチング動作をフルブリッジ動作とハーフブリッジ動作とで切り換えるように構成される。
これにより、例えばワイドレンジ対応の電源回路を構成するのにあたっては、直流入力電圧（整流平滑電圧）を生成する整流回路系（整流平滑手段）として、異なる商用交流電源の公称レベルに応じて、倍電圧整流動作と全波整流動作とに切り換える必要はないこととなる。
【００５１】
【発明の実施の形態】
図１は、本発明の第１の実施の形態としてのスイッチング電源回路の構成を示す回路図である。この図１に示す電源回路は、一次側に対して、４石のスイッチング素子を備えたフルブリッジ結合方式の電流共振形コンバータが備えられる。そして、後述するようにして、商用交流電源がＡＣ１００Ｖ系とＡＣ２００Ｖ系の場合とで、スイッチング動作について、フルブリッジ結合方式とハーフブリッジ結合方式との間で切り換えが行われるようにすることで、ワイドレンジ対応としている。
また、スイッチング駆動方式としては他励式を採る。そして、この電流共振形コンバータのスイッチング素子がターンオン／ターンオフする時にのみ電圧共振する部分電圧共振回路が組み合わされている。
【００５２】
図１に示す回路において、商用交流電源ＡＣに対しては、ブリッジ整流回路Ｄｉ及び平滑コンデンサＣｉとから成る全波整流回路が備えられる。この場合、平滑コンデンサＣｉの両端には、交流入力電圧ＶＡＣの等倍に対応するレベルの整流平滑電圧Ｅｉが得られる。この整流平滑電圧Ｅｉは、直流入力電圧として後段の電流共振形コンバータに対して入力される。
このようにして、本実施の形態としての図１に示す電源回路では、例えば先に図７に示したようにして、整流動作を切り換えるための回路系は備えられていないことが分かる。
【００５３】
この図に示す電流共振形コンバータは、フルブリッジ結合方式とされることに対応して４石のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４を備える。また、この場合には他励式とされることに対応して、これらスイッチング素子Ｑ１〜Ｑ４には、電圧駆動タイプであるＭＯＳ−ＦＥＴを選定している。
【００５４】
スイッチング素子Ｑ１のドレインは、整流平滑電圧Ｅｉ（直流入力電圧）のラインと接続される。スイッチング素子Ｑ１のソースは、スイッチング素子Ｑ２のドレインと接続される。スイッチング素子Ｑ２のソースは一次側アースに対して接続される。
つまり、スイッチングＱ１，Ｑ２は、スイッチング素子Ｑ１がハイサイドで、スイッチング素子Ｑ２がローサイドとなるように、ハーフブリッジ結合されるようにして直列に接続され、これにより、１組のハーフブリッジ回路（第１のハーフブリッジ回路）を形成している。
【００５５】
同様にして、スイッチング素子Ｑ３のドレインは、整流平滑電圧Ｅｉ（直流入力電圧）のラインと接続され、ソースは、スイッチング素子Ｑ４のドレインと接続される。スイッチング素子Ｑ４のソースは一次側アースに対して接続される。つまり、スイッチングＱ３，Ｑ４については、スイッチング素子Ｑ３がハイサイドで、スイッチング素子Ｑ４がローサイドとなるようにしてハーフブリッジ結合して接続され、もう１組のハーフブリッジ回路（第２のハーフブリッジ回路）を形成する。
このような接続態様に依れば、スイッチング素子［Ｑ１，Ｑ２］の組と、スイッチング素子［Ｑ３，Ｑ４］の組とによる２組のハーフブリッジ回路が、直流入力電圧（Ｅｉ）のラインと一次側アース間に対して並列に挿入されていることになる。これにより、フルブリッジ結合方式としてのスイッチング回路系が形成されることになる。
【００５６】
また、スイッチング素子Ｑ１のドレイン−ソース間には、クランプダイオードＤＤ１が並列に接続される。クランプダイオードＤＤ１のアノード、カソードは、それぞれ、スイッチング素子Ｑ１のソース、ドレインに対して接続される。このクランプダイオードＤＤ１は、スイッチング素子Ｑ１と共に１組のスイッチング回路を形成し、スイッチング素子Ｑ１がターンオンするときの逆方向電流を流す経路を形成する。
同様の接続態様により、スイッチング素子Ｑ２，Ｑ３，Ｑ４に対しても、それぞれ、クランプダイオードＤＤ２，ＤＤ３，ＤＤ４が並列に接続される。
【００５７】
また、スイッチング素子Ｑ１のゲート−ソース間には、ゲート−ソース間抵抗Ｒ１２が接続される。同様に、スイッチング素子Ｑ２，Ｑ３，Ｑ４に対しても、ゲート−ソース間抵抗Ｒ２２，Ｒ３２，Ｒ４２が接続される。
【００５８】
また、各ハーフブリッジ回路におけるローサイドのスイッチング素子Ｑ２，Ｑ４のドレイン−ソース間に対しては、それぞれ並列に、部分共振コンデンサＣｐ１，Ｃｐ２が接続されている。
部分共振コンデンサＣｐ１，Ｃｐ２のキャパシタンスと、後述する絶縁コンバータトランスＰＩＴの一次巻線Ｎ１の漏洩インダクタンス成分Ｌ１によっては、それぞれ並列共振回路（部分電圧共振回路）を形成する。
そして、このようにして、部分電圧共振回路が形成されることによっては、スイッチング素子Ｑ１〜Ｑ４がターンオン／ターンオフする短期間にのみ電圧共振する部分電圧共振動作が得られる。
なお、これらスイッチング素子Ｑ１〜Ｑ４についてのスイッチング駆動回路系の構成については後述する。
【００５９】
絶縁コンバータトランスＰＩＴはスイッチング素子Ｑ１〜Ｑ４のスイッチング出力を二次側に伝送する。
絶縁コンバータトランスＰＩＴの構造としては、ここでの図示は省略するが、例えばＥＥ型コアに対して、一次巻線Ｎ１及び二次巻線Ｎ２を、一次側と二次側とに対応して形成された分割領域の各々に巻装して構成される。また、この場合の絶縁コンバータトランスＰＩＴにおいては、図示するように、一次側に三次巻線Ｎ３も巻装される。
【００６０】
絶縁コンバータトランスＰＩＴの一次巻線Ｎ１の一端は、直列共振コンデンサＣ１を介してスイッチング素子Ｑ１のソースとスイッチング素子Ｑ２のドレインの接続点（スイッチング出力点）に接続される。また一次巻線Ｎ１の他端は、スイッチング素子Ｑ３のソースとスイッチング素子Ｑ４のドレインの接続点（スイッチング出力点）に接続される。
【００６１】
そして、上記直列共振コンデンサＣ１のキャパシタンスと、一次巻線Ｎ１のインダクタンス成分Ｌ１を含む絶縁コンバータトランスＰＩＴの漏洩インダクタンス成分（Ｌ１）によっては一次側直列共振回路が形成される。
フルブリッジ結合方式では、後述するようにして、スイッチング素子［Ｑ１，Ｑ４］の組と、スイッチング素子［Ｑ２，Ｑ３］の組が交互にオン／オフするタイミングでスイッチング動作するが、上記のようにして一次巻線Ｎ１−直列共振コンデンサＣ１から成る一次側直列共振回路が、スイッチング出力点と接続されていることで、この一次側直列共振回路には、スイッチング素子Ｑ１〜Ｑ４のスイッチング出力が伝達されることになる。そして、このスイッチング出力に応じて一次側直列共振回路が共振動作を行うことで、電流共振形としての動作が得られる。そして、一次巻線Ｎ１には、この電流共振形としての動作に応じて、共振波形に近い一次巻線電流Ｉ１が得られることとなる。
【００６２】
このようにして、本実施の形態のスイッチングコンバータとしては、電流共振形としての動作と、前述した部分電圧共振動作とが複合的に得られていることになる。つまり、複合共振形コンバータとしての構成が採られている。
【００６３】
また、絶縁コンバータトランスＰＩＴの二次巻線Ｎ２には、上記一次巻線Ｎ１に伝達されるスイッチング出力に応じて励起された交番電圧が発生する。
この場合、二次巻線Ｎ２に対しては、センタータップが設けられている。このセンタータップは二次側アースに接続される。そのうえで、図示するようにして、二次巻線Ｎ２に対して、２本の整流ダイオードＤＯ１，ＤＯ２、及び平滑コンデンサＣｏを接続することで、両波整流回路が形成される。この両波整流回路が、二次巻線Ｎ２に励起された交番電圧を入力して整流動作を行うことによって、平滑コンデンサＣＯの両端電圧として、二次側直流出力電圧ＥＯが得られる。
二次側直流出力電圧ＥＯは、図示しない負荷に対して供給される。さらに、この二次側直流出力電圧ＥＯは、図示するように制御回路１のための検出電圧としても分岐して入力される。
【００６４】
絶縁コンバータトランスＰＩＴの一次側に巻装される三次巻線Ｎ３に対しては、図示するようにして、ダイオードＤ４及びコンデンサＣ４から成る半波整流回路が接続される。この半波整流回路によって得られた低圧の直流電圧は、後述するコントロールＩＣ２の電源入力端子Ｖｃｃに対して、動作電源として供給される。
【００６５】
制御回路１は、例えば二次側の直流出力電圧ＥＯのレベルに応じてそのレベルが可変される電流又は電圧を制御出力として得る。この制御出力は、コントロールＩＣ２の制御端子Ｖｃに対して出力される。
コントロールＩＣ２では、後述するようにして発振信号を生成するとともに、この発振信号を利用して、スイッチング素子を他励式により駆動するためのハイサイド用とローサイド用のドライブ信号を出力する。そして、このドライブ信号によって、スイッチング素子Ｑ１〜Ｑ４が所要のスイッチングタイミングによりスイッチング駆動されることになる。
そして、コントロールＩＣ２では、制御端子Ｖｃに入力された制御出力レベルに応じて、内部で生成する発振信号の周波数を可変するように動作する。これによって、ドライブ信号の周波数が制御出力レベルに応じて可変されることになる。つまり、コントロールＩＣ２では、制御端子Ｖｃに入力された制御出力レベルに応じて、スイッチング素子Ｑ１〜Ｑ４のスイッチング周波数を可変制御するように動作する。
スイッチング周波数が可変されることによっては、直列共振回路における共振インピーダンスが変化することになる。このようにして共振インピーダンスが変化することによっては、一次側の直列共振回路の一次巻線Ｎ１に供給される電流量が変化して二次側に伝送される電力も変化することになる。これにより、二次側出力電圧が変化することとなって定電圧制御が図られることになる。
【００６６】
続いては、図１に示す電源回路における、スイッチング素子Ｑ１〜Ｑ４をスイッチング駆動するためのスイッチング駆動回路系について説明する。本実施の形態のスイッチング駆動回路系は、主として、１つのコントロールＩＣ２と、２組のドライブトランスＣＤＴ−１，ＣＤＴ−２を備えて構成される。
コントロールＩＣ２は、電流共振形コンバータを他励式により駆動するための発振回路、制御回路、及び保護回路等を備えて構成されるもので、内部にバイポーラトランジスタを備えたアナログＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）とされる。
【００６７】
このコントロールＩＣ２は、前述もしたように、電源入力端子Ｖｃｃに入力された直流電圧により動作する。また、このコントロールＩＣ２は、アース端子Ｅにより一次側アースに接地させるようにしている。
【００６８】
そして、コントロールＩＣにおいては、スイッチング素子に対してドライブ信号（ゲート電圧）を出力するための端子として、２つのドライブ信号出力端子ＶＧＨ，ＶＧＬが備えられる。
ドライブ信号出力端子ＶＧＨからは、ハイサイドのスイッチング素子をスイッチング駆動するためのドライブ信号（第１のドライブ信号）が出力され、ドライブ信号出力端子ＶＧＬからは、ローサイドのスイッチング素子をスイッチング駆動するためのドライブ信号（第２のドライブ信号）が出力される。
そして、この場合には、ドライブ信号出力端子ＶＧＨは、ゲート抵抗Ｒ１１を介してハイサイドのスイッチング素子Ｑ１のゲートと接続される。また、分岐して、コンデンサＣ３Ｂ−Ｒ３Ｂの直列接続を介してドライブトランスＣＤＴ−２の一次巻線Ｎ２１の一端に接続される。一次巻線Ｎ２１の他端は、ブートストラップ用の端子Ｖｓに対して接続される。
これにより、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号は、スイッチング素子Ｑ１のゲートに対して出力されると共に、ＣＤＴ−２の一次巻線Ｎ２１にも出力されることになる。
【００６９】
また、ドライブ信号出力端子ＶＧＬは、ゲート抵抗Ｒ２１を介してハイサイドのスイッチング素子Ｑ２のゲートと接続される。また、分岐して、コンデンサＣ３Ａ−Ｒ３Ａの直列接続を介して、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１の一端に接続される。一次巻線Ｎ１１の他端は、一次側アースに対して接続される。これにより、ドライブ信号出力端子ＶＧＬから出力されるドライブ信号は、スイッチング素子Ｑ２のゲートに対して出力されると共に、ＣＤＴ−１の一次巻線Ｎ１１にも出力されることになる。
【００７０】
また、この場合には、１組のブートストラップ回路が設けられる。このブートストラップ回路は、図示するようにして、コンデンサＣＢＳ，ダイオードＤＢＳ、及びコンデンサＣｂを備えている。コンデンサＣＢＳの負極端子は、一次側アースに接続され、正極端子は、ダイオードＤＢＳのアノードと、コントロールＩＣ２の端子Ｖｃ２との接続点に接続される。
また、ダイオードＤＢＳのカソードは、端子ＶＢと接続されると共に、コンデンサＣｂを介して端子Ｖｓに対して接続される。端子Ｖｓは、ゲート−ソース間抵抗Ｒ１２を介してスイッチング素子Ｑ１のゲートに対して接続されている。このようにしてブートストラップ回路が設けられることで、後述するようにして、ハイサイドのスイッチング素子Ｑ１に対して印加されるドライブ信号（ゲート電圧ＶＧＨ１）は、スイッチング素子Ｑ１を適正にドライブ可能なレベルとなるように、レベルシフトが行われることになる。
【００７１】
ドライブトランスＣＤＴ−１は、スイッチング素子Ｑ３をスイッチング駆動するために設けられるもので、図示するようにして、一次巻線Ｎ１１と二次巻線Ｎ１２とが巻装される。
先の説明によると、一次巻線Ｎ１１には、コントロールＩＣ２のドライブ信号出力端子ＶＧＬから出力されるドライブ信号が伝送されてくることになる。そして、ドライブトランスＣＤＴ−１においては、この一次巻線Ｎ１１に得られたドライブ信号を、トランス結合を介して、二次巻線Ｎ１２に励起させるようにして伝達することになる。
【００７２】
二次巻線Ｎ１２の一端は、ゲート抵抗Ｒ３１を介して、スイッチング素子Ｑ３のゲートに接続され、他端は、スイッチング素子Ｑ３のソースと、スイッチング素子Ｑ４のドレインとの接続点に対して接続される。
【００７３】
このようなドライブトランスＣＤＴ−１の二次側における接続形態によると、コントロールＩＣ２のドライブ信号出力端子ＶＧＬから出力されるドライブ信号として、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１に出力されたドライブ信号は、ドライブトランスＣＤＴ−１のトランス結合を介して、スイッチング素子Ｑ３のゲートに印加されることになる。
そして、ドライブ信号出力端子ＶＧＬから出力されるドライブ信号は、先にも述べたように、ドライブトランスを介することなくスイッチング素子Ｑ２のゲートにも印加される。
従って、ドライブ信号出力端子ＶＧＬから出力されるドライブ信号は、スイッチング素子Ｑ２，Ｑ３に対して共通に出力されるということがいえる。つまり、ドライブ信号出力端子ＶＧＬから出力されるドライブ信号に基づいてスイッチング素子を駆動する駆動回路系（第２の駆動回路）としては、スイッチング素子Ｑ２，Ｑ３を駆動する構成を採っているものである。
【００７４】
一方、ドライブトランスＣＤＴ−２は、スイッチング素子Ｑ４をスイッチング駆動するために設けられるもので、一次巻線Ｎ２１と二次巻線Ｎ２２とが巻装される。
前述したように、ドライブトランスＣＤＴ−２の一次巻線Ｎ２１には、コントロールＩＣ２のドライブ信号出力端子ＶＧＨから出力されるドライブ信号が伝送される。ドライブトランスＣＤＴ−２においては、この一次巻線Ｎ２１に得られたドライブ信号を、トランス結合を介して二次巻線Ｎ２２に伝達する。
二次巻線Ｎ２２の一端は、ゲート抵抗Ｒ４１を介して、スイッチング素子Ｑ４のゲートに接続され、他端は、一次側アースに対して接続される。
【００７５】
このようなドライブトランスＣＤＴ−２の二次側における接続形態によれば、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号は、ドライブトランスＣＤＴ−２のトランス結合を介して一次側から二次側に伝送され、スイッチング素子Ｑ４のゲートに印加される構成が採られていることになる。
また、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号は、ドライブトランスを介することなく、スイッチング素子Ｑ１のゲートにも印加されるから、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号は、スイッチング素子Ｑ１，Ｑ４に対して共通に出力されていることとなる。つまり、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号に基づいてスイッチング素子を駆動する駆動回路系（第１の駆動回路）としては、スイッチング素子Ｑ１，Ｑ４を駆動する構成となっている。
【００７６】
ここで、上記ドライブトランスＣＤＴ−１，ＣＤＴ−２の構造例について、図３及び図４を参照して説明しておく。
先ず図３に示すドライブトランスＣＤＴ（ＣＤＴ−１，ＣＤＴ−２）は、フェライト材によるＥ型コアＣＲ１、ＣＲ２を互いの磁脚が対向するように組み合わせたＥＥ型コアを備える。
そして、一次側と二次側の巻装部について相互に独立するようにして分割した形状により、例えば樹脂などによって形成される、ボビンＢが備えられる。このボビンＢの一方の巻装部に対して一次巻線（Ｎ１１，Ｎ２１）が巻装される。また、他方の巻装部に対して二次巻線（Ｎ１２，Ｎ２２）が巻装される。このようにして一次巻線及び二次巻線が巻装されたボビンＢを上記ＥＥ型コア（ＣＲ１，ＣＲ２）に取り付けることで、一次側巻線及び二次側巻線とがそれぞれ異なる巻装領域により、ＥＥ型コアの中央磁脚に巻装される状態となる。このようにしてドライブトランスＣＤＴ全体としての構造が得られる。
また、この場合のＥＥ型コアにおいては、中央磁脚に対してはギャップは形成しないものとしている。これによって、所要の結合係数による密結合の状態が得られるようにしている。
【００７７】
また、ドライブトランスＣＤＴ（ＣＤＴ−１，ＣＤＴ−２）としては、図４に示すようにして、Ｕ型コアを用いた構造とすることもできる。
この図４に示すドライブトランスＣＤＴは、２つのＵ型コアＣＲ１１，ＣＲ１２を組み合わせてＵ−Ｕ型コアを形成する。この際、Ｕ型コアＣＲ１１，ＣＲ１２の各磁脚が対向する面に対しては、ギャップを形成せずに、そのまま磁脚の対向面どうしを接触させている。
そして、ボビンＢに対して、図示するようにして一次巻線（Ｎ１１，Ｎ２１）と、二次巻線（Ｎ１２，Ｎ２２）とを互いに分割された巻装部に巻装した上で、上記のようにして形成されるＵ−Ｕ型コアの一方の磁脚に対して、取り付けるようにされる。
【００７８】
続いて、先に図１により説明したスイッチング駆動回路系の構成による、スイッチング素子Ｑ１〜Ｑ４のスイッチング駆動動作について説明する。
本実施の形態では、後述するようにして、交流入力電圧ＶＡＣ（商用交流電源ＡＣ）のレベルに応じて、フルブリッジ結合方式によるスイッチング動作と、ハーフブリッジ結合方式によるスイッチング動作とで切り換えが行われる。しかしここでは、基本的な動作として、フルブリッジ結合方式の場合に対応して、スイッチング素子Ｑ１〜Ｑ４の全てをスイッチング駆動するときの動作について説明する。
【００７９】
コントロールＩＣ２では、内部の発振回路により所要の周波数の発振信号を生成する。なお、この発振回路は、後述するようにして制御回路１から端子Ｖｃに入力される制御出力のレベルに応じて、発振信号の周波数を可変するようにされている。
そして、コントロールＩＣ２では、上記発振回路にて生成された発振信号を利用して、ハイサイド用のドライブ信号と、ローサイド用のドライブ信号を生成する。そして、ハイサイド用のドライブ信号をドライブ信号出力端子ＶＧＨから出力し、ローサイド用のドライブ信号をドライブ信号出力端子ＶＧＬから出力するようにされる。
【００８０】
上記のようにしてドライブ信号出力端子ＶＧＨ，ＶＧＬから出力されるドライブ信号による、スイッチング素子Ｑ１〜Ｑ４のスイッチング駆動タイミングについて、図５を参照して説明する。図５には、スイッチング素子Ｑ１〜Ｑ４の各ゲート−ソース間電圧が示されている。
ここで先ず、図５（ａ）と図５（ｂ）を参照して、ドライブ信号出力端子ＶＧＨから出力されるハイサイド用のドライブ信号と、ドライブ信号出力端子ＶＧＬから出力されるローサイド用のドライブ信号との関係に応じた、スイッチング素子Ｑ１、Ｑ２のスイッチングタイミングについて説明しておく。
【００８１】
スイッチング素子Ｑ１に対しては、ドライブ信号出力端子ＶＧＨから出力されるハイサイド用のドライブ信号がゲート抵抗Ｒ１１を介して印加される。これによって、スイッチング素子Ｑ１のゲート−ソース間電圧ＶＧＨ１としては、このハイサイド用のドライブ信号に対応した波形が得られることになる。
つまり、図５（ａ）に示すようにして、１スイッチング周期内において、正極性による矩形波のパルスが発生する期間と、０Ｖとなる期間が得られることになる。
そして、この図５（ａ）に示されるゲート−ソース間電圧ＶＧＨ１によって、スイッチング素子Ｑ１は、先ず、１スイッチング周期内において、正極性の矩形波パルスが得られるタイミングでオン状態となるようにされる。つまり、スイッチング素子Ｑ１がオンとなるには、ゲート閾値電圧（≒５Ｖ）以上の適切なレベルの電圧が印加されることが必要である。上記正極性のパルスとしてのゲート−ソース間電圧ＶＧＨ１は１０Ｖと成るように設定されているから、この正極性のパルスが印加される期間に対応してオンとなる状態が得られることになる。そして、ゲート−ソース間電圧ＶＧＨ１が０Ｖでゲート閾値電圧以下となると、オフ状態に切り換わることになる。このようなタイミングにより、スイッチング素子Ｑ１は、オン／オフするようにしてスイッチング動作を行うことになる。
【００８２】
一方、スイッチング素子Ｑ２に対しては、ドライブ信号出力端子ＶＧＬから出力されるローサイド用のドライブ信号が、ゲート抵抗Ｒ２１を介して印加されるようになっている。このドライブ信号に応じては、図５（ｂ）に示す波形によるスイッチング素子Ｑ２のゲート−ソース間電圧ＶＧＬ１が得られる。
つまり、ゲート−ソース間電圧ＶＧＬ１は、図５（ａ）に示したスイッチング素子Ｑ１のゲート−ソース間電圧ＶＧＨ１と同じ波形とされたうえで、タイミングとしては、ゲート−ソース間電圧ＶＧＨ１に対して１８０°の位相差を有した波形が得られているものである。このことから、スイッチング素子Ｑ２は、スイッチング素子Ｑ１と交互にオン／オフするタイミングによりスイッチング駆動されることになる。
また、図５（ａ）（ｂ）によると、スイッチング素子Ｑ１がターンオフしてスイッチング素子Ｑ２がターンオンするまでの間と、スイッチング素子Ｑ２がターンオフして、スイッチング素子Ｑ１がターンオンするまでの間には期間ｔｄが形成されるようになっている。
【００８３】
この期間ｔｄは、スイッチング素子Ｑ１（Ｑ４），Ｑ２（Ｑ３）が共にオフとなるデッドタイムである。このデッドタイムとしての期間ｔｄは、部分電圧共振動作として、スイッチング素子Ｑ１〜Ｑ４がターンオン／ターンオフするタイミングでの短時間において、部分共振コンデンサＣｐ１，Ｃｐ２における充放電の動作が確実に得られるようにすることを目的として形成している。そして、このような期間ｔｄとしての時間長は、例えばコントロールＩＣ２側で設定することができるようになっており、コントロールＩＣ２では、設定された時間長による期間ｔｄが形成されるように、ドライブ信号出力端子ＶＧＨ，ＶＧＬから出力すべきドライブ信号についてのパルス幅のデューティ比を可変する。
【００８４】
続いては、スイッチング動作として、上記したスイッチング素子Ｑ１，Ｑ２のオン／オフタイミングの関係が得られていることを前提として、スイッチング素子Ｑ３，Ｑ４のオン／オフタイミングについて説明する。
先の説明によると、ドライブ信号出力端子ＶＧＨから出力されるハイサイド用のドライブ信号は、スイッチング素子Ｑ１のゲートに印加されると共に、ドライブトランスＣＤＴ−２のトランス結合を介するようにして、スイッチング素子Ｑ４に対しても印加されることになる。
そして、上記ハイサイド用のドライブ信号が、ドライブトランスＣＤＴ−２のトランス結合を介して一次側から二次側に伝送されることによっては、二次側で得られるドライブ信号は、０レベルを基準に正／負に反転する波形となって得られる。これに応じて、ドライブトランスＣＤＴ−２の二次巻線側からドライブ信号が印加されるスイッチング素子Ｑ４のゲート−ソース間電圧ＶＧＨ２は、図５（ｃ）に示すものとなる。
【００８５】
つまり、１スイッチング周期内において、正極性の＋１０Ｖの矩形波パルスが得られる期間と、負極性による−１０Ｖの矩形波パルスとなる期間が得られる。ここで、正極性の＋１０Ｖの矩形波パルスが得られる期間は、図５（ａ）のゲート−ソース間電圧ＶＧＨ１が正極性の矩形パルスが得られる期間と同一となる。また、負極性による−１０Ｖの矩形波パルスとなる期間は、図５（ａ）のゲート−ソース間電圧ＶＧＨ１が０レベルとなる期間と同一となる。
そして、このような波形のゲート−ソース間電圧ＶＧＨ２が得られることによっては、スイッチング素子Ｑ４は、１スイッチング周期内において、正極性の矩形パルスが得られている期間においてオン状態となるようにされる。一方、負極性の矩形パルスが得られている期間においてオフ状態となるようにされる。従って、スイッチング素子Ｑ４のオン／オフタイミングは、図５（ａ）のゲート−ソース間電圧ＶＧＨ１に対応するスイッチング素子Ｑ１と同様となる。つまり、スイッチング素子Ｑ１，Ｑ４は、同じタイミングでオン／オフするようにスイッチング駆動される。
【００８６】
また、スイッチング素子Ｑ３については、ドライブ信号出力端子ＶＧＬから出力されるローサイド用のドライブ信号（ゲート電圧）が、ドライブトランスＣＤＴ−１を介するようにして印加されていることになる。
このローサイド用のドライブ信号についても、ドライブトランスＣＤＴ−１のトランス結合を介して一次側から二次側に伝送されることで、０レベルを基準に正／負に反転する波形の信号となって二次側で得られることになる。このため、スイッチング素子Ｑ３のゲート−ソース間電圧ＶＧＬ２は、図５（ｄ）に示すようにして、１スイッチング周期内において、正極性の＋１０Ｖの矩形波パルスとなる期間と、負極性による−１０Ｖの矩形波パルスとなる波形が得られる。これに応じて、スイッチング素子Ｑ３は、１スイッチング周期内において、正極性の矩形パルスが得られている期間においてオン状態となり、負極性の矩形パルスが得られている期間においてオフ状態となるようにスイッチング動作を行うことになる。
そして、このオン／オフタイミングは、図５（ｂ）のゲート−ソース間電圧ＶＧＬ１に対応するスイッチング素子Ｑ２と同様となるものであり、従って、スイッチング素子Ｑ３は、スイッチング素子Ｑ２と同じタイミングでオン／オフするようにスイッチング駆動されることになる。
【００８７】
このようにして、図１に示す電源回路では、フルブリッジ結合方式により、スイッチング素子［Ｑ１，Ｑ４］の組と、スイッチング素子［Ｑ２，Ｑ３］の組とが交互にオン／オフするようにしてスイッチング駆動させることができる。
このときのスイッチング動作として、スイッチング素子［Ｑ１，Ｑ４］の組がオンとなっているときには、出力として、スイッチング素子Ｑ１のドレイン−ソース→直列共振コンデンサＣ１→一次巻線Ｎ１→スイッチング素子Ｑ４のドレイン−ソース→一次側アースの経路で電流が流れる。
また、スイッチング素子［Ｑ２，Ｑ３］の組がオンとなっているときには、出力として、スイッチング素子Ｑ３のドレイン−ソース→一次巻線Ｎ１→直列共振コンデンサＣ１→スイッチング素子Ｑ２のドレイン−ソース→一次側アースの経路で電流が流れる。そして、この動作が繰り返されるのに応じて、一次側直列共振回路（Ｃ１−Ｎ１）では共振動作が得られることになり、絶縁コンバータトランスの一次側巻線Ｎ１に共振電流波形に近いドライブ電流を供給することになる。
【００８８】
また、上記のようにしてスイッチング素子［Ｑ１，Ｑ４］の組がターンオフ／ターンオンするタイミングでは、スイッチング素子Ｑ４に対して接続された並列共振コンデンサＣｐ２が、自身のキャパシタンスと一次巻線Ｎ１のリーケージインダクタンス成分Ｌ１によって並列共振回路を形成し、電圧共振動作を行う。つまり、スイッチング素子［Ｑ１，Ｑ４］の組のターンオフ／ターンオン時にのみ電圧共振となる部分電圧共振動作が得られる。
同様にして、スイッチング素子［Ｑ２，Ｑ３］の組がターンオフ／ターンオンするタイミングでは、スイッチング素子Ｑ２に対して接続された並列共振コンデンサＣｐ１のキャパシタンスと一次巻線Ｎ１のリーケージインダクタンス成分Ｌ１によって並列共振回路が形成される。そして、スイッチング素子［Ｑ２，Ｑ３］の組のターンオフ／ターンオン時において部分電圧共振動作が得られる。
【００８９】
このようにして、本実施の形態では、スイッチング素子［Ｑ１，Ｑ４］［Ｑ２，Ｑ３］の各組（スイッチング回路）が交互にオン／オフするフルブリッジ結合方式の電流共振形コンバータと、部分電圧共振回路（Ｃｐ１，Ｃｐ２，Ｎ１）が組み合わされたコンバータが形成されているものである。
【００９０】
ところで、図示による説明は省略するが、例えば先行技術として、他励式によりフルブリッジ結合方式よる４石のスイッチング素子を、スイッチング周波数制御方式によりスイッチング駆動するのにあたっては、３つのＩＣが必要となる。つまり、電流共振形コンバータ用の汎用のドライブＩＣとしては、ハイサイドとローサイドの２つで一組のスイッチング素子を駆動する構成を採っている。つまり、１つのドライブＩＣは、１組のハーフブリッジ結合された２本のスイッチング素子から成るスイッチング回路を駆動する構成を採っているものである。従って、フルブリッジ結合方式に対応して、２組のハーフブリッジ回路を駆動する場合には、２組のドライブＩＣが必要とされることになる。
そのうえで、２組のドライブＩＣが、スイッチング周波数制御を伴うスイッチング駆動を、同期して行うことができるようにする必要から、これらのドライブＩＣとは別に、スイッチング周波数制御によるドライブが可能なコントロールＩＣが必要となるものである。このようにして、最低限３つのＩＣが必要となる。
【００９１】
これに対して、図１に示したスイッチング素子の駆動回路系の構成とすれば、スイッチング駆動のためのＩＣとしては、コントロールＩＣ２の１つのみとすることができる。これにより、ＩＣの数が削減され、さらにはこれに伴って、ＩＣの外付け部品の点数も削減される分、回路規模が縮小され、また、コストも削減されることになる。
【００９２】
ただし、図１に示す電源回路では、ドライブトランスＣＤＴ−１，ＣＤＴ−２と、これらのドライブトランスにドライブ信号を入力するためのコンデンサＣ３Ａ，抵抗Ｒ３Ａ、及びコンデンサＣ３Ｂ，抵抗Ｒ３Ｂが新たに追加されることになる。しかしながら、これらの部品点数と、上記したコントロールＩＣ２の外付け部品を合計しても１５点程度であり、図１に示す電源回路の部品点数は、先行技術による他励式フルブリッジ結合方式の電源回路に対して大幅に削減されている。また、ドライブトランスＣＤＴ−１，ＣＤＴ−２も非常に小さいサイズであることから、スイッチング駆動用のＩＣが複数備えられることと比較すれば、図１に示す電源回路は、先行技術と比較してはるかに小さい回路規模となる。また、他励式フルブリッジ結合方式の電源回路としてのコストダウンも有効に図られていることになる。
また、スイッチング駆動用のＩＣの数が削減されることによっては、それだけ消費電力も低減されることになる。
また、図１に示す電源回路では、スイッチング素子Ｑ３，Ｑ４については、図５（ｃ）（ｄ）にも示したように、オフ時には、負極性に反転した−１０Ｖのゲート−ソース間電圧ＶＧＨ２，ＶＧＬ２が印加される。これによって、スイッチング素子Ｑ３，Ｑ４については、ターンオフ時における下降時間が短縮されて、その分、この下降時間に依る電力損失が低減することにもなる。これにより、電力変換効率が向上することになり、また、スイッチング素子Ｑ３，Ｑ４における発熱も低下する。
このようにして、本実施の形態の電源回路は、他励式フルブリッジ結合方式の電源回路として見た場合にも、上記のような利点を有している。
【００９３】
そして、図１に示す本実施の形態の電源回路は、上記した他励式フルブリッジ結合方式の構成の下で、以降説明するようにして、ＡＣ１００Ｖ系ではフルブリッジ結合方式によるスイッチング動作（フルブリッジ動作）となり、ＡＣ２００Ｖ系ではハーフブリッジ結合方式によるスイッチング動作（ハーフブリッジ動作）となるように、スイッチング動作を切り換える構成を採る。
【００９４】
図１に示す電源回路においては、平滑コンデンサＣｉに対して並列に、分圧抵抗Ｒ４、Ｒ５、Ｒ６を直列接続した分圧ラインが接続される。そして、この分圧ラインにおける分圧抵抗Ｒ５，Ｒ６の接続点（分圧点）に対して、ツェナーダイオードＺＤ１のカソードが接続される。ツェナーダイオードＺＤ１のアノードは、ＮＰＮ型のトランジスタＱ５のベースに接続される。また、ツェナーダイオードＺＤ１のアノードと一次側アース間には、図示するように抵抗Ｒ７及びコンデンサＣ５が並列に接続される。
トランジスタＱ５のコレクタは、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１と、抵抗Ｒ３Ａの接続点に対して接続され、エミッタは一次側アースに接地される。
上記した回路構成により、ＡＣ１００Ｖ系と２００Ｖ系とに応じて、スイッチング動作をフルブリッジ動作とハーフブリッジ動作とで切り換える、切り換え制御回路が備えられる。
【００９５】
上記切り換え制御回路の動作は次のようになる。
ここで、分圧ライン（抵抗Ｒ４−Ｒ５−Ｒ６）の抵抗値による分圧比は、次のように設定されている。つまり、分圧ライン（抵抗Ｒ４−Ｒ５−Ｒ６）の分圧点の電位について、交流入力電圧ＶＡＣ＝１５０Ｖ以下に対応する整流平滑電圧Ｅｉのレベルでは、ツェナーダイオードＺＤ１の逆方向電圧以下となり、交流入力電圧ＶＡＣ＝１５０Ｖ以上に対応する整流平滑電圧Ｅｉのレベルでは、ツェナーダイオードＺＤ１の逆方向電圧以上となるようにされている。ここで、交流入力電圧ＶＡＣ＝１５０Ｖ以下の状態は、ＡＣ１００Ｖ系の商用交流電源が入力されている状態に対応する。また、交流入力電圧ＶＡＣ＝１５０Ｖ以上の状態は、ＡＣ２００Ｖ系の商用交流電源が入力されている状態に対応する。
【００９６】
上記のようにして分圧ライン（抵抗Ｒ４−Ｒ５−Ｒ６）の分圧比が設定されていることで、交流入力電圧ＶＡＣ＝１５０Ｖ以下の状態では、ツェナーダイオードＺＤ１は非導通の状態となる。従って、トランジスタＱ５のベースにはベース電流が供給されないので、トランジスタＱ５はオフ状態となる。この場合には、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１には、コントロールＩＣ２のドライブ信号出力端子ＶＧＬからコンデンサＣ３Ａ−抵抗Ｒ３Ｂを介してドライブ信号が供給されることになる。
これにより、例えば先に図５を参照して説明したように、４つのスイッチング素子Ｑ１〜Ｑ４がスイッチング駆動される状態が得られる。つまり、フルブリッジ動作が得られる。
【００９７】
これに対して、交流入力電圧ＶＡＣ＝１５０Ｖ以上となる状態では、ツェナーダイオードＺＤ１が導通状態となって、トランジスタＱ５のベースにベース電流が供給されることとなる。これにより、トランジスタＱ５はオン状態となる。
トランジスタＱ５がオン状態となると、ドライブ信号出力端子ＶＧＬからコンデンサＣ３Ａ−抵抗Ｒ３Ｂを介して供給されるドライブ信号は、トランジスタＱ５のコレクタ−エミッタを介して一次側アースに接地される。従って、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１にはドライブ信号は供給されないこととなる。
これにより、ドライブトランスＣＤＴ−１の二次側のスイッチング素子Ｑ３は、スイッチング動作を停止させた状態となり、残るスイッチング素子Ｑ１，Ｑ２，Ｑ４がスイッチング動作する状態が得られる。
なお、このときのオン／オフタイミングは、図５により説明したものとなる。つまり、スイッチング素子［Ｑ１，Ｑ４］の組が同じタイミングでオン／オフするのに対し、この場合には、スイッチング素子Ｑ２のみが、スイッチング素子［Ｑ１，Ｑ４］の組に対して交互となるタイミングでオン／オフすることになる。
【００９８】
このようにして、３つのスイッチング素子Ｑ１，Ｑ２，Ｑ４がスイッチング動作を行うということは、スイッチング素子Ｑ１に対して、スイッチング素子［Ｑ２，Ｑ４］の組が交互となるタイミングでオン／オフする、ハーフブリッジ動作が得られているということがいえる。
【００９９】
ここで、図６の波形図により、上記したＡＣ１００Ｖ系のスイッチング動作と、ＡＣ２００Ｖ系のスイッチング動作とを比較して示す。
先ず図６（ａ）〜（ｅ）には、ＡＣ１００Ｖ系の場合の動作が示されている。図６（ａ）（ｂ）には、スイッチング素子Ｑ１，Ｑ４の各ドレイン−ソース間電圧ＶＱ１，ＶＱ４と、スイッチング出力電流ＩＱ１，ＩＱ４が示されている。図６（ａ）に示すドレイン−ソース間電圧ＶＱ１，ＶＱ４は、スイッチング素子Ｑ１，Ｑ４がオンとなる期間に対応しては０レベルで、オフとなる期間に対応しては、整流平滑電圧Ｅｉのレベルでクランプされた波形が得られる。
また、図６（ｂ）に示すスイッチング出力電流ＩＱ１，ＩＱ４は、スイッチング素子Ｑ１，Ｑ４がオンとなる期間に対応しては、図示するようにして、ターンオンから一定期間においてクランプダイオードＤＤ１，ＤＤ４を介して負極性に流れ、残る期間においてはドレイン→ソースを介して正極性により流れる波形が得られる。また、オフとなる期間に対応しては０レベルとなる。
【０１００】
一方、図６（ｃ）（ｄ）には、スイッチング素子Ｑ２，Ｑ３の各ドレイン−ソース間電圧ＶＱ２，ＶＱ３と、スイッチング出力電流ＩＱ２，ＩＱ３が示されている。これら図６（ｃ）（ｄ）に示す各波形は、上記スイッチング素子Ｑ１，Ｑ４に対応する図６（ａ）（ｂ）の各波形に対して、ほぼ１８０°の位相を有するようにされたうえで、同一の波形の変化パターンとなっている。
【０１０１】
これらの波形から、スイッチング動作としては、スイッチング素子［Ｑ１，Ｑ４］の組が同じタイミングでオン／オフし、スイッチング素子［Ｑ２，Ｑ３］の組も同じタイミングでオン／オフすることが分かる。かつ、スイッチング素子［Ｑ１，Ｑ４］の組と、スイッチング素子［Ｑ２，Ｑ３］の組との間で、交互にオン／オフするタイミングとなっていることがわかる。つまり、フルブリッジ動作としてのスイッチング動作となっている。
【０１０２】
そして、上記したスイッチング動作によって、スイッチング素子［Ｑ１，Ｑ４］の組と、スイッチング素子［Ｑ２，Ｑ３］の組の各スイッチング出力が、直列共振コンデンサＣ１−一次巻線Ｎ１から成る直列共振回路に伝達される。これにより、この直列共振回路図には、６（ｅ）に示すスイッチング出力電流Ｉ１が得られる。このスイッチング出力電流Ｉ１の波形は、図６（ｂ）に示すスイッチング出力電流ＩＱ１，ＩＱ４と、図６（ｄ）に示すスイッチング出力電流ＩＱ２，ＩＱ３とが合成されることで得られる。
【０１０３】
これに対して、ＡＣ２００Ｖ系の場合の動作は、図６（ｆ）〜図６（ｊ）に示される。
なお、図６（ｆ）（ｇ）（ｋ）において、▲１▼は、これまで説明してきた、第１の実施の形態（図１）に対応することを示す。▲２▼は、後述する第２の実施の形態に対応することを示す。
【０１０４】
この第１の実施の形態に対応しては、図６（ｆ）（ｇ）は、それぞれスイッチング素子Ｑ１，Ｑ４の各ドレイン−ソース間電圧ＶＱ１，ＶＱ４と、スイッチング出力電流ＩＱ１，ＩＱ４を示す。つまり、スイッチング素子Ｑ１，Ｑ４が同じオン／オフタイミングによりスイッチング動作を行っていることが分かる。
【０１０５】
これに対して、図６（ｈ）（ｉ）は、スイッチング素子Ｑ２のみについての、ドレイン−ソース間電圧ＶＱ２と、スイッチング出力電流ＩＱ２を示すものとなっている。そして、図６（ｋ）に示すようにして、スイッチング素子Ｑ３のスイッチング出力電流ＩＱ３は、スイッチング素子Ｑ２のスイッチング出力電流ＩＱ２がオン／オフに応じた波形変化であるのに対して、０レベルのままとなっている。これは、スイッチング素子Ｑ３がオフ状態となっていることを示している。
ここで、上記図６（ｆ）（ｈ）にも示されるように、スイッチング素子がオフとなる期間では、その両端電圧（ドレイン−ソース間電圧）として整流平滑電圧Ｅｉのレベルが得られる。そして、この図６（ｆ）（ｈ）の波形と、ＡＣ１００Ｖ系時のドレイン−ソース間電圧を示す図６（ａ）（ｃ）の波形を比較して分かるように、ＡＣ２００Ｖ系時の整流平滑電圧Ｅｉのレベルは、ＡＣ１００Ｖ系のときのほぼ２倍に上昇している。つまり、整流平滑電圧Ｅｉを生成する整流回路系としては、ＡＣ１００Ｖ系時とＡＣ２００Ｖ系時とに関わらず、全波整流動作（等倍電圧整流動作）を行っていることで、上記のようなレベル変化が得られているものである。
【０１０６】
また、この場合における、スイッチング出力電流Ｉ１としては、図６（ｊ）に示すようにして、図６（ｇ）に示すスイッチング出力電流ＩＱ１，ＩＱ４と、図６（ｉ）に示すスイッチング出力電流ＩＱ２とが合成されて得られる波形となる。
【０１０７】
このようにして、ＡＣ２００Ｖ系のときには、ハイサイドのスイッチング素子Ｑ１と同じオン／オフタイミングでスイッチング素子Ｑ４がオン／オフするようにされたうえで、ローサイドとしてのスイッチング素子Ｑ２が、スイッチング素子Ｑ１とは交互となるタイミングでオン／オフする動作となっている。つまりは、ハーフブリッジ動作としてのスイッチング動作が得られるものである。
【０１０８】
なお、図１に示す電源回路のＡＣ−ＤＣ電力変換効率（ηＡＣ−ＤＣ）については、負荷電力Ｐｏ＝３００Ｗの条件で実験したところ、次のような結果が得られた。
先ず、ＡＣ１００Ｖ系に対応して交流入力電圧ＶＡＣ＝１００Ｖを入力して、フルブリッジ動作とさせた場合には、ηＡＣ−ＤＣ＝９０．９％が得られた。また、ＡＣ２００Ｖ系に対応して交流入力電圧ＶＡＣ＝２３０Ｖを入力して、ハーフブリッジ動作とさせた場合には、ηＡＣ−ＤＣ＝９２．８％が得られた。
また、上記実験結果を得るのにあたっては、要部の構成部品について次のように選定した。
先ず、絶縁コンバータトランスＰＩＴについては、ＥＥＲ−４０型のコアを用い、中央磁脚にはギャップ長Ｇａｐ＝１ｍｍのギャップを形成した。
また、絶縁コンバータトランスＰＩＴの一次巻線Ｎ１については３０Ｔの巻数とし、二次巻線Ｎ２については、センタータップを境界に、２３Ｔ＋２３Ｔの巻数とした。
さらに、一次側直列共振コンデンサＣ１＝０．０３３μＦ、部分電圧共振コンデンサＣｐ１＝Ｃｐ２＝６８０ｐＦを選定した。
【０１０９】
これまでの説明から理解されるように、本実施の形態の電源回路においては、ワイドレンジ対応とするのにあたり、先ずは、４本のスイッチング素子Ｑ１〜Ｑ４を備えた、他励フルブリッジ結合方式による電流共振形コンバータを形成する。そのうえで、ＡＣ１００Ｖ系ではフルブリッジ動作、ＡＣ２００Ｖ系ではハーフブリッジ動作となるように、スイッチング動作の切り換えを行うように構成している。
これによって、商用交流電源ＡＣから直流入力電圧（整流平滑電圧Ｅｉ）を生成する整流回路系としては、通常の全波整流回路とすることができる。つまり、図７及び図８、図９に示した回路のように、整流動作の切り換えを行う構成を採る必要はない。
従って、図１に示す電源回路では、直流入力電圧用の平滑コンデンサは１本でよいことになる。また、電磁リレーも不要となるから、ワイドレンジ対応の電源回路として、コストダウンと、回路基板の小型／軽量化を図ることが可能となる。
【０１１０】
また、本実施の形態の構成であれば、例えば瞬間停電などによって、公称ＡＣ２２０Ｖ又は２４０Ｖの商用交流電源が１５０Ｖ以下に低下して誤動作したとしても、スイッチング動作がハーフブリッジ動作からフルブリッジ動作となるだけである。つまり、図７及び図８、図９に示した回路のような、倍電圧整流動作への切り換わりによる直流入力電圧レベルの上昇は生じないから、平滑コンデンサＣｉや、スイッチング素子が耐圧オーバーとなることはない。
従って、本実施の形態では、実際に図１に示す回路を電子機器に搭載する場合においても、図８、図９に示した回路のように、コンパレータＩＣ及びその周辺回路から成る、整流動作切り換えのための複雑な回路構成を採る必要はない。これによっても、低コスト化及び回路基板の小型／軽量化が有効に図られる。
【０１１１】
そして、上記のように、コンパレータＩＣ等を備えた整流動作切り換えのための回路系が省略されることによっては、ワイドレンジ対応のためにスタンバイ電源側の直流入力電圧を検出する必要もなくなる。従って、本実施の形態の電源回路は、スタンバイ電源を備えない電子機器に対しても採用することが可能となるものである。
【０１１２】
続いては、第２の実施の形態としてのスイッチング電源回路について説明する。
図２は、第２の実施の形態としてのスイッチング電源回路の構成例を示している。なお、この図において図１と同一部分には同一符号を付して説明を省略する。
この図２に示す回路においては、先ず、一次巻線Ｎ１の一端が直列共振コンデンサＣ１を介して、スイッチング素子Ｑ１，Ｑ２から成るハーフブリッジ回路のスイッチング出力点（スイッチング素子Ｑ１，Ｑ２の接続点）と接続される。これに対して、一次巻線Ｎ１の他端は、リレースイッチＳ１の端子ｔ１と接続される。このリレースイッチは、端子ｔ１に対して端子ｔ２又は端子ｔ３が択一的に選択されるようにして、リレーＲＬ３によって切り換えが行われる。
このリレースイッチＳ１の端子ｔ２は一次側アースと接続される。端子Ｔ３は、スイッチング素子Ｑ３，Ｑ４から成るハーフブリッジ回路のスイッチング出力点（スイッチング素子Ｑ３，Ｑ４の接続点）と接続される。
【０１１３】
リレーＲＬ３は、図示するようにして、三次巻線Ｎ３、ダイオードＤ４、及びコンデンサＣ４から成る半波整流回路により得られる低圧直流電圧のラインと、トランジスタＱ１０のコレクタとの間に挿入される。なお、リレーＲＬ３に対しては保護用のダイオードＤＬが図示する方向により並列に接続される。
トランジスタＱ１０のエミッタは、一次側アースに接続される。ベースは、トランジスタＱ５と同様にして、ツェナーダイオードＺＤ１のアノードと接続される。
【０１１４】
ここで、ＡＣ１００Ｖ系に対応して１５０Ｖ以下の交流入力電圧ＶＡＣが入力される状態においては、ツェナーダイオードＺＤ１は非導通である。これにより、トランジスタＱ５はオフ状態となるから、スイッチング素子Ｑ３は、スイッチング動作を行うことになる。
また、この場合においては、ツェナーダイオードＺＤ１は非導通であることで、トランジスタＱ１０もオフ状態となるので、リレーＲＬ３も非導通の状態となる。リレーＲＬ３が非導通である場合、リレースイッチＳ１は、端子ｔ１に対して端子ｔ３が接続されるように制御される。
このときの回路の形成状態、及びスイッチング動作は、ＡＣ１００Ｖ系のときの図１に示した回路と同じとなる。つまり、図６（ａ）〜（ｅ）の波形図によって示されるスイッチング動作である、フルブリッジ動作が得られることになる。
【０１１５】
これに対して、ＡＣ２００Ｖ系に対応して１５０Ｖ以上の交流入力電圧ＶＡＣが入力されたときには次のようになる。
この場合、ツェナーダイオードＺＤ１は導通する状態となる。これにより、トランジスタＱ５はオン状態となってスイッチング素子Ｑ３は、スイッチング動作を行わないことになる。
また、ツェナーダイオードＺＤ１が導通することで、トランジスタＱ１０もオン状態となってリレーＲＬ３も導通することになるが、これによって、リレースイッチＳ１は、端子ｔ１が端子ｔ２に接続されるようにして切り換えられる。これによっては、直列共振回路（Ｃ１／／Ｎ１）の一端が、スイッチング素子Ｑ１，Ｑ２から成るハーフブリッジ回路のスイッチング出力点に対して接続され、他端は、一次側アースに接地された状態が得られることになる。このようにして、リレースイッチＳ１の切り換えが行われることによって、スイッチング素子Ｑ４のドレインは、直列共振回路（Ｃ１／／Ｎ１）に対しては接続されない状態となる。そして、スイッチング素子Ｑ４は、そのハイサイドに接続されたスイッチング素子Ｑ３が上記のようにしてスイッチング動作を停止することに伴って、自身のスイッチング動作も停止されることになる。
【０１１６】
このようにして形成される回路は、２本のスイッチング素子を備えたハーフブリッジ結合方式による電流共振形コンバータと等価となる。
つまり、このときの図２に示す回路の動作としては、図６（ｆ）（ｇ）に示すタイミングでスイッチング素子Ｑ１がオン／オフすると共に、図６（ｈ）（ｉ）に示すようにして、スイッチング素子Ｑ２が、スイッチング素子Ｑ１に対して交互となるタイミングでオン／オフするスイッチング動作が得られる。
このとき、スイッチング素子Ｑ３，Ｑ４は、図６（ｋ）のスイッチング出力電流ＩＱ３，ＩＱ４として示すようにして定常的に０レベルとなっている。つまり、上記したように、スイッチング素子Ｑ３，Ｑ４はオフ状態を維持している。
このようにして、この第２の実施の形態では、ＡＣ２００系のときには、スイッチング動作として、スイッチング素子Ｑ１〜Ｑ４のうち、一方のハーフブリッジ回路を形成するスイッチング素子Ｑ１，Ｑ２によるハーフブリッジ動作が得られることになる。
【０１１７】
そして、このような第２の実施の形態としての構成を採ることによっても、先の第１の実施の形態と同様にして、整流回路系としては、整流動作の切り換えが不要となって、通常の全波整流回路でよいこととなる。また、瞬間停電などにより検出電圧が低下したときに直流入力電圧が上昇して、平滑コンデンサやスイッチング素子が耐圧オーバーとなることはない。また、スタンバイ電源を備えない電子機器にも搭載可能な電源回路となる。
なお、図２に示す電源回路では、一次巻線Ｎ１の端部の接続を切り換えるために電磁リレー回路（リレーＲＬ３、リレースイッチＳ１）が追加されるが、例えば図８及び図９に示したように、先行技術としての電源回路を実際の電子機器に搭載するには、２つの電磁リレーが必要となる。これに対して、第２の実施の形態では、１つでよいことから、例えば先行技術と比較すれば、低コスト化及び基板の小型軽量化の効果は充分に得られているものである。
【０１１８】
また、この図２に示す電源回路についての、負荷電力Ｐｏ＝３００Ｗの条件におけるＡＣ−ＤＣ電力変換効率（ηＡＣ−ＤＣ）は、交流入力電圧ＶＡＣ＝１００Ｖ（ＡＣ１００Ｖ系）を入力して、フルブリッジ動作とさせた場合には、ηＡＣ−ＤＣ＝９２．０％となった。また、交流入力電圧ＶＡＣ＝２３０Ｖ（ＡＣ２００Ｖ）を入力してハーフブリッジ動作とさせた場合には、ηＡＣ−ＤＣ＝９５．３％となった。この実験結果を得るにあたって、例えば絶縁コンバータトランスＰＩＴ、一次側直列共振コンデンサＣ１、部分電圧共振コンデンサＣｐ１，Ｃｐ２については、図１に示した電源回路と同様の選定を行った。
【０１１９】
なお、本発明としては上記した実施の形態としての構成に限定される必要はない。
先ず、第１の実施の形態においては、スイッチング素子Ｑ３，Ｑ４から成るハーフブリッジ回路におけるハイサイドのスイッチング素子Ｑ３のスイッチング動作を停止させることでハーフブリッジ動作を得るようにしている。しかしながら、これに代えて、スイッチング素子Ｑ１，Ｑ２から成るハーフブリッジ回路におけるハイサイドのスイッチング素子Ｑ１のスイッチング動作を停止させるようにしても、同様にして残る３石のスイッチング素子によるハーフブリッジ動作が得られるものである。
また、第２の実施の形態においても、スイッチング素子Ｑ３，Ｑ４から成るハーフブリッジ回路に代えて、スイッチング素子Ｑ１，Ｑ２から成るハーフブリッジ回路のスイッチング動作を停止させて、スイッチング動作をハーフブリッジ動作とするようにしてもよいものである。
つまり、本発明としての第１と第２のハーフブリッジ回路の関係は、相対的なものである。例えばスイッチング素子Ｑ１，Ｑ２の組を第１のハーフブリッジ回路であるとすれば、スイッチング素子Ｑ３，Ｑ４の組が第２のハーフブリッジ回路となる。逆に、スイッチング素子Ｑ３，Ｑ４の組を第１のハーフブリッジ回路であるとすれば、スイッチング素子Ｑ１，Ｑ２の組が第２のハーフブリッジ回路となる。
【０１２０】
また、例えばスイッチング素子としては、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）など、他励式に使用可能な素子であれば、また、先に説明した各部品素子の定数なども、実際の条件等に応じて変更されて構わない。また、例えば絶縁コンバータトランスＰＩＴの二次側において二次側直流出力電圧を生成するための回路構成としても、適宜変更されて構わない。
【０１２１】
【発明の効果】
以上説明したようにして本発明は、直流入力電圧を入力してスイッチングを行う一次側スイッチングコンバータとして、フルブリッジ結合方式による電流共振形コンバータに対して、部分共振電圧回路を組み合わせた構成を採っている。
そして、スイッチング素子をスイッチング駆動するのにあたり、１つのドライブ信号生成回路により、互いに１８０°の位相差を有するとされるハイサイド用の第１のドライブ信号と、ローサイド用の第２のドライブ信号とを生成するようにされる。
そして、第１のドライブ信号を利用して、一方の同じオン／オフタイミングの組となるべき、第１のハーフブリッジ回路のハイサイドのスイッチング素子と、第２のハーフブリッジ回路のローサイドのスイッチング素子とをスイッチング駆動するようにしている。また、第２のドライブ信号を利用して、他方の同じオン／オフタイミングの組となるべき、第１のハーフブリッジ回路のローサイドのスイッチング素子と、第２のハーフブリッジ回路のハイサイドのスイッチング素子とをスイッチング駆動するようにしている。
そのうえで、商用交流電源のレベルに応じて、フルブリッジ動作とハーフブリッジ動作とで切り換えが行われるように構成している。これに応じて、商用交流電源を整流平滑化して直流入力電圧（整流平滑電圧）を生成する整流回路としては、商用交流電源の等倍レベルの直流入力電圧を生成する全波整流回路として形成している。
【０１２２】
このような構成であれば、ワイドレンジ対応の電源回路としては、これまでのようにして、直流入力電圧（整流平滑電圧）を生成する整流回路について、商用交流電源レベルに応じて倍電圧整流動作と全波整流動作とで切り換えを行う構成を採る必要はないということになる。
これによって、直流入力電圧生成のための整流回路を形成する平滑コンデンサは、例えば２本から１本に削減される。また、整流動作を切り換えるための電磁リレーも省略される。これによって、これまでよりも大幅なコストダウンと、回路基板の小型／軽量化が図られる。
【０１２３】
また、本発明の構成であれば、瞬間停電などによって商用交流電源レベルが、ＡＣ２００Ｖ系からＡＣ１００Ｖ系に対応するレベルに低下したとしても、スイッチング動作がハーフブリッジ動作からフルブリッジ動作に切り換わるだけであり、整流動作が切り換わることはないから、平滑コンデンサやスイッチング素子の破壊は生じない。つまり、これまでの電源回路のように、上記瞬間停電などによる整流回路の切り換えについての誤動作が生じないようにするための複雑な検出回路系を備える必要もないから、この点でも、コストダウン及び回路基板の小型／軽量化が促進される。
【０１２４】
また、上記したように、整流回路の切り換えについての誤動作対策を考慮した検出回路系が不要となることによっては、スタンバイ電源の入力電圧を検出する必要も無くなる。従って、本発明は、スタンバイ電源を備えない電子機器にも搭載することが可能となるものであり、それだけ、ワイドレンジ対応の電源回路として、電子機器への使用範囲が拡大するという効果も得られることになる
【図面の簡単な説明】
【図１】本発明の第１の実施の形態としてのスイッチング電源回路の構成例を示す回路図である。
【図２】第２の実施の形態としてのスイッチング電源回路の構成例を示す回路図である。
【図３】実施の形態の電源回路に備えられるドライブトランスの構造例を示す断面図である。
【図４】実施の形態の電源回路に備えられるドライブトランスの構造例を示す断面図である。
【図５】実施の形態の電源回路におけるスイッチング素子のゲート−ソース間電圧を示す波形図である。
【図６】実施の形態の電源回路のスイッチング動作を、ＡＣ１００Ｖ系時とＡＣ２００Ｖ系時とで比較して示す波形図である。
【図７】先行技術としての電源回路の構成例を示す回路図である。
【図８】先行技術の電源回路としてテレビジョン受像機に搭載される場合の構成例を示す回路図である。
【図９】先行技術の電源回路としてテレビジョン受像機に搭載される場合の構成例を示す回路図である。
【符号の説明】
１ 制御回路、２ コントロールＩＣ、Ｄｉ ブリッジ整流回路、Ｃｉ 平滑コンデンサ、Ｑ１〜Ｑ４ スイッチング素子、ＣＤＴ−１，ＣＤＴ−２ ドライブトランス、ＰＩＴ 絶縁コンバータトランス、Ｃ１ 一次側直列共振コンデンサ、Ｃｐ１，Ｃｐ２ 部分共振コンデンサ、Ｎ１ 一次巻線（絶縁コンバータトランス）、Ｎ１１，Ｎ２１ 一次巻線（ドライブトランス）、Ｎ１２，Ｎ２２ 二次巻線（ドライブトランス）、Ｃ３Ａ，Ｃ３Ｂ コンデンサ、Ｒ３Ａ，Ｒ３Ｂ 抵抗、Ｒ１１，Ｒ２１，Ｒ３１，Ｒ４１ ゲート抵抗、Ｒ１２，Ｒ２２，Ｒ３２，Ｒ４２ ゲート−ソース間抵抗、Ｒ４，Ｒ５，Ｒ６ 分圧抵抗、ＺＤ１ ツェナーダイオード、Ｑ５，Ｑ１０ トランジスタ、ＲＬ３ リレー、Ｓ１ リレースイッチ
【発明の属する技術分野】
本発明は、各種電子機器に電源として備えられるスイッチング電源回路に関するものである。
【０００２】
【従来の技術】
スイッチング電源回路として、例えばフライバックコンバータやフォワードコンバータなどの形式のスイッチングコンバータを採用したものが広く知られている。これらのスイッチングコンバータはスイッチング動作波形が矩形波状であることから、スイッチングノイズの抑制には限界がある。また、その動作特性上、電力変換効率の向上にも限界があることが分かっている。
そこで、先に本出願人により、各種共振形コンバータによるスイッチング電源回路が各種提案されている。共振形コンバータは容易に高電力変換効率が得られると共に、スイッチング動作波形が正弦波状となることで低ノイズが実現される。また、比較的少数の部品点数により構成することができるというメリットも有している。
【０００３】
またスイッチング電源回路としては、例えば日本や米国等の交流入力電圧ＡＣ１００Ｖ系の地域と欧州等のＡＣ２００Ｖ系の地域に対応するように、例えば約ＡＣ８５Ｖ〜２８８Ｖの交流入力電圧範囲に対応するようにされた、いわゆるワイドレンジ対応の電源回路が知られている。また、一次側のスイッチングコンバータとしては、電流共振形が採用されている。
【０００４】
図７の回路図は、先に本出願人が提案した発明に基づいて構成することのできるワイドレンジ対応のスイッチング電源回路の一構成例を示している。
この図に示す電源回路においては、ワイドレンジ対応の構成として、スイッチングコンバータに対する直流入力電圧である整流平滑電圧Ｅｉについて、商用交流電源ＡＣ（交流入力電圧ＶＡＣ）がＡＣ１００Ｖ系とＡＣ２００Ｖ系の場合とで、レベルが切り換わるように構成されている。
【０００５】
この場合の整流回路系は、商用交流電源ＡＣ（交流入力電圧ＶＡＣ）に対して接続されるブリッジ整流回路Ｄｉと、直列接続された２本の平滑コンデンサＣｉ１−Ｃｉ２を図のようにして接続して成る。整流平滑電圧Ｅｉは、平滑コンデンサＣｉ１−Ｃｉ２の直列接続回路の両端電圧として得られる。
また、ブリッジ整流回路Ｄｉの負極出力端子と、平滑コンデンサＣｉ１−Ｃｉ２の接続点との間には、リレースイッチＳを挿入している。このリレースイッチＳは、整流回路切換モジュール５に接続されたリレーＲＬの駆動状態に応じて、オン／オフされる。
【０００６】
整流回路切換モジュール５は、リレーＲＬを駆動することで、上記整流回路系の動作をＡＣ１００Ｖ系とＡＣ２００Ｖ系とで切り換えるために設けられる。このために、入力端子Ｔ１には、分圧抵抗Ｒ５０，Ｒ５１，Ｒ５２，Ｒ５３により、ブリッジ整流回路Ｄｉの整流出力を分圧して得られる電圧レベルが入力されるようになっている。また、リレー駆動端子Ｔ２，Ｔ３間に対してリレーＲＬが接続される。なお、この場合のリレー駆動端子Ｔ２には、例えばここでは図示しない、スタンバイ電源部からの５Ｖの電圧が供給されるようになっている。リレーＲＬは、自身の導通状態に応じて、リレースイッチＳをオン／オフ制御する。なお、ここでは、リレーＲＬが導通状態ではリレースイッチＳがオン、リレーＲＬが非導通状態ではリレースイッチＳがオフとなるようにされている。
【０００７】
上記した構成による整流回路の切り換え動作は次のようになる。
整流回路切換モジュール５では、入力端子Ｔ１に入力される整流平滑電圧Ｅｉの分圧レベルと所定の基準電圧とを比較する。上記分圧レベルは、交流入力電圧ＶＡＣ＝１５０Ｖ以上であるときには上記基準電圧以上となり、交流入力電圧ＶＡＣが１５０Ｖ以下であるときには上記基準電圧以下となる。つまり、上記基準電圧は、交流入力電圧ＶＡＣ＝１５０Ｖに対応したレベルとなっている。
そして、整流回路切換モジュール５では、分圧レベルが基準電圧以下であるときには、リレーＲＬをオンとし、基準電圧以上であるときには、リレーＲＬをオフとする。
【０００８】
ここで、例えば商用交流電源がＡＣ２００Ｖ系であるのに対応して、交流入力電圧ＶＡＣ＝１５０Ｖ以上に対応するレベルの整流平滑電圧Ｅｉが発生したとする。
この場合には、分圧レベルが上記基準電圧以上となるので、整流回路切換モジュール５は、リレーＲＬをオフとする。これに応じて、リレースイッチＳもオフ（オープン）となる。
リレースイッチＳがオフの状態では、交流入力電圧ＶＡＣが正／負となる各期間において、交流入力電圧ＶＡＣをブリッジ整流回路Ｄｉにより整流して平滑コンデンサＣｉ１−Ｃｉ２の直列接続回路に整流電流を充電する動作が得られる。つまり、通常のブリッジ整流回路を備えた全波整流回路による整流動作が得られる。これにより、平滑コンデンサＣｉ１−Ｃｉ２の直列接続回路の両端電圧として、交流入力電圧ＶＡＣの等倍に対応する整流平滑電圧Ｅｉが得られる。
【０００９】
これに対して、商用交流電源がＡＣ１００Ｖ系であるのに対応して、交流入力電圧ＶＡＣ＝１５０Ｖ以下に対応するレベルの整流平滑電圧Ｅｉが発生したとする。
この場合には、分圧レベルが上記基準電圧以下となって、整流回路切換モジュール５はリレーＲＬをオンとするので、リレースイッチＳはオン（クローズ）となるように制御される。
リレースイッチＳがオンの状態では、交流入力電圧ＶＡＣが正の期間では、ブリッジ整流回路Ｄｉによる整流出力が、平滑コンデンサＣｉ１のみに充電される整流電流経路が形成される。一方、交流入力電圧ＶＡＣが負の期間では、ブリッジ整流回路Ｄｉによる整流出力が、平滑コンデンサＣｉ２のみに充電される整流電流経路が形成される。
このようにして整流動作が行われる結果、平滑コンデンサＣｉ１，Ｃｉ２の各両端電圧として、交流入力電圧ＶＡＣの等倍に対応したレベルが生じることになる。従って、平滑コンデンサＣｉ１−Ｃｉ２の直列接続回路の両端電圧である整流平滑電圧Ｅｉとしては、交流入力電圧ＶＡＣの２倍に対応するレベルが得られる。つまり、いわゆる倍電圧整流回路が形成されるものである。
【００１０】
このようにして、図７に示す回路では、商用交流電源ＡＣ１００Ｖ系の場合には、倍電圧整流動作により、交流入力電圧ＶＡＣの２倍に対応する整流平滑電圧Ｅｉを生成し、商用交流電源ＡＣ２００Ｖ系の場合には、通常の全波整流動作により、交流入力電圧ＶＡＣの等倍に対応する整流平滑電圧Ｅｉを生成する。つまり、商用交流電源ＡＣ１００Ｖ系の場合と、ＡＣ２００Ｖ系の場合とで、結果的に同等レベルの整流平滑電圧Ｅｉが得られるようにしており、これによって、ワイドレンジ対応としているものである。そして、この整流平滑電圧Ｅｉは、後段の電流共振形コンバータに対して、直流入力電圧として入力される。
【００１１】
上記直流入力電圧を入力してスイッチングする電流共振形コンバータとしては、図示するようにして、ＭＯＳ−ＦＥＴによる２本のスイッチング素子Ｑ１（ハイサイド），Ｑ２（ローサイド）をハーフブリッジ結合により接続している。スイッチング素子Ｑ１，Ｑ２の各ドレイン−ソース間に対しては、図示する方向により、それぞれダンパーダイオードＤＤ１，ＤＤ２を並列に接続している。
【００１２】
また、スイッチング素子Ｑ２のドレイン−ソース間に対しては、部分共振コンデンサＣｐが並列に接続される。この部分共振コンデンサＣｐのキャパシタンスと一次巻線Ｎ１のリーケージインダクタンスＬ１によっては並列共振回路（部分電圧共振回路）を形成する。そして、スイッチング素子Ｑ１，Ｑ２のターンオフ時にのみ電圧共振する、部分電圧共振動作が得られるようになっている。
【００１３】
この電源回路においては、スイッチング素子Ｑ１，Ｑ２をスイッチング駆動するために、例えば汎用のＩＣによる発振・ドライブ・保護回路６が設けられる。この発振・ドライブ・保護回路６は、発振回路、駆動回路、及び保護回路を有している。そして、発振回路及び駆動回路によって、所要の周波数によるドライブ信号（ゲート電圧）をスイッチング素子Ｑ１，Ｑ２の各ゲートに対して印加する。これにより、スイッチング素子Ｑ１，Ｑ２は、所要のスイッチング周波数により交互にオン／オフするようにしてスイッチング動作を行う。
また、発振・ドライブ・保護回路６の保護回路は、例えば当該電源回路における過電流、過電圧の状態を検出して、回路が保護されるようにしてスイッチング素子Ｑ１，Ｑ２のスイッチング動作を制御する。
【００１４】
また、この発振・ドライブ・保護回路６は、絶縁コンバータトランスＰＩＴの一次巻線Ｎ１に対してタップ出力を設けることで形成した三次巻線Ｎ３に対して、整流ダイオードＤ３及びコンデンサＣ３から成る整流回路によって得られた低圧の直流電圧を入力して動作電源としている。また、起動時においては、起動抵抗Ｒｓを介して整流平滑電圧Ｅｉを入力することで起動するようになっている。
【００１５】
絶縁コンバータトランスＰＩＴはスイッチング素子Ｑ１ 、Ｑ２のスイッチング出力を二次側に伝送する。この絶縁トランスＰＩＴの一次巻線Ｎ１の巻始め端部は、一次側並列共振コンデンサＣ１の直列接続を介して、スイッチング素子Ｑ１のソースとスイッチング素子Ｑ２のドレインとの接続点（スイッチング出力点）に接続されることで、スイッチング出力が伝達されるようになっている。
また、一次巻線Ｎ１の巻終わり端部は、一次側アースに接続される。
ここで、上記直列共振コンデンサＣ１のキャパシタンスと、一次巻線Ｎ１を含む絶縁コンバータトランスＰＩＴのリーケージインダクタンスＬ１によっては、一次側スイッチングコンバータの動作を電流共振形とするための一次側直列共振回路を形成する。
【００１６】
上記説明によると、この図に示す一次側スイッチングコンバータとしては、一次側直列共振回路（Ｌ１−Ｃ１）による電流共振形としての動作と、前述した部分電圧共振回路（Ｃｐ／／Ｌ１）とによる部分電圧共振動作とが得られることになる。
つまり、この図に示す電源回路は、一次側スイッチングコンバータを共振形とするための共振回路に対して、他の共振回路とが組み合わされた形式を採っていることになる。本明細書では、このようなスイッチングコンバータについて、複合共振形コンバータということにする。
【００１７】
ここでの図示による説明は省略するが、絶縁コンバータトランスＰＩＴの構造としては、例えばフェライト材によるＥ型コアを組み合わせたＥＥ型コアを備える。そして、一次側と二次側とで巻装部位を分割したうえで、一次巻線Ｎ１（三次巻線Ｎ３）の組と、次に説明する二次巻線Ｎ２，Ｎ２Ａを、ＥＥ型コアの中央磁脚に対して巻装している。
そして、ＥＥ型コアの中央磁脚に対しては１．０ｍｍ〜１．５ｍｍのギャップを形成するようにしている。これによって、０．７〜０．８程度の結合係数による疎結合の状態を得るようにしている。
【００１８】
絶縁コンバータトランスＰＩＴの二次側には、二次巻線Ｎ２と、この二次巻線Ｎ２よりも少ない巻き数による二次巻線Ｎ２Ａが巻装されている。これらの二次側巻線には、一次巻線Ｎ１に伝達されたスイッチング出力に応じた交番電圧が励起される。
【００１９】
二次巻線Ｎ２に対しては、図示するようにしてセンタータップを設けて二次側アースに接続した上で、図示するようにして整流ダイオードＤＯ１，ＤＯ２、及び平滑コンデンサＣＯ１から成る両波整流回路を接続している。これにより、平滑コンデンサＣＯ１の両端電圧として二次側直流出力電圧ＥＯ１が得られる。この二次側直流出力電圧ＥＯ１は、図示しない負荷側に供給されるとともに、次に説明する制御回路１のための検出電圧としても分岐して入力される。
【００２０】
また、二次巻線Ｎ２Ａも、センタータップを二次側アースに接続した上で、整流ダイオードＤＯ３，ＤＯ４、及び平滑コンデンサＣＯ２から成る両波整流回路を接続している。これにより、平滑コンデンサＣＯ２の両端電圧として二次側直流出力電圧ＥＯ２が得られる。また、二次側直流出力電圧ＥＯ２は、制御回路１のための動作電源としても供給される。
【００２１】
制御回路１は、二次側直流出力電圧ＥＯ１のレベル変化に応じた検出出力を発振・ドライブ・保護回路６に供給する。発振・ドライブ・保護回路６では、入力された制御回路１の検出出力に応じてスイッチング周波数が可変されるようにして、スイッチング素子Ｑ１，Ｑ２を駆動する。このようにしてスイッチング素子Ｑ１，Ｑ２のスイッチング周波数が可変されることで、二次側直流出力電圧のレベルが安定化されることになる。
【００２２】
続いて、上記図７に示した基本構成を基として、テレビジョン受像機の電源を構成した場合の回路例を、図８及び図９に示す。なお、実際には、図８及び図９に示される各回路を組み合わせて１つの回路が形成される。そして、図８及び図９との各回路間の接続関係は、各図において、▲１▼〜▲７▼で示すラインを対応させることで示している。
【００２３】
先ず、図８においては、商用交流電源ＡＣのラインに対して、ノイズ除去のためのフィルタブロック１１が接続され、この後段に、ＡＣ整流部１２が設けられる。ＡＣ整流部１２は、例えば主として、リレースイッチＳ１１，Ｓ１２、ブリッジ整流回路Ｄｉ、平滑コンデンサＣｉ１−Ｃｉ２の直列接続回路などを備え、これらの部品素子を図示するようにして接続して形成される。
このＡＣ整流部１２には、これら２つのリレースイッチＳ１１，Ｓ１２が連係して動作することで、図７に示したリレースイッチＳとしての機能が得られる。リレースイッチＳ１１，Ｓ１２は、それぞれリレーＲＬ１，ＲＬ２により、端子ｔ３に対して端子ｔ１，ｔ２の何れかが選択されるようにして択一的に切り換えが行われる。そして、リレースイッチＳ１１は全波整流動作に対応し、リレースイッチＳ１２が倍電圧整流動作に対応する。
【００２４】
つまり、商用交流電源ＡＣがＡＣ２００Ｖ系であるのに応じて、リレースイッチＳ１１が端子ｔ２、リレースイッチＳ１２が端子ｔ１に切り換わるに制御されると、通常の全波整流回路系が形成される。逆に、ＡＣ１００Ｖ系の商用交流電源ＡＣに応じて、リレースイッチＳ１１が端子ｔ１、リレースイッチＳ１２が端子ｔ２に切り換わっている状態では、倍電圧整流動作が得られる。
また、リレースイッチＳ１１、リレースイッチＳ１２を、共に端子ｔ１に切り換えるように制御した状態では、ＡＣ整流部１２に対して商用交流電源ＡＣを供給しないことになるから、メインコンバータ１３は動作しない。つまり、メイン電源をオフとする。
なお、リレースイッチＳ１１，Ｓ１２を切り換えるためのリレーＲＬ１，ＲＬ２の駆動制御動作については後述する。
【００２５】
そして、上記全波整流動作又は倍電圧整流動作に応じて、平滑コンデンサＣｉ１−Ｃｉ２の直列接続回路には整流平滑電圧Ｅｉが得られ、後段のメインコンバータ１３に対して直流入力電圧として入力される。このメインコンバータ１３が、図７に示したスイッチング素子Ｑ１，Ｑ２を備えて成るハーフブリッジ結合方式による電流共振形コンバータを備えた電源回路に相当することになる。
【００２６】
なお、平滑コンデンサＣｉ１，Ｃｉ２の各両端に対して並列に接続されるダイオードＤ５０，Ｄ５０は、整流ダイオードの二次不良対策のために備えられるもので、平滑コンデンサＣｉ１，Ｃｉ２に逆電圧が印加されるのを防ぐ。
また、同じく平滑コンデンサＣｉ１，Ｃｉ２の各両端に対して並列に接続される抵抗Ｒｉ，Ｒｉはバランス抵抗である。また、平滑コンデンサＣｉ１−Ｃｉ２の直列接続回路の両端に対して並列に接続されるバリスタＢＬは、倍電圧整流回路側のリレー回路の溶着や、Ｖｃｃ浮きなどの対策のために挿入されているものである。
【００２７】
また、スタンバイコンバータ１４は、商用交流電源ＡＣを、整流ダイオードＤｉ２−Ｄｉ２及び平滑コンデンサＣｉ３から成る半波整流回路により整流を行って得られた整流平滑電圧Ｅｉ３を入力して定常的に動作する。このスタンバイコンバータ１４により得られる直流電源電圧は、例えばスタンバイ時におけるマイクロコンピュータのための動作電源として供給される。
【００２８】
また、デガウス部１５は、デガウスコイルＤＧＣ、正極性サーミスタＰＳ１，ＰＳ２、及びリレースイッチＳ１３を図示するようにして接続して形成される。このデガウス部１５は、周知のようにして、デガウスコイルＤＧＣに電流を流すことで、表示デバイスである陰極線管の消磁を行うための回路部である。このデガウス部２５は、例えばテレビジョン受像機が備えるマイクロコンピュータが、リレーを駆動して、リレースイッチＳ１３のオン／オフ制御を行うことで、その動作のオン／オフも制御される。
【００２９】
図９に示す回路部は、パワーオン部１６、リレードライブ部１７、基準電圧部１８、スタンバイ検出部１９、メイン検出部２０から成る。
パワーオン部１６は、例えばマイクロコンピュータからのオン／オフコントロール信号Ｐ−ＯＮに応じて、メイン電源部（メインコンバータ１３）についてのオン／オフコントロールをするための回路部位とされる。
【００３０】
リレードライブ部１７は、リレーＲＬ１，ＲＬ２を駆動して、リレースイッチＳ１１，Ｓ１２の切り換えを制御するための回路部である。このリレードライブ部１７は、後述するスタンバイ検出部１６及びメイン検出部１７による検出出力に応じて、リレーＲＬ１，ＲＬ２を駆動するように動作する。
【００３１】
基準電圧部１８は、スタンバイコンバータ１４（ＳＴＢＹ）の一次側から供給される電源電圧Ｖｃｃを入力して、この場合には、例えば５Ｖにより安定化された所定レベルの基準電圧Ｖｒｅｆを出力する。
【００３２】
スタンバイ検出部１９は、スタンバイコンバータ１４側の整流ダイオードＤｉ２の整流出力電圧を入力して、この整流出力電圧レベルに基づいて、商用交流電源ＡＣがＡＣ１００系とＡＣ２００Ｖ系の何れであるのかを検出する。
このために、スタンバイ検出部１９には検出電圧入力ラインＬｎ１，Ｌｎ２が設けられる。
検出電圧入力ラインＬｎ１は、破線で示す分圧抵抗部Ａにより、スタンバイコンバータ１４側の整流ダイオードＤｉ２のカソードとＧＮＤ間の電位を分圧して得た分圧電位を検出電圧として、コンパレータＩＣ２１に内蔵されるコンパレータＣｍｐ１の反転入力（４番端子）に供給している。コンパレータＣｍｐ１の非反転入力（５番端子）には、抵抗を介して所定レベルとされた基準電圧Ｖｒｅｆが入力される。なお、この検出電圧入力ラインＬｎ１の分圧点に対しては、破線により回路部Ｃとして示すように、ダイオードと抵抗を並列接続した回路が挿入される。この回路部Ｃは、例えば商用交流電源ＡＣ２００Ｖ系の条件でのランダムオン／オフ試験に際して、オン→オフ→オンのタイミングによってオフからオンに遷移するときに、一時的に倍電圧整流動作により起動してしまうことを防止する目的で挿入される。
【００３３】
検出電圧入力ラインＬｎ２も、破線で示す分圧抵抗部Ｂにより、整流ダイオードＤｉ２のカソードとＧＮＤ間の電位を分圧している。この分圧抵抗は、分圧抵抗部Ａと同じ抵抗値が選定される。そして分圧して得た分圧電位を検出電圧として、コンパレータＩＣ２１のコンパレータＣｍｐ２の反転入力（６番端子）に供給する。コンパレータＣｍｐ１の非反転入力（７番端子）には、抵抗を介して基準電圧Ｖｒｅｆが入力される。
また、破線により示す回路部Ｄを成すコンデンサの各々は、ＧＮＤとコンパレータＣｍｐ１，Ｃｍｐ２の各入力との間に挿入されるものであるが、これらのコンデンサは。メインコンバータ１３のスイッチングノイズを除去するために挿入されている。
このようにして、スタンバイ検出部１９において、実際には［検出ラインＬｎ１，コンパレータＣｍｐ１］［検出ラインＬｎ２，コンパレータＣｍｐ２］による２系統の検出回路系が備えられる。
【００３４】
ここで、上記したコンパレータの動作について、コンパレータＣｍｐ２を例に説明しておく。
コンパレータＣｍｐ２は、非反転入力（７番端子）に入力される、例えば５Ｖの基準電圧Ｖｒｅｆと、検出ラインＬｎ２から反転入力（６番端子）に入力される検出電圧のレベルを比較する。そして、検出電圧が基準電圧Ｖｒｅｆ以下の場合には、出力（１番端子）はオープンとなり、基準電圧Ｖｒｅｆ以上の場合には所定のＬｏｗレベルにより吸い込みを行うことになる。また、コンパレータＣｍｐ２がＬｏｗレベルを出力したときには、１番端子と７番端子の間に挿入されたダイオードが導通して、非反転入力（７番端子）に入力されるべき基準電圧Ｖｒｅｆが抵抗により分圧されて、５Ｖよりも低下する。これにより、コンパレータＣｍｐ２の動作はヒステリシス特性を有するようにされている。他方のコンパレータＣｍｐ１も、その動作は同様のものとなる。
【００３５】
そして、上記検出ラインＬｎ１，Ｌｎ２の分圧点から得られる検出電圧と基準電圧Ｖｒｅｆとの関係としては、交流入力電圧ＶＡＣ＝１５０Ｖ以下（ＡＣ１００Ｖ系とされる）の場合に、検出電圧が基準電圧Ｖｒｅｆ以下となり、交流入力電圧ＶＡＣ＝１５０Ｖ以上（ＡＣ２００Ｖ系）の場合に、検出電圧が基準電圧Ｖｒｅｆ以上となるようにされている。
【００３６】
メイン検出部２０は、メインコンバータ１３に対応して設けられるＡＣ整流部１２の整流出力電圧レベルに基づいて、商用交流電源ＡＣがＡＣ１００系とＡＣ２００Ｖ系の何れであるのかを検出する。
そして、メイン検出部２０においても、２系統の検出ラインＬｎ３，Ｌｎ４が設けられる。検出ラインＬｎ３，Ｌ４は、図示するようにして、ブリッジ整流回路Ｄｉの正極出力端子とＧＮＤ間に対して並列に分圧抵抗を接続して形成される。
検出ラインＬｎ３の分圧点は、コンパレータＣｍｐ３の反転入力（１０番端子）に接続される。コンパレータＣｍｐ３の非反転入力（１１番端子）は基準電圧Ｖｒｅｆが入力される。
一方の検出ラインＬｎ４の分圧点は、コンパレータＣｍｐ４の反転入力（８番端子）に接続される。コンパレータＣｍｐ３の非反転入力（９番端子）は基準電圧Ｖｒｅｆが入力される。
ここでのコンパレータＣｍｐ３，Ｃｍｐ４の動作は、上記したコンパレータＣｍｐ１と同様となる。
【００３７】
このようにして、メイン検出部２０においても、［検出ラインＬｎ３，コンパレータＣｍｐ３］［検出ラインＬｎ４，コンパレータＣｍｐ４］による２系統の検出回路系を有している。
但し、メイン検出部２０において、倍電圧／全波整流回路の切り換えに用いられるのは、［検出ラインＬｎ３，コンパレータＣｍｐ３］による検出回路系のみであり、他方の［検出ラインＬｎ４，コンパレータＣｍｐ４］による検出回路系は、プロテクト動作に用いられる。このため、検出ラインＬｎ３，Ｌｎ４における分圧抵抗値は、それぞれの役割に応じて異なる値が選定されている。
【００３８】
従って、図８及び図９に示す回路では、スタンバイ検出部１９内の検出回路系［検出ラインＬｎ１，コンパレータＣｍｐ１］［検出ラインＬｎ２，コンパレータＣｍｐ２］と、メイン検出部２０内の検出回路系［検出ラインＬｎ３，コンパレータＣｍｐ３］の３つの検出回路系が、倍電圧／全波整流回路の切り換えに対応して備えられていることになる。
そして、これに応じて、上記３つの各検出回路系のコンパレータＣｍｐ１，Ｃｍｐ２，Ｃｍｐ３の各出力（１番端子、２番端子、１３番端子）は、共に、リレードライブ回路１７の動作をコントロールするコントロールラインＣｎｔに対して接続されている。
【００３９】
上記のようにして、コントロールラインＣｎｔに対しては、各コンパレータＣｍｐ１，Ｃｍｐ２，Ｃｍｐ３の出力が接続されている。これにより、コントロールラインＣｎｔには、コンパレータＣｍｐ１，Ｃｍｐ２，Ｃｍｐ３が全てオープンとなっている状態では、このオープン出力に対応した所定レベルの正極性の電位が得られる。一方、コンパレータＣｍｐ１，Ｃｍｐ２，Ｃｍｐ３のうち、何れか１つでもＬｏｗに引き込むと、このＬｏｗレベルに対応した負極性の電位が生じる。
【００４０】
また、リレードライブ回路１７においては、上記したコントロールラインＣｎｔの電位変化に応じて、図８に示すリレーＲＬ１、ＲＬ２の導通／非導通を制御するように駆動する。なお、このリレードライブ回路１７において、ダイオードに対してツェナーダイオードが直列に接続されているのは、リレーをオフすべきときにおいて、より速い反応によりオフに切り換わる動作が得られるようにするためである。
【００４１】
上記したコントロールラインＣｎｔに、正極性の電位が得られているときには、リレードライブ回路１７内のトランジスタＱがオフ状態にあるので、リレーＲＬ１は非導通であるのに対して、リレーＲＬ２は導通状態となる。このため、リレースイッチＳ１１は端子ｔ１、リレースイッチＳ１２は、端子ｔ２に接続されるようにコントロールされる。これによって、ＡＣ整流部１２は、倍電圧整流回路が形成される。
コントロールラインＣｎｔに正極性の電位が得られているときとは、商用交流電源ＡＣ１００Ｖ系（交流入力電圧ＶＡＣ＝１５０Ｖ以下）の状態が検出されている場合であり、適正に倍電圧整流動作が得られていることになる。
【００４２】
これに対して、商用交流電源ＡＣ２００Ｖ系（交流入力電圧ＶＡＣ＝１５０Ｖ以上）であることを検出して、コントロールラインＣｎｔに負極性の電位が得られているときには、リレードライブ回路１７内のトランジスタＱがオンとなる。これにより、上記とは逆に、リレーＲＬ１が導通し、リレーＲＬ２は非導通の状態に切り換わる。この結果、リレースイッチＳ１１は端子ｔ２、リレースイッチＳ１２は、端子ｔ１に接続されるように切り換わることとなって、ＡＣ整流部１２としては全波整流回路が形成されることになる。
このようにして、実際にテレビジョン受像機に適用されるワイドレンジ対応の電源回路としても、ＡＣ１００Ｖ系に対応しては倍電圧整流動作となり、ＡＣ２００Ｖ系では全波整流動作となるように切り換えが行われる。
【００４３】
ところで、上記のようにして、スタンバイ検出部１９内の検出回路系［検出ラインＬｎ１，コンパレータＣｍｐ１］［検出ラインＬｎ２，コンパレータＣｍｐ２］と、メイン検出部２０内の検出回路系［検出ラインＬｎ３，コンパレータＣｍｐ３］の３系統の検出回路系により、ＡＣ整流部１２の整流動作の切り換え制御を行うようにしているのは、次のようなことによる。
先ず、スタンバイ検出部１９において、ランダムオン／オフ対策にも対応する検出回路系［検出ラインＬｎ１，コンパレータＣｍｐ１］は、次のような役割を有する。
上記したコントロールラインＣｎｔの電位の変化と、各コンパレータＣｍｐ１，Ｃｍｐ２，Ｃｍｐ３の出力との関係から分かるように、ＡＣ１００Ｖ系に対応して倍電圧整流動作に切り換わるためには、３つの検出回路系における全てのコンパレータＣｍｐ１，Ｃｍｐ２，Ｃｍｐ３の出力がオープンとなっていることが必要であり、いずれか１つでもＬｏｗ出力であると、コントロールラインＣｎｔの電位も負極性となって全波整流動作に切り換わる。
そして、検出回路系［検出ラインＬｎ１，コンパレータＣｍｐ１］は、交流入力電圧ＶＡＣのレベルが、ＡＣ２００Ｖ系からＡＣ１００Ｖ系に低下したときに対応して、ＡＣ整流部１２の整流動作を全波整流動作から倍電圧整流動作に切り換えるのにあたり、この動作の切り換え制御を実質的に支配して行っている。つまり、全波整流動作から倍電圧整流動作への切り換えは、この検出回路系［検出ラインＬｎ１，コンパレータＣｍｐ１］が主導する。
【００４４】
全波整流動作と倍電圧整流動作を切り換える回路構成を採る場合において、例えば商用交流電源がＡＣ２００Ｖ系のときに、瞬間停電などによって検出電圧が低下してＡＣ１００Ｖ系であると誤検出して倍電圧整流動作に切り換わると、直流入力電圧用の平滑コンデンサ（Ｃｉ１，Ｃｉ２）や半導体のスイッチング素子に耐圧以上の電圧が印加して破壊してしまうことが考えられる。
そこで、例えば図８及び図９に示す回路では、上記のようにして、３つの検出回路系における全てのコンパレータＣｍｐ１，Ｃｍｐ２，Ｃｍｐ３の出力がオープンとなったときのみ、ＡＣ１００Ｖ系に対応して倍電圧整流動作に切り換わるようにし、さらには、ランダムオン／オフ対策の検出回路系［検出ラインＬｎ１，コンパレータＣｍｐ１］が、倍電圧整流動作への切り換え制御の主導をとるようにされる。このようにすれば、例えば上記したように、ＡＣ２００Ｖ系時において倍電圧整流動作に切り換わる誤動作が生じることがない。
【００４５】
残る２つの検出回路系である、スタンバイ検出部１９内の検出回路系［検出ラインＬｎ２，コンパレータＣｍｐ２］と、メイン検出部２０内の検出回路系［検出ラインＬｎ３，コンパレータＣｍｐ３］は、逆に、交流入力電圧ＶＡＣのレベルが、ＡＣ１００Ｖ系からＡＣ２００Ｖ系に上昇したときに主導して動作する。
ここで、上記２つの検出回路系のうち、スタンバイ検出部１９内の検出回路系［検出ラインＬｎ２，コンパレータＣｍｐ２］は、メイン電源起動前のスタンバイ時において検出できるという点が利点となる。ただし、スタンバイコンバータ１４の整流回路は半波であるから、検出できる半波と検出できない半波とが存在する。このため、検出動作に遅れが生じる可能性はある。しかしながら、検出できる方の半波が早いタイミングで現れれば、３つの検出回路系のうち、最も早い検出動作が行える。
そして、メイン検出部２０内の検出回路系［検出ラインＬｎ３，コンパレータＣｍｐ３］は、上記のようにして、スタンバイ検出部１９内の検出回路系［検出ラインＬｎ２，コンパレータＣｍｐ２］による検出タイミングが検出できない半波の期間となって、検出動作が遅れた場合を補償するために必要となるものである。
つまり、検出回路系［検出ラインＬｎ３，コンパレータＣｍｐ３］は、メインコンバータ１３に対応するＡＣ整流部１２から整流出力を入力しているから、スタンバイ時に検出を行うことはできない。しかしながら、ＡＣ整流部１２からは、両波を検出できるから、スタンバイ検出部１９側では検出できない半波の期間においても、検出を行うことができるものである。
【００４６】
【発明が解決しようとする課題】
これまでの説明から理解されるように、上記図７に示した電源回路と、この図７の構成を基とした図８及び図９に示した回路においては、電磁リレーによって全波整流動作と倍電圧整流動作を切り換えるように構成している。そして、この構成のために、整流平滑電圧Ｅｉ（直流入力電圧）を得るための平滑コンデンサとしては、平滑コンデンサＣｉ１，Ｃｉ２の２本が必要とされる。
つまりは、整流動作の切り換えのために、少なくとも、平滑コンデンサを２本に増加し、所要数の電磁リレーを追加することになる。このため、それだけ部品点数が増加してコストアップとなると共に、電源回路基板のマウント面積も拡大して大型化してしまう。特に、これら平滑コンデンサや電磁リレーは、電源回路を形成する部品のうちでも大型であるから、基板サイズは相当に大きくなってしまう。
【００４７】
また、全波整流動作と倍電圧整流動作を切り換えるための実際の回路としては、誤動作が生じないようにするために、例えば図８及び図９により説明したようにして、メインコンバータ１３の直流入力電圧だけではなく、スタンバイコンバータ１４の直流入力電圧も検出する構成を採る必要がある。このためには、例えば、図９に示したように、通常はコンパレータＩＣ２１を実装することになるが、これにより、例えばＩＣの外付け部品や周辺回路の部品点数が増加して、上記したコストアップ、及び回路基板サイズの大型化がさらに助長されてしまうことになる。
また、このような場合において、例えば製造時における部品管理や作業効率を向上させるために、図７の整流回路切換モジュール５としても示すように、整流動作切り換えのための回路系をモジュールとして組んでユニット化することがある。しかしながら、このようにしてユニット化した場合には、ピン端子を追加するなど、さらに多くの部品が必要になるので、さらに高コスト化してしまう。
【００４８】
また、誤動作防止を目的としてスタンバイコンバータの直流入力電圧を検出するということは、整流動作切り換えのための回路を備えるワイドレンジ対応の電源回路としては、メイン電源の他にスタンバイ電源を備える電子機器でなければ、実際に使用することができないということになる。つまり、電源を実装可能な電子機器の種類が、スタンバイ電源を備えたものに限定されるわけであり、それだけ利用範囲が狭くなっているという問題も有している。
【００４９】
【課題を解決するための手段】
そこで本発明は上記した課題を考慮してスイッチング電源回路として次のように構成する。
つまり、入力された商用交流電源の等倍に対応するレベルの整流平滑電圧を生成する整流平滑電圧生成手段を備える。
また、整流平滑電圧を直流入力電圧として入力してスイッチング動作を行うものとされ、ハイサイドのスイッチング素子と、ローサイドのスイッチング素子とをハーフブリッジ結合して形成される第１のハーフブリッジ回路と、第２のハーフブリッジ回路を備え、これら第１のハーフブリッジ回路と第２のハーフブリッジ回路とを、直流入力電圧と一次側アース間に対して並列に接続することで形成される、フルブリッジ結合のスイッチング手段を備える。
また、スイッチング素子をスイッチング駆動するスイッチング駆動手段を備える。
また、少なくとも、スイッチング手段のスイッチング動作により得られるスイッチング出力が供給される一次巻線と、この一次巻線に得られたスイッチング出力としての交番電圧が励起される二次巻線とを巻装して形成される絶縁コンバータトランスと、少なくとも、絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、一次巻線に直列接続された一次側直列共振コンデンサのキャパシタンスとによって形成され、スイッチング手段の動作を電流共振形とする一次側直列共振回路を備える。
また、各ハーフブリッジ回路を形成する２つのスイッチング素子のうち、一方のスイッチング素子に対して並列接続された部分電圧共振コンデンサのキャパシタンスと、絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、各スイッチング素子がターンオン及びターンオフするタイミングに応じてのみ電圧共振動作が得られる一次側部分電圧共振回路を備える。
また、絶縁コンバータトランスの二次巻線に得られる交番電圧を入力して、整流動作を行うことで二次側直流出力電圧を生成するように構成された直流出力電圧生成手段と、二次側直流出力電圧のレベルに応じて上記スイッチング駆動手段を制御して、スイッチング手段のスイッチング周波数を可変することで、二次側直流出力電圧に対する定電圧制御を行うように構成された定電圧制御手段を備える。
さらに、商用交流電源のレベルに応じて、スイッチング手段のスイッチング動作を、フルブリッジ結合されたスイッチング素子によりオン／オフ動作を行うフルブリッジ動作と、ハーフブリッジ結合されたスイッチング素子によりオン／オフ動作を行うハーフブリッジ動作とに切り換える切換制御手段を備える。
そして、スイッチング駆動手段は、各スイッチング素子をスイッチング駆動するためのドライブ信号として、互いに１８０°の位相差を有するとされる波形による、所要の周波数に応じた第１のドライブ信号と第２のドライブ信号を生成して出力するドライブ信号生成回路と、第１のドライブ信号に基づいて、上記第１のハーフブリッジ回路のハイサイドのスイッチング素子と第２のハーフブリッジ回路のローサイドのスイッチング素子が同じオン／オフタイミングとなるようにスイッチング駆動する第１の駆動回路と、第２のドライブ信号に基づいて、第１のハーフブリッジ回路のローサイドのスイッチング素子と第２のハーフブリッジ回路のハイサイドのスイッチング素子が同じオン／オフタイミングとなるようにスイッチング駆動する第２の駆動回路とを備える。
【００５０】
上記構成によると、本発明のスイッチング電源回路は、一次側スイッチングコンバータとして、フルブリッジ結合方式による電流共振形コンバータに対して、部分共振電圧回路を組み合わせた構成を採っていることになる。
そのうえで、スイッチング素子をスイッチング駆動するのにあたっては、１つのドライブ信号生成回路により、互いに１８０°の位相差を有するとされる第１のドライブ信号と第２のドライブ信号とを生成するようにされる。
そして、第１のドライブ信号に基づいては、一方の同じオン／オフタイミングの組となるべき、第１のハーフブリッジ回路のハイサイドのスイッチング素子と、第２のハーフブリッジ回路のローサイドのスイッチング素子とをスイッチング駆動するようにされる。
また、第２のドライブ信号に基づいては、他方の同じオン／オフタイミングの組となるべき、第１のハーフブリッジ回路のローサイドのスイッチング素子と、第２のハーフブリッジ回路のハイサイドのスイッチング素子とをスイッチング駆動するようにされる。
このような構成によれば、１つの第１のドライブ信号を基として、一方の同じオン／オフタイミングの組となるべき２本のスイッチング素子を駆動することが可能となっている。また、同じく、１つの第２のドライブ信号を基として、他方の同じオン／オフタイミングの組となるべき２本のスイッチング素子を駆動することが可能となっている。
そして、この構成に対して、本実施の形態では、商用交流電源を整流平滑化してスイッチングコンバータへの直流入力電圧（整流平滑電圧）を供給する整流平滑手段を、商用交流電源の等倍に対応する整流平滑電圧を生成する全波整流回路としたうえで、商用交流電源のレベルに応じて、スイッチング動作をフルブリッジ動作とハーフブリッジ動作とで切り換えるように構成される。
これにより、例えばワイドレンジ対応の電源回路を構成するのにあたっては、直流入力電圧（整流平滑電圧）を生成する整流回路系（整流平滑手段）として、異なる商用交流電源の公称レベルに応じて、倍電圧整流動作と全波整流動作とに切り換える必要はないこととなる。
【００５１】
【発明の実施の形態】
図１は、本発明の第１の実施の形態としてのスイッチング電源回路の構成を示す回路図である。この図１に示す電源回路は、一次側に対して、４石のスイッチング素子を備えたフルブリッジ結合方式の電流共振形コンバータが備えられる。そして、後述するようにして、商用交流電源がＡＣ１００Ｖ系とＡＣ２００Ｖ系の場合とで、スイッチング動作について、フルブリッジ結合方式とハーフブリッジ結合方式との間で切り換えが行われるようにすることで、ワイドレンジ対応としている。
また、スイッチング駆動方式としては他励式を採る。そして、この電流共振形コンバータのスイッチング素子がターンオン／ターンオフする時にのみ電圧共振する部分電圧共振回路が組み合わされている。
【００５２】
図１に示す回路において、商用交流電源ＡＣに対しては、ブリッジ整流回路Ｄｉ及び平滑コンデンサＣｉとから成る全波整流回路が備えられる。この場合、平滑コンデンサＣｉの両端には、交流入力電圧ＶＡＣの等倍に対応するレベルの整流平滑電圧Ｅｉが得られる。この整流平滑電圧Ｅｉは、直流入力電圧として後段の電流共振形コンバータに対して入力される。
このようにして、本実施の形態としての図１に示す電源回路では、例えば先に図７に示したようにして、整流動作を切り換えるための回路系は備えられていないことが分かる。
【００５３】
この図に示す電流共振形コンバータは、フルブリッジ結合方式とされることに対応して４石のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４を備える。また、この場合には他励式とされることに対応して、これらスイッチング素子Ｑ１〜Ｑ４には、電圧駆動タイプであるＭＯＳ−ＦＥＴを選定している。
【００５４】
スイッチング素子Ｑ１のドレインは、整流平滑電圧Ｅｉ（直流入力電圧）のラインと接続される。スイッチング素子Ｑ１のソースは、スイッチング素子Ｑ２のドレインと接続される。スイッチング素子Ｑ２のソースは一次側アースに対して接続される。
つまり、スイッチングＱ１，Ｑ２は、スイッチング素子Ｑ１がハイサイドで、スイッチング素子Ｑ２がローサイドとなるように、ハーフブリッジ結合されるようにして直列に接続され、これにより、１組のハーフブリッジ回路（第１のハーフブリッジ回路）を形成している。
【００５５】
同様にして、スイッチング素子Ｑ３のドレインは、整流平滑電圧Ｅｉ（直流入力電圧）のラインと接続され、ソースは、スイッチング素子Ｑ４のドレインと接続される。スイッチング素子Ｑ４のソースは一次側アースに対して接続される。つまり、スイッチングＱ３，Ｑ４については、スイッチング素子Ｑ３がハイサイドで、スイッチング素子Ｑ４がローサイドとなるようにしてハーフブリッジ結合して接続され、もう１組のハーフブリッジ回路（第２のハーフブリッジ回路）を形成する。
このような接続態様に依れば、スイッチング素子［Ｑ１，Ｑ２］の組と、スイッチング素子［Ｑ３，Ｑ４］の組とによる２組のハーフブリッジ回路が、直流入力電圧（Ｅｉ）のラインと一次側アース間に対して並列に挿入されていることになる。これにより、フルブリッジ結合方式としてのスイッチング回路系が形成されることになる。
【００５６】
また、スイッチング素子Ｑ１のドレイン−ソース間には、クランプダイオードＤＤ１が並列に接続される。クランプダイオードＤＤ１のアノード、カソードは、それぞれ、スイッチング素子Ｑ１のソース、ドレインに対して接続される。このクランプダイオードＤＤ１は、スイッチング素子Ｑ１と共に１組のスイッチング回路を形成し、スイッチング素子Ｑ１がターンオンするときの逆方向電流を流す経路を形成する。
同様の接続態様により、スイッチング素子Ｑ２，Ｑ３，Ｑ４に対しても、それぞれ、クランプダイオードＤＤ２，ＤＤ３，ＤＤ４が並列に接続される。
【００５７】
また、スイッチング素子Ｑ１のゲート−ソース間には、ゲート−ソース間抵抗Ｒ１２が接続される。同様に、スイッチング素子Ｑ２，Ｑ３，Ｑ４に対しても、ゲート−ソース間抵抗Ｒ２２，Ｒ３２，Ｒ４２が接続される。
【００５８】
また、各ハーフブリッジ回路におけるローサイドのスイッチング素子Ｑ２，Ｑ４のドレイン−ソース間に対しては、それぞれ並列に、部分共振コンデンサＣｐ１，Ｃｐ２が接続されている。
部分共振コンデンサＣｐ１，Ｃｐ２のキャパシタンスと、後述する絶縁コンバータトランスＰＩＴの一次巻線Ｎ１の漏洩インダクタンス成分Ｌ１によっては、それぞれ並列共振回路（部分電圧共振回路）を形成する。
そして、このようにして、部分電圧共振回路が形成されることによっては、スイッチング素子Ｑ１〜Ｑ４がターンオン／ターンオフする短期間にのみ電圧共振する部分電圧共振動作が得られる。
なお、これらスイッチング素子Ｑ１〜Ｑ４についてのスイッチング駆動回路系の構成については後述する。
【００５９】
絶縁コンバータトランスＰＩＴはスイッチング素子Ｑ１〜Ｑ４のスイッチング出力を二次側に伝送する。
絶縁コンバータトランスＰＩＴの構造としては、ここでの図示は省略するが、例えばＥＥ型コアに対して、一次巻線Ｎ１及び二次巻線Ｎ２を、一次側と二次側とに対応して形成された分割領域の各々に巻装して構成される。また、この場合の絶縁コンバータトランスＰＩＴにおいては、図示するように、一次側に三次巻線Ｎ３も巻装される。
【００６０】
絶縁コンバータトランスＰＩＴの一次巻線Ｎ１の一端は、直列共振コンデンサＣ１を介してスイッチング素子Ｑ１のソースとスイッチング素子Ｑ２のドレインの接続点（スイッチング出力点）に接続される。また一次巻線Ｎ１の他端は、スイッチング素子Ｑ３のソースとスイッチング素子Ｑ４のドレインの接続点（スイッチング出力点）に接続される。
【００６１】
そして、上記直列共振コンデンサＣ１のキャパシタンスと、一次巻線Ｎ１のインダクタンス成分Ｌ１を含む絶縁コンバータトランスＰＩＴの漏洩インダクタンス成分（Ｌ１）によっては一次側直列共振回路が形成される。
フルブリッジ結合方式では、後述するようにして、スイッチング素子［Ｑ１，Ｑ４］の組と、スイッチング素子［Ｑ２，Ｑ３］の組が交互にオン／オフするタイミングでスイッチング動作するが、上記のようにして一次巻線Ｎ１−直列共振コンデンサＣ１から成る一次側直列共振回路が、スイッチング出力点と接続されていることで、この一次側直列共振回路には、スイッチング素子Ｑ１〜Ｑ４のスイッチング出力が伝達されることになる。そして、このスイッチング出力に応じて一次側直列共振回路が共振動作を行うことで、電流共振形としての動作が得られる。そして、一次巻線Ｎ１には、この電流共振形としての動作に応じて、共振波形に近い一次巻線電流Ｉ１が得られることとなる。
【００６２】
このようにして、本実施の形態のスイッチングコンバータとしては、電流共振形としての動作と、前述した部分電圧共振動作とが複合的に得られていることになる。つまり、複合共振形コンバータとしての構成が採られている。
【００６３】
また、絶縁コンバータトランスＰＩＴの二次巻線Ｎ２には、上記一次巻線Ｎ１に伝達されるスイッチング出力に応じて励起された交番電圧が発生する。
この場合、二次巻線Ｎ２に対しては、センタータップが設けられている。このセンタータップは二次側アースに接続される。そのうえで、図示するようにして、二次巻線Ｎ２に対して、２本の整流ダイオードＤＯ１，ＤＯ２、及び平滑コンデンサＣｏを接続することで、両波整流回路が形成される。この両波整流回路が、二次巻線Ｎ２に励起された交番電圧を入力して整流動作を行うことによって、平滑コンデンサＣＯの両端電圧として、二次側直流出力電圧ＥＯが得られる。
二次側直流出力電圧ＥＯは、図示しない負荷に対して供給される。さらに、この二次側直流出力電圧ＥＯは、図示するように制御回路１のための検出電圧としても分岐して入力される。
【００６４】
絶縁コンバータトランスＰＩＴの一次側に巻装される三次巻線Ｎ３に対しては、図示するようにして、ダイオードＤ４及びコンデンサＣ４から成る半波整流回路が接続される。この半波整流回路によって得られた低圧の直流電圧は、後述するコントロールＩＣ２の電源入力端子Ｖｃｃに対して、動作電源として供給される。
【００６５】
制御回路１は、例えば二次側の直流出力電圧ＥＯのレベルに応じてそのレベルが可変される電流又は電圧を制御出力として得る。この制御出力は、コントロールＩＣ２の制御端子Ｖｃに対して出力される。
コントロールＩＣ２では、後述するようにして発振信号を生成するとともに、この発振信号を利用して、スイッチング素子を他励式により駆動するためのハイサイド用とローサイド用のドライブ信号を出力する。そして、このドライブ信号によって、スイッチング素子Ｑ１〜Ｑ４が所要のスイッチングタイミングによりスイッチング駆動されることになる。
そして、コントロールＩＣ２では、制御端子Ｖｃに入力された制御出力レベルに応じて、内部で生成する発振信号の周波数を可変するように動作する。これによって、ドライブ信号の周波数が制御出力レベルに応じて可変されることになる。つまり、コントロールＩＣ２では、制御端子Ｖｃに入力された制御出力レベルに応じて、スイッチング素子Ｑ１〜Ｑ４のスイッチング周波数を可変制御するように動作する。
スイッチング周波数が可変されることによっては、直列共振回路における共振インピーダンスが変化することになる。このようにして共振インピーダンスが変化することによっては、一次側の直列共振回路の一次巻線Ｎ１に供給される電流量が変化して二次側に伝送される電力も変化することになる。これにより、二次側出力電圧が変化することとなって定電圧制御が図られることになる。
【００６６】
続いては、図１に示す電源回路における、スイッチング素子Ｑ１〜Ｑ４をスイッチング駆動するためのスイッチング駆動回路系について説明する。本実施の形態のスイッチング駆動回路系は、主として、１つのコントロールＩＣ２と、２組のドライブトランスＣＤＴ−１，ＣＤＴ−２を備えて構成される。
コントロールＩＣ２は、電流共振形コンバータを他励式により駆動するための発振回路、制御回路、及び保護回路等を備えて構成されるもので、内部にバイポーラトランジスタを備えたアナログＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）とされる。
【００６７】
このコントロールＩＣ２は、前述もしたように、電源入力端子Ｖｃｃに入力された直流電圧により動作する。また、このコントロールＩＣ２は、アース端子Ｅにより一次側アースに接地させるようにしている。
【００６８】
そして、コントロールＩＣにおいては、スイッチング素子に対してドライブ信号（ゲート電圧）を出力するための端子として、２つのドライブ信号出力端子ＶＧＨ，ＶＧＬが備えられる。
ドライブ信号出力端子ＶＧＨからは、ハイサイドのスイッチング素子をスイッチング駆動するためのドライブ信号（第１のドライブ信号）が出力され、ドライブ信号出力端子ＶＧＬからは、ローサイドのスイッチング素子をスイッチング駆動するためのドライブ信号（第２のドライブ信号）が出力される。
そして、この場合には、ドライブ信号出力端子ＶＧＨは、ゲート抵抗Ｒ１１を介してハイサイドのスイッチング素子Ｑ１のゲートと接続される。また、分岐して、コンデンサＣ３Ｂ−Ｒ３Ｂの直列接続を介してドライブトランスＣＤＴ−２の一次巻線Ｎ２１の一端に接続される。一次巻線Ｎ２１の他端は、ブートストラップ用の端子Ｖｓに対して接続される。
これにより、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号は、スイッチング素子Ｑ１のゲートに対して出力されると共に、ＣＤＴ−２の一次巻線Ｎ２１にも出力されることになる。
【００６９】
また、ドライブ信号出力端子ＶＧＬは、ゲート抵抗Ｒ２１を介してハイサイドのスイッチング素子Ｑ２のゲートと接続される。また、分岐して、コンデンサＣ３Ａ−Ｒ３Ａの直列接続を介して、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１の一端に接続される。一次巻線Ｎ１１の他端は、一次側アースに対して接続される。これにより、ドライブ信号出力端子ＶＧＬから出力されるドライブ信号は、スイッチング素子Ｑ２のゲートに対して出力されると共に、ＣＤＴ−１の一次巻線Ｎ１１にも出力されることになる。
【００７０】
また、この場合には、１組のブートストラップ回路が設けられる。このブートストラップ回路は、図示するようにして、コンデンサＣＢＳ，ダイオードＤＢＳ、及びコンデンサＣｂを備えている。コンデンサＣＢＳの負極端子は、一次側アースに接続され、正極端子は、ダイオードＤＢＳのアノードと、コントロールＩＣ２の端子Ｖｃ２との接続点に接続される。
また、ダイオードＤＢＳのカソードは、端子ＶＢと接続されると共に、コンデンサＣｂを介して端子Ｖｓに対して接続される。端子Ｖｓは、ゲート−ソース間抵抗Ｒ１２を介してスイッチング素子Ｑ１のゲートに対して接続されている。このようにしてブートストラップ回路が設けられることで、後述するようにして、ハイサイドのスイッチング素子Ｑ１に対して印加されるドライブ信号（ゲート電圧ＶＧＨ１）は、スイッチング素子Ｑ１を適正にドライブ可能なレベルとなるように、レベルシフトが行われることになる。
【００７１】
ドライブトランスＣＤＴ−１は、スイッチング素子Ｑ３をスイッチング駆動するために設けられるもので、図示するようにして、一次巻線Ｎ１１と二次巻線Ｎ１２とが巻装される。
先の説明によると、一次巻線Ｎ１１には、コントロールＩＣ２のドライブ信号出力端子ＶＧＬから出力されるドライブ信号が伝送されてくることになる。そして、ドライブトランスＣＤＴ−１においては、この一次巻線Ｎ１１に得られたドライブ信号を、トランス結合を介して、二次巻線Ｎ１２に励起させるようにして伝達することになる。
【００７２】
二次巻線Ｎ１２の一端は、ゲート抵抗Ｒ３１を介して、スイッチング素子Ｑ３のゲートに接続され、他端は、スイッチング素子Ｑ３のソースと、スイッチング素子Ｑ４のドレインとの接続点に対して接続される。
【００７３】
このようなドライブトランスＣＤＴ−１の二次側における接続形態によると、コントロールＩＣ２のドライブ信号出力端子ＶＧＬから出力されるドライブ信号として、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１に出力されたドライブ信号は、ドライブトランスＣＤＴ−１のトランス結合を介して、スイッチング素子Ｑ３のゲートに印加されることになる。
そして、ドライブ信号出力端子ＶＧＬから出力されるドライブ信号は、先にも述べたように、ドライブトランスを介することなくスイッチング素子Ｑ２のゲートにも印加される。
従って、ドライブ信号出力端子ＶＧＬから出力されるドライブ信号は、スイッチング素子Ｑ２，Ｑ３に対して共通に出力されるということがいえる。つまり、ドライブ信号出力端子ＶＧＬから出力されるドライブ信号に基づいてスイッチング素子を駆動する駆動回路系（第２の駆動回路）としては、スイッチング素子Ｑ２，Ｑ３を駆動する構成を採っているものである。
【００７４】
一方、ドライブトランスＣＤＴ−２は、スイッチング素子Ｑ４をスイッチング駆動するために設けられるもので、一次巻線Ｎ２１と二次巻線Ｎ２２とが巻装される。
前述したように、ドライブトランスＣＤＴ−２の一次巻線Ｎ２１には、コントロールＩＣ２のドライブ信号出力端子ＶＧＨから出力されるドライブ信号が伝送される。ドライブトランスＣＤＴ−２においては、この一次巻線Ｎ２１に得られたドライブ信号を、トランス結合を介して二次巻線Ｎ２２に伝達する。
二次巻線Ｎ２２の一端は、ゲート抵抗Ｒ４１を介して、スイッチング素子Ｑ４のゲートに接続され、他端は、一次側アースに対して接続される。
【００７５】
このようなドライブトランスＣＤＴ−２の二次側における接続形態によれば、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号は、ドライブトランスＣＤＴ−２のトランス結合を介して一次側から二次側に伝送され、スイッチング素子Ｑ４のゲートに印加される構成が採られていることになる。
また、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号は、ドライブトランスを介することなく、スイッチング素子Ｑ１のゲートにも印加されるから、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号は、スイッチング素子Ｑ１，Ｑ４に対して共通に出力されていることとなる。つまり、ドライブ信号出力端子ＶＧＨから出力されるドライブ信号に基づいてスイッチング素子を駆動する駆動回路系（第１の駆動回路）としては、スイッチング素子Ｑ１，Ｑ４を駆動する構成となっている。
【００７６】
ここで、上記ドライブトランスＣＤＴ−１，ＣＤＴ−２の構造例について、図３及び図４を参照して説明しておく。
先ず図３に示すドライブトランスＣＤＴ（ＣＤＴ−１，ＣＤＴ−２）は、フェライト材によるＥ型コアＣＲ１、ＣＲ２を互いの磁脚が対向するように組み合わせたＥＥ型コアを備える。
そして、一次側と二次側の巻装部について相互に独立するようにして分割した形状により、例えば樹脂などによって形成される、ボビンＢが備えられる。このボビンＢの一方の巻装部に対して一次巻線（Ｎ１１，Ｎ２１）が巻装される。また、他方の巻装部に対して二次巻線（Ｎ１２，Ｎ２２）が巻装される。このようにして一次巻線及び二次巻線が巻装されたボビンＢを上記ＥＥ型コア（ＣＲ１，ＣＲ２）に取り付けることで、一次側巻線及び二次側巻線とがそれぞれ異なる巻装領域により、ＥＥ型コアの中央磁脚に巻装される状態となる。このようにしてドライブトランスＣＤＴ全体としての構造が得られる。
また、この場合のＥＥ型コアにおいては、中央磁脚に対してはギャップは形成しないものとしている。これによって、所要の結合係数による密結合の状態が得られるようにしている。
【００７７】
また、ドライブトランスＣＤＴ（ＣＤＴ−１，ＣＤＴ−２）としては、図４に示すようにして、Ｕ型コアを用いた構造とすることもできる。
この図４に示すドライブトランスＣＤＴは、２つのＵ型コアＣＲ１１，ＣＲ１２を組み合わせてＵ−Ｕ型コアを形成する。この際、Ｕ型コアＣＲ１１，ＣＲ１２の各磁脚が対向する面に対しては、ギャップを形成せずに、そのまま磁脚の対向面どうしを接触させている。
そして、ボビンＢに対して、図示するようにして一次巻線（Ｎ１１，Ｎ２１）と、二次巻線（Ｎ１２，Ｎ２２）とを互いに分割された巻装部に巻装した上で、上記のようにして形成されるＵ−Ｕ型コアの一方の磁脚に対して、取り付けるようにされる。
【００７８】
続いて、先に図１により説明したスイッチング駆動回路系の構成による、スイッチング素子Ｑ１〜Ｑ４のスイッチング駆動動作について説明する。
本実施の形態では、後述するようにして、交流入力電圧ＶＡＣ（商用交流電源ＡＣ）のレベルに応じて、フルブリッジ結合方式によるスイッチング動作と、ハーフブリッジ結合方式によるスイッチング動作とで切り換えが行われる。しかしここでは、基本的な動作として、フルブリッジ結合方式の場合に対応して、スイッチング素子Ｑ１〜Ｑ４の全てをスイッチング駆動するときの動作について説明する。
【００７９】
コントロールＩＣ２では、内部の発振回路により所要の周波数の発振信号を生成する。なお、この発振回路は、後述するようにして制御回路１から端子Ｖｃに入力される制御出力のレベルに応じて、発振信号の周波数を可変するようにされている。
そして、コントロールＩＣ２では、上記発振回路にて生成された発振信号を利用して、ハイサイド用のドライブ信号と、ローサイド用のドライブ信号を生成する。そして、ハイサイド用のドライブ信号をドライブ信号出力端子ＶＧＨから出力し、ローサイド用のドライブ信号をドライブ信号出力端子ＶＧＬから出力するようにされる。
【００８０】
上記のようにしてドライブ信号出力端子ＶＧＨ，ＶＧＬから出力されるドライブ信号による、スイッチング素子Ｑ１〜Ｑ４のスイッチング駆動タイミングについて、図５を参照して説明する。図５には、スイッチング素子Ｑ１〜Ｑ４の各ゲート−ソース間電圧が示されている。
ここで先ず、図５（ａ）と図５（ｂ）を参照して、ドライブ信号出力端子ＶＧＨから出力されるハイサイド用のドライブ信号と、ドライブ信号出力端子ＶＧＬから出力されるローサイド用のドライブ信号との関係に応じた、スイッチング素子Ｑ１、Ｑ２のスイッチングタイミングについて説明しておく。
【００８１】
スイッチング素子Ｑ１に対しては、ドライブ信号出力端子ＶＧＨから出力されるハイサイド用のドライブ信号がゲート抵抗Ｒ１１を介して印加される。これによって、スイッチング素子Ｑ１のゲート−ソース間電圧ＶＧＨ１としては、このハイサイド用のドライブ信号に対応した波形が得られることになる。
つまり、図５（ａ）に示すようにして、１スイッチング周期内において、正極性による矩形波のパルスが発生する期間と、０Ｖとなる期間が得られることになる。
そして、この図５（ａ）に示されるゲート−ソース間電圧ＶＧＨ１によって、スイッチング素子Ｑ１は、先ず、１スイッチング周期内において、正極性の矩形波パルスが得られるタイミングでオン状態となるようにされる。つまり、スイッチング素子Ｑ１がオンとなるには、ゲート閾値電圧（≒５Ｖ）以上の適切なレベルの電圧が印加されることが必要である。上記正極性のパルスとしてのゲート−ソース間電圧ＶＧＨ１は１０Ｖと成るように設定されているから、この正極性のパルスが印加される期間に対応してオンとなる状態が得られることになる。そして、ゲート−ソース間電圧ＶＧＨ１が０Ｖでゲート閾値電圧以下となると、オフ状態に切り換わることになる。このようなタイミングにより、スイッチング素子Ｑ１は、オン／オフするようにしてスイッチング動作を行うことになる。
【００８２】
一方、スイッチング素子Ｑ２に対しては、ドライブ信号出力端子ＶＧＬから出力されるローサイド用のドライブ信号が、ゲート抵抗Ｒ２１を介して印加されるようになっている。このドライブ信号に応じては、図５（ｂ）に示す波形によるスイッチング素子Ｑ２のゲート−ソース間電圧ＶＧＬ１が得られる。
つまり、ゲート−ソース間電圧ＶＧＬ１は、図５（ａ）に示したスイッチング素子Ｑ１のゲート−ソース間電圧ＶＧＨ１と同じ波形とされたうえで、タイミングとしては、ゲート−ソース間電圧ＶＧＨ１に対して１８０°の位相差を有した波形が得られているものである。このことから、スイッチング素子Ｑ２は、スイッチング素子Ｑ１と交互にオン／オフするタイミングによりスイッチング駆動されることになる。
また、図５（ａ）（ｂ）によると、スイッチング素子Ｑ１がターンオフしてスイッチング素子Ｑ２がターンオンするまでの間と、スイッチング素子Ｑ２がターンオフして、スイッチング素子Ｑ１がターンオンするまでの間には期間ｔｄが形成されるようになっている。
【００８３】
この期間ｔｄは、スイッチング素子Ｑ１（Ｑ４），Ｑ２（Ｑ３）が共にオフとなるデッドタイムである。このデッドタイムとしての期間ｔｄは、部分電圧共振動作として、スイッチング素子Ｑ１〜Ｑ４がターンオン／ターンオフするタイミングでの短時間において、部分共振コンデンサＣｐ１，Ｃｐ２における充放電の動作が確実に得られるようにすることを目的として形成している。そして、このような期間ｔｄとしての時間長は、例えばコントロールＩＣ２側で設定することができるようになっており、コントロールＩＣ２では、設定された時間長による期間ｔｄが形成されるように、ドライブ信号出力端子ＶＧＨ，ＶＧＬから出力すべきドライブ信号についてのパルス幅のデューティ比を可変する。
【００８４】
続いては、スイッチング動作として、上記したスイッチング素子Ｑ１，Ｑ２のオン／オフタイミングの関係が得られていることを前提として、スイッチング素子Ｑ３，Ｑ４のオン／オフタイミングについて説明する。
先の説明によると、ドライブ信号出力端子ＶＧＨから出力されるハイサイド用のドライブ信号は、スイッチング素子Ｑ１のゲートに印加されると共に、ドライブトランスＣＤＴ−２のトランス結合を介するようにして、スイッチング素子Ｑ４に対しても印加されることになる。
そして、上記ハイサイド用のドライブ信号が、ドライブトランスＣＤＴ−２のトランス結合を介して一次側から二次側に伝送されることによっては、二次側で得られるドライブ信号は、０レベルを基準に正／負に反転する波形となって得られる。これに応じて、ドライブトランスＣＤＴ−２の二次巻線側からドライブ信号が印加されるスイッチング素子Ｑ４のゲート−ソース間電圧ＶＧＨ２は、図５（ｃ）に示すものとなる。
【００８５】
つまり、１スイッチング周期内において、正極性の＋１０Ｖの矩形波パルスが得られる期間と、負極性による−１０Ｖの矩形波パルスとなる期間が得られる。ここで、正極性の＋１０Ｖの矩形波パルスが得られる期間は、図５（ａ）のゲート−ソース間電圧ＶＧＨ１が正極性の矩形パルスが得られる期間と同一となる。また、負極性による−１０Ｖの矩形波パルスとなる期間は、図５（ａ）のゲート−ソース間電圧ＶＧＨ１が０レベルとなる期間と同一となる。
そして、このような波形のゲート−ソース間電圧ＶＧＨ２が得られることによっては、スイッチング素子Ｑ４は、１スイッチング周期内において、正極性の矩形パルスが得られている期間においてオン状態となるようにされる。一方、負極性の矩形パルスが得られている期間においてオフ状態となるようにされる。従って、スイッチング素子Ｑ４のオン／オフタイミングは、図５（ａ）のゲート−ソース間電圧ＶＧＨ１に対応するスイッチング素子Ｑ１と同様となる。つまり、スイッチング素子Ｑ１，Ｑ４は、同じタイミングでオン／オフするようにスイッチング駆動される。
【００８６】
また、スイッチング素子Ｑ３については、ドライブ信号出力端子ＶＧＬから出力されるローサイド用のドライブ信号（ゲート電圧）が、ドライブトランスＣＤＴ−１を介するようにして印加されていることになる。
このローサイド用のドライブ信号についても、ドライブトランスＣＤＴ−１のトランス結合を介して一次側から二次側に伝送されることで、０レベルを基準に正／負に反転する波形の信号となって二次側で得られることになる。このため、スイッチング素子Ｑ３のゲート−ソース間電圧ＶＧＬ２は、図５（ｄ）に示すようにして、１スイッチング周期内において、正極性の＋１０Ｖの矩形波パルスとなる期間と、負極性による−１０Ｖの矩形波パルスとなる波形が得られる。これに応じて、スイッチング素子Ｑ３は、１スイッチング周期内において、正極性の矩形パルスが得られている期間においてオン状態となり、負極性の矩形パルスが得られている期間においてオフ状態となるようにスイッチング動作を行うことになる。
そして、このオン／オフタイミングは、図５（ｂ）のゲート−ソース間電圧ＶＧＬ１に対応するスイッチング素子Ｑ２と同様となるものであり、従って、スイッチング素子Ｑ３は、スイッチング素子Ｑ２と同じタイミングでオン／オフするようにスイッチング駆動されることになる。
【００８７】
このようにして、図１に示す電源回路では、フルブリッジ結合方式により、スイッチング素子［Ｑ１，Ｑ４］の組と、スイッチング素子［Ｑ２，Ｑ３］の組とが交互にオン／オフするようにしてスイッチング駆動させることができる。
このときのスイッチング動作として、スイッチング素子［Ｑ１，Ｑ４］の組がオンとなっているときには、出力として、スイッチング素子Ｑ１のドレイン−ソース→直列共振コンデンサＣ１→一次巻線Ｎ１→スイッチング素子Ｑ４のドレイン−ソース→一次側アースの経路で電流が流れる。
また、スイッチング素子［Ｑ２，Ｑ３］の組がオンとなっているときには、出力として、スイッチング素子Ｑ３のドレイン−ソース→一次巻線Ｎ１→直列共振コンデンサＣ１→スイッチング素子Ｑ２のドレイン−ソース→一次側アースの経路で電流が流れる。そして、この動作が繰り返されるのに応じて、一次側直列共振回路（Ｃ１−Ｎ１）では共振動作が得られることになり、絶縁コンバータトランスの一次側巻線Ｎ１に共振電流波形に近いドライブ電流を供給することになる。
【００８８】
また、上記のようにしてスイッチング素子［Ｑ１，Ｑ４］の組がターンオフ／ターンオンするタイミングでは、スイッチング素子Ｑ４に対して接続された並列共振コンデンサＣｐ２が、自身のキャパシタンスと一次巻線Ｎ１のリーケージインダクタンス成分Ｌ１によって並列共振回路を形成し、電圧共振動作を行う。つまり、スイッチング素子［Ｑ１，Ｑ４］の組のターンオフ／ターンオン時にのみ電圧共振となる部分電圧共振動作が得られる。
同様にして、スイッチング素子［Ｑ２，Ｑ３］の組がターンオフ／ターンオンするタイミングでは、スイッチング素子Ｑ２に対して接続された並列共振コンデンサＣｐ１のキャパシタンスと一次巻線Ｎ１のリーケージインダクタンス成分Ｌ１によって並列共振回路が形成される。そして、スイッチング素子［Ｑ２，Ｑ３］の組のターンオフ／ターンオン時において部分電圧共振動作が得られる。
【００８９】
このようにして、本実施の形態では、スイッチング素子［Ｑ１，Ｑ４］［Ｑ２，Ｑ３］の各組（スイッチング回路）が交互にオン／オフするフルブリッジ結合方式の電流共振形コンバータと、部分電圧共振回路（Ｃｐ１，Ｃｐ２，Ｎ１）が組み合わされたコンバータが形成されているものである。
【００９０】
ところで、図示による説明は省略するが、例えば先行技術として、他励式によりフルブリッジ結合方式よる４石のスイッチング素子を、スイッチング周波数制御方式によりスイッチング駆動するのにあたっては、３つのＩＣが必要となる。つまり、電流共振形コンバータ用の汎用のドライブＩＣとしては、ハイサイドとローサイドの２つで一組のスイッチング素子を駆動する構成を採っている。つまり、１つのドライブＩＣは、１組のハーフブリッジ結合された２本のスイッチング素子から成るスイッチング回路を駆動する構成を採っているものである。従って、フルブリッジ結合方式に対応して、２組のハーフブリッジ回路を駆動する場合には、２組のドライブＩＣが必要とされることになる。
そのうえで、２組のドライブＩＣが、スイッチング周波数制御を伴うスイッチング駆動を、同期して行うことができるようにする必要から、これらのドライブＩＣとは別に、スイッチング周波数制御によるドライブが可能なコントロールＩＣが必要となるものである。このようにして、最低限３つのＩＣが必要となる。
【００９１】
これに対して、図１に示したスイッチング素子の駆動回路系の構成とすれば、スイッチング駆動のためのＩＣとしては、コントロールＩＣ２の１つのみとすることができる。これにより、ＩＣの数が削減され、さらにはこれに伴って、ＩＣの外付け部品の点数も削減される分、回路規模が縮小され、また、コストも削減されることになる。
【００９２】
ただし、図１に示す電源回路では、ドライブトランスＣＤＴ−１，ＣＤＴ−２と、これらのドライブトランスにドライブ信号を入力するためのコンデンサＣ３Ａ，抵抗Ｒ３Ａ、及びコンデンサＣ３Ｂ，抵抗Ｒ３Ｂが新たに追加されることになる。しかしながら、これらの部品点数と、上記したコントロールＩＣ２の外付け部品を合計しても１５点程度であり、図１に示す電源回路の部品点数は、先行技術による他励式フルブリッジ結合方式の電源回路に対して大幅に削減されている。また、ドライブトランスＣＤＴ−１，ＣＤＴ−２も非常に小さいサイズであることから、スイッチング駆動用のＩＣが複数備えられることと比較すれば、図１に示す電源回路は、先行技術と比較してはるかに小さい回路規模となる。また、他励式フルブリッジ結合方式の電源回路としてのコストダウンも有効に図られていることになる。
また、スイッチング駆動用のＩＣの数が削減されることによっては、それだけ消費電力も低減されることになる。
また、図１に示す電源回路では、スイッチング素子Ｑ３，Ｑ４については、図５（ｃ）（ｄ）にも示したように、オフ時には、負極性に反転した−１０Ｖのゲート−ソース間電圧ＶＧＨ２，ＶＧＬ２が印加される。これによって、スイッチング素子Ｑ３，Ｑ４については、ターンオフ時における下降時間が短縮されて、その分、この下降時間に依る電力損失が低減することにもなる。これにより、電力変換効率が向上することになり、また、スイッチング素子Ｑ３，Ｑ４における発熱も低下する。
このようにして、本実施の形態の電源回路は、他励式フルブリッジ結合方式の電源回路として見た場合にも、上記のような利点を有している。
【００９３】
そして、図１に示す本実施の形態の電源回路は、上記した他励式フルブリッジ結合方式の構成の下で、以降説明するようにして、ＡＣ１００Ｖ系ではフルブリッジ結合方式によるスイッチング動作（フルブリッジ動作）となり、ＡＣ２００Ｖ系ではハーフブリッジ結合方式によるスイッチング動作（ハーフブリッジ動作）となるように、スイッチング動作を切り換える構成を採る。
【００９４】
図１に示す電源回路においては、平滑コンデンサＣｉに対して並列に、分圧抵抗Ｒ４、Ｒ５、Ｒ６を直列接続した分圧ラインが接続される。そして、この分圧ラインにおける分圧抵抗Ｒ５，Ｒ６の接続点（分圧点）に対して、ツェナーダイオードＺＤ１のカソードが接続される。ツェナーダイオードＺＤ１のアノードは、ＮＰＮ型のトランジスタＱ５のベースに接続される。また、ツェナーダイオードＺＤ１のアノードと一次側アース間には、図示するように抵抗Ｒ７及びコンデンサＣ５が並列に接続される。
トランジスタＱ５のコレクタは、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１と、抵抗Ｒ３Ａの接続点に対して接続され、エミッタは一次側アースに接地される。
上記した回路構成により、ＡＣ１００Ｖ系と２００Ｖ系とに応じて、スイッチング動作をフルブリッジ動作とハーフブリッジ動作とで切り換える、切り換え制御回路が備えられる。
【００９５】
上記切り換え制御回路の動作は次のようになる。
ここで、分圧ライン（抵抗Ｒ４−Ｒ５−Ｒ６）の抵抗値による分圧比は、次のように設定されている。つまり、分圧ライン（抵抗Ｒ４−Ｒ５−Ｒ６）の分圧点の電位について、交流入力電圧ＶＡＣ＝１５０Ｖ以下に対応する整流平滑電圧Ｅｉのレベルでは、ツェナーダイオードＺＤ１の逆方向電圧以下となり、交流入力電圧ＶＡＣ＝１５０Ｖ以上に対応する整流平滑電圧Ｅｉのレベルでは、ツェナーダイオードＺＤ１の逆方向電圧以上となるようにされている。ここで、交流入力電圧ＶＡＣ＝１５０Ｖ以下の状態は、ＡＣ１００Ｖ系の商用交流電源が入力されている状態に対応する。また、交流入力電圧ＶＡＣ＝１５０Ｖ以上の状態は、ＡＣ２００Ｖ系の商用交流電源が入力されている状態に対応する。
【００９６】
上記のようにして分圧ライン（抵抗Ｒ４−Ｒ５−Ｒ６）の分圧比が設定されていることで、交流入力電圧ＶＡＣ＝１５０Ｖ以下の状態では、ツェナーダイオードＺＤ１は非導通の状態となる。従って、トランジスタＱ５のベースにはベース電流が供給されないので、トランジスタＱ５はオフ状態となる。この場合には、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１には、コントロールＩＣ２のドライブ信号出力端子ＶＧＬからコンデンサＣ３Ａ−抵抗Ｒ３Ｂを介してドライブ信号が供給されることになる。
これにより、例えば先に図５を参照して説明したように、４つのスイッチング素子Ｑ１〜Ｑ４がスイッチング駆動される状態が得られる。つまり、フルブリッジ動作が得られる。
【００９７】
これに対して、交流入力電圧ＶＡＣ＝１５０Ｖ以上となる状態では、ツェナーダイオードＺＤ１が導通状態となって、トランジスタＱ５のベースにベース電流が供給されることとなる。これにより、トランジスタＱ５はオン状態となる。
トランジスタＱ５がオン状態となると、ドライブ信号出力端子ＶＧＬからコンデンサＣ３Ａ−抵抗Ｒ３Ｂを介して供給されるドライブ信号は、トランジスタＱ５のコレクタ−エミッタを介して一次側アースに接地される。従って、ドライブトランスＣＤＴ−１の一次巻線Ｎ１１にはドライブ信号は供給されないこととなる。
これにより、ドライブトランスＣＤＴ−１の二次側のスイッチング素子Ｑ３は、スイッチング動作を停止させた状態となり、残るスイッチング素子Ｑ１，Ｑ２，Ｑ４がスイッチング動作する状態が得られる。
なお、このときのオン／オフタイミングは、図５により説明したものとなる。つまり、スイッチング素子［Ｑ１，Ｑ４］の組が同じタイミングでオン／オフするのに対し、この場合には、スイッチング素子Ｑ２のみが、スイッチング素子［Ｑ１，Ｑ４］の組に対して交互となるタイミングでオン／オフすることになる。
【００９８】
このようにして、３つのスイッチング素子Ｑ１，Ｑ２，Ｑ４がスイッチング動作を行うということは、スイッチング素子Ｑ１に対して、スイッチング素子［Ｑ２，Ｑ４］の組が交互となるタイミングでオン／オフする、ハーフブリッジ動作が得られているということがいえる。
【００９９】
ここで、図６の波形図により、上記したＡＣ１００Ｖ系のスイッチング動作と、ＡＣ２００Ｖ系のスイッチング動作とを比較して示す。
先ず図６（ａ）〜（ｅ）には、ＡＣ１００Ｖ系の場合の動作が示されている。図６（ａ）（ｂ）には、スイッチング素子Ｑ１，Ｑ４の各ドレイン−ソース間電圧ＶＱ１，ＶＱ４と、スイッチング出力電流ＩＱ１，ＩＱ４が示されている。図６（ａ）に示すドレイン−ソース間電圧ＶＱ１，ＶＱ４は、スイッチング素子Ｑ１，Ｑ４がオンとなる期間に対応しては０レベルで、オフとなる期間に対応しては、整流平滑電圧Ｅｉのレベルでクランプされた波形が得られる。
また、図６（ｂ）に示すスイッチング出力電流ＩＱ１，ＩＱ４は、スイッチング素子Ｑ１，Ｑ４がオンとなる期間に対応しては、図示するようにして、ターンオンから一定期間においてクランプダイオードＤＤ１，ＤＤ４を介して負極性に流れ、残る期間においてはドレイン→ソースを介して正極性により流れる波形が得られる。また、オフとなる期間に対応しては０レベルとなる。
【０１００】
一方、図６（ｃ）（ｄ）には、スイッチング素子Ｑ２，Ｑ３の各ドレイン−ソース間電圧ＶＱ２，ＶＱ３と、スイッチング出力電流ＩＱ２，ＩＱ３が示されている。これら図６（ｃ）（ｄ）に示す各波形は、上記スイッチング素子Ｑ１，Ｑ４に対応する図６（ａ）（ｂ）の各波形に対して、ほぼ１８０°の位相を有するようにされたうえで、同一の波形の変化パターンとなっている。
【０１０１】
これらの波形から、スイッチング動作としては、スイッチング素子［Ｑ１，Ｑ４］の組が同じタイミングでオン／オフし、スイッチング素子［Ｑ２，Ｑ３］の組も同じタイミングでオン／オフすることが分かる。かつ、スイッチング素子［Ｑ１，Ｑ４］の組と、スイッチング素子［Ｑ２，Ｑ３］の組との間で、交互にオン／オフするタイミングとなっていることがわかる。つまり、フルブリッジ動作としてのスイッチング動作となっている。
【０１０２】
そして、上記したスイッチング動作によって、スイッチング素子［Ｑ１，Ｑ４］の組と、スイッチング素子［Ｑ２，Ｑ３］の組の各スイッチング出力が、直列共振コンデンサＣ１−一次巻線Ｎ１から成る直列共振回路に伝達される。これにより、この直列共振回路図には、６（ｅ）に示すスイッチング出力電流Ｉ１が得られる。このスイッチング出力電流Ｉ１の波形は、図６（ｂ）に示すスイッチング出力電流ＩＱ１，ＩＱ４と、図６（ｄ）に示すスイッチング出力電流ＩＱ２，ＩＱ３とが合成されることで得られる。
【０１０３】
これに対して、ＡＣ２００Ｖ系の場合の動作は、図６（ｆ）〜図６（ｊ）に示される。
なお、図６（ｆ）（ｇ）（ｋ）において、▲１▼は、これまで説明してきた、第１の実施の形態（図１）に対応することを示す。▲２▼は、後述する第２の実施の形態に対応することを示す。
【０１０４】
この第１の実施の形態に対応しては、図６（ｆ）（ｇ）は、それぞれスイッチング素子Ｑ１，Ｑ４の各ドレイン−ソース間電圧ＶＱ１，ＶＱ４と、スイッチング出力電流ＩＱ１，ＩＱ４を示す。つまり、スイッチング素子Ｑ１，Ｑ４が同じオン／オフタイミングによりスイッチング動作を行っていることが分かる。
【０１０５】
これに対して、図６（ｈ）（ｉ）は、スイッチング素子Ｑ２のみについての、ドレイン−ソース間電圧ＶＱ２と、スイッチング出力電流ＩＱ２を示すものとなっている。そして、図６（ｋ）に示すようにして、スイッチング素子Ｑ３のスイッチング出力電流ＩＱ３は、スイッチング素子Ｑ２のスイッチング出力電流ＩＱ２がオン／オフに応じた波形変化であるのに対して、０レベルのままとなっている。これは、スイッチング素子Ｑ３がオフ状態となっていることを示している。
ここで、上記図６（ｆ）（ｈ）にも示されるように、スイッチング素子がオフとなる期間では、その両端電圧（ドレイン−ソース間電圧）として整流平滑電圧Ｅｉのレベルが得られる。そして、この図６（ｆ）（ｈ）の波形と、ＡＣ１００Ｖ系時のドレイン−ソース間電圧を示す図６（ａ）（ｃ）の波形を比較して分かるように、ＡＣ２００Ｖ系時の整流平滑電圧Ｅｉのレベルは、ＡＣ１００Ｖ系のときのほぼ２倍に上昇している。つまり、整流平滑電圧Ｅｉを生成する整流回路系としては、ＡＣ１００Ｖ系時とＡＣ２００Ｖ系時とに関わらず、全波整流動作（等倍電圧整流動作）を行っていることで、上記のようなレベル変化が得られているものである。
【０１０６】
また、この場合における、スイッチング出力電流Ｉ１としては、図６（ｊ）に示すようにして、図６（ｇ）に示すスイッチング出力電流ＩＱ１，ＩＱ４と、図６（ｉ）に示すスイッチング出力電流ＩＱ２とが合成されて得られる波形となる。
【０１０７】
このようにして、ＡＣ２００Ｖ系のときには、ハイサイドのスイッチング素子Ｑ１と同じオン／オフタイミングでスイッチング素子Ｑ４がオン／オフするようにされたうえで、ローサイドとしてのスイッチング素子Ｑ２が、スイッチング素子Ｑ１とは交互となるタイミングでオン／オフする動作となっている。つまりは、ハーフブリッジ動作としてのスイッチング動作が得られるものである。
【０１０８】
なお、図１に示す電源回路のＡＣ−ＤＣ電力変換効率（ηＡＣ−ＤＣ）については、負荷電力Ｐｏ＝３００Ｗの条件で実験したところ、次のような結果が得られた。
先ず、ＡＣ１００Ｖ系に対応して交流入力電圧ＶＡＣ＝１００Ｖを入力して、フルブリッジ動作とさせた場合には、ηＡＣ−ＤＣ＝９０．９％が得られた。また、ＡＣ２００Ｖ系に対応して交流入力電圧ＶＡＣ＝２３０Ｖを入力して、ハーフブリッジ動作とさせた場合には、ηＡＣ−ＤＣ＝９２．８％が得られた。
また、上記実験結果を得るのにあたっては、要部の構成部品について次のように選定した。
先ず、絶縁コンバータトランスＰＩＴについては、ＥＥＲ−４０型のコアを用い、中央磁脚にはギャップ長Ｇａｐ＝１ｍｍのギャップを形成した。
また、絶縁コンバータトランスＰＩＴの一次巻線Ｎ１については３０Ｔの巻数とし、二次巻線Ｎ２については、センタータップを境界に、２３Ｔ＋２３Ｔの巻数とした。
さらに、一次側直列共振コンデンサＣ１＝０．０３３μＦ、部分電圧共振コンデンサＣｐ１＝Ｃｐ２＝６８０ｐＦを選定した。
【０１０９】
これまでの説明から理解されるように、本実施の形態の電源回路においては、ワイドレンジ対応とするのにあたり、先ずは、４本のスイッチング素子Ｑ１〜Ｑ４を備えた、他励フルブリッジ結合方式による電流共振形コンバータを形成する。そのうえで、ＡＣ１００Ｖ系ではフルブリッジ動作、ＡＣ２００Ｖ系ではハーフブリッジ動作となるように、スイッチング動作の切り換えを行うように構成している。
これによって、商用交流電源ＡＣから直流入力電圧（整流平滑電圧Ｅｉ）を生成する整流回路系としては、通常の全波整流回路とすることができる。つまり、図７及び図８、図９に示した回路のように、整流動作の切り換えを行う構成を採る必要はない。
従って、図１に示す電源回路では、直流入力電圧用の平滑コンデンサは１本でよいことになる。また、電磁リレーも不要となるから、ワイドレンジ対応の電源回路として、コストダウンと、回路基板の小型／軽量化を図ることが可能となる。
【０１１０】
また、本実施の形態の構成であれば、例えば瞬間停電などによって、公称ＡＣ２２０Ｖ又は２４０Ｖの商用交流電源が１５０Ｖ以下に低下して誤動作したとしても、スイッチング動作がハーフブリッジ動作からフルブリッジ動作となるだけである。つまり、図７及び図８、図９に示した回路のような、倍電圧整流動作への切り換わりによる直流入力電圧レベルの上昇は生じないから、平滑コンデンサＣｉや、スイッチング素子が耐圧オーバーとなることはない。
従って、本実施の形態では、実際に図１に示す回路を電子機器に搭載する場合においても、図８、図９に示した回路のように、コンパレータＩＣ及びその周辺回路から成る、整流動作切り換えのための複雑な回路構成を採る必要はない。これによっても、低コスト化及び回路基板の小型／軽量化が有効に図られる。
【０１１１】
そして、上記のように、コンパレータＩＣ等を備えた整流動作切り換えのための回路系が省略されることによっては、ワイドレンジ対応のためにスタンバイ電源側の直流入力電圧を検出する必要もなくなる。従って、本実施の形態の電源回路は、スタンバイ電源を備えない電子機器に対しても採用することが可能となるものである。
【０１１２】
続いては、第２の実施の形態としてのスイッチング電源回路について説明する。
図２は、第２の実施の形態としてのスイッチング電源回路の構成例を示している。なお、この図において図１と同一部分には同一符号を付して説明を省略する。
この図２に示す回路においては、先ず、一次巻線Ｎ１の一端が直列共振コンデンサＣ１を介して、スイッチング素子Ｑ１，Ｑ２から成るハーフブリッジ回路のスイッチング出力点（スイッチング素子Ｑ１，Ｑ２の接続点）と接続される。これに対して、一次巻線Ｎ１の他端は、リレースイッチＳ１の端子ｔ１と接続される。このリレースイッチは、端子ｔ１に対して端子ｔ２又は端子ｔ３が択一的に選択されるようにして、リレーＲＬ３によって切り換えが行われる。
このリレースイッチＳ１の端子ｔ２は一次側アースと接続される。端子Ｔ３は、スイッチング素子Ｑ３，Ｑ４から成るハーフブリッジ回路のスイッチング出力点（スイッチング素子Ｑ３，Ｑ４の接続点）と接続される。
【０１１３】
リレーＲＬ３は、図示するようにして、三次巻線Ｎ３、ダイオードＤ４、及びコンデンサＣ４から成る半波整流回路により得られる低圧直流電圧のラインと、トランジスタＱ１０のコレクタとの間に挿入される。なお、リレーＲＬ３に対しては保護用のダイオードＤＬが図示する方向により並列に接続される。
トランジスタＱ１０のエミッタは、一次側アースに接続される。ベースは、トランジスタＱ５と同様にして、ツェナーダイオードＺＤ１のアノードと接続される。
【０１１４】
ここで、ＡＣ１００Ｖ系に対応して１５０Ｖ以下の交流入力電圧ＶＡＣが入力される状態においては、ツェナーダイオードＺＤ１は非導通である。これにより、トランジスタＱ５はオフ状態となるから、スイッチング素子Ｑ３は、スイッチング動作を行うことになる。
また、この場合においては、ツェナーダイオードＺＤ１は非導通であることで、トランジスタＱ１０もオフ状態となるので、リレーＲＬ３も非導通の状態となる。リレーＲＬ３が非導通である場合、リレースイッチＳ１は、端子ｔ１に対して端子ｔ３が接続されるように制御される。
このときの回路の形成状態、及びスイッチング動作は、ＡＣ１００Ｖ系のときの図１に示した回路と同じとなる。つまり、図６（ａ）〜（ｅ）の波形図によって示されるスイッチング動作である、フルブリッジ動作が得られることになる。
【０１１５】
これに対して、ＡＣ２００Ｖ系に対応して１５０Ｖ以上の交流入力電圧ＶＡＣが入力されたときには次のようになる。
この場合、ツェナーダイオードＺＤ１は導通する状態となる。これにより、トランジスタＱ５はオン状態となってスイッチング素子Ｑ３は、スイッチング動作を行わないことになる。
また、ツェナーダイオードＺＤ１が導通することで、トランジスタＱ１０もオン状態となってリレーＲＬ３も導通することになるが、これによって、リレースイッチＳ１は、端子ｔ１が端子ｔ２に接続されるようにして切り換えられる。これによっては、直列共振回路（Ｃ１／／Ｎ１）の一端が、スイッチング素子Ｑ１，Ｑ２から成るハーフブリッジ回路のスイッチング出力点に対して接続され、他端は、一次側アースに接地された状態が得られることになる。このようにして、リレースイッチＳ１の切り換えが行われることによって、スイッチング素子Ｑ４のドレインは、直列共振回路（Ｃ１／／Ｎ１）に対しては接続されない状態となる。そして、スイッチング素子Ｑ４は、そのハイサイドに接続されたスイッチング素子Ｑ３が上記のようにしてスイッチング動作を停止することに伴って、自身のスイッチング動作も停止されることになる。
【０１１６】
このようにして形成される回路は、２本のスイッチング素子を備えたハーフブリッジ結合方式による電流共振形コンバータと等価となる。
つまり、このときの図２に示す回路の動作としては、図６（ｆ）（ｇ）に示すタイミングでスイッチング素子Ｑ１がオン／オフすると共に、図６（ｈ）（ｉ）に示すようにして、スイッチング素子Ｑ２が、スイッチング素子Ｑ１に対して交互となるタイミングでオン／オフするスイッチング動作が得られる。
このとき、スイッチング素子Ｑ３，Ｑ４は、図６（ｋ）のスイッチング出力電流ＩＱ３，ＩＱ４として示すようにして定常的に０レベルとなっている。つまり、上記したように、スイッチング素子Ｑ３，Ｑ４はオフ状態を維持している。
このようにして、この第２の実施の形態では、ＡＣ２００系のときには、スイッチング動作として、スイッチング素子Ｑ１〜Ｑ４のうち、一方のハーフブリッジ回路を形成するスイッチング素子Ｑ１，Ｑ２によるハーフブリッジ動作が得られることになる。
【０１１７】
そして、このような第２の実施の形態としての構成を採ることによっても、先の第１の実施の形態と同様にして、整流回路系としては、整流動作の切り換えが不要となって、通常の全波整流回路でよいこととなる。また、瞬間停電などにより検出電圧が低下したときに直流入力電圧が上昇して、平滑コンデンサやスイッチング素子が耐圧オーバーとなることはない。また、スタンバイ電源を備えない電子機器にも搭載可能な電源回路となる。
なお、図２に示す電源回路では、一次巻線Ｎ１の端部の接続を切り換えるために電磁リレー回路（リレーＲＬ３、リレースイッチＳ１）が追加されるが、例えば図８及び図９に示したように、先行技術としての電源回路を実際の電子機器に搭載するには、２つの電磁リレーが必要となる。これに対して、第２の実施の形態では、１つでよいことから、例えば先行技術と比較すれば、低コスト化及び基板の小型軽量化の効果は充分に得られているものである。
【０１１８】
また、この図２に示す電源回路についての、負荷電力Ｐｏ＝３００Ｗの条件におけるＡＣ−ＤＣ電力変換効率（ηＡＣ−ＤＣ）は、交流入力電圧ＶＡＣ＝１００Ｖ（ＡＣ１００Ｖ系）を入力して、フルブリッジ動作とさせた場合には、ηＡＣ−ＤＣ＝９２．０％となった。また、交流入力電圧ＶＡＣ＝２３０Ｖ（ＡＣ２００Ｖ）を入力してハーフブリッジ動作とさせた場合には、ηＡＣ−ＤＣ＝９５．３％となった。この実験結果を得るにあたって、例えば絶縁コンバータトランスＰＩＴ、一次側直列共振コンデンサＣ１、部分電圧共振コンデンサＣｐ１，Ｃｐ２については、図１に示した電源回路と同様の選定を行った。
【０１１９】
なお、本発明としては上記した実施の形態としての構成に限定される必要はない。
先ず、第１の実施の形態においては、スイッチング素子Ｑ３，Ｑ４から成るハーフブリッジ回路におけるハイサイドのスイッチング素子Ｑ３のスイッチング動作を停止させることでハーフブリッジ動作を得るようにしている。しかしながら、これに代えて、スイッチング素子Ｑ１，Ｑ２から成るハーフブリッジ回路におけるハイサイドのスイッチング素子Ｑ１のスイッチング動作を停止させるようにしても、同様にして残る３石のスイッチング素子によるハーフブリッジ動作が得られるものである。
また、第２の実施の形態においても、スイッチング素子Ｑ３，Ｑ４から成るハーフブリッジ回路に代えて、スイッチング素子Ｑ１，Ｑ２から成るハーフブリッジ回路のスイッチング動作を停止させて、スイッチング動作をハーフブリッジ動作とするようにしてもよいものである。
つまり、本発明としての第１と第２のハーフブリッジ回路の関係は、相対的なものである。例えばスイッチング素子Ｑ１，Ｑ２の組を第１のハーフブリッジ回路であるとすれば、スイッチング素子Ｑ３，Ｑ４の組が第２のハーフブリッジ回路となる。逆に、スイッチング素子Ｑ３，Ｑ４の組を第１のハーフブリッジ回路であるとすれば、スイッチング素子Ｑ１，Ｑ２の組が第２のハーフブリッジ回路となる。
【０１２０】
また、例えばスイッチング素子としては、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）など、他励式に使用可能な素子であれば、また、先に説明した各部品素子の定数なども、実際の条件等に応じて変更されて構わない。また、例えば絶縁コンバータトランスＰＩＴの二次側において二次側直流出力電圧を生成するための回路構成としても、適宜変更されて構わない。
【０１２１】
【発明の効果】
以上説明したようにして本発明は、直流入力電圧を入力してスイッチングを行う一次側スイッチングコンバータとして、フルブリッジ結合方式による電流共振形コンバータに対して、部分共振電圧回路を組み合わせた構成を採っている。
そして、スイッチング素子をスイッチング駆動するのにあたり、１つのドライブ信号生成回路により、互いに１８０°の位相差を有するとされるハイサイド用の第１のドライブ信号と、ローサイド用の第２のドライブ信号とを生成するようにされる。
そして、第１のドライブ信号を利用して、一方の同じオン／オフタイミングの組となるべき、第１のハーフブリッジ回路のハイサイドのスイッチング素子と、第２のハーフブリッジ回路のローサイドのスイッチング素子とをスイッチング駆動するようにしている。また、第２のドライブ信号を利用して、他方の同じオン／オフタイミングの組となるべき、第１のハーフブリッジ回路のローサイドのスイッチング素子と、第２のハーフブリッジ回路のハイサイドのスイッチング素子とをスイッチング駆動するようにしている。
そのうえで、商用交流電源のレベルに応じて、フルブリッジ動作とハーフブリッジ動作とで切り換えが行われるように構成している。これに応じて、商用交流電源を整流平滑化して直流入力電圧（整流平滑電圧）を生成する整流回路としては、商用交流電源の等倍レベルの直流入力電圧を生成する全波整流回路として形成している。
【０１２２】
このような構成であれば、ワイドレンジ対応の電源回路としては、これまでのようにして、直流入力電圧（整流平滑電圧）を生成する整流回路について、商用交流電源レベルに応じて倍電圧整流動作と全波整流動作とで切り換えを行う構成を採る必要はないということになる。
これによって、直流入力電圧生成のための整流回路を形成する平滑コンデンサは、例えば２本から１本に削減される。また、整流動作を切り換えるための電磁リレーも省略される。これによって、これまでよりも大幅なコストダウンと、回路基板の小型／軽量化が図られる。
【０１２３】
また、本発明の構成であれば、瞬間停電などによって商用交流電源レベルが、ＡＣ２００Ｖ系からＡＣ１００Ｖ系に対応するレベルに低下したとしても、スイッチング動作がハーフブリッジ動作からフルブリッジ動作に切り換わるだけであり、整流動作が切り換わることはないから、平滑コンデンサやスイッチング素子の破壊は生じない。つまり、これまでの電源回路のように、上記瞬間停電などによる整流回路の切り換えについての誤動作が生じないようにするための複雑な検出回路系を備える必要もないから、この点でも、コストダウン及び回路基板の小型／軽量化が促進される。
【０１２４】
また、上記したように、整流回路の切り換えについての誤動作対策を考慮した検出回路系が不要となることによっては、スタンバイ電源の入力電圧を検出する必要も無くなる。従って、本発明は、スタンバイ電源を備えない電子機器にも搭載することが可能となるものであり、それだけ、ワイドレンジ対応の電源回路として、電子機器への使用範囲が拡大するという効果も得られることになる
【図面の簡単な説明】
【図１】本発明の第１の実施の形態としてのスイッチング電源回路の構成例を示す回路図である。
【図２】第２の実施の形態としてのスイッチング電源回路の構成例を示す回路図である。
【図３】実施の形態の電源回路に備えられるドライブトランスの構造例を示す断面図である。
【図４】実施の形態の電源回路に備えられるドライブトランスの構造例を示す断面図である。
【図５】実施の形態の電源回路におけるスイッチング素子のゲート−ソース間電圧を示す波形図である。
【図６】実施の形態の電源回路のスイッチング動作を、ＡＣ１００Ｖ系時とＡＣ２００Ｖ系時とで比較して示す波形図である。
【図７】先行技術としての電源回路の構成例を示す回路図である。
【図８】先行技術の電源回路としてテレビジョン受像機に搭載される場合の構成例を示す回路図である。
【図９】先行技術の電源回路としてテレビジョン受像機に搭載される場合の構成例を示す回路図である。
【符号の説明】
１ 制御回路、２ コントロールＩＣ、Ｄｉ ブリッジ整流回路、Ｃｉ 平滑コンデンサ、Ｑ１〜Ｑ４ スイッチング素子、ＣＤＴ−１，ＣＤＴ−２ ドライブトランス、ＰＩＴ 絶縁コンバータトランス、Ｃ１ 一次側直列共振コンデンサ、Ｃｐ１，Ｃｐ２ 部分共振コンデンサ、Ｎ１ 一次巻線（絶縁コンバータトランス）、Ｎ１１，Ｎ２１ 一次巻線（ドライブトランス）、Ｎ１２，Ｎ２２ 二次巻線（ドライブトランス）、Ｃ３Ａ，Ｃ３Ｂ コンデンサ、Ｒ３Ａ，Ｒ３Ｂ 抵抗、Ｒ１１，Ｒ２１，Ｒ３１，Ｒ４１ ゲート抵抗、Ｒ１２，Ｒ２２，Ｒ３２，Ｒ４２ ゲート−ソース間抵抗、Ｒ４，Ｒ５，Ｒ６ 分圧抵抗、ＺＤ１ ツェナーダイオード、Ｑ５，Ｑ１０ トランジスタ、ＲＬ３ リレー、Ｓ１ リレースイッチ
Claims (3)
- 入力された商用交流電源の等倍に対応するレベルの整流平滑電圧を生成する整流平滑電圧生成手段と、
上記整流平滑電圧を直流入力電圧として入力してスイッチング動作を行うものとされ、ハイサイドのスイッチング素子と、ローサイドのスイッチング素子とをハーフブリッジ結合して形成される第１のハーフブリッジ回路と、第２のハーフブリッジ回路を備え、これら第１のハーフブリッジ回路と第２のハーフブリッジ回路とを、直流入力電圧と一次側アース間に対して並列に接続することで形成される、フルブリッジ結合のスイッチング手段と、
上記各スイッチング素子をスイッチング駆動するスイッチング駆動手段と、
少なくとも、上記スイッチング手段のスイッチング動作により得られるスイッチング出力が供給される一次巻線と、該一次巻線に得られたスイッチング出力としての交番電圧が励起される二次巻線とを巻装して形成される絶縁コンバータトランスと、
少なくとも、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、上記一次巻線に直列接続された一次側直列共振コンデンサのキャパシタンスとによって形成され、上記スイッチング手段の動作を電流共振形とする一次側直列共振回路と、
上記各ハーフブリッジ回路を形成する２つのスイッチング素子のうち、一方のスイッチング素子に対して並列接続された部分電圧共振コンデンサのキャパシタンスと、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、上記各スイッチング素子がターンオン及びターンオフするタイミングに応じてのみ電圧共振動作が得られる一次側部分電圧共振回路と、
上記絶縁コンバータトランスの二次巻線に得られる交番電圧を入力して、整流動作を行うことで二次側直流出力電圧を生成するように構成された直流出力電圧生成手段と、
上記二次側直流出力電圧のレベルに応じて上記スイッチング駆動手段を制御して、上記スイッチング手段のスイッチング周波数を可変することで、二次側直流出力電圧に対する定電圧制御を行うように構成された定電圧制御手段と、
上記商用交流電源のレベルに応じて、上記スイッチング手段のスイッチング動作を、フルブリッジ結合されたスイッチング素子によりオン／オフ動作を行うフルブリッジ動作と、ハーフブリッジ結合されたスイッチング素子によりオン／オフ動作を行うハーフブリッジ動作とに切り換える切換制御手段とを備え、
上記スイッチング駆動手段は、
上記各スイッチング素子をスイッチング駆動するためのドライブ信号として、互いに１８０°の位相差を有するとされる波形による、所要の周波数に応じた第１のドライブ信号と第２のドライブ信号を生成して出力するドライブ信号生成回路と、
上記第１のドライブ信号に基づいて、上記第１のハーフブリッジ回路のハイサイドのスイッチング素子と、上記第２のハーフブリッジ回路のローサイドのスイッチング素子が同じオン／オフタイミングとなるようにスイッチング駆動する、第１の駆動回路と、
上記第２のドライブ信号に基づいて、上記第１のハーフブリッジ回路のローサイドのスイッチング素子と、上記第２のハーフブリッジ回路のハイサイドのスイッチング素子が同じオン／オフタイミングとなるようにスイッチング駆動する、第２の駆動回路とを備える、
ことを特徴とするスイッチング電源回路。 - 上記切換制御手段は、
上記第２の駆動回路から上記第２のハーフブリッジ回路のハイサイドのスイッチング素子に対して供給されるドライブ信号を停止させることによって、上記第１のハーフブリッジ回路と、上記第２のハーフブリッジ回路のローサイドのスイッチング素子によるスイッチング動作となるように制御することで、上記ハーフブリッジ動作とするように構成されている、
ことを特徴とする請求項１に記載のスイッチング電源回路。 - 上記切換制御手段は、
上記第２の駆動回路から上記第２のハーフブリッジ回路のハイサイドのスイッチング素子に対して供給されるべきドライブ信号を停止させると共に、上記第１のハーフブリッジ回路のスイッチング出力のみが上記一次側直列共振回路に対して供給されるように回路の切り換えを行って、上記第１のハーフブリッジ回路によるスイッチング動作となるように制御することで、上記ハーフブリッジ動作とするように構成されている、
ことを特徴とする請求項１に記載のスイッチング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002273032A JP4240968B2 (ja) | 2002-09-19 | 2002-09-19 | スイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002273032A JP4240968B2 (ja) | 2002-09-19 | 2002-09-19 | スイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004112925A true JP2004112925A (ja) | 2004-04-08 |
| JP4240968B2 JP4240968B2 (ja) | 2009-03-18 |
Family
ID=32269896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002273032A Expired - Fee Related JP4240968B2 (ja) | 2002-09-19 | 2002-09-19 | スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4240968B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006180599A (ja) * | 2004-12-21 | 2006-07-06 | Toshiba Corp | 電源装置 |
| JP2011010387A (ja) * | 2009-06-23 | 2011-01-13 | Diamond Electric Mfg Co Ltd | フルブリッジ型電力変換回路及びフルブリッジ型ｄｃ−ｄｃコンバータ |
| CN112688556A (zh) * | 2020-12-15 | 2021-04-20 | 陕西理工大学 | 一种开关电源系统及开关电源系统供电方法 |
| CN116232067A (zh) * | 2023-05-09 | 2023-06-06 | 深圳市恒运昌真空技术有限公司 | 一种多结构变换器及其控制方法 |
-
2002
- 2002-09-19 JP JP2002273032A patent/JP4240968B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006180599A (ja) * | 2004-12-21 | 2006-07-06 | Toshiba Corp | 電源装置 |
| JP4619769B2 (ja) * | 2004-12-21 | 2011-01-26 | 株式会社東芝 | 電源装置 |
| JP2011010387A (ja) * | 2009-06-23 | 2011-01-13 | Diamond Electric Mfg Co Ltd | フルブリッジ型電力変換回路及びフルブリッジ型ｄｃ−ｄｃコンバータ |
| CN112688556A (zh) * | 2020-12-15 | 2021-04-20 | 陕西理工大学 | 一种开关电源系统及开关电源系统供电方法 |
| CN116232067A (zh) * | 2023-05-09 | 2023-06-06 | 深圳市恒运昌真空技术有限公司 | 一种多结构变换器及其控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4240968B2 (ja) | 2009-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4735072B2 (ja) | スイッチング電源装置 | |
| JP5034568B2 (ja) | スイッチング電源装置 | |
| US9071148B2 (en) | Switching control circuit and switching power supply apparatus including standby mode setting mechanism | |
| KR101602474B1 (ko) | 보호 회로, 이를 포함하는 공진형 컨버터 및 그 보호 방법 | |
| JP4099593B2 (ja) | スイッチング電源回路 | |
| KR20070037384A (ko) | 스위칭 전원 회로 | |
| US6388902B1 (en) | Switching power supply circuit | |
| US9912241B2 (en) | System and method for a cascode switch | |
| EP2442435B1 (en) | AC-DC converter | |
| JP2004242491A (ja) | スイッチング電源回路 | |
| JP4240968B2 (ja) | スイッチング電源回路 | |
| JP2005073335A (ja) | スイッチング電源回路 | |
| JP2007104880A (ja) | スイッチング電源回路 | |
| JP2004112926A (ja) | スイッチング電源回路 | |
| JP2005073403A (ja) | 突入電流抑制回路 | |
| JP2008245444A (ja) | スイッチング電源装置 | |
| JP2005168080A (ja) | スイッチング電源回路 | |
| JP4367611B2 (ja) | スイッチング電源回路 | |
| JP2004072918A (ja) | スイッチング電源回路 | |
| JP2004048965A (ja) | スイッチング電源装置 | |
| JP2004040901A (ja) | 絶縁型電源装置 | |
| JP2006149016A (ja) | スイッチング電源回路 | |
| JP2005168079A (ja) | スイッチング電源回路 | |
| JP2006129635A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2002345236A (ja) | スイッチング電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080716 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |