JP4533654B2 - 電源装置 - Google Patents

電源装置 Download PDF

Info

Publication number
JP4533654B2
JP4533654B2 JP2004109710A JP2004109710A JP4533654B2 JP 4533654 B2 JP4533654 B2 JP 4533654B2 JP 2004109710 A JP2004109710 A JP 2004109710A JP 2004109710 A JP2004109710 A JP 2004109710A JP 4533654 B2 JP4533654 B2 JP 4533654B2
Authority
JP
Japan
Prior art keywords
switching
period
power supply
transformer
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004109710A
Other languages
English (en)
Other versions
JP2005295731A (ja
Inventor
仁浩 西嶋
Original Assignee
有限会社大分Tlo
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 有限会社大分Tlo filed Critical 有限会社大分Tlo
Priority to JP2004109710A priority Critical patent/JP4533654B2/ja
Publication of JP2005295731A publication Critical patent/JP2005295731A/ja
Application granted granted Critical
Publication of JP4533654B2 publication Critical patent/JP4533654B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、電源装置に関し、より詳しくは、低出力電流リップル特性と高速負荷応答特性を実現するための技術に関する。
ディジタルICの高性能化・高クロック化が進むに連れて、ICの駆動電圧は低下し、逆に、消費電流は増加の一途を辿っている。これに伴い、IC用のスイッチング電源には、瞬間的な大電流変動に高速応答することが求められており、応答が遅ければ、遅延期間中の電力補償のために大容量で低内部等価直列抵抗(以下ESRとも言う)の出力平滑コンデンサが必要となるため、電源の大型化に繋がってしまう。しかし、応答特性を高めるために、出力平滑用のL−Cフィルタ(インダクタと出力平滑コンデンサによるフィルタ)を小さくすると、出力平滑コンデンサに三角波状の大電流リップル(無駄な交流成分)が流れ、本来の役割である出力平滑特性が悪化する。一方、応答を高めるために、スイッチ素子のスイッチング周波数を高めた場合、スイッチング動作に伴う電力損失が増加するため限界がある。
そこで、これらの問題を解決するために、多相方式の電源が一般的に用いられる。これは、従来の電源回路を複数個並列につないで、それぞれの位相をずらして駆動させるという方式である。これにより、各電源から生成される多相の三角波電流波形が出力端で足しあわされ、出力電流リップルが低減される。また、相数に比例して等価的なスイッチング周波数が高まるので、応答特性が改善される。したがって、出力平滑コンデンサへの負担が大幅に軽くなり、コンデンサの小型化が可能となる。
USP 4,713,742(2相式非絶縁形降圧コンバータ)
しかし、上記した多相方式では、相数に比例して部品点数が増加するため、高コスト化は避けられない問題となる。
本発明に係わる電源装置は、正側端子、負側端子、及び中間点の少なくとも3つの端子を持つ電源部と、前記電源部の正負端子に直列接続された第1及び第2のスイッチ素子からなるスイッチング部と、前記電源部の中間点と前記スイッチング部の中間点との間に1次巻線が直列接続された第1及び第2のトランスからなるトランス部と、前記第1のトランスの2次巻線に接続された第1の整流素子と、前記第2のトランスの2次巻線に接続された第2の整流素子と、前記第1及び第2の整流素子の接続点と前記トランス部の2次巻線の接続点との間に接続された第1の出力平滑コンデンサと、前記スイッチング部のスイッチングを制御する制御部と、を有し、前記制御部は、第1の期間として、前記スイッチング部の第1のスイッチ素子のみをオンさせ、第2の期間として、前記スイッチング部の第1及び第2のスイッチ素子を両方ともオフさせ、第3の期間として、前記スイッチング部の第2のスイッチ素子のみをオンさせ、第4の期間として、前記スイッチング部の第1及び第2のスイッチ素子を両方ともオフさせる制御を繰り返し行い、前記第1の期間において、前記第1の整流素子のみを導通させ、前記第2の期間において、前記第1及び第2の整流素子を導通させ、前記第3の期間において、前記第2の整流素子のみを導通させ、前記第4の期間において、前記第1及び第2の整流素子を導通させることにより、前記第1及び第2のトランスの励磁インダクタンス成分に、2相の三角波電流波形を誘導し、前記2相の三角波電流波形が、前記第1及び第2の整流素子によって足しあわされ、さらに、前記第1の出力平滑コンデンサによって平滑されることにより、直流電圧を負荷に供給するものである。
なお、前記電源部として、図1に示すように、入力直流電源Viと、前記電源と直列接続された第1及び第2の入力平滑コンデンサCiaとCibを用いてもよい。
また、前記電源部として、図15に示すように、入力直流電源Viと、前記電源の負側端子に一端が接続され、前記トランス部の一端に他端が接続された、第1の入力平滑コンデンサCiを用いてもよい。
また、前記電源部として、図16に示すように、入力直流電源Viと、前記電源の正側端子に一端が接続され、前記トランス部の一端に他端が接続された、第1の入力平滑コンデンサCiを用いてもよい。
また、前記第1の整流素子を第3のスイッチ素子に変換し、前記第2の整流素子を第4のスイッチ素子に変換してもよい。この際、前記制御部は、前記第3のスイッチ素子を前記第1のスイッチ素子と交互にスイッチングさせ、前記第4のスイッチ素子を前記第2のスイッチ素子と交互にスイッチングさせるようにしてもよい。
また、前記電源装置の2相の励磁電流波形が正負に振れるようにし、前記第1のスイッチ素子と前記第3のスイッチ素子のスイッチング転換時に、両方のスイッチがオフとなるデッドタイム期間を作り、同様に、前記第2のスイッチ素子と前記第4のスイッチ素子のスイッチング転換時に、両方のスイッチがオフとなるデッドタイム期間を作るようにしてもよい。これにより零電圧ソフトスイッチングが実現できる。
本発明の電源装置(コンバータ)は、少ない部品数で従来型の2相式の絶縁形コンバータと同様の特性が得られるものであり、回路構成としては、ハーフブリッジ結合方式によるコンバータのトランスを2分割にし、且つ、出力平滑用インダクタを除去した前記の如く簡単な構成である。出力平滑インダクタの代わりには、各トランスの励磁インダクタンス成分が利用され、これらの励磁インダクタンス成分に誘導される2相の三角波電流波形を2次側整流回路によって足し合わすことで、低出力電流リップル特性と高速負荷応答特性を実現し、これにより出力平滑コンデンサの小容量化が可能となる。
発明を実施するための最良の形態を次の実施例と共に詳細に説明する。
図1に本発明の第1の実施例を示す。本例電源装置は、入力直流電源Viと、入力平滑コンデンサCia及びCibと、MOSFETであるスイッチ素子Sia及びSibと、1次巻線と2次巻線との極性が逆になっているトランスTaとTbと、整流素子であるダイオードDoa及びDobと、出力平滑コンデンサCoと、負荷Rとを含む。また、制御部は、PWM(Pulse Width Modulator)と、ドライバとを含む。
入力直流電源Viの正側端子は、入力平滑コンデンサCiaの一端と接続されており、他端は、入力平滑コンデンサCibの一端と接続されている。入力平滑コンデンサCibの他端は、入力直流電源Viの負側端子に接続されている。スイッチ素子Siaのドレインは、入力直流電源Viの正側端子に接続されており、スイッチ素子Siaのソースは、スイッチ素子Sibのドレインと接続されている。スイッチ素子Sibのソースは、入力直流電源Viの負側端子に接続されている。トランスTaの一端は、入力平滑コンデンサCia及びCibの接続点に接続され、他端は、トランスTbの一端と接続される。トランスTbの他端は、スイッチ素子Sia及びSibの接続点に接続される。
トランスTaの2次巻線の一端は、ダイオードDoaのアノードに接続されている。ダイオードDoaのカソードは、負荷Rの正極端子と出力平滑コンデンサCoの一端とダイオードDobのカソードと接続されている。トランスTaの2次巻線の他端は、負荷Rの負極端子と出力平滑コンデンサCoの他端とに接続されている。トランスTbの2次巻線の一端は、ダイオードDobのアノードに接続されている。ダイオードDobのカソードは、負荷Rの正極端子に接続されている。トランスTbの2次巻線の他端は、トランスTaの2次巻線の他端に接続されている。
Figure 0004533654
本実施例における回路動作を説明するために、図2に示す等価回路を用いる。ここで、各トランスの励磁インダクタンス成分はLia、Libとし、Ta、Tbは理想トランスとする。また、トランスの1次巻線と2次巻線との巻数比をn:1とする。
なお、スイッチ素子Siaのドレイン・ソース間電圧をVSiaとし、ドレイン・ソース間電流をisiaとする。同様に、スイッチ素子Sibのドレイン・ソース間電圧をVsibとし、ドレイン・ソース間電流をisibとする。トランスTaの1次巻線電圧をVTiaとし、1次巻線を流れる電流をiTiaとする。また、トランスTaの励磁インダクタンス成分Liaを流れる電流をiLiaとする。同様に、トランスTbの1次巻線電圧をVTibとし、1次巻線を流れる電流をiTibとし、励磁インダクタンス成分Libを流れる励磁電流をiLibとする。ダイオードDoaを流れる励磁電流をiDoaとし、ダイオードDobを流れる電流をiDobとする。負荷側へ流れる電流、つまり出力平滑コンデンサCoに流れ込む電流をioabとする。負荷Rの出力電圧をVoとする。
本回路は、図3〜図5の等価回路に示す3つのスイッチングモードを有し、図6の回路各部の電圧電流波形に示す様に、a〜dの電流動作モードを繰り返す。
先ず、電流動作モードaでは、図3に示す等価回路のように、スイッチ素子Siaがオン、Sibがオフとなり、2つのトランスが入力平滑コンデンサCiaと連結される。この期間において、トランスTaではダイオードDoaが逆バイアスされるため、2次巻線には電流が流れない。したがって、トランスTaの励磁インダクタンス成分Liaにエネルギーが蓄積される。一方、トランスTbではダイオードDobが順方向となるため、トランスTbを通して出力平滑コンデンサCoと負荷Rへエネルギーが供給される。なお、トランスTbの1次巻線に流れる電流iTiaは、トランスTaの励磁電流iLiaとトランスTbの励磁インダクタンス成分Libから放出される電流iLibの和となる。したがって、トランスTbの2次巻線から負荷側へ供給される電流ioabは、これらの励磁電流の和をトランスの巻数比nで割った値
Figure 0004533654
となる。
電流動作モードbでは、図4に示す等価回路のように、両方のスイッチ素子Sia、Sibがオフとなり、各トランスの励磁エネルギーが各トランスの2次巻線を通して負荷へ放出される。したがって、負荷側へ供給される電流ioabは、電流動作モードaの式(1)と同じく、励磁電流の和をトランスの巻数比nで割った値となる。
電流動作モードcでは、図5の等価回路に示すように、スイッチ素子Siaがオフ、Sibはオンとなり、電流動作モードaと逆相の動作をする。つまり、2つのトランスが入力平滑コンデンサCibと連結され、トランスTaを通して負荷Rへエネルギーが供給される。したがって、このモードにおいても、負荷側へ供給される電流ioabは、式(1)と同じとなる。
電流動作モードdでは、電流動作モードbと同様に、両方のスイッチ素子Sia、Sibがオフとなり、各トランスの励磁エネルギーが各トランスを通して負荷側へ放出される。したがって、このモードにおいても、負荷側へ供給される電流ioabは、式(1)と同じである。
つまり、本コンバータから負荷側へ供給される電流ioabは、式(1)に示したように、常に両方のトランスの励磁電流の和をトランスの巻数比で割った値となる。
ところで、トランスTaの励磁電流iLiaは、図6の回路各部の電圧電流波形に示すように、電流動作モードaで増加、電流動作モードb〜dで減少を繰り返す三角波となり、一方、トランスTbの励磁電流iLibは、電流動作モードcで増加、電流動作モードd、a、bで減少を繰り返す、励磁電流iLibとは180°位相差の三角波となる。したがって、本コンバータから負荷側へ供給される電流ioabは、2相の三角波電流が足しあわされた波形となり、従来の2相式のコンバータと同様に低出力電流リップル特性と高速応答特性が得られる。
Figure 0004533654
Figure 0004533654
と表される。
Figure 0004533654
Figure 0004533654
と書き換えられる。
Figure 0004533654
Figure 0004533654
と表される。
定常状態において、励磁電流の増加量と減少量は等しいので、式(3)、(4)より、出力電圧Voは、
Figure 0004533654
ただし、D<0.5として表すことができる。
本実施の形態では、(5)式から明らかなように、時比率Dを調整することにより容易に出力電圧を調整可能となる。
スイッチング電源では通常、整流素子にダイオードを用いているが、この整流用ダイオードは、少なくとも0.5Vの順方向電圧降下が生じるため、低電圧電源においては、大幅に電力効率が低下してしまう。よって、低電圧出力の場合には、整流用ダイオードの代わりに半導体スイッチ素子を用い、トランスの2次巻線電圧波形に同期させてオン・オフさせる同期整流方式が有効である。この場合、FETのオン抵抗は数mΩと小さいため、電源効率
Figure 0004533654
また、同期整流を行うには、図8に示すように、各トランスに巻きつけた3次巻線を、各スイッチ素子SoaとSobのゲート・ソース間に取り付けて、トランスの2次巻線電圧波形に同期させてスイッチ素子SoaとSobをスイッチングさせてもよい。
図9の模式図に示すように、FETスイッチ素子Sia、Sib、Soa、Sobは、寄生容量Csia、Csib、Csoa、Csobを持つ。そのため、スイッチ素子がオフの期間中に寄生容量に蓄えられていたエネルギーが、スイッチがオンした瞬間に短絡電流として放電され、スイッチングサージと電力損失を生み出す。このスイッチング転換時の問題を解決するために、図7に示した回路にソフトスイッチングと呼ばれる技術を適用する。ソフトスイッチングを実現するには、図13に示すように、電流動作モードaと電流動作モードbの間に期間a'というスイッチ素子Sia及びSoaが両方ともオフとなる期間と、電流動作モードbと電流動作モードcの間に期間b'というスイッチ素子Sib及びSobが両方ともオフとなる期間と、電流動作モードcと電流動作モードdの間に期間c'というスイッチ素子Sib及びSobが両方ともオフとなる期間と、電流動作モードdと電流動作モードaの間に期間d'というスイッチ素子Sia及びSoaが両方ともオフとなる期間とを、デッドタイムとして設け、なおかつ、図13に示すようにトランスの三角波状の励磁電流iLia、とiLibが、常に正負に振れるように励磁インダクタンスを設定すれば、ソフトスイッチングが可能となる。
上記のように、本実施の形態では、特別な部品などを追加することなく、デッドタイム期間a'、b'、c'及びd'において上記のようなスイッチング状態を生成することで実現できる。
Figure 0004533654
図14に示した本実施の形態を評価するために、以下の回路パラメータで実験したところ、同期整流スイッチSoa、Sobを流れる電流波形は図の様になり、出力平滑コンデンサに流れ込む電流リップルが少ないことが分かる。入力直流電圧Vi = 48V、出力電圧Vo = 1.5V、入力平滑コンデンサCia、Cibの容量Cia、Cib = 22μF、出力平滑コンデンサCoの容量Co = 200μF、トランスTa及びTbの巻数比6:1、スイッチング周波fs = 100kHz。
前述のように、ディジタルICの高性能化・高クロック化が進むに連れて、ICの駆動電圧は低下し、逆に、消費電流は増加の一途を辿っている。これに伴い、IC用のスイッチング電源には、瞬間的な大電流変動に高速応答する特性が求められる。本発明は、前記手段とする低コストの簡易型コンバータ構成によって、該出力電流の瞬間的な変動にスイッチング電源の応答速度を同時に追随させるであり、この種産業に多大な貢献を呈するものである。
第1の実施の形態に係る回路図である。 第1の実施の形態に係る回路の等価回路を示す図である。 第1の実施の形態に係る回路の電流動作モードaにおける等価回路を示す図である。 第1の実施の形態に係る回路の電流動作モードb及びdにおける等価回路を示す図である。 第1の実施の形態に係る回路の電流動作モードcにおける等価回路を示す図である。 回路各部の電圧電流波形図である。 第2の実施の形態に係る回路図である。 第3の実施の形態に係る回路図である。 第2の実施の形態に係る回路のFETの寄生成分の模式図である。 第4の実施の形態に係る回路のソフトスイッチングを行う際の電流動作モードdにおける等価回路を示す図である。 第4の実施の形態に係る回路のソフトスイッチングを行う際のデッドタイム期間d'における等価回路を示す図である。 第4の実施の形態に係る回路のソフトスイッチングを行う際の電流動作モードaにおける等価回路を示す図である。 第4の実施の形態における回路各部の電圧電流波形図である。 第4の実施の形態に係る回路の2次側同期整流スイッチを流れる電流波形である。 第1の実施例の電源部の変形例1を示す回路図である。 第1の実施例の電源部の変形例2を示す回路図である。
符号の説明
Vi 入力直流電源
Sia、Sib、Soa、Sob スイッチ素子
Cia、Cib、Ci、Co コンデンサ
Ta、Tb トランス
Doa、Dob ダイオード
R 負荷

Claims (3)

  1. 正側端子、負側端子、及び中間点の少なくとも3つの端子を持つ電源部と、前記電源部の正負端子に直列接続された第1及び第2のスイッチ素子からなるスイッチング部と、前記電源部の中間点と前記スイッチング部の中間点との間に1次巻線が直列接続された第1及び第2のトランスからなるトランス部と、前記第1のトランスの2次巻線に接続された第1の整流素子と、前記第2のトランスの2次巻線に接続された第2の整流素子と、前記第1及び第2の整流素子の接続点と前記トランス部の2次巻線の接続点との間に接続された第1の出力平滑コンデンサと、前記スイッチング部のスイッチングを制御する制御部とからなる電源装置において、低出力電流リップル特性と高速負荷応答特性を得るため、前記制御部は、第1の期間において、前記スイッチング部の第1のスイッチ素子のみをオンさせ、第2の期間において、前記スイッチング部の第1及び第2のスイッチ素子を両方ともオフさせ、第3の期間において、前記スイッチング部の第2のスイッチ素子のみをオンさせ、第4の期間において、前記スイッチング部の第1及び第2のスイッチ素子を両方ともオフさせる制御を繰り返し行い、前記第1の期間において、前記第1の整流素子のみを導通させ、前記第2の期間において、前記第1及び第2の整流素子を導通させ、前記第3の期間において、前記第2の整流素子のみを導通させ、前記第4の期間において、前記第1及び第2の整流素子を導通させることにより、前記第1及び第2のトランスの励磁インダクタンス成分に、2相の三角波電流波形を誘導し、前記2相の三角波電流波形が前記第1及び第2の整流素子によって足しあわされ、さらに、前記第1の出力平滑コンデンサによって平滑されることにより、直流電圧を負荷に供給することを特徴とする電源装置。
  2. 正側端子、負側端子、及び中間点の少なくとも3つの端子を持つ電源部と、前記電源部の正負端子に直列接続された第1及び第2のスイッチ素子からなるスイッチング部と、前記電源部の中間点と前記スイッチング部の中間点との間に1次巻線が直列接続された第1及び第2のトランスからなるトランス部と、前記第1のトランスの2次巻線に接続された第3のスイッチ素子と、前記第2のトランスの2次巻線に接続された第4のスイッチ素子と、前記第3及び第4のスイッチ素子の接続点と前記トランス部の2次巻線の接続点との間に接続された第1の出力平滑コンデンサと、前記スイッチング部のスイッチングを制御する制御部からなる電源装置において、低出力電流リップル特性と高速負荷応答特性を得るため、前記制御部は、第1の期間において、前記第1と第4のスイッチ素子のみをオンにし、第2の期間において、前記第3と第4のスイッチ素子のみをオンにし、第3の期間において、前記第2と第3のスイッチ素子のみをオンさせ、第4の期間において、前記第3と第4のスイッチ素子のみをオンさせる制御を繰り返し行って、前記第1及び第2のトランスの励磁インダクタンス成分に、2相の三角波電流波形を誘導し、前記2相の三角波電流波形を、前記第3及び第4のスイッチ素子によって足しあわせ、さらに、前記第1の出力平滑コンデンサによって平滑して、直流電圧を負荷に供給することを特徴とする電源装置。
  3. 制御部は、電源装置の2相の励磁電流波形を正負に振らせ、前記第1のスイッチ素子と前記第3のスイッチ素子のスイッチング転換時に、両方のスイッチがオフとなるデッドタイム期間を作り、同様に、前記第2のスイッチ素子と前記第4のスイッチ素子のスイッチング転換時に、両方のスイッチがオフとなるデッドタイム期間を作ることで、零電圧ソフトスイッチングを行うことを特徴とする請求項2記載の電源装置。」
JP2004109710A 2004-04-02 2004-04-02 電源装置 Expired - Fee Related JP4533654B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004109710A JP4533654B2 (ja) 2004-04-02 2004-04-02 電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004109710A JP4533654B2 (ja) 2004-04-02 2004-04-02 電源装置

Publications (2)

Publication Number Publication Date
JP2005295731A JP2005295731A (ja) 2005-10-20
JP4533654B2 true JP4533654B2 (ja) 2010-09-01

Family

ID=35328050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004109710A Expired - Fee Related JP4533654B2 (ja) 2004-04-02 2004-04-02 電源装置

Country Status (1)

Country Link
JP (1) JP4533654B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940227B1 (ko) 2008-07-04 2010-02-04 삼성전기주식회사 전류 스트레스를 개선한 위상 천이 풀 브릿지 컨버터
JP5151900B2 (ja) * 2008-10-21 2013-02-27 株式会社デンソー 電力変換装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5944872B2 (ja) * 1977-11-18 1984-11-01 東光株式会社 電力制御回路
JP2001309580A (ja) * 2000-04-25 2001-11-02 Matsushita Electric Works Ltd 非接触電力伝達装置
JP2003079142A (ja) * 2001-08-31 2003-03-14 Shindengen Electric Mfg Co Ltd スイッチング電源装置およびこのスイッチング電源装置に設けるトランス
JP2003158873A (ja) * 2001-11-20 2003-05-30 Tdk Corp スイッチング電源装置
WO2004027968A1 (en) * 2002-09-20 2004-04-01 Coutant Lambda Limited Multi-resonant dc-dc converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5944872B2 (ja) * 1977-11-18 1984-11-01 東光株式会社 電力制御回路
JP2001309580A (ja) * 2000-04-25 2001-11-02 Matsushita Electric Works Ltd 非接触電力伝達装置
JP2003079142A (ja) * 2001-08-31 2003-03-14 Shindengen Electric Mfg Co Ltd スイッチング電源装置およびこのスイッチング電源装置に設けるトランス
JP2003158873A (ja) * 2001-11-20 2003-05-30 Tdk Corp スイッチング電源装置
WO2004027968A1 (en) * 2002-09-20 2004-04-01 Coutant Lambda Limited Multi-resonant dc-dc converter

Also Published As

Publication number Publication date
JP2005295731A (ja) 2005-10-20

Similar Documents

Publication Publication Date Title
JP6722353B2 (ja) Dc/dcコンバータ
JP4427667B2 (ja) 多相式のスイッチングコンバータとその制御方法
US7307857B2 (en) Non-isolated DC-DC converters with direct primary to load current
US8350540B2 (en) Storageless step-down switching DC-DC converter
EP2421137A1 (en) Switching power supply unit
JP4439979B2 (ja) 電源装置
JP2007166887A (ja) Dc/dcコンバータの制御方法
JP5642621B2 (ja) スイッチング電源装置
JP4543174B2 (ja) タップインダクタ降圧形コンバータ
JP2005051995A (ja) Dc−dcコンバータ
JP3574849B2 (ja) Dc−dcコンバータ装置
JP4619769B2 (ja) 電源装置
JP4533654B2 (ja) 電源装置
JP2001309646A (ja) スイッチング電源装置
JP6829220B2 (ja) スイッチング電源装置及びその制御方法
JP2007037219A (ja) 分散化電源装置
JP2003092876A (ja) スイッチング電源装置
EP4030608A1 (en) Buck voltage regulator device
JP6485366B2 (ja) 位相シフト方式フルブリッジ型電源回路
JPH1118426A (ja) スイッチング電源回路
KR101681934B1 (ko) 반전, 비반전, 매트릭스 컨버터 기능을 갖는 단상 pwm ac-ac 컨버터 및 그 구동방법
JP4383946B2 (ja) 電源装置
JP2004166420A (ja) 多出力スイッチング電源装置
JP2005020948A (ja) Dc−dcコンバータ
JP2022158992A (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees