JP2005051995A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】小型軽量化及びスイッチング素子数低減が可能で、そのうえ優れた効率と小さい入力電流のリップル成分を有し入力側平滑コンデンサの小容量化も可能な２トランス型ＤＣ−ＤＣコンバータを提供すること。
【解決手段】インバータをなす一次側の交直変換回路から給電されるコイルＷ１、Ｗ４、コイルＷ２、Ｗ５と、同期整流回路をなす二次側に接続されるコイルＷ３、Ｗ６とをもち、コイルＷ１、Ｗ２、Ｗ３はトランスＴ１を、コイルＷ４、Ｗ５、Ｗ６はトランスＴ２を構成するＤＣーＤＣコンバータにおいて、コイルＷ１、Ｗ２、Ｗ３が巻かれたポール部１０１１、１０２１と、コイルＷ４、Ｗ５、Ｗ６が巻かれたポール部１０１３、１０２３とを、共通の磁路をなすポール部１０１３、１０２３、１０１３’、１０２３’と天板部１０２０と底板部１０１０とで磁気的に短絡する。実質的に２つのトランスを合体させるため、小型軽量化を実現することができる。
【選択図】図１５

Description

本発明は、ＤＣ−ＤＣコンバータの改良に関する。

トランスを用いるトランス式ＤＣ−ＤＣコンバータは入出力を完全に電気絶縁可能であるため広範に用いられている。このトランス式ＤＣ−ＤＣコンバータにおいて、２個のトランスをもつＤＣーＤＣコンバータが種々知られている。

下記の特許文献１は、本質的に通常の１トランス方式のＤＣ−ＤＣコンバータを並列に接続して相補動作させるＤＣーＤＣコンバータを提案している。このＤＣーＤＣコンバータでは、二つのトランスが交互に電流出力するため出力側チョークコイルを用いなくても小容量の平滑コンデンサだけでリップルを低減することが可能となる。

下記の特許文献２は、図９に示す形式のＤＣーＤＣコンバータを提案している。このＤＣーＤＣコンバータでは、トランスＴ１、T２の一次コイルW２、W５は、スイッチング素子Ｑ１を通じて入力直流電源２から給電される。一次コイルＷ２、Ｗ５と並列にコンデンサC２とスイッチング素子Ｑ２とを直列してなるクランプ回路が接続されている。DはMOSトランジスタであるスイッチング素子Ｑ１、Ｑ２の寄生（内蔵）ダイオードである。トランスＴ１、T２の二次コイルW３、W６の電圧は、通常の同期整流回路１００により交互に整流されて出力される。スイッチング素子Ｑ１〜Ｑ４はPWM制御されて出力電圧Voを一定化する。スイッチング素子Ｑ１、Ｑ２は交互に（相補的に）断続される。図９のＤＣ−ＤＣコンバータの動作を以下に簡単に説明する。

（モード１）
スイッチング素子Ｑ１をオンすると、一次コイルＷ２、Ｗ５には入力直流電圧が印加される。スイッチング素子Ｑ２はオフしているとする。入力端から一次コイルＷ２、Ｗ５に電流ｉ１が流れ、コンデンサＣ１は放電する。一次コイルＷ２、Ｗ５に流れる電流は一次コイルＷ２、Ｗ５のインダクタンスにより時間とともに増大し、二次コイルW３、W６にはドット側の端子がプラスとなる電圧が発生し、スイッチング素子Ｑ３のオンにより二次コイルＷ６から電流ｉ３が出力され、磁気エネルギーがトランスＴ１のコアに蓄積される。

（モード２）
次に、スイッチング素子Ｑ１をオフすると、トランスＴ１の蓄積エネルギーにより接続点４０の電位は急上昇し、コンデンサＣ２は、トランスＴ１の蓄積エネルギーを消滅させるべくスイッチング素子Ｑ２の寄生ダイオードDを通じて充電される。

（モード３）
次に、スイッチング素子Ｑ２をオンすると、トランスＴ１の蓄積エネルギーによりスイッチング素子Ｑ２を通じてコンデンサＣ２は更に良好に充電される。この動作の終了後、コンデンサＣ２の蓄電電圧により、コンデンサＣ２は、スイッチング素子Ｑ２を通じて一次コイルＷ５、Ｗ２に放電方向に電流を流し、コンデンサＣ２は放電される。この電流は時間とともに増加し、一次コイルＷ２、Ｗ５の無ドット側の端子にプラス電圧が発生し、スイッチング素子Ｑ４のオンにより一次コイルＷ３から電流が出力されるとともに、トランスＴ２には磁気エネルギーが蓄積される。

（モード４）
次に、スイッチング素子Ｑ２をオフすると、トランスＴ２の蓄積エネルギーにより接続点４０の電位は急低下し、トランスＴ２の蓄積エネルギーを消滅させるべく、一次コイルＷ５は入力端、スイッチング素子Ｑ１の寄生ダイオードＤを通じて電流を流し、コンデンサＣ１は充電される。

（モード１）
スイッチング素子Ｑ１をオンすると、トランスＴ２の蓄積エネルギーによりコンデンサＣ１は更に充電される。この動作の終了後、この動作サイクルが終了し、最初に戻る。
特開２００３−１０２１７５号公報 USP５２９１３８２

しかしながら、上記した公報のＤＣーＤＣコンバータは、チョークコイルを省略できるがトランスが２個必要となるうえ、多数のスイッチング素子が必要となるため、回路規模、重量、スイッチング損失及び鉄損の増大、製造コストの増加が実用上の欠点となっていた。

更に、上記説明した図９に示すＤＣーＤＣコンバータでは、トランスから入力直流電源２側へ逆方向電流が流れ出すため入力電流のリップル成分が大きいという問題があった。

このため、入力直流電源２の電流変化を抑止するべく、入力直流電源２と並列に接続される入力側平滑コンデンサC1を大容量化せざるを得ない。しかし、高耐圧の大容量コンデンサは体格が大型となり高価でもあるため、装置の大型化と高コスト化を招く。また、入力直流電源２とＤＣ−ＤＣコンバータとを接続するラインが放射する電磁波ノイズのシールドも問題となる。更に、電流のリップル成分が大きいということは入力電流の実効値が大きくなるため、損失及び発熱が増大するという欠点もあった。また更に、トランスが直流電流成分により偏磁されるためトランスの大型化を招いた。

本発明は、上記問題点に鑑みなされたものであり、小型軽量化及びスイッチング素子数低減が可能で、そのうえ優れた効率と小さい入力電流のリップル成分を有し入力側平滑コンデンサの小容量化も可能なＤＣーＤＣコンバータを提供することをその目的としている。また、この発明は、性能に優れたＤＣーＤＣコンバータを提供することをその目的としている。

なお、請求項及びこの発明の開示の記載において、発明の各構成要素に付した符号は理解を容易化するためになされたものに過ぎず、対応する符号をもつ実施例の構成要素に限定されないことはもちろんである。

本発明のＤＣーＤＣコンバータは、コイルＷ１、Ｗ２、Ｗ３をもつトランスＴ１と、コイルＷ４、Ｗ５、Ｗ６をもつトランスＴ２とを有するとともに、コイルＷ１、Ｗ４は直列接続されて第１コイル対を構成し、コイルＷ２、Ｗ５は直列接続されて第２コイル対を構成する磁気回路と、所定の直流電源電圧で運用される第一電圧系統１０００に接続される交直変換回路１１と、前記第一電圧系統１０００と異なる直流電源電圧で運用される第二電圧系統２０００に交直変換回路２１と、第一電圧系統１０００と第二電圧系統２０００との間の電力伝送を制御するコントローラとを備え、前記第１コイル対と直列接続されて前記第一電圧系統１０００と閉回路を構成する主スイッチＱ１と、前記第２コイル対と直列接続されて前記主スイッチＱ１と閉回路を構成するコンデンサＣ１と、前記コンデンサＣ１と前記第２コイル対との接続点と、前記主スイッチＱ１と前記第２コイル対及び第１コイル対との接続点とを接続して前記主スイッチＱ１のオフ時に前記主スイッチＱ１を流れていた電流をバイパスするクランプ回路とを有し、前記コントローラは、前記主スイッチＱ１を所定周期、所定オン・デューティ比で駆動することを特徴としている。

すなわち、本発明のＤＣーＤＣコンバータは、図９に示す従来のＤＣーＤＣコンバータにおいて、第１コイル対（一次コイルＷ１、Ｗ４）を追加し、更に、第一電圧系統１０００が第１コイル対（一次コイルＷ１、Ｗ４）を通じて、主スイッチＱ１と第２コイル対（一次コイルＷ２、Ｗ５）との接続点に給電する回路構成を採用している。なお、各スイッチの制御はＰＷＭ制御の他、公知の種々のパルス制御方式を採用することができる。

クランプ回路としては、主スイッチＱ１オフ時のサージ電圧を吸収する各種公知のものを採用することができる。主スイッチＱ１としては双方向通電可能なＭＯＳトランジスタが好適である。本明細書で言う交直変換回路とは、入力される交流電力（直流電力成分を含んでいてもよい）を直流電力に変換したり、又は、入力される直流電力（交流電力成分を含んでいてもよい）を交流電力に変換する回路を言う。

交直変換回路２１としては、通常の同期整流回路やダイオード整流回路を用いることができ、同期整流回路をインバータ動作させて第二電圧系統２０００から第一電圧系統１０００への送電を行うこともできる。

このようにすれば、以下に説明するように、小型軽量化、スイッチング素子数低減、効率向上、入力電流と出力電流のリップル成分の低減が可能なＤＣーＤＣコンバータを実現することができる。

態様１では、前記クランプ回路は、直列に接続されたコンデンサＣ２及び副スイッチＱ２とにより構成され、前記コントローラは、前記主スイッチＱ１をオフし、前記副スイッチＱ２をオンする第一モードと、前記主スイッチＱ１をオンし、前記副スイッチＱ２をオフする第二モードとを交互に実施する。このようにすれば、クランプ電力を有効に再利用することができる。

好適態様において、前記第１コイル対は、前記第一電圧系統１０００を送電側、前記第二電圧系統２０００を受電側とする場合に、前記第一電圧系統１０００から前記交直変換回路１１側へ一方向へとぎれることなく電流を流す。このようにすれば、従来のＤＣーＤＣコンバータのようにＤＣ−ＤＣコンバータから入力直流電源である第一電圧系統１０００への電流逆流を格段に低減することができるので、大型の平滑コンデンサの省略又は小型化が可能となる。

態様２では、前記交直変換回路２１は、一端が前記第二電圧系統２０００の一端に接続され、他端が前記コイルＷ６を通じて前記第二電圧系統２０００の他端に接続されるスイッチング素子Ｑ３と、一端が前記第二電圧系統２０００の一端に接続され、他端が前記コイルＷ３を通じて前記第二電圧系統２０００の他端に接続されるスイッチング素子Ｑ４とを備え、前記コントローラは、前記主スイッチＱ１と前記スイッチング素子Ｑ３又はＱ４の一方とを同期オンし、前記副スイッチＱ２と前記スイッチング素子Ｑ４又はＱ３の他方とを同期オンする。このようにすれば、交直変換回路２１をいわゆる同期整流回路で構成することができるので、損失を減らすことができる。なお、ここでいう同期オンとは同時にオンする場合の他、一方がオンした後、所定時間後、他方がオンする場合も含む。なお、この同期整流回路をダイオード整流回路としてもよいことは当然である。

好適な態様において、前記コントローラは、主スイッチＱ１のオン・デューティ比の変更を所定範囲内に規制することにより、前記同期整流回路の出力電流のリップル成分を所定値レベル未満とする。このようにすれば、チョークコイルを用いることなく出力電流のリップル成分を低減することができる。

好適な態様において、前記第一電圧系統１０００を高電圧側、第二電圧系統２０００を低電圧側とする。これにより、高電圧の第一電圧系統１０００から低電圧の第二電圧系統２０００への降圧送電、又は、低電圧の第二電圧系統２０００から高電圧の第一電圧系統１０への昇圧送電を行うことができる。

好適な態様において、前記第一電圧系統１０００を低電圧側、第二電圧系統２０００を高電圧側とする。これにより、低電圧の第一電圧系統１０００から高電圧の第二電圧系統２０００への昇圧送電、又は、高電圧の第二電圧系統２０００から低電圧の第一電圧系統１０への降圧送電を行うことができる。

好適な態様において、前記交直変換回路１１は、前記第一電圧系統１０００をなす直流電源又は電気負荷へ電流平滑用のチョークコイル素子を介することなく接続されている。これにより、入力電流のリップル成分を許容範囲に維持しつつ体格、重量を軽減することができる。

好適な態様において、前記交直変換回路２１は、前記第二電圧系統２０００をなす直流電源又は電気負荷へ電流平滑用のチョークコイル素子を介することなく接続されている。これにより、出力電流のリップル成分を許容範囲に維持しつつ体格、重量を軽減することができる。

好適な態様において、前記コントローラは、ＰＷＭ制御動作を行う前記主スイッチＱ１のオン・デューティ比の変更により、互いに異なる直流電源電圧で運用される前記第一電圧系統１０００から前記第二電圧系統２０００への第一送電モードと、前記第二電圧系統２０００から前記第一電圧系統１０００へ送電する第二送電モードと切り替える。すなわち、この態様によれば、チョークコイルを必要としない点を利用して双方向に送電することができるため、構成を複雑化することなく上記ＤＣーＤＣコンバータの利便性を向上することができる。

したがって、この態様は、交直変換回路１１が、第一電圧系統１０００をなす直流電源又は電気負荷へ電流平滑用のチョークコイル素子を介することなく接続され、交直変換回路２１が、第二電圧系統２０００をなす直流電源又は電気負荷に電流平滑用のチョークコイル素子を介することなく接続される場合に好適である。

すなわち、本発明のＤＣーＤＣコンバータでは同期整流された出力電流に含まれるリップル成分は非常に小さい。このため、リップル除去用のチョークコイルを必要としない。このため、逆方向への送電に際して、同期整流回路である交直変換回路２１側から交直変換回路１１側に逆送電するに際してこのチョークコイルにスイッチングサージ電圧が発生することがなく、このスイッチングサージ電圧を減衰乃至防止するための回路工夫を省略することができる。なお、送電方向の変更はスイッチング素子のデューティ比変更のみにより実施することができる。これに対して、従来のトランス型ＤＣ−ＤＣコンバータにより本来の整流側から本来のインバータ側に逆送電を行う場合、従来のＤＣーＤＣコンバータの出力リップルが大きいために整流回路から出力される電流からリップルを除去するためのチョークコイルを省略することが困難であった。すなわち、逆方向送電に際して本来の整流側回路をインバータ動作させると、このチョークコイルにスイッチングサージ電圧が生じるため、このスイッチングサージ電圧を減衰乃至抑制するための回路を追加せざるを得ず、回路系の複雑化を回避することが困難であった。

好適な態様において、前記コントローラは、前記第一送電モードにおいて、前記主スイッチＱ１のオン・デューティ比を、前記第二電圧系統２０００の電圧が所定の目標電圧より低い場合に増大し、高い場合に減少し、前記第二送電モードにおいて、前記主スイッチＱ１のオン・デューティ比を、前記第一電圧系統１０００の電圧が所定の目標電圧より低い場合に減少し、高い場合に増大する。このようにすれば、双方向送電における出力電圧制御を簡単に実施することができる。

態様３では、前記トランスＴ１は、前記コイルＷ１、Ｗ２、Ｗ３が巻装される磁路部分である巻装磁路部分と、両端が前記巻装磁路部分の両端に個別に磁気的に接続されて前記巻装磁路部分とともに閉磁路を構成する非巻装磁路部分とをもつ第一コアを有し、前記トランスＴ２は、前記コイルＷ４、Ｗ５、Ｗ６が巻装される磁路部分である巻装磁路部分と、両端が前記巻装磁路部分の両端に個別に磁気的に接続されて前記巻装磁路部分とともに閉磁路を構成する非巻装磁路部分とをもつ第二コアを有し、前記両コアの前記非巻装磁路部分の一部又は全部は磁気的に一体に形成されている。この態様では、トランスＴ１、Ｔ２のコアは、非巻装磁路部分を共用する構造をもつため、コアの小型化を実現することができる。

態様４では、前記第一コア及び第二コアをなすコアは、所定間隔を隔てて略平行に延在する一対のビーム部と、互い所定間隔を隔てて両端が前記一対のビーム部に磁気的に個別に接続される多数のポール部とを備え、前記ポール部は、第一コアの巻装磁路部分をなす第一ポール部と、前記第二コアの巻装磁路部分をなす第二ポール部と、前記非巻装磁路部分をなす共通ポール部とを有する。

すなわち、この態様では、三本のポール部の各一端を第一のビーム部で磁気的に接続し、三本のポール部の各他端を第二のビーム部で磁気的に接続した構造のコアを用い、これらポール部を、トランスＴ１のコアすなわち第一コアの巻装磁路部分、トランスＴ２のコアすなわち第二コアの巻装磁路部分、非巻装磁路部分とするので、コア構造を簡素化することができる。なお、非巻装磁路部分を構成する更に多数のポール部を追加することも当然可能である。

態様５では、前記第一ポール部と前記第二ポール部とは、前記ビーム部の略中央部に互いに所定間隔を隔てて配置され、前記共通ポール部は、前記ビーム部の周辺部に配置される。このようにすれば、第一ポール部と第二ポール部とに共通に巻かれる共通のコイル、すなわち、コイルＷ１、Ｗ４をなす共通コイルや、コイルＷ２、Ｗ５をなす共通コイルの１ターンの長さを短縮することができるため、コイル及びコアの小型化を実現することができる。

態様６では、前記コイルＷ１、Ｗ２、Ｗ３は前記第一ポール部に巻装され、前記コイルＷ４、Ｗ５、Ｗ６は前記第二ポール部に巻装され、前記コイルＷ１が前記第二ポール部に形成する磁束の方向は、前記コイルＷ４が前記第二ポール部に形成する磁束の方向と反対方向とされる。このようにすれば、コイルＷ１、Ｗ２の形成磁束がコイルＷ４、Ｗ５に干渉するのを防止し、コイルＷ４、Ｗ５の形成磁束がコイルＷ１、Ｗ２に干渉するのを防止することができる。

態様７では、前記第一ポール部に巻装されるコイルＷ３と、前記第二ポール部に巻装されるコイルＷ６とは、一体の導体板からなり、前記導体板は、前記第一ポール部と前記第二ポール部との間から外部に突出する共通端子部と、前記第二ポール部と反対側の前記第一ポール部の側面に沿って外部に突出する第一端子部と、前記第一ポール部と反対側の前記第二ポール部の側面に沿って外部に突出する第二端子部とを有する。このようにすれば、少数ターン側のコイルＷ３、Ｗ６を一体化することができるので簡素に構成することができる。なお、コイルＷ３、Ｗ６がそれぞれ１ターン構成である場合には、これら三つの端子部は、同一方向に引き出されるのが磁気結合の程度を向上するため好適である。

好適な態様において、一対のビーム部は金属板からなるベースプレートに密着して固定される。このようにすれば、コアを通じてのコア発熱やコイル発熱を良好にベースプレートに放散することができる。

好適な態様において、第一端子部と第二端子部に対してポール部の高さ方向に所定間隙を介して延在するとともに両端がベースプレートに固定された接地金属板を有し、接地金属板と第一端子部及び第二端子部との間にスイッチング素子Ｑ３、Ｑ４が個別に挟設される。このようにすれば、二次コイルＷ３、Ｗ６とスイッチング素子Ｑ３、Ｑ４との間の配線寄生インダクタンス及び配線抵抗を低減してスイッチングサージ電圧及び配線損失を低減することができるとともに、コイルやスイッチング素子Ｑ３、Ｑ４の熱を接地金属板を通じて良好にベースプレートに放散することができる。

態様８では、前記トランスＴ１、T２は、底板部２００１と、前記底板部２００１の中央部から立設された中央柱部２００２と、前記底板部２００１の一端部から立設された第１の側壁部２００３と、前記底板部２００１の他端部から立設された第２の側壁部２００４とを有する略断面略E字形状のE型コア２０００と、前記中央柱部２００２との間にギャップG１を有して前記中央柱部２００２及び前記第１の側壁部２００３の上に配置されて前記Ｅ形コア２０００及び前記ギャップＧ１とともに第１の有ギャップ閉磁気回路６０００を構成する略平板状の第１のI型コア３０００と、前記中央柱部２００２との間にギャップG２を有し、前記第１のＩ形コア３０００に対してギャップＧ３を有して前記中央柱部２００２及び前記第２の側壁部２００４の上に配置されて前記Ｅ形コア２０００及び前記ギャップＧ２とともに第２の有ギャップ閉磁気回路７０００を構成する略平板状の第２のI型コア４０００とを有し、前記コイルＷ１、Ｗ４は、一体に形成されて前記中央柱部２００２に巻装され、前記コイルＷ２、Ｗ５は、一体に形成されて前記中央柱部２００２に巻装され、前記コイルＷ３は、前記中央柱部２００２と前記第１の側壁部２００３との間に位置して前記中央柱部２００２に巻装され、前記コイルＷ６は、前記中央柱部２００２と前記第２の側壁部２００４との間に位置して前記中央柱部２００２に巻装されていることを特徴としている。

すなわち、この態様では、Ｅ形コア２０００の中央柱部２００２と第１の側壁部２００３との上に第１のＩ形コア３０００を被せ、Ｅ形コア２０００の中央柱部２００２と第２の側壁部２００４との上に第２のＩ形コア４０００を被せ、中央柱部２００２とＩ形コア３０００との間にギャップＧ１を設けて第１の有ギャップ閉磁気回路６０００を形成し、中央柱部２００２とＩ形コア４０００との間にギャップＧ２を設けて第２の有ギャップ閉磁気回路７０００を構成している。このようにすれば、コイルＷ１、Ｗ４、コイルＷ２、Ｗ５と半ターンのコイルＷ３、Ｗ６とを中央柱部２００２に巻装することにより、トランスＴ１、Ｔ２を実質的に一つのトランスと同一のコア構造により実現することができ、トランスの小型、軽量化を実現することができる。また、コイルが中央柱部２００２に巻装されるため、漏れインダクタンスを減らすことができる。

好適な態様において、第１のＩ形コア３０００は中央柱部２００２の平坦な上面にギャップＧ１を介して対面し、第２のＩ形コア４０００は中央柱部２００２の平坦な上面にギャップＧ２を介して対面する。このようにすれば、第１のＩ形コア３０００を中央柱部２００２の平坦な上面に平行に変位させることにより、ギャップＧ１の磁路断面積を調節して第１の有ギャップ閉磁気回路６０００の磁気抵抗調節を容易に行うことができる。また、第２のＩ形コア４０００を中央柱部２００２の平坦な上面に平行に変位させることにより、ギャップＧ２の磁路断面積を調節して第２の有ギャップ閉磁気回路７０００の磁気抵抗調節を容易に行うことができる。なお、ギャップＧ１、G２、G３は互いに連なって全体としてT字状の縦断面形状を有していることが製造性の点で好ましい。

態様９では、前記コイルＷ３、Ｗ６の各一端は一体に形成されている。このようにすれば、コイルＷ３、Ｗ６の形成、接続を簡素化することができる。

態様１０では、前記トランスＴ１、T２は、底板部２００１と、前記底板部２００１の中央部から立設された中央柱部２００２と、前記底板部２００１の一端部から立設された第１の側壁部２００３と、前記底板部２００１の他端部から立設された第２側壁部２００４とを有する略断面略E字形状のE型コア２０００と、前記中央柱部２００２との間にギャップG１を有して前記中央柱部２００２及び前記第１の側壁部２００３の上に配置されて前記Ｅ形コア２０００及び前記ギャップＧ１とともに第１の有ギャップ閉磁気回路６０００を構成する略平板状の第１のI型コア３０００と、前記中央柱部２００２との間にギャップG２を有し、前記第１のＩ形コア３０００に対してギャップＧ３を有して前記中央柱部２００２及び前記第２の側壁部２００４の上に配置されて前記Ｅ形コア２０００及び前記ギャップＧ２とともに第２の有ギャップ閉磁気回路７０００を構成する略平板状の第２のI型コア４０００とを有し、前記コイルＷ１、Ｗ４は、一体に形成されて前記中央柱部２００２に巻装され、前記コイルＷ２、Ｗ５は、一体に形成されて前記中央柱部２００２に巻装され、前記コイルＷ３は、前記中央柱部２００２以外の前記Ｅ形コア２０００又は前記第１の側壁部２００３に巻装されて前記第１の有ギャップ閉磁気回路６０００と鎖交し、前記コイルＷ６は、前記中央柱部２００２以外の前記Ｅ形コア２０００又は前記第２の側壁部２００４に巻装されて前記第２の有ギャップ閉磁気回路７０００と鎖交することを特徴としている。

このようにすれば、態様１３のＤＣーＤＣコンバータと同様の効果を奏することができるとともに、二次コイルをなすコイルＷ３、Ｗ６のターン数を容易に増加することができる。なお、コイルＷ３、Ｗ６は、底板部２００１やＩ形コア３０００、Ｉ形コア４０００に巻装されることができる他、第１の側壁部２００３や第２の側壁部２００４に巻装されてもよい。

態様１１では、前記コイルＷ３は、前記第１の側壁部２００３に巻装され、前記コイルＷ６は、前記第２の側壁部２００４に巻装されている。これにより、巻装作業を容易化することができる。

態様１２では、前記トランスＴ１、T２は、底板部２００１と、前記底板部２００１の中央部から立設された中央柱部２００２と、前記底板部２００１の一端部から立設された第１の側壁部２００３と、前記底板部２００１の他端部から立設された第２の側壁部２００４とを有する略断面略E字形状のE型コア２０００と、前記第１側壁部２００３との間にギャップG１を有し、前記第１の側壁部２００３との間にギャップＧ２を有して前記中央柱部２００２、前記第１の側壁部２００３及び前記第２側壁部２００４の上に配置される略平板状のI型コア５０００とを有し、前記Ｅ形コア２０００及びＩ形コア５０００は、前記ギャップＧ１を有する第１の有ギャップ閉磁気回路６０００と、前記ギャップＧ２を有する第２の有ギャップ閉磁気回路７０００とを構成し、前記コイルＷ１、Ｗ４は、一体に形成されて前記中央柱部２００２に巻装され、前記コイルＷ２、Ｗ５は、一体に形成されて前記中央柱部２００２に巻装され、前記コイルＷ３は、前記中央柱部２００２以外の前記Ｅ形コア２０００又は前記第１の側壁部２００３に巻装されて前記第１の有ギャップ閉磁気回路６０００と鎖交し、
前記コイルＷ６は、前記中央柱部２００２以外の前記Ｅ形コア２０００又は前記第２の側壁部２００４に巻装されて前記第２の有ギャップ閉磁気回路７０００と鎖交することを特徴としている。

すなわち、この態様では、Ｅ形コア２０００の中央柱部２００２、第１の側壁部２００３、第２の側壁部２００４の上にＩ形コア５０００を被せ、第１の側壁部２００３とＩ形コア５０００との間にギャップＧ１を設けて第１の有ギャップ閉磁気回路６０００を形成し、第２の側壁部２００４とＩ形コア５０００との間にギャップＧ３を設けて第２の有ギャップ閉磁気回路７０００を構成している。このようにすれば、コイルＷ１、Ｗ４、コイルＷ２、Ｗ５を中央柱部２００２に巻装することにより、トランスＴ１、Ｔ２を実質的に一つのトランスと同一のコア構造により実現することができ、トランスの小型、軽量化を実現することができる。また、コイルが中央柱部２００２に巻装されるため、漏れインダクタンスを減らすことができる。なお、コイルＷ３、Ｗ６は、底板部２００１やＩ形コア５０００に巻装されることができる他、第１の側壁部２００３や第２の側壁部２００４に巻装されてもよい。

好適な態様において、Ｉ形コア５０００は第１の側壁部２００３の平坦な上面にギャップＧ１を介して対面し、第２の側壁部２００４の平坦な上面にギャップＧ２を介して対面する。このようにすれば、Ｉ形コア５０００を中央柱部２００２の平坦な上面に対して平行に変位させることにより、ギャップＧ１又はG２の磁路断面積を調節して第１の有ギャップ閉磁気回路６０００又は第２の有ギャップ閉磁気回路７０００の磁気抵抗調節を容易に行うことができる。

態様１３では、前記コイルＷ３は、前記第１の側壁部２００３に巻装され、前記コイルＷ６は、前記第２の側壁部２００４に巻装されている。これにより、巻装作業を容易化することができる。

本発明のＤＣ−ＤＣコンバータの好適態様を以下の実施例を参照して具体的に説明する。なお、この発明は、下記の実施例に限られるものではなく、各構成要素は、それと主要機能が共通する一乃至複数の公知の構成要素に置換可能であることは当然である。

（回路の全体構成）
実施例１のＤＣ−ＤＣコンバータを図１に示す回路図を参照して説明する。このＤＣ−ＤＣコンバータ１は単方向降圧コンバータであって、高電圧の入力直流電源（高圧バッテリ）２と低電圧用の負荷３との間に配置されている。なお、ＤＣ−ＤＣコンバータ１は単方向昇圧コンバータであってもよく、負荷３は直流電源であってもよい。

ＤＣ−ＤＣコンバータ１は、トランスＴ１、Ｔ２、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４、コンデンサC１、C２、C３、及びコントローラ４からなる。

コントローラ４は、スイッチング素子Ｑ１〜Ｑ４をオンオフ制御するものであって、この実施例では、ＤＣ−ＤＣコンバータ１の出力電圧を設定値にフィードバック制御するべく、ＤＣ−ＤＣコンバータ１の出力電圧を読み込み、この出力電圧と設定値との偏差に基づいてスイッチング素子Ｑ１のオンデューティ比をPWM制御している。なお、PWM制御におけるキャリヤ周波数は通常の場合と同じく数十〜数百ｋHzとされるが、それによる損失増大や電磁波ノイズの問題が許す限りできるだけ高く設定されることが好ましい。

各スイッチング素子Ｑ１〜Ｑ４は、図１に示すようにMOSトランジスタとされているが、接合ダイオードとたとえばＩＧＢＴなどの他のトランジスタとを並列接続する周知の構成に置換してもよい。

トランスＴ１は一次コイルＷ１、Ｗ２と二次コイルＷ３を有し、トランスＴ２は一次コイルＷ４、Ｗ５と二次コイルＷ６とを有する。コンデンサＣ３は、リップル低減のために負荷３と並列接続された周知の出力側平滑コンデンサである。スイッチング素子Ｑ３、Ｑ４は整流回路を構成している。なお、コンデンサＣ３からなる出力側平滑回路の代わりに通常の出力側平滑回路と同様にチョークコイルとコンデンサＣ３とにより出力側の平滑回路を構成してもよい。スイッチング素子Ｑ１〜Ｑ４はNチャンネルMOSトランジスタにより構成されている。

１０は、入力直流電源２のプラス端と一次コイルＷ１との接続点、２０は、入力直流電源２のマイナス端と主スイッチＱ１とコンデンサＣ１との接続点、３０は、コンデンサＣ１とコンデンサＣ２と一次コイルＷ２との接続点、４０は、主スイッチＱ１と副スイッチＱ２と一次コイルＷ４と一次コイルＷ５との接続点である。

コイルＷ１、Ｗ２、Ｗ４、Ｗ５とコンデンサＣ１、C２とスイッチング素子Ｑ１、Ｑ２とを入力側回路とも称し、コイルＷ３、Ｗ６とコンデンサＣ３とスイッチング素子Ｑ３、Ｑ４とを出力側回路とも称するものとする。

（入力側回路）
以下、入力側回路について説明する。

この実施例において、通常設定されるデッドタイムを無視すれば主スイッチＱ１と副スイッチＱ２とは交互動作するので、MOSトランジスタの寄生ダイオードＤを通過する電流以外の回路電流の流れは、主スイッチＱ１がオンした時に形成される主スイッチ回路と、副スイッチＱ２がオンした時に形成される副スイッチ回路とに基づいて考えることが簡単である。主スイッチ回路は、接続点１０、一次コイルＷ１、Ｗ４、主スイッチＱ１、接続点２０、入力直流電源２を結ぶ第一回路部、並びに、接続点２０、コンデンサＣ１、コイルＷ２、Ｗ５、主スイッチＱ１、接続点２０を結ぶ第二回路部とからなる。副スイッチ回路は、接続点１０、コイルＷ１、Ｗ４、接続点４０、副スイッチＱ２、コンデンサＣ２、接続点３０、コンデンサＣ１、接続点２０、入力直流電源２を結ぶ第三回路部と、接続点４０、副スイッチＱ２、コンデンサＣ２、コイルＷ２、Ｗ５、接続点４０を結ぶ第四回路部とをからなる。また、入力直流電源２から、一次コイルＷ１、Ｗ４、一次コイルＷ２、Ｗ５、コンデンサＣ１を経て入力直流電源２に至るコンデンサＣ１充電回路が形成されている。

（出力側回路）
以下、出力側回路について説明する。

この実施例の出力側回路は図９に示す従来の２トランス型ＤＣ−ＤＣコンバータの出力側回路と同じ同期整流回路である。出力スイッチＱ３、Ｑ４は原理的には相補動作するので、出力スイッチＱ３がオンした時に形成される第五回路部と、出力スイッチＱ４がオンした時に形成される第六回路部とに区分することができる。第五回路部は、接続点６０、出力スイッチＱ３、コイルＷ６、コンデンサＣ３、接続点６０を結ぶ回路であり、第六回路部は、接続点６０、出力スイッチＱ４、コイルＷ３、コンデンサＣ３、接続点６０を結ぶ回路である。出力スイッチＱ３、Ｑ４のどちらか又両方をダイオードに置換してもよい。出力スイッチＱ３は主スイッチＱ１とほぼ同じ動作状態をもち、出力スイッチＱ３は副スイッチＱ２とほど同じ動作状態をもつ。スイッチング素子Ｑ１〜Ｑ４の動作タイミングを図２に示し、コイルＷ１〜Ｗ６の電圧変化を図３に模式図示する。なお、スイッチング素子Ｑ１、Ｑ２の状態遷移において、スイッチング素子Ｑ３、Ｑ４の状態遷移時にデッドタイムを設けられているが、必須ではない。

なお、この実施例では、コイルＷ１及びコイルＷ２のターン数をN１、コイルＷ３のターン数をN２、コイルＷ４及びコイルＷ５のターン数をN３、コイルＷ６のターン数をN４とした時、N１／N２＝N３／N４とされているが、このターン数比は必須ではない。好適には、N１＝N３、N２＝N４とされる。このターン数比の変更が可能であることは当然である。

（動作の全体説明）
次に、上記したＤＣ−ＤＣコンバータ１の動作原理を以下に説明する。

図２はスイッチング素子Ｑ１〜Ｑ４の模式動作を示すタイミングチャート、図３は各コイルの電圧波形を示すタイミングチャート、図４は電流ｉ１の波形を示すタイミングチャート、図５は電流ｉ２の波形を示すタイミングチャート、図６は電流ｉ３、ｉ４の波形を示すタイミングチャート、図７は主スイッチＱ１オン時（モードＡ）における回路図、図８は副スイッチＱ２オン時（モードＢ）における回路図である。なお、コンデンサＣ１、Ｃ２の充電、放電時の電流の方向は図７、図８に示される通りである。図６では、トランスＴ２のコイルＷ６の電流ｉ３と、トランスＴ１のコイルＷ３の電流ｉ４とが一緒に記載されている。モードＡにおいて電流ｉ４はほとんど０と見なすことができ、モードＢにおいて電流ｉ３はほとんど０と見なすことができる。なお、図２に示す実際のタイミングチャートにおいて、デッドタイムの設定は好適である。また、実際にはスイッチング素子Ｑ１〜Ｑ４は瞬時に立ち上がるのではなく、所定の傾斜率によりオン、オフ間で遷移することも当然である。図２に示すように、スイッチング素子Ｑ１，Ｑ３は同期動作し、スイッチング素子Ｑ２，Ｑ４は同期動作し、スイッチング素子Ｑ１，Ｑ２は相補動作し、スイッチング素子Ｑ３，Ｑ４は相補動作する。モードＡにてスイッチング素子Ｑ１，Ｑ３がオンし、スイッチング素子Ｑ２，Ｑ４がオフする。モードＢにてスイッチング素子Ｑ１，Ｑ３がオフし、スイッチング素子Ｑ２，Ｑ４がオンする。

回路動作を図７、図８を参照して説明する。図７は主スイッチＱ２オン、副スイッチＱ２オフである状態（モードＡ）を、図８は主スイッチＱ１オフ、副スイッチＱ２オンである状態（モードＢ）を示す。この実施例では、スイッチング素子Ｑ１、Ｑ２が寄生ダイオードＤをもつため、接続点２０の電位を０Vと仮定する場合に、接続点４０は約−０．８V以下に低下することはない。

図７、図８に示すこの実施例の回路と、図９に示す従来回路とを比較すると、回路２００が同じである。つまり、図９に示す従来回路では、入力直流電源（第一電圧系統１０００に相当）２は回路２００に直接、給電している。これに対して、図７、図８では、入力直流電源２は、主スイッチＱ1により制御される電流を一次コイルＷ１、Ｗ４を通じて回路２００に供給するとともに、二次コイルＷ３、Ｗ６に供給する。このため、図９に示す従来回路では、一次コイルＷ２、Ｗ５に、主スイッチＱ1オン時に直流電流が流れる。これに対して、図７、図８に示すこの実施例の回路２００の一次側では、コンデンサＣ１、Ｃ２が充放電されるだけであり、一次コイルＷ２、Ｗ５には直流電流は流れない。

以下、１サイクルの動作の各期間（モード）を順次説明する。なお、入力直流電源２からの入力電流をｉ１、コンデンサＣ１の充放電電流をｉ２、コンデンサＣ２の充放電電流をｉ３と呼ぶ。簡単化のために、トランスＴ１、Ｔ２は各コイルのターン数はすべて１ターンとして各起磁力（アンペアターン）は電流値に等しくなるとし、トランスＴ１、トランスＴ２の磁気抵抗は等しいとする。ただし、各コイルにはそのリーケージインダクタンスに相当する素子がそれぞれ直列接続されていると考えるべきであるが、以下の説明ではこのリーケージインダクタンスを無視する。また、下記の各モードはこのＤＣ−ＤＣコンバータ１の起動から十分に時間が経過した後の１サイクルを説明するものとする。

以下の説明において、デッドタイムを省略するがデッドタイムの設定は可能である。

（モードＡの説明）
主スイッチＱ１がオンし、副スイッチＱ２がオフするモードＡを図７を参照して説明する。なお、以下の説明では、ターン数は１としているため、各コイルの起磁力（アンペアターン）の符号として電流と同一の符号ｉｎ（ｎは数字）を用いるものとする。したがって、各コイルの起磁力（アンペアターン）は、磁束形成方向により正又は負のどちらかの符号をもつものとする。

主スイッチＱ１のオンにより、入力直流電源２から一次コイルＷ１、Ｗ４を経てきた電流ｉ１は、先行する後述のモードＢにて一次コイルＷ５、Ｗ２を経てコンデンサＣ１に向かう流れから転流して、直接に接続点２０に向かう。これにより、入力電流ｉ１は時間的に増加し、トランスＴ２においては、一次コイルＷ４の起磁力（アンペアターン）ｉ１と一次コイルＷ５の起磁力（アンペアターン）ｉ２とが形成される。また、後述するモードＢにて蓄電されて平均電圧Ｖｉｎよりも高電圧となっているコンデンサＣ１は、一次コイルＷ２、Ｗ５、主スイッチＱ１を通じて、電流ｉ２で放電する。この電流ｉ２は放電方向に時間的に増加する流れとなる。

この実施例では、一次コイルＷ４の起磁力（アンペアターン）ｉ１が形成する磁束の向きは、一次コイルＷ５の起磁力（アンペアターン）ｉ２が形成する磁束の向きに等しくなるようにする。その結果、これらの起磁力（アンペアターン）の和（ｉ１＋ｉ２）に対応する磁束φ２が形成される。二次コイルＷ６には、磁束φ２の変化に応じた大きさの二次電圧Ｖ６が形成される。二次コイルＷ６の巻き向きは、モードＡにおいて電流ｉ３を出力する向きとなる向きとされる。

負荷３を抵抗とみなせば、二次電圧Ｖ６に比例した大きさの電流ｉ３が流れる。したがって、理想的にはこの電流ｉ３はこのモード期間において所定振幅の略直流電流となる。トランスＴ２からの電流ｉ３の流出に応じて、一次コイルＷ４を流れる電流ｉ１、及び、一次コイルＷ５を流れる電流ｉ２がそれぞれ増加する。すなわち、一次コイルＷ４を流れる電流ｉ１と、一次コイルＷ５を流れる電流ｉ２とは、トランスＴ２の励磁電流と電流ｉ３とに対応するので、一次コイルＷ５を流れる電流ｉ２からトランスＴ２の励磁電流を差し引いた電流と一次コイルＷ４を流れる電流ｉ１とが、二次コイルＷ６から電流ｉ３として出力される。

結局、主スイッチＱ１がオンしている期間には、トランスＴ２において、一次コイルＷ４の電流増大による第一の向きへの起磁力（アンペアターン）の増加と、一次コイルＷ５の放電方向への電流の増加による起磁力（アンペアターン）の増加との合計である合成起磁力（アンペアターン）により、二次コイルＷ６に二次電圧が形成され、電流ｉ３が出力される。この時、トランスＴ１は、チョークコイルとして作動する。つまり、主スイッチＱ１がオンしている期間には、トランスＴ２において、一次コイルＷ４の電流増加による磁束増加と、この上記磁束増加を助長する一次コイルＷ５の充電方向における電流増加による磁束増加とにより、二次コイルＷ６から電流ｉ３が出力され、電流ｉ３を出力するための電力エネルギーは一次コイルＷ４、Ｗ５から供給される。

（モードＢの説明）
次に、主スイッチＱ１をオフし、副スイッチＱ２をオンするモードＢを図８を参照して説明する。

入力直流電源２から一次コイルＷ１、Ｗ４を経て接続点４０に至る電流ｉ１は、主スイッチＱ１のオフによる接続点４０の電位上昇により減少傾向となる。接続点４０から一次コイルＷ５、Ｗ２を経て流れる電流ｉ２’はコンデンサＣ１を充電する。入力直流電源２から一次コイルＷ１、Ｗ４を通じて流入する電流ｉｃ２はコンデンサＣ２を流れてコンデンサＣ１を充電する。したがって、電流ｉ１はｉ２’とｉｃ２との和すなわち、コンデンサＣ１の充電電流ｉ２に等しい。

この時、一次コイルＷ１の電流ｉ１の減少によりトランスＴ１のある方向への磁束は減少する。この時、一次コイルＷ２における電流変化、すなわち、図７に示す放電電流ｉ２から図８に示す充電電流ｉ２’への変化は、上記した一次コイルＷ１の電流ｉ１の減少によるトランスＴ１のある方向への磁束の減少を助長する向きとされる。

これにより、二次コイルＷ３には、一次コイルＷ１における電流ｉ１の変化（増加から減少）と、一次コイルＷ２における電流変化（ｉ２から反対向きのｉ２’）とにより、電流ｉ４を出力する向きに電圧Ｖ３を発生する。この電圧は上記電流変化による磁束変化率に比例する大きさの略直流電圧となる。二次コイルＷ３の巻き向きは、モードＢにおいて電流ｉ４が出力される向きとされる。

負荷３を抵抗とすれば、電圧Ｖ４の大きさに比例する電流ｉ４が流れる。理想的にはこの電流ｉ４はこのモード期間において所定振幅の略直流電流となる。トランスＴ１からの電流ｉ４の流出に応じて、一次コイルＷ１を流れる電流ｉ１、及び、一次コイルＷ２を流れる電流ｉ２’がそれぞれ増加するので、一次コイルＷ２を流れる電流ｉ２’からトランスＴ１の励磁電流を差し引いた電流と一次コイルＷ１を流れる電流ｉ１とが二次コイルＷ３から電流ｉ４として出力される。

結局、主スイッチＱ１がオフしている期間には、トランスＴ１において、一次コイルＷ１の電流減少による起磁力（アンペアターン）の減少と、一次コイルＷ２のコンデンサＣ１充電方向への電流の増加による起磁力（アンペアターン）の増加との合計である合成起磁力（アンペアターン）により、二次コイルＷ３に二次電圧が形成され、電流ｉ４が出力される。この時、トランスＴ２は、チョークコイルとして作動する。つまり、主スイッチＱ１がオフしている期間には、トランスＴ１において、一次コイルＷ１の電流減少による磁束減少と、この上記磁束減少を助長する一次コイルＷ２の放電方向における電流変化による磁束減少とにより、二次コイルＷ３から電流ｉ４が出力され、電流ｉ４を出力するための電力は一次コイルＷ１、Ｗ２から供給される。なお、コンデンサＣ２と副スイッチＱ２とは、本質的にクランプ回路として、主スイッチＱ１のオフ時のサージ電圧発生を防止する。

（電力の流れの説明）
上記ＤＣ−ＤＣコンバータ１における電力の流れを図１０を参照して説明する。

図１０において、１０００は入力直流電源２に相当する入力電圧系（第一電圧系統）、１１、２１は交直変換回路、２０００はバッテリを含む負荷３に相当する出力電圧系（第二電圧系統）である。図１０は第一電圧系統１０００から第二電圧系統２０００へ送電する場合を示し、交直変換回路１１は第一電圧系統１０００からトランスＴ１、Ｔ２に送電するため直流電力を交流電力に変換し、交直変換回路２１はトランスＴ１、Ｔ２から第二電圧系統２０００に送電するため交流電力を直流電力に変換する。コイルＷ２、Ｗ５は直列接続されて第２コイル対をなし、コイルＷ１、Ｗ４は直列接続されて第１コイル対を構成している。

交直変換回路１１は、図１に示すように主スイッチＱ１とコンデンサＣ１と、コンデンサＣ２と副スイッチＱ２とからなるとともに、第２コイル対Ｗ２、Ｗ５に交流電流を流す機能を有する。また、交直変換回路１１は、主スイッチＱ1を通じてコイルＷ１、Ｗ４に直流電流成分を含むスイッチング電流を流す機能を有する。

第１コイル対は、トランスＴ１にてコイルＷ２、Ｗ３と電磁結合するコイルＷ１と、トランスＴ２にてコイルＷ５、Ｗ６と電磁結合するコイルＷ４とを直列に接続してなり、第１コイル対は交直変換回路１１の主スイッチＱ１を通じて第一電圧系統１０００の低位側に接続されている。これにより、主スイッチＱ１をオンしてコンデンサＣ１を放電する期間に同時に、入力直流電源２から第１コイル対に直流電流を流す。このため、第１コイル対に流れる入力電流ｉ１はコンデンサＣ１の充電時にも、コンデンサＣ１の放電時にも流れることができ、入力電流ｉ１のリップル成分が減少する。なお、ここでいうリップル成分とは、主スイッチＱ１のキャリヤ周波数又はその高調波成分を意味するが、緩慢な電流変動やサージ電流を意味しない。

更に説明すると、第２コイル対は、主スイッチＱ１がオンするコンデンサＣ１放電期間にてコイルＷ５から電力を出力し、主スイッチＱ１がオフするコンデンサＣ１充電期間にてコイルＷ２から電力を出力する。

上記コンデンサＣ１の充電は、主スイッチＱ１オフにより第一電圧系統１０００から後述する第１コイル対及び第２コイル対を順次通じてコンデンサＣ１を充電することにより行う。すなわち、コンデンサＣ１の充電時に第２コイル対のコイルＷ２からコイルＷ３への送電を行い、主スイッチＱ１オンによるコンデンサＣ１の放電時に第２コイル対のコイルＷ５からコイルＷ６への送電を行う。結局、モードＢにおけるコンデンサＣ１の充電では、トランスＴ２を通じて交直変換回路１１は一次コイルＷ５を通じて電力を出力しつつ、コンデンサＣ１を充電し、次のモードＡにてコンデンサＣ１に充電されたエネルギーを一次コイルＷ２を通じて電力として出力する。

また、コンデンサＣ１の放電を伴う主スイッチＱ１オン時の入力電流ｉ１の増加は、第１コイル対を構成するコイルＷ１への磁気エネルギーの蓄積及びチョークコイル作用と、コイルＷ４からコイルＷ６への電力伝送を可能とする。逆に、コンデンサＣ１の充電を伴う主スイッチＱ１オフ時の入力電流ｉ１の減少は、コイルＷ１からコイルＷ３への電力伝送と、コイルＷ４への磁気エネルギーの蓄積及びチョークコイル作用とをもたらす。これにより、入力電流ｉ１のリップル成分は更に低減される。結局、電力の流れは図１０に示すようになる。つまり、主スイッチＱ１をオンしコンデンサＣ１を放電する期間において、エネルギーＰ５がコイルＷ５から、エネルギーＰ４がコイルＷ４から、コイルＷ６側へ伝送され、コイルＷ１、Ｗ２はチョークコイルとして磁気エネルギー蓄積を行う。主スイッチＱ１をオフしコンデンサＣ１を充電する期間において、エネルギーＰ１がコイルＷ１から、エネルギーＰ２がコイルＷ２から、コイルＷ３側に伝送され、コイルＷ４、Ｗ５はチョークコイルとして磁気エネルギー蓄積を行う。これら蓄積された磁気エネルギーが後に有効利用されることは明白である。

（実施例効果）
以上説明したこの実施例のＤＣ−ＤＣコンバータ１では、主スイッチＱ１のオン期間とオフ期間を変更したとしても、ＤＣ−ＤＣコンバータ１の電流ｉ３＋ｉ４はとぎれることなくほぼ連続した直流電流と見なすことができる。また、入力直流電源２からＤＣ−ＤＣコンバータ１への入力電流ｉ１も常に入力直流電源２側からＤＣ−ＤＣコンバータ１に流入する電流波形となり、従来のように逆流する期間がほとんどないので、入力直流電源２と並列に平滑コンデンサを設置する必要がない。

また、一部の伝送電力は電流ｉ１のリップルにより一次コイルＷ１、Ｗ４から二次コイルＷ３、Ｗ６に伝送されるものの、伝送電力の大部分は、一次コイルＷ２、Ｗ５を流れる電流のモードＢとモードＡとの反転により送電されるため、入力電流のリップル成分が小さいにもかかわらず、大きな電力を二次側に出力することができる。また、コンデンサＣ１は、従来において入力直流電源２と並列接続されていた平滑コンデンサと比べて、静電容量を格段に小さくすることができる。更に、モードＡにおけるトランスＴ１と、モードＢにおけるトランスＴ２とは、チョークコイルとして作用するので、ＤＣーＤＣコンバータの入力側又は出力側にチョークコイルを設ける必要がない。

（変形態様１）
デッドタイムを設定してもよいことは当然である。

副スイッチＱ２のオフとそれに続く主スイッチＱ１のオンとの間にデッドタイムを設けると、副スイッチＱ２のオフにより、主スイッチＱ１の両端間の寄生容量とトランスの漏れインダクタンスとのLC回路が形成されてこの寄生容量を通じて主スイッチＱ１に電流が共振的に流れ、それにより主スイッチＱ１の電圧降下又は電流が０またはその近傍になるタイミングにて主スイッチＱ１をオンすればソフトスイッチングを実現することができる。

また、主スイッチＱ１のオフとそれに続く副スイッチＱ２のオンとの間にデッドタイムを設けると、主スイッチＱ１のオフによるサージ電圧は副スイッチＱ２の寄生ダイオードを通じてコンデンサＣ２に転流して、サージ電圧が生じることを抑止することができる。

（変形態様２）
一次コイルＷ１、Ｗ４のターン数と一次コイルＷ２、Ｗ５のターン数との比率は１としてもよく、１外の値としてもよい。その他、二次コイルＷ３のターン数とＷ６のターン数との比率も１としてもよく、１以外としてもよい。

（変形態様３）
トランスＴ１、Ｔ２のリーケージインダクタンスと励磁インダクタンスとの割合は用途に応じて種々設定することができるが、後述するように入力電流のリップル成分や出力電流のリップル成分を広いデューティ範囲で減少するように設定することが好ましい。

（変形態様４）
この実施例では、トランスＴ１、Ｔ２は、それらの閉磁気回路中に所定の空隙が形成された有ギャップ型コアをもつトランスにより構成することにより直流電流成分による磁気飽和が生じやすくなるのを防止することが好ましいが、ギャップ付きコアとすることは必須ではない。

（変形態様５）
この実施例では、降圧型ＤＣ−ＤＣコンバータを説明したが、トランスＴ１、トランスＴ２の一次コイルと二次コイルとのターン数比を変更することにより、昇圧型ＤＣ−ＤＣコンバータとすることができることは当然である。

（変形態様６）
この実施例では、出力スイッチＱ３、Ｑ４を相補動作させて同期整流を行っているが、出力スイッチＱ３、Ｑ４の一方又は両方を整流ダイオードに置換してもよい。また、コイルＷ３、Ｗ６と出力スイッチＱ３、Ｑ４やそれに代わる整流ダイオードの位置を交換してもよい。

（変形態様７）
上記実施例１では、入力直流電力を交流電力に変換してトランスＴ１、Ｔ２に与える回路すなわちインバータ回路として主スイッチＱ１、副スイッチＱ２、コンデンサＣ１、コンデンサＣ２を用いた回路を電源から電力を受け取る入力側回路とし、出力スイッチＱ３、Ｑ４とコンデンサＣ３からなる同期整流回路を電源に電力を供給する出力側回路としたが、この逆に電力を送電する単方向ＤＣ−ＤＣコンバータとしてもよい。

（変形態様８）
トランスＴ１のコアと、トランスＴ２のコアとは、共通磁路をもつ合併コアとしてもよい。また、トランスＴ１のコアと、トランスＴ２のコアとを併置しておき、一つのコアのある柱部ともう一つのコアの柱部とにまとめてコイルを巻いてもよい。このようにすれば、一次コイルＷ２、Ｗ５は同じコイルとすることができ、一次コイルＷ１、Ｗ４も同じコイルとすることができる。

実施例２のＤＣ−ＤＣコンバータ１を図１１を参照して説明する。

この実施例は、広範囲のオンデューティ比の変化を要しない用途において、主スイッチＱ１のオンデューティ比の変更範囲を５０％を中心として所定範囲Ｘ（ここでは４０〜６０％）に限定したものである。これにより、図１１に示すように出力電流のリップル成分を所定値未満に抑制することができる。出力電流ｉｏのリップル成分は、主スイッチＱ１のオンデューティ比（オンデューティ比）により連続的に変化する特性（図１３参照）をもち、この時のオンデューティ比最小点は、種々の回路定数、特にトランスＴ１、Ｔ２の磁気抵抗やターン数比に影響される。したがって、これら回路定数の変更により、オンデューティ比最小点の変更が可能となる。トランスＴ１とトランスＴ２の電磁気的特性が等しい場合、オンデューティ比５０％において出力電流ｉｏのリップル成分は０となり、出力電流を平坦とすることができる。

実施例３のＤＣ−ＤＣコンバータ１を図１２を参照して説明する。

この実施例は、実施例１の単方向ＤＣ−ＤＣコンバータを双方向ＤＣ−ＤＣコンバータに変更したものである。３００はトランスＴ１、Ｔ２の一次側回路であり、図７に示す回路２００の一次側回路部分に相当する。４００は同期整流回路であって、図７に示す回路２００の二次側回路部分に相当し、出力スイッチＱ３、Ｑ４とコンデンサＣ３とからなる。一次側回路３００は本発明で言う交直変換回路１１に相当し、二次側回路４００は同期整流回路であって本発明で言う交直変換回路２１に相当する。５００はコントローラ、６００はスイッチング素子Ｑ１、Ｑ２をＰＷＭ制御するドライバ、７００はスイッチング素子Ｑ３、Ｑ４をＰＷＭ制御するドライバである。

コントローラ５００は、電源２すなわち本発明で言う第一電圧系統１０００側から電源３すなわち第二電圧系統２０００側へ電力伝送する場合に、同期整流回路４００の出力電圧を読み込み、この出力電圧とあらかじめ記憶されている目標電圧とを比較し、比較結果に基づいて、出力電圧が目標電圧より小さい場合に主スイッチＱ１のオンデューティ比を増大し、出力電圧が目標電圧より高い場合に主スイッチＱ１のオンデューティ比を減少する制御を行う。このフィードバック制御により、電源２から電源３に送電して、電源３の電圧を目標電圧に収束させることができる。

次に、コントローラ５００が、電源３側から電源２側に電力伝送する場合に、回路３００の入力電圧（実施例１では入力直流電圧Ｖｉｎ）を読み込み、この入力電圧とあらかじめ記憶されている目標電圧とを比較し、比較結果に基づいて、入力電圧が目標電圧より小さい場合に主スイッチＱ１のオンデューティ比を減少し、入力電圧が目標電圧より高い場合に主スイッチＱ１のオンデューティ比を増加する制御を行う。このフィードバック制御により、電源３から電源２に送電して、電源２の電圧を目標電圧に収束させることができる。

実施例４のＤＣ−ＤＣコンバータ１を図１３を参照して説明する。

この実施例は、実施例１のＤＣ−ＤＣコンバータにおいて、出力スイッチＱ３のオンを主スイッチＱ１のオンより所定時間Δｔ１だけ早め、同じく出力スイッチＱ４のオンを副スイッチＱ２のオンより所定時間Δｔ２だけ早めたものである。このようにすれば、出力スイッチＱ３、Ｑ４が切り替わり時に短絡されるため、この短絡電流によりスナバ回路を用いなくてもサージ電圧を抑制することができ、しかも今まで無駄に失われていた電力をトランスＴ１、Ｔ２により電磁的に有効回収することができる。なお、出力スイッチＱ３のオンを主スイッチＱ１のオンより早める時間と、出力スイッチＱ４のオンを副スイッチＱ２のオンより早める時間とは異なってもよい。

実施例５のＤＣ−ＤＣコンバータ１を図１４を参照して以下に説明する。

この実施例では、図１に示す主スイッチＱ１、副スイッチＱ２、コンデンサＣ１、Ｃ２からなる交直変換回路１１を、トランスＴ１、Ｔ２の両側に用いることを特徴している。すなわち、図１４において、交直変換回路１１、１１’はそれぞれ、図１に示す主スイッチＱ１、副スイッチＱ２、コンデンサＣ１、Ｃ２からなる交直変換回路１１からなる。

ただし、図１４に示す交直変換回路１１’の主スイッチＱ１と、交直変換回路１１の主スイッチＱ１とは逆位相で作動され、図１４に示す交直変換回路１１’の副スイッチＱ２と、交直変換回路１１の副スイッチＱ２とは逆位相で作動される。

（その他の効果）
上記説明した各実施例によれば、次の効果を奏することができる。

（１）まず、トランスＴ１、T２の一次側アンペアターン、すなわち、それらの磁束の方向の反転は、主スイッチＱ１及び副スイッチＱ２のオン・オフにより、入力電流ｉ１の流れる方向を主スイッチＱ１側と一次コイルＷ２、Ｗ５側とに切り替えることにより、コンデンサＣ１、Ｃ２への電流方向を反転させて生じさせるので、入力電流ｉ１自体は全モードにおいて入力直流電源２からトランスＴ１、トランスＴ２の一次コイルＷ１、Ｗ４に流れ込む方向となり、その結果として入力電流ｉ１の電流のリップル成分を図９に示すＤＣーＤＣコンバータに比較して大幅に低減することができ、図９において必要であった入力直流電源２と並列接続が必要であった大容量の平滑コンデンサＣ１を省略したり、小型化したりすることができる。ＤＣ−ＤＣコンバータにおける入力電流や出力電流のリップル成分低減の重要性はよく知られており、電磁ノイズの低減や平滑コンデンサの小型化又は省略が可能となる。

（２）主スイッチＱ１のオン期間とオフ期間とに出力スイッチＱ３、Ｑ４が交互に出力するため、出力電流を連続的に出力することができ、出力電流のリップル成分を大幅に小さくすることが出来るので出力側チョークコイルの省略が可能となる。また、１つのトランスの中性点と両端との間の出力を二つの整流素子にて全波整流する形式に比較して、整流素子の耐圧を低減することができる。

（３）次に、トランスＴ２の直流励磁電流成分すなわち一次コイルＷ４、Ｗ５の電流変化の総和に含まれる直流成分が小さくなるので、トランスＴ２の直流偏磁や磁気飽和を抑制することができ、その磁気回路（コア）中の空隙幅を大幅に短縮することができ、それに応じてトランスＴ２のコアを小型化することができる。

（４）出力電流のリップル成分を調整することができ、出力電流のリップル成分を好適な使用範囲にて最小化することができる。

（５）入力電流や出力電流のリップル低減、ソフトスイッチングの実現、トランス等の銅損低減により、エネルギー効率の向上を実現することができる。

（６）出力スイッチＱ３、Ｑ４を早期オンすることにより、サージを抑止しつつ電力の有効回収を行うことができる。

（７）簡素な構成の制御回路により、電力伝送方向の切り替えを実現することができる。
（その他の変形態様）
図１において、コイルＷ３、Ｗ６の巻き方向を逆にすれば、スイッチング素子Ｑ４と主スイッチＱ１とを同期オンし、スイッチング素子Ｑ２とスイッチング素子Ｑ３とを同期オンすることができる。

本発明のＤＣーＤＣコンバータに用いるトランスＴ１、Ｔ２の好適な実施例を図１５、図１６を参照して説明する。

１００A’は、本発明で言うトランスＴ１、Ｔ２を構成する共通トランスである。共通トランス１００Ａ’は、それぞれフェライト成形品からなるコア１０１とコア１０２とからなるコアに、コイルＷ１、Ｗ４、コイルＷ２、Ｗ５、コイルＷ３、Ｗ６を巻装してなる。したがって、コア１０１とコア１０２は、トランスＴ１のコア（本発明で言う第一コア）と、トランスＴ２のコア（本発明で言う第二コア）を構成している。１０３は、共通トランス１００Ａ’が載置、固定されるアルミニウム平板製のベースプレートであり、ヒートシンクと接地電極板とを兼ねている。

コア１０１は、ビーム部と称する天板部１０２０と、天板部１０２０から垂下するポール部１０２１〜１０２３、１０２３’をもつ。ポール部１０２３はコイルを包む外側の壁部であり、共通磁路として図２０では左右両側に設けられている。

コア１０２は、底板部１０１０と、ビーム部と称する底板部１０１０から立設されたポール部１０１１〜１０１３、１０１３’をもつ。底板部１０１０はベースプレート１０３上に締結固定されている。

ポール部１０１１、１０２１は突き合わせられ、ポール部１０１２、１０２２は突き合わせられ、ポール部１０１３、１０２３は所定の小磁気ギャップｇを隔てて対面して非巻装磁路部分をなす共通磁路部を構成し、ポール部１０１３’、１０２３’は、所定の小磁気ギャップｇを隔てて対面して非巻装磁路部分をなす共通磁路部を構成している。

これらの小磁気ギャップgはコアの磁気飽和を防ぐためのギャップであるが、コアの磁路断面積が十分広く磁気飽和を無視できる場合や、適当なコイル電流制限手段を設けて形成磁束がコアを飽和させない場合には省略することができる。また、小磁気ギャップは、他のポール部に設けてもよいことはもちろんである。

ポール部１０１１、１０２１は第一コアの巻装磁路部分をなす第一ポール部を構成しており、ポール部１０１２、１０２２は、第二コアの巻装磁路部分をなす第二ポール部を構成している。

ポール部１０１１、１０２１と、ポール部１０１２、１０２２とは、ポール部１０１３’、１０２３’を挟んで配置され、ポール部１０１３、１０２３は、ポール部１０１１、１０２１及びポール部１０１２、１０２２を囲むように配置されている。これは外部への磁気的ノイズ漏洩を防止するためである。

ポール部１０１１、１０２１にはコイルＷ１、Ｗ２、Ｗ３が巻装され、ポール部１０１２、１０２２にはコイルＷ４、Ｗ５、Ｗ６が巻装されている。

この実施例では、コイルＷ１、Ｗ４とコイルＷ２、Ｗ５とはそれぞれ等しいターン数をもち、コイルＷ３、Ｗ６はそれぞれ１ターンに設定されている。コイルＷ３、Ｗ６の３本の端子１１３１、１１３２、１１３３は、図１６に示すように水平方向において同一方向に飛び出している。端子１１３１はコイルＷ３の接地側端子、端子１１３３はコイルＷ６の接地側端子であり、スイッチング素子Ｑ３、Ｑ４を通じて接地されている。端子１１３２は交直変換回路２１の出力端子である。端子１１３１、１１３３と銅ブスバー（接地電極板）１１３７との間にはカードモジュール形状のスイッチング素子Ｑ３、Ｑ４が挟設されている。

コイルＷ１、Ｗ４は同一方向に巻装され、コイルＷ２、Ｗ５は同一方向に巻装されている。すなわち、コイルＷ１、Ｗ４に電流を流した場合に、コイルＷ１がポール部１０１２、１０２２に形成する磁束の向きは、コイルＷ４がポール部１０１２、１０２２に形成する磁束の向きと反対とされ、コイルＷ４がポール部１０１１、１０２１に形成する磁束の向きは、コイルＷ１がポール部１０１１、１０２１に形成する磁束の向きと反対とされる。同様に、コイルＷ２、Ｗ５に電流を流した場合に、コイルＷ２がポール部１０１２、１０２２に形成する磁束の向きは、コイルＷ５がポール部１０１２、１０２２に形成する磁束の向きと反対とされ、コイルＷ５がポール部１０１１、１０２１に形成する磁束の向きは、コイルＷ２がポール部１０１１、１０２１に形成する磁束の向きと反対とされる。

したがって、トランスＴ１の巻装磁路部分をなすポール部１０１１、１０２１と、トランスＴ２の巻装磁路部分をなすポール部１０１２、１０２２とは、非巻装磁路部分としてのポール部１０１３、１０２３、１０１３’、１０２３’に同じ向きに磁束を形成する。このため、この場合には、ポール部１０１１、１０２１とポール部１０１２、１０２２との磁路断面積の合計は、ポール部１０１３、１０２３とポール部１０１３’、１０２３’との磁路断面積の合計に略等しいことが好ましい。

他の実施例を図１７を参照して説明する。

この実施例は、上記実施例と同様にトランスＴ１、Ｔ２を一体化したものであり、磁性コア（通常コアと略称される）は、略Ｅ字状のＥ形コア２０００と略I字状のＩ形コア３０００と略I字状のＩ形コア４０００とからなる。

Ｅ形コア２０００は、平板状の底板部２００１と、底板部２００１の中央部から立設された中央柱部２００２と、底板部２００１の一端部から立設された第１の側壁部２００３と、底板部２００１の他端部から立設された第２の側壁部２００４とを有して略断面略E字形状に形成されている。

Ｉ形コア３０００は、Ｅ形コア２０００及び第１の側壁部２００３の上に配置されており、Ｉ形コア３０００と中央柱部２００２との間にギャップG１が形成されている。これにより、Ｉ形コア３０００、第１の側壁部２００３、底板部２００１、中央柱部２００２、ギャップＧ１、Ｉ形コア３０００を通過する第１の有ギャップ閉磁気回路６０００が形成されている。Ｉ形コア４０００は、Ｅ形コア２０００及び第２の側壁部２００４の上に配置されており、Ｉ形コア４０００と中央柱部２００２との間にギャップG２が形成されている。これにより、Ｉ形コア４０００、第２の側壁部２００４、底板部２００１、中央柱部２００２、ギャップＧ２、Ｉ形コア４０００を通過する第２の有ギャップ閉磁気回路７０００が形成されている。第１のＩ形コア３０００と第２のＩ形コア４０００との間には、ギャップG３が形成され、ギャップＧ３はギャップＧ１、G２と連なって全体として略T字状の縦断面形状を有している。

コイルＷ１、Ｗ４は一体に形成されて所定ターン数だけ中央柱部２００２に巻装され、同様にコイルＷ２、Ｗ５は一体に形成されて所定ターン数だけ中央柱部２００２に巻装されている。

二次コイルをなすコイルＷ３、W６は、中央柱部２００２にそれぞれ逆向きに半ターンだけ巻装されている。コイルＷ３、Ｗ６は、図１８に示すように一枚の薄い銅板を打ち抜いて形成されたコイル導体板８０００からなる。コイルＷ３は、第１の側壁部２００３と中央柱部２００２との間を挿通し、第２の側壁部２００４は第２の側壁部２００４と中央柱部２００２との間を挿通している。コイルＷ３、Ｗ６の各一端８００１は一体に形成され、コイルＷ３の他端８００２とコイルＷ６の他端８００３は互いに分離されている。

このように構成した共通トランスを採用することにより、装置のコンパクト化が可能となる。また、Ｉ形コア３０００、４０００を中央柱部２００２の上面に平行に移動することにより、ギャップＧ１、ギャップＧ２の磁路面積を容易に変更することができる。なお、このギャップＧ１、ギャップＧ２の磁路面積変更により、トランスT１、T２の磁気抵抗言い換えれば励磁インダクタンスを変更して、出力特性を調整することができる。なお、ギャップＧ３は、ギャップＧ１、ギャップＧ２よりも大きく設定されることが好ましい。ギャップＧ３をギャップＧ１、ギャップＧ２よりも大きく設定することにより、二次コイルＷ３、Ｗ６と等価的に直列接続されるインダクタンスを低減することができ、このインダクタンスによるスイッチングサージ電圧を低減することができる。

他の実施例を図１９を参照して説明する。

この実施例は、図１７に示す実施例７において、二次コイルであるコイルＷ３、Ｗ６を第１の側壁部２００３と第２の側壁部２００４とに個別に巻装したものである。このようにすれば、実施例７と同様の効果を奏するとともに、二次コイルＷ３、Ｗ６のターン数を容易に増加することができる。

他の実施例を図２０を参照して説明する。

この実施例は、上記実施例と同様にトランスＴ１、Ｔ２を一体化したものであり、磁性コア（通常コアと略称される）は、略Ｅ字状のＥ形コア２０００と略I字状のＩ形コア５０００とからなる。Ｅ形コア２０００は、本質的に実施例９、１０のＥ形コア２０００と同じ形状を有している。

Ｉ形コア５０００は、Ｅ形コア２０００、第１の側壁部２００３及び第２の側壁部２００４の上に配置されており、Ｉ形コア５０００と第１の側壁部２００３との間にギャップG１が、Ｉ形コア５０００と第２の側壁部２００４との間にギャップG２が形成されている。

これにより、Ｉ形コア５０００、ギャップＧ１、第１の側壁部２００３、底板部２００１、中央柱部２００２、Ｉ形コア５０００を通過する第１の有ギャップ閉磁気回路６０００が形成されている。同様に、Ｉ形コア５０００、ギャップＧ２、第２の側壁部２００４、底板部２００１、中央柱部２００２、Ｉ形コア５０００を通過する第２の有ギャップ閉磁気回路７０００が形成されている。

コイルＷ１、Ｗ４は一体に形成されて所定ターン数だけ中央柱部２００２に巻装され、同様にコイルＷ２、Ｗ５は一体に形成されて所定ターン数だけ中央柱部２００２に巻装されている。二次コイルであるコイルＷ３、Ｗ６は、第１の側壁部２００３と第２の側壁部２００４とに個別に巻装されている。

このようにすれば、実施例７と同様の効果を奏するとともに、二次コイルＷ３、Ｗ６のターン数を容易に増加することができる。また、共通トランス構造を採用することにより装置のコンパクト化が可能となる。更に、Ｉ形コア３０００、４０００を中央柱部２００２の上面に平行に移動することにより、ギャップＧ１、ギャップＧ２の磁路面積を容易に変更することができる。

（変形態様）
上記したギャップＧ１、G２はコアの磁気飽和を防ぐためのものであるが、ギャップＧ１の一部又はギャップＧ２の一部は、略０のギャップ長を有していてもよい。この場合、大電流通電により、このギャップ長略０の部分は磁気飽和してしまうため、ギャップＧ１の残部又はギャップＧ２の残部と同様に空隙とみなすことができる。

（変形態様）
上記したギャップＧ３を等価的に増加するために、ギャップＧ３を挟んで対面するＩ形コア３０００、４０００の側端面を図２１に示すように先細形状とすることができる。当然、この場合、Ｉ形コア３０００、４０００の側端面は、Ｉ形コア３０００、４０００と中央柱部２００２との間の対向面積をできるだけ大きくするテーパ形状とされる。これにより、有ギャップ閉磁気回路６０００、７０００の磁束を増加し、ギャップＧ３を通過する磁束を低減することができる。なお、テーパ斜面は、図２１に示す曲面の他、平面であってもよいことは当然である。

実施例１のＤＣーＤＣコンバータを示す回路図である。 図１のＤＣ−ＤＣコンバータ１のタイミングチャートである。 図１のＤＣ−ＤＣコンバータ１の各部電圧波形である。 入力電流ｉ１の波形を示すタイミングチャートである。 コンデンサＣ１の充放電電流ｉ２の波形を示すタイミングチャートである。 出力電流波形を示すタイミングチャートである。 実施例１のＤＣーＤＣコンバータにおけるモードＡの動作を示す回路図である。 実施例１のＤＣーＤＣコンバータにおけるモードＢの動作を示す回路図である。 従来のＤＣーＤＣコンバータの一例を示す回路図である。 実施例１のＤＣ−ＤＣコンバータの電力の流れを示すブロック図である。 実施例２を示す回路図である。 実施例３を示す回路図である。 実施例４を示す特性図である。 実施例５を示す回路図である。 実施例６を示す縦断面図である。 実施例６を示す水平断面図である。 実施例７を示すトランスの模式垂直断面図である。 実施例７に用いる二次コイルの模式平面図である。 実施例８を示すトランスの模式垂直断面図である。 実施例９を示すトランスの模式垂直断面図である。 実施例８の変形態様を示すトランスの模式垂直断面図である。

符号の説明

C１ コンデンサ
C２ コンデンサ
Ｃ３ コンデンサ
Ｑ１ 主スイッチ（スイッチング素子）
Ｑ２ 副スイッチ（スイッチング素子）
Ｑ３ 出力スイッチ（スイッチング素子）
Ｑ４ 出力スイッチ（スイッチング素子）
Ｔ１ トランス
Ｔ２ トランス
Ｗ１〜Ｗ６ コイル
ｇ 小磁気ギャップ
１ コンバータ
２ 電源（入力直流電源）
３ 電源又は負荷
４ コントローラ
１０ 接続点
１１ 交直変換回路
２０ 接続点
２１ 交直変換回路
３０ 接続点
４０ 接続点
５０ オンデューティ比
６０ 接続点
７０ 接続点
１００ 同期整流回路
１００Ａ トランス（共通トランス）
１０１ コア
１０２ コア
１０３ ベースプレート
２００ 回路
３００ 一次側回路
４００ 同期整流回路（二次側回路）
５００ コントローラ
１１１〜１１３ 共通コイル
１０００ 第一電圧系統
１０１０ 底板部
１０１１〜１０１３ ポール部
１０２０ 天板部
１０２１ ポール部
１０２１〜１０２３ ポール部
１０３０ 樹脂板
１０３１ 窓
１１３１〜１１３３ 端子
１１３２ 端子
１１３３ 端子
１１３４ 略半円部
１１３５ 直線部
１１３６ 略半円部
１１３７ 銅ブスバー
２００１ 底板部
２００２ 中央柱部
２００３ 側壁部
２００４ 側壁部
３０００ Ｉ形コア
４０００ Ｉ形コア
５０００ Ｉ形コア
６０００ 有ギャップ閉磁気回路
７０００ 有ギャップ閉磁気回路
８０００ コイル導体板

Claims (14)

1. コイルＷ１、Ｗ２、Ｗ３をもつトランスＴ１と、コイルＷ４、Ｗ５、Ｗ６をもつトランスＴ２とを有するとともに、コイルＷ１、Ｗ４は直列接続されて第１コイル対を構成し、コイルＷ２、Ｗ５は直列接続されて第２コイル対を構成する磁気回路と、
   所定の直流電源電圧で運用される第一電圧系統１０００に接続される交直変換回路１１と、
   前記第一電圧系統１０００と異なる直流電源電圧で運用される第二電圧系統２０００に交直変換回路２１と、
   第一電圧系統１０００と第二電圧系統２０００との間の電力伝送を制御するコントローラと、
   を備え、
   前記第１コイル対と直列接続されて前記第一電圧系統１０００と閉回路を構成する主スイッチＱ１と、
   前記第２コイル対と直列接続されて前記主スイッチＱ１と閉回路を構成するコンデンサＣ１と、
   前記コンデンサＣ１と前記第２コイル対との接続点と、前記主スイッチＱ１と前記第２コイル対及び第１コイル対との接続点とを接続して前記主スイッチＱ１のオフ時に前記主スイッチＱ１を流れていた電流をバイパスするクランプ回路と、
   を有し、
   前記コントローラは、
   前記主スイッチＱ１を所定周期、所定オン・デューティ比で駆動することを特徴とするＤＣ−ＤＣコンバータ。
2. 請求項１記載のＤＣ−ＤＣコンバータにおいて、
   前記クランプ回路は、
   直列に接続されたコンデンサＣ２及び副スイッチＱ２とにより構成され、
   前記コントローラは、
   前記主スイッチＱ１をオフし、前記副スイッチＱ２をオンする第一モードと、前記主スイッチＱ１をオンし、前記副スイッチＱ２をオフする第二モードとを交互に実施することを特徴とするＤＣ−ＤＣコンバータ。
3. 請求項１記載のＤＣ−ＤＣコンバータにおいて、
   前記交直変換回路２１は、
   一端が前記第二電圧系統２０００の一端に接続され、他端が前記コイルＷ６を通じて前記第二電圧系統２０００の他端に接続されるスイッチング素子Ｑ３と、
   一端が前記第二電圧系統２０００の一端に接続され、他端が前記コイルＷ３を通じて前記第二電圧系統２０００の他端に接続されるスイッチング素子Ｑ４と、
   を備え、
   前記コントローラは、
   前記主スイッチＱ１と前記スイッチング素子Ｑ３又はＱ４の一方とを同期オンし、前記副スイッチＱ２と前記スイッチング素子Ｑ４又はＱ３の他方とを同期オンすることを特徴とするＤＣ−ＤＣコンバータ。
4. 請求項１記載のＤＣ−ＤＣコンバータにおいて、
   前記トランスＴ１は、
   前記コイルＷ１、Ｗ２、Ｗ３が巻装される磁路部分である巻装磁路部分と、両端が前記巻装磁路部分の両端に個別に磁気的に接続されて前記巻装磁路部分とともに閉磁路を構成する非巻装磁路部分とをもつ第一コアを有し、
   前記トランスＴ２は、
   前記コイルＷ４、Ｗ５、Ｗ６が巻装される磁路部分である巻装磁路部分と、両端が前記巻装磁路部分の両端に個別に磁気的に接続されて前記巻装磁路部分とともに閉磁路を構成する非巻装磁路部分とをもつ第二コアを有し、
   前記両コアの前記非巻装磁路部分の一部又は全部は磁気的に一体に形成されていることを特徴とするＤＣーＤＣコンバータ。
5. 請求項４記載のＤＣ−ＤＣコンバータにおいて、
   前記第一コア及び第二コアをなすコアは、
   所定間隔を隔てて略平行に延在する一対のビーム部と、
   互い所定間隔を隔てて両端が前記一対のビーム部に磁気的に個別に接続される多数のポール部と、
   を備え、
   前記ポール部は、
   第一コアの巻装磁路部分をなす第一ポール部と、前記第二コアの巻装磁路部分をなす第二ポール部と、前記非巻装磁路部分をなす共通ポール部とを有することを特徴とするＤＣ−ＤＣコンバータ。
6. 請求項５記載のＤＣ−ＤＣコンバータにおいて、
   前記第一ポール部と前記第二ポール部とは、前記ビーム部の略中央部に互いに所定間隔を隔てて配置され、前記共通ポール部は、前記ビーム部の周辺部に配置されることを特徴とするＤＣ−ＤＣコンバータ。
7. 請求項５記載のＤＣ−ＤＣコンバータにおいて、
   前記コイルＷ１、Ｗ２、Ｗ３は前記第一ポール部に巻装され、前記コイルＷ４、Ｗ５、Ｗ６は前記第二ポール部に巻装され、
   前記コイルＷ１が前記第二ポール部に形成する磁束の方向は、前記コイルＷ４が前記第二ポール部に形成する磁束の方向と反対方向とされる
   ことを特徴とするＤＣーＤＣコンバータ。
8. 請求項５記載のＤＣ−ＤＣコンバータにおいて、
   前記第一ポール部に巻装されるコイルＷ３と、前記第二ポール部に巻装されるコイルＷ６とは、一体の導体板からなり、
   前記導体板は、
   前記第一ポール部と前記第二ポール部との間から外部に突出する共通端子部と、
   前記第二ポール部と反対側の前記第一ポール部の側面に沿って外部に突出する第一端子部と、
   前記第一ポール部と反対側の前記第二ポール部の側面に沿って外部に突出する第二端子部と、
   を有することを特徴とするＤＣーＤＣコンバータ。
9. 請求項１記載のＤＣ−ＤＣコンバータにおいて、
   前記トランスＴ１、T２は、
   底板部２００１と、前記底板部２００１の中央部から立設された中央柱部２００２と、前記底板部２００１の一端部から立設された第１の側壁部２００３と、前記底板部２００１の他端部から立設された第２の側壁部２００４とを有する略断面略E字形状のE型コア２０００と、
   前記中央柱部２００２との間にギャップG１を有して前記中央柱部２００２及び前記第１の側壁部２００３の上に配置されて前記Ｅ形コア２０００及び前記ギャップＧ１とともに第１の有ギャップ閉磁気回路６０００を構成する略平板状の第１のI型コア３０００と、
   前記中央柱部２００２との間にギャップG２を有し、前記第１のＩ形コア３０００に対してギャップＧ３を有して前記中央柱部２００２及び前記第２の側壁部２００４の上に配置されて前記Ｅ形コア２０００及び前記ギャップＧ２とともに第２の有ギャップ閉磁気回路７０００を構成する略平板状の第２のI型コア４０００と、
   を有し、
   前記コイルＷ１、Ｗ４は、一体に形成されて前記中央柱部２００２に巻装され、
   前記コイルＷ２、Ｗ５は、一体に形成されて前記中央柱部２００２に巻装され、
   前記コイルＷ３は、前記中央柱部２００２と前記第１の側壁部２００３との間に位置して前記中央柱部２００２に巻装され、
   前記コイルＷ６は、前記中央柱部２００２と前記第２の側壁部２００４との間に位置して前記中央柱部２００２に巻装されていることを特徴とするＤＣーＤＣコンバータ。
10. 請求項９記載のＤＣーＤＣコンバータにおいて、
    前記コイルＷ３、Ｗ６の各一端は一体に形成されていることを特徴とするＤＣーＤＣコンバータ。
11. 請求項１記載のＤＣ−ＤＣコンバータにおいて、
    前記トランスＴ１、T２は、
    底板部２００１と、前記底板部２００１の中央部から立設された中央柱部２００２と、前記底板部２００１の一端部から立設された第１の側壁部２００３と、前記底板部２００１の他端部から立設された第２側壁部２００４とを有する略断面略E字形状のE型コア２０００と、
    前記中央柱部２００２との間にギャップG１を有して前記中央柱部２００２及び前記第１の側壁部２００３の上に配置されて前記Ｅ形コア２０００及び前記ギャップＧ１とともに第１の有ギャップ閉磁気回路６０００を構成する略平板状の第１のI型コア３０００と、
    前記中央柱部２００２との間にギャップG２を有し、前記第１のＩ形コア３０００に対してギャップＧ３を有して前記中央柱部２００２及び前記第２の側壁部２００４の上に配置されて前記Ｅ形コア２０００及び前記ギャップＧ２とともに第２の有ギャップ閉磁気回路７０００を構成する略平板状の第２のI型コア４０００と、
    を有し、
    前記コイルＷ１、Ｗ４は、一体に形成されて前記中央柱部２００２に巻装され、
    前記コイルＷ２、Ｗ５は、一体に形成されて前記中央柱部２００２に巻装され、
    前記コイルＷ３は、前記中央柱部２００２以外の前記Ｅ形コア２０００又は前記第１の側壁部２００３に巻装されて前記第１の有ギャップ閉磁気回路６０００と鎖交し、
    前記コイルＷ６は、前記中央柱部２００２以外の前記Ｅ形コア２０００又は前記第２の側壁部２００４に巻装されて前記第２の有ギャップ閉磁気回路７０００と鎖交することを特徴とするＤＣーＤＣコンバータ。
12. 請求項１１記載のＤＣーＤＣコンバータにおいて、
    前記コイルＷ３は、前記第１の側壁部２００３に巻装され、前記コイルＷ６は、前記第２の側壁部２００４に巻装されていることを特徴とするＤＣーＤＣコンバータ。
13. 請求項１記載のＤＣ−ＤＣコンバータにおいて、
    前記トランスＴ１、T２は、
    底板部２００１と、前記底板部２００１の中央部から立設された中央柱部２００２と、前記底板部２００１の一端部から立設された第１の側壁部２００３と、前記底板部２００１の他端部から立設された第２の側壁部２００４とを有する略断面略E字形状のE型コア２０００と、
    前記第１側壁部２００３との間にギャップG１を有し、前記第１の側壁部２００３との間にギャップＧ２を有して前記中央柱部２００２、前記第１の側壁部２００３及び前記第２側壁部２００４の上に配置される略平板状のI型コア５０００と、
    を有し、
    前記Ｅ形コア２０００及びＩ形コア５０００は、前記ギャップＧ１を有する第１の有ギャップ閉磁気回路６０００と、前記ギャップＧ２を有する第２の有ギャップ閉磁気回路７０００とを構成し、
    前記コイルＷ１、Ｗ４は、一体に形成されて前記中央柱部２００２に巻装され、
    前記コイルＷ２、Ｗ５は、一体に形成されて前記中央柱部２００２に巻装され、
    前記コイルＷ３は、前記中央柱部２００２以外の前記Ｅ形コア２０００又は前記第１の側壁部２００３に巻装されて前記第１の有ギャップ閉磁気回路６０００と鎖交し、
    前記コイルＷ６は、前記中央柱部２００２以外の前記Ｅ形コア２０００又は前記第２の側壁部２００４に巻装されて前記第２の有ギャップ閉磁気回路７０００と鎖交することを特徴とするＤＣーＤＣコンバータ。
14. 請求項１３記載のＤＣーＤＣコンバータにおいて、
    前記コイルＷ３は、前記第１の側壁部２００３に巻装され、前記コイルＷ６は、前記第２の側壁部２００４に巻装されていることを特徴とするＤＣーＤＣコンバータ。

Images