JP4577772B2 - 電流双方向レギュレータ - Google Patents

Description

本発明は、電流双方向レギュレータに関するものであり、特に、電流双方向レギュレータにおける損失低減に関するものである。

図２０は、特許文献１に開示されているバック型ＤＣ−ＤＣコンバ−タの基本回路図、図２１は図２０のバック型ＤＣ−ＤＣコンバ−タ回路の代表的な動作波形である。又主スイッチ素子Ｑ１０１のドレイン・ソ−ス間には、第２のチョ−クコイルＬ１０２とトランスＴ１０１、補助スイッチ素子Ｑ１０２から成る直列回路が、並列に接続される。更にトランスＴ１０１の２次側には、図２０に示した如くトランスＴ１０１の巻方向に順じて第３のダイオ−ドＤ１０３のアノ−ドが接続され、トランスＴ１０１のもう一方の側は直流電源Ｖｉの（−）側に接続される。又、第３のダイオ−ドＤ１０３のカソ−ドは直流電源Ｖｉの＋側に接続される。尚トランスＴ１０１は１次巻数Ｎｐ、２次巻数Ｎｓで構成され巻数比ｎ（＝ＮＰ／ＮＳ）になっているものとする。

以下に従来のバック型ＤＣ−ＤＣコンバ−タ回路の詳細動作を図２０、図２１を用いて説明する。時間ｔ１〜ｔ２の期間は、時刻ｔ１で主スイッチＱ１０１がタ−ンオフすると今まで主スイッチ素子Ｑ１０１に流れていた電流Ｑ１０１Ｉｄ１（＝Ｉ０）は第１のコンデンサＣ１０１に転流される。このため第１のコンデンサＣ１０１の電圧、すなわち主スイッチ素子Ｑ１０１の電圧Ｑ１０１ＶＤＳはゆるやかに立上がるため、ゼロ電圧スイッチング（ＺＶＳ）動作を行う。時刻ｔ５で第１のコンデンサＣ１０１の電圧すなわち主スイッチＱ１０１の電圧Ｑ１０１ＶＤＳがゼロボルトになると、補助スイッチＱ１０２の電流Ｑ１０２Ｉｄ２が第２のチョ−クコイルＬ１０２の作用により第１のダイオ−ドＤ１０１を通して流れ続ける。又この期間に主スイッチ素子Ｑ１０１をタ−ンオンすることにより、ゼロ電圧スイッチング（ＺＶＳ）動作が可能となる。時刻ｔ６で補助スイッチ素子Ｑ１０２に流れていた電流Ｑ１０２Ｉｄ２は負荷電流Ｉ０に達するため、主スイッチ素子Ｑ１０１に分流を始める。従って補助スイッチＱ１０２のタ−ンオフは、補助スイッチＱ１０２をゼロ電流スイッチ（ＺＣＳ）動作を行わせるためには、時間ｔ７以降に設定する必要がある。つまり、補助スイッチのタ−ンオン時間△ｔＱ１０２は△ｔ４＋△ｔ５＋△ｔ６＋△ｔ７以上にする必要がある。

尚、その他の関連技術として、特許文献２、３に開示されているＤＣ−ＤＣコンバータがある。

特開平６−２４５４８６号公報（００４８乃至００５１段落、図１） 特開２００３−１０２１６８号公報 特開２００３−０３３０１３号公報

しかしながら従来のＤＣ−ＤＣコンバ−タでは、スイッチ素子Ｑ１０２に流れる電流Ｑ１０２Ｉｄ２のピーク値が高い状態である。するとスイッチ素子Ｑ１０２のサイズをピーク値に応じて大きくする必要があり、回路サイズの増大や定常損失の増大等が発生するため問題である。また、直流電源Ｖｉから負荷抵抗ＲＬへの一方向のコンバート動作は開示されているが、その逆方向の動作については開示されていない。すると双方向のコンバータ回路が実現できないため問題である。また、コンデンサ電荷が早く抜けないため、スイッチ素子Ｑ１０２をＺＶＳするには所定の時間経過が必要である。するとＤＣ−ＤＣコンバ−タのタイミング設計等が困難となるため問題である。

本発明は前記従来技術の課題の少なくとも１つを解消するためになされたものであり、スイッチング素子の端子間に印加される電圧が僅少な状態でスイッチング動作を行うことにより、スイッチング損失を低減して、電力効率の向上や発熱量の低減を図ると共に、昇降圧の動作が可能であり、回路の実装面積の小型化が可能である電流双方向レギュレータを提供することを目的とする。

前記目的を達成するために、請求項１に係るソフトスイッチングレギュレータは、第１端子が低圧電源端子に接続される第１インダクタと、第１インダクタの第２端子と基準電圧端子または高圧電源端子のうち一方との間に接続される第１スイッチング素子と、第１インダクタと第１スイッチング素子との接続点と基準電圧端子または高圧電源端子のうち他方との間に接続される第１整流素子とを備えるソフトスイッチングレギュレータであって、第１スイッチング素子と第１整流素子とのうち少なくとも何れか一方の端子間に並列接続されるコンデンサと、高圧電源端子と基準電圧端子との間に接続される電圧設定部と、第１スイッチング素子と並列に接続される第１補助電流径路と、第１整流素子と並列に接続される第２補助電流径路とを備え、電圧設定部は、第２インダクタと第２整流素子とが直列に接続され、第１補助電流径路は、第２インダクタと電磁的に結合され、第２インダクタにおいて高圧電源端子に向かって接続される端子と同極性の起電力が誘起される第１端子が、接続点または高圧電源端子のうちの一方に向かって接続される第３インダクタと、第１補助スイッチング素子とが直列に接続され、第２補助電流径路は、第２インダクタと電磁的に結合され、第２インダクタにおいて第１端子が、接続点または高圧電源端子のうちの他方に向かって接続される第４インダクタと、第１補助整流素子とが直列に接続されることを特徴とする。

請求項１のソフトスイッチングレギュレータでは、第１スイッチング素子の導通により、第１インダクタと第１スイッチング素子とに投入電流が流れ、低圧電源端子と高圧電源端子のうち一方から第１インダクタに電磁エネルギが蓄積される。蓄積された電磁エネルギは、第１整流素子を介して低圧電源端子と高圧電源端子のうち他方へ放出される。

第１スイッチング素子の非導通は、これに先立つ導通時に、第１スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態に、第１整流素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態にあることにより、接続点の電圧変化は緩やかに行われる。そのため、第１スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。すなわち、ゼロボルトスイッチング（ＺＶＳ）が行われる。

その後、第１補助スイッチング素子の導通により第１補助電流経路が形成される。ここで、第１補助スイッチング素子の導通は、導通による電流が第３インダクタにより制限されるため、導通遷移に遅れて電流が立ち上がるゼロカレントスイッチング（ＺＣＳ）により行われる。このとき、第２インダクタと第３インダクタ、第２インダクタと第４インダクタはそれぞれ電磁的に結合されているため、第３インダクタを介してエネルギが第２、第４インダクタに伝達される。よって第２乃至第４インダクタンスの巻数比に応じた電圧が、第２乃至第４インダクタンスの各々に発生する。これにより、第２補助電流経路および電圧設定部にも電流が流れる。

導通している第１整流素子により確定される接続点の電圧に起因して、第１補助電流径路に流れる電流が時間経過と共に増加する。また第１補助電流径路の第３インダクタとの電磁結合に起因して、第４インダクタに印加される電圧により、第２補助電流径路に流れる電流が時間経過と共に増加する。時間と共に投入電流のうちより多くの電流がバイパスされ、やがて投入電流の全量がバイパスされ、第１整流素子に電流が流れなくなると共にコンデンサへの充放電が行われる。接続点の電圧レベルが遷移して、第１スイッチング素子の電流径路端子間の電圧差が僅少な状態となる。この状態において第１スイッチング素子が導通されゼロボルトスイッチング（ＺＶＳ）が行われる。

接続点の電圧レベルが遷移した後は漏れインダクタに印加される電圧が反転する。
漏れインダクタは、等価回路として各インダクタに直列に接続されるインダクタである。例えばトランスにおいては、漏れインダクタは、電磁的な結合が完全でないことに起因して発生する。第１補助電流径路に備えられる漏れインダクタに印加される電圧が反転すると、第１補助電流径路に流れるバイパス電流の時間傾きが反転し、バイパス電流は徐々に減少する。第１補助電流径路では、第３インダクタに流れるバイパス電流がゼロになった時点で、電磁的に結合されている第２インダクタには電圧が発生しなくなる。また第２整流素子により第２インダクタへの電流の逆流が防止されている。よって、第２インダクタへ電流が逆流して起電力が発生し、該起電力が電磁的に結合される第３インダクタに伝達され、第１補助電流径路にも電流が逆流する事態を、第２整流素子により防止することができる。そして、第１補助電流径路に電流が流れていない状態において第１補助スイッチング素子が非導通とされ、ゼロカレントスイッチング（ＺＣＳ）が行われる。

また同様にして、第２補助電流径路に備えられる漏れインダクタに印加される電圧が反転すると、第２補助電流径路に流れるバイパス電流の時間傾きが反転し、バイパス電流は徐々に減少する。そして第２補助電流径路では、第１補助整流素子により電流の逆流は生じず電流が流れなくなるため、自動的に第２補助電流経路は非導通状態とされる。

ここで第１補助電流径路を流れる電流は、所定の時間傾きを有して増加の後減少するが、当該電流に応じて第２補助電流径路にも電流が流れる。すなわち、バイパス電流が第３インダクタに流れることにより、第３インダクタと第２インダクタ、第２インダクタと第４インダクタとの電磁的な結合に基づき第４インダクタに逆起電力が働く。これにより、第１補助電流径路のみならず、第２補助電流径路によって電流を分流することにより、第１補助電流径路の電流値のピークを小さくすることができるため、第１補助スイッチング素子の素子サイズを小さくすることができ、回路の実装面積の小型化を図ることが可能となる。また定常損失を減少させることが可能となる。

また電磁的に結合される第２乃至第４インダクタによって、巻線比に応じて第３および第４インダクタの電圧値を決めることができる。よって、巻線比に応じて、補助電流径路に流れるバイパス電流の時間傾きを調整することができる。これにより、補助電流径路の形成後、投入電流の全量をバイパスして接続点の電圧を反転し、第１スイッチング素子をゼロボルトスイッチング（ＺＶＳ）で導通可能な状態とするまでの時間遅延を調整することができ、タイミング設計等が容易になる。またこれにより、一定の電圧値である高圧電源の電圧値を基準として、第３および第４インダクタの電圧値を巻線比に応じて決めることができるため、第３および第４インダクタの電圧値を安定させることが可能となり、ソフトスイッチングレギュレータの動作も安定させることが可能となる。

また、接続点の電圧が反転して第１補助電流径路の電流が減少した後は、第２整流素子により、第１補助電流径路には電流が流れない状態が維持される。これにより、第１補助スイッチング素子をゼロカレントスイッチング（ＺＣＳ）で導通可能とする時間を十分に確保することができる。

また、ソフトスイッチングレギュレータにおいて、第１スイッチング素子における電流径路端子間の電圧差を僅少とした上でスイッチング動作をさせることができる。これにより、スイッチング時に第１スイッチング素子で消費されるスイッチング損失を低減することができる。スイッチング損失の低減に伴い、ソフトスイッチングレギュレータの電圧変換における電力効率の向上を図ることができる。第１スイッチング素子でのスイッチング損失による発熱も低減でき、ヒートシンク等の冷却装置等を小型・軽量化することができる。

また、ソフトスイッチングレギュレータにおけるスイッチング動作の高周波化が可能となり、可聴周波数帯以上の周波数でスイッチング動作させることも可能となる。これにより、動作時の電磁エネルギに伴う第１インダクタ等の振動を可聴周波数帯からずらすことができ、動作時の異音防止を行うことができる。

また、請求項２に係るソフトスイッチングレギュレータは、請求項１に記載のソフトスイッチングレギュレータにおいて、第１補助電流径路の第３インダクタ（に直列接続される第５インダクタ、または、第２補助電流経路の第４インダクタに直列接続される第６インダクタの少なくとも一方を備えることを特徴とする。

請求項２のソフトスイッチングレギュレータでは、補助電流径路に流れる電流の時間傾きは、第３および第４インダクタの電磁結合に起因する漏れインダクタに代えて、または漏れインダクタと共に、第５および第６インダクタにより決定される。これにより、第５および第６インダクタのインダクタンス値を調整することにより、補助電流径路に流れる電流の時間傾きを調整することができる。

また、請求項３に係るソフトスイッチングレギュレータは、請求項１に記載のソフトスイッチングレギュレータにおいて、第１スイッチング素子または／および第１補助スイッチング素子の電流径路端子間には、第１インダクタに流れる投入電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードを備えることを特徴とする。これにより、電流の逆流時にも対応することができる。

また、請求項４に係るソフトスイッチングレギュレータは、請求項１に記載のソフトスイッチングレギュレータにおいて、第３インダクタおよび第４インダクタの巻線数が、第２インダクタの巻線数の１／２以下であることを特徴とする。

第３インダクタおよび第４インダクタの巻線数が、第２インダクタの巻線数の１／２の値である場合には、第１補助電流径路と第２補助電流径路とで分流される電流値が等しくなるため、第１補助電流径路の電流値のピークを最小化することが可能となる。また接続点の電圧値が、インダクタとコンデンサとによって共振し、最小値において０（Ｖ）となる。よって、第３インダクタおよび第４インダクタの巻線数を、第２インダクタの巻線数の１／２以下の値に設定することにより、第１補助スイッチング素子の素子サイズを小さくして回路の実装面積の小型化を図ることと、第１スイッチング素子のＺＶＳのタイミングの設計マージンを得ることとの両立が可能となる。

また、請求項５に係るソフトスイッチングレギュレータは、請求項１に記載のソフトスイッチングレギュレータにおいて、第３インダクタの巻線数と第４インダクタの巻線数とが等しいことを特徴とする。第３インダクタと第４インダクタとに印加される電圧値の絶対値は、昇圧動作時と降圧動作時とにおいて対称となるように一定比率を保って逆転することになる。よって昇圧時における第１補助スイッチング素子のピーク電流値と、降圧時における第１補助スイッチング素子のピーク電流値とを揃えることが可能となるため、設計等の自由度を増すことが可能となる効果が得られる。

また、請求項６に係るソフトスイッチングレギュレータは、請求項１に記載のソフトスイッチングレギュレータにおいて、第２インダクタ乃至第４インダクタは、一体の３巻トランスであることを特徴とする。これにより、第２インダクタ乃至第４インダクタをコンパクトに構成することができ、回路実装規模を小さくすることができる。

また、請求項７に係るソフトスイッチングレギュレータは、請求項１に記載のソフトスイッチングレギュレータにおいて、第１スイッチング素子と第１補助スイッチング素子との基準端子間が接続されることを特徴とする。これにより、例えばスイッチング素子がバイポーラトランジスタの時は、エミッタ電位が一致する。また例えばスイッチング素子がＭＯＳトランジスタの時は、ソース電位が一致する。よって、共通のドライブ電源により導通制御を行うことができるため、ドライブ電源構成を簡単とすることが可能となり、回路規模の縮小化等を図ることが可能となる。

また、請求項８に係る電流双方向レギュレータは、第１端子が低圧電源端子に接続される第１インダクタと、高圧電源端子と基準電圧端子との間に直列に接続され、その接続点に第１インダクタの第２端子が接続される上方スイッチング素子および下方スイッチング素子を備える電流双方向レギュレータであって、上方および下方スイッチング素子のうち少なくとも何れか一方の端子間に並列接続されるコンデンサと、高圧電源端子と基準電圧端子との間に接続される電圧設定部と、下方スイッチング素子と並列に接続される下方補助電流径路と、上方スイッチング素子と並列に接続される上方補助電流径路とを備え、電圧設定部は、第２インダクタと整流素子とが直列に接続され、上方補助電流径路は、第２インダクタと電磁的に結合され、第２インダクタにおいて高圧電源端子に向かって接続される端子と同極性の起電力が誘起される第１端子が、高圧電源端子に向かって接続される上方インダクタと、上方補助スイッチング素子とが直列に接続され、下方補助電流径路は、第２インダクタと電磁的に結合され、第２インダクタにおいて第１端子が、接続点に向かって接続される下方インダクタと、下方補助スイッチング素子とが直列に接続されることを特徴とする。

請求項８の電流双方向レギュレータでは、下方スイッチング素子の導通により、低圧電源端子から第１インダクタに投入電流が流れ、電磁エネルギが蓄積される場合、蓄積された電磁エネルギは、上方スイッチング素子の導通に応じて高圧電源端子に放出される。上方スイッチング素子は、整流作用を奏するタイミングで導通され、いわゆる同期整流素子として機能させてもよい。

下方スイッチング素子の非導通は、これに先立つ導通時に、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態に、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態にあることにより、接続点の電圧変化は緩やかに行われる。このため、下方スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。すなわち、ゼロボルトスイッチング（ＺＶＳ）が行われる。

同期整流素子としての上方スイッチング素子の導通は、下方スイッチング素子の非導通に応じて第１インダクタに蓄積されている電磁エネルギにより、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電された上で、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電された上で、行なわれる。上方スイッチング素子は、電流径路端子間の電圧差が僅少となった状態で導通が行われる。すなわち、ゼロボルトスイッチング（ＺＶＳ）が行われる。

上方スイッチング素子が非導通となった後、下方スイッチング素子の再導通に先立ち、下方補助スイッチング素子の導通により下方補助電流経路が形成される。ここで、下方補助スイッチング素子の導通は、ゼロカレントスイッチング（ＺＣＳ）により行われる。このときエネルギが、下方インダクタを介して、電磁的に結合された上方インダクタおよび第２インダクタに伝達される。よって、巻数比に応じた電圧が、上方、下方インダクタおよび第２インダクタに発生することに応じて、上方補助電流経路および電圧設定部にも電流が流れる。その後時間と共に投入電流のうちより多くの電流がバイパスされ、やがて投入電流の全量がバイパスされ、上方スイッチング素子に電流が流れなくなると共にコンデンサへの充放電が行われる。そして接続点の電圧が低電圧レベルに反転し、下方スイッチング素子の電流径路端子間の電圧差が僅少な状態となる。この状態において下方スイッチング素子が導通されゼロボルトスイッチング（ＺＶＳ）が行われる。

接続点の電圧が低電圧レベルに遷移した後は、上方インダクタに誘起される起電力が反転し、上方補助電流径路に流れるバイパス電流の時間傾きが反転し、バイパス電流は徐々に減少する。そして上方補助電流径路では、例えば、上方補助スイッチング素子のいわゆる整流動作により、電流の逆流は生じず電流が流れなくなるため、自動的に上方補助電流経路は非導通状態とされる。

また同様に、接続点の電圧が低電圧レベルに遷移した後は、下方インダクタに誘起される起電力が反転し、下方補助電流径路に流れるバイパス電流の時間傾きが反転し、バイパス電流は徐々に減少する。下方補助電流径路においてバイパス電流がゼロになった時点で、電磁的に結合されている上方インダクタと第２インダクタとには電圧が発生しなくなる。また補助整流素子により第２インダクタへの電流の逆流が防止されている。よって補助整流素子により、逆流する方向への起電力が第２インダクタによって発生することが防止され、電磁的に結合される下方インダクタにも電圧が発生しないため、下方補助電流径路に電流が逆流することが防止される。この状態において下方補助スイッチング素子が非導通とされ、ゼロカレントスイッチング（ＺＣＳ）が行われる。

また、上方スイッチング素子の導通により高圧電源端子から第１インダクタに投入電流が流れ、電磁エネルギが蓄積される場合、蓄積された電磁エネルギは、下方スイッチング素子の導通に応じて低圧電源端子に放出される。下方スイッチング素子は、整流作用を奏するタイミングで導通され、いわゆる同期整流素子として機能させてもよい。

上方スイッチング素子の非導通は、これに先立つ導通時に、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態に、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態にあることにより、接続点の電圧変化は緩やかに行われる。このため、上方スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。すなわち、ゼロボルトスイッチング（ＺＶＳ）が行われる。

同期整流素子としての下方スイッチング素子の導通は、上方スイッチング素子の非導通に応じて第１インダクタに蓄積されている電磁エネルギにより、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電された上で、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電された上で、行なわれる。下方スイッチング素子は、電流径路端子間の電圧差が僅少となった状態で導通が行われる。すなわち、ゼロボルトスイッチング（ＺＶＳ）が行われる。

下方スイッチング素子が非導通となった後、上方スイッチング素子の再導通に先立ち、上方補助スイッチング素子の導通により上方補助電流経路が形成される。ここで、上方補助スイッチング素子の導通は、ゼロカレントスイッチング（ＺＣＳ）により行われる。このときエネルギが、上方インダクタを介して、電磁的に結合された下方インダクタおよび第２インダクタに伝達される。よって、巻数比に応じた電圧が、上方、下方インダクタおよび第２インダクタに発生することに応じて、下方補助電流経路および電圧設定部にも電流が流れる。その後時間と共に投入電流のうちより多くの電流がバイパスされ、やがて投入電流の全量がバイパスされ、下方スイッチング素子に電流が流れなくなると共にコンデンサへの充放電が行われる。接続点の電圧が高電圧レベルに反転し、上方スイッチング素子の電流径路端子間の電圧差が僅少な状態となる。この状態において上方スイッチング素子が導通されゼロボルトスイッチング（ＺＶＳ）が行われる。

接続点の電圧が高電圧レベルに遷移した後は、下方インダクタに誘起される起電力が反転し、下方補助電流径路に流れるバイパス電流の時間傾きが反転し、バイパス電流は徐々に減少する。そして下方補助電流径路では、例えば、下方補助スイッチング素子のいわゆる整流動作により、電流の逆流は生じず電流が流れなくなるため、自動的に下方補助電流経路は非導通状態とされる。

また上方補助電流径路では、上方補助電流径路に流れるバイパス電流の時間傾きが反転しバイパス電流は徐々に減少する。上方補助電流径路においてバイパス電流がゼロになった時点で、電磁的に結合されている下方インダクタと第２インダクタとには電圧が発生しなくなる。また補助整流素子により第２インダクタへの電流の逆流が防止されている。よって補助整流素子により、逆流する方向への起電力が第２インダクタによって発生することが防止され、電磁的に結合される上方インダクタにも電圧が発生しないため、上方補助電流径路に電流が逆流することが防止される。この状態において上方補助スイッチング素子が非導通とされ、ゼロカレントスイッチング（ＺＣＳ）が行われる。

これにより、スイッチング損失の低減された昇降圧レギュレータを構成することができる。また、上方および下方スイッチング素子におけるスイッチング損失の低減、電流双方向レギュレータの電圧変換における電力効率の向上、上方および下方スイッチング素子における発熱低減と機器の小型・軽量化、スイッチング動作の高周波数化、トランスによる上方または下方スイッチング素子の導通タイミングの調整については、請求項１と同様の作用・効果を奏する。

上方および下方インダクタの巻線比に応じて、上方および下方補助電流径路に流れるバイパス電流の時間傾きを調整することができる。上方および下方補助電流径路の形成後、投入電流の全量をバイパスして接続点の電圧を反転し、上方および下方スイッチング素子をＺＶＳで導通可能な状態とするまでの時間遅延を調整することができる。また、下方および上方スイッチング素子が同期整流素子として動作する場合に、同スイッチング素子の非導通タイミングを調整することができる。更に、上方および下方補助スイッチング素子の非導通時に同スイッチング素子に印加される電圧レベルを調整することができる。

また、請求項９に係る電流双方向レギュレータは、請求項８に記載の電流双方向レギュレータにおいて、上方スイッチング素子または／および下方スイッチング素子には、該上方スイッチング素子を流れる投入電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードまたは／および該下方スイッチング素子を流れる投入電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードが備えられることを特徴とする。

これにより、電流の逆流時に対応することができる。上方、下方スイッチング素子が同期整流素子として使用される場合に、導通、非導通のタイミングを調整する必要がない。投入電流の全量が上方または下方補助電流径路にバイパスされるタイミングに先行して、同期整流素子として導通している下方または上方スイッチング素子を非導通とすることができる。

また、請求項１０に係る電流双方向レギュレータは、請求項８に記載の電流双方向レギュレータにおいて、上方補助スイッチング素子または／および下方補助スイッチング素子には、降圧時に該上方補助スイッチング素子を流れる電流の電流方向とは逆方向を順方向として接続される逆並列補助ダイオードまたは／および昇圧時に該下方補助スイッチング素子を流れる電流の電流方向とは逆方向を順方向として接続される逆並列補助ダイオードが備えられることを特徴とする。これにより、電流の逆流時に対応することができる。そして上方補助、下方補助スイッチング素子が整流素子として使用される場合に、導通、非導通のタイミングを調整する必要がない。

また、請求項１１に係る電流双方向レギュレータは、請求項８に記載の電流双方向レギュレータにおいて、上方インダクタに直列接続される上方コイル、または、下方インダクタに直列接続される下方コイルの少なくとも一方を備えることを特徴とする。

請求項１１の電流双方向レギュレータでは、補助電流径路に流れる電流の時間傾きは、上方および下方インダクタの電磁結合に起因する漏れインダクタに代えて、または漏れインダクタと共に、上方および下方コイルにより決定される。これにより、上方および下方コイルのインダクタンス値を調整することにより、補助電流径路に流れる電流の時間傾きを調整することができる。

また、請求項１２に係る電流双方向レギュレータは、請求項８に記載の電流双方向レギュレータにおいて、上方スイッチング素子と上方補助スイッチング素子との基準端子間が接続され、下方スイッチング素子と下方補助スイッチング素子との基準端子間が接続されることを特徴とする。

例えばスイッチング素子がバイポーラトランジスタで構成される時には、上方スイッチング素子と上方補助スイッチング素子とのエミッタ電位が一致し、下方スイッチング素子と下方補助スイッチング素子とのエミッタ電位が一致する。これにより、共通のドライブ電源により導通制御を行うことができるため、補助スイッチである上方・下方補助スイッチング素子のために別電位の電源を作成することが不要となる。よってドライブ電源構成が簡単となり、回路の縮小化が可能とされる。

本発明によれば、スイッチング素子の端子間に印加される電圧が僅少な状態でスイッチング動作を行うことができ、スイッチング損失が低減された電流双方向レギュレータや、回路の実装面積の小型化が可能である電流双方向レギュレータを提供することが可能となる。

以下、本発明の電流双方向レギュレータについて具体化した実施形態を図１乃至図１９に基づき図面を参照しつつ詳細に説明する。図１は、第１実施形態の電流双方向レギュレータ１０の回路図である。電流双方向レギュレータ１０は、低圧電源端子Ｔ１に電圧源Ｖ１が接続され、電圧Ｖ１を昇圧して高圧電源端子Ｔ２に接続されている電圧源Ｖ２に供給すると共に、高圧電源端子Ｔ２に電圧源Ｖ２が接続され、電圧Ｖ２を降圧して低圧電源端子Ｔ１に接続されている電圧源Ｖ１に供給する。高圧電源端子Ｔ２に負荷としてモータを接続する場合、モータの駆動電圧である電圧Ｖ２を、電圧Ｖ１を昇圧して供給すると共に、モータによる回生エネルギを電圧源Ｖ１に再充電する等の用途においても使用することができる。図１に示す電流双方向レギュレータ１０は、電圧源Ｖ１およびＶ２の基準電圧端子ＴＳが共通に接続された、いわゆる非絶縁型の電流双方向レギュレータである。トランジスタＱ１、Ｑ２は、トランジスタＱ１のエミッタ端子とトランジスタＱ２のコレクタ端子とが接続点Ｘで接続されると共に、トランジスタＱ１のコレクタ端子が高圧電源端子Ｔ２に、トランジスタＱ２のエミッタ端子が基準電圧端子ＴＳに接続され、高圧電源端子Ｔ２と基準電圧端子ＴＳとの間に直列に接続されている。尚、トランジスタＱ１、Ｑ２のベース端子は、不図示のコントローラにより排他的に導通制御される。トランジスタＱ１、Ｑ２には、エミッタ端子からコレクタ端子に向かって順方向に逆並列ダイオードＤ１、Ｄ２が接続されている。接続点Ｘと低圧電源端子Ｔ１との間には、インダクタＬ１が接続されている。また、低圧電源端子Ｔ１および高圧電源端子Ｔ２と、基準電圧端子ＴＳとの間には、電圧源Ｖ１、Ｖ２に並列にコンデンサＣ１１、Ｃ１２が接続されている。ここで、トランジスタＱ１が上方スイッチング素子であり、トランジスタＱ２が下方スイッチング素子である。

ここで、高圧電源端子Ｔ２に接続される負荷とは、例えば、インバータ回路等を介して駆動されるインダクションモータ等が考えられる。ガソリンエンジンとモータ駆動との切替により走行するハイブリッド自動車や、モータ駆動のみによって走行する電気自動車等に適用する場合が一例である。例えば、電圧Ｖ１に２００Ｖ、負荷に供給すべき電圧Ｖ２に５００Ｖが供給される。

電圧Ｖ１を電圧Ｖ２に昇圧する昇圧レギュレータとして動作する場合は、トランジスタＱ２の導通によりインダクタＬ１に蓄積された電磁エネルギを、トランジスタＱ１および逆並列ダイオードＤ１を介して高圧電源端子Ｔ２に供給することにより行われる。また、電圧Ｖ２を電圧Ｖ１に降圧する降圧レギュレータとして動作する場合は、トランジスタＱ１の導通によりインダクタＬ１に蓄積された電磁エネルギを、トランジスタＱ２および逆並列ダイオードＤ２を介して低圧電源端子Ｔ１に供給することにより行われる。

ここで、コンデンサＣ１１、Ｃ１２は、平滑用のコンデンサである。また、トランジスタＱ１、Ｑ２は、ＩＧＢＴ、ＭＯＳ、バイポーラ等のトランジスタを使用することができる。この場合、逆並列ダイオードＤ１、Ｄ２は、各トランジスタＱ１、Ｑ２に内蔵されている場合の他、別途ダイオード素子を接続することもできる。

補助回路部１は、トランジスタＱ１、Ｑ２の各々のコレクタ・エミッタ間に接続される、コンデンサＣ１、Ｃ２を備えている。更に、トランジスタＱ１、Ｑ２の接続点Ｘと、高圧電源端子Ｔ２および基準電圧端子ＴＳとの間に、それぞれ上方および下方補助電流径路が構成される。また高圧電源端子Ｔ２と基準電圧端子ＴＳとの間に、電圧設定部が構成される。

トランジスタＱ３、Ｑ４には、エミッタ端子からコレクタ端子に向かって順方向に逆並列補助ダイオードＤ３、Ｄ４が接続されている。上方補助電流径路では、接続点Ｘから、トランジスタＱ３または逆並列補助ダイオードＤ３、トランス巻線ＴＲ１、インダクタＬ３を介して高圧電源端子Ｔ２に至る径路が形成される。下方補助電流径路では、接続点Ｘから、トランス巻線ＴＲ２、インダクタＬ４、トランジスタＱ４または逆並列補助ダイオードＤ４を介して基準電圧端子ＴＳに至る径路が形成される。
電圧設定部では、基準電圧端子ＴＳから、トランス巻線ＴＲ３およびダイオードＤ０を介して高圧電源端子Ｔ２に至る径路が形成される。逆並列補助ダイオードＤ３は、上方補助電流経路での電流の逆流を防止する目的で備えられており、接続点Ｘから高圧電源端子Ｔ２に向かう方向に電流を流す。また逆並列補助ダイオードＤ４は、下方補助電流経路での電流の逆流を防止する目的で備えられており、基準電圧端子ＴＳから接続点Ｘに向かう方向に電流を流す。尚、トランジスタＱ３、Ｑ４は、それぞれ上方、下方補助スイッチング素子である。

またトランス巻線ＴＲ１とトランジスタＱ３との接続点からは、リセット回路として、順方向に接続されるダイオードＤ５および逆方向に接続されるツェナダイオードＺＤ３を介して高圧電源端子Ｔ２に至る径路が形成される。またインダクタＬ４とトランジスタＱ４との接続点からは、リセット回路として、順方向に接続されるダイオードＤ６および逆方向に接続されるツェナダイオードＺＤ４を介して接続点Ｘに至る径路が形成される。

ここで、トランス巻線ＴＲ１乃至ＴＲ３は電磁的に結合されており、３巻の一体型の３巻トランスＴＴ１が構成されている。そして、Ｄ０に接続されているトランス巻線ＴＲ３の第１端子と、インダクタＬ３に接続されているトランス巻線ＴＲ１の第１端子と、接続点Ｘに接続されているトランス巻線ＴＲ２の第１端子とは、同極性で起電力が誘起される。

先ず、図２乃至図１０において、第１実施形態の昇降圧レギュレータにおける昇圧動作を説明する。図２にタイミングチャートを、図３乃至図１０には、各動作における回路の動作状態を示す。以下の説明では、回路上の動作状態を適宜に参照しながら、昇圧動作のタイミングチャート（図２）を説明する。尚、図２において、ＶＧＱ１、ＶＧＱ２、ＶＧＱ３、ＶＧＱ４は、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４のベース端子ＧＱ１、ＧＱ２、ＧＱ３、ＧＱ４に印加される電圧である。また、ＩＬ１、ＩＬ３、ＩＬ４はそれぞれ、電圧Ｖ１から接続点Ｘ、接続点ＸからインダクタＬ３、接続点ＸからインダクタＬ４に向かう電流を正方向とするインダクタＬ１、Ｌ３、Ｌ４に流れる電流を示す。このうち、インダクタ電流ＩＬ１が投入電流である。また、電圧ＶＱ２は、接続点Ｘの電圧を示す。端子間電圧ＶＬ３は、高圧電源端子Ｔ２側の端子を基準とする場合の端子間電圧を示し、端子間電圧ＶＬ４は、トランジスタＱ４側の端子を基準とする場合の端子間電圧を示す。

図２中（１）、（２）、および図３は、インダクタＬ１への電磁エネルギの蓄積期間である。図２中（１）の期間では、インダクタＬ１に電磁エネルギが蓄積される。図３に、（１）の期間の動作状態を示す。トランジスタＱ２のゲート端子ＧＱ２に印加されるゲート電圧ＶＧＱ２がハイレベルであり、トランジスタＱ２は導通している。電圧源Ｖ１から、インダクタＬ１およびトランジスタＱ２を介して基準電圧端子ＴＳに抜ける電流径路が確立される。インダクタＬ１の端子間には電圧Ｖ１が印加され、電圧源Ｖ１から接続点Ｘに向う方向（この方向を正方向とする。）に、所定の正の時間傾きを有するインダクタ電流ＩＬ１が流れる。インダクタＬ１にはインダクタ電流ＩＬ１に応じた電磁エネルギが蓄積される。

所定時間の経過後、図２中（２）に移行する。ゲート端子ＧＱ２に印加されるゲート電圧ＶＧＱ２がローレベルに遷移することにより、トランジスタＱ２が非導通となる。このときの接続点Ｘの電圧ＶＱ２は、直前までトランジスタＱ２が導通しているため、基準電圧端子ＴＳの電圧である基準電圧に略等しい電圧値となっている。このためコンデンサＣ１は充電状態にありコンデンサＣ２は放電状態にある。トランジスタＱ２の非導通後、インダクタＬ１に流れているインダクタ電流ＩＬ１は、コンデンサＣ１の放電、およびＣ２の充電に費やされるため（図４中（２））、接続点Ｘにおける電圧ＶＱ２の電圧値の上昇はトランジスタＱ２の非導通に遅れて行われる。このため、トランジスタＱ２の非導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング（ＺＶＳ）が行われトランジスタＱ２の非導通状態へのスイッチング損失を低減させることができる。

図２中（３）、（４）、および図５、図６は、インダクタＬ１からの電磁エネルギの放出期間である。図２中（３）の期間では、トランジスタＱ１のゲート端子ＧＱ１に印加されるゲート電圧ＶＧＱ１がハイレベルとなりトランジスタＱ１が導通する。導通したトランジスタＱ１は逆並列ダイオードＤ１と共に、インダクタＬ１から高圧電源端子Ｔ２に向かってインダクタ電流ＩＬ１を流す。これにより電磁エネルギが高圧電源端子Ｔ２に放出されて電圧源Ｖ２に昇圧された電圧Ｖ２が供給される（図５中（３））。接続点Ｘの電圧ＶＱ２は、電圧Ｖ２に略等しい電圧となり、インダクタＬ１の端子間には電圧Ｖ２と電圧Ｖ１との差電圧が、接続点Ｘから電圧源Ｖ１に向う方向（この方向を負方向とする。）に印加され、インダクタＬ１には所定の負の時間傾きを有するインダクタ電流ＩＬ１が流れる。

ここで、トランジスタＱ１は同期整流素子として動作する。また並列に逆並列ダイオードＤ１が接続されているので、ダイオードＤ１により整流作用を奏することも可能であり、昇圧動作においてはトランジスタＱ１を非導通に維持しておくことも可能である。尚、ゲート電圧ＶＧＱ１がハイレベルに遷移しトランジスタＱ１が導通状態に遷移する際にはコンデンサＣ１は放電状態、Ｃ２は充電状態となっているため、トランジスタＱ１の導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング（ＺＶＳ）が行われトランジスタＱ１の導通状態へのスイッチング損失を低減させることができる。

図２および図５、図６の期間では、電圧Ｖ２と電圧Ｖ１との差電圧がインダクタＬ１の負方向（接続点Ｘから電圧源Ｖ１に向う方向）に印加されて、インダクタ電流ＩＬ１は蓄積された電磁エネルギに応じた電流値から所定の負の時間傾きを有して減少する。この状態からゲート電圧ＶＧＱ１をローレベルに反転して、トランジスタＱ１を非導通とする。並列に逆並列ダイオードＤ１が接続されているので、トランジスタＱ１の両端には電圧が印加されず、ゼロボルトスイッチング（ＺＶＳ）させることができる。

またトランジスタＱ１に並列にダイオードＤ１が接続されているので、下方補助電流径路の形成に先立ちトランジスタＱ１を非導通とすることが可能である。また、下方補助電流径路の形成後であってもトランジスタＱ１を非導通とすることも可能である。更に、全量をバイパスした後にもトランジスタＱ１が導通していれば接続点Ｘの電圧ＶＱ２は電圧Ｖ２に略等しく維持されることとなるので、下方補助電流径路が形成されていれば全量のバイパス後の適宜なタイミングにおいてトランジスタＱ１を非導通とすることも可能である。何れの場合においても、トランジスタＱ１をゼロボルトスイッチング（ＺＶＳ）させることができる。また、第１実施形態においては、下方補助電流径路によるインダクタ電流ＩＬ１の全量バイパスの前後を問わず接続点Ｘの電圧ＶＱ２が電圧Ｖ２に略等しい状態で、トランジスタＱ１のゼロボルトスイッチング（ＺＶＳ）が行わせることができ、スイッチング損失を低減させることができる。

その後、トランジスタＱ４のゲート端子ＧＱ４にハイレベルのゲート電圧ＶＧＱ４が印加される。接続点Ｘから、トランス巻線ＴＲ２、インダクタＬ４、トランジスタＱ４を介して基準電圧端子ＴＳへの下方補助電流径路が形成される（図２、図６中（４））。また接続点Ｘから、逆並列補助ダイオードＤ３、トランス巻線ＴＲ１、インダクタＬ３を介して高圧電源端子Ｔ２への上方補助電流径路が形成される。また基準電圧端子ＴＳから、トランス巻線ＴＲ３およびダイオードＤ０を介して高圧電源端子Ｔ２への電圧設定部が形成される。これにより、インダクタＬ４には、インダクタ電流ＩＬ１を下方補助電流径路にバイパスさせる方向（正方向）に端子間電圧ＶＬ４が印加される。またこのとき、所定の正の時間傾きを有してインダクタ電流ＩＬ４を増大させるように、端子間電圧ＶＬ４が印加される（図２（４））。これにより、インダクタＬ４には、インダクタ電流ＩＬ１を下方補助電流径路にバイパスさせる方向（正方向）に所定の正の時間傾きを有してインダクタ電流ＩＬ４を増大させる方向に、端子間電圧ＶＬ４が印加される（図２（４））。

尚、トランジスタＱ４の導通状態への遷移は、導通による電流がインダクタＬ４により制限されるため、導通遷移に遅れて電流が立ち上がることとなる。したがって、トランジスタＱ４の導通状態へのスイッチングは、ゼロカレントスイッチング（ＺＣＳ）が行われることとなり、トランジスタＱ４の導通状態へのスイッチング損失を低減させることができる。

下方補助電流径路のインダクタＬ４にインダクタ電流ＩＬ４が流れ始める。このとき、トランスの巻数比に応じて、トランス巻線ＴＲ２を介してエネルギがトランス巻線ＴＲ１、ＴＲ３に伝達される。トランス巻線ＴＲ１、ＴＲ２、ＴＲ３の巻線比が１：１：４の場合には、トランス巻線ＴＲ３にはＶ２が印加され、トランス巻線ＴＲ１およびＴＲ２には１／４×（Ｖ２）の電圧が印加される。そして電圧設定部のダイオードＤ０には電流ＩＤ０が流れる。またトランス巻線ＴＲ１によるエネルギ伝達と共に、逆並列補助ダイオードＤ３の導通により接続点Ｘから電流供給されることに応じて、上方補助電流径路のインダクタＬ３には、インダクタ電流ＩＬ３が流れる。これにより、３巻トランスＴＴ１によって、トランス巻線ＴＲ３に印加される電圧Ｖ２を基準として、インダクタＬ３およびＬ４に巻数に応じた一定の電圧値を印加することが可能となる。そして上方・下方補助電流径路および電圧設定部により、インダクタ電流ＩＬ１がバイパスされ始める（図６中（４））。

下方補助電流径路が形成される初期段階においては、トランス巻線ＴＲ３に印加されている端子間電圧に応じて、トランス巻線ＴＲ２には１／４×（Ｖ２）の端子間電圧が印加される。また接続点Ｘの電圧ＶＱ２が高電圧（電圧Ｖ２）である。またインダクタＬ４の基準電圧端子ＴＳ側端子には、トランジスタＱ４を介して、略基準電圧が印加される。これにより、インダクタＬ４における端子間電圧ＶＬ４は、トランス巻線ＴＲ２の端子間電圧により降圧された電圧が印加される。

ここで、電圧Ｖ１＝２００Ｖ、電圧Ｖ２＝５００Ｖとし、トランス巻線ＴＲ１、ＴＲ２、ＴＲ３の巻線比を１：１：４とする。接続点Ｘの電圧ＶＱ２は略Ｖ２（５００Ｖ）であるところ、トランス巻線ＴＲ２の端子間電圧ＶＴ２は、１／４×（Ｖ２）＝１２５Ｖより、インダクタＬ４における端子間電圧ＶＬ４は、３／４×（Ｖ２）＝３７５Ｖとされる。

なお、トランス巻線ＴＲ１乃至ＴＲ３は、補助電流経路を流れる電流の傾きを調整する役割も備えている。トランジスタＱ４の導通時に、下方補助電流径路（トランス巻線ＴＲ２およびインダクタＬ４）に電流が流れることで、トランス巻線ＴＲ２によりエネルギがトランス巻線ＴＲ１およびＴＲ３に伝達され、上方補助電流径路および電圧設定部にも電流が流れ始める。このとき電圧設定部のトランス巻線ＴＲ３には電圧Ｖ２が印加されるため、下方補助電流径路のトランス巻線ＴＲ２には巻線比に応じた１／４×（Ｖ２）の電圧が印加される。また接続点Ｘの電位は、逆並列ダイオードＤ１がオンしているため、電圧Ｖ２とされている。よってインダクタＬ４における端子間電圧ＶＬ４は、トランジスタＱ４側端子を基準として、３／４×（Ｖ２）の値とされる。するとインダクタ電流ＩＬ４の傾きは、３／４×（Ｖ２）＝Ｌ４（ｄｉ／ｄｔ）の式に応じた値となる。なお、本実施形態ではトランス巻線ＴＲ２とＴＲ３との巻線比を１：４としたが、この比率に限られない。１：ｎとする場合には、インダクタ電流ＩＬ４の傾きは、（ｎ−１）／ｎ×（Ｖ２）＝Ｌ４（ｄｉ／ｄｔ）の式に応じた値となる。よって、巻線比に応じてインダクタ電流ＩＬ４の傾きを一義に定めることが可能となる。

図２中（５）、（６）、および図７、図８は、インダクタＬ１からの電磁エネルギの放出から再蓄積に移行する期間である。下方補助電流径路および上方補助電流径路によりインダクタ電流ＩＬ１のバイパス動作が進むことにより（図２（４）および図６中（４））、インダクタ電流ＩＬ３とＩＬ４との合計電流のうち、インダクタ電流ＩＬ１を越えて増大した電流は、トランジスタＱ１の非導通により電圧源Ｖ２から供給されなくなり、それ以前において放電状態のコンデンサＣ１および充電状態にあるコンデンサＣ２から賄われる。コンデンサＣ１は充電されコンデンサＣ２は放電され、接続点Ｘの電圧ＶＱ２の電圧値が立ち下がる（図２および図７中（５））。これに応じてインダクタＬ１の端子間電圧も反転する。

コンデンサＣ２電圧（電圧ＶＱ２）の降下量が、トランス巻線ＴＲ１印加電圧（１／４×（Ｖ２））分以上になると（すなわち電圧ＶＱ２が３／４×（Ｖ２）以下となると）、インダクタＬ３の端子間電圧ＶＬ３が逆転し、高圧電源端子Ｔ２側が＋となることで、インダクタ電流ＩＬ３が低下し、最終的に電流ゼロとなる。なお逆並列補助ダイオードＤ３によって逆方向に電流が流れることは防止されている。これにより、上方補助電流径路が自動的にオフとされる（図２領域Ａ１、図８）。

またコンデンサＣ２電圧（電圧ＶＱ２）が、インダクタＬ４の端子間電圧ＶＬ４（３／４×（Ｖ２））分以上に下がると、インダクタＬ４の端子間電圧ＶＬ４が反転して、インダクタ電流ＩＬ４は負の時間傾きを有して減少する（図２（６）および図８中（６））。そしてインダクタ電流ＩＬ４がゼロになった時点で、トランス巻線ＴＲ２に流れる電流もゼロとなるため、電磁的に結合されているトランス巻線ＴＲ３、ＴＲ１には電圧が発生しなくなる。また電圧設定部のトランス巻線ＴＲ３では、ダイオードＤ０の存在により、高圧電源端子Ｔ２から基準電圧端子ＴＳへ電流が逆流することが防止されている。よって逆流電流に応じたエネルギがトランス巻線ＴＲ３からトランス巻線ＴＲ２に伝達されることで、インダクタＬ４に逆流電流が発生する事態を、ダイオードＤ０によって防止することができる（図２、領域Ａ２）。そして電流が流れない状態においてトランジスタＱ４が非導通とされ、ゼロカレントスイッチング（ＺＣＳ）が行われる（図２（８））。

トランジスタＱ１の非導通後に再度トランジスタＱ２を導通するタイミングを、図２および図９中（７）に示す。前述したように、トランジスタＱ１が非導通となりコンデンサＣ１、Ｃ２の充放電が完了すると、接続点Ｘの電圧ＶＱ２は基準電圧に略等しくなる。このときトランジスタＱ２を導通してやれば、トランジスタＱ２の導通遷移はコレクタ・エミッタ端子間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング（ＺＶＳ）が行われトランジスタＱ２の導通状態へのスイッチング損失を低減させることができる（図２（７））。

また接続点Ｘの電圧ＶＱ２が基準電圧に略等しくなることにより、インダクタＬ１端子間電圧ＶＬ１は正転し、インダクタＬ１への電磁エネルギの蓄積が開始される。このとき流れるインダクタ電流ＩＬ１は、初期段階では下方補助電流径路に流れるインダクタ電流ＩＬ４によりバイパスされるところ、このときのインダクタ電流ＩＬ４は負の時間傾きを有して減少する電流である。そこで、インダクタ電流ＩＬ４がインダクタ電流ＩＬ１を下回る前にトランジスタＱ２を導通してやれば、インダクタ電流ＩＬ１は、バイパス径路からトランジスタＱ２に順次移行して、図２および図３中（１）の状態に戻り、上記の動作が繰り返されることにより昇圧動作が行われる。

リセット回路について、図１０を用いて説明する。下方補助電流径路にはダイオードＤ６とツェナダイオードＺＤ４とが備えられ、リセット回路が構成されている。ここで、インダクタＬ４およびトランス巻線ＴＲ２にエネルギが残存した状態で、トランジスタＱ４が非導通状態とされると、ダイオードＤ６およびツェナダイオードＺＤ４によって形成されるリセット回路に電流が流れることで、インダクタＬ４およびトランス巻線ＴＲ２のエネルギが開放される（図１０中（９））。

このとき、トランス巻線ＴＲ２の磁束方向が逆転するため、トランス巻線ＴＲ２が備えられている３巻トランスＴＴ１のコアをリセットすることが可能となる。すなわちリセット回路により、３巻トランスＴＴ１のコアが一方向に磁化されて、特性が劣化することを防止することが可能となる。また、インダクタＬ４およびトランス巻線ＴＲ２にエネルギが残存した状態でトランジスタＱ４を非導通状態とした場合に、リセット回路に電流を流すことでエネルギを開放できるため、逆起電力による高電圧発生により回路が破損することを防止できる。すなわちリセット回路は、保護回路としての役割を有する。

以上詳細に説明したとおり、第１実施形態に係る電流双方向レギュレータによれば、昇圧動作時において、下方補助電流径路のみならず、上方補助電流径路によって電流を分流することにより、インダクタ電流ＩＬ４のピークを小さくすることができる。すなわち、期間（４）乃至（７）（図２、図６乃至図９）においては、インダクタ電流ＩＬ４がトランス巻線ＴＲ２に流れることにより、トランス巻線ＴＲ２とＴＲ３との電磁的な結合に基づきトランス巻線ＴＲ３に逆起電力が働く。よって、所定の時間傾きを有して増加の後減少するインダクタ電流ＩＬ４に応じて、インダクタ電流ＩＬ３が流れる。これにより、下方補助電流径路のみならず、上方補助電流径路によって電流を分流することにより、インダクタ電流ＩＬ４のピーク値を小さくすることができるため、トランジスタＱ４の素子サイズを小さくすることができ、回路サイズの縮小を図ることが可能となる。また、トランジスタＱ４における定常損失を減少させることが可能となる。

また電磁的に結合される第２乃至第４インダクタによって、巻線比に応じて第３および第４インダクタの電圧値を決めることができる。よって、巻線比に応じて、補助電流径路に流れるバイパス電流の時間傾きを調整することができる。これにより、補助電流径路の形成後、投入電流の全量をバイパスして接続点の電圧を反転し、主スイッチング素子であるトランジスタＱ２をゼロボルトスイッチング（ＺＶＳ）で導通可能な状態とするまでの時間遅延を調整することができ、スイッチングタイミングの設計等が容易になる。またこれにより、一定の電圧値である高圧電源の電圧値を基準として、巻線比に応じて、第３および第４インダクタの電圧値を決めることができるため、第３および第４インダクタの電圧値を安定させることが可能となり、ソフトスイッチングレギュレータの動作も安定させることが可能となる。

また、接続点の電圧が反転して下方補助電流径路の電流が減少した後は、ダイオードＤ０によって、下方補助電流径路には電流が流れない状態が維持される。これにより、トランジスタＱ４をゼロカレントスイッチング（ＺＣＳ）で導通可能とする時間を十分に確保することができる。

また、ソフトスイッチングレギュレータにおいて、トランジスタＱ２における電流径路端子間の電圧差を僅少とした上でスイッチング動作をさせることができる。これにより、スイッチング時にトランジスタＱ２で消費されるスイッチング損失を低減することができる。スイッチング損失の低減に伴い、ソフトスイッチングレギュレータの電圧変換における電力効率の向上を図ることができる。トランジスタＱ２でのスイッチング損失による発熱も低減でき、ヒートシンク等の冷却装置等を小型・軽量化することができる。

また、ソフトスイッチングレギュレータにおけるスイッチング動作の高周波化が可能となり、可聴周波数帯以上の周波数でスイッチング動作させることも可能となる。これにより、動作時の電磁エネルギに伴う第１インダクタ等の振動を可聴周波数帯からずらすことができ、動作時の異音防止を行うことができる。

次に、図１１乃至図１９において、第１実施形態の昇降圧レギュレータにおける降圧動作を説明する。図１１にタイミングチャートを、図１２乃至図１９には、各動作における回路の動作状態を示す。以下の説明では、回路上の動作状態を適宜に参照しながら、降圧動作のタイミングチャート（図１１）を説明する。なお、ＩＬ１、ＩＬ３、ＩＬ４はそれぞれ、電圧Ｖ１から接続点Ｘ、接続点ＸからインダクタＬ３、接続点ＸからインダクタＬ４に向かう電流を正方向とするインダクタＬ１、Ｌ３、Ｌ４に流れる電流を示す。このうち、インダクタ電流ＩＬ１が投入電流である。また、電圧ＶＱ２は、接続点Ｘの電圧を示す。端子間電圧ＶＬ３は、高圧電源端子Ｔ２側の端子を基準とする場合の端子間電圧を示し、端子間電圧ＶＬ４は、トランジスタＱ４側の端子を基準とする場合の端子間電圧を示す。

図１１中（１ａ）、（２ａ）、および図１２は、インダクタＬ１への電磁エネルギの蓄積期間である。図１１中（１ａ）の期間では、インダクタＬ１に電磁エネルギが蓄積される。図１２に、（１ａ）の期間の動作状態を示す。トランジスタＱ１のゲート端子ＧＱ１に印加されるゲート電圧ＶＧＱ１がハイレベルであり、トランジスタＱ１は導通している。電圧源Ｖ２から、トランジスタＱ１およびインダクタＬ１を介して電圧源Ｖ１に至る電流径路が確立される。インダクタＬ１の端子間には電圧Ｖ１−Ｖ２が印加され、接続点Ｘから電圧源Ｖ１に向う方向（この方向を負方向とする。）に、所定の負の時間傾きを有するインダクタ電流ＩＬ１が流れる。インダクタＬ１にはインダクタ電流ＩＬ１に応じた電磁エネルギが蓄積される。

所定時間の経過後、図１１中（２ａ）に移行する。ゲート端子ＧＱ１に印加されるゲート電圧ＶＧＱ１がローレベルに遷移することにより、トランジスタＱ１が非導通となる。このときの接続点Ｘの電圧ＶＱ２は、直前までトランジスタＱ１が導通しているため、高圧電源端子Ｔ２の電圧である電圧Ｖ２に略等しい電圧値となっている。このためコンデンサＣ１は放電状態にありコンデンサＣ２は充電状態にある。トランジスタＱ１の非導通後、インダクタＬ１に流れているインダクタ電流ＩＬ１は、コンデンサＣ１の充電、およびＣ２の放電に費やされるため、接続点Ｘにおける電圧ＶＱ１の電圧値の降下はトランジスタＱ１の非導通に遅れて行われる（図１３中（２ａ））。このため、トランジスタＱ１の非導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング（ＺＶＳ）が行われトランジスタＱ１の非導通状態へのスイッチング損失を低減させることができる。

図１１中（３ａ）、（４ａ）、および図１４、図１５は、インダクタＬ１からの電磁エネルギの放出期間である。
図１１中（３ａ）の期間では、トランジスタＱ２のゲート端子ＧＱ２に印加されるゲート電圧ＶＧＱ２がハイレベルとなりトランジスタＱ２が導通する。導通したトランジスタＱ２は逆並列ダイオードＤ２と共に、インダクタＬ１から低圧電源端子Ｔ１に向かってインダクタ電流ＩＬ１を流す。これにより電磁エネルギが低圧電源端子Ｔ１に放出されて電圧源Ｖ１に降圧された電圧Ｖ１が供給される（図１４中（３ａ））。接続点Ｘは基準電圧に略等しい電圧となり、インダクタＬ１の端子間には電圧Ｖ１との差電圧が、接続点Ｘから電圧源Ｖ１に向う方向（この方向を負方向とする）に印加され、インダクタＬ１には所定の正の時間傾きを有するインダクタ電流ＩＬ１が流れる。

ここで、トランジスタＱ２は同期整流素子として動作する。また並列に逆並列ダイオードＤ２が接続されているので、逆並列ダイオードＤ２により整流作用を奏することも可能であり、降圧動作においてはトランジスタＱ２を非導通に維持しておくことも可能である。尚、ゲート電圧ＶＧＱ２がハイレベルに遷移しトランジスタＱ２が導通状態に遷移する際にはコンデンサＣ１は充電状態、Ｃ２は放電状態となっているため、トランジスタＱ２の導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング（ＺＶＳ）が行われトランジスタＱ２の導通状態へのスイッチング損失を低減させることができる。

この状態からゲート電圧ＶＧＱ２をローレベルに反転して、トランジスタＱ２を非導通とする。並列に逆並列ダイオードＤ２が接続されているので、トランジスタＱ２の両端には電圧が印加されず、ゼロボルトスイッチング（ＺＶＳ）させることができる。

その後、トランジスタＱ３のゲート端子ＧＱ３にハイレベルのゲート電圧ＶＧＱ３が印加される。高圧電源端子Ｔ２から、インダクタＬ３、トランス巻線ＴＲ１、トランジスタＱ３を介して接続点Ｘへの上方補助電流径路が形成される。また基準電圧端子ＴＳから、逆並列補助ダイオードＤ４、インダクタＬ４、トランス巻線ＴＲ２を介して接続点Ｘへの下方補助電流径路が形成される（図１１、図１５中（４ａ））。また基準電圧端子ＴＳから、トランス巻線ＴＲ３およびダイオードＤ０を介して高圧電源端子Ｔ２への電圧設定部が形成される。これにより、インダクタＬ３には、インダクタ電流ＩＬ１を上方補助電流径路にバイパスさせる方向に端子間電圧ＶＬ３が印加される。またこのとき、所定の時間傾きを有してインダクタ電流ＩＬ３を増大させるように、端子間電圧ＶＬ３が印加される（図１１（４ａ））。

尚、トランジスタＱ３の導通状態への遷移は、導通による電流がインダクタＬ３により制限されるため、導通遷移に遅れて電流が立ち上がることとなる。したがって、トランジスタＱ３の導通状態へのスイッチングは、ゼロカレントスイッチング（ＺＣＳ）が行われることとなり、トランジスタＱ３の導通状態へのスイッチング損失を低減させることができる。

上方補助電流径路のインダクタＬ３にインダクタ電流ＩＬ３が流れ始める。このとき、トランスの巻数比に応じた電圧が発生する。トランス巻線ＴＲ１、ＴＲ２、ＴＲ３の巻線比が１：１：４の場合には、トランス巻線ＴＲ３にはＶ２が印加され、トランス巻線ＴＲ１およびＴＲ２には１／４×（Ｖ２）の電圧が印加される。そしてトランス巻線ＴＲ１を介してエネルギがトランス巻線ＴＲ２、ＴＲ３に伝達される。これにより、電圧設定部のダイオードＤ０には電流ＩＤ０が流れる。またトランス巻線ＴＲ２によるエネルギ伝達と共に、逆並列補助ダイオードＤ４の導通により基準電圧端子ＴＳから電流供給されることに応じて、下方補助電流径路のインダクタＬ４には、インダクタ電流ＩＬ４が流れる。これにより、３巻トランスＴＴ１によって、トランス巻線ＴＲ３に印加される電圧Ｖ２を基準として、インダクタＬ３およびＬ４に巻数に応じた一定の電圧値を印加することが可能となる。そして上方・下方補助電流径路および電圧設定部により、インダクタ電流ＩＬ１がバイパスされ始める（図１５中（４ａ））。

上方補助電流径路が形成される初期段階においては、トランス巻線ＴＲ３に印加されている端子間電圧に応じて、トランス巻線ＴＲ１には１／４×（Ｖ２）の端子間電圧が印加される。また接続点Ｘの電圧ＶＱ２が基準電圧である。またインダクタＬ３の高圧電源端子Ｔ２側端子には、電圧Ｖ２が印加される。これにより、インダクタＬ３における端子間電圧ＶＬ３は、高圧電源端子Ｔ２側端子を基準として、−３／４×（Ｖ２）の電圧が印加される。

ここで、電圧Ｖ１＝２００Ｖ、電圧Ｖ２＝５００Ｖとし、トランス巻線ＴＲ１、ＴＲ２、ＴＲ３の巻線比を１：１：４とすれば、高圧電源端子Ｔ２の電圧は電圧Ｖ２（５００Ｖ）であるところ、トランス巻線ＴＲ１の端子間電圧ＶＴ１は、１／４×（Ｖ２）＝１２５Ｖより、インダクタＬ３における端子間電圧ＶＬ３は、高圧電源端子Ｔ２側端子を基準として、−３／４×（Ｖ２）＝−３７５Ｖとなる。

なお、トランス巻線ＴＲ１乃至ＴＲ３は、補助電流経路を流れる電流の傾きを調整する役割も備えている。トランジスタＱ３の導通時に、上方補助電流径路（トランス巻線ＴＲ１およびインダクタＬ３）に電流が流れることで、トランス巻線ＴＲ１によりエネルギがトランス巻線ＴＲ２およびＴＲ３に伝達され、下方補助電流径路および電圧設定部にも電流が流れ始める。このとき電圧設定部のトランス巻線ＴＲ３には電圧Ｖ２が印加されるため、下方補助電流径路のトランス巻線ＴＲ２には巻線比に応じた１／４×（Ｖ２）の電圧が印加される。また接続点Ｘの電位は、逆並列ダイオードＤ２がオンしているため、基準電圧とされている。よってインダクタＬ３における端子間電圧ＶＬ３は、高圧電源端子Ｔ２側端子を基準として、−３／４×（Ｖ２）の値とされる。するとインダクタ電流ＩＬ３の傾きは、−３／４×（Ｖ２）＝Ｌ３（ｄｉ／ｄｔ）の式に応じた値となる。なお、本実施形態ではトランス巻線ＴＲ１とＴＲ３との巻線比を１：４としたが、この比率に限られない。１：ｎとする場合には、インダクタ電流ＩＬ３の傾きは、−（ｎ−１）／ｎ×（Ｖ２）＝Ｌ３（ｄｉ／ｄｔ）の式に応じた値となる。よって、巻線比に応じてインダクタ電流ＩＬ３の傾きを一義に定めることが可能となる。

図１１中（５ａ）、（６ａ）、および図１６、図１７は、インダクタＬ１からの電磁エネルギの放出から再蓄積に移行する期間である。下方補助電流径路および上方補助電流径路によりインダクタ電流ＩＬ１のバイパス動作が進むことにより（図１１（４ａ）および図１５中（４ａ））、インダクタ電流ＩＬ３とＩＬ４との合計電流のうち、インダクタ電流ＩＬ１を越えて増大した電流は、トランジスタＱ２の非導通により基準電圧端子ＴＳから供給されなくなり、それ以前において充電状態のコンデンサＣ１および放電状態にあるコンデンサＣ２から賄われる。コンデンサＣ１は放電されコンデンサＣ２は充電され、接続点Ｘの電圧ＶＱ２の電圧値が立ち上がる（図１１および図１６中（５ａ））。これに応じてインダクタＬ１の端子間電圧も反転する。

コンデンサＣ２電圧（電圧ＶＱ２）の上昇量が、トランス巻線ＴＲ２の端子間電圧ＶＴ２（１／４×（Ｖ２））分以上になると（すなわち電圧ＶＱ２が１／４×（Ｖ２）以上となると）、インダクタＬ４の端子間電圧ＶＬ４が逆転し、接続点Ｘ側が＋となることで、インダクタ電流ＩＬ４が低下し、最終的に電流ゼロとなる。なお逆並列補助ダイオードＤ４によって逆方向に電流が流れることは防止されている。これにより、下方補助電流径路が自動的にオフとされる（図１１領域Ａ１ａ、図１７）。

またコンデンサＣ２電圧（電圧ＶＱ２）が、３／４×（Ｖ２）以上に上昇すると、インダクタＬ３の端子間電圧ＶＬ３が反転して、インダクタ電流ＩＬ３は正の時間傾きを有して減少する（図１１（６ａ）および図１７中（６ａ））。そしてインダクタ電流ＩＬ３がゼロになった時点で、トランス巻線ＴＲ１に流れる電流もゼロとなるため、電磁的に結合されているトランス巻線ＴＲ３、ＴＲ２には電圧が発生しなくなる。また電圧設定部のトランス巻線ＴＲ３では、ダイオードＤ０の存在により、高圧電源端子Ｔ２から基準電圧端子ＴＳへ電流が逆流することが防止されている。よって逆流電流に応じたエネルギがトランス巻線ＴＲ３からトランス巻線ＴＲ１に伝達されることで、インダクタＬ３に逆流電流が発生する事態を、ダイオードＤ０によって防止することができる（図１１、領域Ａ２ａ）。そして電流が流れない状態においてトランジスタＱ３が非導通とされ、ゼロカレントスイッチング（ＺＣＳ）が行われる（図１１（８ａ））。

トランジスタＱ２の非導通後に再度トランジスタＱ１を導通するタイミングを、図１１および図１８中（７ａ）に示す。前述したように、トランジスタＱ２が非導通となりコンデンサＣ１、Ｃ２の充放電が完了すると、接続点Ｘの電圧ＶＱ２は電圧Ｖ２に略等しくなる。このときトランジスタＱ１を導通してやれば、トランジスタＱ２の導通遷移はコレクタ・エミッタ端子間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング（ＺＶＳ）が行われトランジスタＱ１の導通状態へのスイッチング損失を低減させることができる（図１１（７ａ））。そして図１１および図１２中（１ａ）の状態に戻り、上記の動作が繰り返されることにより降圧動作が行われる。

リセット回路について、図１９を用いて説明する。上方補助電流径路にはダイオードＤ５とツェナダイオードＺＤ３とが備えられ、リセット回路が構成されている。ここで、インダクタＬ３およびトランス巻線ＴＲ１にエネルギが残存した状態で、トランジスタＱ３が非導通状態とされると、ダイオードＤ５およびツェナダイオードＺＤ３によって形成されるリセット回路に電流が流れ、インダクタＬ３およびトランス巻線ＴＲ１のエネルギが開放される（図１９中（９ａ））。

このとき、トランス巻線ＴＲ１の磁束方向が逆転するため、３巻トランスＴＴ１のコアをリセットすることが可能となる。すなわちリセット回路により、３巻トランスＴＴ１のコアが一方向に磁化されて、トランス特性が劣化することを防止することが可能となる。また、インダクタＬ３およびトランス巻線ＴＲ１にエネルギが残存した状態でトランジスタＱ３を非導通状態とした場合に、リセット回路に電流を流すことでエネルギを開放できるため、逆起電力による回路破損を防止することが可能となる。すなわちリセット回路は、保護回路としても動作する。

以上詳細に説明したとおり、第１実施形態に係る電流双方向レギュレータによれば、降圧動作時において、下方補助電流径路のみならず、上方補助電流径路によって電流を分流することにより、インダクタ電流ＩＬ３のピークを小さくすることができる。すなわち、期間（４ａ）乃至（７ａ）（図１１、図１５乃至図１８）においては、インダクタ電流ＩＬ３がトランス巻線ＴＲ１に流れることにより、トランス巻線ＴＲ１とＴＲ３との電磁的な結合に基づきトランス巻線ＴＲ３に逆起電力が働く。よって、所定の時間傾きを有して増加の後減少するインダクタ電流ＩＬ３に応じて、インダクタ電流ＩＬ４が流れる。これにより、上方補助電流径路のみならず、下方補助電流径路によって電流を分流することにより、インダクタ電流ＩＬ３のピークを小さくすることができるため、トランジスタＱ３の素子サイズを小さくすることができ、回路サイズの縮小を図ることが可能となる。また、トランジスタＱ３における定常損失を減少させることが可能となる。

また電磁的に結合される第２乃至第４インダクタによって、巻線比に応じて第３および第４インダクタの電圧値を決めることができる。よって、巻線比に応じて、補助電流径路に流れるバイパス電流の時間傾きを調整することができる。これにより、補助電流径路の形成後、投入電流の全量をバイパスして接続点の電圧を反転し、主スイッチング素子であるトランジスタＱ１をゼロボルトスイッチング（ＺＶＳ）で導通可能な状態とするまでの時間遅延を調整することができ、タイミング設計等が容易になる。またこれにより、一定の電圧値である高圧電源の電圧値を基準として、第３および第４インダクタの電圧値を巻線比に応じて決めることができるため、第３および第４インダクタの電圧値を安定させることが可能となり、ソフトスイッチングレギュレータの動作も安定させることが可能となる。

また、接続点の電圧が反転して上方補助電流径路の電流が減少した後は、ダイオードＤ０によって、上方補助電流径路には電流が流れない状態が維持される。これにより、トランジスタＱ３をゼロカレントスイッチング（ＺＣＳ）で導通可能とする時間を十分に確保することができる。

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。本実施形態ではトランス巻線ＴＲ１、ＴＲ２、ＴＲ３の巻線比を１：１：４としたが、この比率に限られない。例えば、巻線比を１：１：２とすれば、電流双方向レギュレータ１０の昇圧動作時には、下方補助スイッチング素子であるトランジスタＱ４の導通時に、インダクタＬ３およびＬ４には共に１／２×（Ｖ２）の電圧が印加される。また電流双方向レギュレータ１０の降圧動作時には、上方補助スイッチング素子であるトランジスタＱ３の導通時において、インダクタＬ３およびＬ４には共に１／２×（Ｖ２）の電圧が印加される。するとインダクタ電流ＩＬ３とＩＬ４とが等しくなるため、第１補助電流径路と第２補助電流径路とで分流される電流値が等しくなる。よって、第１補助電流径路の電流値のピークを最小化することが可能となるため、第１補助スイッチング素子（トランジスタＱ３またはＱ４）の素子サイズを小さくすることができ、回路の実装面積の小型化を図ることが可能となる。また定常損失を減少させることが可能となる。

また、トランス巻線ＴＲ１、ＴＲ２とトランス巻線ＴＲ３との巻線比は、１：２以下がより好ましい。言い換えると、トランス巻線ＴＲ１、ＴＲ２の巻線数が、ＴＲ３の巻線数の１／２以下であることが好ましい。上述の通り、トランス巻線ＴＲ１、ＴＲ２、ＴＲ３の巻線比が１：１：２の場合には、第１補助電流径路の電流値のピークを最小化することが可能である。しかしこの場合、コンデンサＣ１、Ｃ２とインダクタＬ３およびＬ４とでの共振時に、コンデンサＣ２の電圧値（すなわち接続点Ｘの電圧ＶＱ２）の最下点において０（Ｖ）となるため、主素子であるトランジスタＱ２をＺＶＳするタイミングが制限され、設計マージンが狭くなるおそれがある。よって、トランス巻線ＴＲ１、ＴＲ２の巻線数を、ＴＲ３の巻線数の１／２以下にすることで、第１補助電流径路の電流値のピーク値を抑えながら、設計マージンを得ることが可能となる。なお、ＴＲ３の巻線数に対するトランス巻線ＴＲ１、ＴＲ２の巻線数の下限値は、第１補助スイッチング素子のピーク電流の許容値に応じて定めればよい。

また、トランス巻線ＴＲ１とＴＲ２との巻線数は等しくされることが好ましい。これにより、インダクタＬ３およびＬ４の端子間電圧ＶＬ３とＶＬ４との絶対値は、昇圧動作時と降圧動作時とにおいて対称となるように一定比率を保って逆転することになる。すなわち昇圧時における第１補助スイッチング素子（トランジスタＱ４）のピーク電流値と、降圧時における第１補助スイッチング素子（トランジスタＱ３）のピーク電流値とを揃えることが可能となるため、トランジスタＱ３とＱ４のサイズを同一とすることが可能となり、設計等の自由度を増すことが可能となる効果が得られる。

また本実施形態では、昇圧動作においてはトランジスタＱ３を非導通に維持し（図２）、降圧動作においてはトランジスタＱ４を非導通に維持（図１１）する場合を説明したが、本発明はこれに限定されるものではない。昇圧動作において、トランジスタＱ２の非導通の後トランジスタＱ１の導通に先立ち、トランジスタＱ３を導通して上方補助電流経路を形成しても、この時点では接続点Ｘの電圧ＶＱ２は電圧Ｖ２に略等しい電圧であるので、無用な電流が流れることはない。逆に、降圧動作において、トランジスタＱ１の非導通の後トランジスタＱ２の導通に先立ち、トランジスタＱ４を導通して下方補助電流経路を形成しても、この時点では接続点Ｘの電圧ＶＱ２は基準電圧に略等しい電圧であるので、無用な電流が流れることはない。すなわち、昇圧動作では本来導通する必要のないトランジスタＱ３を、降圧動作時のタイミングで導通制御させることができ、降圧動作では本来導通する必要のないトランジスタＱ４を、昇圧動作時のタイミングで導通制御させることができる。昇圧動作および降圧動作で共通の導通制御を行わせることができる。

また、本実施形態では、トランジスタＱ１、Ｑ２の各々の電流径路端子間に並列にコンデンサＣ１、Ｃ２が接続される場合を例に説明したが、コンデンサの充放電により決定される接続点Ｘの電圧変化がトランジスタＱ１、Ｑ２のゼロボルトスイッチング（ＺＶＳ）が可能な程度に緩やかに変化するようにコンデンサの容量値を確保できる場合には、コンデンサＣ１、Ｃ２のうちいずれか一方を備えていればよい。また、本実施形態では双方向レギュレータについて説明したが、昇圧レギュレータまたは降圧レギュレータとしてもよい。昇圧レギュレータの場合、トランジスタＱ１とＱ３を省略しても良い。高圧レギュレータの場合、トランジスタＱ２とＱ４を省略しても良い。

尚、インダクタＬ１は第１インダクタの一例、トランス巻線ＴＲ３は第２インダクタの一例、ダイオードＤ０は第２整流素子の一例、トランジスタＱ１は上方スイッチング素子の一例、トランジスタＱ２は下方スイッチング素子の一例、トランジスタＱ３は上方補助スイッチング素子または第１補助スイッチング素子または第１補助整流素子の一例、トランジスタＱ４は下方補助スイッチング素子または第１補助スイッチング素子または第１補助整流素子の一例、トランス巻線ＴＲ１は上方インダクタまたは第４インダクタまたは第３インダクタの一例、トランス巻線ＴＲ２は下方インダクタまたは第３インダクタまたは第４インダクタの一例、インダクタＬ３は上方コイルの一例、インダクタＬ４は下方コイルの一例である。

第１実施形態の電流双方向レギュレータの回路図である。 第１実施形態の電流双方向レギュレータにおける昇圧動作を示すタイミングチャートである。 昇圧動作のうち、インダクタへの電磁エネルギの蓄積期間を示す図（その１）である。 昇圧動作のうち、インダクタへの電磁エネルギの蓄積期間を示す図（その２）である。 昇圧動作のうち、インダクタからの電磁エネルギの放出期間を示す図（その１）である。 昇圧動作のうち、インダクタからの電磁エネルギの放出期間を示す図（その２）である。 昇圧動作のうち、電磁エネルギの放出から蓄積に遷移する期間を示す図（その１）である。 昇圧動作のうち、電磁エネルギの放出から蓄積に遷移する期間を示す図（その２）である。 昇圧動作のうち、電磁エネルギの蓄積状態に遷移する際のトランジスタの導通を示す図である。 昇圧動作のうち、リセット回路の動作を示す図である。 第１実施形態の電流双方向レギュレータにおける降圧動作を示すタイミングチャートである。 降圧動作のうち、インダクタへの電磁エネルギの蓄積期間を示す図（その１）である。 降圧動作のうち、インダクタへの電磁エネルギの蓄積期間を示す図（その２）である。 降圧動作のうち、インダクタからの電磁エネルギの放出期間を示す図（その１）である。 降圧動作のうち、インダクタからの電磁エネルギの放出期間を示す図（その２）である。 降圧動作のうち、電磁エネルギの放出から蓄積に遷移する期間を示す図（その１）である。 降圧動作のうち、電磁エネルギの放出から蓄積に遷移する期間を示す図（その２）である。 降圧動作のうち、電磁エネルギの蓄積状態に遷移する際のトランジスタの導通を示す図である。 降圧動作のうち、リセット回路の動作を示す図である。 従来のバック型ＤＣ−ＤＣコンバ−タの基本回路図である。 従来のバック型ＤＣ−ＤＣコンバ−タ回路の代表的な動作波形である。

符号の説明

１ 補助回路部
Ｃ１、Ｃ２ コンデンサ
Ｄ１乃至Ｄ４ 逆並列ダイオード
Ｌ１乃至Ｌ４ インダクタ
Ｑ１乃至Ｑ４ トランジスタ
Ｔ１ 低圧電源端子
Ｔ２ 高圧電源端子
ＴＳ 基準電圧端子
Ｖ１、Ｖ２ 電圧源
Ｘ 接続点
ＩＬ１乃至ＩＬ４ インダクタ電流
ＴＲ１、ＴＲ２、ＴＲ３ トランス巻線
ＴＴ１ ３巻トランス

Claims (12)

1. 第１端子が低圧電源端子に接続される第１インダクタと、
   前記第１インダクタの第２端子と基準電圧端子または高圧電源端子のうち一方との間に接続される第１スイッチング素子と、
   前記第１インダクタと前記第１スイッチング素子との接続点と前記基準電圧端子または前記高圧電源端子のうち他方との間に接続される第１整流素子と
   を備えるソフトスイッチングレギュレータであって、
   前記第１スイッチング素子と前記第１整流素子とのうち少なくとも何れか一方の端子間に並列接続されるコンデンサと、
   前記高圧電源端子と前記基準電圧端子との間に接続される電圧設定部と、
   前記第１スイッチング素子と並列に接続される第１補助電流径路と、
   前記第１整流素子と並列に接続される第２補助電流径路とを備え、
   前記電圧設定部は、第２インダクタと第２整流素子とが直列に接続され、
   前記第１補助電流径路は、前記第２インダクタと電磁的に結合され、前記第２インダクタにおいて前記高圧電源端子に向かって接続される端子と同極性の起電力が誘起される第１端子が、前記接続点または前記高圧電源端子のうちの一方に向かって接続される第３インダクタと、第１補助スイッチング素子とが直列に接続され、
   前記第２補助電流径路は、前記第２インダクタと電磁的に結合され、前記第２インダクタにおいて前記第１端子が、前記接続点または前記高圧電源端子のうちの他方に向かって接続される第４インダクタと、第１補助整流素子とが直列に接続されることを特徴とするソフトスイッチングレギュレータ。
2. 前記第１補助電流径路の前記第３インダクタに直列接続される第５インダクタ、または、前記第２補助電流経路の前記第４インダクタに直列接続される第６インダクタの少なくとも一方を備えることを特徴とする請求項１に記載のソフトスイッチングレギュレータ。
3. 前記第１スイッチング素子または／および前記第１補助スイッチング素子の電流径路端子間には、前記第１インダクタに流れる投入電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードを備えることを特徴とする請求項１に記載のソフトスイッチングレギュレータ。
4. 前記第３インダクタおよび前記第４インダクタの巻線数が、前記第２インダクタの巻線数の１／２以下であることを特徴とする請求項１に記載のソフトスイッチングレギュレータ。
5. 前記第３インダクタの巻線数と前記第４インダクタの巻線数とが等しいことを特徴とする請求項１に記載のソフトスイッチングレギュレータ。
6. 前記第２インダクタ乃至前記第４インダクタは、一体の３巻トランスであることを特徴とする請求項１に記載のソフトスイッチングレギュレータ。
7. 前記第１スイッチング素子と前記第１補助スイッチング素子との基準端子間が接続されることを特徴とする請求項１に記載のソフトスイッチングレギュレータ。
8. 第１端子が低圧電源端子に接続される第１インダクタと、
   高圧電源端子と基準電圧端子との間に直列に接続され、その接続点に前記第１インダクタの第２端子が接続される上方スイッチング素子および下方スイッチング素子を備える電流双方向レギュレータであって、
   前記上方および下方スイッチング素子のうち少なくとも何れか一方の端子間に並列接続されるコンデンサと、
   前記高圧電源端子と前記基準電圧端子との間に接続される電圧設定部と、
   前記下方スイッチング素子と並列に接続される下方補助電流径路と、
   前記上方スイッチング素子と並列に接続される上方補助電流径路とを備え、
   前記電圧設定部は、第２インダクタと整流素子とが直列に接続され、
   前記上方補助電流径路は、前記第２インダクタと電磁的に結合され、前記第２インダクタにおいて前記高圧電源端子に向かって接続される端子と同極性の起電力が誘起される第１端子が、前記高圧電源端子に向かって接続される上方インダクタと、上方補助スイッチング素子とが直列に接続され、
   前記下方補助電流径路は、前記第２インダクタと電磁的に結合され、前記第２インダクタにおいて前記第１端子が、前記接続点に向かって接続される下方インダクタと、下方補助スイッチング素子とが直列に接続されることを特徴とする電流双方向レギュレータ。
9. 前記上方スイッチング素子または／および前記下方スイッチング素子には、該上方スイッチング素子を流れる投入電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードまたは／および該下方スイッチング素子を流れる投入電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードが備えられることを特徴とする請求項８に記載の電流双方向レギュレータ。
10. 前記上方補助スイッチング素子または／および前記下方補助スイッチング素子には、降圧時に該上方補助スイッチング素子を流れる電流の電流方向とは逆方向を順方向として接続される逆並列補助ダイオードまたは／および昇圧時に該下方補助スイッチング素子を流れる電流の電流方向とは逆方向を順方向として接続される逆並列補助ダイオードが備えられることを特徴とする請求項８に記載の電流双方向レギュレータ。
11. 前記上方インダクタに直列接続される上方コイル、または、前記下方インダクタに直列接続される下方コイルの少なくとも一方を備えることを特徴とする請求項８に記載の電流双方向レギュレータ。
12. 前記上方スイッチング素子と前記上方補助スイッチング素子との基準端子間が接続され、前記下方スイッチング素子と前記下方補助スイッチング素子との基準端子間が接続されることを特徴とする請求項８に記載の電流双方向レギュレータ。

Images