JP4013995B2 - Ｄｃ−ｄｃコンバータ - Google Patents

Description

本発明は、ＤＣ−ＤＣコンバータ、特に高電圧から低電圧へ降圧し、大きな電力を伝送する絶縁型のＤＣ−ＤＣコンバータに関する。

動力源としてエンジンと電気モーターの両方を備えたハイブリッド車が普及しつつある。ハイブリッド車はエンジン用および電装品用の低電圧（例えば１２Ｖ）バッテリーと電気モーター用の高電圧（例えば３００Ｖ）バッテリーを備えている。ハイブリッド車では低電圧バッテリー充電等のためのオルタネータを備えないことが普通であるため、低電圧バッテリーの充電用および電装品への電力供給用に高電圧バッテリーを入力電源とする降圧、絶縁型のＤＣ−ＤＣコンバータが必要となる。近年の電装品の増加によりその電力消費も大きくなっているため、このＤＣ−ＤＣコンバータではキロワットオーダーの電力を変換する必要がある。その場合、ＤＣ−ＤＣコンバータ内での損失による発熱も大きくなり、放熱対策のために付加する冷却装置が大型化、重量化して車載重量が増加する。そのため、変換効率向上のためだけでなく発熱量を低減して冷却装置を軽量化するためにもＤＣ−ＤＣコンバータの低損失化が必要となっている。

ＤＣ−ＤＣコンバータには多くの種類があり、絶縁型のスイッチング方式で大電力変換に適した方式として非特許文献１に開示されているようなフルブリッジ方式が知られている。

図１に従来の位相シフトフルブリッジ方式のＤＣ−ＤＣコンバータの回路図を示す。これは、非特許文献１の図３に示されているものである。

図１に示したＤＣ−ＤＣコンバータ１においては、スイッチング素子ＱＡ、ＱＢからなる直列回路とスイッチング素子ＱＣ、ＱＤからなる直列回路が、それぞれ入力電源Ｖｉｎ（入力電圧ｖｉｎ）の両端に接続されている。トランスＴには一次巻線Ｎｐと二次巻線Ｎｓが設けられている。一次巻線Ｎｐには共振コイルＬｒが直列に接続されており、この直列回路の一端（この場合は共振コイルＬｒ側）はスイッチング素子ＱＡ、ＱＢの接続点に接続され、他端はスイッチング素子ＱＣ、ＱＤの接続点に接続されている。スイッチング素子ＱＡ、ＱＢ、ＱＣ、ＱＤは電力用パワーＭＯＳＦＥＴであり、記載は省略しているがドレイン・ソース間に内部容量とソースからドレインに向かう方向を順方向とするボディダイオードを含んでいる。なお、制御端子であるゲートは図示を省略した制御回路に接続されている。

トランスＴに設けられた二次巻線Ｎｓの一端は整流ダイオードＤ１のアノードに接続され、他端は整流ダイオードＤ２のアノードに接続されている。整流ダイオードＤ１、Ｄ２のカソードは互いに接続されるとともにチョークコイルＬａを介して出力端子Ｖｏｕｔの一端（＋側）に接続されている。そして、二次巻線Ｎｓは中間タップを介して二次巻線Ｎｓ１とＮｓ２に分かれており、中間タップは出力端子Ｖｏｕｔの他端（−側）に接続されている。出力端子Ｖｏｕｔの一端と他端との間には平滑コンデンサＣａが接続されている。

さらに、抵抗Ｒ１とコンデンサＣ１からなる直列回路が整流ダイオードＤ１に並列に接続され、同様に抵抗Ｒ２とコンデンサＣ２からなる直列回路が整流ダイオードＤ２に並列に接続されている。この抵抗とコンデンサからなる直列回路はそれぞれＲＣスナバ回路２および３を構成する。

このように構成されたＤＣ−ＤＣコンバータ１において、スイッチング素子ＱＡとＱＢは、ともにオフとなる短時間のデッドタイムを挟んで交互にほぼ５０％デューティでオン、オフを繰り返す。スイッチング素子ＱＣとＱＤも同様に５０％デューティでオン、オフを繰り返す。スイッチング周波数はどちらも一定である。

スイッチング素子ＱＡとＱＤがオンの時にスイッチング素子ＱＢとＱＣがオフになり共振コイルＬｒと一次巻線Ｎｐの直列回路に共振コイルＬｒ側を正として入力電圧ｖｉｎが印加され、逆にスイッチング素子ＱＢとＱＣがオンの時にはスイッチング素子ＱＡとＱＤがオフになり共振コイルＬｒ側を負として印加される。スイッチング素子ＱＡとＱＣがオンでスイッチング素子ＱＢとＱＤがオフの時、およびスイッチング素子ＱＢとＱＤがオンでスイッチング素子ＱＡとＱＣがオフの時にはこの直列回路の両端の電位が等しくなるため、この直列回路に電圧は印加されない。

スイッチング素子ＱＡ、ＱＢのオン、オフのタイミングとスイッチング素子ＱＣ、ＱＤのオン、オフのタイミングの関係は固定されず、図示を省略した出力電圧検出＆フィードバック手段を介してこれを制御することによって電力伝送量を変えて出力電圧の安定化を図る。例えばスイッチング素子ＱＡがオンになってすぐにスイッチング素子ＱＤがオンになるような関係にあると、次にスイッチング素子ＱＡがオフになるまで一次巻線Ｎｐに入力電圧が印加されるので、電力伝送量が大きくなる。逆にスイッチング素子ＱＡがオフになる直前までスイッチング素子ＱＤがオンにならないような関係にあると、一次巻線Ｎｐに入力電圧が印加される時間も短くなり、電力伝送量が小さくなる。このような駆動方式は各スイッチング素子のデューティを直接制御するものではなく、スイッチング素子ＱＡ、ＱＢのスイッチングとスイッチング素子ＱＣ、ＱＤのスイッチングのタイミングのみを制御するものであり、位相シフト（フェーズシフト）制御方式と呼ばれる。

さらに、ＤＣ−ＤＣコンバータ１においては一次巻線Ｎｐに直列接続された共振コイルＬｒを備えているが、この共振コイルＬｒは各スイッチング素子ＱＡ、ＱＢ、ＱＣ、ＱＤのゼロ電圧スイッチング（ＺＶＳ）用に設けられている。すなわち、各スイッチング素子の内部容量と共振コイルＬｒとの共振を利用してスイッチング素子の両端（ドレイン・ソース間）の電圧がほぼゼロになっている時にターンオンするように構成されている。共振コイルＬｒのインダクタンス値はスイッチング素子の内部容量の大きさとの関係などに基づいて決定される。このように、位相シフトフルブリッジ方式のＤＣ−ＤＣコンバータにおいては、共振コイルＬｒを設けることによって比較的簡単にスイッチング素子のゼロ電圧スイッチングを実現することができる。

なお、このようなゼロ電圧スイッチングを実現しながら位相シフト制御を行うフルブリッジ方式のＤＣ−ＤＣコンバータにおいては４つのスイッチング素子を適切に制御する必要があるが、この制御方式は既に一般的となっており、そのための制御用のＩＣも市販されている（例えばテキサス・インスツルメント社製のUC3875など）。

ところで、ＤＣ−ＤＣコンバータ１の２次側は一般的な２つの整流ダイオードを使ったセンタータップ方式の整流回路である。１次側に共振コイルＬｒ側を正とする電圧が印加されていると、二次巻線Ｎｓに整流ダイオードＤ１が順方向となる電圧が発生し、二次巻線Ｎｓ１→整流ダイオードＤ１→チョークコイルＬａ→負荷（図示せず）→二次巻線Ｎｓ１という経路で電流が流れる。この電流は時間とともに増加する。次に１次側の電圧が無くなると同じ経路で電流が流れるが電流値は時間とともに減少する。次に１次側に共振コイルＬｒ側を負とする電圧が印加されると、逆に二次巻線Ｎｓに整流ダイオードＤ２が順方向となる電圧が発生し、それによって整流ダイオードＤ１を流れる電流は急速にゼロとなり、逆に二次巻線Ｎｓ２→整流ダイオードＤ２→チョークコイルＬａ→負荷（図示せず）→二次巻線Ｎｓ２という経路で電流が流れる。そしてこれが繰り返される。

上記の動作の中で整流ダイオードＤ１を流れる電流は順方向電流がゼロになった時点で止まるのではなく、ダイオードの逆回復時間だけ電流（逆回復電流）が逆方向に流れる。この逆回復電流は整流ダイオードＤ１→二次巻線Ｎｓ１→二次巻線Ｎｓ２→整流ダイオードＤ２→整流ダイオードＤ１という短絡経路となる。この逆回復電流は急激に停止するため、それによって二次巻線Ｎｓ１にサージ電圧が発生し、整流ダイオードＤ１に逆方向に印加される。このサージ電圧に耐えられるような耐圧の高い整流ダイオードは一般に順方向の電圧降下Ｖｆも大きくなる傾向がある。順方向電圧降下Ｖｆが大きくなると順方向に電流が流れる時の損失が増え、変換効率および発熱の面で好ましくない。

そのため、サージ電圧を吸収するための抵抗Ｒ１とコンデンサＣ１を直列接続したＲＣスナバ回路２が整流ダイオードＤ１に設けられている。同じく整流ダイオードＤ２の逆回復電流に起因するサージ電圧を吸収するために抵抗Ｒ２とコンデンサＣ２を直列接続したＲＣスナバ回路３が整流ダイオードＤ２に設けられている。この場合、サージ電圧による電流は抵抗Ｒ１（あるいはＲ２）を流れ、熱に変換される。これはＤＣ−ＤＣコンバータ全体としては損失になるが、整流ダイオードＤ１およびＤ２として順方向電圧降下の比較的小さいものを利用できるため、順方向に電流が流れる時の損失を少なくでき、ＲＣスナバ回路のない場合に比べて総合的に低損失化を図ることができる。

ただ、大電力用のＤＣ−ＤＣコンバータとして採用する場合には、これでも低損失化は十分ではなく、その改善案として図２に示すＤＣ−ＤＣコンバータが提案されている。これは、非特許文献１に示されているものである。

図２に示したＤＣ−ＤＣコンバータ１０においては、ＤＣ−ＤＣコンバータ１における２つのＲＣスナバ回路の代わりに無損失スナバ回路１１が設けられている。スナバ回路以外は図１と同じであるため、その点については説明を省略する。

図２のＤＣ−ＤＣコンバータ１０において、ダイオードＤ３のアノードが整流ダイオードＤ１のカソードに接続され、ダイオードＤ３のカソードがコンデンサＣ３を介して整流ダイオードＤ１のアノードに接続されている。また、ダイオードＤ３とコンデンサＣ３の接続点がダイオードＤ５のアノードに接続されている。一方、ダイオードＤ４のアノードが整流ダイオードＤ２のカソードに接続され、ダイオードＤ４のカソードがコンデンサＣ４を介して整流ダイオードＤ２のアノードに接続されている。また、ダイオードＤ４とコンデンサＣ４の接続点がダイオードＤ６のアノードに接続されている。そして、ダイオードＤ５、Ｄ６のカソードが互いに接続されるとともにコイルＬｂを介して整流ダイオードＤ１（整流ダイオードＤ２）のカソードに接続されている。ここで、ダイオードＤ３、Ｄ４、Ｄ５、Ｄ６、コンデンサＣ３、Ｃ４、およびコイルＬｂで構成されるのが無損失スナバ回路１１である。

無損失スナバ回路１１においては、整流ダイオードＤ１に対して逆方向に発生するサージ電圧による電流をダイオードＤ３を介してコンデンサＣ３に一旦電荷として蓄え、次のサイクルの時にコンデンサＣ３に蓄えた電荷をダイオードＤ５とコイルＬｂを介して出力に放出している。整流ダイオードＤ２に対して逆方向に発生するサージ電圧も同様に一旦蓄えた上で出力側に放出している。

無損失スナバ回路１１は抵抗を備えていない。そのため、非特許文献１ではＲＣスナバ回路を用いる場合に比べてスナバ回路における損失をさらに低減できるとしている。また、整流ダイオードの耐圧も、ＲＣスナバ回路を用いる場合（３００Ｖ）に比べて小さいもの（２００Ｖ）を採用でき、順方向電流による損失も少なくできるとしている。非特許文献１においては両者の損失比較を行い、ＤＣ−ＤＣコンバータの変換効率が、ＲＣスナバ回路を備えた場合の８８．１％に対して無損失スナバ回路を備えた場合は８９．５％に改善できたとしている。
電気学会論文誌 産業応用部門誌 Vol.125 No.4 2005 P366〜371 「大容量ＤＣ−ＤＣコンバータの出力整流ダイオードにおける無損失スナバの提案」

図２に示したＤＣ−ＤＣコンバータ１０においては、例えば整流ダイオードＤ１の逆回復電流に基づくサージ電流を一旦ダイオードＤ３を介して流してコンデンサＣ３に電荷として蓄え、次のサイクルでダイオードＤ５とコイルＬｂを介して流して出力側に放出している。そのため、ダイオードＤ３、Ｄ４、Ｄ５、Ｄ６の順方向電圧降下による損失が発生する。特にダイオードＤ３、Ｄ４には大きなサージ電流が流れるので損失も大きい。これらのダイオードの順方向電圧降下による損失やそれによる発熱はＲＣスナバ回路の抵抗で消費する場合に比べれば小さくなるが、大電力用においては無視できるものではなく、さらなる改善が求められる。また、整流ダイオードにも耐圧の小さいものを利用でき、その結果として順方向電流による損失、発熱を低減できるとしているが、それでも全体損失の約半分の損失、発熱があり、この点においても更に改善が求められる。

本発明は上記の問題点を解決することを目的とするもので、損失およびそれによる発熱をさらに低減した絶縁型のＤＣ−ＤＣコンバータを提供する。

上記目的を達成するために、本発明のＤＣ−ＤＣコンバータは、入力電源と、一次巻線および二次巻線を備えた絶縁トランスと、前記一次巻線に直列に接続されたゼロ電圧スイッチング用の共振コイルと、前記一次巻線および共振コイルからなる直列回路に接続された位相シフト制御で駆動されるフルブリッジ方式のスイッチング回路と、前記二次巻線に設けられた整流回路とを有するＤＣ−ＤＣコンバータにおいて、
前記絶縁トランスは、一次巻線に対する二次巻線の巻数比が１未満であり、
前記一次巻線と前記共振コイルとの接続点と前記入力電源の一端との間に第１の回生ダイオードを設け、前記接続点と前記入力電源の他端との間に第２の回生ダイオードを設けて、前記絶縁トランスの一次巻線の極性反転時に、二次巻線に接続されている整流ダイオードの逆回復電流に起因して前記トランスの二次側から一次側に生じるサージエネルギーを前記第１および第２の回生ダイオードで前記入力電源に回生させるように構成したことを特徴とする。

本発明のＤＣ−ＤＣコンバータにおいては、整流ダイオードの逆回復電流に起因するサージのエネルギーを１次側の一次巻線および共振コイルの接続点から第１もしくは第２の回生ダイオードを介して入力電源に回生する。降圧型のＤＣ−ＤＣコンバータの場合、１次側ではトランスの巻数比の関係で電圧は高くなるが電流は小さくなるために、回生電流が流れる第１および第２の回生ダイオードにおける順方向電圧降下による損失は小さくなる。また、２次側に発生するサージ電圧がさらに小さくなるために整流ダイオードとしてさらに耐圧が低くて順方向電圧降下の小さいものを採用でき、順方向に電流が流れる時の損失を少なくできる。その結果、より低損失で変換効率が良く、冷却装置などの放熱手段を簡素化できて小型化、軽量化の進んだ絶縁型のＤＣ−ＤＣコンバータを実現できる。

（実施例１）
図３に、本発明のＤＣ−ＤＣコンバータの一実施例の回路図を示す。図３に示したＤＣ−ＤＣコンバータ２０において、基本的な構成は図１や図２に示したＤＣ−ＤＣコンバータ１や１０からスナバ回路を取り去ったものであるため説明を省略する。

ＤＣ−ＤＣコンバータ２０においては、上述の基本的な構成に加えて、回生ダイオードＤ７（第１の回生ダイオード）が、共振コイルＬｒおよび一次巻線Ｎｐの接続点と入力電源Ｖｉｎの一端（＋側）との間に、カソードを入力電源Ｖｉｎの一端側（＋側）にして接続されている。また、回生ダイオードＤ８（第２の回生ダイオード）が、共振コイルＬｒおよび一次巻線Ｎｐの接続点と入力電源Ｖｉｎの他端（−側）との間に、アノードを入力電源Ｖｉｎの他端側（−側）にして接続されている。

このように、本発明のＤＣ−ＤＣコンバータ２０においては、基本的な構成に対して追加したのは２つの回生ダイオードＤ７、Ｄ８の２点だけであり、追加部品が７点のＤＣ−ＤＣコンバータ１０に対してだけでなく追加部品が４点のＤＣ−ＤＣコンバータ１に対しても部品点数の低減と回路部分の小型化を図ることができる。

さて、このように構成されたＤＣ−ＤＣコンバータ２０において、例えば整流ダイオードＤ１の逆回復電流に起因するサージ電圧が二次巻線Ｎｓ１に発生しようとするとき、一次巻線Ｎｐにも一次巻線と二次巻線の巻き数比に応じた電圧が発生する。この電圧は回生ダイオードＤ７に対して順方向電圧となり、回生ダイオードＤ７が導通して回生電流が流れ、入力電源Ｖｉｎに回生される。同様に、整流ダイオードＤ２の逆回復電流に起因するサージ電圧が二次巻線Ｎｓ２に発生しようとするときは、回生ダイオードＤ８に回生電流が流れ、入力電源Ｖｉｎに回生される。

上記の回生動作について、図４に示したＤＣ−ＤＣコンバータ２０の各部の電圧、電流、信号状態などのシミュレーション結果を示すタイミングチャートに基づいて詳しく説明する。そのシミュレーション条件は、電源電圧ｖｉｎ＝３００Ｖ、一次巻線Ｎｐの巻き数ｎ１＝８、二次巻線Ｎｓ１、Ｎｓ２の巻き数ｎ２＝１、出力電圧ｖｏｕｔ＝１４Ｖ、スイッチング周波数＝１００ｋＨｚとしている。なお、実際の回路においてはスイッチング素子ＱＡとＱＢあるいはスイッチング素子ＱＣとＣＤが同時にオンにならないように、両者がともにオフとなるデッドタイムを設けるが、この点は発明の主要部ではないためにこのシミュレーションでは考慮していない。

図４において、横軸は経過時間である。縦軸のＱＡ、ＱＢ、ＱＣ、ＱＤはそれぞれ各スイッチング素子の状態を示し、スイッチング素子はこれがＨレベルの時にオンに、Ｌレベルの時にオフになる。縦軸のＮｐ電圧は一次巻線Ｎｐの電圧である。そして、Ｄ１電流、Ｄ２電流が順方向を正とした整流ダイオードＤ１、Ｄ２に流れる電流であり、Ｄ７電流が回生ダイオードＤ７に流れる電流である。なお、回生ダイオードＤ８に流れる電流は回生ダイオードＤ７に流れる電流とは１／２周期ずれるだけなので記載を省略している。

まず、時刻ｔ０においては、各スイッチング素子の状態に示すようにスイッチング素子ＱＡがオン、ＱＢがオフで、スイッチング素子ＱＣがオフ、ＱＤがオンであり、一次巻線Ｎｐには共振コイルＬｒ側を正とした電圧が印加されている。それによって二次巻線Ｎｓ１に発生する電圧によって整流ダイオードＤ１に電流がながれ、時間とともに増加しつつある。二次巻線Ｎｓ２に発生する電圧は整流ダイオードＤ２に対しては逆方向なので整流ダイオードＤ２には電流は流れない。

時刻ｔ１でスイッチング素子ＱＣがオン、ＱＤがオフになると一次巻線Ｎｐに印加される電圧はゼロになる。整流ダイオードＤ１にはそれまでと同じ経路で電流が流れ続けるが、時間とともに減少する傾向に変わる。二次巻線Ｎｓ２には電圧が発生しないので整流ダイオードＤ２の電流はゼロのままである。

時刻ｔ２でスイッチング素子ＱＡがオフ、ＱＢがオンになると二次巻線Ｎｓ１、Ｎｓ２に逆方向の電圧が発生し、整流ダイオードＤ１に流れる電流は急激に減少する。その一方、整流ダイオードＤ１からチョークコイルＬａに流れていた電流の減少を補うために、整流ダイオードＤ２に転流電流が流れ、増加する。

時刻ｔ３で整流ダイオードＤ１に流れる電流がゼロになり、その後短時間だけ逆方向に逆回復電流が流れる。この逆回復電流は上述のように整流ダイオードＤ１→二次巻線Ｎｓ１→二次巻線Ｎｓ２→整流ダイオードＤ２→整流ダイオードＤ１の経路で流れ、短絡電流となる。

時刻ｔ４で逆回復電流が流れ終わると整流ダイオードＤ１に流れる電流は急激にゼロになる。この時点で一次巻線Ｎｐには共振コイルＬｒ側を負とした電圧が印加される。これによって整流ダイオードＤ２に流れる電流が時間とともに増加する。

また、この逆回復電流によってトランスＴに蓄積されたエネルギーによって発生したサージ電圧によって回生ダイオードＤ７に短時間だけ回生電流が流れる。回生電流は整流ダイオードＤ７→入力電源Ｖｉｎ→スイッチング素子ＱＤのボディダイオード→一次巻線Ｎｐ→回生ダイオードＤ７の経路となる。この電流をＤＣ−ＤＣコンバータ１０のように２次側で回生しようとすると、巻き数比の関係で回生ダイオードに流れる電流の最大値は計算上４倍にもなり、それに比例して回生ダイオードでの損失も大きくなる。しかも、ＤＣ−ＤＣコンバータ１０の無損失スナバ回路の場合は、回生用の電流がコンデンサの充電時および放電時にそれぞれダイオードを流れるので損失も増える。特にコンデンサの充電時にはピークが大きなサージ電流がダイオードを流れるので損失も大きい。したがって、単純に電流値による比較だけでも本発明の方が損失を低減できることが分かる。このように、本発明のＤＣ−ＤＣコンバータ２０において回生ダイオードに流れる電流による損失は、ＤＣ−ＤＣコンバータ１０の無損失スナバ回路で発生する損失に比べて大幅に小さなものとなる。

ここでタイミングチャートの説明に戻る。時刻ｔ５でスイッチング素子ＱＣがオフ、ＱＤがオンになり、時刻ｔ１からの半サイクルが終了し、時刻ｔ１〜ｔ５とは逆の半サイクルが始まる。逆の半サイクルでは整流ダイオードＤ２の逆回復電流に起因するサージ電圧が二次巻線Ｌｓ２に発生しようとし、回生ダイオードＤ８に回生電流が流れ、入力電源に回生される。回生電流の経路は、回生ダイオードＤ８→一次巻線Ｎｐ→スイッチング素子ＱＣのボディダイオード→入力電源Ｖｉｎ→回生ダイオードＤ８となる。

次に、表１を用いて無損失スナバ回路を備えたＤＣ−ＤＣコンバータ１０と本発明のＤＣ−ＤＣコンバータ２０とを比較する。

まず、基本回路構成に追加する部品の数は２つのダイオードを追加するだけで済む本発明の方が少ない。そのため、追加部品による大型化、コスト上昇を抑制できる。特に、ＤＣ−ＤＣコンバータ１０の無損失スナバ回路の場合は大きな電流を扱うためにコンデンサＣ３、Ｃ４やコイルＬｂに大型のものが必要となり、部品専有面積が制限される。

次に整流ダイオードに印加されるサージ電圧を比較すると、本発明の方が小さくなっている。具体例として入力電源Ｖｉｎの電圧ｖｉｎ＝３００Ｖ、巻数比ｎ＝８とすると、ＤＣ−ＤＣコンバータ１０においては１５０Ｖ程度のサージ電圧が整流ダイオードに印加される。市販された実際に利用可能なダイオードにおいては飛び飛びの決まった耐圧のものしかなく、例えば耐圧１８０Ｖのダイオードを使うという選択肢は現実的ではない。具体的には耐圧１２０Ｖ、１５０Ｖ、２００Ｖ、３００Ｖが一般的となっている。そのため、ＤＣ−ＤＣコンバータ１０では耐圧２００Ｖのダイオードを利用している。

一方、ＤＣ−ＤＣコンバータ２０の場合、サージ電圧は３／４倍弱の１１０Ｖ程度になる。この場合は耐圧１５０Ｖの市販品のダイオードを利用できる。なお、表１のαは１未満の定数で、その値はトランスの結合度によって影響を受ける。

ここで、図５に耐圧１５０Ｖと２００Ｖの２つのダイオードの電圧・電流特性を示す。これより、耐圧の低いダイオードの方が順方向電圧降下が小さく、順方向電流による損失が小さいことが分かる。例えば両方の方式で出力電流が１２０Ａの設計をした場合には、耐圧２００Ｖの整流ダイオードを使用すると整流ダイオードでの損失が１０２Ｗになるのに対して、耐圧１５０Ｖの整流ダイオードを使用した場合には８０Ｗになり、約２０％の損失低減を図ることができる。

このように、本発明のＤＣ−ＤＣコンバータにおいては、従来のＤＣ−ＤＣコンバータに比べてサージ電流による損失を小さくすることができる。また、整流ダイオードに印加されるサージ電圧を小さくできるため、耐圧の低い整流ダイオードを採用することが可能になり、順方向電流による損失も小さくすることができる。その結果、本願発明者の実験によれば、ＤＣ−ＤＣコンバータの変換効率を９５％まで大幅に高めることができた。これによって、発熱量が少なくなり、放熱対策が容易になり、放熱対策によるＤＣ−ＤＣコンバータの大型化、重量化を防止することができる。

（実施例２）
図６に、本発明のＤＣ−ＤＣコンバータの別の実施例の回路図を示す。図６に示したＤＣ−ＤＣコンバータ３０においては、図３に示した本発明のＤＣ−ＤＣコンバータ２０に対して２次側の回路の構成を異ならせている。発明のポイント部分である回生ダイオードＤ７、Ｄ８を含めた１次側の回路は同じであるため、２次側についてのみ説明する。

まず、トランスＴにはセンタータップのない二次巻線Ｎｓ３が設けられている。二次巻線Ｎｓ３の巻き数はＤＣ−ＤＣコンバータ２０における二次巻線Ｎｓ２のセンタータップから片側の巻き数と同じとなる。二次巻線Ｎｓ３の一端および他端はそれぞれチョークコイルＬ１、Ｌ２を介して接続された上で出力端子Ｖｏｕｔの一端に接続されている。また、二次巻線Ｎｓ３の一端および他端にはそれぞれ整流ダイオードＤ９、Ｄ１０のカソードが接続され、整流ダイオードＤ９、Ｄ１０のアノードは互いに接続された上で出力端子Ｖｏｕｔの他端に接続されている。出力端子Ｖｏｕｔの一端と他端との間には平滑コンデンサＣａが接続されている。

ＤＣ−ＤＣコンバータ３０の２次側は一般的な２つの整流ダイオードを使ったカレントダブラー方式の整流、平滑回路である。１次側に共振コイルＬｒ側を正とする電圧が印加されていると、二次巻線Ｎｓ３に整流ダイオードＤ１０が順方向となる電圧が発生し、二次巻線Ｎｓ３→チョークコイルＬ１→負荷（図示せず）→整流ダイオードＤ１０→二次巻線Ｎｓ３という経路で電流が流れる。この電流は時間とともに増加する。次に１次側の電圧が無くなると同じ経路で電流が流れるが電流値は時間とともに減少する。次に１次側に共振コイルＬｒ側を負とする電圧が印加されると、逆に二次巻線Ｎｓ３に整流ダイオードＤ９が順方向となる電圧が発生し、二次巻線Ｎｓ３→チョークコイルＬ２→負荷（図示せず）→整流ダイオードＤ９→二次巻線Ｎｓ３という経路で電流が流れる。このときも上記のチョークコイルＬ１を流れる電流は整流ダイオードＤ９が転流ダイオードとして働いてチョークコイルＬ１→負荷（図示せず）→整流ダイオードＤ９→チョークコイルＬ１という経路で時間とともに減少しながらもしばらくは流れ続ける。次に１次側に共振コイルＬｒ側を正とする電圧が印加されると最初の動作に戻り、チョークコイルＬ１を介して負荷に電流が供給される。このときもチョークコイルＬ２を介して負荷に供給される電流は整流ダイオードＤ１０を転流ダイオードとして流れてしばらくは無くならない。そしてこれが繰り返される。このように、一方のチョークコイルを流れる電流が負荷に供給されている時に他方のチョークコイルを流れる電流も同時に負荷に供給されるのでカレントダブラー方式と呼ばれている。

カレントダブラー方式の回路においても、整流ダイオードに転流電流がゼロになった後で逆方向の電圧が印加されるときにはわずかな時間だけ逆回復電流が流れる。例えば整流ダイオードＤ１０に流れる逆回復電流はダイオードＤ１０→ダイオードＤ９→二次巻線Ｎｓ３→ダイオードＤ１０の経路で流れる。そして、この逆回復電流が急激に停止するとサージ電圧が発生し、整流ダイオードＤ１０に逆方向に印加される。整流ダイオードＤ９においても同様である。

そして本発明のＤＣ−ＤＣコンバータ３０においては、１次側に２つの回生ダイオードＤ７、Ｄ８を備えているため、ＤＣ−ＤＣコンバータ２０の場合と同様に整流ダイオードＤ９、Ｄ１０の逆回復電流に起因するサージを低損失で吸収し、回生することができる。

（実施例３）
図７に、本発明のＤＣ−ＤＣコンバータのさらに別の実施例の回路図を示す。図７に示したＤＣ−ＤＣコンバータ４０においては、図３に示した本発明のＤＣ−ＤＣコンバータ２０において、２次側の整流回路をスイッチ素子である電力用パワーＭＯＳＦＥＴを使った同期整流方式にしている。なお、１次側の回路構成に違いはない。

同期整流方式にするに当たって回路構成が若干変更されているので、その点について説明する。まず、二次巻線Ｎｓの一端は同期整流用スイッチ素子ＱＥのドレインに接続され、他端は同期整流用スイッチ素子ＱＦのドレインに接続されている。同期整流用スイッチ素子ＱＥ、ＱＦのソースは互いに接続されるとともに出力端子Ｖｏｕｔの他端に接続されている。そして、二次巻線Ｎｓの中間タップはチョークコイルＬａを介して出力端子Ｖｏｕｔの一端に接続されている。スイッチ素子ＱＥ、ＱＦは内部容量とボディダイオードを備えている。また、制御端子であるゲートは図示を省略した制御回路に接続されている。

各スイッチ素子ＱＥ、ＱＦは、そのボディダイオードの順方向、すなわちソースからドレインに向かう方向を整流方向として使用されるので、スイッチ素子ＱＥ、ＱＦが常にオフであればたんなるダイオード整流回路として動作するが、ボディダイオードに順方向電圧が印加される期間に同期してスイッチ素子ＱＥ、ＱＦをオンにして低抵抗のドレイン・ソース間にも電流を流すことによって低損失化が実現できる。なお、二次巻線Ｎｓの中間タップ側を出力端子Ｖｏｕｔの一端に接続する形に変更したのは、スイッチ素子ＱＥ、ＱＦのソースを低電位側にして制御しやすいようにするためである。

ＦＥＴを使ったスイッチ素子ＱＥ、ＱＦにおいては内部容量を持っており、ＦＥＴがオフになっていてもこの内部容量を充電するだけの電流はドレインからソースに向かう方向に流れ得る。これはＤＣ−ＤＣコンバータにおいては整流ダイオードにおける逆回復電流と実質的に同じ働きをするため、同様の作用によってサージが発生する。そして、本発明のＤＣ−ＤＣコンバータ４０においては１次側に回生用ダイオードＤ７、Ｄ８が設けられているため、ＤＣ−ＤＣコンバータ２０の場合と同様にスイッチ素子ＱＥ、ＱＦの逆方向電流に起因するサージを低損失で吸収し、回生することができる。

また、整流用ダイオードの場合は順方向電圧降下が損失の大きな要因になるが、同期整流用スイッチ素子の場合はオン抵抗が損失の要因になる。そして、一般的に耐圧の低いスイッチ素子はオン抵抗を小さくすることができる。そのため、本発明のＤＣ−ＤＣコンバータ４０においては、印加されるサージ電圧が低くなるのでオン抵抗の小さいスイッチ素子を同期整流用に採用でき、スイッチ素子における損失をより小さくすることができる。

（実施例４）
図８に、本発明のＤＣ−ＤＣコンバータのさらに別の実施例の回路図を示す。図８に示したＤＣ−ＤＣコンバータ５０においては、図６に示したＤＣ−ＤＣコンバータ３０において、２次側の整流回路をスイッチ素子であるＦＥＴを使った同期整流方式に変更している。なお、１次側の回路構成に違いはない。

同期整流にするに当たっては、ダイオードＤ９、Ｄ１０に代えてそのボディダイオードが同じ向きになるようにしてスイッチ素子ＱＧ、ＱＨを設けている。スイッチ素子ＱＧ、ＱＨの制御端子であるゲートは図示を省略した制御回路に接続されている。なお、ＤＣ−ＤＣコンバータ５０ではスイッチ素子ＱＧ、ＱＨのソースは置き換えただけですでに低電位側となっているので、ＤＣ−ＤＣコンバータ４０のような２次側の配線の変更は行っていない。

ＤＣ−ＤＣコンバータ５０においても１次側に回生用ダイオードＤ７、Ｄ８が設けられているため、ＤＣ−ＤＣコンバータ３０の場合と同様にスイッチ素子ＱＧ、ＱＨの逆方向電流に起因するサージを低損失で吸収し、回生することができる。

なお、上記の各実施例においては、共振コイルＬｒを一次巻線Ｎｐに対して入力電源Ｖｉｎの一端側（＋側）に直列接続したが、他端側（−側）に直列接続しても構わない。その場合も共振コイルおよび一次巻線の接続点と入力電源Ｖｉｎの一端側および他端側との間に回生ダイオードが接続されることになる。

従来のＤＣ−ＤＣコンバータの回路図である。 従来の別のＤＣ−ＤＣコンバータの回路図である。 本発明のＤＣ−ＤＣコンバータの一実施例の回路図である。 図３のＤＣ−ＤＣコンバータにおける 耐圧１２０Ｖと２００Ｖの２つのダイオードの電圧・電流特性を示す図である。 本発明のＤＣ−ＤＣコンバータの別の実施例の回路図である。 本発明のＤＣ−ＤＣコンバータのさらに別の実施例の回路図である。 本発明のＤＣ−ＤＣコンバータのさらに別の実施例の回路図である。

符号の説明

２０、３０、４０、５０…ＤＣ−ＤＣコンバータ
ＱＡ、ＱＢ、ＱＣ、ＱＤ…スイッチング素子
Ｖｉｎ…入力電源
Ｖｏｕｔ…出力端子
Ｔ…トランス
Ｎｐ…一次巻線
Ｎｓ、Ｎｓ１、Ｎｓ２、Ｎｓ３…二次巻線
Ｄ１、Ｄ２、Ｄ９、Ｄ１０…整流ダイオード
ＱＥ、ＱＦ、ＱＧ、ＱＨ…同期整流用スイッチ素子
Ｄ７、Ｄ８…回生ダイオード
Ｌｒ…共振コイル
Ｌａ、Ｌ１、Ｌ２…チョークコイル
Ｃａ…平滑コンデンサ

Claims (5)

1. 入力電源と、一次巻線および二次巻線を備えた絶縁トランスと、前記一次巻線に直列に接続されたゼロ電圧スイッチング用の共振コイルと、前記一次巻線および共振コイルからなる直列回路に接続された位相シフト制御で駆動されるフルブリッジ方式のスイッチング回路と、前記二次巻線に設けられた整流回路とを有するＤＣ−ＤＣコンバータにおいて、
   前記絶縁トランスは、一次巻線に対する二次巻線の巻数比が１未満であり、
   前記一次巻線と前記共振コイルとの接続点と前記入力電源の一端との間に第１の回生ダイオードを設け、前記接続点と前記入力電源の他端との間に第２の回生ダイオードを設けて、前記絶縁トランスの一次巻線の極性反転時に、二次巻線に接続されている整流ダイオードの逆回復電流に起因して前記トランスの二次側から一次側に生じるサージエネルギーを前記第１および第２の回生ダイオードで前記入力電源に回生させるように構成したことを特徴とするＤＣ−ＤＣコンバータ。
2. 前記整流回路がダイオード整流回路であることを特徴とする、請求項１に記載のＤＣ−ＤＣコンバータ。
3. 前記整流回路がＦＥＴを利用した同期整流回路であることを特徴とする、請求項１に記載のＤＣ−ＤＣコンバータ。
4. 前記整流回路が、前記トランスの二次巻線のセンタータップを出力端子の一端とし、前記二次巻線の両端に整流素子を接続してなるセンタータップ方式整流回路であることを特徴とする、請求項１ないし３のいずれかに記載のＤＣ−ＤＣコンバータ。
5. 前記整流回路がカレントダブラー方式整流回路であることを特徴とする、請求項１ないし３のいずれかに記載のＤＣ−ＤＣコンバータ。

Images