しかしながら従来のDC−DCコンバ−タでは、スイッチ素子Q102に流れる電流Q102Id2のピーク値が高い状態である。するとスイッチ素子Q102のサイズをピーク値に応じて大きくする必要があり、回路サイズの増大や定常損失の増大等が発生するため問題である。また、直流電源Viから負荷抵抗RLへの一方向のコンバート動作は開示されているが、その逆方向の動作については開示されていない。すると双方向のコンバータ回路が実現できないため問題である。また、コンデンサ電荷が早く抜けないため、スイッチ素子Q102をZVSするには所定の時間経過が必要である。するとDC−DCコンバ−タのタイミング設計等が困難となるため問題である。
本発明は前記従来技術の課題の少なくとも1つを解消するためになされたものであり、スイッチング素子の端子間に印加される電圧が僅少な状態でスイッチング動作を行うことにより、スイッチング損失を低減して、電力効率の向上や発熱量の低減を図ると共に、昇降圧の動作が可能であり、回路の実装面積の小型化が可能である電流双方向レギュレータを提供することを目的とする。
前記目的を達成するために、請求項1に係るソフトスイッチングレギュレータは、第1端子が低圧電源端子に接続される第1インダクタと、第1インダクタの第2端子と基準電圧端子または高圧電源端子のうち一方との間に接続される第1スイッチング素子と、第1インダクタと第1スイッチング素子との接続点と基準電圧端子または高圧電源端子のうち他方との間に接続される第1整流素子とを備えるソフトスイッチングレギュレータであって、第1スイッチング素子と第1整流素子とのうち少なくとも何れか一方の端子間に並列接続されるコンデンサと、高圧電源端子と基準電圧端子との間に接続される電圧設定部と、第1スイッチング素子と並列に接続される第1補助電流径路と、第1整流素子と並列に接続される第2補助電流径路とを備え、電圧設定部は、第2インダクタと第2整流素子とが直列に接続され、第1補助電流径路は、第2インダクタと電磁的に結合され、第2インダクタにおいて高圧電源端子に向かって接続される端子と同極性の起電力が誘起される第1端子が、接続点または高圧電源端子のうちの一方に向かって接続される第3インダクタと、第1補助スイッチング素子とが直列に接続され、第2補助電流径路は、第2インダクタと電磁的に結合され、第2インダクタにおいて第1端子が、接続点または高圧電源端子のうちの他方に向かって接続される第4インダクタと、第1補助整流素子とが直列に接続されることを特徴とする。
請求項1のソフトスイッチングレギュレータでは、第1スイッチング素子の導通により、第1インダクタと第1スイッチング素子とに投入電流が流れ、低圧電源端子と高圧電源端子のうち一方から第1インダクタに電磁エネルギが蓄積される。蓄積された電磁エネルギは、第1整流素子を介して低圧電源端子と高圧電源端子のうち他方へ放出される。
第1スイッチング素子の非導通は、これに先立つ導通時に、第1スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態に、第1整流素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態にあることにより、接続点の電圧変化は緩やかに行われる。そのため、第1スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。すなわち、ゼロボルトスイッチング(ZVS)が行われる。
その後、第1補助スイッチング素子の導通により第1補助電流経路が形成される。ここで、第1補助スイッチング素子の導通は、導通による電流が第3インダクタにより制限されるため、導通遷移に遅れて電流が立ち上がるゼロカレントスイッチング(ZCS)により行われる。このとき、第2インダクタと第3インダクタ、第2インダクタと第4インダクタはそれぞれ電磁的に結合されているため、第3インダクタを介してエネルギが第2、第4インダクタに伝達される。よって第2乃至第4インダクタンスの巻数比に応じた電圧が、第2乃至第4インダクタンスの各々に発生する。これにより、第2補助電流経路および電圧設定部にも電流が流れる。
導通している第1整流素子により確定される接続点の電圧に起因して、第1補助電流径路に流れる電流が時間経過と共に増加する。また第1補助電流径路の第3インダクタとの電磁結合に起因して、第4インダクタに印加される電圧により、第2補助電流径路に流れる電流が時間経過と共に増加する。時間と共に投入電流のうちより多くの電流がバイパスされ、やがて投入電流の全量がバイパスされ、第1整流素子に電流が流れなくなると共にコンデンサへの充放電が行われる。接続点の電圧レベルが遷移して、第1スイッチング素子の電流径路端子間の電圧差が僅少な状態となる。この状態において第1スイッチング素子が導通されゼロボルトスイッチング(ZVS)が行われる。
接続点の電圧レベルが遷移した後は漏れインダクタに印加される電圧が反転する。
漏れインダクタは、等価回路として各インダクタに直列に接続されるインダクタである。例えばトランスにおいては、漏れインダクタは、電磁的な結合が完全でないことに起因して発生する。第1補助電流径路に備えられる漏れインダクタに印加される電圧が反転すると、第1補助電流径路に流れるバイパス電流の時間傾きが反転し、バイパス電流は徐々に減少する。第1補助電流径路では、第3インダクタに流れるバイパス電流がゼロになった時点で、電磁的に結合されている第2インダクタには電圧が発生しなくなる。また第2整流素子により第2インダクタへの電流の逆流が防止されている。よって、第2インダクタへ電流が逆流して起電力が発生し、該起電力が電磁的に結合される第3インダクタに伝達され、第1補助電流径路にも電流が逆流する事態を、第2整流素子により防止することができる。そして、第1補助電流径路に電流が流れていない状態において第1補助スイッチング素子が非導通とされ、ゼロカレントスイッチング(ZCS)が行われる。
また同様にして、第2補助電流径路に備えられる漏れインダクタに印加される電圧が反転すると、第2補助電流径路に流れるバイパス電流の時間傾きが反転し、バイパス電流は徐々に減少する。そして第2補助電流径路では、第1補助整流素子により電流の逆流は生じず電流が流れなくなるため、自動的に第2補助電流経路は非導通状態とされる。
ここで第1補助電流径路を流れる電流は、所定の時間傾きを有して増加の後減少するが、当該電流に応じて第2補助電流径路にも電流が流れる。すなわち、バイパス電流が第3インダクタに流れることにより、第3インダクタと第2インダクタ、第2インダクタと第4インダクタとの電磁的な結合に基づき第4インダクタに逆起電力が働く。これにより、第1補助電流径路のみならず、第2補助電流径路によって電流を分流することにより、第1補助電流径路の電流値のピークを小さくすることができるため、第1補助スイッチング素子の素子サイズを小さくすることができ、回路の実装面積の小型化を図ることが可能となる。また定常損失を減少させることが可能となる。
また電磁的に結合される第2乃至第4インダクタによって、巻線比に応じて第3および第4インダクタの電圧値を決めることができる。よって、巻線比に応じて、補助電流径路に流れるバイパス電流の時間傾きを調整することができる。これにより、補助電流径路の形成後、投入電流の全量をバイパスして接続点の電圧を反転し、第1スイッチング素子をゼロボルトスイッチング(ZVS)で導通可能な状態とするまでの時間遅延を調整することができ、タイミング設計等が容易になる。またこれにより、一定の電圧値である高圧電源の電圧値を基準として、第3および第4インダクタの電圧値を巻線比に応じて決めることができるため、第3および第4インダクタの電圧値を安定させることが可能となり、ソフトスイッチングレギュレータの動作も安定させることが可能となる。
また、接続点の電圧が反転して第1補助電流径路の電流が減少した後は、第2整流素子により、第1補助電流径路には電流が流れない状態が維持される。これにより、第1補助スイッチング素子をゼロカレントスイッチング(ZCS)で導通可能とする時間を十分に確保することができる。
また、ソフトスイッチングレギュレータにおいて、第1スイッチング素子における電流径路端子間の電圧差を僅少とした上でスイッチング動作をさせることができる。これにより、スイッチング時に第1スイッチング素子で消費されるスイッチング損失を低減することができる。スイッチング損失の低減に伴い、ソフトスイッチングレギュレータの電圧変換における電力効率の向上を図ることができる。第1スイッチング素子でのスイッチング損失による発熱も低減でき、ヒートシンク等の冷却装置等を小型・軽量化することができる。
また、ソフトスイッチングレギュレータにおけるスイッチング動作の高周波化が可能となり、可聴周波数帯以上の周波数でスイッチング動作させることも可能となる。これにより、動作時の電磁エネルギに伴う第1インダクタ等の振動を可聴周波数帯からずらすことができ、動作時の異音防止を行うことができる。
また、請求項2に係るソフトスイッチングレギュレータは、請求項1に記載のソフトスイッチングレギュレータにおいて、第1補助電流径路の第3インダクタ(に直列接続される第5インダクタ、または、第2補助電流経路の第4インダクタに直列接続される第6インダクタの少なくとも一方を備えることを特徴とする。
請求項2のソフトスイッチングレギュレータでは、補助電流径路に流れる電流の時間傾きは、第3および第4インダクタの電磁結合に起因する漏れインダクタに代えて、または漏れインダクタと共に、第5および第6インダクタにより決定される。これにより、第5および第6インダクタのインダクタンス値を調整することにより、補助電流径路に流れる電流の時間傾きを調整することができる。
また、請求項3に係るソフトスイッチングレギュレータは、請求項1に記載のソフトスイッチングレギュレータにおいて、第1スイッチング素子または/および第1補助スイッチング素子の電流径路端子間には、第1インダクタに流れる投入電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードを備えることを特徴とする。これにより、電流の逆流時にも対応することができる。
また、請求項4に係るソフトスイッチングレギュレータは、請求項1に記載のソフトスイッチングレギュレータにおいて、第3インダクタおよび第4インダクタの巻線数が、第2インダクタの巻線数の1/2以下であることを特徴とする。
第3インダクタおよび第4インダクタの巻線数が、第2インダクタの巻線数の1/2の値である場合には、第1補助電流径路と第2補助電流径路とで分流される電流値が等しくなるため、第1補助電流径路の電流値のピークを最小化することが可能となる。また接続点の電圧値が、インダクタとコンデンサとによって共振し、最小値において0(V)となる。よって、第3インダクタおよび第4インダクタの巻線数を、第2インダクタの巻線数の1/2以下の値に設定することにより、第1補助スイッチング素子の素子サイズを小さくして回路の実装面積の小型化を図ることと、第1スイッチング素子のZVSのタイミングの設計マージンを得ることとの両立が可能となる。
また、請求項5に係るソフトスイッチングレギュレータは、請求項1に記載のソフトスイッチングレギュレータにおいて、第3インダクタの巻線数と第4インダクタの巻線数とが等しいことを特徴とする。第3インダクタと第4インダクタとに印加される電圧値の絶対値は、昇圧動作時と降圧動作時とにおいて対称となるように一定比率を保って逆転することになる。よって昇圧時における第1補助スイッチング素子のピーク電流値と、降圧時における第1補助スイッチング素子のピーク電流値とを揃えることが可能となるため、設計等の自由度を増すことが可能となる効果が得られる。
また、請求項6に係るソフトスイッチングレギュレータは、請求項1に記載のソフトスイッチングレギュレータにおいて、第2インダクタ乃至第4インダクタは、一体の3巻トランスであることを特徴とする。これにより、第2インダクタ乃至第4インダクタをコンパクトに構成することができ、回路実装規模を小さくすることができる。
また、請求項7に係るソフトスイッチングレギュレータは、請求項1に記載のソフトスイッチングレギュレータにおいて、第1スイッチング素子と第1補助スイッチング素子との基準端子間が接続されることを特徴とする。これにより、例えばスイッチング素子がバイポーラトランジスタの時は、エミッタ電位が一致する。また例えばスイッチング素子がMOSトランジスタの時は、ソース電位が一致する。よって、共通のドライブ電源により導通制御を行うことができるため、ドライブ電源構成を簡単とすることが可能となり、回路規模の縮小化等を図ることが可能となる。
また、請求項8に係る電流双方向レギュレータは、第1端子が低圧電源端子に接続される第1インダクタと、高圧電源端子と基準電圧端子との間に直列に接続され、その接続点に第1インダクタの第2端子が接続される上方スイッチング素子および下方スイッチング素子を備える電流双方向レギュレータであって、上方および下方スイッチング素子のうち少なくとも何れか一方の端子間に並列接続されるコンデンサと、高圧電源端子と基準電圧端子との間に接続される電圧設定部と、下方スイッチング素子と並列に接続される下方補助電流径路と、上方スイッチング素子と並列に接続される上方補助電流径路とを備え、電圧設定部は、第2インダクタと整流素子とが直列に接続され、上方補助電流径路は、第2インダクタと電磁的に結合され、第2インダクタにおいて高圧電源端子に向かって接続される端子と同極性の起電力が誘起される第1端子が、高圧電源端子に向かって接続される上方インダクタと、上方補助スイッチング素子とが直列に接続され、下方補助電流径路は、第2インダクタと電磁的に結合され、第2インダクタにおいて第1端子が、接続点に向かって接続される下方インダクタと、下方補助スイッチング素子とが直列に接続されることを特徴とする。
請求項8の電流双方向レギュレータでは、下方スイッチング素子の導通により、低圧電源端子から第1インダクタに投入電流が流れ、電磁エネルギが蓄積される場合、蓄積された電磁エネルギは、上方スイッチング素子の導通に応じて高圧電源端子に放出される。上方スイッチング素子は、整流作用を奏するタイミングで導通され、いわゆる同期整流素子として機能させてもよい。
下方スイッチング素子の非導通は、これに先立つ導通時に、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態に、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態にあることにより、接続点の電圧変化は緩やかに行われる。このため、下方スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。すなわち、ゼロボルトスイッチング(ZVS)が行われる。
同期整流素子としての上方スイッチング素子の導通は、下方スイッチング素子の非導通に応じて第1インダクタに蓄積されている電磁エネルギにより、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電された上で、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電された上で、行なわれる。上方スイッチング素子は、電流径路端子間の電圧差が僅少となった状態で導通が行われる。すなわち、ゼロボルトスイッチング(ZVS)が行われる。
上方スイッチング素子が非導通となった後、下方スイッチング素子の再導通に先立ち、下方補助スイッチング素子の導通により下方補助電流経路が形成される。ここで、下方補助スイッチング素子の導通は、ゼロカレントスイッチング(ZCS)により行われる。このときエネルギが、下方インダクタを介して、電磁的に結合された上方インダクタおよび第2インダクタに伝達される。よって、巻数比に応じた電圧が、上方、下方インダクタおよび第2インダクタに発生することに応じて、上方補助電流経路および電圧設定部にも電流が流れる。その後時間と共に投入電流のうちより多くの電流がバイパスされ、やがて投入電流の全量がバイパスされ、上方スイッチング素子に電流が流れなくなると共にコンデンサへの充放電が行われる。そして接続点の電圧が低電圧レベルに反転し、下方スイッチング素子の電流径路端子間の電圧差が僅少な状態となる。この状態において下方スイッチング素子が導通されゼロボルトスイッチング(ZVS)が行われる。
接続点の電圧が低電圧レベルに遷移した後は、上方インダクタに誘起される起電力が反転し、上方補助電流径路に流れるバイパス電流の時間傾きが反転し、バイパス電流は徐々に減少する。そして上方補助電流径路では、例えば、上方補助スイッチング素子のいわゆる整流動作により、電流の逆流は生じず電流が流れなくなるため、自動的に上方補助電流経路は非導通状態とされる。
また同様に、接続点の電圧が低電圧レベルに遷移した後は、下方インダクタに誘起される起電力が反転し、下方補助電流径路に流れるバイパス電流の時間傾きが反転し、バイパス電流は徐々に減少する。下方補助電流径路においてバイパス電流がゼロになった時点で、電磁的に結合されている上方インダクタと第2インダクタとには電圧が発生しなくなる。また補助整流素子により第2インダクタへの電流の逆流が防止されている。よって補助整流素子により、逆流する方向への起電力が第2インダクタによって発生することが防止され、電磁的に結合される下方インダクタにも電圧が発生しないため、下方補助電流径路に電流が逆流することが防止される。この状態において下方補助スイッチング素子が非導通とされ、ゼロカレントスイッチング(ZCS)が行われる。
また、上方スイッチング素子の導通により高圧電源端子から第1インダクタに投入電流が流れ、電磁エネルギが蓄積される場合、蓄積された電磁エネルギは、下方スイッチング素子の導通に応じて低圧電源端子に放出される。下方スイッチング素子は、整流作用を奏するタイミングで導通され、いわゆる同期整流素子として機能させてもよい。
上方スイッチング素子の非導通は、これに先立つ導通時に、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電状態に、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電状態にあることにより、接続点の電圧変化は緩やかに行われる。このため、上方スイッチング素子は、電流径路端子間の電圧差が僅少の状態で非導通とされる。すなわち、ゼロボルトスイッチング(ZVS)が行われる。
同期整流素子としての下方スイッチング素子の導通は、上方スイッチング素子の非導通に応じて第1インダクタに蓄積されている電磁エネルギにより、上方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは充電された上で、下方スイッチング素子の電流径路端子間にコンデンサが並列接続されていればそのコンデンサは放電された上で、行なわれる。下方スイッチング素子は、電流径路端子間の電圧差が僅少となった状態で導通が行われる。すなわち、ゼロボルトスイッチング(ZVS)が行われる。
下方スイッチング素子が非導通となった後、上方スイッチング素子の再導通に先立ち、上方補助スイッチング素子の導通により上方補助電流経路が形成される。ここで、上方補助スイッチング素子の導通は、ゼロカレントスイッチング(ZCS)により行われる。このときエネルギが、上方インダクタを介して、電磁的に結合された下方インダクタおよび第2インダクタに伝達される。よって、巻数比に応じた電圧が、上方、下方インダクタおよび第2インダクタに発生することに応じて、下方補助電流経路および電圧設定部にも電流が流れる。その後時間と共に投入電流のうちより多くの電流がバイパスされ、やがて投入電流の全量がバイパスされ、下方スイッチング素子に電流が流れなくなると共にコンデンサへの充放電が行われる。接続点の電圧が高電圧レベルに反転し、上方スイッチング素子の電流径路端子間の電圧差が僅少な状態となる。この状態において上方スイッチング素子が導通されゼロボルトスイッチング(ZVS)が行われる。
接続点の電圧が高電圧レベルに遷移した後は、下方インダクタに誘起される起電力が反転し、下方補助電流径路に流れるバイパス電流の時間傾きが反転し、バイパス電流は徐々に減少する。そして下方補助電流径路では、例えば、下方補助スイッチング素子のいわゆる整流動作により、電流の逆流は生じず電流が流れなくなるため、自動的に下方補助電流経路は非導通状態とされる。
また上方補助電流径路では、上方補助電流径路に流れるバイパス電流の時間傾きが反転しバイパス電流は徐々に減少する。上方補助電流径路においてバイパス電流がゼロになった時点で、電磁的に結合されている下方インダクタと第2インダクタとには電圧が発生しなくなる。また補助整流素子により第2インダクタへの電流の逆流が防止されている。よって補助整流素子により、逆流する方向への起電力が第2インダクタによって発生することが防止され、電磁的に結合される上方インダクタにも電圧が発生しないため、上方補助電流径路に電流が逆流することが防止される。この状態において上方補助スイッチング素子が非導通とされ、ゼロカレントスイッチング(ZCS)が行われる。
これにより、スイッチング損失の低減された昇降圧レギュレータを構成することができる。また、上方および下方スイッチング素子におけるスイッチング損失の低減、電流双方向レギュレータの電圧変換における電力効率の向上、上方および下方スイッチング素子における発熱低減と機器の小型・軽量化、スイッチング動作の高周波数化、トランスによる上方または下方スイッチング素子の導通タイミングの調整については、請求項1と同様の作用・効果を奏する。
上方および下方インダクタの巻線比に応じて、上方および下方補助電流径路に流れるバイパス電流の時間傾きを調整することができる。上方および下方補助電流径路の形成後、投入電流の全量をバイパスして接続点の電圧を反転し、上方および下方スイッチング素子をZVSで導通可能な状態とするまでの時間遅延を調整することができる。また、下方および上方スイッチング素子が同期整流素子として動作する場合に、同スイッチング素子の非導通タイミングを調整することができる。更に、上方および下方補助スイッチング素子の非導通時に同スイッチング素子に印加される電圧レベルを調整することができる。
また、請求項9に係る電流双方向レギュレータは、請求項8に記載の電流双方向レギュレータにおいて、上方スイッチング素子または/および下方スイッチング素子には、該上方スイッチング素子を流れる投入電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードまたは/および該下方スイッチング素子を流れる投入電流の電流方向とは逆方向を順方向として接続される逆並列ダイオードが備えられることを特徴とする。
これにより、電流の逆流時に対応することができる。上方、下方スイッチング素子が同期整流素子として使用される場合に、導通、非導通のタイミングを調整する必要がない。投入電流の全量が上方または下方補助電流径路にバイパスされるタイミングに先行して、同期整流素子として導通している下方または上方スイッチング素子を非導通とすることができる。
また、請求項10に係る電流双方向レギュレータは、請求項8に記載の電流双方向レギュレータにおいて、上方補助スイッチング素子または/および下方補助スイッチング素子には、降圧時に該上方補助スイッチング素子を流れる電流の電流方向とは逆方向を順方向として接続される逆並列補助ダイオードまたは/および昇圧時に該下方補助スイッチング素子を流れる電流の電流方向とは逆方向を順方向として接続される逆並列補助ダイオードが備えられることを特徴とする。これにより、電流の逆流時に対応することができる。そして上方補助、下方補助スイッチング素子が整流素子として使用される場合に、導通、非導通のタイミングを調整する必要がない。
また、請求項11に係る電流双方向レギュレータは、請求項8に記載の電流双方向レギュレータにおいて、上方インダクタに直列接続される上方コイル、または、下方インダクタに直列接続される下方コイルの少なくとも一方を備えることを特徴とする。
請求項11の電流双方向レギュレータでは、補助電流径路に流れる電流の時間傾きは、上方および下方インダクタの電磁結合に起因する漏れインダクタに代えて、または漏れインダクタと共に、上方および下方コイルにより決定される。これにより、上方および下方コイルのインダクタンス値を調整することにより、補助電流径路に流れる電流の時間傾きを調整することができる。
また、請求項12に係る電流双方向レギュレータは、請求項8に記載の電流双方向レギュレータにおいて、上方スイッチング素子と上方補助スイッチング素子との基準端子間が接続され、下方スイッチング素子と下方補助スイッチング素子との基準端子間が接続されることを特徴とする。
例えばスイッチング素子がバイポーラトランジスタで構成される時には、上方スイッチング素子と上方補助スイッチング素子とのエミッタ電位が一致し、下方スイッチング素子と下方補助スイッチング素子とのエミッタ電位が一致する。これにより、共通のドライブ電源により導通制御を行うことができるため、補助スイッチである上方・下方補助スイッチング素子のために別電位の電源を作成することが不要となる。よってドライブ電源構成が簡単となり、回路の縮小化が可能とされる。
本発明によれば、スイッチング素子の端子間に印加される電圧が僅少な状態でスイッチング動作を行うことができ、スイッチング損失が低減された電流双方向レギュレータや、回路の実装面積の小型化が可能である電流双方向レギュレータを提供することが可能となる。
以下、本発明の電流双方向レギュレータについて具体化した実施形態を図1乃至図19に基づき図面を参照しつつ詳細に説明する。図1は、第1実施形態の電流双方向レギュレータ10の回路図である。電流双方向レギュレータ10は、低圧電源端子T1に電圧源V1が接続され、電圧V1を昇圧して高圧電源端子T2に接続されている電圧源V2に供給すると共に、高圧電源端子T2に電圧源V2が接続され、電圧V2を降圧して低圧電源端子T1に接続されている電圧源V1に供給する。高圧電源端子T2に負荷としてモータを接続する場合、モータの駆動電圧である電圧V2を、電圧V1を昇圧して供給すると共に、モータによる回生エネルギを電圧源V1に再充電する等の用途においても使用することができる。図1に示す電流双方向レギュレータ10は、電圧源V1およびV2の基準電圧端子TSが共通に接続された、いわゆる非絶縁型の電流双方向レギュレータである。トランジスタQ1、Q2は、トランジスタQ1のエミッタ端子とトランジスタQ2のコレクタ端子とが接続点Xで接続されると共に、トランジスタQ1のコレクタ端子が高圧電源端子T2に、トランジスタQ2のエミッタ端子が基準電圧端子TSに接続され、高圧電源端子T2と基準電圧端子TSとの間に直列に接続されている。尚、トランジスタQ1、Q2のベース端子は、不図示のコントローラにより排他的に導通制御される。トランジスタQ1、Q2には、エミッタ端子からコレクタ端子に向かって順方向に逆並列ダイオードD1、D2が接続されている。接続点Xと低圧電源端子T1との間には、インダクタL1が接続されている。また、低圧電源端子T1および高圧電源端子T2と、基準電圧端子TSとの間には、電圧源V1、V2に並列にコンデンサC11、C12が接続されている。ここで、トランジスタQ1が上方スイッチング素子であり、トランジスタQ2が下方スイッチング素子である。
ここで、高圧電源端子T2に接続される負荷とは、例えば、インバータ回路等を介して駆動されるインダクションモータ等が考えられる。ガソリンエンジンとモータ駆動との切替により走行するハイブリッド自動車や、モータ駆動のみによって走行する電気自動車等に適用する場合が一例である。例えば、電圧V1に200V、負荷に供給すべき電圧V2に500Vが供給される。
電圧V1を電圧V2に昇圧する昇圧レギュレータとして動作する場合は、トランジスタQ2の導通によりインダクタL1に蓄積された電磁エネルギを、トランジスタQ1および逆並列ダイオードD1を介して高圧電源端子T2に供給することにより行われる。また、電圧V2を電圧V1に降圧する降圧レギュレータとして動作する場合は、トランジスタQ1の導通によりインダクタL1に蓄積された電磁エネルギを、トランジスタQ2および逆並列ダイオードD2を介して低圧電源端子T1に供給することにより行われる。
ここで、コンデンサC11、C12は、平滑用のコンデンサである。また、トランジスタQ1、Q2は、IGBT、MOS、バイポーラ等のトランジスタを使用することができる。この場合、逆並列ダイオードD1、D2は、各トランジスタQ1、Q2に内蔵されている場合の他、別途ダイオード素子を接続することもできる。
補助回路部1は、トランジスタQ1、Q2の各々のコレクタ・エミッタ間に接続される、コンデンサC1、C2を備えている。更に、トランジスタQ1、Q2の接続点Xと、高圧電源端子T2および基準電圧端子TSとの間に、それぞれ上方および下方補助電流径路が構成される。また高圧電源端子T2と基準電圧端子TSとの間に、電圧設定部が構成される。
トランジスタQ3、Q4には、エミッタ端子からコレクタ端子に向かって順方向に逆並列補助ダイオードD3、D4が接続されている。上方補助電流径路では、接続点Xから、トランジスタQ3または逆並列補助ダイオードD3、トランス巻線TR1、インダクタL3を介して高圧電源端子T2に至る径路が形成される。下方補助電流径路では、接続点Xから、トランス巻線TR2、インダクタL4、トランジスタQ4または逆並列補助ダイオードD4を介して基準電圧端子TSに至る径路が形成される。
電圧設定部では、基準電圧端子TSから、トランス巻線TR3およびダイオードD0を介して高圧電源端子T2に至る径路が形成される。逆並列補助ダイオードD3は、上方補助電流経路での電流の逆流を防止する目的で備えられており、接続点Xから高圧電源端子T2に向かう方向に電流を流す。また逆並列補助ダイオードD4は、下方補助電流経路での電流の逆流を防止する目的で備えられており、基準電圧端子TSから接続点Xに向かう方向に電流を流す。尚、トランジスタQ3、Q4は、それぞれ上方、下方補助スイッチング素子である。
またトランス巻線TR1とトランジスタQ3との接続点からは、リセット回路として、順方向に接続されるダイオードD5および逆方向に接続されるツェナダイオードZD3を介して高圧電源端子T2に至る径路が形成される。またインダクタL4とトランジスタQ4との接続点からは、リセット回路として、順方向に接続されるダイオードD6および逆方向に接続されるツェナダイオードZD4を介して接続点Xに至る径路が形成される。
ここで、トランス巻線TR1乃至TR3は電磁的に結合されており、3巻の一体型の3巻トランスTT1が構成されている。そして、D0に接続されているトランス巻線TR3の第1端子と、インダクタL3に接続されているトランス巻線TR1の第1端子と、接続点Xに接続されているトランス巻線TR2の第1端子とは、同極性で起電力が誘起される。
先ず、図2乃至図10において、第1実施形態の昇降圧レギュレータにおける昇圧動作を説明する。図2にタイミングチャートを、図3乃至図10には、各動作における回路の動作状態を示す。以下の説明では、回路上の動作状態を適宜に参照しながら、昇圧動作のタイミングチャート(図2)を説明する。尚、図2において、VGQ1、VGQ2、VGQ3、VGQ4は、トランジスタQ1、Q2、Q3、Q4のベース端子GQ1、GQ2、GQ3、GQ4に印加される電圧である。また、IL1、IL3、IL4はそれぞれ、電圧V1から接続点X、接続点XからインダクタL3、接続点XからインダクタL4に向かう電流を正方向とするインダクタL1、L3、L4に流れる電流を示す。このうち、インダクタ電流IL1が投入電流である。また、電圧VQ2は、接続点Xの電圧を示す。端子間電圧VL3は、高圧電源端子T2側の端子を基準とする場合の端子間電圧を示し、端子間電圧VL4は、トランジスタQ4側の端子を基準とする場合の端子間電圧を示す。
図2中(1)、(2)、および図3は、インダクタL1への電磁エネルギの蓄積期間である。図2中(1)の期間では、インダクタL1に電磁エネルギが蓄積される。図3に、(1)の期間の動作状態を示す。トランジスタQ2のゲート端子GQ2に印加されるゲート電圧VGQ2がハイレベルであり、トランジスタQ2は導通している。電圧源V1から、インダクタL1およびトランジスタQ2を介して基準電圧端子TSに抜ける電流径路が確立される。インダクタL1の端子間には電圧V1が印加され、電圧源V1から接続点Xに向う方向(この方向を正方向とする。)に、所定の正の時間傾きを有するインダクタ電流IL1が流れる。インダクタL1にはインダクタ電流IL1に応じた電磁エネルギが蓄積される。
所定時間の経過後、図2中(2)に移行する。ゲート端子GQ2に印加されるゲート電圧VGQ2がローレベルに遷移することにより、トランジスタQ2が非導通となる。このときの接続点Xの電圧VQ2は、直前までトランジスタQ2が導通しているため、基準電圧端子TSの電圧である基準電圧に略等しい電圧値となっている。このためコンデンサC1は充電状態にありコンデンサC2は放電状態にある。トランジスタQ2の非導通後、インダクタL1に流れているインダクタ電流IL1は、コンデンサC1の放電、およびC2の充電に費やされるため(図4中(2))、接続点Xにおける電圧VQ2の電圧値の上昇はトランジスタQ2の非導通に遅れて行われる。このため、トランジスタQ2の非導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング(ZVS)が行われトランジスタQ2の非導通状態へのスイッチング損失を低減させることができる。
図2中(3)、(4)、および図5、図6は、インダクタL1からの電磁エネルギの放出期間である。図2中(3)の期間では、トランジスタQ1のゲート端子GQ1に印加されるゲート電圧VGQ1がハイレベルとなりトランジスタQ1が導通する。導通したトランジスタQ1は逆並列ダイオードD1と共に、インダクタL1から高圧電源端子T2に向かってインダクタ電流IL1を流す。これにより電磁エネルギが高圧電源端子T2に放出されて電圧源V2に昇圧された電圧V2が供給される(図5中(3))。接続点Xの電圧VQ2は、電圧V2に略等しい電圧となり、インダクタL1の端子間には電圧V2と電圧V1との差電圧が、接続点Xから電圧源V1に向う方向(この方向を負方向とする。)に印加され、インダクタL1には所定の負の時間傾きを有するインダクタ電流IL1が流れる。
ここで、トランジスタQ1は同期整流素子として動作する。また並列に逆並列ダイオードD1が接続されているので、ダイオードD1により整流作用を奏することも可能であり、昇圧動作においてはトランジスタQ1を非導通に維持しておくことも可能である。尚、ゲート電圧VGQ1がハイレベルに遷移しトランジスタQ1が導通状態に遷移する際にはコンデンサC1は放電状態、C2は充電状態となっているため、トランジスタQ1の導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング(ZVS)が行われトランジスタQ1の導通状態へのスイッチング損失を低減させることができる。
図2および図5、図6の期間では、電圧V2と電圧V1との差電圧がインダクタL1の負方向(接続点Xから電圧源V1に向う方向)に印加されて、インダクタ電流IL1は蓄積された電磁エネルギに応じた電流値から所定の負の時間傾きを有して減少する。この状態からゲート電圧VGQ1をローレベルに反転して、トランジスタQ1を非導通とする。並列に逆並列ダイオードD1が接続されているので、トランジスタQ1の両端には電圧が印加されず、ゼロボルトスイッチング(ZVS)させることができる。
またトランジスタQ1に並列にダイオードD1が接続されているので、下方補助電流径路の形成に先立ちトランジスタQ1を非導通とすることが可能である。また、下方補助電流径路の形成後であってもトランジスタQ1を非導通とすることも可能である。更に、全量をバイパスした後にもトランジスタQ1が導通していれば接続点Xの電圧VQ2は電圧V2に略等しく維持されることとなるので、下方補助電流径路が形成されていれば全量のバイパス後の適宜なタイミングにおいてトランジスタQ1を非導通とすることも可能である。何れの場合においても、トランジスタQ1をゼロボルトスイッチング(ZVS)させることができる。また、第1実施形態においては、下方補助電流径路によるインダクタ電流IL1の全量バイパスの前後を問わず接続点Xの電圧VQ2が電圧V2に略等しい状態で、トランジスタQ1のゼロボルトスイッチング(ZVS)が行わせることができ、スイッチング損失を低減させることができる。
その後、トランジスタQ4のゲート端子GQ4にハイレベルのゲート電圧VGQ4が印加される。接続点Xから、トランス巻線TR2、インダクタL4、トランジスタQ4を介して基準電圧端子TSへの下方補助電流径路が形成される(図2、図6中(4))。また接続点Xから、逆並列補助ダイオードD3、トランス巻線TR1、インダクタL3を介して高圧電源端子T2への上方補助電流径路が形成される。また基準電圧端子TSから、トランス巻線TR3およびダイオードD0を介して高圧電源端子T2への電圧設定部が形成される。これにより、インダクタL4には、インダクタ電流IL1を下方補助電流径路にバイパスさせる方向(正方向)に端子間電圧VL4が印加される。またこのとき、所定の正の時間傾きを有してインダクタ電流IL4を増大させるように、端子間電圧VL4が印加される(図2(4))。これにより、インダクタL4には、インダクタ電流IL1を下方補助電流径路にバイパスさせる方向(正方向)に所定の正の時間傾きを有してインダクタ電流IL4を増大させる方向に、端子間電圧VL4が印加される(図2(4))。
尚、トランジスタQ4の導通状態への遷移は、導通による電流がインダクタL4により制限されるため、導通遷移に遅れて電流が立ち上がることとなる。したがって、トランジスタQ4の導通状態へのスイッチングは、ゼロカレントスイッチング(ZCS)が行われることとなり、トランジスタQ4の導通状態へのスイッチング損失を低減させることができる。
下方補助電流径路のインダクタL4にインダクタ電流IL4が流れ始める。このとき、トランスの巻数比に応じて、トランス巻線TR2を介してエネルギがトランス巻線TR1、TR3に伝達される。トランス巻線TR1、TR2、TR3の巻線比が1:1:4の場合には、トランス巻線TR3にはV2が印加され、トランス巻線TR1およびTR2には1/4×(V2)の電圧が印加される。そして電圧設定部のダイオードD0には電流ID0が流れる。またトランス巻線TR1によるエネルギ伝達と共に、逆並列補助ダイオードD3の導通により接続点Xから電流供給されることに応じて、上方補助電流径路のインダクタL3には、インダクタ電流IL3が流れる。これにより、3巻トランスTT1によって、トランス巻線TR3に印加される電圧V2を基準として、インダクタL3およびL4に巻数に応じた一定の電圧値を印加することが可能となる。そして上方・下方補助電流径路および電圧設定部により、インダクタ電流IL1がバイパスされ始める(図6中(4))。
下方補助電流径路が形成される初期段階においては、トランス巻線TR3に印加されている端子間電圧に応じて、トランス巻線TR2には1/4×(V2)の端子間電圧が印加される。また接続点Xの電圧VQ2が高電圧(電圧V2)である。またインダクタL4の基準電圧端子TS側端子には、トランジスタQ4を介して、略基準電圧が印加される。これにより、インダクタL4における端子間電圧VL4は、トランス巻線TR2の端子間電圧により降圧された電圧が印加される。
ここで、電圧V1=200V、電圧V2=500Vとし、トランス巻線TR1、TR2、TR3の巻線比を1:1:4とする。接続点Xの電圧VQ2は略V2(500V)であるところ、トランス巻線TR2の端子間電圧VT2は、1/4×(V2)=125Vより、インダクタL4における端子間電圧VL4は、3/4×(V2)=375Vとされる。
なお、トランス巻線TR1乃至TR3は、補助電流経路を流れる電流の傾きを調整する役割も備えている。トランジスタQ4の導通時に、下方補助電流径路(トランス巻線TR2およびインダクタL4)に電流が流れることで、トランス巻線TR2によりエネルギがトランス巻線TR1およびTR3に伝達され、上方補助電流径路および電圧設定部にも電流が流れ始める。このとき電圧設定部のトランス巻線TR3には電圧V2が印加されるため、下方補助電流径路のトランス巻線TR2には巻線比に応じた1/4×(V2)の電圧が印加される。また接続点Xの電位は、逆並列ダイオードD1がオンしているため、電圧V2とされている。よってインダクタL4における端子間電圧VL4は、トランジスタQ4側端子を基準として、3/4×(V2)の値とされる。するとインダクタ電流IL4の傾きは、3/4×(V2)=L4(di/dt)の式に応じた値となる。なお、本実施形態ではトランス巻線TR2とTR3との巻線比を1:4としたが、この比率に限られない。1:nとする場合には、インダクタ電流IL4の傾きは、(n−1)/n×(V2)=L4(di/dt)の式に応じた値となる。よって、巻線比に応じてインダクタ電流IL4の傾きを一義に定めることが可能となる。
図2中(5)、(6)、および図7、図8は、インダクタL1からの電磁エネルギの放出から再蓄積に移行する期間である。下方補助電流径路および上方補助電流径路によりインダクタ電流IL1のバイパス動作が進むことにより(図2(4)および図6中(4))、インダクタ電流IL3とIL4との合計電流のうち、インダクタ電流IL1を越えて増大した電流は、トランジスタQ1の非導通により電圧源V2から供給されなくなり、それ以前において放電状態のコンデンサC1および充電状態にあるコンデンサC2から賄われる。コンデンサC1は充電されコンデンサC2は放電され、接続点Xの電圧VQ2の電圧値が立ち下がる(図2および図7中(5))。これに応じてインダクタL1の端子間電圧も反転する。
コンデンサC2電圧(電圧VQ2)の降下量が、トランス巻線TR1印加電圧(1/4×(V2))分以上になると(すなわち電圧VQ2が3/4×(V2)以下となると)、インダクタL3の端子間電圧VL3が逆転し、高圧電源端子T2側が+となることで、インダクタ電流IL3が低下し、最終的に電流ゼロとなる。なお逆並列補助ダイオードD3によって逆方向に電流が流れることは防止されている。これにより、上方補助電流径路が自動的にオフとされる(図2領域A1、図8)。
またコンデンサC2電圧(電圧VQ2)が、インダクタL4の端子間電圧VL4(3/4×(V2))分以上に下がると、インダクタL4の端子間電圧VL4が反転して、インダクタ電流IL4は負の時間傾きを有して減少する(図2(6)および図8中(6))。そしてインダクタ電流IL4がゼロになった時点で、トランス巻線TR2に流れる電流もゼロとなるため、電磁的に結合されているトランス巻線TR3、TR1には電圧が発生しなくなる。また電圧設定部のトランス巻線TR3では、ダイオードD0の存在により、高圧電源端子T2から基準電圧端子TSへ電流が逆流することが防止されている。よって逆流電流に応じたエネルギがトランス巻線TR3からトランス巻線TR2に伝達されることで、インダクタL4に逆流電流が発生する事態を、ダイオードD0によって防止することができる(図2、領域A2)。そして電流が流れない状態においてトランジスタQ4が非導通とされ、ゼロカレントスイッチング(ZCS)が行われる(図2(8))。
トランジスタQ1の非導通後に再度トランジスタQ2を導通するタイミングを、図2および図9中(7)に示す。前述したように、トランジスタQ1が非導通となりコンデンサC1、C2の充放電が完了すると、接続点Xの電圧VQ2は基準電圧に略等しくなる。このときトランジスタQ2を導通してやれば、トランジスタQ2の導通遷移はコレクタ・エミッタ端子間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング(ZVS)が行われトランジスタQ2の導通状態へのスイッチング損失を低減させることができる(図2(7))。
また接続点Xの電圧VQ2が基準電圧に略等しくなることにより、インダクタL1端子間電圧VL1は正転し、インダクタL1への電磁エネルギの蓄積が開始される。このとき流れるインダクタ電流IL1は、初期段階では下方補助電流径路に流れるインダクタ電流IL4によりバイパスされるところ、このときのインダクタ電流IL4は負の時間傾きを有して減少する電流である。そこで、インダクタ電流IL4がインダクタ電流IL1を下回る前にトランジスタQ2を導通してやれば、インダクタ電流IL1は、バイパス径路からトランジスタQ2に順次移行して、図2および図3中(1)の状態に戻り、上記の動作が繰り返されることにより昇圧動作が行われる。
リセット回路について、図10を用いて説明する。下方補助電流径路にはダイオードD6とツェナダイオードZD4とが備えられ、リセット回路が構成されている。ここで、インダクタL4およびトランス巻線TR2にエネルギが残存した状態で、トランジスタQ4が非導通状態とされると、ダイオードD6およびツェナダイオードZD4によって形成されるリセット回路に電流が流れることで、インダクタL4およびトランス巻線TR2のエネルギが開放される(図10中(9))。
このとき、トランス巻線TR2の磁束方向が逆転するため、トランス巻線TR2が備えられている3巻トランスTT1のコアをリセットすることが可能となる。すなわちリセット回路により、3巻トランスTT1のコアが一方向に磁化されて、特性が劣化することを防止することが可能となる。また、インダクタL4およびトランス巻線TR2にエネルギが残存した状態でトランジスタQ4を非導通状態とした場合に、リセット回路に電流を流すことでエネルギを開放できるため、逆起電力による高電圧発生により回路が破損することを防止できる。すなわちリセット回路は、保護回路としての役割を有する。
以上詳細に説明したとおり、第1実施形態に係る電流双方向レギュレータによれば、昇圧動作時において、下方補助電流径路のみならず、上方補助電流径路によって電流を分流することにより、インダクタ電流IL4のピークを小さくすることができる。すなわち、期間(4)乃至(7)(図2、図6乃至図9)においては、インダクタ電流IL4がトランス巻線TR2に流れることにより、トランス巻線TR2とTR3との電磁的な結合に基づきトランス巻線TR3に逆起電力が働く。よって、所定の時間傾きを有して増加の後減少するインダクタ電流IL4に応じて、インダクタ電流IL3が流れる。これにより、下方補助電流径路のみならず、上方補助電流径路によって電流を分流することにより、インダクタ電流IL4のピーク値を小さくすることができるため、トランジスタQ4の素子サイズを小さくすることができ、回路サイズの縮小を図ることが可能となる。また、トランジスタQ4における定常損失を減少させることが可能となる。
また電磁的に結合される第2乃至第4インダクタによって、巻線比に応じて第3および第4インダクタの電圧値を決めることができる。よって、巻線比に応じて、補助電流径路に流れるバイパス電流の時間傾きを調整することができる。これにより、補助電流径路の形成後、投入電流の全量をバイパスして接続点の電圧を反転し、主スイッチング素子であるトランジスタQ2をゼロボルトスイッチング(ZVS)で導通可能な状態とするまでの時間遅延を調整することができ、スイッチングタイミングの設計等が容易になる。またこれにより、一定の電圧値である高圧電源の電圧値を基準として、巻線比に応じて、第3および第4インダクタの電圧値を決めることができるため、第3および第4インダクタの電圧値を安定させることが可能となり、ソフトスイッチングレギュレータの動作も安定させることが可能となる。
また、接続点の電圧が反転して下方補助電流径路の電流が減少した後は、ダイオードD0によって、下方補助電流径路には電流が流れない状態が維持される。これにより、トランジスタQ4をゼロカレントスイッチング(ZCS)で導通可能とする時間を十分に確保することができる。
また、ソフトスイッチングレギュレータにおいて、トランジスタQ2における電流径路端子間の電圧差を僅少とした上でスイッチング動作をさせることができる。これにより、スイッチング時にトランジスタQ2で消費されるスイッチング損失を低減することができる。スイッチング損失の低減に伴い、ソフトスイッチングレギュレータの電圧変換における電力効率の向上を図ることができる。トランジスタQ2でのスイッチング損失による発熱も低減でき、ヒートシンク等の冷却装置等を小型・軽量化することができる。
また、ソフトスイッチングレギュレータにおけるスイッチング動作の高周波化が可能となり、可聴周波数帯以上の周波数でスイッチング動作させることも可能となる。これにより、動作時の電磁エネルギに伴う第1インダクタ等の振動を可聴周波数帯からずらすことができ、動作時の異音防止を行うことができる。
次に、図11乃至図19において、第1実施形態の昇降圧レギュレータにおける降圧動作を説明する。図11にタイミングチャートを、図12乃至図19には、各動作における回路の動作状態を示す。以下の説明では、回路上の動作状態を適宜に参照しながら、降圧動作のタイミングチャート(図11)を説明する。なお、IL1、IL3、IL4はそれぞれ、電圧V1から接続点X、接続点XからインダクタL3、接続点XからインダクタL4に向かう電流を正方向とするインダクタL1、L3、L4に流れる電流を示す。このうち、インダクタ電流IL1が投入電流である。また、電圧VQ2は、接続点Xの電圧を示す。端子間電圧VL3は、高圧電源端子T2側の端子を基準とする場合の端子間電圧を示し、端子間電圧VL4は、トランジスタQ4側の端子を基準とする場合の端子間電圧を示す。
図11中(1a)、(2a)、および図12は、インダクタL1への電磁エネルギの蓄積期間である。図11中(1a)の期間では、インダクタL1に電磁エネルギが蓄積される。図12に、(1a)の期間の動作状態を示す。トランジスタQ1のゲート端子GQ1に印加されるゲート電圧VGQ1がハイレベルであり、トランジスタQ1は導通している。電圧源V2から、トランジスタQ1およびインダクタL1を介して電圧源V1に至る電流径路が確立される。インダクタL1の端子間には電圧V1−V2が印加され、接続点Xから電圧源V1に向う方向(この方向を負方向とする。)に、所定の負の時間傾きを有するインダクタ電流IL1が流れる。インダクタL1にはインダクタ電流IL1に応じた電磁エネルギが蓄積される。
所定時間の経過後、図11中(2a)に移行する。ゲート端子GQ1に印加されるゲート電圧VGQ1がローレベルに遷移することにより、トランジスタQ1が非導通となる。このときの接続点Xの電圧VQ2は、直前までトランジスタQ1が導通しているため、高圧電源端子T2の電圧である電圧V2に略等しい電圧値となっている。このためコンデンサC1は放電状態にありコンデンサC2は充電状態にある。トランジスタQ1の非導通後、インダクタL1に流れているインダクタ電流IL1は、コンデンサC1の充電、およびC2の放電に費やされるため、接続点Xにおける電圧VQ1の電圧値の降下はトランジスタQ1の非導通に遅れて行われる(図13中(2a))。このため、トランジスタQ1の非導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング(ZVS)が行われトランジスタQ1の非導通状態へのスイッチング損失を低減させることができる。
図11中(3a)、(4a)、および図14、図15は、インダクタL1からの電磁エネルギの放出期間である。
図11中(3a)の期間では、トランジスタQ2のゲート端子GQ2に印加されるゲート電圧VGQ2がハイレベルとなりトランジスタQ2が導通する。導通したトランジスタQ2は逆並列ダイオードD2と共に、インダクタL1から低圧電源端子T1に向かってインダクタ電流IL1を流す。これにより電磁エネルギが低圧電源端子T1に放出されて電圧源V1に降圧された電圧V1が供給される(図14中(3a))。接続点Xは基準電圧に略等しい電圧となり、インダクタL1の端子間には電圧V1との差電圧が、接続点Xから電圧源V1に向う方向(この方向を負方向とする)に印加され、インダクタL1には所定の正の時間傾きを有するインダクタ電流IL1が流れる。
ここで、トランジスタQ2は同期整流素子として動作する。また並列に逆並列ダイオードD2が接続されているので、逆並列ダイオードD2により整流作用を奏することも可能であり、降圧動作においてはトランジスタQ2を非導通に維持しておくことも可能である。尚、ゲート電圧VGQ2がハイレベルに遷移しトランジスタQ2が導通状態に遷移する際にはコンデンサC1は充電状態、C2は放電状態となっているため、トランジスタQ2の導通状態へのスイッチングは、コレクタ・エミッタ間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング(ZVS)が行われトランジスタQ2の導通状態へのスイッチング損失を低減させることができる。
この状態からゲート電圧VGQ2をローレベルに反転して、トランジスタQ2を非導通とする。並列に逆並列ダイオードD2が接続されているので、トランジスタQ2の両端には電圧が印加されず、ゼロボルトスイッチング(ZVS)させることができる。
その後、トランジスタQ3のゲート端子GQ3にハイレベルのゲート電圧VGQ3が印加される。高圧電源端子T2から、インダクタL3、トランス巻線TR1、トランジスタQ3を介して接続点Xへの上方補助電流径路が形成される。また基準電圧端子TSから、逆並列補助ダイオードD4、インダクタL4、トランス巻線TR2を介して接続点Xへの下方補助電流径路が形成される(図11、図15中(4a))。また基準電圧端子TSから、トランス巻線TR3およびダイオードD0を介して高圧電源端子T2への電圧設定部が形成される。これにより、インダクタL3には、インダクタ電流IL1を上方補助電流径路にバイパスさせる方向に端子間電圧VL3が印加される。またこのとき、所定の時間傾きを有してインダクタ電流IL3を増大させるように、端子間電圧VL3が印加される(図11(4a))。
尚、トランジスタQ3の導通状態への遷移は、導通による電流がインダクタL3により制限されるため、導通遷移に遅れて電流が立ち上がることとなる。したがって、トランジスタQ3の導通状態へのスイッチングは、ゼロカレントスイッチング(ZCS)が行われることとなり、トランジスタQ3の導通状態へのスイッチング損失を低減させることができる。
上方補助電流径路のインダクタL3にインダクタ電流IL3が流れ始める。このとき、トランスの巻数比に応じた電圧が発生する。トランス巻線TR1、TR2、TR3の巻線比が1:1:4の場合には、トランス巻線TR3にはV2が印加され、トランス巻線TR1およびTR2には1/4×(V2)の電圧が印加される。そしてトランス巻線TR1を介してエネルギがトランス巻線TR2、TR3に伝達される。これにより、電圧設定部のダイオードD0には電流ID0が流れる。またトランス巻線TR2によるエネルギ伝達と共に、逆並列補助ダイオードD4の導通により基準電圧端子TSから電流供給されることに応じて、下方補助電流径路のインダクタL4には、インダクタ電流IL4が流れる。これにより、3巻トランスTT1によって、トランス巻線TR3に印加される電圧V2を基準として、インダクタL3およびL4に巻数に応じた一定の電圧値を印加することが可能となる。そして上方・下方補助電流径路および電圧設定部により、インダクタ電流IL1がバイパスされ始める(図15中(4a))。
上方補助電流径路が形成される初期段階においては、トランス巻線TR3に印加されている端子間電圧に応じて、トランス巻線TR1には1/4×(V2)の端子間電圧が印加される。また接続点Xの電圧VQ2が基準電圧である。またインダクタL3の高圧電源端子T2側端子には、電圧V2が印加される。これにより、インダクタL3における端子間電圧VL3は、高圧電源端子T2側端子を基準として、−3/4×(V2)の電圧が印加される。
ここで、電圧V1=200V、電圧V2=500Vとし、トランス巻線TR1、TR2、TR3の巻線比を1:1:4とすれば、高圧電源端子T2の電圧は電圧V2(500V)であるところ、トランス巻線TR1の端子間電圧VT1は、1/4×(V2)=125Vより、インダクタL3における端子間電圧VL3は、高圧電源端子T2側端子を基準として、−3/4×(V2)=−375Vとなる。
なお、トランス巻線TR1乃至TR3は、補助電流経路を流れる電流の傾きを調整する役割も備えている。トランジスタQ3の導通時に、上方補助電流径路(トランス巻線TR1およびインダクタL3)に電流が流れることで、トランス巻線TR1によりエネルギがトランス巻線TR2およびTR3に伝達され、下方補助電流径路および電圧設定部にも電流が流れ始める。このとき電圧設定部のトランス巻線TR3には電圧V2が印加されるため、下方補助電流径路のトランス巻線TR2には巻線比に応じた1/4×(V2)の電圧が印加される。また接続点Xの電位は、逆並列ダイオードD2がオンしているため、基準電圧とされている。よってインダクタL3における端子間電圧VL3は、高圧電源端子T2側端子を基準として、−3/4×(V2)の値とされる。するとインダクタ電流IL3の傾きは、−3/4×(V2)=L3(di/dt)の式に応じた値となる。なお、本実施形態ではトランス巻線TR1とTR3との巻線比を1:4としたが、この比率に限られない。1:nとする場合には、インダクタ電流IL3の傾きは、−(n−1)/n×(V2)=L3(di/dt)の式に応じた値となる。よって、巻線比に応じてインダクタ電流IL3の傾きを一義に定めることが可能となる。
図11中(5a)、(6a)、および図16、図17は、インダクタL1からの電磁エネルギの放出から再蓄積に移行する期間である。下方補助電流径路および上方補助電流径路によりインダクタ電流IL1のバイパス動作が進むことにより(図11(4a)および図15中(4a))、インダクタ電流IL3とIL4との合計電流のうち、インダクタ電流IL1を越えて増大した電流は、トランジスタQ2の非導通により基準電圧端子TSから供給されなくなり、それ以前において充電状態のコンデンサC1および放電状態にあるコンデンサC2から賄われる。コンデンサC1は放電されコンデンサC2は充電され、接続点Xの電圧VQ2の電圧値が立ち上がる(図11および図16中(5a))。これに応じてインダクタL1の端子間電圧も反転する。
コンデンサC2電圧(電圧VQ2)の上昇量が、トランス巻線TR2の端子間電圧VT2(1/4×(V2))分以上になると(すなわち電圧VQ2が1/4×(V2)以上となると)、インダクタL4の端子間電圧VL4が逆転し、接続点X側が+となることで、インダクタ電流IL4が低下し、最終的に電流ゼロとなる。なお逆並列補助ダイオードD4によって逆方向に電流が流れることは防止されている。これにより、下方補助電流径路が自動的にオフとされる(図11領域A1a、図17)。
またコンデンサC2電圧(電圧VQ2)が、3/4×(V2)以上に上昇すると、インダクタL3の端子間電圧VL3が反転して、インダクタ電流IL3は正の時間傾きを有して減少する(図11(6a)および図17中(6a))。そしてインダクタ電流IL3がゼロになった時点で、トランス巻線TR1に流れる電流もゼロとなるため、電磁的に結合されているトランス巻線TR3、TR2には電圧が発生しなくなる。また電圧設定部のトランス巻線TR3では、ダイオードD0の存在により、高圧電源端子T2から基準電圧端子TSへ電流が逆流することが防止されている。よって逆流電流に応じたエネルギがトランス巻線TR3からトランス巻線TR1に伝達されることで、インダクタL3に逆流電流が発生する事態を、ダイオードD0によって防止することができる(図11、領域A2a)。そして電流が流れない状態においてトランジスタQ3が非導通とされ、ゼロカレントスイッチング(ZCS)が行われる(図11(8a))。
トランジスタQ2の非導通後に再度トランジスタQ1を導通するタイミングを、図11および図18中(7a)に示す。前述したように、トランジスタQ2が非導通となりコンデンサC1、C2の充放電が完了すると、接続点Xの電圧VQ2は電圧V2に略等しくなる。このときトランジスタQ1を導通してやれば、トランジスタQ2の導通遷移はコレクタ・エミッタ端子間に僅かな電圧が印加された状態で行われることとなる。ゼロボルトスイッチング(ZVS)が行われトランジスタQ1の導通状態へのスイッチング損失を低減させることができる(図11(7a))。そして図11および図12中(1a)の状態に戻り、上記の動作が繰り返されることにより降圧動作が行われる。
リセット回路について、図19を用いて説明する。上方補助電流径路にはダイオードD5とツェナダイオードZD3とが備えられ、リセット回路が構成されている。ここで、インダクタL3およびトランス巻線TR1にエネルギが残存した状態で、トランジスタQ3が非導通状態とされると、ダイオードD5およびツェナダイオードZD3によって形成されるリセット回路に電流が流れ、インダクタL3およびトランス巻線TR1のエネルギが開放される(図19中(9a))。
このとき、トランス巻線TR1の磁束方向が逆転するため、3巻トランスTT1のコアをリセットすることが可能となる。すなわちリセット回路により、3巻トランスTT1のコアが一方向に磁化されて、トランス特性が劣化することを防止することが可能となる。また、インダクタL3およびトランス巻線TR1にエネルギが残存した状態でトランジスタQ3を非導通状態とした場合に、リセット回路に電流を流すことでエネルギを開放できるため、逆起電力による回路破損を防止することが可能となる。すなわちリセット回路は、保護回路としても動作する。
以上詳細に説明したとおり、第1実施形態に係る電流双方向レギュレータによれば、降圧動作時において、下方補助電流径路のみならず、上方補助電流径路によって電流を分流することにより、インダクタ電流IL3のピークを小さくすることができる。すなわち、期間(4a)乃至(7a)(図11、図15乃至図18)においては、インダクタ電流IL3がトランス巻線TR1に流れることにより、トランス巻線TR1とTR3との電磁的な結合に基づきトランス巻線TR3に逆起電力が働く。よって、所定の時間傾きを有して増加の後減少するインダクタ電流IL3に応じて、インダクタ電流IL4が流れる。これにより、上方補助電流径路のみならず、下方補助電流径路によって電流を分流することにより、インダクタ電流IL3のピークを小さくすることができるため、トランジスタQ3の素子サイズを小さくすることができ、回路サイズの縮小を図ることが可能となる。また、トランジスタQ3における定常損失を減少させることが可能となる。
また電磁的に結合される第2乃至第4インダクタによって、巻線比に応じて第3および第4インダクタの電圧値を決めることができる。よって、巻線比に応じて、補助電流径路に流れるバイパス電流の時間傾きを調整することができる。これにより、補助電流径路の形成後、投入電流の全量をバイパスして接続点の電圧を反転し、主スイッチング素子であるトランジスタQ1をゼロボルトスイッチング(ZVS)で導通可能な状態とするまでの時間遅延を調整することができ、タイミング設計等が容易になる。またこれにより、一定の電圧値である高圧電源の電圧値を基準として、第3および第4インダクタの電圧値を巻線比に応じて決めることができるため、第3および第4インダクタの電圧値を安定させることが可能となり、ソフトスイッチングレギュレータの動作も安定させることが可能となる。
また、接続点の電圧が反転して上方補助電流径路の電流が減少した後は、ダイオードD0によって、上方補助電流径路には電流が流れない状態が維持される。これにより、トランジスタQ3をゼロカレントスイッチング(ZCS)で導通可能とする時間を十分に確保することができる。
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。本実施形態ではトランス巻線TR1、TR2、TR3の巻線比を1:1:4としたが、この比率に限られない。例えば、巻線比を1:1:2とすれば、電流双方向レギュレータ10の昇圧動作時には、下方補助スイッチング素子であるトランジスタQ4の導通時に、インダクタL3およびL4には共に1/2×(V2)の電圧が印加される。また電流双方向レギュレータ10の降圧動作時には、上方補助スイッチング素子であるトランジスタQ3の導通時において、インダクタL3およびL4には共に1/2×(V2)の電圧が印加される。するとインダクタ電流IL3とIL4とが等しくなるため、第1補助電流径路と第2補助電流径路とで分流される電流値が等しくなる。よって、第1補助電流径路の電流値のピークを最小化することが可能となるため、第1補助スイッチング素子(トランジスタQ3またはQ4)の素子サイズを小さくすることができ、回路の実装面積の小型化を図ることが可能となる。また定常損失を減少させることが可能となる。
また、トランス巻線TR1、TR2とトランス巻線TR3との巻線比は、1:2以下がより好ましい。言い換えると、トランス巻線TR1、TR2の巻線数が、TR3の巻線数の1/2以下であることが好ましい。上述の通り、トランス巻線TR1、TR2、TR3の巻線比が1:1:2の場合には、第1補助電流径路の電流値のピークを最小化することが可能である。しかしこの場合、コンデンサC1、C2とインダクタL3およびL4とでの共振時に、コンデンサC2の電圧値(すなわち接続点Xの電圧VQ2)の最下点において0(V)となるため、主素子であるトランジスタQ2をZVSするタイミングが制限され、設計マージンが狭くなるおそれがある。よって、トランス巻線TR1、TR2の巻線数を、TR3の巻線数の1/2以下にすることで、第1補助電流径路の電流値のピーク値を抑えながら、設計マージンを得ることが可能となる。なお、TR3の巻線数に対するトランス巻線TR1、TR2の巻線数の下限値は、第1補助スイッチング素子のピーク電流の許容値に応じて定めればよい。
また、トランス巻線TR1とTR2との巻線数は等しくされることが好ましい。これにより、インダクタL3およびL4の端子間電圧VL3とVL4との絶対値は、昇圧動作時と降圧動作時とにおいて対称となるように一定比率を保って逆転することになる。すなわち昇圧時における第1補助スイッチング素子(トランジスタQ4)のピーク電流値と、降圧時における第1補助スイッチング素子(トランジスタQ3)のピーク電流値とを揃えることが可能となるため、トランジスタQ3とQ4のサイズを同一とすることが可能となり、設計等の自由度を増すことが可能となる効果が得られる。
また本実施形態では、昇圧動作においてはトランジスタQ3を非導通に維持し(図2)、降圧動作においてはトランジスタQ4を非導通に維持(図11)する場合を説明したが、本発明はこれに限定されるものではない。昇圧動作において、トランジスタQ2の非導通の後トランジスタQ1の導通に先立ち、トランジスタQ3を導通して上方補助電流経路を形成しても、この時点では接続点Xの電圧VQ2は電圧V2に略等しい電圧であるので、無用な電流が流れることはない。逆に、降圧動作において、トランジスタQ1の非導通の後トランジスタQ2の導通に先立ち、トランジスタQ4を導通して下方補助電流経路を形成しても、この時点では接続点Xの電圧VQ2は基準電圧に略等しい電圧であるので、無用な電流が流れることはない。すなわち、昇圧動作では本来導通する必要のないトランジスタQ3を、降圧動作時のタイミングで導通制御させることができ、降圧動作では本来導通する必要のないトランジスタQ4を、昇圧動作時のタイミングで導通制御させることができる。昇圧動作および降圧動作で共通の導通制御を行わせることができる。
また、本実施形態では、トランジスタQ1、Q2の各々の電流径路端子間に並列にコンデンサC1、C2が接続される場合を例に説明したが、コンデンサの充放電により決定される接続点Xの電圧変化がトランジスタQ1、Q2のゼロボルトスイッチング(ZVS)が可能な程度に緩やかに変化するようにコンデンサの容量値を確保できる場合には、コンデンサC1、C2のうちいずれか一方を備えていればよい。また、本実施形態では双方向レギュレータについて説明したが、昇圧レギュレータまたは降圧レギュレータとしてもよい。昇圧レギュレータの場合、トランジスタQ1とQ3を省略しても良い。高圧レギュレータの場合、トランジスタQ2とQ4を省略しても良い。
尚、インダクタL1は第1インダクタの一例、トランス巻線TR3は第2インダクタの一例、ダイオードD0は第2整流素子の一例、トランジスタQ1は上方スイッチング素子の一例、トランジスタQ2は下方スイッチング素子の一例、トランジスタQ3は上方補助スイッチング素子または第1補助スイッチング素子または第1補助整流素子の一例、トランジスタQ4は下方補助スイッチング素子または第1補助スイッチング素子または第1補助整流素子の一例、トランス巻線TR1は上方インダクタまたは第4インダクタまたは第3インダクタの一例、トランス巻線TR2は下方インダクタまたは第3インダクタまたは第4インダクタの一例、インダクタL3は上方コイルの一例、インダクタL4は下方コイルの一例である。