JP2001309580A

JP2001309580A - 非接触電力伝達装置

Info

Publication number: JP2001309580A
Application number: JP2000124565A
Authority: JP
Inventors: Motoharu Muto; 元治武藤; Hideaki Abe; 秀明安倍
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2000-04-25
Filing date: 2000-04-25
Publication date: 2001-11-02
Anticipated expiration: 2020-04-25
Also published as: JP4140169B2

Abstract

(57)【要約】【課題】２次側回路の整流効率を上げた非接触電力伝
達装置を提供する。【解決手段】電源部Ａは直流電力をインバータ部Ｂに
供給し、インバータ部Ｂで高周波電力に変換され、前記
高周波電力はトランスＴ１の１次コイルＬ１に供給され
る。トランスＴ１の２次コイルＬ２は、電磁結合により
１次コイルＬ１より電力を受電し、２次コイルＬ２両端
の電圧はＦＥＴＱ１で半波整流され、半波整流された電
圧は平滑部Ｆで平滑されて直流電圧を出力する。ＦＥＴ
Ｑ１に直列に接続された電流検知部Ｈ１はＦＥＴＱ１に
流れる電流を検出し、前記検出信号を駆動信号生成部Ｅ
１に出力する。駆動信号生成部Ｅ１は、電流検知部Ｈ１
からの検出信号が所定のしきい値以上であればＦＥＴ素
子Ｐ１をオンにする駆動信号を出力し、電流検知部Ｈ１
からの信号が所定のしきい値以下であればＦＥＴ素子Ｐ
１をオフにする駆動信号を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、非接触電力伝達装
置に関するものである。

【０００２】

【従来の技術】非接触電力技術を応用して実用化されて
いる例は、シェーバーや電動歯ブラシ等の充電用途であ
り、数Ｗ程度の低出力に限られていた。そして、２次側
回路の整流方式としては、ダイオード整流方式が用いら
れてきた。

【０００３】

【発明が解決しようとする課題】分離着脱式トランスに
よる磁気誘導を利用した非接触・無接点の電力伝送技術
は、その金属接点レスという特徴により感電の根本的対
策を施せることから、水まわりの電源としての用途が注
目されつつある。安全で安心できる電源として使用する
ために、出力電圧が低電圧であるとともに機器の効率も
低下せず、車用において既に実績のある１２Ｖ程度の電
源でなおかつ、いろいろな機器が使用できるよう５０Ｗ
以上の高出力化が必要となった。しかし、低電圧で高出
力化を行うに従い出力電流も大きくなり、従来非接触給
電装置の２次側回路で使用されているダイオード整流方
式では整流損失が大きくなりダイオード等の放熱板のサ
イズも大きくなり実用的なサイズに収められないという
問題が発生した。

【０００４】そこで従来から出力電圧が５Ｖ以下のスイ
ッチング電源の整流部の損失低減に使用されている同期
整流技術を非接触電力伝達装置に適用することを検討し
た。同期整流技術とは、同期整流用スイッチング素子と
してＦＥＴのスイッチング素子とＦＥＴの寄生ダイオー
ドを使い、整流するサイクルに応じてＦＥＴのスイッチ
ング素子をスイッチングさせてＦＥＴのスイッチング素
子を介して整流電流を流すことで、ＦＥＴの低いオン抵
抗を利用して整流部の損失を低減させる技術である。勿
論、寄生ダイオードを内蔵しているＦＥＴの代わりに、
スイッチング素子とスイッチング素子に並列に逆方向の
ダイオードを接続しても同じ動作をする。

【０００５】非接触電力伝達装置は、直流電源を供給す
る電源部と、直流電源を高周波電源に変換するインバー
タ部と、インバータ部から高周波電力を供給される１次
コイルと１次コイルから受電した電力を出力する２次コ
イルとが分離可能な分離着脱式トランスの１次コイルと
で構成される１次側回路と、２次コイルと、２次コイル
に並列に接続される負荷整合用コンデンサ及び２次コイ
ルの出力電圧を整流する整流部とで構成される２次側回
路とからなっている。この時２次側に取り出せる有効電
力を最大にして回路全体の効率を上げ、分離着脱式トラ
ンスの小型化を図るために、分離着脱式トランスの１次
コイルと２次コイルとの間の漏れ磁束による漏れインダ
クタンスと２次コイルに並列に接続する負荷整合用コン
デンサとにより回路全体の力率を改善している。

【０００６】ところが、前記負荷整合用コンデンサによ
る負荷整合を行うと、前記２次コイルの出力波形はスイ
ッチング電源の２次コイル出力波形とは異なり、正弦波
状あるいはさらに歪んだ波形となる、そのために、巻線
間電圧あるいは補助巻線を利用した従来の同期整流用ス
イッチング素子の駆動信号生成方式では同期整流用スイ
ッチング素子のオン時間が短いため整流効率が悪く、ダ
イオード整流方式より効率を上げることができなかっ
た。

【０００７】本発明は、上記事由に鑑みてなされたもの
であり、その目的は、２次側回路の整流効率を上げた非
接触電力伝達装置を提供することにある。

【０００８】

【課題を解決するための手段】請求項１の発明は、直流
電源を供給する電源部と、前記直流電源を高周波電源に
変換するインバータ部と、前記インバータ部から高周波
電力を供給される１次コイルと１次コイルから受電した
電力を出力する２次コイルとが分離可能なトランスの前
記１次コイルとで構成される１次側回路と、前記２次コ
イルと、前記２次コイルに並列に接続される負荷整合用
コンデンサ及び前記２次コイルの出力電圧を整流する整
流部とで構成される２次側回路とを有する非接触電力伝
送装置において、スイッチング素子及び前記スイッチン
グ素子に並列に逆接続されたダイオードとからなる同期
整流要素を前記２次コイルに直列に接続して構成された
前記整流部と、前記同期整流要素に流れる電流を検出す
る電流検知部と、前記電流検知部の検出信号に基づいて
前記同期整流要素のスイッチング素子の駆動信号を生成
する駆動信号生成部とからなることを特徴とし、２次側
回路の整流損失を減らして、整流部の放熱板のサイズを
小さくでき、回路全体の効率を上げることができる。

【０００９】請求項２の発明は、請求項１の発明におい
て、前記トランスの２次コイルはセンタータップを備
え、前記整流部は、前記トランスの２次コイルのセンタ
ータップではない両出力端に直列に且つ互いに逆方向に
接続する第１及び第２の前記同期整流要素の前記トラン
スの２次コイルに接続していない各他端同士を接続して
全波整流部を構成することを特徴とし、全波整流するこ
とで半波整流よりも損失が少なく効率の良い整流を行え
る。

【００１０】請求項３の発明は、請求項２の発明におい
て、一つの前記電流検知部の検出信号より前記第１の同
期整流要素のスイッチング素子の駆動信号を生成し、前
記第２の同期整流要素のスイッチング素子の駆動信号は
前記第１の同期整流要素のスイッチング素子の駆動信号
の反転信号とすることを特徴とし、駆動信号生成部の簡
素化を図ることができ、低コスト化、小型化ができる。

【００１１】請求項４の発明は、請求項１乃至３のいづ
れかの発明において、前記電流検知部は、前記同期整流
要素に直列に接続した電流検出用抵抗からなり、前記電
流検出用抵抗の両端に発生する電圧に基づいて前記駆動
信号生成部にて前記同期整流要素のスイッチング素子の
駆動信号を生成することを特徴とし、簡単な回路構成で
電流検知部を構成できる。

【００１２】請求項５の発明は、請求項４の発明におい
て、前記電流検出用抵抗の抵抗値は、前記電流検出用抵
抗に流れる電流に対して発生する前記電流検出用抵抗の
両端の電圧が前記駆動信号生成部にて前記同期整流要素
のスイッチング素子を駆動できる電圧にまで増幅できる
最小の電圧になる抵抗値であることを特徴とし、電流検
知部での損失を減らすことができる。

【００１３】請求項６の発明は、請求項１乃至３いづれ
かの発明において、前記電流検知部は、前記同期整流要
素に直列に接続した１次コイル及び２次コイルとからな
るカレントトランスと、前記カレントトランスの２次コ
イルの両端に並列に接続した抵抗と、前記抵抗の両端間
の電圧を整流するために前記カレントトランスの２次コ
イルに直列に接続した整流ダイオードとから構成され、
前記整流ダイオードから出力される前記電流検知部の出
力に基づいて駆動信号生成部にて前記同期整流要素のス
イッチング素子の駆動信号を生成することを特徴とし、
２次側回路の整流損失を減らすことができる。

【００１４】請求項７の発明は、請求項１乃至６いづれ
かの発明において、前記駆動信号生成部は、前記電流検
知部の出力と基準電圧とを比較し、前記比較結果に基づ
いて前記同期整流要素のスイッチング素子の駆動信号を
生成することを特徴とし、２次側回路の整流損失を減ら
して、整流部の放熱板のサイズを小さくでき、回路全体
の効率を上げることができる。

【００１５】請求項８の発明は、請求項２乃至７いづれ
かの発明において、前記同期整流要素を複数有する非接
触電力伝送装置において、先に導通し整流を終了しつつ
ある前記第１の同期整流要素を流れる電流値と、次の整
流のために導通を行うべき前記第２の同期整流要素のダ
イオードに流れ始める電流値とが相等しくなる時刻に、
前記第１の同期整流要素のスイッチング素子をオフにす
る駆動信号を出力する第１の駆動信号生成部と、前記第
２の同期整流要素のスイッチング素子をオンにする駆動
信号を出力する第２の駆動信号生成部とを有することを
特徴とし、２次側回路の整流損失を減らして、整流部の
放熱板のサイズを小さくでき、回路全体の効率を上げる
ことができる。

【００１６】請求項９の発明は、請求項８記載の発明に
おいて、前記第１及び第２の駆動信号生成部は、先に導
通し整流を終了しつつある第１の同期整流要素を流れる
電流値と、次の整流のために導通を行うべき第２の同期
整流要素のダイオードに流れ始める電流値とが相等しく
なる時刻における前記電流検知部の出力電圧と同じ電圧
である基準電圧と、前記電流検知部の検出信号とを比較
し、前記比較結果に基づいて前記同期整流要素のスイッ
チング素子の駆動信号を生成することを特徴とし、２次
側回路の整流損失を減らして、整流部の放熱板のサイズ
を小さくでき、回路全体の効率を上げることができる。

【００１７】請求項１０の発明は、請求項８記載の発明
において、前記第２の駆動信号生成部は、先に導通し整
流を終了しつつある第１の同期整流要素を流れる電流値
と、次の整流のために導通を行うべき第２の同期整流要
素のダイオードに流れ始める電流値とが相等しくなる時
刻に、前記第２の同期整流要素のスイッチング素子をオ
ンにできる電圧にまで増幅した駆動信号を出力すること
を特徴とし、２次側回路の整流損失を減らして、整流部
の放熱板のサイズを小さくでき、回路全体の効率を上げ
ることができる。

【００１８】請求項１１の発明は、請求項７記載の発明
において、前記整流部は前記同期整流要素を前記トラン
スの２次コイルに直列に１つ接続した半波整流部を構成
し、前記駆動信号生成部は前記電流検知回路の検出信号
と基準電圧とを比較して前記比較出力を前記同期整流要
素のスイッチング素子の駆動信号とする比較器からな
り、前記基準電圧は、前記同期整流要素のスイッチング
素子に前記スイッチング素子に並列に逆接続されたダイ
オードの順電流方向と同じ方向の電流が最大時間流れ且
つ前期同期整流要素のスイッチング素子に前記ダイオー
ドの順電流と逆方向の電流が流れない電圧であることを
特徴とし、２次側回路の整流損失を減らして、整流部の
放熱板のサイズを小さくでき、回路全体の効率を上げる
ことができる。

【００１９】請求項１２の発明は、請求項１、４、５、
６いづれか記載の発明において、前記整流部は前記同期
整流要素を前記トランスの２次コイルに直列に１つ接続
した半波整流部を構成し、前記駆動信号生成部は前記同
期整流要素のダイオードに順電流が流れ始める時刻に、
前記同期整流要素のスイッチング素子をオンにできる電
圧にまで増幅した駆動信号を出力する駆動信号生成部を
有することを特徴とし、２次側回路の整流損失を減らし
て、整流部の放熱板のサイズを小さくでき、回路全体の
効率を上げることができる。

【００２０】請求項１３の発明は、請求項１乃至１２い
づれか記載の発明において、前記インバータ部は、スイ
ッチング素子を有するハーフブリッジのインバータから
なり、前記スイッチング素子はゼロボルトスイッチング
を行うことを特徴とし、２次側回路の整流損失を減らし
て、整流部の放熱板のサイズを小さくでき、回路全体の
効率を上げることができる。

【００２１】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００２２】（実施形態１）図１は実施形態１の回路構
成を示す。電源部Ａとインバータ部ＢとトランスＴ１の
１次コイルＬ１とで１次側回路Ｇ１を構成し、トランス
Ｔ１の２次コイルＬ２と負荷整合用コンデンサＣ１と同
期整流要素を構成するＦＥＴＱ１と電流検知部Ｈ１と駆
動信号生成部Ｅ１と平滑部Ｆとで２次回路Ｇ２を構成す
る。

【００２３】電源部Ａは直流電力をインバータ部Ｂに供
給し、インバータ部Ｂで高周波電力に変換され、前記高
周波電力はトランスＴ１の１次コイルＬ１に供給され
る。トランスＴ１の２次コイルＬ２は、電磁結合により
１次コイルＬ１より電力を受電し、２次コイルＬ２両端
の電圧はＦＥＴＱ１で半波整流され、半波整流された電
圧は平滑部Ｆで平滑されて直流電圧を出力する。

【００２４】トランスＴ１の１次コイルＬ１と２次コイ
ルＬ２とはお互いに絶縁物により所定のギャップ長だけ
離間し、分離脱着できる構成になっている。

【００２５】２次コイルＬ２に並列に接続されるコンデ
ンサＣ１は負荷整合用であり、２次側回路Ｇ２で取り出
せる有効電力を最大にして１次側回路Ｇ１から２次側回
路Ｇ２への電力伝達の効率を上げている。

【００２６】次に本実施形態１の同期整流動作について
説明する。

【００２７】ＦＥＴＱ１は、ＦＥＴ素子Ｐ１とＦＥＴ素
子Ｐ１に並列に逆方向に接続された寄生ダイオードＤ１
とからなっている。ＦＥＴＱ１に直列に接続された電流
検知部Ｈ１はＦＥＴＱ１に流れる電流を検出し、前記検
出信号を駆動信号生成部Ｅ１に出力する。駆動信号生成
部Ｅ１は、電流検知部Ｈ１からの検出信号が所定のしき
い値以上であればＦＥＴ素子Ｐ１をオンにする駆動信号
を出力し、電流検知部Ｈ１からの信号が所定のしきい値
以下であればＦＥＴ素子Ｐ１をオフにする駆動信号を出
力する。

【００２８】電磁誘導によって１次コイルＬ１から２次
コイルＬ２に誘導された起電力の極性が、ＦＥＴＱ１の
寄生ダイオードＤ１の順方向と合致した時に寄生ダイオ
ードＤ１には順方向電流が流れ、前記順方向電流を電流
検知部Ｈ１で検出し、駆動信号生成部Ｅ１は電流検知部
Ｈ１からの検出信号が前記しきい値を超えるとＦＥＴ素
子Ｐ１にオン信号を出力してＦＥＴ素子Ｐ１はオンす
る。

【００２９】ＦＥＴ素子Ｐ１がオンすると当初寄生ダイ
オードＤ１を流れていた電流は寄生ダイオードＤ１に比
べてＦＥＴ素子Ｐ１のほうが抵抗が小さいので、ＦＥＴ
素子Ｐ１のオン抵抗を介してＦＥＴＱ１のソースからド
レイン方向に流れる。この時、ＦＥＴＱ１に整流電流が
流れるサイクル中にＦＥＴ素子のオン時間をできるだけ
長くしたほうが、ＦＥＴＱ１での損失を小さくでき、整
流損失を減らすことができる。

【００３０】電磁誘導によって１次コイルＬ１から２次
コイルＬ２に誘導される起電力が変化して２次コイルＬ
２に誘導される起電力が小さくなると電流検知部Ｈ１か
ら出力される検出信号も小さくなり、駆動信号生成部Ｅ
１は電流検知部Ｈ１からの検出信号が前記しきい値より
下がるとＦＥＴ素子Ｐ１にオフ信号を出力してＦＥＴ素
子Ｐ１はオフする。

【００３１】さらに、２次コイルＬ２に誘導される起電
力の極性が反転するとＦＥＴ素子Ｐ１の寄生ダイオード
Ｄ１には逆方向の電圧がかかるため、再び２次コイルＬ
２に誘導された起電力の極性が反転するまでは寄生ダイ
オードＤ１には電流は流れず、平滑部Ｆの入力は半波整
流波形となる。半波整流出力は平滑部Ｆで平滑される。

【００３２】図２は、本実施形態１のＦＥＴＱ１に流れ
る電流波形Ｓ１を示し、前記電流波形Ｓ１はなだらかに
立ち上がり歪んだ波形となる。

【００３３】この同期整流時の損失は、前記電流波形Ｓ
１がＦＥＴ素子Ｐ１のオンしきい値Ｋを超えてＦＥＴ素
子Ｐ１がオフからオンになる時間をｔ１、前記電流波形
Ｓ１がＦＥＴ素子Ｐ１のオンしきい値Ｋより下がりＦＥ
Ｔ素子Ｐ１がオンからオフになる時間をｔ２、前記電流
波形Ｓ１が０になる時間をｔ３、前記同期整流時のＦＥ
Ｔ素子Ｐ１のオン抵抗をＲｏｎ、ＦＥＴＱ１を流れる電
流をＩ、寄生ダイオードＤ１の順方向電圧をＶｆとする
と、一周期での総損失Ｗは、下記数１のように表され
る。

【００３４】

【数１】

【００３５】このように、ＦＥＴＱ１に流れる電流を検
出し、前記検出信号に同期した信号でＦＥＴ素子Ｐ１を
駆動すれば、ＦＥＴＱ１の寄生ダイオードＤ１に電流が
流れる時間を短くすることができ、ＦＥＴＱ１での損失
を低減できる。その結果、放熱板のサイズを小さくでき
るため、２次側回路Ｇ２を小型化できる。

【００３６】（実施形態２）図３は実施形態２の回路構
成を示す。電源部Ａ、インバータ部Ｂ、トランスＴ１の
１次コイルＬ１からなる１次側回路Ｇ１の構成、動作は
実施形態１と同様なので省略する。

【００３７】トランスＴ１の２次コイルＬ２は出力端子
が３つあるセンタータップ方式となっており、２次コイ
ルＬ２両端の端子１及び３とセンタータップ端子２の３
つの端子を有し、２次コイルＬ２の端子１−端子３間に
並列に負荷整合用のコンデンサＣ１を接続する。２次コ
イルＬ２の端子１に直列に電流検知部Ｈ１を介して同期
整流要素を構成するＦＥＴＱ１のドレインを接続し、２
次コイルＬ２の端子３に直列に電流検知部Ｈ３を介して
同期整流要素を構成するＦＥＴＱ２のドレインを接続す
る。ＦＥＴＱ１、Ｑ２の各ソースは互いに接続し、平滑
コンデンサＣ８の負極側に接続し、２次コイルＬ２の端
子３は、チョークコイルＬ３を介して平滑コンデンサＣ
８の正極側に接続する。

【００３８】次に、本実施形態２の動作について説明す
る。ＦＥＴＱ１は、ＦＥＴ素子Ｐ１とＦＥＴ素子Ｐ１に
並列に逆方向の接続された寄生ダイオードＤ１とからな
っている。ＦＥＴＱ１に直列に接続された電流検知部Ｈ
１はＦＥＴＱ１に流れる電流を検出し、前記検出信号を
駆動信号生成部Ｅ１に出力する。駆動信号生成部Ｅ１
は、電流検知部Ｈ１からの検出信号が所定のしきい値以
上であればＦＥＴ素子Ｐ１をオンにする駆動信号を出力
し、電流検知部Ｈ１からの信号が所定のしきい値以下で
あればＦＥＴ素子Ｐ１をオフにする駆動信号を出力す
る。

【００３９】同様にＦＥＴＱ２は、ＦＥＴ素子Ｐ２とＦ
ＥＴ素子Ｐ２に並列に逆方向の接続れた寄生ダイオード
Ｄ２とからなっている。ＦＥＴＱ２に直列に接続された
電流検知部Ｈ２はＦＥＴＱ２に流れる電流を検出し、前
記検出信号を駆動信号生成部Ｅ２に出力する。駆動信号
生成部Ｅ２は、電流検知部Ｈ２からの検出信号が所定の
しきい値以上であればＦＥＴ素子Ｐ２をオンにする駆動
信号を出力し、電流検知部Ｈ２からの信号が所定のしき
い値以下であればＦＥＴ素子Ｐ２をオフにする駆動信号
を出力する。

【００４０】電磁誘導によって１次コイルＬ１から２次
コイルＬ２の端子２−１間に誘導される起電力の極性
が、ＦＥＴＱ１の寄生ダイオードＤ１の順方向と合致し
た時に寄生ダイオードＤ１に順方向電流が流れ、前記順
方向電流を電流検知部Ｈ１にて検出し、駆動信号生成部
Ｅ１は電流検知部Ｈ１の検出信号が前記しきい値を超え
るとＦＥＴ素子Ｐ１にオン信号を出力してＦＥＴ素子Ｐ
１はオンする。ＦＥＴ素子Ｐ１がオンすると当初寄生ダ
イオードＤ１を流れていた電流は寄生ダイオードＤ１に
比べてＦＥＴ素子Ｐ１のほうが抵抗が小さいので、ＦＥ
Ｔ素子Ｐ１のオン抵抗を介してＦＥＴＱ１のソースから
ドレイン方向に流れる。この時、実施形態１同様、ＦＥ
ＴＱ１に整流電流が流れるサイクル中にＦＥＴ素子のオ
ン時間をできるだけ長くしたほうが、ＦＥＴＱ１での損
失を小さくでき、整流損失を減らすことができる。

【００４１】電磁誘導によって１次コイルＬ１から２次
コイルＬ２に誘導される起電力が変化して２次コイルＬ
２に誘導される起電力が小さくなると電流検知部Ｈ１か
ら出力される検出信号も小さくなり、駆動信号生成部Ｅ
１は電流検知部Ｈ１からの検出信号が前記しきい値より
下がるとＦＥＴ素子Ｐ１にオフ信号を出力してＦＥＴ素
子Ｐ１はオフする。

【００４２】さらに、２次コイルＬ２に誘導された起電
力の極性が反転するとＦＥＴ素子Ｐ１の寄生ダイオード
Ｄ１には逆方向の電圧がかかるため、再び２次コイルＬ
２に誘導された起電力の極性が反転するまで寄生ダイオ
ードＤ１には電流は流れない。

【００４３】一方この時、電磁誘導によって１次コイル
Ｌ１から２次コイルＬ２の端子２−３間に誘導された起
電力の極性は、ＦＥＴＱ２の寄生ダイオードＤ２の順方
向と合致しているため、寄生ダイオードＤ２に順方向電
流が流れ、ＦＥＴＱ２、ＦＥＴ素子Ｐ２、寄生ダイオー
ドＤ２、電流検知部Ｈ２、駆動信号生成部Ｅ２は前記Ｆ
ＥＴＱ１、ＦＥＴ素子Ｐ１、寄生ダイオードＤ１、電流
検知部Ｈ１、駆動信号生成部Ｅ１と同様の前記動作を行
う。

【００４４】前記動作を繰り返して、ＦＥＴＱ１、Ｑ２
のソースと２次コイルＬ２の端子２間の電圧には全波整
流された電圧が生じ、チョークコイルＬ３と平滑コンデ
ンサＣ８とで平滑される。

【００４５】図４は、２次コイルＬ２の端子１−３間の
誘導起電力波形Ｓ２と、２次コイルＬ２を流れる電流波
形Ｓ３と、ＦＥＴＱ１、Ｑ２のオンしきい値Ｋとを示し
ている。負荷整合用のコンデンサＣ１の影響で、２次コ
イルＬ２の電流波形Ｓ３は歪んだ波形になり、２次コイ
ルＬ２の端子１−３間に誘起する電圧波形Ｓ２は一定区
間０Ｖである区間を挟んで正負に振動した波形となる。
そのため、従来の補助巻線や２次コイル間電圧を利用し
たＦＥＴの駆動方式ではＦＥＴＱ１、Ｑ２のオンしきい
値Ｋと前記電圧波形Ｓ２とを比較すると、ＦＥＴの駆動
信号は波形Ｓ４のようになり、ＦＥＴＱ１及びＱ２をオ
ンする時間が短いため整流効率が上がらない。

【００４６】しかし、図５に示す様にＦＥＴＱ１を流れ
る電流波形Ｓ５とＦＥＴＱ１、Ｑ２のオンしきい値Ｋと
を比較し、またＦＥＴＱ２を流れる電流波形Ｓ６とＦＥ
ＴＱ１、Ｑ２のオンしきい値Ｋとを比較することで、Ｆ
ＥＴＱ１、Ｑ２の駆動信号は各々波形Ｓ７、Ｓ８のよう
になり、図４の波形Ｓ４に比べてＦＥＴＱ１、Ｑ２のＦ
ＥＴ素子Ｐ１、Ｐ２のオン時間が長くなる。したがっ
て、ＦＥＴ素子Ｐ１、Ｐ２に整流電流が流れる時間が長
くなり、整流効率が上がる。

【００４７】また本実施形態２に示す２次コイルがセン
タータップ方式であるトランスＴ１を用いた全波整流回
路と実施形態１に示す半波整流回路とを比較すると、同
じ出力電流を流す場合、全波整流回路は半波整流回路に
比べてＦＥＴに流す電流の最大値を小さくできる。ＦＥ
Ｔ素子Ｐ１，Ｐ２がオンした時の損失は電流の２乗に比
例するので、本実施形態２では、ＦＥＴ素子Ｐ１，Ｐ２
に流す電流を半波整流回路に比べて小さくでき、損失を
減らすことができる。

【００４８】なお、図６に示す回路構成の様に、負荷整
合用のコンデンサＣ１を２次コイルＬ２の端子１−端子
２間に並列に接続し、負荷整合用のコンデンサＣ９を２
次コイルＬ２の端子２−端子３間に並列に接続した場合
も図４の負荷整合用のコンデンサＣ１と同様の効果が得
られる。さらに、前記コンデンサＣ１をＦＥＴＱ１に並
列に接続し、前記コンデンサＣ９をＦＥＴＱ２並列に接
続しても同様の効果が得られる。

【００４９】なお、図１において負荷整合用コンデンサ
Ｃ１をＦＥＴＱ１に並列に接続しても同様の効果が得ら
れる。

【００５０】（実施形態３）図７は実施形態３の回路構
成を示し、交流電源を直流電源に変換する電源部Ａと電
源部Ａからの直流入力を高周波電源に変換するインバー
タ部Ｂと、インバータ部Ｂの制御回路Ｊと、インバータ
部Ｂから高周波電源を供給されるトランスＴ１の１次コ
イルＬ１とから１次側回路Ｇ１は構成され、トランスＴ
１のセンタータップ式の２次コイルＬ２と、負荷整合用
コンデンサＣ１と、電流検知部Ｈ１，Ｈ２と、駆動信号
生成部Ｅ１，Ｅ２と、ＦＥＴＱ１，Ｑ２とチョークコイ
ルＬ３と、平滑コンデンサＣ８とで構成される２次側回
路Ｇ２とからなっている。

【００５１】２次側回路Ｇ２の構成、動作は実施形態２
の図３と同様なので説明は省略する。

【００５２】１次側回路Ｇ１の構成、動作について説明
する。電源部Ａは、交流電源Ｖｓと交流電源Ｖｓを全波
整流する整流器Ｄ３とから構成され、インバータ部Ｂは
整流器Ｄ３の出力端に並列に接続されたコンデンサＣ
２、Ｃ３の直列回路と、整流器Ｄ３の出力端に並列に接
続されたスイッチング素子Ｑ３、Ｑ４の直列回路と、ス
イッチング素子Ｑ３、Ｑ４に各々並列に接続されたコン
デンサＣ４，Ｃ５とからなるハーフブリッジインバータ
回路で構成され、制御回路Ｊはスイッチング素子Ｑ３，
Ｑ４のスイッチング動作を制御するための電子回路から
構成され、トランスＴ１の１次コイルＬ１の一端はコン
デンサＣ１、Ｃ２の中点に接続され、他端はスイッチン
グ素子Ｑ１、Ｑ２の中点に接続される。

【００５３】整流器Ｄ３で全波整流された電圧はコンデ
ンサＣ２、Ｃ３で分圧され、スイッチング素子Ｑ３，Ｑ
４は制御回路Ｊからの一定のデッドタイムを持った駆動
信号により交互にオン・オフして１次コイルＬ１に高周
波電圧を印加する。

【００５４】また、スイッチング素子Ｑ３、Ｑ４に並列
に接続されたコンデンサＣ４，Ｃ５により、スイッチン
グ素子Ｑ３，Ｑ４のスイッチング動作をゼロ電圧スイッ
チング動作とすることができ、スイッチング素子Ｑ３、
Ｑ４でのスイッチング損失を減少させることができる。

【００５５】またスイッチング素子Ｑ３、Ｑ４の駆動信
号は一定のデッドタイムを持っているので、トランスＴ
１の２次コイルＬ２の端子１−端子３間の電圧は図４の
波形Ｓ２のようになるため、実施形態２と同様に電流検
出回路Ｈ１、Ｈ２の検出信号から生成した駆動信号でＦ
ＥＴＱ１、Ｑ２による同期整流を行えば、実施形態２同
様に２次側回路Ｇ２の整流損失も減少できる。

【００５６】また、図８に示す回路構成のようにトラン
スＴ１の１次コイルＬ１に並列にコンデンサＣ４を接続
した場合も、図７の回路同様にゼロ電圧スイッチングを
行える。前記以外の図８の回路の構成、動作は図７の回
路の構成、動作と同様なので説明は省略する。

【００５７】このように本実施形態３によれば、２次側
回路Ｇ２だけでなく、１次側回路Ｇ１での損失を減らし
て、回路全体の効率を上げて回路全体の小型化ができ
る。

【００５８】（実施形態４）図９は実施形態４の回路構
成を示す。基本的な回路構成、動作は実施形態３の図７
と同様で、ＦＥＴ素子Ｐ１の駆動信号生成部Ｅ１の駆動
信号を反転器ＩＮＶ１を介して反転させた信号をＦＥＴ
素子Ｐ２の駆動信号とした点が図７に示す回路構成と異
なる。前記以外の回路構成、動作については実施形態３
の図７と同様なので省略する。

【００５９】図９に示す回路構成図のように、トランス
Ｔ１の２次コイルＬ２にセンタータップ方式を用いた同
期整流回路では、ＦＥＴＱ１、Ｑ２に交互に電流が流れ
るようにＦＥＴＱ１、Ｑ２の駆動信号を制御するため、
ＦＥＴＱ１、Ｑ２の各駆動信号は、一方の駆動信号の反
転信号となる。そこで、ＦＥＴＱ１の駆動信号生成部Ｅ
１の駆動信号を反転器ＩＮＶ１を介して反転させた信号
をＦＥＴＱ２の駆動信号としてＦＥＴＱ２を駆動するこ
とで、ＦＥＴＱ２の駆動回路の簡素化を図ることがで
き、低コスト化、小型化ができる。

【００６０】なお、２次側回路Ｇ２の整流回路として、
同期整流を用いたフォワード方式を採用した場合にも、
２つの整流及び転流用スイッチング素子にたいしても同
様に応用できる。

【００６１】（実施形態５）図１０は実施形態５の回路
構成図を示す。基本的な回路構成、動作は実施形態３の
図７とほぼ同様で、図１０では、図７の電流検知部Ｈ
１、Ｈ２を、各々ＦＥＴＱ１、Ｑ２に直列に接続した抵
抗Ｒ１、Ｒ２からなる電流検知部Ｈ３、Ｈ４に置き換え
た点が異なる。前記以外の回路構成、動作については実
施形態３の図７と同様なので省略する。

【００６２】本実施形態５では、ＦＥＴＱ１、Ｑ２に各
々直列に接続された抵抗Ｒ１、Ｒ２の両端には各々ＦＥ
ＴＱ１、Ｑ２に流れる電流に比例した電圧が発生する。
前記抵抗Ｒ１、Ｒ２の各両端電圧を駆動信号生成部Ｅ
１、Ｅ２に各々入力し、駆動信号生成部Ｅ１、Ｅ２は、
抵抗Ｒ１、Ｒ２の各両端電圧が所定のしきい値以上であ
ればＦＥＴ素子Ｐ１、Ｐ２を各々オンにする駆動信号を
出力し、抵抗Ｒ１、Ｒ２の各両端電圧が所定のしきい値
以下であればＦＥＴ素子Ｐ１、Ｐ２を各々オフにする駆
動信号を出力する。

【００６３】このように本実施形態５によれば、簡単な
方法でＦＥＴＱ１、Ｑ２の電流を検出でき、前記検出信
号を用いてＦＥＴＱ１、Ｑ２の駆動信号を生成すること
で実施形態２同様にＦＥＴＱ１、Ｑ２に電流が流れる各
整流サイクル中にできるだけ長い間ＦＥＴ素子Ｐ１、Ｐ
２をオンにして、整流損失を減らすことができる。

【００６４】（実施形態６）図１１は本実施形態６の回
路構成図を示し、基本的な回路構成、動作は実施形態５
の図１０と同様で、図１１では、図１０の抵抗Ｒ１、Ｒ
２を各々微小な抵抗値（例えば１０ｍΩ）を有する抵抗
Ｒ３、Ｒ４からなる電流検出部Ｈ５、Ｈ６に置き換え、
駆動信号生成部Ｅ１、Ｅ２を各々オペアンプＯＰ１、Ｏ
Ｐ２からなる駆動信号生成部Ｅ３、Ｅ４に置き換えた点
が異なる。前記以外の回路構成、動作については実施形
態５の図１０と同様なので省略する。

【００６５】本実施形態５では、ＦＥＴＱ１、Ｑ２に各
々直列に接続された抵抗Ｒ３、Ｒ４の抵抗値を微小な抵
抗値（例えば１０ｍΩ）とすることで、実施形態５に比
べて抵抗Ｒ３、Ｒ４での損失を減らしている。しかし抵
抗Ｒ３、Ｒ４の抵抗値を小さくしたことで抵抗Ｒ３、Ｒ
４両端の電圧も小さくなるため、抵抗Ｒ３、Ｒ４両端の
電圧を各々オペアンプＯＰ１、ＯＰ２の反転入力端子と
非反転入力端子とに入力し、オペアンプＯＰ１、ＯＰ２
で抵抗Ｒ３、Ｒ４の各両端電圧を、ＦＥＴＱ１、Ｑ２を
十分駆動できる電圧にまで差動増幅し、前記差動増幅し
たオペアンプＯＰ１、ＯＰ２の出力をＦＥＴ素子Ｐ１、
Ｐ２の駆動信号とする。

【００６６】このように本実施形態６では、電流検知部
Ｈ５、Ｈ６での損失を下げることができる。

【００６７】（実施形態７）図１２は実施形態７の回路
構成図を示す。基本的な回路構成、動作は実施形態３の
図７とほぼ同様で、図１２では図７の電流検知部Ｈ１、
Ｈ２を各々、１次コイルＬ４、Ｌ５と２次コイルＬ６、
Ｌ７からなるカレントトランスＣＴ１、ＣＴ２の２次コ
イルＬ６、Ｌ７に並列に抵抗Ｒ５、Ｒ６を各々接続し、
前記２次コイルＬ６、Ｌ７に直列にダイオードＤ３、Ｄ
４を各々接続し、ダイオードＤ３、Ｄ４を介して抵抗Ｒ
５、Ｒ６に並列にコンデンサＣ６、Ｃ７、抵抗Ｒ７、Ｒ
８及び定電圧ダイオードＺＤ１、ＺＤ２を各々接続した
電流検知部Ｈ７、Ｈ８に置き換えた点と、図７の駆動信
号生成部Ｅ１、Ｅ２を各々ダイオードＤ３、Ｄ４に直列
に接続した増幅器ＡＭＰ１、ＡＭＰ２からなる駆動信号
生成部Ｅ５、Ｅ６に置き換えた点とが異なる。前記以外
の回路構成、動作については実施形態３の図７と同様な
ので省略する。

【００６８】カレントトランスＣＴ１、ＣＴ２の各１次
コイルＬ４、Ｌ５に流れる電流をカレントトランスＣＴ
１、ＣＴ２の各２次コイルＬ６、Ｌ７で検出し、抵抗Ｒ
５、Ｒ６の両端に各々電圧を発生させ、前記電圧はダイ
オードＤ３、Ｄ４で各々半波整流される。コンデンサＣ
６、Ｃ７はノイズカット用であり、抵抗Ｒ７、Ｒ８はコ
ンデンサＣ６、Ｃ７に蓄積された電荷を放出してＡＭＰ
１、２の入力信号の立下りを急峻にする。また、定電圧
ダイオードＺＤ１、ＺＤ２は増幅器ＡＭＰ１、２の入力
に増幅器ＡＭＰ１、２の定格電圧を超えた電圧が入力さ
れないように半波整流した電圧を一定電圧でクランプす
る。

【００６９】そして、カレントトランスＣＴ１、ＣＴ２
の２次コイルＬ６、Ｌ７の出力電流は小さいためにＦＥ
Ｔ素子Ｐ１、Ｐ２を駆動できないので、増幅器ＡＭＰ
１、ＡＭＰ２で増幅し、前記増幅した駆動信号でＦＥＴ
Ｑ１、Ｑ２を駆動する。

【００７０】このように本実施形態７によれば、ＦＥＴ
Ｑ１、Ｑ２を流れる電流を検出でき、前記検出信号を用
いてＦＥＴＱ１、Ｑ２の駆動信号を生成することで実施
形態２同様にＦＥＴＱ１、Ｑ２に電流が流れる各整流サ
イクル中にできるだけ長い間ＦＥＴ素子Ｐ１、Ｐ２をオ
ンにして、整流損失を減らすことができる。

【００７１】（実施形態８）図１３の回路構成図を用い
て実施形態８を説明する。基本的な回路構成、動作は実
施形態７の図１２とほぼ同様で、図１３では、図１２の
増幅器ＡＭＰ１、ＡＭＰ２を、比較器ＣＰ１、ＣＰ２と
比較器ＣＰ１、ＣＰ２の反転入力端子に基準電圧源Ｅ
１、Ｅ２を各々接続した比較回路に置き換えた点が異な
る。前記以外の回路構成、動作については実施形態７の
図１２と同様なので省略する。

【００７２】本実施例８では、ダイオードＤ３、Ｄ４で
半波整流されたカレントトランスＣＴ１、ＣＴ２の各２
次コイルＬ６、Ｌ７の出力を各々比較器ＣＰ１、ＣＰ２
の非反転入力端子に接続し、基準電圧源Ｅ１、Ｅ２を各
々比較器ＣＰ１、ＣＰ２の反転入力端子に接続して、基
準電圧源Ｅ１、Ｅ２の基準電圧を適切に設定すること
で、ＦＥＴＱ１、Ｑ２に電流が流れる各整流サイクル中
にできるだけ長い間ＦＥＴ素子Ｐ１、Ｐ２をオンにし
て、整流損失を減らすことができる。

【００７３】図１４は、本実施形態８におけるＦＥＴＱ
１を流れる電流波形Ｓ９と、基準電圧源Ｅ１の基準電圧
Ｍ１と、比較器ＣＰ１の出力波形Ｓ１０を示しており、
前記波形Ｓ９が前記基準電圧Ｍ１を超えると前記波形Ｓ
１０はＨレベルとなり、前記波形Ｓ９が前記基準電圧Ｍ
１より下がると前記波形Ｓ１０はＬレベルとなる。した
がって、基準電圧Ｍ１を適切に設定することで比較器Ｃ
Ｐ１の出力波形Ｓ１０がＨレベルの区間を広くできる。
ＦＥＴＱ２についても同様である。

【００７４】即ちＦＥＴＱ１、Ｑ２に電流が流れる各整
流サイクル中にできるだけ長い間ＦＥＴ素子Ｐ１、Ｐ２
をオンにして、整流損失を減らすことができる。

【００７５】（実施形態９）図１３の回路構成図を用い
て実施形態９を説明する。基本的な回路構成、動作につ
いては実施形態８と同様なので省略する。

【００７６】同期整流を行うためにオンしていたＦＥＴ
素子Ｐ１を有するＦＥＴＱ１の電流は、負荷整合用コン
デンサＣ６のために２次コイルＬ２に発生する誘導起電
力に応じてなめらかに電流値が減少していく。また次の
半サイクルの同期整流を行うためにオンするＦＥＴ素子
Ｐ２を有するＦＥＴＱ２も同様にコンデンサＣ６のため
に、ＦＥＴＱ１に流れる電流がゼロになる前に寄生ダイ
オードＤ２を介して電流が流れ始める。そのため、ＦＥ
Ｔ素子Ｐ１、Ｐ２が同時にオンする可能性があり、整流
が行われなくなる可能性がある。

【００７７】そこで本実施形態９では、ＦＥＴＱ１、Ｑ
２に流れる各電流が等しくなった時にそれまでオンして
いたＦＥＴ素子Ｐ１をオフにする駆動信号を比較器ＣＰ
１から出力し、それまでオフしていたＦＥＴ素子Ｐ２を
オンにする駆動信号を比較器ＣＰ２から出力する。ま
た、逆の半サイクルも同様にＦＥＴＱ１、Ｑ２に流れる
各電流が等しくなった時にそれまでオンしていたＦＥＴ
素子Ｐ２をオフにする駆動信号を比較器ＣＰ２から出力
し、それまでオフしていたＦＥＴ素子Ｐ１をオンにする
駆動信号を比較器ＣＰ１から出力する。

【００７８】このように、本実施形態９によれば、ＦＥ
Ｔ素子Ｐ１、Ｐ２が同時にオンすることがなくなり、整
流損失を減らせて放熱板を含む２次側回路Ｇ２を小型化
できる。

【００７９】（実施形態１０）図１３の回路構成図を用
いて実施形態１０を説明する。基本的な回路構成、動作
については実施形態９と同様なので省略する。

【００８０】実施形態９で説明したように、ＦＥＴＱ
１、Ｑ２に流れる各電流が等しくなった時にそれまでオ
ンしていたＦＥＴ素子Ｐ１をオフにする駆動信号を比較
器ＣＰ１から出力し、それまでオフしていたＦＥＴ素子
Ｐ２をオンにする駆動信号を比較器ＣＰ２から出力す
る。また、逆の半サイクルも同様にＦＥＴＱ１、Ｑ２に
流れる各電流が等しくなった時にそれまでオンしていた
ＦＥＴ素子Ｐ２をオフにする駆動信号を比較器ＣＰ２か
ら出力し、それまでオフしていたＦＥＴ素子Ｐ１をオン
にする駆動信号を比較器ＣＰ１から出力すれば、ＦＥＴ
素子Ｐ１、Ｐ２が同時にオンすることなくなり、整流損
失を減らせる。

【００８１】そこで、本実施形態１０では図１３の回路
構成においてカレントトランスＣＴ１、ＣＴ２で検出し
た各検出信号をダイオードＤ３、Ｄ４で半波整流した出
力電圧、即ち定電圧ダイオードＺＤ１、ＺＤ２の各出力
電圧を比較器ＣＰ１、ＣＰ２の非反転入力端子に入力
し、ＦＥＴＱ１、Ｑ２に流れる各電流が等しくなった時
の定電圧ダイオードＺＤ１、ＺＤ２の各出力電圧を基準
電圧とする基準電圧源Ｅ１、Ｅ２を比較器ＣＰ１、ＣＰ
２の反転入力端子に入力に各々接続して、比較器ＣＰ
１、ＣＰ２の出力をＦＥＴ素子Ｐ１、Ｐ２の各駆動信号
とすることで、ＦＥＴ素子Ｐ１、Ｐ２が同時にオンする
ことがなくなり、整流損失を減らせて放熱板を含む２次
側回路Ｇ２を小型化できる。

【００８２】図１５は、本実施形態１０におけるＦＥＴ
Ｑ１を流れる電流波形Ｓ１１、基準電圧源Ｅ１の基準電
圧Ｍ２、比較器ＣＰ１の出力波形Ｓ１２と、ＦＥＴＱ２
を流れる電流波形Ｓ１３、基準電圧源Ｅ２の基準電圧Ｍ
３、比較器ＣＰ２の出力波形Ｓ１４とを示す。ＦＥＴＱ
１を流れる電流波形Ｓ１１の大きさとＦＥＴＱ２を流れ
る電流波形Ｓ１３の大きさとが等しくなる時間ｔ４にお
いて比較器ＣＰ１の出力をＬにしてＦＥＴ素子Ｐ１をオ
フにし、比較器ＣＰ２の出力をＨにしてＦＥＴ素子Ｐ２
をオンにすることでＦＥＴ素子Ｐ１、Ｐ２が同時にオン
することがなくなり、整流損失を減らせて放熱板を含む
２次側回路Ｇ２を小型化できる。

【００８３】（実施形態１１）図１２の回路構成図を用
いて実施形態１１を説明する。基本的な回路構成、動作
については実施形態７と同様なので省略する。

【００８４】実施形態９で説明したように、ＦＥＴＱ
１、Ｑ２に流れる各電流が等しくなった時にそれまでオ
ンしていたＦＥＴＱ１をオフにする駆動信号を比較器Ｃ
Ｐ１から出力し、それまでオフしていたＦＥＴＱ２をオ
ンにする駆動信号を比較器ＣＰ２から出力する。また、
逆の半サイクルも同様にＦＥＴＱ１、Ｑ２に流れる各電
流が等しくなった時にそれまでオンしていたＦＥＴＱ２
をオフにする駆動信号を比較器ＣＰ２から出力し、それ
までオフしていたＦＥＴＱ１をオンにする駆動信号を比
較器ＣＰ１から出力すれば、ＦＥＴＱ１、Ｑ２が同時に
オンすることがなくなり、整流損失を減らせる。

【００８５】そこで、本実施形態１１では図１２の回路
構成においてＦＥＴＱ１、Ｑ２に流れる電流が等しくな
るときに、カレントトランスＣＴ１、ＣＴ２で検出した
各検出信号をダイオードＤ３、Ｄ４で半波整流した出力
電圧、即ち定電圧ダイオードＺＤ１、ＺＤ２の各出力電
圧を増幅器ＡＭＰ１、２で各々増幅したＦＥＴ素子Ｐ
１、Ｐ２の各駆動信号が、ＦＥＴ素子Ｐ１、Ｐ２を十分
オンできる電圧になるように、カレントトランスＣＴ１
の１次コイルＬ４と２次コイルＬ６との巻線比及び、カ
レントトランスＣＴ２の１次コイルＬ５と２次コイルＬ
７との巻線比を設定する。

【００８６】図１６は、本実施形態１１におけるＦＥＴ
素子Ｐ１の駆動信号波形Ｓ１５、ＦＥＴＱ１を流れる電
流波形Ｓ１６、定電圧ダイオードＺＤ１のクランプ電圧
Ｎ１と、ＦＥＴ素子Ｐ２の駆動信号波形Ｓ１７、ＦＥＴ
Ｑ２を流れる電流波形Ｓ１８、定電圧ダイオードＺＤ２
のクランプ電圧Ｎ２と、ＦＥＴ素子Ｐ１、Ｐ２を十分オ
ンできる電圧Ｋとを示している。ＦＥＴＱ１を流れる電
流波形Ｓ１６の大きさとＦＥＴＱ２を流れる電流波形Ｓ
１８の大きさとが等しくなる時間ｔ５において、ＦＥＴ
素子Ｐ１の駆動信号波形Ｓ１５がＦＥＴ素子Ｐ１、Ｐ２
を十分オンできる電圧Ｋより下がってＦＥＴ素子Ｐ１は
オフになり、ＦＥＴ素子Ｐ２の駆動信号波形Ｓ１７がＦ
ＥＴ素子Ｐ１、Ｐ２を十分オンできる電圧Ｋを超えてＦ
ＥＴ素子Ｐ２はオンになることでＦＥＴ素子Ｐ１、Ｐ２
が同時にオンすることがなくなり、整流損失を減らせて
放熱板を含む２次側回路Ｇ２を小型化できる。

【００８７】なお、前記波形Ｓ１５、Ｓ１７は定電圧電
圧ダイオードＺＤ１、ＺＤ２のクランプ電圧Ｎ１、Ｎ２
にクランプされる。

【００８８】（実施形態１２）図１に示す回路構成図の
ように、１つの同期整流用ＦＥＴＱ１を用いて半波整流
を行う場合、ＦＥＴＱ１での整流損失を小さくするため
にはＦＥＴＱ１に電流が流れる整流サイクル中にできる
だけ長い間ＦＥＴＱ１のＦＥＴ素子Ｐ１をオンにする必
要がある。

【００８９】図１の電流検出部Ｈ１と駆動信号生成部Ｅ
１とを、図１３の電流検出部Ｈ９と駆動信号生成部Ｅ７
に各々置き換えて、駆動信号生成部Ｅ７の比較器ＣＰ１
の反転入力端子に接続している基準電圧源Ｅ１の基準電
圧を０Ｖ付近にすることで、比較器ＣＰ１は前記整流サ
イクル中にできるだけ長い間ＦＥＴ素子Ｐ１をオンにす
る駆動信号を出力して、ＦＥＴＱ１での整流損失を減ら
せて放熱板を含む２次側回路Ｇ２を小型化できる。

【００９０】上記以外の回路構成、動作については、実
施形態１及び８で説明しているので省略する。

【００９１】（実施形態１３）図１に示す回路構成図の
ように、１つの同期整流用ＦＥＴＱ１を用いて半波整流
を行う場合、ＦＥＴＱ１での整流損失を小さくするため
にはＦＥＴＱ１に電流が流れる整流サイクル中にできる
だけ長い間ＦＥＴＱ１のＦＥＴ素子Ｐ１をオンにする必
要がある。

【００９２】図１の電流検出部Ｈ１と駆動信号生成部Ｅ
１とを、図１２の電流検出部Ｈ７と駆動信号生成部Ｅ５
に各々置き換えて、電流検出部Ｈ７のカレントトランス
ＣＴ１の１次コイルＬ４と２次コイルＬ５の巻数比を大
きくすることで、カレントトランスＣＴ１の１次コイル
Ｌ４に流れる電流が小さい時でも２次コイルＬ５の誘起
電圧が大きくなり、ＦＥＴＱ１のＦＥＴ素子Ｐ１をオン
できる駆動信号が増幅器ＡＭＰ１から出力される。した
がって、整流素子Ｐ１は前記整流サイクル中にできるだ
け長い間オンになり、ＦＥＴＱ１での整流損失を減らせ
て放熱板を含む２次側回路Ｇ２を小型化できる。

【００９３】上記以外の回路構成、動作については、実
施形態１及び７で説明しているので省略する。

【００９４】

【発明の効果】請求項１の発明は、直流電源を供給する
電源部と、前記直流電源を高周波電源に変換するインバ
ータ部と、前記インバータ部から高周波電力を供給され
る１次コイルと１次コイルから受電した電力を出力する
２次コイルとが分離可能なトランスの前記１次コイルと
で構成される１次側回路と、前記２次コイルと、前記２
次コイルに並列に接続される負荷整合用コンデンサ及び
前記２次コイルの出力電圧を整流する整流部とで構成さ
れる２次側回路とを有する非接触電力伝送装置におい
て、スイッチング素子及び前記スイッチング素子に並列
に逆接続されたダイオードとからなる同期整流要素を前
記２次コイルに直列に接続して構成された前記整流部
と、前記同期整流要素に流れる電流を検出する電流検知
部と、前記電流検知部の検出信号に基づいて前記同期整
流要素のスイッチング素子の駆動信号を生成する駆動信
号生成部とからなることを特徴とし、２次側回路の整流
損失を減らして、整流部の放熱板のサイズを小さくで
き、回路全体の効率を上げることができるという効果が
ある。

【００９５】請求項２の発明は、請求項１の発明におい
て、前記トランスの２次コイルはセンタータップを備
え、前記整流部は、前記トランスの２次コイルのセンタ
ータップではない両出力端に直列に且つ互いに逆方向に
接続する第１及び第２の前記同期整流要素の前記トラン
スの２次コイルに接続していない各他端同士を接続して
全波整流部を構成することを特徴とし、全波整流するこ
とで半波整流よりも損失が少なく効率の良い整流を行え
るという効果がある。

【００９６】請求項３の発明は、請求項２の発明におい
て、一つの前記電流検知部の検出信号より前記第１の同
期整流要素のスイッチング素子の駆動信号を生成し、前
記第２の同期整流要素のスイッチング素子の駆動信号は
前記第１の同期整流要素のスイッチング素子の駆動信号
の反転信号とすることを特徴とし、駆動信号生成部の簡
素化を図ることができ、低コスト化、小型化ができると
いう効果がある。

【００９７】請求項４の発明は、請求項１乃至３のいづ
れかの発明において、前記電流検知部は、前記同期整流
要素に直列に接続した電流検出用抵抗からなり、前記電
流検出用抵抗の両端に発生する電圧に基づいて前記駆動
信号生成部にて前記同期整流要素のスイッチング素子の
駆動信号を生成することを特徴とし、簡単な回路構成で
電流検知部を構成できるという効果がある。

【００９８】請求項５の発明は、請求項４の発明におい
て、前記電流検出用抵抗の抵抗値は、前記電流検出用抵
抗に流れる電流に対して発生する前記電流検出用抵抗の
両端の電圧が前記駆動信号生成部にて前記同期整流要素
のスイッチング素子を駆動できる電圧にまで増幅できる
最小の電圧になる抵抗値であることを特徴とし、電流検
知部での損失を減らすことができるという効果がある。

【００９９】請求項６の発明は、請求項１乃至３いづれ
かの発明において、前記電流検知部は、前記同期整流要
素に直列に接続した１次コイル及び２次コイルとからな
るカレントトランスと、前記カレントトランスの２次コ
イルの両端に並列に接続した抵抗と、前記抵抗の両端間
の電圧を整流するために前記カレントトランスの２次コ
イルに直列に接続した整流ダイオードとから構成され、
前記整流ダイオードから出力される前記電流検知部の出
力に基づいて駆動信号生成部にて前記同期整流要素のス
イッチング素子の駆動信号を生成することを特徴とし、
２次側回路の整流損失を減らすことができるという効果
がある。

【０１００】請求項７の発明は、請求項１乃至６いづれ
かの発明において、前記駆動信号生成部は、前記電流検
知部の出力と基準電圧とを比較し、前記比較結果に基づ
いて前記同期整流要素のスイッチング素子の駆動信号を
生成することを特徴とし、２次側回路の整流損失を減ら
して、整流部の放熱板のサイズを小さくでき、回路全体
の効率を上げることができるという効果がある。

【０１０１】請求項８の発明は、請求項２乃至７いづれ
かの発明において、前記同期整流要素を複数有する非接
触電力伝送装置において、先に導通し整流を終了しつつ
ある前記第１の同期整流要素を流れる電流値と、次の整
流のために導通を行うべき前記第２の同期整流要素のダ
イオードに流れ始める電流値とが相等しくなる時刻に、
前記第１の同期整流要素のスイッチング素子をオフにす
る駆動信号を出力する第１の駆動信号生成部と、前記第
２の同期整流要素のスイッチング素子をオンにする駆動
信号を出力する第２の駆動信号生成部とを有することを
特徴とし、２次側回路の整流損失を減らして、整流部の
放熱板のサイズを小さくでき、回路全体の効率を上げる
ことができるという効果がある。

【０１０２】請求項９の発明は、請求項８記載の発明に
おいて、前記第１及び第２の駆動信号生成部は、先に導
通し整流を終了しつつある第１の同期整流要素を流れる
電流値と、次の整流のために導通を行うべき第２の同期
整流要素のダイオードに流れ始める電流値とが相等しく
なる時刻における前記電流検知部の出力電圧と同じ電圧
である基準電圧と、前記電流検知部の検出信号とを比較
し、前記比較結果に基づいて前記同期整流要素のスイッ
チング素子の駆動信号を生成することを特徴とし、２次
側回路の整流損失を減らして、整流部の放熱板のサイズ
を小さくでき、回路全体の効率を上げることができると
いう効果がある。

【０１０３】請求項１０の発明は、請求項８記載の発明
において、前記第２の駆動信号生成部は、先に導通し整
流を終了しつつある第１の同期整流要素を流れる電流値
と、次の整流のために導通を行うべき第２の同期整流要
素のダイオードに流れ始める電流値とが相等しくなる時
刻に、前記第２の同期整流要素のスイッチング素子をオ
ンにできる電圧にまで増幅した駆動信号を出力すること
を特徴とし、２次側回路の整流損失を減らして、整流部
の放熱板のサイズを小さくでき、回路全体の効率を上げ
ることができるという効果がある。

【０１０４】請求項１１の発明は、請求項７記載の発明
において、前記整流部は前記同期整流要素を前記トラン
スの２次コイルに直列に１つ接続した半波整流部を構成
し、前記駆動信号生成部は前記電流検知回路の検出信号
と基準電圧とを比較して前記比較出力を前記同期整流要
素のスイッチング素子の駆動信号とする比較器からな
り、前記基準電圧は、前記同期整流要素のスイッチング
素子に前記スイッチング素子に並列に逆接続されたダイ
オードの順電流方向と同じ方向の電流が最大時間流れ且
つ前期同期整流要素のスイッチング素子に前記ダイオー
ドの順電流と逆方向の電流が流れない電圧であることを
特徴とし、２次側回路の整流損失を減らして、整流部の
放熱板のサイズを小さくでき、回路全体の効率を上げる
ことができるという効果がある。

【０１０５】請求項１２の発明は、請求項１、４、５、
６いづれか記載の発明において、前記整流部は前記同期
整流要素を前記トランスの２次コイルに直列に１つ接続
した半波整流部を構成し、前記駆動信号生成部は前記同
期整流要素のダイオードに順電流が流れ始める時刻に、
前記同期整流要素のスイッチング素子をオンにできる電
圧にまで増幅した駆動信号を出力する駆動信号生成部を
有することを特徴とし、２次側回路の整流損失を減らし
て、整流部の放熱板のサイズを小さくでき、回路全体の
効率を上げることができるという効果がある。

【０１０６】請求項１３の発明は、請求項１乃至１２い
づれか記載の発明において、前記インバータ部は、スイ
ッチング素子を有するハーフブリッジのインバータから
なり、前記スイッチング素子はゼロボルトスイッチング
を行うことを特徴とし、２次側回路の整流損失を減らし
て、整流部の放熱板のサイズを小さくでき、回路全体の
効率を上げることができるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施形態１、１２、１３の回路構成を
示す図である。

【図２】本発明の実施形態１のＦＥＴに流れる電流波形
を示す図である。

【図３】本発明の実施形態２の回路構成を示す図であ
る。

【図４】本発明の実施形態２の回路動作を示す図であ
る。

【図５】本発明の実施形態２のＦＥＴ素子のスイッチン
グ動作を示す図である。

【図６】本発明の実施形態２の回路構成を示す図であ
る。

【図７】本発明の実施形態３の回路構成を示す図であ
る。

【図８】本発明の実施形態３の回路構成を示す図であ
る。

【図９】本発明の実施形態４の回路構成を示す図であ
る。

【図１０】本発明の実施形態５の回路構成を示す図であ
る。

【図１１】本発明の実施形態６の回路構成を示す図であ
る。

【図１２】本発明の実施形態７、１１の回路構成を示す
図である。

【図１３】本発明の実施形態８、９、１０の回路構成を
示す図である。

【図１４】本発明の実施形態８のスイッチング動作を示
す図である。

【図１５】本発明の実施形態１０のスイッチング動作を
示す図である。

【図１６】本発明の実施形態１１のスイッチング動作を
示す図である。

【符号の説明】Ａ電源部Ｂインバータ部Ｃ１コンデンサＤ１寄生ダイオードＥ１駆動信号生成部Ｆ平滑部Ｇ１１次側回路Ｇ２２次側回路Ｈ１電流検知部Ｌ１１次コイルＬ２２次コイルＰ１ＦＥＴ素子Ｑ１ＦＥＴＴ１トランス

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5H006 CA02 CB01 CB07 CC01 DB03 DC02 HA09 5H730 BB25 BB26 CC01 DD04 DD21 EE02 EE03 EE13 FD31

Claims

【特許請求の範囲】

【請求項１】直流電源を供給する電源部と、前記直流
電源を高周波電源に変換するインバータ部と、前記イン
バータ部から高周波電力を供給される１次コイルと１次
コイルから受電した電力を出力する２次コイルとが分離
可能なトランスの前記１次コイルとで構成される１次側
回路と、前記２次コイルと、前記２次コイルに並列に接
続される負荷整合用コンデンサ及び前記２次コイルの出
力電圧を整流する整流部とで構成される２次側回路とを
有する非接触電力伝送装置において、スイッチング素子
及び前記スイッチング素子に並列に逆接続されたダイオ
ードとからなる同期整流要素を前記２次コイルに直列に
接続して構成された前記整流部と、前記同期整流要素に
流れる電流を検出する電流検知部と、前記電流検知部の
検出信号に基づいて前記同期整流要素のスイッチング素
子の駆動信号を生成する駆動信号生成部とからなること
を特徴とする非接触電力伝送装置。
【請求項２】前記トランスの２次コイルはセンタータ
ップを備え、前記整流部は、前記トランスの２次コイル
のセンタータップではない両出力端に直列に且つ互いに
逆方向に接続する第１及び第２の前記同期整流要素の前
記トランスの２次コイルに接続していない各他端同士を
接続して全波整流部を構成することを特徴とする請求項
１記載の非接触電力伝送装置。
【請求項３】一つの前記電流検知部の検出信号より前
記第１の同期整流要素のスイッチング素子の駆動信号を
生成し、前記第２の同期整流要素のスイッチング素子の
駆動信号は前記第１の同期整流要素のスイッチング素子
の駆動信号の反転信号とすることを特徴とする請求項２
記載の非接触電力伝送装置。
【請求項４】前記電流検知部は、前記同期整流要素に
直列に接続した電流検出用抵抗からなり、前記電流検出
用抵抗の両端に発生する電圧に基づいて前記駆動信号生
成部にて前記同期整流要素のスイッチング素子の駆動信
号を生成することを特徴とする請求項１乃至３いづれか
記載の非接触電力伝送装置。
【請求項５】前記電流検出用抵抗の抵抗値は、前記電
流検出用抵抗に流れる電流に対して発生する前記電流検
出用抵抗の両端の電圧が前記駆動信号生成部にて前記同
期整流要素のスイッチング素子を駆動できる電圧にまで
増幅できる最小の電圧になる抵抗値であることを特徴と
する請求項４記載の非接触電力伝送装置。
【請求項６】前記電流検知部は、前記同期整流要素に
直列に接続した１次コイル及び２次コイルとからなるカ
レントトランスと、前記カレントトランスの２次コイル
の両端に並列に接続した抵抗と、前記抵抗の両端間の電
圧を整流するために前記カレントトランスの２次コイル
に直列に接続した整流ダイオードとから構成され、前記
整流ダイオードから出力される前記電流検知部の出力に
基づいて駆動信号生成部にて前記同期整流要素のスイッ
チング素子の駆動信号を生成することを特徴とする請求
項１乃至３いづれか記載の非接触電力伝送装置。
【請求項７】前記駆動信号生成部は、前記電流検知部
の出力と基準電圧とを比較し、前記比較結果に基づいて
前記同期整流要素のスイッチング素子の駆動信号を生成
することを特徴とする請求項１乃至６いづれか記載の非
接触電力伝送装置。
【請求項８】前記同期整流要素を複数有する非接触電
力伝送装置において、先に導通し整流を終了しつつある
前記第１の同期整流要素を流れる電流値と、次の整流の
ために導通を行うべき前記第２の同期整流要素のダイオ
ードに流れ始める電流値とが相等しくなる時刻に、前記
第１の同期整流要素のスイッチング素子をオフにする駆
動信号を出力する第１の駆動信号生成部と、前記第２の
同期整流要素のスイッチング素子をオンにする駆動信号
を出力する第２の駆動信号生成部とを有することを特徴
とする請求項２乃至７いづれか記載の非接触電力伝送装
置。
【請求項９】前記第１及び第２の駆動信号生成部は、
先に導通し整流を終了しつつある第１の同期整流要素を
流れる電流値と、次の整流のために導通を行うべき第２
の同期整流要素のダイオードに流れ始める電流値とが相
等しくなる時刻における前記電流検知部の出力電圧と同
じ電圧である基準電圧と、前記電流検知部の検出信号と
を比較し、前記比較結果に基づいて前記同期整流要素の
スイッチング素子の駆動信号を生成することを特徴とす
る請求項８記載の非接触電力伝送装置。
【請求項１０】前記第２の駆動信号生成部は、先に導
通し整流を終了しつつある第１の同期整流要素を流れる
電流値と、次の整流のために導通を行うべき第２の同期
整流要素のダイオードに流れ始める電流値とが相等しく
なる時刻に、前記第２の同期整流要素のスイッチング素
子をオンにできる電圧にまで増幅した駆動信号を出力す
ることを特徴とする請求項８記載の非接触電力伝送装
置。
【請求項１１】前記整流部は前記同期整流要素を前記
トランスの２次コイルに直列に１つ接続した半波整流部
を構成し、前記駆動信号生成部は前記電流検知回路の検
出信号と基準電圧とを比較して前記比較出力を前記同期
整流要素のスイッチング素子の駆動信号とする比較器か
らなり、前記基準電圧は、前記同期整流要素のスイッチ
ング素子に前記スイッチング素子に並列に逆接続された
ダイオードの順電流方向と同じ方向の電流が最大時間流
れ且つ前期同期整流要素のスイッチング素子に前記ダイ
オードの順電流と逆方向の電流が流れない電圧であるこ
とを特徴とする請求項７記載の非接触電力伝送装置。
【請求項１２】前記整流部は前記同期整流要素を前記
トランスの２次コイルに直列に１つ接続した半波整流部
を構成し、前記駆動信号生成部は前記同期整流要素のダ
イオードに順電流が流れ始める時刻に、前記同期整流要
素のスイッチング素子をオンにできる電圧にまで増幅し
た駆動信号を出力する駆動信号生成部を有することを特
徴とする請求項１，４，５，６いづれか記載の非接触電
力伝送装置。
【請求項１３】前記インバータ部は、スイッチング素
子を有するハーフブリッジのインバータからなり、前記
スイッチング素子はゼロボルトスイッチングを行うこと
を特徴とする請求項１乃至１２いづれか記載の非接触電
力伝送装置。