JP2003158873A

JP2003158873A - スイッチング電源装置

Info

Publication number: JP2003158873A
Application number: JP2001354031A
Authority: JP
Inventors: Masakazu Takagi; 雅和高木; Junichi Yamamoto; 純一山本; Toshiyuki Zaitsu; 俊行財津; Katsuhiko Shimizu; 克彦清水
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2001-11-20
Filing date: 2001-11-20
Publication date: 2003-05-30
Anticipated expiration: 2021-11-20
Also published as: JP3755815B2

Abstract

(57)【要約】【課題】自己ドライブ方式の２次整流回路の信頼性を
大幅に高めるとともに、低コストで、かつ高効率なスイ
ッチング電源を生成する。【解決手段】スイッチング電源装置１に設けられた駆
動回路５は、ハーフブリッジコンバータ３のスイッチン
グ素子９，１０の駆動制御する制御信号ＯＵＴ１，ＯＵ
Ｔ２を生成する。制御信号ＯＵＴ１，ＯＵＴ２はデュー
ティー比が固定であり、かつスイッチング素子９，１０
のデッドタイムを有する。デッドタイムは、該デットタ
イムと転流期間との和が、同期整流スイッチ素子１４，
１５の動作遅れ時間とほぼ同じ程度に設定されている。
これにより、同期整流スイッチ素子１４，１５の破損を
確実に防止するとともに、トランス１３の転流期間を最
適化することができ、安価で信頼性が高く、かつ効率が
高いスイッチング電源装置１を提供することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ハーフブリッジ回
路を有したスイッチング電源装置の電源生成技術に関す
るものである。

【０００２】

【従来の技術】コンピュータなどの電子システムには、
効率よく、かつ安定した電圧を供給するスイッチング電
源装置の１つとして、前段に降圧コンバータ、後段にハ
ーフブリッジコンバータを組み合わせた、いわゆる２ス
テージコンバータが提案されている。

【０００３】降圧コンバータは、入力電圧をある電圧レ
ベルまで降圧し、ハーフブリッジコンバータは、ハーフ
ブリッジ回路によって交流電圧に変換、絶縁し、その
後、整流平滑して直流電圧を生成する。

【０００４】整流平滑回路は、トランスの２次巻き線側
に接続された同期整流スイッチ素子によって構成された
自己ドライブ方式の同期整流回路、およびコンデンサや
インダクタなどから構成されている。

【０００５】この２ステージコンバータの技術として、
たとえば、ＩＥＥＥＡｐｐｌｉｅｄＰｏｗｅｒＥ
ｌｅｃｔｒｏｎｉｃｓＣｏｎｆｅｒｅｎｃｅ（ＡＰ
ＥＣ２００１），２００１におけるＰ．Ａｌｏｕ，Ｊ．
Ｏｌｉｖｅｒ，Ｊ．ＡＣｏｂｏｓ，Ｏ．Ｇａｒｃｉａ
およびＪ．Ｕｃｅｄａによる「Ｂｕｃｋ＋Ｈａｌｆｂｒ
ｉｇｅ（ｄ＝５０％）ＴｏｐｏｌｏｇｙＡｐｐｌｉｅ
ｄｔｏｖｅｒｙＬｏｗＶｏｌｔａｇｅＰｏｗｅ
ｒＣｏｎｖｅｒｔｓ」と題する文献に示されるよう
に、後段のハーフブリッジコンバータに設けられたメイ
ンスイッチ素子のデューティー比を５０％に固定し、前
段の降圧コンバータに設けられたスイッチング素子のデ
ューティー比を出力電圧に応じて可変するように制御し
たものが知られている。

【０００６】

【発明が解決しようとする課題】前述した２ステージコ
ンバータにおいては、通常、ハーフブリッジ回路に設け
られているトランスのリーケージインダクタンスによっ
て、該トランスの２次巻き線側の同期整流用スイッチ素
子に流れる電流に転流期間が生じ、その後、該同期整流
用スイッチ素子の両端に電圧が発生することになる。

【０００７】この同期整流用スイッチ素子の動作遅れ
（ターンオン／オフ期間）が、転流期間よりも長い場
合、同期整流用スイッチ素子が同時オンすることによっ
て貫通電流が流れてしまい、最悪の場合には、該同期整
流スイッチ素子の破損に至ってしまう恐れがある。

【０００８】特に、低オン抵抗の同期整流スイッチ素子
の場合、動作遅れ時間が長くなる傾向にあるので、この
現象が顕著となっている。

【０００９】この問題は、トランスを粗結合にすること
によって、リーケージインダクタンスを増やし、転流期
間を長くすることで対策できるが、同期整流スイッチ素
子がオン出来ない期間が増えて損失が増加するばかり
か、リーケージインダクタンスによる損失やスパイクノ
イズの増加などの悪影響が発生してしまう恐れがある。

【００１０】さらに、ハーフブリッジ回路に、同期整流
スイッチ素子の動作タイミングを制御するドライブタイ
ミング回路などを追加して、同期整流用スイッチ素子の
同時オンを防止することもできるが、この場合、部品点
数が増えることにより、スイッチング電源装置が大型化
し、コストも高くなってしまうという問題がある。

【００１１】そこで、本発明は、自己ドライブ方式の２
次整流回路の信頼性を大幅に高めるとともに、低コスト
で、かつ高効率な電源を生成することのできるスイッチ
ング電源装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】上記課題を解決するた
め、本発明に係るスイッチング電源装置は、トランスの
１次巻き線側に設けられて電源間に直列接続された第１
および第２のスイッチング素子、ならびに該トランスの
２次巻き線側に直列接続された第１および第２の同期整
流スイッチ素子を有するコンバータと、第１および第２
のスイッチング素子を動作制御し、第１および第２のス
イッチング素子がいずれも導通していないデッドタイム
期間を有した第１および第２の制御信号を生成する駆動
回路とを備えたことを特徴とする。

【００１３】このような発明によれば、第１および第２
の同期整流スイッチング素子の同時ＯＮを確実に防止で
きるとともに、トランスのリーケージインダクタンスに
よる転流期間を最適に制御できるので、低損失で、信頼
性が高く、かつ低コストのスイッチング電源装置を実現
することが可能になる。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照しつつさらに具体的に説明する。ここで、添付
図面において同一の部材には同一の符号を付しており、
また、重複した説明は省略されている。なお、発明の実
施の形態は、本発明が実施される特に有用な形態として
のものであり、本発明がその実施の形態に限定されるも
のではない。

【００１５】図１は、スイッチング電源装置の回路図、
図２は、図１のスイッチング電源装置における各部の電
圧／電流波形を示し、デッドタイム期間とトランスリー
ケージの転流期間との和が同期整流素子のスイッチ遅れ
時間と等しい場合のタイミングチャート、図３は、本発
明者が検討したスイッチング電源装置におけるトランス
リーケージの転流期間が同期整流素子のスイッチ遅れ時
間がよりも短い場合の各部の電圧／電流波形を示したタ
イミングチャート、図４は、本発明者が検討したスイッ
チング電源装置におけるトランスリーケージの転流期間
が同期整流素子のスイッチ遅れ時間よりも長い場合の各
部の電圧／電流波形を示したタイミングチャートであ
る。

【００１６】本実施の形態において、スイッチング電源
装置１は、降圧コンバータ（バックコンバータ）２、ハ
ーフブリッジコンバータ（コンバータ）３、制御回路
４、および駆動回路５から構成されている。

【００１７】降圧コンバータ２は、入力電圧Ｖｉｎをあ
る電圧レベルに降圧して出力する。この降圧コンバータ
２は、スイッチング回路６、ダイオード７、およびイン
ダクタ８から構成されている。

【００１８】ハーフブリッジコンバータ３は、降圧コン
バータ２が生成した電圧を一旦交流にし、絶縁、電圧変
換した後、整流してある電圧レベルの直流の出力電圧Ｖ
ｏｕｔを出力し、負荷Ｌに供給する。

【００１９】また、ハーフブリッジコンバータ３は、ス
イッチング素子９，１０、コンデンサ１１，１２，１
７、トランス１３、同期整流スイッチ素子１４，１５、
インダクタ１６から構成されている。

【００２０】スイッチング素子６，９，１０、および同
期整流スイッチ素子１４，１５は、たとえば、ＭＯＳ−
ＦＥＴなどのトランジスタからなり、スイッチング素子
６は、制御回路４によってＯＮ／ＯＦＦ動作が制御され
ており、スイッチング素子９，１０は、駆動回路５によ
ってＯＮ／ＯＦＦ動作が制御されている。

【００２１】スイッチング素子６の一方の接続部には、
入力電圧Ｖｉｎが入力されるように接続されており、該
スイッチング素子６の他方の接続部には、ダイオード７
のカソード、およびインダクタンス８の一方の接続部が
それぞれ接続されている。

【００２２】インダクタンス８の他方の接続部には、コ
ンデンサ１１の一方の接続部、およびスイッチング素子
（第１のスイッチング素子）９の一方の接続部がそれぞ
れ接続されている。

【００２３】このスイッチング素子９の他方の接続部に
は、トランス１３の１次巻き線側の一方の入力部、なら
びにスイッチング素子（第２のスイッチング素子）１０
の一方の接続部がそれぞれ接続されている。

【００２４】コンデンサ（第１のコンデンサ）１１の他
方の接続部には、トランス１３の１次巻き線側の他方の
入力部、およびコンデンサ（第２のコンデンサ）１２の
一方の接続部がそれぞれ接続されている。また、ダイオ
ード７のアノード、スイッチング素子１０の他方の接続
部、ならびにコンデンサ１２の他方の接続部には、基準
電位（ＧＮＤ）が接続されている。

【００２５】スイッチング素子６の制御端子（ゲート）
には、制御回路４から出力される制御信号が入力される
ように接続されており、スイッチング素子９，１０の制
御端子（ゲート）には、駆動回路５から出力される制御
信号（第１の制御信号）ＯＵＴ１、および制御信号（第
２の制御信号）ＯＵＴ２が入力されるようにそれぞれ接
続されている。

【００２６】トランス１３の２次巻き線側の一方の出力
部には、同期整流スイッチ素子（第１の同期整流スイッ
チ素子）１４の一方の接続部、および同期整流スイッチ
素子（第２の同期整流スイッチ素子）１５の制御端子
（ゲート）が接続されている。

【００２７】トランス１３の２次巻き線側のさらに一方
の出力部（センタタップ）には、インダクタ１６の一方
の接続部が接続されており、該トランス１３の２次巻き
線側の他方の出力部には、同期整流スイッチ素子１５の
一方の接続部、ならびに同期整流スイッチ素子１４の制
御端子（ゲート）が接続されている。同期整流スイッチ
素子１４の他方の接続部には、同期整流スイッチ素子１
５の他方の接続部が接続されている。

【００２８】このハーフブリッジコンバータ３におい
て、スイッチング素子９，１０、およびコンデンサ１
１，１２によってハーフブリッジ回路が構成されてお
り、同期整流スイッチ素子１４，１５、インダクタンス
１６、コンデンサ１７によってセンタタップ方式の出力
整流回路が構成されている。

【００２９】また、同期整流スイッチ素子１４，１５
は、トランス１３の２次巻き線側に発生する電圧を用い
て同期整流を行う自己ドライブ方式の同期整流型整流回
路となっている。

【００３０】インダクタ１６の他方の接続部には、コン
デンサ１７の一方の接続部が接続されており、該コンデ
ンサ１７の他方の接続部には、同期整流スイッチ素子１
５の他方の接続部が接続されている。これらインダクタ
１６、およびコンデンサ１７は、平滑用として用いられ
ている。

【００３１】そして、インダクタ１６の他方の接続部、
およびコンデンサ１７の他方の接続部がスイッチング電
源装置１の出力部となり、負荷Ｌに供給する出力電圧Ｖ
ｏｕｔが出力される。

【００３２】制御回路４は、ハーフブリッジコンバータ
３から出力される出力電圧Ｖｏｕｔを検出し、その検出
結果に基づいて降圧コンバータ２のスイッチング素子６
に出力する制御信号のデューティー比を可変させて出力
電圧Ｖｏｕｔが最適となるように制御する。

【００３３】駆動回路５は、ハーフブリッジコンバータ
３に設けられたスイッチング素子９，１０の制御端子に
制御信号ＯＵＴ１，ＯＵＴ２をそれぞれ出力し、スイッ
チング素子９，１０のＯＮ／ＯＦＦ動作の制御を司る。
この駆動回路５から出力される制御信号ＯＵＴ１，ＯＵ
Ｔ２のデューティーは固定となっており、スイッチング
素子９，１０にそれぞれデッドタイムを有するように駆
動する。

【００３４】次に、本実施の形態によるスイッチング電
源装置１に設けられた駆動回路５の動作について、図
１、および図２の信号タイミングチャートを用いて説明
する。

【００３５】ここで、図２においては、上方から下方に
かけて、駆動回路５から出力される制御信号ＯＵＴ１、
駆動回路５から出力される制御信号ＯＵＴ２、同期整流
スイッチ素子１４の両接続部間の電圧Ｖ１、同期整流ス
イッチ素子１５の両接続部間の電圧Ｖ２、同期整流スイ
ッチ素子１４に流れる電流Ｉ１、ならびに同期整流スイ
ッチ素子１５に流れる電流Ｉ２の波形タイミングをそれ
ぞれ示している。

【００３６】駆動回路５から制御信号ＯＵＴ１が出力さ
れた際には、スイッチング素子９がＯＮとなるので、ト
ランス１３の２次巻き線側の電圧Ｖ１がＨｉレベルとな
り、同期整流スイッチ素子１５がＯＮとなって電流Ｉ２
が流れる。

【００３７】ここで、駆動回路５は、図２に示す時間ｔ
１のデッドタイムを含んだ制御信号ＯＵＴ１，ＯＵＴ２
がそれぞれ出力されるように予め設定されている。この
デッドタイムを含んだ制御信号ＯＵＴ１，ＯＵＴ２は、
ハードウェアによって生成するようにしてもよいし、あ
るいは、ソフトウェアによってソフト的に生成するよう
にしてもよい。

【００３８】また、図２において、時間ｔ２は同期整流
スイッチ素子１４，１５の動作遅れ時間であり、時間ｔ
３はトランス１３のトランスリーケージによる転流期間
を示したものである。図２は、同期整流スイッチ素子の
動作遅れ時間ｔ２と、デッドタイムｔ１と転流期間ｔ３
の和が等しい場合の例である。

【００３９】駆動回路５が生成する制御信号ＯＵＴ１，
ＯＵＴ２のデットタイムは、該デットタイムと転流期間
との和（時間ｔ１＋時間ｔ３）が、同期整流スイッチ素
子の動作遅れ時間（時間ｔ２）とほぼ同じか、あるいは
同期整流スイッチ素子の動作遅れ時間ｔ２よりもやや長
くなる程度に設定されている。

【００４０】デッドタイムは、デットタイムと転流期間
との和（時間ｔ１＋時間ｔ３）が、同期整流スイッチ素
子の動作遅れ時間（時間ｔ２）と同じとなる場合がスイ
ッチング電源の生成に最も効率のよい値であり、このと
きがデッドタイムの下限値となる。

【００４１】また、デットタイムの上限値、下限値につ
いては、次式によって規定される。

【００４２】条件１（下限値）ｔ２＝＜ｔ１＋ｔ３条件２（上限値）ｔ１×２＜Ｔ−ｔ３×２よって、条件１、および条件２より、デッドタイムの上
限値、下限値は、ｔ２−ｔ３＜＝ｔ１＜Ｔ／２−ｔ３と
なる。

【００４３】ここで、Ｔ（＝１／ｆ）は、スイッチング
周期（制御信号ＯＵＴ１の周期）とする。

【００４４】さらに、本発明者が検討した駆動回路の制
御信号ＯＵＴ１０，ＯＵＴ１１にデッドタイムを有して
いない場合について、図３、図４を用いて説明する。

【００４５】図３、図４においては、上方から下方にか
けて、スイッチング電源装置に設けられた駆動回路から
出力される制御信号ＯＵＴ１０、駆動回路５から出力さ
れる制御信号ＯＵＴ２０、同期整流スイッチ素子の両接
続部間の電圧Ｖ１０、同期整流スイッチ素子の両接続部
間の電圧Ｖ２０、同期整流スイッチ素子に流れる電流Ｉ
１０、ならびに同期整流スイッチ素子に流れる電流Ｉ２
０の波形タイミングをそれぞれ示している。

【００４６】駆動回路から出力される制御信号ＯＵＴ１
０，ＯＵＴ２０にデッドタイムがない場合、図３に示す
ように、整流同期スイッチ素子の動作遅れ時間が、トラ
ンスリーケージによる転流期間よりも長い場合には、整
流同期スイッチ素子が同時ＯＮしてしまい、貫通電流
（電流Ｉ１０，Ｉ２０のハッチング部分）が流れてしま
い、損失が大きくなるだけでなく、最悪の場合、該整流
同期スイッチ素子の破壊に至ってしまう恐れが生じる。

【００４７】また、この場合、同期整流スイッチ素子の
貫通電流を防ぐ為に、図４に示すように、トランスを粗
結合にし、リーケージによる転流期間を増やすことで対
策できるが、この転流期間が長くなれば、同期整流スイ
ッチ素子のボディダイオードに電流が流れる期間増えて
損失が増加し、また、該リーケージインダクタンスによ
る損失が大きくなってしまう。

【００４８】一方、本実施の形態で示したデッドタイム
を有する制御信号ＯＵＴ１，ＯＵＴ２を生成する駆動回
路５では、同期整流スイッチ素子１４，１５の破損を確
実に防止するとともに、トランス１３の転流期間を少な
くする、すなわち、リーケージインダクタンスを低減、
或いは最適化することができるので、スイッチング電源
装置１に自己ドライブ方式の整流回路を用いて高効率に
電源を供給することができる。

【００４９】それにより、本実施の形態によれば、スイ
ッチング素子９，１０にデッドタイム期間を設けたこと
により、低損失で信頼性が高く、かつ低コストのスイッ
チング電源装置１を提供することができる。

【００５０】また、本実施の形態では、スイッチング素
子９，１０をハードスイッチングするスイッチング電源
装置１について記載したが、たとえば、図５に示すよう
に、スイッチング素子９の他方の接続部とトランス１３
の一方の入力部との間にインダクタ１８を接続し、デッ
ドタイム期間を利用して、該スイッチング素子９，１０
をソフトスイッチングさせる構成としてもよい。

【００５１】それにより、より低損失で、かつ信頼性の
高いスイッチング電源装置を実現することができる。

【００５２】さらに、本実施の形態では、前段に降圧コ
ンバータを設けた構成としたが、前段に設けるコンバー
タは、降圧コンバータ以外でもよく、たとえば、昇圧コ
ンバータやその他のコンバータなどであってもよい。

【００５３】また、後段のコンバータにおいても、ハー
フブリッジコンバータ以外であってもよく、たとえばプ
ッシュプル方式やフルブリッジ方式などのコンバータな
ど、種々のコンバータを適用することができる。

【００５４】さらに、出力整流回路においても、センタ
タップ方式に限らず、カレントダブラー方式などの回路
方式であってもよい。

【００５５】

【発明の効果】以上の説明から明らかなように、本発明
によれば以下の効果を奏することができる。 (1).第１および第２の同期整流スイッチング素子の同時
ＯＮを確実に防止できるとともに、トランスのリーケー
ジインダクタンスを少なく、或いはそれによる転流期間
を最適に制御できるので、信頼性が高く、かつ低コスト
なスイッチング電源装置を提供することができる。 (2).これにより、低損失にスイッチング電源を生成する
ことがきるので、スイッチング電源装置を小型化するこ
とができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態によるスイッチング電源
装置の回路図である。

【図２】図１のスイッチング電源装置における各部の電
圧／電流波形を示したタイミングチャートであり、デッ
ドタイム期間とトランスリーケージによる転流期間が同
期整流素子のスイッチ遅れ時間と等しい場合である。

【図３】本発明者が検討したスイッチング電源装置にお
けるトランスリーケージによる転流期間が同期整流素子
のスイッチ遅れ時間よりも短い場合の各部の電圧／電流
波形を示したタイミングチャートである。

【図４】本発明者が検討したスイッチング電源装置にお
けるトランスリーケージによる転流期間を同期整流素子
のスイッチ遅れ時間よりも長くした場合の各部の電圧／
電流波形を示したタイミングチャートである。

【図５】本発明の他の実施の形態によるスイッチング電
源装置の回路図である。

【符号の説明】

１スイッチング電源装置２降圧コンバータ（バックコンバータ）３ハーフブリッジコンバータ４制御回路５駆動回路６スイッチング素子７ダイオード８インダクタ９スイッチング素子（第１のスイッチング素子）１０スイッチング素子（第２のスイッチング素子）１１コンデンサ（第１のコンデンサ）１２コンデンサ（第２のコンデンサ）１３トランス１４同期整流スイッチ素子（第１の同期整流スイッチ
素子）１５同期整流スイッチ素子（第２の同期整流スイッチ
素子）１６インダクタ１７コンデンサＯＵＴ１制御信号（第１の制御信号）ＯＵＴ２制御信号（第２の制御信号）

───────────────────────────────────────────────────── フロントページの続き (72)発明者財津俊行東京都中央区日本橋一丁目13番１号ティーディーケイ株式会社内 (72)発明者清水克彦東京都中央区日本橋一丁目13番１号ティーディーケイ株式会社内Ｆターム(参考） 5H730 AA14 AA20 AS19 BB26 BB57 CC25 CC28 DD26 EE08 EE13 EE59 FD01 FG01 XX05 XX41

Claims

【特許請求の範囲】

【請求項１】トランスの１次巻き線側に設けられて電
源間に直列接続された第１および第２のスイッチング素
子、ならびに前記トランスの２次巻き線側に直列接続さ
れた第１および第２の同期整流スイッチ素子を有するコ
ンバータと、前記第１および第２のスイッチング素子を動作制御し、
前記第１および第２のスイッチング素子がいずれも導通
していないデッドタイム期間を有した第１および第２の
制御信号を生成する駆動回路とを備えたことを特徴とす
るスイッチング電源装置。
【請求項２】前記駆動回路が生成する第１および第２
の制御信号のデッドタイムは、前記同期整流スイッチ素
子の動作遅れ時間から、前記トランスのトランスリーケ
ージによる転流期間を引いた期間以上であり、かつ前記
第１の制御信号の１／２周期から前記転流期間を引いた
時間よりも少ない期間であることを特徴とする請求項１
記載のスイッチング電源装置。
【請求項３】前記トランスにおける１次巻き線側の一
方の入力部に、前記デッドタイム期間に前記第１および
第２のスイッチング素子をソフトスイッチングさせるイ
ンダクタを設けたことを特徴とする請求項１または２記
載のスイッチング電源装置。
【請求項４】前記コンバータの前段に少なくとも１つ
のスイッチング素子を含む前段コンバータを備えたこと
を特徴とする請求項１〜３の何れか一項に記載のスイッ
チング電源装置。
【請求項５】請求項４に記載の構成で、コンバータを
固定デューティーとし、前記前段コンバータでパルス幅
制御を行うことを特徴とするスイッチング電源装置。
【請求項６】前記コンバータがハーフブリッジコンバ
ータであることを特徴とする請求項１〜５の何れか一項
に記載のスイッチング電源装置。
【請求項７】前記ハーフブリッジコンバータは、前記トランスの１次巻き線側に設けられ、電源間に直列
接続された第１および第２のコンデンサ、ならびに前記
電源間に直列接続された第１および第２のスイッチング
素子を有するハーフブリッジ回路と、前記トランスの２次巻き線側に直列接続された第１およ
び第２の同期整流スイッチ素子からなる自己ドライブ方
式の同期整流型整流回路とを備えたことを特徴とする請
求項６記載のスイッチング電源装置。