JP3755815B2

JP3755815B2 - スイッチング電源装置

Info

Publication number: JP3755815B2
Application number: JP2001354031A
Authority: JP
Inventors: 雅和高木; 純一山本; 俊行財津; 克彦清水
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2001-11-20
Filing date: 2001-11-20
Publication date: 2006-03-15
Anticipated expiration: 2021-11-20
Also published as: JP2003158873A

Description

【０００１】
【発明の属する技術分野】
本発明は、ハーフブリッジ回路を有したスイッチング電源装置の電源生成技術に関するものである。
【０００２】
【従来の技術】
コンピュータなどの電子システムには、効率よく、かつ安定した電圧を供給するスイッチング電源装置の１つとして、前段に降圧コンバータ、後段にハーフブリッジコンバータを組み合わせた、いわゆる２ステージコンバータが提案されている。
【０００３】
降圧コンバータは、入力電圧をある電圧レベルまで降圧し、ハーフブリッジコンバータは、ハーフブリッジ回路によって交流電圧に変換、絶縁し、その後、整流平滑して直流電圧を生成する。
【０００４】
整流平滑回路は、トランスの２次巻き線側に接続された同期整流スイッチ素子によって構成された自己ドライブ方式の同期整流回路、およびコンデンサやインダクタなどから構成されている。
【０００５】
この２ステージコンバータの技術として、たとえば、ＩＥＥＥＡｐｐｌｉｅｄＰｏｗｅｒＥｌｅｃｔｒｏｎｉｃｓＣｏｎｆｅｒｅｎｃｅ（ＡＰＥＣ２００１），２００１におけるＰ．Ａｌｏｕ，Ｊ．Ｏｌｉｖｅｒ，Ｊ．ＡＣｏｂｏｓ，Ｏ．ＧａｒｃｉａおよびＪ．Ｕｃｅｄａによる「Ｂｕｃｋ＋Ｈａｌｆｂｒｉｇｅ（ｄ＝５０％）ＴｏｐｏｌｏｇｙＡｐｐｌｉｅｄｔｏｖｅｒｙＬｏｗＶｏｌｔａｇｅＰｏｗｅｒＣｏｎｖｅｒｔｓ」と題する文献に示されるように、後段のハーフブリッジコンバータに設けられたメインスイッチ素子のデューティー比を５０％に固定し、前段の降圧コンバータに設けられたスイッチング素子のデューティー比を出力電圧に応じて可変するように制御したものが知られている。
【０００６】
【発明が解決しようとする課題】
前述した２ステージコンバータにおいては、通常、ハーフブリッジ回路に設けられているトランスのリーケージインダクタンスによって、該トランスの２次巻き線側の同期整流用スイッチ素子に流れる電流に転流期間が生じ、その後、該同期整流用スイッチ素子の両端に電圧が発生することになる。
【０００７】
この同期整流用スイッチ素子の動作遅れ（ターンオン／オフ期間）が、転流期間よりも長い場合、同期整流用スイッチ素子が同時オンすることによって貫通電流が流れてしまい、最悪の場合には、該同期整流スイッチ素子の破損に至ってしまう恐れがある。
【０００８】
特に、低オン抵抗の同期整流スイッチ素子の場合、動作遅れ時間が長くなる傾向にあるので、この現象が顕著となっている。
【０００９】
この問題は、トランスを粗結合にすることによって、リーケージインダクタンスを増やし、転流期間を長くすることで対策できるが、同期整流スイッチ素子がオン出来ない期間が増えて損失が増加するばかりか、リーケージインダクタンスによる損失やスパイクノイズの増加などの悪影響が発生してしまう恐れがある。
【００１０】
さらに、ハーフブリッジ回路に、同期整流スイッチ素子の動作タイミングを制御するドライブタイミング回路などを追加して、同期整流用スイッチ素子の同時オンを防止することもできるが、この場合、部品点数が増えることにより、スイッチング電源装置が大型化し、コストも高くなってしまうという問題がある。
【００１１】
そこで、本発明は、自己ドライブ方式の２次整流回路の信頼性を大幅に高めるとともに、低コストで、かつ高効率な電源を生成することのできるスイッチング電源装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するため、本発明に係るスイッチング電源装置は、トランスの１次巻き線側に設けられて電源間に直列接続された第１および第２のスイッチング素子、ならびに該トランスの２次巻き線側に直列接続された第１および第２の同期整流スイッチ素子を有するコンバータと、第１および第２のスイッチング素子を動作制御し、第１および第２のスイッチング素子がいずれも導通していないデッドタイム期間を有した第１および第２の制御信号を生成する駆動回路とを備え、駆動回路が生成する第１および第２の制御信号のデッドタイムが、同期整流スイッチ素子の動作遅れ時間から、トランスのトランスリーケージによる転流期間を引いた期間以上であり、かつ第１の制御信号の１／２周期から転流期間を引いた時間よりも少ない期間であることを特徴とする。
【００１３】
このような発明によれば、第１および第２の同期整流スイッチング素子の同時ＯＮを確実に防止できるとともに、トランスのリーケージインダクタンスによる転流期間を最適に制御できるので、低損失で、信頼性が高く、かつ低コストのスイッチング電源装置を実現することが可能になる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照しつつさらに具体的に説明する。ここで、添付図面において同一の部材には同一の符号を付しており、また、重複した説明は省略されている。なお、発明の実施の形態は、本発明が実施される特に有用な形態としてのものであり、本発明がその実施の形態に限定されるものではない。
【００１５】
図１は、スイッチング電源装置の回路図、図２は、図１のスイッチング電源装置における各部の電圧／電流波形を示し、デッドタイム期間とトランスリーケージの転流期間との和が同期整流素子のスイッチ遅れ時間と等しい場合のタイミングチャート、図３は、本発明者が検討したスイッチング電源装置におけるトランスリーケージの転流期間が同期整流素子のスイッチ遅れ時間がよりも短い場合の各部の電圧／電流波形を示したタイミングチャート、図４は、本発明者が検討したスイッチング電源装置におけるトランスリーケージの転流期間が同期整流素子のスイッチ遅れ時間よりも長い場合の各部の電圧／電流波形を示したタイミングチャートである。
【００１６】
本実施の形態において、スイッチング電源装置１は、降圧コンバータ（バックコンバータ）２、ハーフブリッジコンバータ（コンバータ）３、制御回路４、および駆動回路５から構成されている。
【００１７】
降圧コンバータ２は、入力電圧Ｖｉｎをある電圧レベルに降圧して出力する。この降圧コンバータ２は、スイッチング回路６、ダイオード７、およびインダクタ８から構成されている。
【００１８】
ハーフブリッジコンバータ３は、降圧コンバータ２が生成した電圧を一旦交流にし、絶縁、電圧変換した後、整流してある電圧レベルの直流の出力電圧Ｖｏｕｔを出力し、負荷Ｌに供給する。
【００１９】
また、ハーフブリッジコンバータ３は、スイッチング素子９，１０、コンデンサ１１，１２，１７、トランス１３、同期整流スイッチ素子１４，１５、インダクタ１６から構成されている。
【００２０】
スイッチング素子６，９，１０、および同期整流スイッチ素子１４，１５は、たとえば、ＭＯＳ−ＦＥＴなどのトランジスタからなり、スイッチング素子６は、制御回路４によってＯＮ／ＯＦＦ動作が制御されており、スイッチング素子９，１０は、駆動回路５によってＯＮ／ＯＦＦ動作が制御されている。
【００２１】
スイッチング素子６の一方の接続部には、入力電圧Ｖｉｎが入力されるように接続されており、該スイッチング素子６の他方の接続部には、ダイオード７のカソード、およびインダクタンス８の一方の接続部がそれぞれ接続されている。
【００２２】
インダクタンス８の他方の接続部には、コンデンサ１１の一方の接続部、およびスイッチング素子（第１のスイッチング素子）９の一方の接続部がそれぞれ接続されている。
【００２３】
このスイッチング素子９の他方の接続部には、トランス１３の１次巻き線側の一方の入力部、ならびにスイッチング素子（第２のスイッチング素子）１０の一方の接続部がそれぞれ接続されている。
【００２４】
コンデンサ（第１のコンデンサ）１１の他方の接続部には、トランス１３の１次巻き線側の他方の入力部、およびコンデンサ（第２のコンデンサ）１２の一方の接続部がそれぞれ接続されている。また、ダイオード７のアノード、スイッチング素子１０の他方の接続部、ならびにコンデンサ１２の他方の接続部には、基準電位（ＧＮＤ）が接続されている。
【００２５】
スイッチング素子６の制御端子（ゲート）には、制御回路４から出力される制御信号が入力されるように接続されており、スイッチング素子９，１０の制御端子（ゲート）には、駆動回路５から出力される制御信号（第１の制御信号）ＯＵＴ１、および制御信号（第２の制御信号）ＯＵＴ２が入力されるようにそれぞれ接続されている。
【００２６】
トランス１３の２次巻き線側の一方の出力部には、同期整流スイッチ素子（第１の同期整流スイッチ素子）１４の一方の接続部、および同期整流スイッチ素子（第２の同期整流スイッチ素子）１５の制御端子（ゲート）が接続されている。
【００２７】
トランス１３の２次巻き線側のさらに一方の出力部（センタタップ）には、インダクタ１６の一方の接続部が接続されており、該トランス１３の２次巻き線側の他方の出力部には、同期整流スイッチ素子１５の一方の接続部、ならびに同期整流スイッチ素子１４の制御端子（ゲート）が接続されている。同期整流スイッチ素子１４の他方の接続部には、同期整流スイッチ素子１５の他方の接続部が接続されている。
【００２８】
このハーフブリッジコンバータ３において、スイッチング素子９，１０、およびコンデンサ１１，１２によってハーフブリッジ回路が構成されており、同期整流スイッチ素子１４，１５、インダクタンス１６、コンデンサ１７によってセンタタップ方式の出力整流回路が構成されている。
【００２９】
また、同期整流スイッチ素子１４，１５は、トランス１３の２次巻き線側に発生する電圧を用いて同期整流を行う自己ドライブ方式の同期整流型整流回路となっている。
【００３０】
インダクタ１６の他方の接続部には、コンデンサ１７の一方の接続部が接続されており、該コンデンサ１７の他方の接続部には、同期整流スイッチ素子１５の他方の接続部が接続されている。これらインダクタ１６、およびコンデンサ１７は、平滑用として用いられている。
【００３１】
そして、インダクタ１６の他方の接続部、およびコンデンサ１７の他方の接続部がスイッチング電源装置１の出力部となり、負荷Ｌに供給する出力電圧Ｖｏｕｔが出力される。
【００３２】
制御回路４は、ハーフブリッジコンバータ３から出力される出力電圧Ｖｏｕｔを検出し、その検出結果に基づいて降圧コンバータ２のスイッチング素子６に出力する制御信号のデューティー比を可変させて出力電圧Ｖｏｕｔが最適となるように制御する。
【００３３】
駆動回路５は、ハーフブリッジコンバータ３に設けられたスイッチング素子９，１０の制御端子に制御信号ＯＵＴ１，ＯＵＴ２をそれぞれ出力し、スイッチング素子９，１０のＯＮ／ＯＦＦ動作の制御を司る。この駆動回路５から出力される制御信号ＯＵＴ１，ＯＵＴ２のデューティーは固定となっており、スイッチング素子９，１０にそれぞれデッドタイムを有するように駆動する。
【００３４】
次に、本実施の形態によるスイッチング電源装置１に設けられた駆動回路５の動作について、図１、および図２の信号タイミングチャートを用いて説明する。
【００３５】
ここで、図２においては、上方から下方にかけて、駆動回路５から出力される制御信号ＯＵＴ１、駆動回路５から出力される制御信号ＯＵＴ２、同期整流スイッチ素子１４の両接続部間の電圧Ｖ１、同期整流スイッチ素子１５の両接続部間の電圧Ｖ２、同期整流スイッチ素子１４に流れる電流Ｉ１、ならびに同期整流スイッチ素子１５に流れる電流Ｉ２の波形タイミングをそれぞれ示している。
【００３６】
駆動回路５から制御信号ＯＵＴ１が出力された際には、スイッチング素子９がＯＮとなるので、トランス１３の２次巻き線側の電圧Ｖ１がＨｉレベルとなり、同期整流スイッチ素子１５がＯＮとなって電流Ｉ２が流れる。
【００３７】
ここで、駆動回路５は、図２に示す時間ｔ１のデッドタイムを含んだ制御信号ＯＵＴ１，ＯＵＴ２がそれぞれ出力されるように予め設定されている。このデッドタイムを含んだ制御信号ＯＵＴ１，ＯＵＴ２は、ハードウェアによって生成するようにしてもよいし、あるいは、ソフトウェアによってソフト的に生成するようにしてもよい。
【００３８】
また、図２において、時間ｔ２は同期整流スイッチ素子１４，１５の動作遅れ時間であり、時間ｔ３はトランス１３のトランスリーケージによる転流期間を示したものである。図２は、同期整流スイッチ素子の動作遅れ時間ｔ２と、デッドタイムｔ１と転流期間ｔ３の和が等しい場合の例である。
【００３９】
駆動回路５が生成する制御信号ＯＵＴ１，ＯＵＴ２のデットタイムは、該デットタイムと転流期間との和（時間ｔ１＋時間ｔ３）が、同期整流スイッチ素子の動作遅れ時間（時間ｔ２）とほぼ同じか、あるいは同期整流スイッチ素子の動作遅れ時間ｔ２よりもやや長くなる程度に設定されている。
【００４０】
デッドタイムは、デットタイムと転流期間との和（時間ｔ１＋時間ｔ３）が、同期整流スイッチ素子の動作遅れ時間（時間ｔ２）と同じとなる場合がスイッチング電源の生成に最も効率のよい値であり、このときがデッドタイムの下限値となる。
【００４１】
また、デットタイムの上限値、下限値については、次式によって規定される。
【００４２】
条件１（下限値）ｔ２＝＜ｔ１＋ｔ３
条件２（上限値）ｔ１×２＜Ｔ−ｔ３×２
よって、条件１、および条件２より、デッドタイムの上限値、下限値は、
ｔ２−ｔ３＜＝ｔ１＜Ｔ／２−ｔ３
となる。
【００４３】
ここで、Ｔ（＝１／ｆ）は、スイッチング周期（制御信号ＯＵＴ１の周期）とする。
【００４４】
さらに、本発明者が検討した駆動回路の制御信号ＯＵＴ１０，ＯＵＴ１１にデッドタイムを有していない場合について、図３、図４を用いて説明する。
【００４５】
図３、図４においては、上方から下方にかけて、スイッチング電源装置に設けられた駆動回路から出力される制御信号ＯＵＴ１０、駆動回路５から出力される制御信号ＯＵＴ２０、同期整流スイッチ素子の両接続部間の電圧Ｖ１０、同期整流スイッチ素子の両接続部間の電圧Ｖ２０、同期整流スイッチ素子に流れる電流Ｉ１０、ならびに同期整流スイッチ素子に流れる電流Ｉ２０の波形タイミングをそれぞれ示している。
【００４６】
駆動回路から出力される制御信号ＯＵＴ１０，ＯＵＴ２０にデッドタイムがない場合、図３に示すように、整流同期スイッチ素子の動作遅れ時間が、トランスリーケージによる転流期間よりも長い場合には、整流同期スイッチ素子が同時ＯＮしてしまい、貫通電流（電流Ｉ１０，Ｉ２０のハッチング部分）が流れてしまい、損失が大きくなるだけでなく、最悪の場合、該整流同期スイッチ素子の破壊に至ってしまう恐れが生じる。
【００４７】
また、この場合、同期整流スイッチ素子の貫通電流を防ぐ為に、図４に示すように、トランスを粗結合にし、リーケージによる転流期間を増やすことで対策できるが、この転流期間が長くなれば、同期整流スイッチ素子のボディダイオードに電流が流れる期間増えて損失が増加し、また、該リーケージインダクタンスによる損失が大きくなってしまう。
【００４８】
一方、本実施の形態で示したデッドタイムを有する制御信号ＯＵＴ１，ＯＵＴ２を生成する駆動回路５では、同期整流スイッチ素子１４，１５の破損を確実に防止するとともに、トランス１３の転流期間を少なくする、すなわち、リーケージインダクタンスを低減、或いは最適化することができるので、スイッチング電源装置１に自己ドライブ方式の整流回路を用いて高効率に電源を供給することができる。
【００４９】
それにより、本実施の形態によれば、スイッチング素子９，１０にデッドタイム期間を設けたことにより、低損失で信頼性が高く、かつ低コストのスイッチング電源装置１を提供することができる。
【００５０】
また、本実施の形態では、スイッチング素子９，１０をハードスイッチングするスイッチング電源装置１について記載したが、たとえば、図５に示すように、スイッチング素子９の他方の接続部とトランス１３の一方の入力部との間にインダクタ１８を接続し、デッドタイム期間を利用して、該スイッチング素子９，１０をソフトスイッチングさせる構成としてもよい。
【００５１】
それにより、より低損失で、かつ信頼性の高いスイッチング電源装置を実現することができる。
【００５２】
さらに、本実施の形態では、前段に降圧コンバータを設けた構成としたが、前段に設けるコンバータは、降圧コンバータ以外でもよく、たとえば、昇圧コンバータやその他のコンバータなどであってもよい。
【００５３】
また、後段のコンバータにおいても、ハーフブリッジコンバータ以外であってもよく、たとえばプッシュプル方式やフルブリッジ方式などのコンバータなど、種々のコンバータを適用することができる。
【００５４】
さらに、出力整流回路においても、センタタップ方式に限らず、カレントダブラー方式などの回路方式であってもよい。
【００５５】
【発明の効果】
以上の説明から明らかなように、本発明によれば以下の効果を奏することができる。
(1).第１および第２の同期整流スイッチング素子の同時ＯＮを確実に防止できるとともに、トランスのリーケージインダクタンスを少なく、或いはそれによる転流期間を最適に制御できるので、信頼性が高く、かつ低コストなスイッチング電源装置を提供することができる。
(2).これにより、低損失にスイッチング電源を生成することがきるので、スイッチング電源装置を小型化することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるスイッチング電源装置の回路図である。
【図２】図１のスイッチング電源装置における各部の電圧／電流波形を示したタイミングチャートであり、デッドタイム期間とトランスリーケージによる転流期間が同期整流素子のスイッチ遅れ時間と等しい場合である。
【図３】本発明者が検討したスイッチング電源装置におけるトランスリーケージによる転流期間が同期整流素子のスイッチ遅れ時間よりも短い場合の各部の電圧／電流波形を示したタイミングチャートである。
【図４】本発明者が検討したスイッチング電源装置におけるトランスリーケージによる転流期間を同期整流素子のスイッチ遅れ時間よりも長くした場合の各部の電圧／電流波形を示したタイミングチャートである。
【図５】本発明の他の実施の形態によるスイッチング電源装置の回路図である。
【符号の説明】
１スイッチング電源装置
２降圧コンバータ（バックコンバータ）
３ハーフブリッジコンバータ
４制御回路
５駆動回路
６スイッチング素子
７ダイオード
８インダクタ
９スイッチング素子（第１のスイッチング素子）
１０スイッチング素子（第２のスイッチング素子）
１１コンデンサ（第１のコンデンサ）
１２コンデンサ（第２のコンデンサ）
１３トランス
１４同期整流スイッチ素子（第１の同期整流スイッチ素子）
１５同期整流スイッチ素子（第２の同期整流スイッチ素子）
１６インダクタ
１７コンデンサ
ＯＵＴ１制御信号（第１の制御信号）
ＯＵＴ２制御信号（第２の制御信号）

Claims

トランスの１次巻き線側に設けられて電源間に直列接続された第１および第２のスイッチング素子、ならびに前記トランスの２次巻き線側に直列接続された第１および第２の同期整流スイッチ素子を有するコンバータと、
前記第１および第２のスイッチング素子を動作制御し、前記第１および第２のスイッチング素子がいずれも導通していないデッドタイム期間を有した第１および第２の制御信号を生成する駆動回路とを備え、
前記駆動回路が生成する第１および第２の制御信号のデッドタイムは、前記同期整流スイッチ素子の動作遅れ時間から、前記トランスのトランスリーケージによる転流期間を引いた期間以上であり、かつ前記第１の制御信号の１／２周期から前記転流期間を引いた時間よりも少ない期間である、
ことを特徴とするスイッチング電源装置。
前記トランスにおける１次巻き線側の一方の入力部に、前記デッドタイム期間に前記第１および第２のスイッチング素子をソフトスイッチングさせるインダクタを設けたことを特徴とする請求項１記載のスイッチング電源装置。
前記コンバータの前段に少なくとも１つのスイッチング素子を含む前段コンバータを備えたことを特徴とする請求項１または２記載のスイッチング電源装置。
請求項３に記載の構成で、コンバータを固定デューティーとし、前記前段コンバータでパルス幅制御を行うことを特徴とするスイッチング電源装置。
前記コンバータがハーフブリッジコンバータであることを特徴とする請求項１〜４の何れか一項に記載のスイッチング電源装置。
前記ハーフブリッジコンバータは、
前記トランスの１次巻き線側に設けられ、電源間に直列接続された第１および第２のコンデンサ、ならびに前記電源間に直列接続された第１および第２のスイッチング素子を有するハーフブリッジ回路と、
前記トランスの２次巻き線側に直列接続された第１および第２の同期整流スイッチ素子からなる自己ドライブ方式の同期整流型整流回路とを備えたことを特徴とする請求項５記載のスイッチング電源装置。