JP2010041796A

JP2010041796A - スイッチング電源装置

Info

Publication number: JP2010041796A
Application number: JP2008200705A
Authority: JP
Inventors: Katsuya Inagaki; 克哉稲垣; Isamu Aoki; 勇青木; Shigeji Yamashita; 茂治山下
Original assignee: Fujitsu Telecom Networks Ltd
Current assignee: Fujitsu Telecom Networks Ltd
Priority date: 2008-08-04
Filing date: 2008-08-04
Publication date: 2010-02-18

Abstract

【課題】本発明は、短絡等による過電流が生じたとしても、回路規模を大きくすることなく確度高く回路破損を防止することができる技術を提供することを目的とする。
【解決手段】本発明は、所定の周期でスイッチングすることにより直流電源からの入力を制御する主スイッチを直流電源からの入力側に有するチョッパー回路と、トランスの一次巻き線側に設けられチョッパー回路からの入力を制御する複数のスイッチング素子を有するＤＣ−ＤＣコンバータと、直流電源と主スイッチとの間に設けられ直流電源と主スイッチとの間を流れる電流値が閾値を超えた場合に主スイッチをオフすることによりチョッパー回路およびＤＣ−ＤＣコンバータを保護する保護回路とを備える。
【選択図】図１

Description

本発明は、短絡等による回路破損を防止することができるスイッチング電源装置に関する。

従来、コンピュータ等の電子機器の電源装置として、フルブリッジ回路やハーフブリッジ回路等を備えたスイッチング電源装置が使用されている（例えば、特許文献１）。そうしたスイッチング電源装置における短絡等に伴う過電流による回路破損を回避するために、様々な技術が開発されている。

例えば、特許文献１では、ハーフブリッジコンバータの２つのスイッチング素子のオンオフのタイミングを、互いにオン状態にならないようにデッドタイム等を調節することにより、貫通電流によるスイッチング素子の破損やトランスのリーケージインダクタンスによる損失等を防止する技術を開示している。
特許第３７５５８１５号

しかしながら、特許文献１のような従来技術のスイッチング電源装置では、スイッチング素子が故障等によって短絡した場合には、貫通電流（過電流）による発煙や発火、或いは入力電圧が低下することによって他の回路へ影響を及ぼしてしまうという問題がある。

上記従来技術が有する問題に鑑み、本発明の目的は、短絡等による過電流が生じたとしても、回路規模を大きくすることなく確度高く回路破損を防止することができる技術を提供することにある。

上記課題を解決するために、本発明のスイッチング電源装置は、所定の周期でスイッチングすることにより直流電源からの入力を制御する主スイッチを直流電源からの入力側に有するチョッパー回路と、トランスの一次巻き線側に設けられチョッパー回路からの入力を制御する複数のスイッチング素子を有するＤＣ−ＤＣコンバータと、直流電源と主スイッチとの間に設けられ直流電源と主スイッチとの間を流れる電流値が閾値を超えた場合に主スイッチをオフすることによりチョッパー回路およびＤＣ−ＤＣコンバータを保護する保護回路とを備える。

また、この発明において、保護回路は、抵抗素子、ホール素子または電流変成器を介して電流値を測定する測定部をさらに備える。

また、この発明において、複数のスイッチング素子は、フルブリッジ回路またはハーフブリッジ回路を構成するように配置される。

また、この発明において、ＤＣ−ＤＣコンバータは、トランスの２次巻き線側にカレントダブラー回路をさらに備える。

また、この発明において、ＤＣ−ＤＣコンバータは、トランスの一次巻き線側がフォワードまたはフライバックである。

本発明によれば、短絡等による過電流が生じたとしても、回路規模を大きくすることなく確度高く回路破損を防止することができる。

図１は、本発明の一の実施形態に係るスイッチング電源装置の回路図である。

図１のスイッチング電源装置は、直流電源（不図示）からの入力電圧Ｖｉを受け付ける入力端子１ａ−１ｂ、チョッパー回路２、ＤＣ−ＤＣコンバータ３、保護回路４および出力端子５ａ−５ｂから構成される。なお、図１はスイッチング素子の主要部分のみを示す。例えば、図１において、入力端子１ａ−１ｂに接続される直流電源や出力端子５ａ−５ｂに接続される負荷等は省略されている。

チョッパー回路２は、主スイッチとして動作する電解効果トランジスタ（以下、ＦＥＴ）であるＦＥＴＱ１、ダーオードＤ１、インダクタＬ１およびコンデンサＣ１とから構成される。後述するように、チョッパー回路２のＦＥＴＱ１のゲート端子に、フィードバックされるＤＣ−ＤＣコンバータ３からの出力電圧Ｖｏのパルス波を、パルス幅変調器ＰＷＭが、そのパルス波の周期とパルス幅の比であるデューティー比に応じて信号を出力することにより、ＦＥＴＱ１はオンオフ動作を行う。

ＤＣ−ＤＣコンバータ３は、ＦＥＴＱ２〜Ｑ７、トランスＴ、インダクタＬ２、パルス幅変調器ＰＷＭおよびスイッチング制御部７から構成される。ＤＣ−ＤＣコンバータ３のトランスＴの一次巻き線側には、スイッチング素子である４つのＦＥＴＱ２〜Ｑ５がフルブリッジとして動作するように設置される。ＦＥＴＱ２〜Ｑ５の各々のゲート端子には、スイッチング制御部７からの制御信号が入力されることにより、ＦＥＴＱ２〜Ｑ５の各々は、スイッチング制御部７の指示に基づいてフルブリッジとしてオンオフ動作を行う。即ち、フルブリッジとして動作するために、スイッチング制御部７によってＦＥＴＱ２とＦＥＴＱ５、およびＦＥＴＱ３とＦＥＴＱ４とは互いに同じ動作をするように制御され、且つＦＥＴＱ２とＦＥＴＱ５とがオン状態の時には、ＦＥＴＱ３とＦＥＴＱ４とがオフ状態になるように、またはＦＥＴＱ２とＦＥＴＱ５とがオフ状態の時には、ＦＥＴＱ３とＦＥＴＱ４とがオン状態になるように制御される（図２）。ここで、図２の（ａ）と（ｂ）は、スイッチング制御部７からの制御信号の応じて、ＦＥＴＱ２およびＦＥＴＱ３のドレイン端子とソース端子間の電圧Ｑ２Ｖ_DSおよびＱ３Ｖ_DSの時間変化を示す。ＦＥＴＱ４の電圧Ｑ４Ｖ_DSおよびＦＥＴＱ５の電圧Ｑ５Ｖ_DSのそれぞれの時間変化は、ＦＥＴＱ３およびＦＥＴＱ２の場合と同じである。また、図２に示すように、ＦＥＴＱ２とＦＥＴＱ３、またはＦＥＴＱ４とＦＥＴＱ５とのオンオフ動作は、ＦＥＴＱ２とＦＥＴＱ３、またはＦＥＴＱ４とＦＥＴＱ５とが同時にオン状態、つまり短絡状態にならないように、本実施形態においてもデッドタイムを考慮して行うものとする。

一方、ＤＣ−ＤＣコンバータ３の二次巻き線側には、ＦＥＴＱ６、ＦＥＴＱ７、インダクタＬ２およびコンデンサＣ２が、センタタップ方式の整流回路になるように接続されている。ＦＥＴＱ６およびＦＥＴＱ７の各々のゲート端子は、スイッチング制御部７に接続され、スイッチング制御部７から出力される制御信号に応じて、ＦＥＴＱ６およびＦＥＴＱ７はオンオフ動作を行う、本実施形態では、ＦＥＴＱ６は、ＦＥＴＱ２およびＦＥＴＱ５と同じ動作を同期してするように制御され、ＦＥＴＱ７は、ＦＥＴＱ３およびＦＥＴＱ４と同じ動作を同期してするように制御される。そうしたＦＥＴＱ６とＦＥＴＱ７のオンオフ動作によって、二次巻き線側に発生する電圧に対して整流が行われ、出力端子５ａ−５ｂに接続される負荷（不図示）に出力電圧Ｖｏが出力される。

その出力電圧Ｖｏは、同時にパルス幅変調器ＰＷＭへもフィードバックされる。パルス幅変調器ＰＷＭは、出力電圧Ｖｏのパルス波の周期とパルス幅の比であるデューティー比調節して信号を出力することにより、出力電圧Ｖｏが最適になるように制御する。

保護回路４は、抵抗素子Ｒ１、増幅器ＡＭＰおよびラッチ停止回路６とから構成され、抵抗素子Ｒ１を流れる電流値を、増幅器ＡＭＰを介してラッチ停止回路６が監視する。ラッチ停止回路６は、測定する電流値があらかじめ設定された閾値を超えた場合、過電流等が流れスイッチング電源装置の回路が破損すると判断して、ＦＥＴＱ１のゲート端子に割り込みの制御信号を出力し、ＦＥＴＱ１をオフにする。これにより、チョッパー回路２、ＤＣ−ＤＣコンバータ３および負荷（不図示）が破損するのを防止する。なお、本実施形態において、あらかじめ設定される電流値の閾値は、スイッチング電源装置の使用される状況に応じて、任意に決めることができる。また、本実施形態における抵抗素子Ｒ１、増幅器ＡＭＰおよびラッチ停止回路６は、一般的な抵抗素子、増幅器およびラッチ回路をそれぞれ適宜選択して用いることができる。

次に、本実施形態に係るスイッチング電源装置の動作について、図２に示すタイミングチャートに基づいて説明する。

図２（ａ）〜（ｅ）は、電圧Ｑ２Ｖ_DS、電圧Ｑ３Ｖ_DS、ＦＥＴＱ１のドレイン端子に流れる電流Ｑ１Ｉ_D、ＦＥＴＱ１のゲート端子とソース端子間電圧Ｑ１Ｖ_GSおよびドレイン端子とソース端子間Ｑ１Ｖ_DSの時間変化を示す。なお、図２において、本実施形態では、上述したようにＦＥＴＱ２（ＦＥＴＱ５およびＦＥＴＱ６も同じ）とＦＥＴＱ３（ＦＥＴＱ４およびＦＥＴＱ７も同じ）とのオンオフ動作において、互いに同時にオン状態にならないようにデッドタイムが考慮されている。また、ＦＥＴＱ１のオンオフ動作は、出力電圧Ｖｏおよびデューティー比に基づいて決まる周期で出力するパルス幅変調器ＰＷＭの制御信号に応じて周期的に動作するに対し、ＦＥＴＱ２、ＦＥＴＱ３ないしＦＥＴＱ７のオンオフ動作は、スイッチング制御部７の制御信号に応じて周期的に動作する。したがって、本実施形態では、図２に示すように、ＦＥＴＱ１のオンオフ動作の周期とＦＥＴＱ２〜ＦＥＴＱ７のオンオフ動作の周期とは、互いに異なる。

パルス幅変調器ＰＷＭに応じてオンオフ動作するＦＥＴＱ１を介して、入力端子１ａ−１ｂに直流電源からの入力電圧Ｖｉが加えられる（図２（ｅ））。入力電圧Ｖｉは、図２（ａ）および（ｂ）に示すような、スイッチング制御部７の制御信号によるＦＥＴＱ２、ＦＥＴＱ３およびＦＥＴＱ４〜ＦＥＴＱ５のオンオフ動作により、トランスＴの一次巻き線側に向きが交互に入れ替わるようにして電圧が加えられる。それに伴って、トランスＴの二次巻き線側に電圧が発生する。ＦＥＴＱ６、ＦＥＴＱ７、インダクタＬ２およびコンデンサＣ２で構成されるセンタタップ方式の整流回路によって、二次巻き線側に発生した電圧に対して整流が行われ、出力端子５ａ−５ｂに接続される負荷（不図示）に出力電圧Ｖｏが出力される。

一方、出力電圧Ｖｏは、パルス幅変調器ＰＷＭへもフィードバックされる。パルス幅変調器ＰＷＭは、出力電圧Ｖｏの大きさに応じてＦＥＴＱ１に出力する制御信号のデューティー比を調節することにより、出力電圧Ｖｏが最適になるように制御する（図２（ｃ）〜（ｅ））。以上のような、整流動作は、保護回路４が抵抗素子Ｒ１に流れる電流値、つまり電流Ｑ１Ｉ_Dが、あらかじめ設定される閾値以下である限り継続される。

しかしながら、図２（ａ）および（ｂ）に示すように、スイッチング制御部７は、ＦＥＴＱ２〜ＦＥＴＱ７をオンオフ動作させるにあたり、デッドタイムを考慮して制御しているが、ノイズ等の何らかの理由により、例えば、ＦＥＴＱ２とＦＥＴＱ３とが同時にオン状態となり、短絡する場合がある。或いは、スイッチング電源装置を構成する、例えば、ＦＥＴＱ２が破損してしまいオン状態が維持されるようになり、ＦＥＴＱ３がオン状態になった時、短絡状態が生じる場合がある。

そこで、図２のタイムチャートに基づいて、例えば、図２（ａ）の（１）で示す位置において、ＦＥＴＱ２が故障した時の保護回路４の動作について、次に説明する。

ＦＥＴＱ２が破損してオン状態になると、ＦＥＴＱ３がオン状態になった時、短絡が生じる。その結果、保護回路４の抵抗素子Ｒ１には過電流であるラッシュ電流が流れる（図２（ｃ）の（２））。そのラッシュ電流が流れることにより、電流値が閾値を超えたことをラッチ停止回路６が検出する。ラッチ停止回路６は、ＦＥＴＱ１のゲート端子に対して割り込みの制御信号を出力して、ＦＥＴＱ１を強制的にオフにする。これにより、スイッチング電源装置のチョッパー回路２、ＤＣ−ＤＣコンバータ３および負荷（不図示）の破損を防止する。

このように本実施形態は、入力端子１ｂとＦＥＴＱ１との間に抵抗素子Ｒ１を配置して、ラッチ停止回路６で抵抗素子Ｒ１を流れる電流値を監視する保護回路４を設けることにより、スイッチング電源装置の回路規模を大きくすることなく且つ確度高く、短絡等による過電流の回路破損を防ぐことができる。
≪実施形態の補足事項≫
本実施形態では、保護回路４におけるラッチ停止回路６が電流値を測定するために、抵抗素子Ｒ１を用いて行ったが、本発明はこれに限定されず、ホール素子や電流変成器等の素子を用いて電流値を測定しても良い。

なお、本実施形態では、ＤＣ−ＤＣコンバータ３はＦＥＴＱ２〜Ｑ５によるフルブリッジ回路を有するＤＣ−ＤＣコンバータであったが、本発明はこれに限定されず、ハーフブリッジ回路を有するＤＣ−ＤＣコンバータに対しても適応可能である。

また、ＤＣ−ＤＣコンバータ３の一次巻き線側が、図３や図４に示すように、フォワードまたはフライバックであっても良い。なお、図３および図４の回路図において、同じ素子に付いては、図１と同じ符号を付加している。

また、本実施形態では、ＤＣ−ＤＣコンバータ３の二次巻き線側はセンタタップ方式の整流回路を構成していたが、本発明はこれに限定されない。例えば、図５に示すように、二次巻き線側がカレントダブラー方式の整流回路を有するＤＣ−ＤＣコンバータに対しても適応可能である。なお、図５の回路図において、同じ素子に付いては、図１と同じ符号を付加している。

なお、本発明は、その精神またはその主要な特徴から逸脱することなく他の様々な形で実施することができる。そのため、上述した実施形態はあらゆる点で単なる例示にすぎず、限定的に解釈されてはならない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内である。

本発明の一の実施形態に係るスイッチング電源装置の回路図本実施形態に係るスイッチング電源装置の各素子における電圧および電流の変化を示したタイムチャート本発明に係るスイッチング電源装置においてＤＣ−ＤＣコンバータ３がフォワードの場合の回路図本発明に係るスイッチング電源装置においてＤＣ−ＤＣコンバータ３がフライバックの場合の回路図本実施形態に係るスイッチング電源装置においてＤＣ−ＤＣコンバータ３の二次巻き線側がカレントダブラー方式である場合の回路図

符号の説明

１ａ−１ｂ入力端子、２チョッパー回路、３ＤＣ−ＤＣコンバータ、４保護回路、５ａ−５ｂ出力端子、６ラッチ停止回路、７スイッチング制御部、ＡＭＰ増幅器、Ｒ１抵抗素子、Ｃ１、Ｃ２コンデンサ、Ｄ１ダイオード、Ｌ１、Ｌ２インダクタ、Ｑ１〜Ｑ７ＦＥＴ、Ｔトランス

Claims

所定の周期でスイッチングすることにより直流電源からの入力を制御する主スイッチを前記直流電源からの入力側に有するチョッパー回路と、
トランスの一次巻き線側に設けられ前記チョッパー回路からの入力を制御する複数のスイッチング素子を有するＤＣ−ＤＣコンバータと、
前記直流電源と前記主スイッチとの間に設けられ前記直流電源と前記主スイッチとの間を流れる電流値が閾値を超えた場合に前記主スイッチをオフすることにより前記チョッパー回路および前記ＤＣ−ＤＣコンバータを保護する保護回路と
を備えることを特徴とするスイッチング電源装置。
請求項１に記載のスイッチング電源装置において、
前記保護回路は、
抵抗素子、ホール素子または電流変成器を介して前記電流値を測定する測定部をさらに備える
ことを特徴とするスイッチング電源装置。
請求項１または請求項２に記載のスイッチング電源装置において、
前記複数のスイッチング素子は、フルブリッジ回路またはハーフブリッジ回路を構成するように配置されることを特徴とするスイッチング電源装置。
請求項１ないし請求項３にいずれか１項に記載のスイッチング電源装置において、
前記ＤＣ−ＤＣコンバータは、前記トランスの２次巻き線側にカレントダブラー回路をさらに備える
ことを特徴とするスイッチング電源装置。
請求項１ないし請求項４のいずれか１項に記載のスイッチング電源装置において、
前記ＤＣ−ＤＣコンバータは、前記トランスの一次巻き線側がフォワードまたはフライバックであることを特徴とするスイッチング電源装置。