JP5416611B2 - 共振型コンバータ - Google Patents

Description

本発明は、共振型コンバータに関する。

従来より、スイッチング電源装置として、共振型コンバータが用いられている（例えば、特許文献１参照）。

［共振型コンバータ１００の構成］
図９は、従来例に係る共振型コンバータ１００の回路図である。共振型コンバータ１００は、トランスＴと、直流電源ＶＩＮと、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６と、インダクタＬｒと、キャパシタＣｒ、Ｃ１と、１次側制御部１１１および２次側制御部１１２と、を備える。この共振型コンバータ１００は、連続モードで動作することで、負荷Ｌｏａｄに直流電力を供給する。

まず、トランスＴの１次側の構成、すなわち共振型コンバータ１００の１次側回路の構成について説明する。トランスＴの１次側には、スイッチ素子Ｑ１〜Ｑ４によりフルブリッジ回路が設けられており、これらスイッチ素子Ｑ１〜Ｑ４は、トランスＴの１次巻線Ｔ１、インダクタＬｒ、およびキャパシタＣｒを直列接続した直列回路に対して、接続されている。具体的には、直流電源ＶＩＮの正極には、スイッチ素子Ｑ１のドレインと、スイッチ素子Ｑ３のドレインと、が接続され、直流電源ＶＩＮの負極には、スイッチ素子Ｑ２のソースと、スイッチ素子Ｑ４のソースと、が接続される。スイッチ素子Ｑ１〜Ｑ４のそれぞれのゲートには、１次側制御部１１１が接続される。スイッチ素子Ｑ１のソースと、スイッチ素子Ｑ２のドレインとは、互いに接続されており、これらの接続点には、共振回路を構成するインダクタＬｒおよびキャパシタＣｒを介して、トランスＴの１次巻線Ｔ１の一端が接続される。スイッチ素子Ｑ３のソースと、スイッチ素子Ｑ４のドレインとは、互いに接続されており、これらの接続点には、トランスＴの１次巻線Ｔ１の他端が接続される。

次に、トランスＴの２次側の構成、すなわち共振型コンバータ１００の２次側回路の構成について説明する。トランスＴの第１の２次巻線Ｔ２の一端には、スイッチ素子Ｑ６のドレインが接続される。トランスＴの第１の２次巻線Ｔ２の他端には、キャパシタＣ１の一方の電極と、負荷Ｌｏａｄの一端と、トランスＴの第２の２次巻線Ｔ３の一端と、が接続される。トランスＴの第２の２次巻線Ｔ３の他端には、スイッチ素子Ｑ５のドレインが接続される。スイッチ素子Ｑ５のソースと、スイッチ素子Ｑ６のソースとには、キャパシタＣ１の他方の電極と、負荷Ｌｏａｄの他端と、が接続される。スイッチ素子Ｑ５、Ｑ６のそれぞれのゲートには、２次側制御部１１２が接続される。

［共振型コンバータ１００の動作］
以上の構成を備える共振型コンバータ１００は、１次側制御部１１１により、スイッチ素子Ｑ１〜Ｑ４を制御する。具体的には、スイッチ素子Ｑ１〜Ｑ４のそれぞれに対応した駆動信号ＳＩＧ_Ｑ１、ＳＩＧ_Ｑ２、ＳＩＧ_Ｑ３、ＳＩＧ_Ｑ４を１次側制御部１１１から出力させ、これら駆動信号ＳＩＧ_Ｑ１〜ＳＩＧ_Ｑ４のそれぞれをスイッチ素子Ｑ１〜Ｑ４のそれぞれのゲートに供給する。そして、スイッチ素子Ｑ１、Ｑ４がオン状態でかつスイッチ素子Ｑ２、Ｑ３がオフ状態である期間と、スイッチ素子Ｑ１、Ｑ４がオフ状態でかつスイッチ素子Ｑ２、Ｑ３がオン状態である期間とを、デッドタイムを挟んで交互に設ける。これによれば、インダクタＬｒおよびキャパシタＣｒで構成される共振回路による共振電流が、トランスＴの１次巻線Ｔ１の一端から他端に流れたり、トランスＴの１次巻線Ｔ１の他端から一端に流れたりする。トランスＴの１次巻線Ｔ１に電流が流れると、トランスＴの第１の２次巻線Ｔ２および第２の２次巻線Ｔ３には、起電力が生じる。

また、共振型コンバータ１００は、２次側制御部１１２により、スイッチ素子Ｑ５、Ｑ６を制御する。具体的には、２次側制御部１１２により、まず、スイッチ素子Ｑ５、Ｑ６のそれぞれのドレイン電流を検出する。次に、検出結果に基づいて、スイッチ素子Ｑ５、Ｑ６のそれぞれのゲートに供給する駆動信号ＳＩＧ_Ｑ５、ＳＩＧ_Ｑ６を生成し、これら駆動信号ＳＩＧ_Ｑ５、ＳＩＧ_Ｑ６のそれぞれをスイッチ素子Ｑ５、Ｑ６のそれぞれのゲートに供給する。これによれば、トランスＴの第１の２次巻線Ｔ２および第２の２次巻線Ｔ３に生じた起電力は、スイッチ素子Ｑ５、Ｑ６により同期整流されることとなる。

スイッチ素子Ｑ５、Ｑ６により同期整流された起電力は、キャパシタＣ１で平滑化された後、負荷Ｌｏａｄの一端に供給される。

なお、共振型コンバータ１００は、スイッチ素子Ｑ１〜Ｑ４のスイッチング周波数が高くなるに従って、負荷Ｌｏａｄの一端に供給する電圧、すなわち出力電圧Ｖｏｕｔが低下する特性を有する。そこで、共振型コンバータ１００は、スイッチ素子Ｑ１〜Ｑ４のスイッチング周波数を制御することで、出力電圧Ｖｏｕｔを制御する。

特開２００６−２７１０９９号公報

図１０は、連続モードで動作する共振型コンバータ１００の理想的なタイミングチャートである。ＶＳＩＧ_Ｑ１、ＶＳＩＧ_Ｑ２、ＶＳＩＧ_Ｑ３、ＶＳＩＧ_Ｑ４、ＶＳＩＧ_Ｑ５、ＶＳＩＧ_Ｑ６のそれぞれは、スイッチ素子Ｑ１〜Ｑ６のそれぞれの駆動信号ＳＩＧ_Ｑ１〜ＳＩＧ_Ｑ６の電圧を示す。ＶＧＳ_Ｑ１、ＶＧＳ_Ｑ２、ＶＧＳ_Ｑ３、ＶＧＳ_Ｑ４、ＶＧＳ_Ｑ５、ＶＧＳ_Ｑ６のそれぞれは、スイッチ素子Ｑ１〜Ｑ６のそれぞれのゲート−ソース間電圧を示す。ＩＤ_Ｑ１、ＩＤ_Ｑ２、ＩＤ_Ｑ３、ＩＤ_Ｑ４、ＩＤ_Ｑ５、ＩＤ_Ｑ６のそれぞれは、スイッチ素子Ｑ１〜Ｑ６のそれぞれのドレイン電流を示す。Ｉｒは、トランスＴの１次巻線Ｔ１の一端から他端に流れる共振電流を示す。

なお、スイッチ素子Ｑ１のゲート−ソース間電圧ＶＧＳ_Ｑ１がＶＨの場合には、スイッチ素子Ｑ１がオン状態となり、スイッチ素子Ｑ１のゲート−ソース間電圧ＶＧＳ_Ｑ１がＶＬの場合には、スイッチ素子Ｑ１がオフ状態になるものとする。また、スイッチ素子Ｑ２〜Ｑ６のそれぞれについても、上述のスイッチ素子Ｑ１と同様に、ゲート−ソース間電圧に応じてオン状態になったりオフ状態になったりするものとする。

理想的な２次側制御部１１２は、例えば時刻ｔ６〜ｔ８までの期間のように、スイッチ素子Ｑ５のドレイン電流ＩＤ_Ｑ５が「０」より大きい期間でのみ、スイッチ素子Ｑ５のゲート−ソース間電圧ＶＧＳ_Ｑ５をＶＨにして、スイッチ素子Ｑ５をオン状態にする。また、例えば時刻ｔ４〜ｔ６までの期間のように、スイッチ素子Ｑ６のドレイン電流ＩＤ_Ｑ６が「０」より大きい期間でのみ、スイッチ素子Ｑ６のゲート−ソース間電圧ＶＧＳ_Ｑ６をＶＨにして、スイッチ素子Ｑ６をオン状態にする。すなわち、理想的な２次側制御部１１２は、スイッチ素子Ｑ５に電流が流れている期間にスイッチ素子Ｑ５をオン状態にし、スイッチ素子Ｑ６に電流が流れている期間にスイッチ素子Ｑ６をオン状態にする。

一方、図１１は、連続モードで動作する共振型コンバータ１００の実際のタイミングチャートである。

実際の２次側制御部１１２では、スイッチ素子Ｑ５、Ｑ６のそれぞれのドレイン電流ＩＤ_Ｑ５、ＩＤ_Ｑ６を検出する際に遅れが生じてしまうため、この検出結果に基づいて生成するスイッチ素子Ｑ５、Ｑ６のそれぞれの駆動信号ＳＩＧ_Ｑ５、ＳＩＧ_Ｑ６にも、上述の遅れに起因する遅れが生じてしまう。このため、スイッチ素子Ｑ５、Ｑ６のターンオンするタイミングと、ターンオフするタイミングと、が遅れてしまう。

これによれば、例えば時刻ｔ１５〜ｔ１６までの期間のように、スイッチ素子Ｑ６に電流が流れ始めたにもかかわらず、スイッチ素子Ｑ５がオン状態のままとなってしまったり、例えば時刻ｔ１８〜ｔ１９までの期間のように、スイッチ素子Ｑ５に電流が流れ始めたにもかかわらず、スイッチ素子Ｑ６がオン状態のままとなってしまったりする場合がある。このように、スイッチ素子Ｑ５、Ｑ６のうち、一方に電流が流れているにもかかわらず、他方がオン状態であると、共振型コンバータ１００の２次側回路が短絡状態となり、共振型コンバータ１００にかかるストレスが増大してしまう。

上述の課題を鑑み、本発明は、トランスの２次巻線に生じた電力を整流する２以上のスイッチ素子を備え、連続モードで動作する共振型コンバータにおいて、２次側回路が短絡状態となってしまうのを防止することを目的とする。

本発明は、上述の課題を解決するために、以下の事項を提案している。
（１）本発明は、トランスと、当該トランスの１次巻線に直列接続されたインダクタおよびキャパシタと、当該トランスの１次巻線、当該インダクタ、および当該キャパシタを直列接続した直列回路に対して接続された２以上の１次側スイッチ素子と、当該トランスの２次巻線に生じた電力を整流する２以上の２次側スイッチ素子と、を備える共振型コンバータであって、前記２以上の１次側スイッチ素子のそれぞれの制御端子に、１次側駆動信号を供給する１次側制御手段と、前記２以上の２次側スイッチ素子のそれぞれの制御端子に、２次側駆動信号を供給する２次側制御手段と、を備え、前記２次側制御手段は、前記２以上の２次側スイッチ素子のそれぞれに流れる電流を検出し、検出結果に基づいて検出信号を生成し、当該検出信号と前記１次側駆動信号との論理積を求め、前記２次側駆動信号とすることを特徴とする共振型コンバータを提案している。

この発明によれば、トランスと、トランスの１次巻線に直列接続されたインダクタおよびキャパシタと、トランスの１次巻線、インダクタ、およびキャパシタを直列接続した直列回路に対して接続された２以上の１次側スイッチ素子と、トランスの２次巻線に生じた電力を整流する２以上の２次側スイッチ素子と、を備える共振型コンバータに、１次側制御手段および２次側制御手段を設けた。そして、１次側制御手段により、２以上の１次側スイッチ素子のそれぞれの制御端子に、１次側駆動信号を供給することとした。また、２次側制御手段により、２以上の２次側スイッチ素子のそれぞれに流れる電流を検出し、検出結果に基づいて検出信号を生成し、検出信号と１次側駆動信号との論理積を求め、２次側駆動信号として２以上の２次側スイッチ素子のそれぞれの制御端子に供給することとした。

ここで、連続モードで動作する共振型コンバータでは、２次側スイッチ素子に流れる電流は、１次側スイッチ素子がターンオフするタイミングで急激に減少する。すなわち、２以上の２次側スイッチ素子のそれぞれに流れる電流を２次側制御手段により検出する際に遅れが生じたとしても、１次側駆動信号の終了エッジのタイミングと、２次側スイッチ素子に流れる電流が急激に減少するタイミングとは、略等しい。なお、１次側駆動信号の終了エッジとは、１次側スイッチ素子が正論理の場合には立ち下がりエッジのことであり、１次側スイッチ素子が負論理の場合には立ち上がりエッジのことである。

これによれば、連続モードで動作する共振型コンバータでは、検出信号と１次側駆動信号との論理積で求められる２次側駆動信号の終了エッジには、２以上の２次側スイッチ素子のそれぞれに流れる電流を２次側制御手段により検出する際に遅れが生じても、この遅れに起因する遅れが生じないこととなる。なお、２次側駆動信号の終了エッジとは、２次側スイッチ素子が正論理の場合には立ち下がりエッジのことであり、２次側スイッチ素子が負論理の場合には立ち上がりエッジのことである。

このため、２以上の２次側スイッチ素子のそれぞれに流れる電流を２次側制御手段により検出する際に遅れが生じても、これら２次側スイッチ素子のターンオフするタイミングが遅れるのを防止できるので、２以上の２次側スイッチ素子のうち、一方に電流が流れているにもかかわらず、他方がオン状態になってしまうのを防止できる。したがって、共振型コンバータの２次側回路が短絡状態となってしまうのを防止できる。

（２）本発明は、トランスと、当該トランスの１次巻線に直列接続されたインダクタおよびキャパシタと、当該トランスの１次巻線、当該インダクタ、および当該キャパシタを直列接続した直列回路に対して接続された２以上の１次側スイッチ素子と、当該トランスの２次巻線に生じた電力を整流する２以上の２次側スイッチ素子と、を備える共振型コンバータであって、前記２以上の１次側スイッチ素子のそれぞれの制御端子に供給する１次側駆動信号を出力する１次側制御手段と、前記１次側制御手段から出力された前記１次側駆動信号を、予め定められた時間だけ遅らせて、前記２以上の１次側スイッチ素子のそれぞれの制御端子に供給する遅延手段と、前記２以上の２次側スイッチ素子のそれぞれの制御端子に、２次側駆動信号を供給する２次側制御手段と、を備え、前記２次側制御手段は、前記２以上の２次側スイッチ素子のそれぞれに流れる電流を検出し、検出結果に基づいて検出信号を生成し、当該検出信号と、前記遅延手段に入力される前の前記１次側駆動信号と、の論理積を求め、前記２次側駆動信号とすることを特徴とする共振型コンバータを提案している。

この発明によれば、トランスと、トランスの１次巻線に直列接続されたインダクタおよびキャパシタと、トランスの１次巻線、インダクタ、およびキャパシタを直列接続した直列回路に対して接続された２以上の１次側スイッチ素子と、トランスの２次巻線に生じた電力を整流する２以上の２次側スイッチ素子と、を備える共振型コンバータに、１次側制御手段、遅延手段、および２次側制御手段を設けた。そして、１次側制御手段により、２以上の１次側スイッチ素子のそれぞれの制御端子に供給する１次側駆動信号を出力し、遅延手段により、１次側制御手段から出力された１次側駆動信号を、予め定められた時間だけ遅らせて、２以上の１次側スイッチ素子のそれぞれの制御端子に供給することとした。また、２次側制御手段により、２以上の２次側スイッチ素子のそれぞれに流れる電流を検出し、検出結果に基づいて検出信号を生成し、検出信号と、遅延手段に入力される前の１次側駆動信号と、の論理積を求め、２次側駆動信号として２以上の２次側スイッチ素子のそれぞれの制御端子に供給することとした。

ここで、連続モードで動作する共振型コンバータでは、上述のように、２以上の２次側スイッチ素子のそれぞれに流れる電流を２次側制御手段により検出する際に遅れが生じたとしても、１次側駆動信号の終了エッジのタイミングと、２次側スイッチ素子に流れる電流が急激に減少するタイミングとは、略等しい。このため、上述した効果と同様の効果を奏することができる。

また、２以上の１次側スイッチ素子には、遅延手段により予め定められた時間だけ遅らせた１次側駆動信号が供給されるため、これら１次側スイッチ素子の動作は、遅延手段が設けられていない場合と比べて、予め定められた時間だけ遅れることとなる。そして、２以上の２次側スイッチ素子に流れる電流は、１次側スイッチ素子の動作に応じて変化するため、これら２次側スイッチ素子に流れる電流も、予め定められた時間だけ遅れることとなる。これに対して、２次側制御手段で用いる１次側駆動信号は、遅延手段に入力される前の１次側駆動信号であるため、上述の予め定められた時間だけ遅れるということはない。

以上によれば、２次側制御手段で用いる１次側駆動信号の位相は、２次側スイッチ素子に流れる電流の位相と比べて、予め定められた時間の分だけ、相対的に進むこととなる。このため、検出信号と、位相の進んだ１次側駆動信号と、の論理積を求めることで得られる２次側駆動信号の終了エッジの位相は、予め定められた時間の分だけ、相対的に進むこととなる。

これによれば、２以上の２次側スイッチ素子を駆動させる際に遅延が生じても、上述の予め定められた時間を遅延時間以上に設定することで、これら２次側スイッチ素子のターンオフするタイミングが遅れるのを防止できるので、２以上の２次側スイッチ素子のうち、一方に電流が流れているにもかかわらず、他方がオン状態になってしまうのを防止できる。したがって、共振型コンバータの２次側回路が短絡状態となってしまうのを防止できる。

（３）本発明は、（２）の共振型コンバータについて、前記予め定められた時間は、前記２以上の２次側スイッチ素子を駆動させる際に発生する遅延時間に等しいことを特徴とする共振型コンバータを提案している。

この発明によれば、１次側制御手段から出力された１次側駆動信号を遅延手段により遅らせる時間を、２以上の２次側スイッチ素子を駆動させる際に発生する遅延時間に等しくすることとした。これによれば、上述した効果と同様の効果を奏することができる。

（４）本発明は、（１）〜（３）のいずれかの共振型コンバータについて、前記２以上の１次側スイッチ素子は、フルブリッジ回路を構成することを特徴とする共振型コンバータを提案している。

この発明によれば、２以上の１次側スイッチ素子により、フルブリッジ回路を構成することとした。このため、トランスの１次側にフルブリッジ回路が設けられた共振型コンバータであっても、上述した効果と同様の効果を奏することができる。

本発明によれば、トランスの２次巻線に生じた電力を整流する２以上のスイッチ素子を備え、連続モードで動作する共振型コンバータにおいて、２次側回路が短絡状態となってしまうのを防止できる。

本発明の第１実施形態に係る共振型コンバータの回路図である。 前記共振型コンバータが備える１次側制御部の動作を説明するための図である。 前記１次側制御部の動作を説明するための図である。 前記共振型コンバータの実際のタイミングチャートである。 本発明の第２実施形態に係る共振型コンバータの回路図である。 前記共振型コンバータが備える１次側制御部の動作を説明するための図である。 前記１次側制御部の動作を説明するための図である。 前記共振型コンバータの実際のタイミングチャートである。 従来例に係る共振型コンバータの回路図である。 前記共振型コンバータの理想的なタイミングチャートである。 前記共振型コンバータの実際のタイミングチャートである。

以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。

＜第１実施形態＞
［共振型コンバータ１の構成］
図１は、本発明の第１実施形態に係る共振型コンバータ１の回路図である。共振型コンバータ１は、図９に示した従来例に係る共振型コンバータ１００とは、２次側制御部１１２の代わりに、２次側制御手段としての２次側制御部１２を備える点が異なる。なお、共振型コンバータ１において、共振型コンバータ１００と同一構成要件については、同一符号を付し、その説明を省略する。

［共振型コンバータ１の動作］
共振型コンバータ１は、図９に示した従来例に係る共振型コンバータ１００と同様に、連続モードで動作し、１次側スイッチ素子としてのスイッチ素子Ｑ１〜Ｑ４のスイッチング周波数を制御することで、出力電圧Ｖｏｕｔを制御する。ただし、共振型コンバータ１００では対応できない後述の検出遅れ時間Ｔｄ１に対応するために、スイッチ素子Ｑ５、Ｑ６のドレイン電流ＩＤ_Ｑ５、ＩＤ_Ｑ６を基準とした、２次側スイッチ素子としてのスイッチ素子Ｑ５、Ｑ６のそれぞれの駆動信号ＳＩＧ_Ｑ５、ＳＩＧ_Ｑ６の立ち下がりエッジのタイミングが、共振型コンバータ１００とは異なる。２次側制御部１２によるスイッチ素子Ｑ５、Ｑ６の制御について、図２、３を用いて以下に説明する。

図２に示すように、２次側制御部１２は、検出信号としての２次共振電流検出信号と、１次側駆動信号としての１次側の駆動信号と、の論理積を求め、２次側駆動信号としての２次側の駆動信号を生成する。

具体的には、２次側の駆動信号としてスイッチ素子Ｑ５の駆動信号ＳＩＧ_Ｑ５を生成する場合、まず、スイッチ素子Ｑ５のドレイン電流ＩＤ_Ｑ５を検出し、このドレイン電流ＩＤ_Ｑ５が「０」より大きい期間にのみ、理想的にはＶＨとなる２次共振電流検出信号ＸＩＤ_Ｑ５を生成する。ところが、実際には、図９に示した２次側制御部１１２と同様に、スイッチ素子Ｑ５のドレイン電流ＩＤ_Ｑ５を検出する際に、遅れが生じてしまう。ここで、スイッチ素子Ｑ５のドレイン電流ＩＤ_Ｑ５を２次側制御部１２により検出する際に生じてしまう遅れ時間を、検出遅れ時間Ｔｄ１とする。すると、図３に示すように、スイッチ素子Ｑ５のドレイン電流ＩＤ_Ｑ５が「０」より大きくなってから、検出遅れ時間Ｔｄ１が経過したタイミングで、２次共振電流検出信号ＸＩＤ_Ｑ５がＶＨとなる。また、スイッチ素子Ｑ５のドレイン電流ＩＤ_Ｑ５が「０」になってから、検出遅れ時間Ｔｄ１が経過したタイミングで、２次共振電流検出信号ＸＩＤ_Ｑ５がＶＬとなる。

次に、２次共振電流検出信号ＸＩＤ_Ｑ５と、スイッチ素子Ｑ５と対に設けられたスイッチ素子Ｑ１、Ｑ４の駆動信号ＳＩＧ_Ｑ１、ＳＩＧ_Ｑ４と、の論理積を求め、スイッチ素子Ｑ５の駆動信号ＳＩＧ_Ｑ５を生成する。これによれば、２次共振電流検出信号ＸＩＤ_Ｑ５の電圧と、駆動信号ＳＩＧ_Ｑ１、ＳＩＧ_Ｑ４の電圧ＶＳＩＧ_Ｑ１、ＶＳＩＧ_Ｑ４と、の双方がＶＨの場合には、駆動信号ＳＩＧ_Ｑ５の電圧ＶＳＩＧ_Ｑ５がＶＨとなる。一方、２次共振電流検出信号ＸＩＤ_Ｑ５の電圧と、駆動信号ＳＩＧ_Ｑ１、ＳＩＧ_Ｑ４の電圧ＶＳＩＧ_Ｑ１、ＶＳＩＧ_Ｑ４と、のうち少なくともいずれかがＶＬの場合には、駆動信号ＳＩＧ_Ｑ５の電圧ＶＳＩＧ_Ｑ５がＶＬとなる。この駆動信号ＳＩＧ_Ｑ５は、２次側制御部１２からスイッチ素子Ｑ５のゲートに供給される。

また、２次側の駆動信号としてスイッチ素子Ｑ６の駆動信号ＳＩＧ_Ｑ６を生成する場合、まず、スイッチ素子Ｑ６のドレイン電流ＩＤ_Ｑ６を検出し、このドレイン電流ＩＤ_Ｑ６が「０」より大きい期間にのみ、理想的にはＶＨとなる２次共振電流検出信号ＸＩＤ_Ｑ６を生成する。ところが、実際には、図９に示した２次側制御部１１２と同様に、スイッチ素子Ｑ６のドレイン電流ＩＤ_Ｑ６を検出する際に、遅れが生じてしまう。ここで、スイッチ素子Ｑ６のドレイン電流ＩＤ_Ｑ６を２次側制御部１２により検出する際に生じてしまう遅れ時間を、検出遅れ時間Ｔｄ１とする。すると、図３に示すように、スイッチ素子Ｑ６のドレイン電流ＩＤ_Ｑ６が「０」より大きくなってから、検出遅れ時間Ｔｄ１が経過したタイミングで、２次共振電流検出信号ＸＩＤ_Ｑ６がＶＨとなる。また、スイッチ素子Ｑ６のドレイン電流ＩＤ_Ｑ６が「０」になってから、検出遅れ時間Ｔｄ１が経過したタイミングで、２次共振電流検出信号ＸＩＤ_Ｑ６がＶＬとなる。

次に、２次共振電流検出信号ＸＩＤ_Ｑ６と、スイッチ素子Ｑ６と対に設けられたスイッチ素子Ｑ２、Ｑ３の駆動信号ＳＩＧ_Ｑ２、ＳＩＧ_Ｑ３と、の論理積を求め、スイッチ素子Ｑ６の駆動信号ＳＩＧ_Ｑ６を生成する。これによれば、２次共振電流検出信号ＸＩＤ_Ｑ６の電圧と、駆動信号ＳＩＧ_Ｑ２、ＳＩＧ_Ｑ３の電圧ＶＳＩＧ_Ｑ２、ＶＳＩＧ_Ｑ３と、の双方がＶＨの場合には、駆動信号ＳＩＧ_Ｑ６の電圧ＶＳＩＧ_Ｑ６がＶＨとなる。一方、２次共振電流検出信号ＸＩＤ_Ｑ６の電圧と、駆動信号ＳＩＧ_Ｑ２、ＳＩＧ_Ｑ３の電圧ＶＳＩＧ_Ｑ２、ＶＳＩＧ_Ｑ３と、のうち少なくともいずれかがＶＬの場合には、駆動信号ＳＩＧ_Ｑ６の電圧ＶＳＩＧ_Ｑ６がＶＬとなる。この駆動信号ＳＩＧ_Ｑ６は、２次側制御部１２からスイッチ素子Ｑ６のゲートに供給される。

図４は、連続モードで動作する共振型コンバータ１の実際のタイミングチャートである。

図４に示すように、共振型コンバータ１では、スイッチ素子Ｑ１、Ｑ４の駆動信号ＳＩＧ_Ｑ１、ＳＩＧ_Ｑ４の電圧ＶＳＩＧ_Ｑ１、ＶＳＩＧ_Ｑ４がＶＨからＶＬに変化するタイミングで、スイッチ素子Ｑ５の駆動信号ＳＩＧ_Ｑ５の電圧ＶＳＩＧ_Ｑ５と、スイッチ素子Ｑ５のゲート−ソース間電圧ＶＧＳ_Ｑ５と、がＶＨからＶＬに変化する。このため、スイッチ素子Ｑ６に電流が流れ始めるより前のタイミングで、スイッチ素子Ｑ５がオフ状態となる。

また、共振型コンバータ１では、スイッチ素子Ｑ２、Ｑ３の駆動信号ＳＩＧ_Ｑ２、ＳＩＧ_Ｑ３の電圧ＶＳＩＧ_Ｑ２、ＶＳＩＧ_Ｑ３がＶＨからＶＬに変化するタイミングで、スイッチ素子Ｑ６の駆動信号ＳＩＧ_Ｑ５の電圧ＶＳＩＧ_Ｑ６と、スイッチ素子Ｑ６のゲート−ソース間電圧ＶＧＳ_Ｑ６と、がＶＨからＶＬに変化する。このため、スイッチ素子Ｑ５に電流が流れ始めるより前のタイミングで、スイッチ素子Ｑ６がオフ状態となる。

以上の共振型コンバータ１によれば、以下の効果を奏することができる。

スイッチ素子Ｑ５のドレイン電流ＩＤ_Ｑ５を検出する際に、遅れが生じてしまっても、スイッチ素子Ｑ６に電流が流れ始めるより前のタイミングで、スイッチ素子Ｑ５がオフ状態となる。また、スイッチ素子Ｑ６のドレイン電流ＩＤ_Ｑ６を検出する際に、遅れが生じてしまっても、スイッチ素子Ｑ５に電流が流れ始めるより前のタイミングで、スイッチ素子Ｑ６がオフ状態となる。このため、スイッチ素子Ｑ５、Ｑ６のそれぞれのドレイン電流ＩＤ_Ｑ５、ＩＤ_Ｑ６を検出する際に、遅れが生じてしまった場合であっても、スイッチ素子Ｑ５、Ｑ６のうち、一方に電流が流れているにもかかわらず、他方がオン状態になってしまうのを防止できる。したがって、共振型コンバータ１の２次側回路が短絡状態となってしまうのを防止できる。

＜第２実施形態＞
［共振型コンバータ１Ａの構成］
図５は、本発明の第２実施形態に係る共振型コンバータ１Ａの回路図である。共振型コンバータ１Ａは、図１に示した本発明の第１実施形態に係る共振型コンバータ１とは、遅延手段としての遅延部１３を備える点と、２次側制御部１２の代わりに２次側制御部１２Ａを備える点と、が異なる。なお、共振型コンバータ１Ａにおいて、共振型コンバータ１と同一構成要件については、同一符号を付し、その説明を省略する。

遅延部１３は、１次側制御部１１１と、スイッチ素子Ｑ１〜Ｑ４のそれぞれのゲートと、の間に設けられる。この遅延部１３は、１次側制御部１１１から出力された駆動信号ＳＩＧ_Ｑ１〜ＳＩＧ_Ｑ４のそれぞれを、後述の遅延時間Ｔｄ２だけ遅らせて、遅延後駆動信号ＤＳＩＧ_Ｑ１、ＤＳＩＧ_Ｑ２、ＤＳＩＧ_Ｑ３、ＤＳＩＧ_Ｑ４としてスイッチ素子Ｑ１〜Ｑ４のそれぞれのゲートに供給する。

［共振型コンバータ１Ａの動作］
共振型コンバータ１Ａは、図１に示した本発明の第１実施形態に係る共振型コンバータ１と同様に、連続モードで動作し、スイッチ素子Ｑ１〜Ｑ４のスイッチング周波数を制御することで、出力電圧Ｖｏｕｔを制御する。ただし、共振型コンバータ１では対応できない後述の遅延時間Ｔｄ２に対応するために、スイッチ素子Ｑ５、Ｑ６のドレイン電流ＩＤ_Ｑ５、ＩＤ_Ｑ６を基準とした、スイッチ素子Ｑ５、Ｑ６のそれぞれの駆動信号ＳＩＧ_Ｑ５、ＳＩＧ_Ｑ６の立ち下がりエッジのタイミングが、共振型コンバータ１とは異なる。２次側制御部１２Ａによるスイッチ素子Ｑ５、Ｑ６の制御について、図６、７を用いて以下に説明する。

図６に示すように、２次側制御部１２Ａは、２次側制御部１２と同様に、２次共振電流検出信号と、１次側の駆動信号と、の論理積を求め、２次側の駆動信号を生成する。ここで、共振型コンバータ１Ａには上述の遅延部１３が設けられており、２次側制御部１２Ａに入力される１次側の駆動信号は、遅延部１３に入力される前の信号である。

これに対して、２次側制御部１２Ａに入力される２次共振電流検出信号は、遅延部１３から出力された信号に応じて変化する信号である。具体的には、スイッチ素子Ｑ１〜Ｑ４には、駆動信号ＳＩＧ_Ｑ１〜ＳＩＧ_Ｑ４を遅延部１３で遅らせたものが供給されるため、これらスイッチ素子Ｑ１〜Ｑ４の動作は、遅延部１３が設けられていない場合と比べて、後述の遅延時間Ｔｄ２だけ遅れることとなる。そして、スイッチ素子Ｑ５、Ｑ６のドレイン電流ＩＤ_Ｑ５、ＩＤ_Ｑ６は、スイッチ素子Ｑ１〜Ｑ４の動作に応じて変化するため、これらドレイン電流ＩＤ_Ｑ５、ＩＤ_Ｑ６も、後述の遅延時間Ｔｄ２だけ遅れることとなる。

以上より、スイッチ素子Ｑ５のドレイン電流ＩＤ_Ｑ５の位相を基準とすると、２次側制御部１２Ａに入力される駆動信号ＳＩＧ_Ｑ１、ＳＩＧ_Ｑ４の位相は、２次側制御部１２に入力される駆動信号ＳＩＧ_Ｑ１、ＳＩＧ_Ｑ４の位相と比べて、後述の遅延時間Ｔｄ２の分だけ、相対的に進むことになる。また、スイッチ素子Ｑ６のドレイン電流ＩＤ_Ｑ６の位相を基準とすると、２次側制御部１２Ａに入力される駆動信号ＳＩＧ_Ｑ２、ＳＩＧ_Ｑ３の位相は、２次側制御部１２に入力される駆動信号ＳＩＧ_Ｑ２、ＳＩＧ_Ｑ３の位相と比べて、後述の遅延時間Ｔｄ２の分だけ、相対的に進むことになる。

なお、上述の遅延時間Ｔｄ２とは、図５に示した遅延要因１２１により生じる遅れ時間のことであり、スイッチ素子Ｑ５のゲート−ソース間電圧ＶＧＳ_Ｑ５やスイッチ素子Ｑ６のゲート−ソース間電圧ＶＧＳ_Ｑ６を変化させる際に生じるもののことである。遅延要因１２１とは、例えば、スイッチ素子Ｑ５、Ｑ６におけるゲート遅延や、配線遅延のことである。また、図７に示すように、スイッチ素子Ｑ５について、遅延要因１２１により遅延時間が生じる前の駆動信号のことを駆動信号ＳＩＧ_Ｑ５と示し、遅延要因１２１により遅延時間が生じた後の駆動信号のことを遅延後駆動信号ＤＳＩＧ_Ｑ５と示すものとする。また、スイッチ素子Ｑ６について、遅延要因１２１により遅延時間が生じる前の駆動信号のことを駆動信号ＳＩＧ_Ｑ６と示し、遅延要因１２１により遅延時間が生じた後の駆動信号のことを遅延後駆動信号ＤＳＩＧ_Ｑ６と示すものとする。

図８は、連続モードで動作する共振型コンバータ１Ａの実際のタイミングチャートである。

図８に示すように、共振型コンバータ１Ａでは、スイッチ素子Ｑ１、Ｑ４の駆動信号ＳＩＧ_Ｑ１、ＳＩＧ_Ｑ４の電圧ＶＳＩＧ_Ｑ１、ＶＳＩＧ_Ｑ４がＶＨからＶＬに変化するタイミングで、スイッチ素子Ｑ５の駆動信号ＳＩＧ_Ｑ５の電圧ＶＳＩＧ_Ｑ５がＶＨからＶＬに変化する。そして、電圧ＶＳＩＧ_Ｑ５がＶＨからＶＬに変化してから遅延時間Ｔｄ２が経過したタイミングで、スイッチ素子Ｑ５の遅延後駆動信号ＤＳＩＧ_Ｑ５の電圧ＶＤＳＩＧ_Ｑ５がＶＨからＶＬに変化し、この遅延後駆動信号ＤＳＩＧ_Ｑ５がゲートに供給されるスイッチ素子Ｑ５のゲート−ソース間電圧ＶＧＳ_Ｑ５もＶＨからＶＬに変化する。このため、スイッチ素子Ｑ６に電流が流れ始めるより前のタイミングで、スイッチ素子Ｑ５がオフ状態となる。

また、共振型コンバータ１Ａでは、スイッチ素子Ｑ２、Ｑ３の駆動信号ＳＩＧ_Ｑ２、ＳＩＧ_Ｑ３の電圧ＶＳＩＧ_Ｑ２、ＶＳＩＧ_Ｑ３がＶＨからＶＬに変化するタイミングで、スイッチ素子Ｑ６の駆動信号ＳＩＧ_Ｑ６の電圧ＶＳＩＧ_Ｑ６がＶＨからＶＬに変化する。そして、電圧ＶＳＩＧ_Ｑ６がＶＨからＶＬに変化してから遅延時間Ｔｄ２が経過したタイミングで、スイッチ素子Ｑ６の遅延後駆動信号ＤＳＩＧ_Ｑ６の電圧ＶＤＳＩＧ_Ｑ６がＶＨからＶＬに変化し、この遅延後駆動信号ＤＳＩＧ_Ｑ６がゲートに供給されるスイッチ素子Ｑ６のゲート−ソース間電圧ＶＧＳ_Ｑ６もＶＨからＶＬに変化する。このため、スイッチ素子Ｑ５に電流が流れ始めるより前のタイミングで、スイッチ素子Ｑ６がオフ状態となる。

以上の共振型コンバータ１Ａによれば、以下の効果を奏することができる。

スイッチ素子Ｑ５のドレイン電流ＩＤ_Ｑ５を検出する際や、スイッチ素子Ｑ５のゲート−ソース間電圧ＶＧＳ_Ｑ５を変化させる際に、遅れが生じてしまっても、スイッチ素子Ｑ６に電流が流れ始めるより前のタイミングで、スイッチ素子Ｑ５がオフ状態となる。また、スイッチ素子Ｑ６のドレイン電流ＩＤ_Ｑ６を検出する際や、スイッチ素子Ｑ６のゲート−ソース間電圧ＶＧＳ_Ｑ６を変化させる際に、遅れが生じてしまっても、スイッチ素子Ｑ５に電流が流れ始めるより前のタイミングで、スイッチ素子Ｑ６がオフ状態となる。このため、スイッチ素子Ｑ５、Ｑ６のそれぞれのドレイン電流ＩＤ_Ｑ５、ＩＤ_Ｑ６を検出する際や、スイッチ素子Ｑ５、Ｑ６のそれぞれを駆動させる際に、遅れが生じてしまった場合であっても、スイッチ素子Ｑ５、Ｑ６のうち、一方に電流が流れているにもかかわらず、他方がオン状態になってしまうのを防止できる。したがって、共振型コンバータ１Ａの２次側回路が短絡状態となってしまうのを防止できる。

本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。

例えば、上述の各実施形態では、スイッチ素子Ｑ１〜Ｑ４により、トランスＴの１次側にフルブリッジ回路を構成したが、これに限らず、例えばハーフブリッジ回路を構成してもよい。

また、上述の各実施形態では、２次側制御部１２、１２Ａは、スイッチ素子Ｑ５、Ｑ６のそれぞれのドレイン電流ＩＤ_Ｑ５、ＩＤ_Ｑ６を検出したが、これに限らず、例えばトランスＴの１次巻線Ｔ１に流れる電流を検出してもよい。

また、上述の各実施形態では、共振型コンバータ１、１Ａを正論理で構成したが、これに限らず、負論理で構成してもよい。

また、上述の各実施形態では、スイッチ素子Ｑ１、Ｑ４のそれぞれのゲート−ソース間電圧ＶＧＳ_Ｑ１、ＶＧＳ_Ｑ４がＶＨになるタイミングで、スイッチ素子Ｑ５のドレイン電流ＩＤ_Ｑ５が「０」より大きくなり、スイッチ素子Ｑ２、Ｑ３のそれぞれのゲート−ソース間電圧ＶＧＳ_Ｑ２、ＶＧＳ_Ｑ３がＶＨになるタイミングで、スイッチ素子Ｑ６のドレイン電流ＩＤ_Ｑ６が「０」より大きくなるものとしたが、これに限らない。例えば、ゲート−ソース間電圧ＶＧＳ_Ｑ２、ＶＧＳ_Ｑ３がＶＬになってからゲート−ソース間電圧ＶＧＳ_Ｑ１、ＶＧＳ_Ｑ４がＶＨになるまでの期間において、ドレイン電流ＩＤ_Ｑ５が「０」より大きくなり、ゲート−ソース間電圧ＶＧＳ_Ｑ１、ＶＧＳ_Ｑ４がＶＬになってからゲート−ソース間電圧ＶＧＳ_Ｑ２、ＶＧＳ_Ｑ３がＶＨになるまでの期間において、ドレイン電流ＩＤ_Ｑ６が「０」より大きくなるものであっても、本発明を適用できる。

１、１Ａ、１００；共振型コンバータ
１１１；１次側制御部
１２、１２Ａ、１１２；２次側制御部
１３；遅延部
Ｃ１、Ｃｒ；キャパシタ
Ｌｒ；インダクタ
Ｑ１〜Ｑ６；スイッチ素子
Ｔ；トランス
Ｔｄ１；検出遅れ時間
Ｔｄ２；遅延時間
ＶＩＮ；直流電源

Claims (4)

1. トランスと、当該トランスの１次巻線に直列接続されたインダクタおよびキャパシタと、当該トランスの１次巻線、当該インダクタ、および当該キャパシタを直列接続した直列回路に対して接続された２以上の１次側スイッチ素子と、当該トランスの２次巻線に生じた電力を整流する２以上の２次側スイッチ素子と、を備える共振型コンバータであって、
   前記２以上の１次側スイッチ素子のそれぞれの制御端子に、１次側駆動信号を供給する１次側制御手段と、
   前記２以上の２次側スイッチ素子のそれぞれの制御端子に、２次側駆動信号を供給する２次側制御手段と、を備え、
   前記２次側制御手段は、前記２以上の２次側スイッチ素子のそれぞれに流れる電流を検出し、検出結果に基づいて検出信号を生成し、当該検出信号と前記１次側駆動信号との論理積を求め、前記２次側駆動信号とすることを特徴とする共振型コンバータ。
2. トランスと、当該トランスの１次巻線に直列接続されたインダクタおよびキャパシタと、当該トランスの１次巻線、当該インダクタ、および当該キャパシタを直列接続した直列回路に対して接続された２以上の１次側スイッチ素子と、当該トランスの２次巻線に生じた電力を整流する２以上の２次側スイッチ素子と、を備える共振型コンバータであって、
   前記２以上の１次側スイッチ素子のそれぞれの制御端子に供給する１次側駆動信号を出力する１次側制御手段と、
   前記１次側制御手段から出力された前記１次側駆動信号を、予め定められた時間だけ遅らせて、前記２以上の１次側スイッチ素子のそれぞれの制御端子に供給する遅延手段と、
   前記２以上の２次側スイッチ素子のそれぞれの制御端子に、２次側駆動信号を供給する２次側制御手段と、を備え、
   前記２次側制御手段は、前記２以上の２次側スイッチ素子のそれぞれに流れる電流を検出し、検出結果に基づいて検出信号を生成し、当該検出信号と、前記遅延手段に入力される前の前記１次側駆動信号と、の論理積を求め、前記２次側駆動信号とすることを特徴とする共振型コンバータ。
3. 前記予め定められた時間は、前記２以上の２次側スイッチ素子を駆動させる際に発生する遅延時間に等しいことを特徴とする請求項２に記載の共振型コンバータ。
4. 前記２以上の１次側スイッチ素子は、フルブリッジ回路を構成することを特徴とする請求項１乃至３のいずれかに記載の共振型コンバータ。

Images