JP2007274789A

JP2007274789A - スイッチング電源装置

Info

Publication number: JP2007274789A
Application number: JP2006095336A
Authority: JP
Inventors: Yasushi Yano; 康司矢野
Original assignee: TDK Lambda Corp
Current assignee: TDK Lambda Corp
Priority date: 2006-03-30
Filing date: 2006-03-30
Publication date: 2007-10-18

Abstract

【課題】トランスに補助巻線を巻回することなく、装置としての損失を極力増加させないような同期整流器へのドライブ信号を、少ない部品点数と低コストで生成する。
【解決手段】同期整流器ＳＲ１，ＳＲ２（またはダイオード１０，１１）に流れる電流と、トランス３の一次側電流または二次側電流との位相は同一である。そこで、電流共振回路１２による共振電流を検出する電流検出手段３３からの共振電流検出信号だけを用いて、コンパレータＣ２，Ｃ７に共振電流検出信号と基準電圧とを入力した比較結果から、共振電流ひいてはトランス３の一次側電流または二次側電流に同期した同期整流器ＳＲ１，ＳＲ２へのドライブ信号Ｄ_Ｓ１，Ｄ_Ｓ２を生成する。こうすれば、トランス３にわざわざ補助巻線を巻回することなく、同期整流器ＳＲ１，ＳＲ２へのドライブ信号Ｄ_Ｓ１，Ｄ_Ｓ２を生成できる。
【選択図】図１

Description

この発明は、スイッチング電源装置に関し、特にトランスの二次側に同期整流器を備えた電流共振型コンバータに適用されるスイッチング電源装置に関する。

従来、この種のスイッチング電源装置として、図５に示すような電流共振型コンバータが知られている。同図において、１は直流電源、２は直流電源１からの入力電圧Ｖｉを直流出力電圧Ｖｉに変換するＤＣ−ＤＣコンバータである。当該コンバータ２は、トランス３の一次側回路として、コンデンサ４，５と、スイッチング素子Ｓ１，Ｓ２と、共振用インダクタンスＬｒおよび共振用コンデンサＣｒと、ダイオード６，７とを備えており、またトランス３の二次側回路として、ダブルエンドの構成をなす同期整流器ＳＲ１，ＳＲ２と、平滑コンデンサ８と、ダイオード１０，１１とを備えている。

上記各素子の接続関係をさらに詳しく説明すると、直流電源１の両端間には、コンデンサ４，５の直列回路と、スイッチング素子Ｓ１，Ｓ２の直列回路が各々接続される。また、スイッチング素子Ｓ１，Ｓ２は、例えばＭＯＳ型ＦＥＴにより構成され、これらのスイッチング素子Ｓ１，Ｓ２の両端間すなわちドレイン−ソース間に、ダイオード６，７がそれぞれ並列接続される。このダイオード６，７は、スイッチング素子Ｓ１，Ｓ２に内蔵若しくは外付けのものとすることができる。共振用インダクタンスＬｒおよび共振用コンデンサＣｒを直列接続してなる電流共振回路１２は、トランス３の一次巻線３Ａに共振電流を生じさせるために、その一端がトランス３の一次巻線３Ａのドット側端子（一側端子）に接続され、他端がコンデンサ４，５の接続点に接続される。さらに、トランス３の一次巻線３Ａの非ドット側端子（他側端子）は、スイッチング素子Ｓ１，Ｓ２の接続点に接続される。

トランス３の二次巻線３Ｂ，３Ｃは直列に接続され、二次巻線３Ｂの非ドット側端子と二次巻線３Ｃのドット側端子が直接接続される。二次巻線３Ｂのドット側端子と、別な二次巻線３Ｃの非ドット側端子には、それぞれ同期整流器ＳＲ１，ＳＲ２の一端が接続される。この同期整流器ＳＲ１，ＳＲ２の他端は、平滑コンデンサ９の他端に共通に接続され、前記二次巻線３Ｂ，３Ｃの接続点が、平滑コンデンサ９の一端に接続される。また、同期整流器ＳＲ１，ＳＲ２は、例えばＭＯＳ型ＦＥＴにより構成され、これらの同期整流器ＳＲ１，ＳＲ２の両端間すなわちドレイン−ソース間に、ダイオード１０，１１がそれぞれ並列接続される。このダイオード１０，１１は、同期整流器ＳＲ１，ＳＲ２に内蔵若しくは外付けのものとすることができる。そして、平滑コンデンサ９の両端間に接続した負荷ＲＬに、コンバータ２からの出力電圧Ｖｏが供給されるようになっている。

２１は、スイッチング素子Ｓ１，Ｓ２のスイッチングに同期して同期整流器ＳＲ１，ＳＲ２を動作させるドライブ信号を出力するためのドライブ回路である。このドライブ回路２１は、出力電圧Ｖｏの変動に見合うデューティーでパルス制御信号を出力する制御回路２２と、このパルス制御信号を反転してパルス反転制御信号を生成する反転器２３と、２個の遅延回路２４Ａ，２４Ｂと、を備えて構成される。ここでの遅延回路２４Ａ，２４Ｂは、入力パルスが立ち上がると遅延して立ち上がる一方で、入力パルスが立ち下がるときには遅延せずに立ち下がる出力パルスを生成する。そして、この場合のドライブ回路２１は、制御回路２２からのパルス制御信号を、第２のスイッチング素子Ｓ２へのドライブ信号Ｄ_Ｓ２として出力し、反転器２３からのパルス反転制御信号を、第１のスイッチング素子Ｓ１へのドライブ信号Ｄ_Ｓ１として出力すると共に、前記パルス制御信号を遅延回路２４Ａで遅延させた出力パルスを、第２の同期整流器ＳＲ２へのドライブ信号Ｄ_ＳＲ２として出力し、前記パルス反転制御信号を遅延回路２４Ｂで遅延させた出力パルスを、第１の同期整流器ＳＲ１へのドライブ信号Ｄ_ＳＲ１として出力するようになっている。

次に、図６の波形図を参照しつつ、図５に示す回路の動作を説明する。なお、図６において、最上段にある波形は、スイッチング素子Ｓ２の両端間電圧Ｖ_Ｓ２を表わし、以下、共振用インダクタンスＬｒを流れる電流Ｉ_Ｌｒと、同期整流器ＳＲ２へのドライブ信号Ｄ_ＳＲ２と、同期整流器ＳＲ１へのドライブ信号Ｄ_ＳＲ１が共通の時間軸に沿って表わされている。

図５に示す回路では、制御回路２２からのパルス制御信号が立ち上がると、スイッチング素子Ｓ２へのドライブ信号Ｄ_ＳＲ２が同時に立ち上がって、スイッチング素子Ｓ２がターンオンし、当該スイッチング素子Ｓ２の両端間電圧Ｖ_Ｓ２は、それまでのＨ（高）レベルからＬ（低）レベルに切り替わる（図６の時間ｔ_１）。それと共に、反転器２３からのパルス反転制御信号はＨレベルからＬレベルに切り替わり、スイッチング素子Ｓ１および同期整流器ＳＲ１は直ちにターンオフする。そのため、トランス３の一次側において、コンデンサ５，電流共振回路１２，トランス３の一次巻線３Ａ，スイッチング素子Ｓ２（またはダイオード７）による閉回路が形成され、この閉回路中に電流共振回路１２による共振電流が流れる。その後、図６に示す時間ｔ_２になると、今度は遅延回路２４Ａから所定時間（ｔ_２−ｔ_１）遅れて、Ｈレベルのドライブ信号Ｄ_ＳＲ２が同期整流器ＳＲ２に出力され、当該同期整流器ＳＲ２はターンオンする。

やがて、制御回路２２からのパルス制御信号が時間ｔ_３に立ち下がると、スイッチング素子Ｓ２へのドライブ信号Ｄ_ＳＲ２が同時に立ち下がって、スイッチング素子Ｓ２がターンオフし、当該スイッチング素子Ｓ２の両端間電圧Ｖ_Ｓ２は、それまでのＬレベルからＨレベルに切り替わる。また、遅延回路２４Ａは、この制御回路２２からのパルス制御信号の立ち下がりを受けて、直ちに同期整流器ＳＲ２へのドライブ信号Ｄ_ＳＲ２をＨレベルからＬレベルに切り替える。それにより、同期整流器ＳＲ２は直ちにターンオフする。さらに、反転器２３からのパルス反転制御信号はＬレベルからＨレベルに切り替わり、スイッチング素子Ｓ１は直ちにターンオンする。そのため、トランス３の一次側において、コンデンサ４，スイッチング素子Ｓ１（またはダイオード６），トランス３の一次巻線３Ａ，電流共振回路１２による閉回路が形成され、この閉回路中に電流共振回路１２による共振電流が流れる。その後、図６に示す時間ｔ_４になると、今度は遅延回路２４Ｂから所定時間（ｔ_４−ｔ_３）遅れて、Ｈレベルのドライブ信号が同期整流器ＳＲ１に出力され、当該同期整流器ＳＲ１はターンオンする。そして、制御信号２２が再びＨレベルのパルス制御信号を出力すると、前述した時間ｔ_１に戻り、以後、時間ｔ_１〜時間ｔ_４の動作が繰り返し行なわれる。

上記一連の動作手順において、ドライブ回路２１は、トランス３の二次側で好ましくない貫通電流が流れることなどを防止するのに、スイッチング素子Ｓ１，Ｓ２がスイッチングして交互にオン・オフするのに同期して、同期整流器ＳＲ１，ＳＲ２が同時にオンすることなく交互にオン・オフするように、適当なデッドタイム（図６に示すｔ_１〜ｔ_２およびｔ_３〜ｔ_４の各期間）を有するドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２を、同期整流器ＳＲ１，ＳＲ２にそれぞれ出力している。

また、トランス３の一次巻線３Ａには電流共振回路１２が接続されているので、電流共振回路１２ひいてはトランス３の一次巻線３Ａを流れる電流Ｉ_Ｌｒは、図６に示す様に正弦波状に変化する。この電流Ｉ_Ｌｒは、負荷電流（負荷ＲＬを流れる電流）が増加するにつれて、スイッチング素子Ｓ１，Ｓ２のオン・オフタイミングとの位相遅れＴ’が大きくなり、スイッチング素子Ｓ１がオフし、スイッチング素子Ｓ２がオンした直後（図６に示す時間ｔ_１の直後）は、一次巻線３Ａの非ドット側端子からドット側端子に向けて電流Ｉ_Ｌｒが流れ、逆にスイッチング素子Ｓ１がオンし、スイッチング素子Ｓ２がオフした直後（図６に示す時間ｔ_３の直後）は、一次巻線３Ａのドット側端子から非ドット側端子に向けて電流Ｉ_Ｌｒが流れる。したがって、トランス３の二次側で逆電流が生じないようにするためには、時間ｔ_１の直後において、電流共振回路１２を流れる電流Ｉ_Ｌｒの向きが逆転するまで、同期整流器ＳＲ２をオンさせないようにし、また時間ｔ_３の直後において、電流共振回路１２を流れる電流Ｉ_Ｌｒの向きが再度逆転するまで、同期整流器ＳＲ１をオンさせないようなドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２を、ドライブ回路２１で生成する必要がある。

しかし、電流共振回路１２を流れる電流Ｉ_Ｌｒの位相ずれＴ’は、上述のように負過電流が増加するに従って顕著になることから、ドライブ回路２１はこの位相ずれＴ’の量を見越して、スイッチング素子Ｓ１のドライブ信号Ｄ_Ｓ１（またはスイッチング素子Ｓ２のドライブ信号Ｄ_Ｓ２）が立ち上がってから、同期整流器ＳＲ１のドライブ信号Ｄ_ＳＲ１（または同期整流器ＳＲ２のドライブ信号Ｄ_ＳＲ２）が立ち上がるまでの遅延時間を設定しなければならず、本来同期整流器ＳＲ１，ＳＲ２をドライブすべき時間幅よりも小さな時間幅でしか、当該同期整流器ＳＲ１，ＳＲ２をドライブすることができない。図６は、スイッチング素子Ｓ１，Ｓ２へのドライブ信号Ｄ_Ｓ１，Ｄ_Ｓ２に基づき、損失が最小となるように同期整流器ＳＲ１，ＳＲ２をドライブできた時の時間幅Ｔｘを示しているが、双方の同期整流器ＳＲ１，ＳＲ２がオフする時間帯（図６に示す電流Ｉ_Ｌｒの斜線部）では、トランス３の二次側においてダイオード１０，１１を通して電流が流れ、結果的に装置としての損失が大きくなる原因となっていた。

こうした問題点を改善するために、特許文献１では図７に示すようなスイッチング電源装置が提案されている。同図において、３１は電流共振回路１２を流れる電流Ｉ_Ｌｒを検出するカレントトランスで、このカレントトランス３１の一次巻線３１Ａは、トランス３の一次巻線３Ａからスイッチング素子Ｓ１，Ｓ２の接続点に至るライン間に挿入接続されると共に、二次巻線３１Ｂの両端間には、検出した電流に見合う電圧値を共振電流検出信号として後段のドライブ回路４１に出力する抵抗３２が接続される。これらのカレントトランス３１および抵抗３２は、電流共振回路１２による共振電流を検出して、共振電流検出信号を出力する電流検出手段３３に相当する。また、ここではトランス３に別な補助巻線３Ｄが巻回され、当該補助巻線３Ｄに誘起した電圧も、ドライブ回路４１に出力されるようになっている。

ドライブ回路４１は、カレントトランス３１で検出したトランス３の一次側電流（電流Ｉ_Ｌｒ）と、トランス３の補助巻線３Ｄに誘起した電圧とを利用して、制御回路２２からのパルス制御信号を用いることなく、同期整流器ＳＲ１，ＳＲ２へのドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２を生成出力する。したがって、前記制御回路２２からのパルス制御信号は、スイッチング素子Ｓ１，Ｓ２をスイッチングするためだけに用いられ、当該パルス制御信号がそのままスイッチング素子Ｓ２へのドライブ信号Ｄ_Ｓ２として出力されると共に、このパルス制御信号を反転器２３で反転して得たパルス反転制御信号が、スイッチング素子Ｓ１へのドライブ信号Ｄ_Ｓ１として出力される。

図８は、図７に示す回路構成の各部の波形図である。この図８では、スイッチング素子Ｓ２の両端間電圧Ｖ_Ｓ２と、共振用インダクタンスＬｒを流れる電流Ｉ_Ｌｒおよびドライブ回路４１に内蔵するコンパレータの基準電圧と、補助巻線４Ｄに誘起される電圧と、同期整流器ＳＲ２へのドライブ信号Ｄ_ＳＲ２と、同期整流器ＳＲ１へのドライブ信号Ｄ_ＳＲ１と、を共通の時間軸に沿って表わしている。

スイッチング素子Ｓ１，Ｓ２のスイッチングに伴なうコンバータ２の各部の動作は、前記図５に示す従来技術と共通するので、ここではドライブ回路４１の動作を主に説明する。ドライブ回路４１は、トランス３の補助巻線３Ｄに誘起した電圧を、積分回路（図示せず）で積分して得た基準電圧を、図示しないコンパレータの一方の入力端子に供給する一方で、前記抵抗３２に両端間に発生する共振電流検出信号をコンパレータの他方の入力端子に供給し、このコンパレータの出力結果から、同期整流器ＳＲ１，ＳＲ２へのドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２の立ち下がりタイミングを決定する。また、ドライブ回路４１は、前記共振電流検出信号のゼロクロス点を検出して、ドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２の立ち上がりタイミングを決定する。

すなわち、時間ｔ_１でスイッチング素子Ｓ２がターンオンした後、略三角波状に変化する前記基準電圧よりも、共振電流検出信号の値が大きくなるタイミングでコンパレータの出力が反転し、同期整流器ＳＲ１へのドライブ信号Ｄ_ＳＲ１がそれまでのＨレベルからＬレベルに切り替わる（図８に示す時間ｔ_１１を参照）。この後、電流共振回路１２を流れる電流Ｉ_Ｌｒの向きが逆転し、共振電流検出信号がゼロクロス点を通過する時間ｔ_１２まで、双方の同期整流器ＳＲ１，ＳＲ２は共にオフ状態となる。そして、時間ｔ_１２になると、ドライブ回路４１は同期整流器ＳＲ２へのドライブ信号Ｄ_ＳＲ２をＬレベルからＨレベルに切り替える。これにより、同期整流器ＳＲ２はターンオンする。

やがて、時間ｔ_３で制御回路２２からのパルス制御信号が立ち下がり、スイッチング素子Ｓ２がターンオフした後に、前記基準電圧よりも共振電流検出信号の値が小さくなると、そのタイミングでコンパレータの出力が再反転し、同期整流器ＳＲ２へのドライブ信号Ｄ_ＳＲ２がそれまでのＨレベルからＬレベルに切り替わる（図８に示す時間ｔ_１３を参照）。この後、電流共振回路１２を流れる電流Ｉ_Ｌｒの向きが再度逆転し、共振電流検出信号がゼロクロス点を通過する時間ｔ_１４まで、双方の同期整流器ＳＲ１，ＳＲ２は共にオフ状態となる。そして、時間ｔ_１４になると、ドライブ回路４１は同期整流器ＳＲ１へのドライブ信号Ｄ_ＳＲ１をＬレベルからＨレベルに切り替える。これにより、同期整流器ＳＲ１はターンオンし、以後、時間ｔ_１に戻って同様の動作が繰り返し行なわれる。
特開２００５−１９８４３８号公報

上記図７の回路構成では、スイッチング素子Ｓ１，Ｓ２のオン・オフが切り替わるタイミング（時間ｔ_１，ｔ_３）より遅れて、双方の同期整流器ＳＲ１，ＳＲ２がオフするデッドタイム期間（時間ｔ_１１〜時間ｔ_１２，時間ｔ_１３〜時間ｔ_１４）が設定されると共に、負荷電流の変動に伴ない、前記位相遅れＴ’が変化する場合であっても、ドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２の立ち上がりのタイミングが、共振電流検出信号のゼロクロス点で決定される。そのため、トランス３の二次側において、ダイオード１０，１１を通して流れる電流の期間が、図５に示すものよりも短くなり、装置としての損失を少なくできる。

しかし、この場合はトランス３に補助巻線３Ｄを巻回し、当該補助巻線３Ｄに誘起した電圧を利用して、ドライブ回路４１がコンパレータの基準信号を生成するようにしているため、装置としての構造が複雑になってコストが増加する懸念を生じていた。

本発明は上記の課題に着目してなされたもので、トランスに補助巻線を巻回することなく、装置としての損失を極力増加させないような同期整流器へのドライブ信号を、少ない部品点数と低コストで生成できるスイッチング電源装置を提供することを、その目的とする。

本発明の請求項１のスイッチング電源装置は、一乃至複数のスイッチング素子と、前記スイッチング素子のスイッチングに伴ない、一次巻線から二次巻線に電圧を誘起させるトランスと、前記トランスの一次巻線に共振電流を生じさせる電流共振回路と、前記トランスの二次巻線に誘起した電圧を整流して出力電圧を得る同期整流器と、前記電流共振回路による共振電流を検出し、共振電流検出信号を出力する電流検出手段と、前記共振電流検出信号だけを用いて、この共振電流検出信号と基準電源からの基準電圧をコンパレータに入力し、このコンパレータで比較した結果からドライブ信号を生成して前記同期整流器に出力するドライブ回路と、を備えている。

また請求項２の発明で、前記基準電源は、前記共振電流検出信号と前記基準電圧との比較により、前記同期整流器をターンオンさせるドライブ信号を生成するタイミングよりも、前記同期整流器をターンオフさせるドライブ信号を生成するタイミングで、前記基準電圧の値が傾斜して高くなるように、当該基準電圧を生成するもので構成される。

さらに請求項３の発明で、前記コンパレータの入力波形を交流的に可変させるヒステリシス回路を、当該コンパレータに設けている。

請求項１の発明によれば、同期整流器に流れる電流と、トランスの一次側電流または二次側電流との位相は同一であることから、これに着目して、電流共振回路による共振電流を検出する電流検出手段からの共振電流検出信号だけを用いて、コンパレータに共振電流検出信号と基準電圧とを入力した比較結果から、共振電流ひいてはトランスの一次側電流または二次側電流に同期した同期整流器へのドライブ信号を生成する。こうすれば、トランスにわざわざ補助巻線を巻回することなく、装置としての損失を極力増加させないような同期整流器へのドライブ信号を、少ない部品点数と低コストで生成できる。

請求項２の発明によれば、同期整流器がドライブ信号を受取ってから、実際にオン・オフ動作するまでの遅れ時間を見越して、電流共振回路による共振電流よりも進んだ時間で、同期整流器をオン状態またはオフ状態にするドライブ信号を生成することができる。そのため、同期整流器に対して、適切な時間帯にドライブ信号を出力することができる。

請求項３の発明によれば、交流分ヒステリシス回路を付加することにより、コンパレータの出力がヒステリシス効果により別な電圧値に転移した後、コンパレータに対する元の入力信号に対して交流的に電圧が変化するため、入力信号の電圧値を元の電圧レベルにまですぐに戻すことができる。そのため、コンパレータの出力電圧レベルが反転する際のジッタを防止しつつ、同期整流器がいつまでもオンし続けることによる不具合を確実に回避できる。

以下、本発明におけるスイッチング電源装置の好ましい実施形態について、添付図面を参照しながら説明する。なお、従来例で示した図５や図７の回路図と共通する部分には同一の符号を付し、重複する箇所の説明は極力省略する。

図１は、本発明における新規なドライブ回路５１を含むスイッチング電源装置を示したものである。コンバータ２の構成は、図５や図７と同一であるため、ここでは繰り返し説明しない。また、制御回路２２からのパルス制御信号は、スイッチング素子Ｓ１，Ｓ２をスイッチングするためだけに用いられ、制御回路２２からのパルス制御信号を、そのままスイッチング素子Ｓ２へのドライブ信号Ｄ_Ｓ２として出力し、このパルス制御信号を反転器２３で反転して得たパルス反転制御信号を、スイッチング素子Ｓ１へのドライブ信号Ｄ_Ｓ１として出力する構成も、図７に示す回路図と共通している。

本実施例で特徴となるドライブ回路５１は、電流検出手段３３からの共振電流検出信号だけで、同期整流器ＳＲ１，ＳＲ２へのドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２を生成する機能を有する。したがって、ここでのトランス３は、図７に示すような補助巻線３Ｄが設けられていない。なお、電流検出手段３３はトランス３の二次側電流を検出する構成としてもよい。

次に、ドライブ回路５１の具体的な回路構成について、図２を参照しながら説明する。このドライブ回路５１は、何れも２つの整流回路Ｃ１，Ｃ６と、コンパレータＣ２，Ｃ７と、充電波形生成回路Ｃ３，Ｃ８と、放電回路Ｃ４，Ｃ９と、交流分ヒステリシス回路Ｃ５，Ｃ１０と、反転器５６Ａ，５６Ｂとにより構成される。そして、整流回路Ｃ１，コンパレータＣ２，充電波形生成回路Ｃ３，放電回路Ｃ４，交流分ヒステリシス回路Ｃ５および反転器５６Ａにより、同期整流器ＳＲ２へのドライブ信号を生成する一方のドライブ信号生成回路６１Ａが構成され、また整流回路Ｃ６，コンパレータＣ７，充電波形生成回路Ｃ８，放電回路Ｃ９，交流分ヒステリシス回路Ｃ１０および反転器５６Ｂにより、同期整流器ＳＲ１へのドライブ信号を生成する他方のドライブ信号生成回路６１Ｂが構成される。

整流回路Ｃ１，Ｃ６は、前記電流検出器３３からの正弦波状に変化する共振電流検出信号を正の電圧成分と負の電圧成分に分離し、負の電圧成分については正に反転して、各々直流の分離検出信号として出力するものである。具体的には、一方の整流回路Ｃ１は、カレントトランス３１の二次巻線３１Ｂのドット側端子に繋がる共振電流検出信号の入力ラインｉｎ１にアノードを接続したダイオード５２Ａと、前記二次巻線３１Ｂの非ドット側端子に繋がる別な入力ラインｉｎ２にカソードを接続したダイオード５３Ａと、ダイオード５２Ａのカソードとダイオード５３Ａのアノードとの間に接続した抵抗５４Ａとにより構成され、抵抗５４Ａの両端間に発生する前記分離検出信号を、一方のコンパレータＣ２のマイナス側入力端子に出力するようになっている。また、他方の整流回路Ｃ６は、前記入力ラインｉｎ２にアノードを接続したダイオード５２Ｂと、前記入力ラインｉｎ１にカソードを接続したダイオード５３Ｂと、ダイオード５２Ｂのカソードとダイオード５３Ｂのアノードとの間に接続した抵抗５４Ｂとにより構成され、抵抗５４Ｂの両端間に発生するもう一つの分離検出信号を、他方のコンパレータＣ７のマイナス側入力端子に出力するようになっている。

コンパレータＣ２，Ｃ７は、前記分離検出信号とプラス側入力端子に印加される基準電圧とを比較し、その比較結果となるＨレベルまたはＬレベルの信号を出力端子に出力する。コンパレータＣ２，Ｃ７の出力端子には、それぞれ反転器５６Ａ，５６Ｂの入力端子が接続され、このコンパレータＣ２，Ｃ７からの比較結果信号を反転器５６Ａ，５６Ｂで反転した信号が、同期整流器ＳＲ１，ＳＲ２へのドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２として出力される。

この場合、コンパレータＣ２に入力する基準電圧よりも、同じコンパレータＣ２に入力する分離検出信号（すなわち、共振電流検出信号）が上回っている間は、同期整流器ＳＲ２へのドライブ信号Ｄ_ＳＲ２がＨレベルになり、当該同期整流器ＳＲ２がオン状態となる。同様に、コンパレータＣ７に入力する基準電圧よりも、同じコンパレータＣ７に入力する分離検出信号（すなわち、反転した共振電流検出信号）が上回っている間は、同期整流器ＳＲ１へのドライブ信号Ｄ_ＳＲ１がＨレベルになり、当該同期整流器ＳＲ１がオン状態となる。すなわち、ここでは電流共振回路１２による共振電流の向きに応じて、同期整流器ＳＲ１，ＳＲ２を交互にオン・オフするようなドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２を生成している。そのため、電流検出手段３３は、トランス３の二次電流を検出するものであってもよい。また、本実施例では整流回路Ｃ１，Ｃ６によって、共振電流の向き毎に共振電流検出信号を分離したが、要は共振電流の向きに応じてドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２が生成できればよく、例えば直流電圧を重畳させ、コンパレータＣ２，Ｃ７を片電源で動作させてもよい。

前記基準電圧を生成する基準電源として、ここではコンパレータＣ２のプラス側入力端子に接続される充電波形生成回路Ｃ３および放電回路Ｃ４と、別なコンパレータＣ７のプラス側入力端子に接続される充電波形生成回路Ｃ８および放電回路Ｃ９とを備えている。各コンパレータＣ２，Ｃ７の基準電圧は固定した値ではなく、充電波形生成回路Ｃ３，Ｃ８によって時間の経過と共に増加し、その後は放電回路Ｃ４，Ｃ９によって時間の経過と共に減少を繰り返す傾斜した略三角波状の波形となる。この基準電圧の傾斜開始と傾斜終了のタイミングは、充電波形生成回路Ｃ３，Ｃ８および放電回路Ｃ４，Ｃ９の充放電タイミングに一致するが、これも電流検出手段３３により得られる共振電流検出信号だけで決定される。

具体的には、一方のドライブ信号生成回路６１Ａにおいて、同期整流器ＳＲ２へのドライブ信号Ｄ_ＳＲ２が立ち上がると、これが他方のドライブ信号生成回路６１Ｂの放電回路Ｃ９に対する放電開始信号となって、コンパレータＣ７への基準電圧が放電により下降傾斜して、時間と共に減少する。そのため、次にコンパレータＣ７への分離検出信号が増加し始める時点では、コンパレータＣ７への基準電圧を一定値に固定できる。やがて、このコンパレータＣ７への分離検出信号が、コンパレータＣ７への基準電圧を上回って、同期整流器ＳＲ１へのドライブ信号Ｄ_ＳＲ１が立ち上がると、充電波形生成回路Ｃ８に充電開始信号が出力され、コンパレータＣ７への基準電圧が充電により上昇傾斜に転じて、時間と共に増加する。

同様に、他方のドライブ信号生成回路６１Ｂにおいて、同期整流器ＳＲ１へのドライブ信号Ｄ_ＳＲ１が立ち上がると、これが一方のドライブ信号生成回路６１Ａの放電回路Ｃ４に対する放電開始信号となって、コンパレータＣ２への基準電圧が放電により下降傾斜して、時間と共に減少する。そのため、次にコンパレータＣ２への分離検出信号が増加し始める時点では、コンパレータＣ２への基準電圧を一定値に固定できる。やがて、このコンパレータＣ２への分離検出信号が、コンパレータＣ２への基準電圧を上回って、同期整流器ＳＲ２へのドライブ信号Ｄ_ＳＲ２が立ち上がると、充電波形生成回路Ｃ３に充電開始信号が出力され、コンパレータＣ２への基準電圧が充電により上昇傾斜に転じて、時間と共に増加するようになっている。

さらに好ましくは、反転器５６Ａ，５６Ｂを含むコンパレータＣ２，Ｃ７の入力端子と出力端子間には、抵抗およびコンデンサ（何れも図示せず）の直列回路からなる交流分ヒステリシス回路Ｃ５，Ｃ１０がそれぞれ接続される。この交流分ヒステリシス回路Ｃ５，Ｃ１０は、コンパレータＣ２，Ｃ７の出力が反転する際のジッタを防止するためにある。なお、前記抵抗およびコンデンサで設定される時定数は、スイッチング素子Ｓ１，Ｓ２のスイッチング周期の半分よりも十分小さくすることが好ましい。また本実施例では、交流分ヒステリシス回路Ｃ５，Ｃ１０の一端をコンパレータＣ２，Ｃ７のマイナス側入力端子に接続しているが、代わりにプラス側入力端子に接続してもよい。

次に、上記構成について、その作用を図３の波形図に基づいて説明する。この図３では、スイッチング素子Ｓ２の両端間電圧Ｖ_Ｓ２と、共振用インダクタンスＬｒを流れる電流Ｉ_Ｌｒと、コンパレータＣ２のプラス側入力端子に印加される電圧（実線）およびマイナス側入力端子に印加される電圧（破線）と、コンパレータＣ７のプラス側入力端子に印加される電圧（実線）およびマイナス側入力端子に印加される電圧（破線）と、同期整流器ＳＲ２へのドライブ信号Ｄ_ＳＲ２と、同期整流器ＳＲ１へのドライブ信号Ｄ_ＳＲ１と、同期整流器ＳＲ２（またはダイオード１１）を流れる電流および同期整流器ＳＲ２のチャネル導通を示す信号と、同期整流器ＳＲ１（またはダイオード１０）を流れる電流および同期整流器ＳＲ１のチャネル導通を示す信号と、を共通の時間軸に沿って表わしている。なお、コンパレータＣ２，Ｃ７の入力波形は、交流分ヒステリシス回路Ｃ５，Ｃ１０を設けていない状態を想定している。

スイッチング素子Ｓ１，Ｓ２のスイッチングに伴なうコンバータ２の各部の動作は、前記図５や図７に示したものと共通するので、ここではドライブ回路５１の動作を主に説明する。ドライブ回路５１は、電流検出手段３３で検出した共振電流検出信号だけを利用して、この共振電流検出信号を基にして生成された整流回路Ｃ１，Ｃ６からの分離検出信号と、基準電圧とをコンパレータＣ２，Ｃ７で比較した結果から、同期整流器ＳＲ１，ＳＲ２へのドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２の立ち上がりおよび立ち下がりの各タイミングを決定する。

すなわち、時間ｔ_１でスイッチング素子Ｓ２がターンオンした後、電流共振回路１２を流れる電流Ｉ_Ｌｒがゼロに近づき、コンパレータＣ７の入力端子に印加される反転した共振電流検出信号の電圧値が、同じコンパレータＣ７の基準電圧を下回ると、当該コンパレータＣ７の出力が反転し、同期整流器ＳＲ１へのドライブ信号Ｄ_ＳＲ１がそれまでのＨレベルからＬレベルに切り替わる（図３に示す時間ｔ_２１を参照）。その後、電流Ｉ_Ｌｒがゼロクロス点を通過した後、今度はコンパレータＣ２の入力端子で増加し始める共振電流検出信号の電圧値が、同じコンパレータＣ２の基準電圧を上回ると、コンパレータＣ２の出力が反転し、同期整流器ＳＲ２へのドライブ信号Ｄ_ＳＲ２がそれまでのＬレベルからＨレベルに切り替わる（図３に示す時間ｔ_２２を参照）。これにより、同期整流器ＳＲ２はターンオンする。また、この時間ｔ_２２において、コンパレータＣ２の出力が反転したのを受けて、充電波形生成回路Ｃ３によりコンパレータＣ２への基準電圧が上昇傾斜に転じると共に、放電回路Ｃ９により別なコンパレータＣ７への基準電圧が下降傾斜に転じる。

やがて、時間ｔ_３で制御回路２２からのパルス制御信号が立ち下がり、スイッチング素子Ｓ２がターンオフした後に、電流共振回路１２を流れる電流Ｉ_Ｌｒが再びゼロに近づき、コンパレータＣ２の入力端子に印加される共振電流検出信号の電圧値が、同じコンパレータＣ２の基準電圧を下回ると、当該コンパレータＣ２の出力が反転し、同期整流器ＳＲ２へのドライブ信号Ｄ_ＳＲ２がそれまでのＨレベルからＬレベルに切り替わる（図３に示す時間ｔ_２３を参照）。その後、電流Ｉ_Ｌｒがゼロクロス点を通過した後、今度はコンパレータＣ７の入力端子で増加し始める反転した共振電流検出信号の電圧値が、同じコンパレータＣ７の基準電圧を上回ると、コンパレータＣ７の出力が反転し、同期整流器ＳＲ１へのドライブ信号Ｄ_ＳＲ１がそれまでのＬレベルからＨレベルに切り替わる（図３に示す時間ｔ_２４を参照）。これにより、同期整流器ＳＲ１はターンオンする。また、この時間ｔ_２４において、コンパレータＣ７の出力が反転したのを受けて、充電波形生成回路Ｃ８によりコンパレータＣ７への基準電圧が上昇傾斜に転じると共に、放電回路Ｃ４により別なコンパレータＣ２への基準電圧が下降傾斜に転じる。以後、時間ｔ_１に戻って同様の動作が繰り返し行なわれる。

上記一連の動作において、電流共振回路１２による共振電流よりも進んだ時間で、同期整流器ＳＲ１，ＳＲ２をオンまたはオフ状態にするドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２を生成するために、コンパレータＣ２，Ｃ７に入力する分離検出信号（すなわち反転若しくは非反転の共振電流検出信号）が、同じコンパレータＣ２，Ｃ７に入力する基準電圧を上回る時点よりも、この分離検出信号が基準電圧を下回る時点で、基準電圧の値が高くなるように、ドライブ回路５１は時間と共にその値が増加する傾斜した基準電圧を生成している。こうすることで、ドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２がＬレベルからＨレベルに切り替わるタイミングが、電流Ｉ_Ｌｒのゼロクロス付近となり、ドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２がＨレベルからＬレベルに切り替わるタイミングが、電流Ｉ_Ｌｒのゼロクロスよりも早くなって、ドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２として進み時間のオンパルスが形成される。その理由は、同期整流器ＳＲ１，ＳＲ２として一般的に用いられるＦＥＴの入力容量（ゲート容量）が数千ｐＦオーダーと大きく、与えられたドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２に対するチャネル導通時間の遅れ（図３に示す遅れ時間ＴＤ_ＳＲ１，ＴＤ_ＳＲ２を参照）が無視できないからである。本実施例のように、予め同期整流器ＳＲ１，ＳＲ２のゲート容量に依存した遅れ時間ＴＤ_ＳＲ１，ＴＤ_ＳＲ２を見越して、ドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２を生成すれば、図３の波形図に示すように、トランス３の一次電流（すなわち、同期整流器ＳＲ１，ＳＲ２を通過しようとする電流）が大きい時間帯に一致させて、同期整流器ＳＲ１，ＳＲ２のチャネルを導通させてオン動作させることができ、結果的に装置の損失を低く抑えることが可能になる。

次に、交流分ヒステリシス回路Ｃ５，Ｃ１０を設けた場合の動作について、図４を参照しながら説明する。図４は、コンパレータＣ２のマイナス側入力端子における電圧波形であって、点線Ｈ１はコンパレータＣ２の入出力端子間に直流分ヒステリシス回路を設けた場合を、また実線Ｈ２は本実施例で採用する交流分ヒステリシス回路Ｃ５を設けた場合の波形図を示している。さらにＲＥＦは、コンパレータＣ２のプラス側入力端子に印加される基準電圧である。

同図に示すように、抵抗だけで構成される直流分ヒステリシス回路の場合は、コンパレータＣ２のマイナス側入力端子に印加する分離検出信号が基準電圧に達すると、別な電圧値に転移してそこから元の分離検出信号の変化に沿った電圧変化を辿るが、この場合は分離検出信号の電圧値が基準電圧ＲＥＦを下回るタイミングが遅れてしまい（図４の遅れ時間ＴＤ_ＤＣを参照）、同期整流器ＳＲ２がいつまでもオンし続けて、トランス３の二次側の平滑コンデンサ９をショートさせてしまう虞れがある。

その点、本実施例で示した交流分ヒステリシス回路Ｃ５は、分離検出信号が基準電圧に達して、ヒステリシス効果により別な電圧値に転移した後、元の分離検出信号に対して交流的に電圧が変化するため、抵抗及びコンデンサで設定される時定数をスイッチング素子Ｓ１，Ｓ２のスイッチング周期の半分よりも十分小さくすれば、分離検出信号の電圧値を元の分離検出信号の電圧レベルにまですぐに戻すことができ、直流分ヒステリシス回路のような遅れ時間ＴＤ_ＤＣは生じない。したがって、コンパレータＣ２の出力電圧レベルが反転する際のジッタを防止しつつ、同期整流器ＳＲ２がいつまでもオンし続けることによる不具合を確実に回避できる。

なお、上記の説明は、ドライブ信号生成回路６１Ａ，６１Ｂが同一の回路構成であることから、もう一方の交流分ヒステリシス回路Ｃ１０でも同じことが言える。

以上のように、本実施例では一乃至複数のスイッチング素子Ｓ１，Ｓ２と、これらのスイッチング素子Ｓ１，Ｓ２のスイッチングに伴ない、一次巻線３Ａから二次巻線３Ｂ，３Ｃに電圧を誘起させるトランス３と、トランス３の一次巻線３Ａに共振電流を生じさせる電流共振回路１２と、トランス３の二次巻線３Ｂ，３Ｃに誘起した電圧を整流して出力電圧Ｖｏを得る同期整流器ＳＲ１，ＳＲ２と、電流共振回路１２による共振電流を検出し、共振電流検出信号を出力する電流検出手段３３と、この電流検出手段３３で得られた共振電流検出信号だけを用いて、当該共振電流検出信号と基準電源である充電波形生成回路Ｃ３，Ｃ８および放電回路Ｃ４，Ｃ９からの基準電圧をコンパレータＣ２，Ｃ７に入力し、このコンパレータＣ２，Ｃ７で比較した結果からドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２を生成して、これらをそれぞれ同期整流器ＳＲ１，ＳＲ２に出力するドライブ回路５１と、を備えている。

同期整流器ＳＲ１，ＳＲ２（またはダイオード１０，１１）に流れる電流は、スイッチング素子Ｓ１，Ｓ２をオン・オフするドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２と、位相にずれがあるが、トランス３の一次側電流または二次側電流との位相は同一である。本実施例はこの点に着目し、電流共振回路１２による共振電流を検出する電流検出手段３３からの共振電流検出信号だけを用いて、コンパレータＣ２，Ｃ７に共振電流検出信号と基準電圧とを入力した比較結果から、共振電流ひいてはトランス３の一次側電流または二次側電流に同期した同期整流器ＳＲ１，ＳＲ２へのドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２を生成している。したがって、トランス３にわざわざ補助巻線を巻回することなく、装置としての損失を極力増加させないような同期整流器ＳＲ１，ＳＲ２へのドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２を、少ない部品点数と低コストで生成することができる。

また本実施例における充電波形生成回路Ｃ３，Ｃ８および放電回路Ｃ４，Ｃ９は、共振電流検出信号と基準電圧との比較により、同期整流器ＳＲ１，ＳＲ２をターンオンさせるドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２を生成するタイミングよりも、同期整流器ＳＲ１，ＳＲ２をターンオフさせるドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２を生成するタイミングで、基準電圧の値が傾斜して高くなるように、当該基準電圧を生成している。

この場合、同期整流器ＳＲ１，ＳＲ２がドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２を受取ってから、実際にオン・オフ動作するまでの遅れ時間ＴＤ_ＳＲ１，ＴＤ_ＳＲ２を見越して、電流共振回路１２による共振電流よりも進んだ時間で、同期整流器ＳＲ１，ＳＲ２をオンまたはオフ状態にするドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２を生成することができる。そのため、同期整流器ＳＲ１，ＳＲ２に対して、適切な時間帯にドライブ信号Ｄ_ＳＲ１，Ｄ_ＳＲ２を出力することができる。

さらに本実施例では、コンパレータＣ２，Ｃ７の入力波形を交流的に可変させる交流分ヒステリシス回路Ｃ５，Ｃ１０を、当該コンパレータＣ２，Ｃ７に設けている。

この場合、交流分ヒステリシス回路Ｃ５，Ｃ１０を付加することにより、コンパレータＣ２，Ｃ７の出力がヒステリシス効果により別な電圧値に転移した後、コンパレータＣ２，Ｃ７に対する元の入力信号（分離検出信号または基準信号）に対して交流的に電圧が変化するため、入力信号の電圧値を元の電圧レベルにまですぐに戻すことができる。そのため、コンパレータＣ２，Ｃ７の出力電圧レベルが反転する際のジッタを防止しつつ、同期整流器ＳＲ１，ＳＲ２がいつまでもオンし続けることによる不具合を確実に回避できる。

なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能である。例えば、本実施例ではトランス３の一次側を２個のスイッチング素子Ｓ１，Ｓ２を用いたハーフブリッジ型コンバータで構成したが、例えば４個のスイッチング素子を用いたフルブリッジ型コンバータで構成してもよい。また、トランス３の二次側についても、本実施例ではセンタータップによるダブルエンド構成としたが、フルブリッジ整流やハーフブリッジ整流を採用しても構わない。

本発明における好ましい一実施形態を示すスイッチング電源装置の回路図である。同上、ドライブ回路の具体的な回路図である。同上、各部の波形図である。同上、交流分ヒステリシス回路を設けた場合の、コンパレータに入力する信号の波形図である。従来例を示すスイッチング電源装置の回路図である。図５に示す回路において、各部の波形図である。別な従来例を示すスイッチング電源装置の回路図である。図７に示す回路において、各部の波形図である。

符号の説明

３トランス
１２電流共振回路
５１ドライブ回路
Ｃ２，Ｃ７コンパレータ
Ｃ３，Ｃ８充電波形生成回路（基準電源）
Ｃ４，Ｃ９放電回路
Ｃ５，Ｃ１０交流分ヒステリシス回路（ヒステリシス回路）
Ｓ１，Ｓ２スイッチング素子
ＳＲ１，ＳＲ２同期整流器

Claims

一乃至複数のスイッチング素子と、
前記スイッチング素子のスイッチングに伴ない、一次巻線から二次巻線に電圧を誘起させるトランスと、
前記トランスの一次巻線に共振電流を生じさせる電流共振回路と、
前記トランスの二次巻線に誘起した電圧を整流して出力電圧を得る同期整流器と、
前記電流共振回路による共振電流を検出し、共振電流検出信号を出力する電流検出手段と、
前記共振電流検出信号だけを用いて、この共振電流検出信号と基準電源からの基準電圧をコンパレータに入力し、このコンパレータで比較した結果からドライブ信号を生成して前記同期整流器に出力するドライブ回路と、を備えたことを特徴とするスイッチング電源装置。
前記基準電源は、前記共振電流検出信号と前記基準電圧との比較により、前記同期整流器をターンオンさせるドライブ信号を生成するタイミングよりも、前記同期整流器をターンオフさせるドライブ信号を生成するタイミングで、前記基準電圧の値が傾斜して高くなるように、当該基準電圧を生成するものであることを特徴とする請求項１記載のスイッチング電源装置。
前記コンパレータの入力波形を交流的に可変させるヒステリシス回路を、当該コンパレータに設けたことを特徴とする請求項１または２記載のスイッチング電源装置。