JP7449259B2 - 電力変換装置、電力変換システム、制御方法及びプログラム - Google Patents

Description

本開示は一般に電力変換装置、電力変換システム、制御方法及びプログラムに関する。本開示は、より詳細には、ＤＣ／ＤＣコンバータを備える電力変換装置、電力変換システム、このＤＣ／ＤＣコンバータの動作を制御する制御方法及びプログラムに関する。

特許文献１に記載の共振形電源装置（電力変換装置）は、入力電圧を１次側スイッチング素子によりスイッチングすることでトランスと共振素子にパルス状の電圧を印加し、２次側スイッチング素子によりスイッチングして出力電圧を制御する。共振形電源装置は、出力電圧の指令値を、パルス状の電圧の振幅のトランスの巻数比分の一以下に設定し、該設定している期間のスイッチング周波数を取得し、該取得したスイッチング周波数に基づき２次側スイッチング素子のゲート信号を補正する制御機能を有する。

特開２０１７－１９５６６４号公報

本開示は、ＤＣ／ＤＣコンバータが異常な動作をする可能性を低減させることができる電力変換装置、電力変換システム、制御方法及びプログラムを提供することを目的とする。

本開示の一態様に係る電力変換装置は、ＤＣ／ＤＣコンバータと、前記ＤＣ／ＤＣコンバータの動作を制御する制御回路と、を備える。前記ＤＣ／ＤＣコンバータは、一対の第１端と、第１巻線と、１つ以上の第１スイッチング要素と、１つ以上の第１ダイオードと、一対の第２端と、第２巻線と、２つ以上の第２スイッチング要素と、２つ以上の第２ダイオードと、を有する。前記第１スイッチング要素は、前記第１巻線と前記一対の第１端との間に電気的に接続されている。前記１つ以上の前記第１ダイオードは、前記１つ以上の前記第１スイッチング要素に一対一で対応して並列に接続されている。前記第２巻線は、前記第１巻線と共に絶縁トランスを構成する。前記２つ以上の前記第２スイッチング要素は、前記第２巻線と前記一対の第２端との間に電気的に接続されている。前記２つ以上の前記第２ダイオードは、前記２つ以上の前記第２スイッチング要素に一対一で対応して並列に接続されている。前記２つ以上の前記第２スイッチング要素は、前記一対の第２端の間に電気的に接続された２つの第２スイッチング要素の直列回路を含む。前記２つの前記第２スイッチング要素の間の接続点は、前記第２巻線の一端に電気的に接続されている。前記制御回路は、前記第１スイッチング要素と前記第２スイッチング要素との両方をオンオフする同期整流制御を行う。前記同期整流制御において、前記制御回路は、前記第１スイッチング要素をオンからオフに切り替える第１タイミングから遅れ時間だけ遅れた第２タイミングに、前記第２スイッチング要素をオフからオンに切り替える。
本開示の別の一態様に係る電力変換装置は、ＤＣ／ＤＣコンバータと、前記ＤＣ／ＤＣコンバータの動作を制御する制御回路と、を備える。前記ＤＣ／ＤＣコンバータは、一対の第１端と、第１巻線と、１つ以上の第１スイッチング要素と、１つ以上の第１ダイオードと、一対の第２端と、第２巻線と、１つ以上の第２スイッチング要素と、１つ以上の第２ダイオードと、を有する。前記第１スイッチング要素は、前記第１巻線と前記一対の第１端との間に電気的に接続されている。前記１つ以上の前記第１ダイオードは、前記１つ以上の前記第１スイッチング要素に一対一で対応して並列に接続されている。前記第２巻線は、前記第１巻線と共に絶縁トランスを構成する。前記第２スイッチング要素は、前記第２巻線と前記一対の第２端との間に電気的に接続されている。前記１つ以上の前記第２ダイオードは、前記１つ以上の前記第２スイッチング要素に一対一で対応して並列に接続されている。前記制御回路は、前記第１スイッチング要素と前記第２スイッチング要素との両方をオンオフする同期整流制御を行う。前記同期整流制御において、前記制御回路は、前記第１スイッチング要素をオンからオフに切り替える第１タイミングから遅れ時間だけ遅れた第２タイミングに、前記第２スイッチング要素をオフからオンに切り替える。前記制御回路は、所定のパラメータに基づいて、前記遅れ時間を決定する。前記所定のパラメータは、前記一対の第１端における１次側電圧、１次側電流及び１次側電力、並びに、前記一対の第２端における２次側電圧、２次側電流及び２次側電力のうち少なくとも１つを含む。前記所定のパラメータは、前記第１スイッチング要素のスイッチング周波数を更に含む。
本開示の更に別の一態様に係る電力変換装置は、ＤＣ／ＤＣコンバータと、前記ＤＣ／ＤＣコンバータの動作を制御する制御回路と、を備える。前記ＤＣ／ＤＣコンバータは、一対の第１端と、第１巻線と、１つ以上の第１スイッチング要素と、１つ以上の第１ダイオードと、一対の第２端と、第２巻線と、１つ以上の第２スイッチング要素と、１つ以上の第２ダイオードと、を有する。前記第１スイッチング要素は、前記第１巻線と前記一対の第１端との間に電気的に接続されている。前記１つ以上の前記第１ダイオードは、前記１つ以上の前記第１スイッチング要素に一対一で対応して並列に接続されている。前記第２巻線は、前記第１巻線と共に絶縁トランスを構成する。前記第２スイッチング要素は、前記第２巻線と前記一対の第２端との間に電気的に接続されている。前記１つ以上の前記第２ダイオードは、前記１つ以上の前記第２スイッチング要素に一対一で対応して並列に接続されている。前記制御回路は、前記第１スイッチング要素と前記第２スイッチング要素との両方をオンオフする同期整流制御を行う。前記同期整流制御において、前記制御回路は、前記第１スイッチング要素をオンからオフに切り替える第１タイミングから遅れ時間だけ遅れた第２タイミングに、前記第２スイッチング要素をオフからオンに切り替える。前記制御回路は、所定のパラメータに基づいて、前記遅れ時間を決定する。前記所定のパラメータは、前記一対の第１端における１次側電圧、１次側電流及び１次側電力、並びに、前記一対の第２端における２次側電圧、２次側電流及び２次側電力のうち少なくとも１つを含む。前記ＤＣ／ＤＣコンバータは、前記第１巻線に電気的に接続された第１キャパシタと、前記第２巻線に電気的に接続された第２キャパシタと、のうち少なくとも一方を更に有する。前記制御回路は、前記第１スイッチング要素及び前記第２スイッチング要素のスイッチング周波数が、前記第１キャパシタ及び前記第２キャパシタのうち少なくとも一方と、前記第１巻線側の第１漏れインダクタンスと、前記第２巻線側の第２漏れインダクタンスと、を含む共振回路の共振周波数よりも低い場合に、前記第２スイッチング要素をオンからオフに切り替えるタイミングを前記共振周波数に基づいて決定する。

本開示の一態様に係る電力変換システムは、前記電力変換装置と、インバータと、を備える。前記インバータは、前記ＤＣ／ＤＣコンバータの前記一対の第１端又は前記一対の第２端に電気的に接続されている。

本開示の一態様に係る制御方法は、ＤＣ／ＤＣコンバータの動作を制御する制御方法である。前記ＤＣ／ＤＣコンバータは、一対の第１端と、第１巻線と、１つ以上の第１スイッチング要素と、１つ以上の第１ダイオードと、一対の第２端と、第２巻線と、２つ以上の第２スイッチング要素と、２つ以上の第２ダイオードと、を有する。前記第１スイッチング要素は、前記第１巻線と前記一対の第１端との間に電気的に接続されている。前記１つ以上の前記第１ダイオードは、前記１つ以上の前記第１スイッチング要素に一対一で対応して並列に接続されている。前記第２巻線は、前記第１巻線と共に絶縁トランスを構成する。前記２つ以上の前記第２スイッチング要素は、前記第２巻線と前記一対の第２端との間に電気的に接続されている。前記２つ以上の前記第２ダイオードは、前記２つ以上の前記第２スイッチング要素に一対一で対応して並列に接続されている。前記２つ以上の前記第２スイッチング要素は、前記一対の第２端の間に電気的に接続された２つの第２スイッチング要素の直列回路を含む。前記２つの前記第２スイッチング要素の間の接続点は、前記第２巻線の一端に電気的に接続されている。前記制御方法は、前記第１スイッチング要素と前記第２スイッチング要素との両方をオンオフする同期整流制御を行うことを含む。前記同期整流制御では、前記第１スイッチング要素をオンからオフに切り替える第１タイミングから遅れ時間だけ遅れた第２タイミングに、前記第２スイッチング要素をオフからオンに切り替える。
本開示の別の一態様に係る制御方法は、ＤＣ／ＤＣコンバータの動作を制御する制御方法である。前記ＤＣ／ＤＣコンバータは、一対の第１端と、第１巻線と、１つ以上の第１スイッチング要素と、１つ以上の第１ダイオードと、一対の第２端と、第２巻線と、１つ以上の第２スイッチング要素と、１つ以上の第２ダイオードと、を有する。前記第１スイッチング要素は、前記第１巻線と前記一対の第１端との間に電気的に接続されている。前記１つ以上の前記第１ダイオードは、前記１つ以上の前記第１スイッチング要素に一対一で対応して並列に接続されている。前記第２巻線は、前記第１巻線と共に絶縁トランスを構成する。前記第２スイッチング要素は、前記第２巻線と前記一対の第２端との間に電気的に接続されている。前記１つ以上の前記第２ダイオードは、前記１つ以上の前記第２スイッチング要素に一対一で対応して並列に接続されている。前記制御方法は、前記第１スイッチング要素と前記第２スイッチング要素との両方をオンオフする同期整流制御を行うことを含む。前記同期整流制御では、前記第１スイッチング要素をオンからオフに切り替える第１タイミングから遅れ時間だけ遅れた第２タイミングに、前記第２スイッチング要素をオフからオンに切り替える。前記制御方法は、所定のパラメータに基づいて、前記遅れ時間を決定することを含む。前記所定のパラメータは、前記一対の第１端における１次側電圧、１次側電流及び１次側電力、並びに、前記一対の第２端における２次側電圧、２次側電流及び２次側電力のうち少なくとも１つを含む。前記所定のパラメータは、前記第１スイッチング要素のスイッチング周波数を更に含む。
本開示の更に別の一態様に係る制御方法は、ＤＣ／ＤＣコンバータの動作を制御する制御方法である。前記ＤＣ／ＤＣコンバータは、一対の第１端と、第１巻線と、１つ以上の第１スイッチング要素と、１つ以上の第１ダイオードと、一対の第２端と、第２巻線と、１つ以上の第２スイッチング要素と、１つ以上の第２ダイオードと、を有する。前記第１スイッチング要素は、前記第１巻線と前記一対の第１端との間に電気的に接続されている。前記１つ以上の前記第１ダイオードは、前記１つ以上の前記第１スイッチング要素に一対一で対応して並列に接続されている。前記第２巻線は、前記第１巻線と共に絶縁トランスを構成する。前記第２スイッチング要素は、前記第２巻線と前記一対の第２端との間に電気的に接続されている。前記１つ以上の前記第２ダイオードは、前記１つ以上の前記第２スイッチング要素に一対一で対応して並列に接続されている。前記制御方法は、前記第１スイッチング要素と前記第２スイッチング要素との両方をオンオフする同期整流制御を行うことを含む。前記同期整流制御では、前記第１スイッチング要素をオンからオフに切り替える第１タイミングから遅れ時間だけ遅れた第２タイミングに、前記第２スイッチング要素をオフからオンに切り替える。前記制御方法は、所定のパラメータに基づいて、前記遅れ時間を決定することを含む。前記所定のパラメータは、前記一対の第１端における１次側電圧、１次側電流及び１次側電力、並びに、前記一対の第２端における２次側電圧、２次側電流及び２次側電力のうち少なくとも１つを含む。前記ＤＣ／ＤＣコンバータは、前記第１巻線に電気的に接続された第１キャパシタと、前記第２巻線に電気的に接続された第２キャパシタと、のうち少なくとも一方を更に有する。前記制御方法は、前記第１スイッチング要素及び前記第２スイッチング要素のスイッチング周波数が、前記第１キャパシタ及び前記第２キャパシタのうち少なくとも一方と、前記第１巻線側の第１漏れインダクタンスと、前記第２巻線側の第２漏れインダクタンスと、を含む共振回路の共振周波数よりも低い場合に、前記第２スイッチング要素をオンからオフに切り替えるタイミングを前記共振周波数に基づいて決定することを含む。

本開示の一態様に係るプログラムは、前記制御方法を、１以上のプロセッサに実行させるためのプログラムである。

本開示は、ＤＣ／ＤＣコンバータが異常な動作をする可能性を低減させることができるという利点がある。

図１は、実施形態１に係る電力変換システムの回路ブロック図である。 図２は、同上の電力変換システムの高周波スイッチングにおける第１同期整流制御の説明図である。 図３は、同上の電力変換システムの要部の回路図である。 図４は、同上の電力変換システムの高周波スイッチングにおける第２同期整流制御の説明図である。 図５は、同上の電力変換システムに対する比較例に係る制御を示す説明図である。 図６は、同上の電力変換システムの低周波スイッチングにおける第１同期整流制御の説明図である。 図７は、実施形態２に係る電力変換システムの要部の等価回路図である。 図８は、同上の電力変換システムの制御を示す説明図である。 図９は、実施形態３に係る電力変換システムの制御を示す説明図である。

下記の各実施形態においては、本開示の電力変換装置及び電力変換システムについて、図面を用いて説明する。ただし、下記の各実施形態は、本開示の様々な実施形態の一部に過ぎない。下記の各実施形態は、本開示の目的を達成できれば、設計等に応じて種々の変更が可能である。

（実施形態１）
（概要）
図１に示すように、本実施形態の電力変換装置３は、ＤＣ／ＤＣコンバータ１と、制御回路２と、を備える。制御回路２は、ＤＣ／ＤＣコンバータ１の動作を制御する。

ＤＣ／ＤＣコンバータ１は、一対の第１端１１、１２と、第１巻線Ｎ１と、１つ以上（図１では４つ）の第１スイッチング要素Ｑ１～Ｑ４と、１つ以上（図１では４つ）の第１ダイオードＤ１～Ｄ４と、一対の第２端１３、１４と、第２巻線Ｎ２と、１つ以上（図１では４つ）の第２スイッチング要素Ｑ５～Ｑ８と、１つ以上（図１では４つ）の第２ダイオードＤ５～Ｄ８と、を有する。第１スイッチング要素Ｑ１～Ｑ４は、第１巻線Ｎ１と一対の第１端１１、１２との間に電気的に接続されている。１つ以上の第１ダイオードＤ１～Ｄ４は、１つ以上の第１スイッチング要素Ｑ１～Ｑ４に一対一で対応して並列に接続されている。第２巻線Ｎ２は、第１巻線Ｎ１と共に絶縁トランスＴｒ１を構成する。第２スイッチング要素Ｑ５～Ｑ８は、第２巻線Ｎ２と一対の第２端１３、１４との間に電気的に接続されている。１つ以上の第２ダイオードＤ５～Ｄ８は、１つ以上の第２スイッチング要素Ｑ５～Ｑ８に一対一で対応して並列に接続されている。制御回路２は、第１スイッチング要素Ｑ１～Ｑ４と第２スイッチング要素Ｑ５～Ｑ８との両方をオンオフする同期整流制御を行う。同期整流制御において、制御回路２は、第１スイッチング要素Ｑ１～Ｑ４をオンからオフに切り替える第１タイミングから遅れ時間ｔｘ（図２参照）だけ遅れた第２タイミングに、第２スイッチング要素Ｑ５～Ｑ８をオフからオンに切り替える。

本実施形態によれば、同期整流制御において遅れ時間ｔｘを設けることにより、第２巻線Ｎ２に正方向の電流が流れるべき期間に負方向の電流が流れる可能性を低減させることができ、第２巻線Ｎ２に負方向の電流が流れるべき期間に正方向の電流が流れる可能性を低減させることができる。このように、第２巻線Ｎ２に逆方向の電流が流れる可能性を低減させることができる。つまり、ＤＣ／ＤＣコンバータ１が異常な動作をする可能性を低減させることができる。

また、第２スイッチング要素Ｑ５～Ｑ８をオンすることにより、第２ダイオードＤ５～Ｄ８ではなく第２スイッチング要素Ｑ５～Ｑ８に電流が流れるので、第２ダイオードＤ５～Ｄ８における電流損失を低減させることができる。

なお、以下の説明では、第１スイッチング要素Ｑ１～Ｑ４及び第２スイッチング要素Ｑ５～Ｑ８をそれぞれ、単に、スイッチング要素Ｑ１～Ｑ８と称することがある。また、以下の説明では、第１ダイオードＤ１～Ｄ４及び第２ダイオードＤ５～Ｄ８をそれぞれ、単に、ダイオードＤ１～Ｄ８と称することがある。

（詳細）
（１）電力変換システムの構成
図１に示すように、電力変換システム１０は、電力変換装置３と、インバータ５と、を備える。インバータ５は、ＤＣ／ＤＣコンバータ１の第１端１１、１２又は第２端１３、１４に電気的に接続されていればよい。本実施形態では、インバータ５は、ＤＣ／ＤＣコンバータ１の第２端１３、１４に電気的に接続されている。電力変換システム１０は、検出回路４と、チョッパ回路６と、を更に備える。

電力変換システム１０は、電力の供給源と供給先との間に電気的に接続される。電力変換システム１０は、電力の供給源から入力された電力を変換し、変換後の電力を供給先へ出力する。本実施形態の電力変換システム１０は、双方向に電力変換可能である。そのため、ある時点で電力の供給源であった構成が、別の時点では電力の供給先であってもよい。反対に、ある時点で電力の供給先であった構成が、別の時点では電力の供給源であってもよい。

図１では、電力の供給源又は供給先として、蓄電池Ｂ１が電力変換システム１０に電気的に接続されている。電力の供給源としての蓄電池Ｂ１は、電力変換システム１０を介して、負荷へ電力を供給する。また、電力の供給先としての蓄電池Ｂ１は、電力変換システム１０を介して、商用電源等の電源から電力を受電し、充電される。蓄電池Ｂ１は、例えば、電気自動車に搭載される。電力変換システム１０は、例えば、ＣＨＡｄｅＭＯ（登録商標）仕様に対応したパワーコンディショナである。

図１に示すように、ＤＣ／ＤＣコンバータ１は、絶縁トランスＴｒ１を用いた絶縁型双方向ＤＣ／ＤＣコンバータである。より詳細には、ＤＣ／ＤＣコンバータ１は、第１キャパシタＣ１、第１インダクタＬ１、第２インダクタＬ２及び第２キャパシタＣ２による共振を利用するＣＬＬＣ共振方式の双方向ＤＣ／ＤＣコンバータである。第１インダクタＬ１及び第２インダクタＬ２は、絶縁トランスＴｒ１の漏れインダクタンスである。

ＤＣ／ＤＣコンバータ１は、絶縁トランスＴｒ１、第１キャパシタＣ１及び第２キャパシタＣ２を有する。また、ＤＣ／ＤＣコンバータ１は、第１端１１、１２及び第２端１３、１４を有する。第１端１１、１２及び第２端１３、１４はそれぞれ、端子であってもよいし、電力変換システム１０の回路を構成する配線の一部であってもよい。

ＤＣ／ＤＣコンバータ１は、スイッチング方式のＤＣ／ＤＣコンバータであり、複数（図１では８つ）のスイッチング素子Ｓ１～Ｓ８（半導体スイッチング素子）を有する。絶縁トランスＴｒ１の第１巻線Ｎ１は、スイッチング素子Ｓ１～Ｓ４を介して、第１端１１、１２に電気的に接続されている。絶縁トランスＴｒ１の第２巻線Ｎ２は、スイッチング素子Ｓ５～Ｓ８を介して、第２端１３、１４に電気的に接続されている。以下の説明では、第２巻線Ｎ２よりも第１巻線Ｎ１側の構成を「１次側」と呼び、第１巻線Ｎ１よりも第２巻線Ｎ２側の構成を「２次側」と呼ぶことがある。

インバータ５は、スイッチング方式のインバータであり、複数（図１では６つ）のスイッチング素子Ｓ９～Ｓ１４（半導体スイッチング素子）を有する。インバータ５は、３つのインダクタＬ３～Ｌ５を更に有する。

チョッパ回路６は、ＤＣ／ＤＣコンバータ１と蓄電池Ｂ１との間に電気的に接続されている。チョッパ回路６は、インダクタＬ６と、複数（図１では２つ）のスイッチング素子Ｓ１５、Ｓ１６（半導体スイッチング素子）と、を有する。

各スイッチング素子Ｓ１～Ｓ１６は、制御端子、第１主端子及び第２主端子を有する。各スイッチング素子Ｓ１～Ｓ１６の制御端子は、制御回路２に電気的に接続されている。各スイッチング素子Ｓ１～Ｓ１６は、制御回路２から与えられる制御信号（制御電圧）に応じてオンオフされる。すなわち、制御回路２から与えられる制御信号に応じて、第１主端子と第２主端子との間の導通の有無が切り替わる。

本実施形態では、一例として、各スイッチング素子Ｓ１～Ｓ１６は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。より詳細には、各スイッチング素子Ｓ１～Ｓ１６は、ｎチャネルＭＯＳＦＥＴである。ここで、ｎチャネルＭＯＳＦＥＴは、ノーマリオフ型のＳｉ系ＭＯＳＦＥＴである。各スイッチング素子Ｓ１～Ｓ１６の制御端子、第１主端子及び第２主端子は、それぞれ、ゲート端子、ドレイン端子及びソース端子である。

制御回路２は、ＤＣ／ＤＣコンバータ１と、インバータ５と、チョッパ回路６と、をそれぞれ独立してスイッチング制御する。制御回路２は、各スイッチング素子Ｓ１～Ｓ８に対して、ＰＦＭ（Pulse Frequency Modulation）制御を行う。すなわち、各スイッチング素子Ｓ１～Ｓ８のスイッチング周波数は、可変である。各スイッチング素子Ｓ１～Ｓ８は、共通のスイッチング周波数でスイッチングされる。スイッチング周波数を、ＤＣ／ＤＣコンバータ１の共振周波数に近づけるほど、ＤＣ／ＤＣコンバータ１のゲインが大きくなる。ＤＣ／ＤＣコンバータ１の共振周波数は、第１キャパシタＣ１、第１インダクタＬ１、第２インダクタＬ２及び第２キャパシタＣ２による共振回路ＲＣ１により決まる。

各スイッチング素子Ｓ１～Ｓ１６は、スイッチング要素と、ダイオードと、を含む。図１では、スイッチング素子Ｓ１～Ｓ８に含まれるスイッチング要素Ｑ１～Ｑ８及びダイオードＤ１～Ｄ８に符号を付し、スイッチング素子Ｓ９～Ｓ１６に含まれるスイッチング要素及びダイオードの符号は省略してある。

スイッチング要素は、制御回路２から与えられる制御信号（制御電圧）に応じてオンオフされる構成である。

各ダイオードは、ＭＯＳＦＥＴであるスイッチング素子Ｓ１～Ｓ１６の寄生ダイオードである。各ダイオードは、アノード及びカソードを有する。各スイッチング素子Ｓ１～Ｓ１６において、ダイオードのアノードは、第２主端子（ソース端子）に電気的に接続されており、ダイオードのカソードは、第１主端子（ドレイン端子）に電気的に接続されている。つまり、ダイオードは、スイッチング要素に逆並列に接続されている。

ＤＣ／ＤＣコンバータ１は、スイッチング要素Ｑ１、Ｑ２の直列回路と、スイッチング要素Ｑ３、Ｑ４の直列回路と、スイッチング要素Ｑ５、Ｑ６の直列回路と、スイッチング要素Ｑ７、Ｑ８の直列回路と、を有する。スイッチング要素Ｑ１、Ｑ２の直列回路は、第１端１１、１２の間に電気的に接続されている。スイッチング要素Ｑ３、Ｑ４の直列回路は、第１端１１、１２の間に電気的に接続されている。スイッチング要素Ｑ５、Ｑ６の直列回路は、第２端１３、１４の間に電気的に接続されている。スイッチング要素Ｑ７、Ｑ８の直列回路は、第２端１３、１４の間に電気的に接続されている。

スイッチング素子Ｓ１、Ｓ３は、第１端１１、１２のうち第１端１１側に設けられ、スイッチング素子Ｓ２、Ｓ４は、第１端１１、１２のうち第１端１２側に設けられている。

スイッチング素子Ｓ１のドレイン端子は、第１端１１に電気的に接続されている。スイッチング素子Ｓ１のソース端子は、スイッチング素子Ｓ２のドレイン端子に電気的に接続されている。スイッチング素子Ｓ２のソース端子は、第１端１２に電気的に接続されている。

スイッチング素子Ｓ３のドレイン端子は、第１端１１に電気的に接続されている。スイッチング素子Ｓ３のソース端子は、スイッチング素子Ｓ４のドレイン端子に電気的に接続されている。スイッチング素子Ｓ４のソース端子は、第１端１２に電気的に接続されている。

スイッチング素子Ｓ５のドレイン端子は、第２端１３に電気的に接続されている。スイッチング素子Ｓ５のソース端子は、スイッチング素子Ｓ６のドレイン端子に電気的に接続されている。スイッチング素子Ｓ６のソース端子は、第２端１４に電気的に接続されている。

スイッチング素子Ｓ７のドレイン端子は、第２端１３に電気的に接続されている。スイッチング素子Ｓ７のソース端子は、スイッチング素子Ｓ８のドレイン端子に電気的に接続されている。スイッチング素子Ｓ８のソース端子は、第２端１４に電気的に接続されている。

絶縁トランスＴｒ１の第１巻線Ｎ１は、第１キャパシタＣ１に直列に接続されている。第１巻線Ｎ１及び第１キャパシタＣ１の直列回路は、スイッチング素子Ｓ１とスイッチング素子Ｓ２との接続点と、スイッチング素子Ｓ３とスイッチング素子Ｓ４との接続点と、の間に電気的に接続されている。

絶縁トランスＴｒ１の第２巻線Ｎ２は、第２キャパシタＣ２に直列に接続されている。第２巻線Ｎ２及び第２キャパシタＣ２の直列回路は、スイッチング素子Ｓ５とスイッチング素子Ｓ６との接続点と、スイッチング素子Ｓ７とスイッチング素子Ｓ８との接続点と、の間に電気的に接続されている。

絶縁トランスＴｒ１において、１次側には第１漏れインダクタンス（第１インダクタＬ１）が形成され、２次側には第２漏れインダクタンス（第２インダクタＬ２）が形成される。ＤＣ／ＤＣコンバータ１では、第１キャパシタＣ１、第１インダクタＬ１、第２インダクタＬ２及び第２キャパシタＣ２による共振回路ＲＣ１（ＣＬＬＣ共振回路）が形成されている。

また、ＤＣ／ＤＣコンバータ１は、キャパシタＣ３、Ｃ４を更に備える。キャパシタＣ３、Ｃ４は、例えば、電解コンデンサである。キャパシタＣ３は、第１端１１、１２の間に電気的に接続されている。キャパシタＣ４は、第２端１３、１４の間に電気的に接続されている。

チョッパ回路６において、スイッチング素子Ｓ１５のドレイン端子は、第１端１１に電気的に接続されている。スイッチング素子Ｓ１５のソース端子は、スイッチング素子Ｓ１６のドレイン端子に電気的に接続されている。スイッチング素子Ｓ１６のソース端子は、第１端１２に電気的に接続されている。第１端１２は、蓄電池Ｂ１の負極端子に電気的に接続されている。

インダクタＬ６は、蓄電池Ｂ１の正極端子とスイッチング素子Ｓ１５のソース端子との間に電気的に接続されている。第１端１１は、スイッチング素子Ｓ１５及びインダクタＬ６を介して、蓄電池Ｂ１の正極端子に電気的に接続されている。

チョッパ回路６は、降圧動作（降圧チョッパ動作）と、昇圧動作（昇圧チョッパ動作）と、が可能な昇降圧チョッパ回路である。チョッパ回路６が蓄電池Ｂ１の電圧を蓄電池Ｂ１の電圧よりも大きな電圧に変換する昇圧動作を行う場合、スイッチング素子Ｓ１５をオフとし、スイッチング素子Ｓ１６のオン、オフが高周波で交互に繰り返される。これにより、チョッパ回路６は、昇圧チョッパ回路として機能する。

また、チョッパ回路６がＤＣ－ＤＣコンバータ１の第１端１１、１２の間の電圧を当該電圧よりも小さな電圧に変換する降圧動作を行う場合、スイッチング素子Ｓ１６をオフとして、スイッチング素子Ｓ１５のオン、オフが高周波で交互に繰り返される。これにより、チョッパ回路６は、降圧チョッパ回路として機能する。

インバータ５は、ＤＣ／ＤＣコンバータ１の出力電圧である直流電圧を交流電圧に変換するＤＣ／ＡＣ変換動作と、インバータ５へ入力された交流電圧を直流電圧に変換しＤＣ／ＤＣコンバータ１へ出力するＡＣ／ＤＣ変換動作と、が可能である。

インバータ５は、３相インバータである。インバータ５は、６つのスイッチング素子Ｓ９～Ｓ１４と、３つのインダクタＬ３～Ｌ５と、を有する。インバータ５の６つのスイッチング素子Ｓ９～Ｓ１４は、３相ブリッジ形式に接続されている。つまり、６つのスイッチング素子Ｓ９～Ｓ１４は、Ｕ相の上段及び下段を構成する２つのスイッチング素子Ｓ９、Ｓ１０と、Ｖ相の上段及び下段を構成する２つのスイッチング素子Ｓ１１、Ｓ１２と、Ｗ相の上段及び下段を構成する２つのスイッチング素子Ｓ１３、Ｓ１４と、である。各相の上段のスイッチング素子と下段のスイッチング素子とは、直列接続されている。これにより、上段と下段との２つのスイッチング素子からなる直列回路が３組形成されており、この３組の直列回路が互いに並列接続されている。３組の直列回路は、第２端１３、１４の間に電気的に接続されている。３組の直列回路の各々の上段と下段との間の接続点は、インダクタＬ３～Ｌ５を介して、負荷又は電源に電気的に接続される。

ＤＣ／ＤＣコンバータ１は、１次側の入力電圧を２次側の出力電圧に変換する第１変換動作と、２次側の入力電圧を１次側の出力電圧に変換する第２変換動作と、が可能である。１次側の入力電圧及び出力電圧は、第１端１１、１２の間の電圧である。２次側の入力電圧及び出力電圧は、第２端１３、１４の間の電圧である。以下では、１次側の入力電圧と出力電圧とをまとめて、１次側電圧と呼び、２次側の入力電圧と出力電圧とをまとめて、２次側電圧と呼ぶ。また、以下では、特に断りの無い限り、第１変換動作と第２変換動作とのうち、第１変換動作に着目して説明するが、第１変換動作に関する説明は、第２変換動作にも適宜適用可能である。

検出回路４は、ＤＣ／ＤＣコンバータ１の第１端１１、１２の間の電圧を１次側電圧として検出する。また、検出回路４は、ＤＣ／ＤＣコンバータ１の第２端１３、１４の間の電圧を２次側電圧として検出する。検出回路４は、例えば、キャパシタＣ３の両端間に接続される第１抵抗分圧回路と、キャパシタＣ４の両端間に接続される第２抵抗分圧回路と、基準電圧源と、第１、第２抵抗分圧回路により検出した電圧と基準電圧源の電圧とを比較するコンパレータと、を含む。

さらに、検出回路４は、第１巻線Ｎ１に流れる電流を１次側電流として検出する。また、検出回路４は、第２巻線Ｎ２に流れる電流を２次側電流として検出する。検出回路４は、例えば、カレントトランス又はロゴスキーコイルを含む。

さらに、検出回路４は、１次側電圧及び１次側電流に基づいて、１次側電力を演算する。１次側電力は、第１端１１、１２に入力又は出力される電力である。また、検出回路４は、２次側電圧及び２次側電流に基づいて、２次側電力を演算する。２次側電力は、第２端１３、１４に入力又は出力される電力である。

制御回路２は、ＤＣ／ＤＣコンバータ１の動作を制御する。より詳細には、制御回路２は、スイッチング素子Ｓ１～Ｓ１６の各々のスイッチング要素を制御する。制御回路２は、スイッチング要素それぞれに制御電圧（ゲート電圧）を与えることができるように構成されている。制御回路２は、例えば、スイッチング要素それぞれに制御電圧を与える駆動回路と、駆動回路を制御する制御部と、を有する。制御電圧は、スイッチング要素の制御端子と第２主端子との間に印加される電圧である。制御電圧は、例えば、スイッチング要素の閾値電圧（ゲート閾値電圧）よりも高い電圧値（例えば、１０Ｖ）と閾値電圧よりも低い電圧値（例えば、０Ｖ）との間で電圧レベルが交互に変化する電圧である。

制御回路２の実行主体は、コンピュータシステムを含んでいる。コンピュータシステムは、１又は複数のコンピュータを有している。コンピュータシステムは、ハードウェアとしてのプロセッサ及びメモリを主構成とする。コンピュータシステムのメモリに記録されたプログラムをプロセッサが実行することによって、本開示における制御回路２の実行主体としての機能が実現される。プログラムは、コンピュータシステムのメモリに予め記録されていてもよいが、電気通信回線を通じて提供されてもよいし、コンピュータシステムで読み取り可能なメモリカード、光学ディスク、ハードディスクドライブ（磁気ディスク）等の非一時的記録媒体に記録されて提供されてもよい。コンピュータシステムのプロセッサは、半導体集積回路（ＩＣ）又は大規模集積回路（ＬＳＩ）を含む１乃至複数の電子回路で構成される。複数の電子回路は、１つのチップに集約されていてもよいし、複数のチップに分散して設けられていてもよい。複数のチップは、１つの装置に集約されていてもよいし、複数の装置に分散して設けられていてもよい。

（２）高周波スイッチングにおける同期整流制御
次に、図２を参照して、制御回路２による同期整流制御について説明する。上述の通り、同期整流制御は、第１スイッチング要素Ｑ１～Ｑ４と第２スイッチング要素Ｑ５～Ｑ８との両方をオンオフする制御である。

制御回路２は、ＤＣ／ＤＣコンバータ１を少なくとも、フルブリッジ制御モードと、倍電圧制御モードと、２次側位相シフト制御モードと、で動作させることができる。各モードにおいて、同期整流制御を実現可能である。本実施形態では、フルブリッジ制御モードについてのみ説明し、倍電圧制御モード及び２次側位相シフト制御モードについては、実施形態２、３で説明する。

図２では、各スイッチング要素Ｑ１～Ｑ８のスイッチング周波数は、ＤＣ／ＤＣコンバータ１の共振周波数以上である。このようなスイッチング周波数によるスイッチングを、本開示では高周波スイッチングと称す。

図２において、１次側電流Ｉｔ１は、第１巻線Ｎ１に流れる電流である。２次側電流Ｉｔ２は、第２巻線Ｎ２に流れる電流である。１次側電流Ｉｔ１及び２次側電流Ｉｔ２は、検出回路４で検出可能である。第１キャパシタＣ１、第１インダクタＬ１、第２インダクタＬ２及び第２キャパシタＣ２による共振回路ＲＣ１が存在することにより、１次側電流Ｉｔ１と２次側電流Ｉｔ２との間に位相差が生じる。

また、図２では、各スイッチング要素Ｑ１～Ｑ８に印加される制御電圧（ゲート電圧）の時間変化を表示している。制御電圧は、時点ｔ１から時点ｔ５までを１周期として、同じ波形を繰り返す。各スイッチング要素Ｑ１～Ｑ８は、ハイレベルの制御電圧が印加されているときオンになり、ローレベルの制御電圧が印加されているときオフになる。スイッチング要素Ｑ１、Ｑ４に印加される制御電圧は共通である。スイッチング要素Ｑ２、Ｑ３に印加される制御電圧は共通である。スイッチング要素Ｑ５、Ｑ８に印加される制御電圧は共通である。スイッチング要素Ｑ６、Ｑ７に印加される制御電圧は共通である。

制御回路２は、スイッチング要素Ｑ１、Ｑ４の組とスイッチング要素Ｑ２、Ｑ３の組とを交互にオンにする。スイッチング要素Ｑ１、Ｑ４の組とスイッチング要素Ｑ２、Ｑ３の組とのうち一方がオンからオフに切り替わってから、他方がオフからオンに切り替わるまでの間には、デッドタイムｔｄが存在する。

制御回路２は、第１期間～第４期間の制御を繰り返す。第１期間は、スイッチング要素Ｑ１、Ｑ４をオフとし、スイッチング要素Ｑ２、Ｑ３をオンとする期間である。第２期間は、スイッチング要素Ｑ１～Ｑ４をオフとする期間である。第３期間は、スイッチング要素Ｑ１、Ｑ４をオンとし、スイッチング要素Ｑ２、Ｑ３をオフとする期間である。第４期間は、スイッチング要素Ｑ１～Ｑ４をオフとする期間である。

図３は、制御回路２がＤＣ／ＤＣコンバータ１をフルブリッジ制御モードで制御する場合の電流経路の一例を示している。第１期間には、まず、図３に破線矢印で示す経路で電流が流れる。すなわち、１次側においては、第１端１１－スイッチング要素Ｑ３－第１巻線Ｎ１－第１インダクタＬ１－第１キャパシタＣ１－スイッチング要素Ｑ２－第１端１２の経路で電流が流れる。また、２次側においては、第２端１４－スイッチング素子Ｓ６－第２キャパシタＣ２－第２インダクタＬ２－第２巻線Ｎ２－スイッチング素子Ｓ７－第２端１３の経路で電流が流れる。第１期間の途中で第１巻線Ｎ１に流れる電流がゼロクロスして、第１巻線Ｎ１に流れる電流の向きが逆向きになる。

第１期間において、スイッチング要素Ｑ６がオンのときは、スイッチング素子Ｓ６のうちスイッチング要素Ｑ６に電流が流れ、スイッチング要素Ｑ６がオフのときは、ダイオードＤ６に電流が流れる。同様に、スイッチング要素Ｑ７がオンのときは、スイッチング素子Ｓ７のうちスイッチング要素Ｑ７に電流が流れ、スイッチング要素Ｑ７がオフのときは、ダイオードＤ７に電流が流れる。このように、２次側の回路で、少なくとも一部の期間において、ダイオードではなくスイッチング要素に電流を流すことで、ダイオードにおける電流損失を低減させることができる。第２～第４期間においても同様である。

図２に示すように、スイッチング要素Ｑ５、Ｑ８のスイッチング周波数及びオン期間の長さはそれぞれ、スイッチング要素Ｑ１、Ｑ４のスイッチング周波数及びオン期間の長さと等しい。スイッチング要素Ｑ５、Ｑ８に印加される制御電圧は、スイッチング要素Ｑ１、Ｑ４に印加される制御電圧に対して位相がずれた波形である。つまり、スイッチング要素Ｑ５、Ｑ８のオンオフのタイミングは、スイッチング要素Ｑ１、Ｑ４のオンオフのタイミングに対して位相がずれている。

スイッチング要素Ｑ６、Ｑ７のスイッチング周波数及びオン期間の長さはそれぞれ、スイッチング要素Ｑ２、Ｑ３のスイッチング周波数及びオン期間の長さと等しい。スイッチング要素Ｑ６、Ｑ７に印加される制御電圧は、スイッチング要素Ｑ２、Ｑ３に印加される制御電圧に対して位相がずれた波形である。つまり、スイッチング要素Ｑ６、Ｑ７のオンオフのタイミングは、スイッチング要素Ｑ２、Ｑ３のオンオフのタイミングに対して位相がずれている。

具体的には、スイッチング要素Ｑ１、Ｑ４がオンからオフに切り替わるタイミング（時点ｔ３）から遅れ時間ｔｘだけ遅れたタイミング（時点ｔ４）に、スイッチング要素Ｑ６、Ｑ７がオフからオンに切り替わる。また、スイッチング要素Ｑ２、Ｑ３がオンからオフに切り替わるタイミング（時点ｔ１）から遅れ時間ｔｘだけ遅れたタイミング（時点ｔ２）に、スイッチング要素Ｑ５、Ｑ８がオフからオンに切り替わる。

図２では、時点ｔ２にスイッチング要素Ｑ５、Ｑ８がオフからオンに切り替わり、その後、時点ｔ３と時点ｔ４との間でスイッチング要素Ｑ５、Ｑ８がオンからオフに切り替わってから、デッドタイムｔｄが経過すると、スイッチング要素Ｑ６、Ｑ７がオフからオンに切り替わる。その後、時点ｔ１と時点ｔ２との間でスイッチング要素Ｑ６、Ｑ７がオンからオフに切り替わってから、デッドタイムｔｄが経過すると、スイッチング要素Ｑ５、Ｑ８がオフからオンに切り替わる。

制御回路２は、所定のパラメータに基づいて、遅れ時間ｔｘを決定する。所定のパラメータは、第１端１１、１２における１次側電圧、１次側電流及び１次側電力、並びに、第２端１３、１４における２次側電圧、２次側電流及び２次側電力のうち少なくとも１つを含むことが好ましい。また、所定のパラメータは、第１スイッチング要素Ｑ１～Ｑ４のスイッチング周波数を更に含むことが好ましい。

一例として、制御回路２は、検出回路４で検出された１次側電力が大きいほど、遅れ時間ｔｘを大きくしてもよい。また、１次側電力と遅れ時間ｔｘとの相関が、１次側電圧に応じて変化してもよい。一例として、制御回路２は、１次側電力等を含む上記所定のパラメータと遅れ時間ｔｘとの相関をデータテーブルとして記憶しており、データテーブルを参照することで、遅れ時間ｔｘを決定すればよい。

また、制御回路２は、ＤＣ／ＤＣコンバータ１が１次側の入力電圧を２次側の出力電圧に変換する第１変換動作をしている場合と、２次側の入力電圧を１次側の出力電圧に変換する第２変換動作をしている場合とで、遅れ時間ｔｘを異ならせてもよい。つまり、制御回路２は、ＤＣ／ＤＣコンバータ１が第１変換動作をしている場合と、第２変換動作をしている場合とで、異なるデータテーブルを参照してもよい。

［表１］は、第１変換動作時（蓄電池Ｂ１が放電しているとき）の遅れ時間ｔｘを求めるためのデータテーブルの一例である。第１列の値は、２次側電力の大きさであって、０から１までの値に規格化されている。第２～第４列の値は、遅れ時間ｔｘを表し、０から１までの値に規格化されている。２次側電圧の値が与えられると、２次側電圧の大きさに応じて、電圧条件１～３のいずれに当てはまるかが選択され、２次側電力の値と併せて、遅れ時間ｔｘが決定される。

一例として、遅れ時間ｔｘ（データテーブルの各値）は、次の第１条件及び第２条件を満たすように決定されればよい。第１条件は、スイッチング要素Ｑ６、Ｑ７がオフからオンに切り替わるタイミング（時点ｔ４）と、２次側電流Ｉｔ２が負から０になるタイミングと、が一致することである。第２条件は、スイッチング要素Ｑ５、Ｑ８がオフからオンに切り替わるタイミング（時点ｔ２）と、２次側電流Ｉｔ２が正から０になるタイミングと、が一致することである。上記所定のパラメータの値ごとに、第１条件及び第２条件を満たすような遅れ時間ｔｘを予め算出し、遅れ時間ｔｘがデータテーブルとして記憶されていればよい。以下では、第１条件及び第２条件を満たすような同期整流制御を、「第１同期整流制御」と呼ぶ。

第１条件及び第２条件を満たすように遅れ時間ｔｘが決定されれば、図２に示すように、スイッチング要素Ｑ５、Ｑ８がオンである期間の２次側電流Ｉｔ２が負となり、スイッチング要素Ｑ６、Ｑ７がオンである期間の２次側電流Ｉｔ２が正となる可能性が高まる。よって、同期整流制御において２次側に逆方向の電流が流れる可能性を低減させることができる。

ただし、ＤＣ／ＤＣコンバータ１の第１キャパシタＣ１及び第２キャパシタＣ２のキャパシタンス、並びに、第１インダクタＬ１及び第２インダクタＬ２のインダクタンスは、個体ごとにばらつく可能性がある。これにより、複数のＤＣ／ＤＣコンバータ１の間で、２次側電流Ｉｔ２が０になるタイミングがばらつく可能性がある。

そこで、制御回路２は、２次側電流Ｉｔ２の正負が切り替わるタイミングよりも遅れたタイミングに第２スイッチング要素Ｑ５～Ｑ８をオフからオンに切り替えるように、遅れ時間を決定することが好ましい。このような制御を、以下では「第２同期整流制御」と言う。ここで、「２次側電流Ｉｔ２の正負が切り替わるタイミング」という記載の「２次側電流Ｉｔ２」は、各スイッチング要素のスイッチング周波数、第１キャパシタＣ１及び第２キャパシタＣ２のキャパシタンス、並びに、第１インダクタＬ１及び第２インダクタＬ２のインダクタンス等の設計値に基づいて決定される値である。ここで言う「２次側電流Ｉｔ２」は、必ずしも実際に検出される２次側電流Ｉｔ２と一致していなくてもよい。

第２同期整流制御を実行する場合、２次側電流Ｉｔ２が０になるタイミングがばらついても、２次側に逆方向の電流が流れる可能性を低減させることができる。

第２同期整流制御の一例を、図４に示す。図４において、１次側電流Ｉｔ１、２次側電流Ｉｔ２、及び、スイッチング要素Ｑ１～Ｑ４の制御電圧は、図２と同じである。図４では、各スイッチング要素Ｑ１～Ｑ８のスイッチング周波数は、ＤＣ／ＤＣコンバータ１の共振周波数以上である。

図４では、時点ｔ２に、２次側電流Ｉｔ２の正負が切り替わる。これに遅れて、時点ｔ２１に、スイッチング要素Ｑ５、Ｑ８がオフからオンに切り替わる。その後、時点ｔ３よりも前の時点ｔ２２に、スイッチング要素Ｑ５、Ｑ８がオンからオフに切り替わる。スイッチング要素Ｑ５、Ｑ８のオン期間は、スイッチング要素Ｑ１、Ｑ４のオン期間よりも短い。

時点ｔ４に、２次側電流Ｉｔ２の正負が切り替わる。これに遅れて、時点ｔ４１に、スイッチング要素Ｑ６、Ｑ７がオフからオンに切り替わる。その後、時点ｔ５（ｔ１）よりも前の時点ｔ４２に、スイッチング要素Ｑ６、Ｑ７がオンからオフに切り替わる。スイッチング要素Ｑ６、Ｑ７のオン期間は、スイッチング要素Ｑ２、Ｑ３のオン期間よりも短い。

スイッチング要素Ｑ５～Ｑ８のデッドタイムｔｄ１、ｔｄ２は、スイッチング要素Ｑ１～Ｑ４のデッドタイムｔｄよりも長い。

第２同期整流制御では、スイッチング要素Ｑ５～Ｑ８は、第１同期整流制御においてオフからオンに切り替わるタイミングから遅れて、オフからオンに切り替わる。遅れの長さ（マージンｔｍ）は、例えば、スイッチング周期の１／２倍よりも短い固定値である。マージンｔｍは、例えば、制御回路２のメモリに予め記憶されている。第２同期整流制御は、遅れ時間をｔｘとマージンｔｍとの和とし、第１スイッチング要素Ｑ１～Ｑ４をオンからオフに切り替える第１タイミングから遅れ時間だけ遅れた第２タイミングに、第２スイッチング要素Ｑ５～Ｑ８をオフからオンに切り替える制御と言える。

なお、スイッチング要素Ｑ１～Ｑ４のオンオフ制御とスイッチング要素Ｑ５～Ｑ８のオンオフ制御とを入れ替えることで、２次側の入力電圧を１次側の出力電圧に変換する第２変換動作にも、第１及び第２同期整流制御を適用可能である。

（３）比較例
図５に、比較例に係る制御方式のタイミングチャートを示す。比較例に係る制御方式では、スイッチング要素Ｑ５～Ｑ８のオンオフのタイミングが、実施形態と相違する。図５では、スイッチング要素Ｑ１、Ｑ４がオンからオフに切り替わるタイミング（時点ｔ３）に、スイッチング要素Ｑ６、Ｑ７がオフからオンに切り替わる。また、スイッチング要素Ｑ２、Ｑ３がオンからオフに切り替わるタイミング（時点ｔ１）に、スイッチング要素Ｑ５、Ｑ８がオフからオンに切り替わる。

図５では、時点ｔ３から、時点ｔ４と時点ｔ５（ｔ１）との間の時点ｔ４３まで、スイッチング要素Ｑ６、Ｑ７がオンである。時点ｔ３から時点ｔ４までの期間の２次側電流Ｉｔ２の方向は、時点ｔ４から時点ｔ４３までの期間の２次側電流Ｉｔ２の方向に対して、逆方向である。つまり、第２巻線Ｎ２には、逆方向の２次側電流Ｉｔ２が流れる。これに対して、実施形態に対応する図２、図４では、オンオフのタイミングを少なくとも遅れ時間ｔｘだけ遅らせることにより、逆方向の２次側電流Ｉｔ２が流れる可能性を低減させることができる。

（４）低周波スイッチングにおける同期整流制御
ここまでの説明では、各スイッチング要素Ｑ１～Ｑ８のスイッチング周波数が、ＤＣ／ＤＣコンバータ１の共振周波数以上であるという条件で、同期整流制御を説明した。以下では、各スイッチング要素Ｑ１～Ｑ８のスイッチング周波数が、ＤＣ／ＤＣコンバータ１の共振周波数よりも低いという条件における同期整流制御について、図６を参照して説明する。このようなスイッチング周波数によるスイッチングを、本開示では低周波スイッチングと称す。

図６に示すように、時点ｔ１から時点ｔ３までの期間の長さは、スイッチング周期の１／２倍である。２次側電流Ｉｔ２が０から負の値になった後、２次側電流Ｉｔ２が０になるまでの期間（時点ｔ１～時点ｔ２４）の長さは、スイッチング周期の１／２倍よりも短い。

各スイッチング要素Ｑ１～Ｑ８のスイッチング周波数が、ＤＣ／ＤＣコンバータ１の共振周波数以上の場合（図２、図４参照）は、２次側電流Ｉｔ２が負の値から０になるタイミングは、スイッチング周波数により決まる。これに対して、スイッチング周波数が共振周波数よりも低い場合（図６参照）は、２次側電流Ｉｔ２が負の値から０になるタイミングは、スイッチング周波数ではなく、ＤＣ／ＤＣコンバータ１の共振周波数により決まる。そこで、スイッチング周波数が共振周波数よりも低い場合に、制御回路２は、第２スイッチング要素をオンからオフに切り替えるタイミングを共振周波数に基づいて決定する。具体的には、制御回路２は、共振周波数に基づいて、２次側電流Ｉｔ２が０になるタイミング（時点ｔ２４）を求め、このタイミングでスイッチング要素Ｑ６、Ｑ７をオンからオフに切り替える。

図６に示すように、時点ｔ３から時点ｔ５（ｔ１）までの期間の長さは、スイッチング周期の１／２倍である。２次側電流Ｉｔ２が０から正の値になった後、２次側電流Ｉｔ２が０になるまでの期間（時点ｔ３～時点ｔ４４）の長さは、スイッチング周期の１／２倍よりも短い。

各スイッチング要素Ｑ１～Ｑ８のスイッチング周波数が、ＤＣ／ＤＣコンバータ１の共振周波数以上の場合（図２、図４参照）は、２次側電流Ｉｔ２が正の値から０になるタイミングは、スイッチング周波数により決まる。これに対して、スイッチング周波数が共振周波数よりも低い場合（図６参照）は、２次側電流Ｉｔ２が正の値から０になるタイミングは、スイッチング周波数ではなく、ＤＣ／ＤＣコンバータ１の共振周波数により決まる。そこで、スイッチング周波数が共振周波数よりも低い場合に、制御回路２は、第２スイッチング要素をオンからオフに切り替えるタイミングを共振周波数に基づいて決定する。具体的には、制御回路２は、共振周波数に基づいて、２次側電流Ｉｔ２が０になるタイミング（時点ｔ４４）を求め、このタイミングでスイッチング要素Ｑ５、Ｑ８をオンからオフに切り替える。

以上説明したように、ＤＣ／ＤＣコンバータ１は、第１巻線Ｎ１に電気的に接続された第１キャパシタＣ１と、第２巻線Ｎ２に電気的に接続された第２キャパシタＣ２と、のうち少なくとも一方（本実施形態では、両方）を有する。制御回路２は、第１スイッチング要素Ｑ１～Ｑ４及び第２スイッチング要素Ｑ５～Ｑ８のスイッチング周波数が、第１キャパシタＣ１及び第２キャパシタＣ２のうち少なくとも一方と、第１巻線Ｎ１側の第１漏れインダクタンス（第１インダクタＬ１）と、第２巻線Ｎ２側の第２漏れインダクタンス（第２インダクタＬ２）と、を含む共振回路ＲＣ１の共振周波数よりも低い場合に、第２スイッチング要素Ｑ５～Ｑ８をオンからオフに切り替えるタイミングを共振周波数に基づいて決定する。

なお、スイッチング周波数が共振周波数よりも低い場合に、第２スイッチング要素Ｑ５～Ｑ８をオンからオフに切り替えるタイミングを共振周波数に基づいて決定することは、必須ではない。スイッチング周波数が共振周波数よりも低い場合にも、スイッチング周波数が共振周波数以上の場合と同様の制御を行っても構わない。

（５）ダイオード整流制御
制御回路２は、基本的には、上述の同期整流制御を行う。ただし、制御回路２は、軽負荷時には、ダイオード整流制御を行ってもよい。ダイオード整流制御は、第２スイッチング要素Ｑ５～Ｑ８をオフに維持し第１スイッチング要素Ｑ１～Ｑ４をオンオフする制御である。ダイオード整流制御では、２次側において、第２スイッチング要素Ｑ５～Ｑ８ではなく第２ダイオードＤ５～Ｄ８に電流が流れる。

制御回路２は、ダイオード整流制御と同期整流制御との切替のタイミングを、上述の所定のパラメータに基づいて決定してもよい。ここでは、制御回路２は、切替のタイミングを、所定のパラメータに含まれる出力電力（２次側電力）に基づいて決定すると仮定して説明する。出力電力は、０以上の値である。

制御回路２は、例えば、ＤＣ／ＤＣコンバータ１の出力電力が閾値よりも大きいと、同期整流制御を行い、出力電力が閾値以下であると、ダイオード整流制御を行う。

なお、制御回路２がダイオード整流制御から同期整流制御へ切り替えるときの所定のパラメータと、制御回路２が同期整流制御からダイオード整流制御へ切り替えるときの所定のパラメータと、にヒステリシスを持たせてもよい。すなわち、制御回路２がダイオード整流制御から同期整流制御へ切り替えるときの第１閾値と、制御回路２が同期整流制御からダイオード整流制御へ切り替えるときの第２閾値と、が異なっていてもよい。具体例として、第１閾値は、第２閾値よりも大きい。ダイオード整流制御を行っているとき、制御回路２は、出力電力が第１閾値よりも大きくなると、同期整流制御へ切り替える。また、同期整流制御を行っているとき、制御回路２は、出力電力が第２閾値よりも小さくなると、ダイオード整流制御へ切り替える。

（実施形態２）
実施形態２では、制御回路２がＤＣ／ＤＣコンバータ１を倍電圧制御モードにて動作させる場合について説明する。電力変換システム１０の構成は、実施形態１と同様である。各スイッチング要素Ｑ１～Ｑ８のスイッチング周波数は、ＤＣ／ＤＣコンバータ１の共振周波数以上であるとする。

制御回路２は、ＤＣ／ＤＣコンバータ１を第１変換動作させる場合に、倍電圧制御モードでは、スイッチング要素Ｑ７をオフとし、スイッチング要素Ｑ８をオンとし、スイッチング要素Ｑ１～Ｑ６をそれぞれスイッチングさせる。図７は、制御回路２がＤＣ／ＤＣコンバータ１を倍電圧制御モードで制御する場合のＤＣ／ＤＣコンバータ１の等価回路図である。制御回路２がＤＣ／ＤＣコンバータ１をフルブリッジ制御モードで制御したときの電圧ゲインに対して、倍電圧制御モードで制御したときの電圧ゲインは略２倍になる。

図８に、倍電圧制御モードにおける１次側電流Ｉｔ１、２次側電流Ｉｔ２、各スイッチング要素Ｑ１～Ｑ８に印加される制御電圧の時間変化の一例を表示する。図８に示す制御は、第２同期整流制御である。すなわち、遅れ時間は、ｔｘとマージンｔｍとの和である。

スイッチング要素Ｑ１、Ｑ４がオンからオフに切り替わるタイミング（時点ｔ３）から遅れ時間（ｔｘ＋ｔｍ）だけ遅れたタイミング（時点ｔ４１）に、スイッチング要素Ｑ６がオフからオンに切り替わる。

また、スイッチング要素Ｑ２、Ｑ３がオンからオフに切り替わるタイミング（時点ｔ１）から遅れ時間（ｔｘ＋ｔｍ）だけ遅れたタイミング（時点ｔ２１）に、スイッチング要素Ｑ５がオフからオンに切り替わる。

また、時点ｔ２に、２次側電流Ｉｔ２の正負が切り替わる。これに遅れて、時点ｔ２１に、スイッチング要素Ｑ５がオフからオンに切り替わる。その後、時点ｔ３よりも前の時点ｔ２２に、スイッチング要素Ｑ５がオンからオフに切り替わる。スイッチング要素Ｑ５のオン期間は、スイッチング要素Ｑ１、Ｑ４のオン期間よりも短い。

時点ｔ４に、２次側電流Ｉｔ２の正負が切り替わる。これに遅れて、時点ｔ４１に、スイッチング要素Ｑ６がオフからオンに切り替わる。その後、時点ｔ５（ｔ１）よりも前の時点ｔ４２に、スイッチング要素Ｑ６がオンからオフに切り替わる。スイッチング要素Ｑ６のオン期間は、スイッチング要素Ｑ２、Ｑ３のオン期間よりも短い。

倍電圧制御モードにおいても、２次側の回路で、少なくとも一部の期間において、ダイオードではなくスイッチング要素に電流を流すことで、ダイオードにおける電流損失を低減させることができる。また、遅れ時間を設けることにより、２次側に逆方向の電流が流れる可能性を低減させることができる。

（実施形態３）
実施形態３では、制御回路２がＤＣ／ＤＣコンバータ１を２次側位相シフト制御モードにて動作させる場合について説明する。電力変換システム１０の構成は、実施形態１と同様である。各スイッチング要素Ｑ１～Ｑ８のスイッチング周波数は、ＤＣ／ＤＣコンバータ１の共振周波数よりも低いとする。

２次側位相シフト制御とは、２次側のフルブリッジ回路を構成する４つのスイッチング要素Ｑ５～Ｑ８のうち、スイッチング要素Ｑ６、Ｑ８に与える制御電圧を、スイッチング要素Ｑ１～Ｑ４に与える制御電圧に対し位相差を設ける方式である。より詳細には、スイッチング要素Ｑ１、Ｑ４に与える制御電圧と、スイッチング要素Ｑ８に与える制御電圧と、に位相差が設けられ、スイッチング要素Ｑ２、Ｑ３に与える制御電圧と、スイッチング要素Ｑ６に与える制御電圧と、に位相差が設けられる。また、２次側位相シフト制御において、スイッチング要素Ｑ５、Ｑ７のオフ期間は、スイッチング要素Ｑ６、Ｑ８のオフ期間よりも長く設定される。

図９に、２次側位相シフト制御モードにおける１次側電流Ｉｔ１、２次側電流Ｉｔ２、各スイッチング要素Ｑ１～Ｑ８に印加される制御電圧の時間変化の一例を表示する。図９に示す制御は、第２同期整流制御である。すなわち、遅れ時間は、ｔｘとマージンｔｍとの和である。制御電圧は、時点ｔ１からｔ９までを１周期とする。

スイッチング要素Ｑ１、Ｑ４がオンからオフに切り替わるタイミング（時点ｔ５）から遅れ時間（ｔｘ＋ｔｍ）だけ遅れたタイミング（時点ｔ６１）に、スイッチング要素Ｑ７がオフからオンに切り替わる。

また、スイッチング要素Ｑ２、Ｑ３がオンからオフに切り替わるタイミング（時点ｔ１）から遅れ時間（ｔｘ＋ｔｍ）だけ遅れたタイミング（時点ｔ２１）に、スイッチング要素Ｑ５がオフからオンに切り替わる。

また、時点ｔ２に、２次側電流Ｉｔ２の正負が切り替わる。これに遅れて、時点ｔ２１に、スイッチング要素Ｑ５がオフからオンに切り替わる。その後、時点ｔ３よりも前の時点ｔ２２に、スイッチング要素Ｑ５がオンからオフに切り替わり、時点ｔ１と時点ｔ５との間の時点ｔ４に、スイッチング要素Ｑ８がオフからオンに切り替わる。

時点ｔ６に、２次側電流Ｉｔ２の正負が切り替わる。これに遅れて、時点ｔ６１に、スイッチング要素Ｑ７がオフからオンに切り替わる。その後、時点ｔ５と時点ｔ１との間の時点ｔ８に、スイッチング要素Ｑ６がオフからオンに切り替わる。

２次側位相シフト制御モードにおいても、２次側の回路で、少なくとも一部の期間において、ダイオードではなくスイッチング要素に電流を流すことで、ダイオードにおける電流損失を低減させることができる。また、遅れ時間を設けることにより、２次側に逆方向の電流が流れる可能性を低減させることができる。

（変形例）
以下、本開示の変形例を列挙する。以下の変形例は、実施形態１～３にそれぞれ適用可能である。以下の変形例は、適宜組み合わせて実現されてもよい。

遅れ時間ｔｘを決定する手段は、データテーブルを参照することに限定されず、所定の計算式により遅れ時間ｔｘが決定されてもよい。

実施形態１では、制御回路２は、デジタル処理を行うことにより、所定のパラメータの変化に対して遅れ時間ｔｘを不連続に変化させる。これに対して、制御回路２は、所定のパラメータを入力として遅れ時間ｔｘを出力するアナログ回路を備えることにより、所定のパラメータの変化に対して遅れ時間ｔｘを連続的に変化させてもよい。

第１インダクタＬ１及び第２インダクタＬ２は、絶縁トランスＴｒ１の漏れインダクタンスのみからなることに限定されない。すなわち、絶縁トランスＴｒ１の１次側及び２次側の少なくとも一方には、外付けのインダクタが電気的に接続されてもよい。

ダイオードＤ１～Ｄ８は、寄生ダイオードに限定されない。すなわち、スイッチング要素とダイオードとが個別に設けられていてもよい。

ＤＣ／ＤＣコンバータ１は、第１キャパシタＣ１及び第２キャパシタＣ２のうち一方のみを有していてもよいし、いずれも有していなくてもよい。

実施形態１では、複数の第１スイッチング要素Ｑ１～Ｑ４及び複数の第２スイッチング要素Ｑ５～Ｑ８がそれぞれフルブリッジを構成するように接続されているが、各スイッチング要素の接続態様は、これに限定されない。例えば、各スイッチング要素は、ハーフブリッジを構成するように接続されていてもよい。

本開示の電力変換システム１０における制御は、制御方法、（コンピュータ）プログラム、又はプログラムを記録した非一時的記録媒体にて具現化可能である。

一態様に係る制御方法は、ＤＣ／ＤＣコンバータ１の動作を制御する制御方法である。ＤＣ／ＤＣコンバータ１は、一対の第１端１１、１２と、第１巻線Ｎ１と、１つ以上の第１スイッチング要素Ｑ１～Ｑ４と、１つ以上の第１ダイオードＤ１～Ｄ４と、一対の第２端１３、１４と、第２巻線Ｎ２と、１つ以上の第２スイッチング要素Ｑ５～Ｑ８と、１つ以上の第２ダイオードＤ５～Ｄ８と、を有する。第１スイッチング要素Ｑ１～Ｑ４は、第１巻線Ｎ１と一対の第１端１１、１２との間に電気的に接続されている。１つ以上の第１ダイオードＤ１～Ｄ４は、１つ以上の第１スイッチング要素Ｑ１～Ｑ４に一対一で対応して並列に接続されている。第２巻線Ｎ２は、第１巻線Ｎ１と共に絶縁トランスＴｒ１を構成する。第２スイッチング要素Ｑ５～Ｑ８は、第２巻線Ｎ２と一対の第２端１３、１４との間に電気的に接続されている。１つ以上の第２ダイオードＤ５～Ｄ８は、１つ以上の第２スイッチング要素Ｑ５～Ｑ８に一対一で対応して並列に接続されている。制御方法は、第１スイッチング要素Ｑ１～Ｑ４と第２スイッチング要素Ｑ５～Ｑ８との両方をオンオフする同期整流制御を行うことを含む。同期整流制御では、第１スイッチング要素Ｑ１～Ｑ４をオンからオフに切り替える第１タイミングから遅れ時間ｔｘだけ遅れた第２タイミングに、第２スイッチング要素Ｑ５～Ｑ８をオフからオンに切り替える。

一態様に係るプログラムは、上記の制御方法を１以上のプロセッサに実行させるためのプログラムである。プログラムは、コンピュータで読み取り可能な非一時的記録媒体に記録されていてもよい。

本開示における電力変換システム１０は、制御回路２の構成として、コンピュータシステムを含んでいる。コンピュータシステムは、ハードウェアとしてのプロセッサ及びメモリを主構成とする。コンピュータシステムのメモリに記録されたプログラムをプロセッサが実行することによって、本開示における制御回路２としての機能の少なくとも一部が実現される。プログラムは、コンピュータシステムのメモリに予め記録されてもよく、電気通信回線を通じて提供されてもよく、コンピュータシステムで読み取り可能なメモリカード、光学ディスク、ハードディスクドライブ等の非一時的記録媒体に記録されて提供されてもよい。コンピュータシステムのプロセッサは、半導体集積回路（ＩＣ）又は大規模集積回路（ＬＳＩ）を含む１ないし複数の電子回路で構成される。ここでいうＩＣ又はＬＳＩ等の集積回路は、集積の度合いによって呼び方が異なっており、システムＬＳＩ、ＶＬＳＩ（Very Large Scale Integration）、又はＵＬＳＩ（Ultra Large Scale Integration）と呼ばれる集積回路を含む。さらに、ＬＳＩの製造後にプログラムされる、ＦＰＧＡ（Field-Programmable Gate Array）、又はＬＳＩ内部の接合関係の再構成若しくはＬＳＩ内部の回路区画の再構成が可能な論理デバイスについても、プロセッサとして採用することができる。複数の電子回路は、１つのチップに集約されていてもよいし、複数のチップに分散して設けられていてもよい。複数のチップは、１つの装置に集約されていてもよいし、複数の装置に分散して設けられていてもよい。ここでいうコンピュータシステムは、１以上のプロセッサ及び１以上のメモリを有するマイクロコントローラを含む。したがって、マイクロコントローラについても、半導体集積回路又は大規模集積回路を含む１ないし複数の電子回路で構成される。

また、電力変換システム１０における複数の機能が、１つの筐体に集約されていることは電力変換システム１０に必須の構成ではなく、電力変換システム１０の構成要素は、複数の筐体に分散して設けられていてもよい。さらに、電力変換システム１０の少なくとも一部の機能がクラウド（クラウドコンピューティング）等によって実現されてもよい。

反対に、実施形態において、複数の筐体に分散されている電力変換システム１０の少なくとも一部の機能が、１つの筐体に集約されていてもよい。例えば、ＤＣ／ＤＣコンバータ１とインバータ５とに分散されている電力変換システム１０の一部の機能が、１つの筐体に集約されていてもよい。

本開示での２値の比較において、「より大きい」としているところは、２値の一方が他方を超えている場合を指す。ただし、これに限らず、ここでいう「より大きい」は、２値が等しい場合、及び、２値の一方が他方を超えている場合の両方を含む「以上」と同義であってもよい。つまり、２値が等しい場合を含むか否かは、基準値等の設定次第で任意に変更できるので、「より大きい」か「以上」かに技術上の差異はない。同様に、「より小さい」においても「以下」と同義であってもよい。

（まとめ）
以上説明した実施形態等から、以下の態様が開示されている。

第１の態様に係る電力変換装置（３）は、ＤＣ／ＤＣコンバータ（１）と、ＤＣ／ＤＣコンバータ（１）の動作を制御する制御回路（２）と、を備える。ＤＣ／ＤＣコンバータ（１）は、一対の第１端（１１、１２）と、第１巻線（Ｎ１）と、１つ以上の第１スイッチング要素（Ｑ１～Ｑ４）と、１つ以上の第１ダイオード（Ｄ１～Ｄ４）と、一対の第２端（１３、１４）と、第２巻線（Ｎ２）と、１つ以上の第２スイッチング要素（Ｑ５～Ｑ８）と、１つ以上の第２ダイオード（Ｄ５～Ｄ８）と、を有する。第１スイッチング要素（Ｑ１～Ｑ４）は、第１巻線（Ｎ１）と一対の第１端（１１、１２）との間に電気的に接続されている。１つ以上の第１ダイオード（Ｄ１～Ｄ４）は、１つ以上の第１スイッチング要素（Ｑ１～Ｑ４）に一対一で対応して並列に接続されている。第２巻線（Ｎ２）は、第１巻線（Ｎ１）と共に絶縁トランス（Ｔｒ１）を構成する。第２スイッチング要素（Ｑ５～Ｑ８）は、第２巻線（Ｎ２）と一対の第２端（１３、１４）との間に電気的に接続されている。１つ以上の第２ダイオード（Ｄ５～Ｄ８）は、１つ以上の第２スイッチング要素（Ｑ５～Ｑ８）に一対一で対応して並列に接続されている。制御回路（２）は、第１スイッチング要素（Ｑ１～Ｑ４）と第２スイッチング要素（Ｑ５～Ｑ８）との両方をオンオフする同期整流制御を行う。同期整流制御において、制御回路（２）は、第１スイッチング要素（Ｑ１～Ｑ４）をオンからオフに切り替える第１タイミングから遅れ時間（ｔｘ）だけ遅れた第２タイミングに、第２スイッチング要素（Ｑ５～Ｑ８）をオフからオンに切り替える。

上記の構成によれば、第１タイミングと第２タイミングとが一致している場合と比較して、第２巻線（Ｎ２）に逆方向の電流が流れる可能性を低減させることができる。つまり、ＤＣ／ＤＣコンバータ（１）が異常な動作をする可能性を低減させることができる。

また、第２の態様に係る電力変換装置（３）では、第１の態様において、制御回路（２）は、所定のパラメータに基づいて、遅れ時間（ｔｘ）を決定する。所定のパラメータは、一対の第１端（１１、１２）における１次側電圧、１次側電流及び１次側電力、並びに、一対の第２端（１３、１４）における２次側電圧、２次側電流及び２次側電力のうち少なくとも１つを含む。

上記の構成によれば、所定のパラメータに応じたスイッチングを実現できる。

また、第３の態様に係る電力変換装置（３）では、第２の態様において、所定のパラメータは、第１スイッチング要素（Ｑ１～Ｑ４）のスイッチング周波数を更に含む。

上記の構成によれば、スイッチング周波数に応じてスイッチングのタイミングが決定され、これにより、ＤＣ／ＤＣコンバータ（１）では、絶縁トランス（Ｔｒ１）の巻線比よりも大きいゲインを得ることができる。

また、第４の態様に係る電力変換装置（３）では、第２又は３の態様において、制御回路（２）は、２次側電流の正負が切り替わるタイミングよりも遅れたタイミングに第２スイッチング要素（Ｑ５～Ｑ８）をオフからオンに切り替えるように、遅れ時間（ｔｘ＋ｔｍ）を決定する。

上記の構成によれば、ＤＣ／ＤＣコンバータ（１）の共振周波数のばらつきがあっても、ＤＣ／ＤＣコンバータ（１）が異常な動作をする可能性を低減させることができる。

また、第５の態様に係る電力変換装置（３）では、第２～４の態様のいずれか１つにおいて、制御回路（２）は、所定のパラメータの変化に対して遅れ時間（ｔｘ）を連続的に変化させる。

上記の構成によれば、高精度な同期整流制御を実現できる。

また、第６の態様に係る電力変換装置（３）では、第２～４の態様のいずれか１つにおいて、制御回路（２）は、所定のパラメータの変化に対して遅れ時間（ｔｘ）を不連続に変化させる。

上記の構成によれば、マイクロコントローラ等を用いて遅れ時間（ｔｘ）を決定できる。

また、第７の態様に係る電力変換装置（３）では、第２～６の態様のいずれか１つにおいて、ＤＣ／ＤＣコンバータ（１）は、第１巻線（Ｎ１）に電気的に接続された第１キャパシタ（Ｃ１）と、第２巻線（Ｎ２）に電気的に接続された第２キャパシタ（Ｃ２）と、のうち少なくとも一方を更に有する。制御回路（２）は、第１スイッチング要素（Ｑ１～Ｑ４）及び第２スイッチング要素（Ｑ５～Ｑ８）のスイッチング周波数が、第１キャパシタ（Ｃ１）及び第２キャパシタ（Ｃ２）のうち少なくとも一方と、第１巻線（Ｎ１）側の第１漏れインダクタンス（第１インダクタＬ１）と、第２巻線（Ｎ２）側の第２漏れインダクタンス（第２インダクタＬ２）と、を含む共振回路（ＲＣ１）の共振周波数よりも低い場合に、第２スイッチング要素（Ｑ５～Ｑ８）をオンからオフに切り替えるタイミングを共振周波数に基づいて決定する。

上記の構成によれば、スイッチング周波数が共振周波数よりも低い場合であっても、同期整流制御を実現できる。

また、第８の態様に係る電力変換装置（３）では、第２～７の態様のいずれか１つにおいて、制御回路（２）は、第２スイッチング要素（Ｑ５～Ｑ８）をオフに維持し第１スイッチング要素（Ｑ１～Ｑ４）をオンオフするダイオード整流制御と、同期整流制御と、の切替のタイミングを、所定のパラメータに基づいて決定する。

上記の構成によれば、同期整流制御に加えてダイオード整流制御を併用することで、ＤＣ／ＤＣコンバータ（１）の動作の安定化を図ることができる。

また、第９の態様に係る電力変換装置（３）は、第８の態様において、制御回路（２）がダイオード整流制御から同期整流制御へ切り替えるときの所定のパラメータと、制御回路（２）が同期整流制御からダイオード整流制御へ切り替えるときの所定のパラメータと、にヒステリシスを持たせたことを特徴とする。

上記の構成によれば、同期整流制御とダイオード整流制御とが頻繁に切り替わるチャタリング現象が起きる可能性を低減できる。

第１の態様以外の構成については、電力変換装置（３）に必須の構成ではなく、適宜省略可能である。

また、第１０の態様に係る電力変換システム（１０）は、第１～９の態様のいずれか１つに係る電力変換装置（３）と、インバータ（５）と、を備える。インバータ（５）は、ＤＣ／ＤＣコンバータ（１）の一対の第１端（１１、１２）又は一対の第２端（１３、１４）に電気的に接続されている。

上記の構成によれば、ＤＣ／ＤＣコンバータ（１）が異常な動作をする可能性を低減させることができる。

また、第１１の態様に係る制御方法は、ＤＣ／ＤＣコンバータ（１）の動作を制御する制御方法である。ＤＣ／ＤＣコンバータ（１）は、一対の第１端（１１、１２）と、第１巻線（Ｎ１）と、１つ以上の第１スイッチング要素（Ｑ１～Ｑ４）と、１つ以上の第１ダイオード（Ｄ１～Ｄ４）と、一対の第２端（１３、１４）と、第２巻線（Ｎ２）と、１つ以上の第２スイッチング要素（Ｑ５～Ｑ８）と、１つ以上の第２ダイオード（Ｄ５～Ｄ８）と、を有する。第１スイッチング要素（Ｑ１～Ｑ４）は、第１巻線（Ｎ１）と一対の第１端（１１、１２）との間に電気的に接続されている。１つ以上の第１ダイオード（Ｄ１～Ｄ４）は、１つ以上の第１スイッチング要素（Ｑ１～Ｑ４）に一対一で対応して並列に接続されている。第２巻線（Ｎ２）は、第１巻線（Ｎ１）と共に絶縁トランス（Ｔｒ１）を構成する。第２スイッチング要素（Ｑ５～Ｑ８）は、第２巻線（Ｎ２）と一対の第２端（１３、１４）との間に電気的に接続されている。１つ以上の第２ダイオード（Ｄ５～Ｄ８）は、１つ以上の第２スイッチング要素（Ｑ５～Ｑ８）に一対一で対応して並列に接続されている。制御方法は、第１スイッチング要素（Ｑ１～Ｑ４）と第２スイッチング要素（Ｑ５～Ｑ８）との両方をオンオフする同期整流制御を行うことを含む。同期整流制御では、第１スイッチング要素（Ｑ１～Ｑ４）をオンからオフに切り替える第１タイミングから遅れ時間（ｔｘ）だけ遅れた第２タイミングに、第２スイッチング要素（Ｑ５～Ｑ８）をオフからオンに切り替える。

上記の構成によれば、ＤＣ／ＤＣコンバータ（１）が異常な動作をする可能性を低減させることができる。

また、第１２の態様に係るプログラムは、第１１の態様に係る制御方法を、１以上のプロセッサに実行させるためのプログラムである。

上記の構成によれば、ＤＣ／ＤＣコンバータ（１）が異常な動作をする可能性を低減させることができる。

上記態様に限らず、実施形態に係る電力変換システム（１０）の種々の構成（変形例を含む）は、制御方法、（コンピュータ）プログラム、又はプログラムを記録した非一時的記録媒体にて具現化可能である。

１ ＤＣ／ＤＣコンバータ
２ 制御回路
３ 電力変換装置
５ インバータ
１０ 電力変換システム
１１、１２ 第１端
１３、１４ 第２端
Ｃ１ 第１キャパシタ
Ｃ２ 第２キャパシタ
Ｄ１～Ｄ４ 第１ダイオード
Ｄ５～Ｄ８ 第２ダイオード
Ｌ１ 第１インダクタ（第１漏れインダクタンス）
Ｌ２ 第２インダクタ（第２漏れインダクタンス）
Ｎ１ 第１巻線
Ｎ２ 第２巻線
Ｑ１～Ｑ４ 第１スイッチング要素
Ｑ５～Ｑ８ 第２スイッチング要素
ＲＣ１ 共振回路
Ｔｒ１ 絶縁トランス
ｔｘ 遅れ時間

Claims (14)

1. ＤＣ／ＤＣコンバータと、
   前記ＤＣ／ＤＣコンバータの動作を制御する制御回路と、を備え、
   前記ＤＣ／ＤＣコンバータは、
   一対の第１端と、
   第１巻線と、
   前記第１巻線と前記一対の第１端との間に電気的に接続された１つ以上の第１スイッチング要素と、
   前記１つ以上の前記第１スイッチング要素に一対一で対応して並列に接続された１つ以上の第１ダイオードと、
   一対の第２端と、
   前記第１巻線と共に絶縁トランスを構成する第２巻線と、
   前記第２巻線と前記一対の第２端との間に電気的に接続された２つ以上の第２スイッチング要素と、
   前記２つ以上の前記第２スイッチング要素に一対一で対応して並列に接続された２つ以上の第２ダイオードと、を有し、
   前記２つ以上の前記第２スイッチング要素は、前記一対の第２端の間に電気的に接続された２つの第２スイッチング要素の直列回路を含み、
   前記２つの前記第２スイッチング要素の間の接続点は、前記第２巻線の一端に電気的に接続されており、
   前記制御回路は、前記第１スイッチング要素と前記第２スイッチング要素との両方をオンオフする同期整流制御を行い、
   前記同期整流制御において、前記制御回路は、前記第１スイッチング要素をオンからオフに切り替える第１タイミングから遅れ時間だけ遅れた第２タイミングに、前記第２スイッチング要素をオフからオンに切り替える、
   電力変換装置。
2. 前記制御回路は、所定のパラメータに基づいて、前記遅れ時間を決定し、
   前記所定のパラメータは、前記一対の第１端における１次側電圧、１次側電流及び１次側電力、並びに、前記一対の第２端における２次側電圧、２次側電流及び２次側電力のうち少なくとも１つを含む、
   請求項１に記載の電力変換装置。
3. ＤＣ／ＤＣコンバータと、
   前記ＤＣ／ＤＣコンバータの動作を制御する制御回路と、を備え、
   前記ＤＣ／ＤＣコンバータは、
   一対の第１端と、
   第１巻線と、
   前記第１巻線と前記一対の第１端との間に電気的に接続された１つ以上の第１スイッチング要素と、
   前記１つ以上の前記第１スイッチング要素に一対一で対応して並列に接続された１つ以上の第１ダイオードと、
   一対の第２端と、
   前記第１巻線と共に絶縁トランスを構成する第２巻線と、
   前記第２巻線と前記一対の第２端との間に電気的に接続された１つ以上の第２スイッチング要素と、
   前記１つ以上の前記第２スイッチング要素に一対一で対応して並列に接続された１つ以上の第２ダイオードと、を有し、
   前記制御回路は、前記第１スイッチング要素と前記第２スイッチング要素との両方をオンオフする同期整流制御を行い、
   前記同期整流制御において、前記制御回路は、前記第１スイッチング要素をオンからオフに切り替える第１タイミングから遅れ時間だけ遅れた第２タイミングに、前記第２スイッチング要素をオフからオンに切り替え、
   前記制御回路は、所定のパラメータに基づいて、前記遅れ時間を決定し、
   前記所定のパラメータは、前記一対の第１端における１次側電圧、１次側電流及び１次側電力、並びに、前記一対の第２端における２次側電圧、２次側電流及び２次側電力のうち少なくとも１つを含み、
   前記所定のパラメータは、前記第１スイッチング要素のスイッチング周波数を更に含む、
   電力変換装置。
4. 前記制御回路は、前記２次側電流の正負が切り替わるタイミングよりも遅れたタイミングに前記第２スイッチング要素をオフからオンに切り替えるように、前記遅れ時間を決定する、
   請求項２又は３に記載の電力変換装置。
5. 前記制御回路は、前記所定のパラメータの変化に対して前記遅れ時間を連続的に変化させる、
   請求項２～４のいずれか一項に記載の電力変換装置。
6. 前記制御回路は、前記所定のパラメータの変化に対して前記遅れ時間を不連続に変化させる、
   請求項２～４のいずれか一項に記載の電力変換装置。
7. ＤＣ／ＤＣコンバータと、
   前記ＤＣ／ＤＣコンバータの動作を制御する制御回路と、を備え、
   前記ＤＣ／ＤＣコンバータは、
   一対の第１端と、
   第１巻線と、
   前記第１巻線と前記一対の第１端との間に電気的に接続された１つ以上の第１スイッチング要素と、
   前記１つ以上の前記第１スイッチング要素に一対一で対応して並列に接続された１つ以上の第１ダイオードと、
   一対の第２端と、
   前記第１巻線と共に絶縁トランスを構成する第２巻線と、
   前記第２巻線と前記一対の第２端との間に電気的に接続された１つ以上の第２スイッチング要素と、
   前記１つ以上の前記第２スイッチング要素に一対一で対応して並列に接続された１つ以上の第２ダイオードと、を有し、
   前記制御回路は、前記第１スイッチング要素と前記第２スイッチング要素との両方をオンオフする同期整流制御を行い、
   前記同期整流制御において、前記制御回路は、前記第１スイッチング要素をオンからオフに切り替える第１タイミングから遅れ時間だけ遅れた第２タイミングに、前記第２スイッチング要素をオフからオンに切り替え、
   前記制御回路は、所定のパラメータに基づいて、前記遅れ時間を決定し、
   前記所定のパラメータは、前記一対の第１端における１次側電圧、１次側電流及び１次側電力、並びに、前記一対の第２端における２次側電圧、２次側電流及び２次側電力のうち少なくとも１つを含み、
   前記ＤＣ／ＤＣコンバータは、前記第１巻線に電気的に接続された第１キャパシタと、前記第２巻線に電気的に接続された第２キャパシタと、のうち少なくとも一方を更に有し、
   前記制御回路は、前記第１スイッチング要素及び前記第２スイッチング要素のスイッチング周波数が、前記第１キャパシタ及び前記第２キャパシタのうち少なくとも一方と、前記第１巻線側の第１漏れインダクタンスと、前記第２巻線側の第２漏れインダクタンスと、を含む共振回路の共振周波数よりも低い場合に、前記第２スイッチング要素をオンからオフに切り替えるタイミングを前記共振周波数に基づいて決定する、
   電力変換装置。
8. 前記制御回路は、前記第２スイッチング要素をオフに維持し前記第１スイッチング要素をオンオフするダイオード整流制御と、前記同期整流制御と、の切替のタイミングを、前記所定のパラメータに基づいて決定する、
   請求項２～７のいずれか一項に記載の電力変換装置。
9. 前記制御回路が前記ダイオード整流制御から前記同期整流制御へ切り替えるときの前記所定のパラメータと、前記制御回路が前記同期整流制御から前記ダイオード整流制御へ切り替えるときの前記所定のパラメータと、にヒステリシスを持たせた、
   請求項８に記載の電力変換装置。
10. 請求項１～９のいずれか一項に記載の電力変換装置と、
    前記ＤＣ／ＤＣコンバータの前記一対の第１端又は前記一対の第２端に電気的に接続されたインバータと、を備える、
    電力変換システム。
11. ＤＣ／ＤＣコンバータの動作を制御する制御方法であって、
    前記ＤＣ／ＤＣコンバータは、
    一対の第１端と、
    第１巻線と、
    前記第１巻線と前記一対の第１端との間に電気的に接続された１つ以上の第１スイッチング要素と、
    前記１つ以上の前記第１スイッチング要素に一対一で対応して並列に接続された１つ以上の第１ダイオードと、
    一対の第２端と、
    前記第１巻線と共に絶縁トランスを構成する第２巻線と、
    前記第２巻線と前記一対の第２端との間に電気的に接続された２つ以上の第２スイッチング要素と、
    前記２つ以上の前記第２スイッチング要素に一対一で対応して並列に接続された２つ以上の第２ダイオードと、を有し、
    前記２つ以上の前記第２スイッチング要素は、前記一対の第２端の間に電気的に接続された２つの第２スイッチング要素の直列回路を含み、
    前記２つの前記第２スイッチング要素の間の接続点は、前記第２巻線の一端に電気的に接続されており、
    前記制御方法は、前記第１スイッチング要素と前記第２スイッチング要素との両方をオンオフする同期整流制御を行うことを含み、
    前記同期整流制御では、前記第１スイッチング要素をオンからオフに切り替える第１タイミングから遅れ時間だけ遅れた第２タイミングに、前記第２スイッチング要素をオフからオンに切り替える、
    制御方法。
12. ＤＣ／ＤＣコンバータの動作を制御する制御方法であって、
    前記ＤＣ／ＤＣコンバータは、
    一対の第１端と、
    第１巻線と、
    前記第１巻線と前記一対の第１端との間に電気的に接続された１つ以上の第１スイッチング要素と、
    前記１つ以上の前記第１スイッチング要素に一対一で対応して並列に接続された１つ以上の第１ダイオードと、
    一対の第２端と、
    前記第１巻線と共に絶縁トランスを構成する第２巻線と、
    前記第２巻線と前記一対の第２端との間に電気的に接続された１つ以上の第２スイッチング要素と、
    前記１つ以上の前記第２スイッチング要素に一対一で対応して並列に接続された１つ以上の第２ダイオードと、を有し、
    前記制御方法は、前記第１スイッチング要素と前記第２スイッチング要素との両方をオンオフする同期整流制御を行うことを含み、
    前記同期整流制御では、前記第１スイッチング要素をオンからオフに切り替える第１タイミングから遅れ時間だけ遅れた第２タイミングに、前記第２スイッチング要素をオフからオンに切り替え、
    前記制御方法は、所定のパラメータに基づいて、前記遅れ時間を決定することを含み、
    前記所定のパラメータは、前記一対の第１端における１次側電圧、１次側電流及び１次側電力、並びに、前記一対の第２端における２次側電圧、２次側電流及び２次側電力のうち少なくとも１つを含み、
    前記所定のパラメータは、前記第１スイッチング要素のスイッチング周波数を更に含む、
    制御方法。
13. ＤＣ／ＤＣコンバータの動作を制御する制御方法であって、
    前記ＤＣ／ＤＣコンバータは、
    一対の第１端と、
    第１巻線と、
    前記第１巻線と前記一対の第１端との間に電気的に接続された１つ以上の第１スイッチング要素と、
    前記１つ以上の前記第１スイッチング要素に一対一で対応して並列に接続された１つ以上の第１ダイオードと、
    一対の第２端と、
    前記第１巻線と共に絶縁トランスを構成する第２巻線と、
    前記第２巻線と前記一対の第２端との間に電気的に接続された１つ以上の第２スイッチング要素と、
    前記１つ以上の前記第２スイッチング要素に一対一で対応して並列に接続された１つ以上の第２ダイオードと、を有し、
    前記制御方法は、前記第１スイッチング要素と前記第２スイッチング要素との両方をオンオフする同期整流制御を行うことを含み、
    前記同期整流制御では、前記第１スイッチング要素をオンからオフに切り替える第１タイミングから遅れ時間だけ遅れた第２タイミングに、前記第２スイッチング要素をオフからオンに切り替え、
    前記制御方法は、所定のパラメータに基づいて、前記遅れ時間を決定ことを含み、
    前記所定のパラメータは、前記一対の第１端における１次側電圧、１次側電流及び１次側電力、並びに、前記一対の第２端における２次側電圧、２次側電流及び２次側電力のうち少なくとも１つを含み、
    前記ＤＣ／ＤＣコンバータは、前記第１巻線に電気的に接続された第１キャパシタと、前記第２巻線に電気的に接続された第２キャパシタと、のうち少なくとも一方を更に有し、
    前記制御方法は、前記第１スイッチング要素及び前記第２スイッチング要素のスイッチング周波数が、前記第１キャパシタ及び前記第２キャパシタのうち少なくとも一方と、前記第１巻線側の第１漏れインダクタンスと、前記第２巻線側の第２漏れインダクタンスと、を含む共振回路の共振周波数よりも低い場合に、前記第２スイッチング要素をオンからオフに切り替えるタイミングを前記共振周波数に基づいて決定することを含む、
    制御方法。
14. 請求項１１～１３のいずれか一項に記載の制御方法を、１以上のプロセッサに実行させるための、
    プログラム。

Images