JP2022532588A - 共振コンバータ及びその同期整流制御方法 - Google Patents

共振コンバータ及びその同期整流制御方法 Download PDF

Info

Publication number
JP2022532588A
JP2022532588A JP2021567068A JP2021567068A JP2022532588A JP 2022532588 A JP2022532588 A JP 2022532588A JP 2021567068 A JP2021567068 A JP 2021567068A JP 2021567068 A JP2021567068 A JP 2021567068A JP 2022532588 A JP2022532588 A JP 2022532588A
Authority
JP
Japan
Prior art keywords
current
parameter
hysteresis
synchronous rectification
limit value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021567068A
Other languages
English (en)
Other versions
JP7133105B2 (ja
Inventor
雷 王
文平 童
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ecoflow Inc
Original Assignee
Ecoflow Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ecoflow Inc filed Critical Ecoflow Inc
Publication of JP2022532588A publication Critical patent/JP2022532588A/ja
Application granted granted Critical
Publication of JP7133105B2 publication Critical patent/JP7133105B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/01—Resonant DC/DC converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33573—Full-bridge at primary side of an isolation transformer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

共振コンバータの同期整流制御方法において、共振コンバータの出力電流を取得することと、出力電流が第１電流閾値よりも大きいと、第１パラメーターを取得することと、出力電流が第２電流閾値よりも小さいと、第２パラメーターを取得し、第１電流閾値が第２電流閾値よりも大きく、第１パラメーターが第２パラメーターよりも大きいことと、第１パラメーターに基づいて第１電流ヒステリシスを確立し、第２パラメーターに基づいて第２電流ヒステリシスを確立し、第１電流ヒステリシスのパラメーターは第１パラメーターであり、第２電流ヒステリシスのパラメーターは第２パラメーターであることと、第１電流ヒステリシス及び第２電流ヒステリシスを使用して、負荷切替の動作状態下での共振コンバータの同期整流を制御することと、を含む。

Description

本出願は、中国特許庁において２０２１年３月２９日に出願された中国特許出願番号が２０２１１０３２９９２３．１であり、発明の名称が「共振コンバータ及びその同期整流制御方法」である中国特許出願を基礎として優先権を主張するものであり、その内容全体が参照されることにより、本出願に援用される。
本出願は、コンバータの分野に関し、特に、共振コンバータ及びその同期整流制御方法に関する。
ここでの記述は、本出願に関連する背景情報を提供するだけであり、必ずしも例示的な技術を構成するものではない。
共振コンバータの技術では、通常、バス電圧関数の調整方法によって定常状態での二次側同期整流パワーチューブのＶｄｓ電圧のオーバーディレーティングの問題を解決しているが、動的過程における二次側同期整流パワーチューブのＶｄｓ電圧のオーバーディレーティングの問題は解決できなかった。例えば、共振コンバータの電力が７．５ＫＷから１０ＫＷに増加し、その出力定格電流が７５Ａから１００Ａに増加し、電流制限が１１０％（１１０Ａ）であり、全負荷から無負荷に切り替わる動作状態で、二次側同期整流パワーチューブの電圧ピークは、最大２９０Ｖに達することができ、オーバーディレーティングの問題が深刻である。
オーバーディレーティングの問題を改善するために、従来技術では、電流判断閾値を上げる（同期整流はすぐに終了する）ことが一般であったが、それは電力消費を増加させてしまう。
本出願の様々な実施例によれば、共振コンバータ及びその同期整流制御方法が提供される。
共振コンバータの同期整流制御方法において、共振コンバータの出力電流を取得することと、出力電流が第１電流閾値よりも大きいと、第１パラメーターを取得することと、出力電流が第２電流閾値よりも小さいと、第２パラメーターを取得し、第１電流閾値が第２電流閾値よりも大きく、第１パラメーターが第２パラメーターよりも大きいことと、前記第１パラメーターに基づいて第１電流ヒステリシスを確立し、前記第２パラメーターに基づいて第２電流ヒステリシスを確立し、第１電流ヒステリシスのパラメーターは第１パラメーターであり、第２電流ヒステリシスのパラメーターは第２パラメーターであることと、第１電流ヒステリシス及び第２電流ヒステリシスを使用して、負荷切替の動作状態下での共振コンバータの同期整流を制御することと、を含む。
共振コンバータの同期整流制御方法において、
前記共振コンバータの出力電流を取得することと、
前記出力電流が第１電流閾値よりも大きいと、第１パラメーターを取得することと、
前記出力電流が第２電流閾値よりも小さいと、第２パラメーターを取得し、前記第１電流閾値が前記第２電流閾値よりも大きく、前記第１パラメーターが前記第２パラメーターよりも大きいことと、
前記第１パラメーターに基づいて第１電流ヒステリシスを確立し、前記第２パラメーターに基づいて第２電流ヒステリシスを確立し、前記第１電流ヒステリシスのパラメーターは前記第１パラメーターであり、前記第２電流ヒステリシスのパラメーターは前記第２パラメーターであり、前記第１パラメーターは、第１下限値及び第１上限値を含み、前記第２パラメーターは、第２上限値及び第２下限値を含み、前記第１下限値は前記第２電流閾値よりも小さいことと、
前記第１電流ヒステリシス及び前記第２電流ヒステリシスを使用して、負荷切替の動作状態下での前記共振コンバータの同期整流を制御することと、
共振コンバータが全負荷から無負荷に切り替わると、第１電流ヒステリシス及び第２電流ヒステリシスを順次使用して、共振コンバータの二次側同期整流パワーチューブが動作するように制御し、出力電流が第１下限値以下であると、二次側同期整流パワーチューブがターンオフになるように制御し、二次側同期整流パワーチューブのターンオフ時間が時間閾値よりも大きいと、二次側同期整流パワーチューブがターンオンになるように制御し、第１電流ヒステリシスから第２電流ヒステリシスへの切り替えに遅延があるため、第１下限値と第２上限値の領域では、二次側同期整流パワーチューブはまずターンオフになっており、次に事前設定された時間だけ遅延した後にターンオンになり、第２電流ヒステリシスの制御に入り、出力電流が第２下限値以下であると、二次側同期整流パワーチューブがターンオフになるように制御することと、
共振コンバータが無負荷から全負荷に切り替わると、第２電流ヒステリシス及び第１電流ヒステリシスを順次使用して、共振コンバータの二次側同期整流パワーチューブが動作するように制御することと、
共振コンバータが無負荷から全負荷の動作状態に切り替わる時、出力電流が第２上限値以上であると、二次側同期整流パワーチューブがターンオンになるように制御し、出力電流の変化に応じて、出力電流が第１上限値以上であると、依然として二次側同期整流パワーチューブがターンオンになるように制御することと、を含む。
共振コンバータであって、上記の同期整流制御方法によって同期整流の制御を行う。
本出願の１つ又は複数の実施例の詳細は、以下の図面及び説明で提示される。本出願の他の特徴、目的及び利点は、明細書、図面及び特許請求の範囲から明らかになる。
以下、本出願の実施例又は従来技術における技術的手段をより明確に説明するために、実施例の説明に必要な図面を簡単に説明する。当然ながら、下記の説明における図面は本出願のいくつかの実施例に過ぎず、当業者であれば、創造的な作業をしなくても、これらの図面に基づいて他の図面を得ることができる。
本出願による共振コンバータの単純な回路構成の模式図である。 本出願による共振コンバータの詳細な回路構成の模式図である。 本出願による共振コンバータの同期整流制御方法の一実施例を示すフローチャートである。 本出願における第１電流ヒステリシス及び第２電流ヒステリシスのヒステリシスカーブを示す図である。 図２の実施例による共振コンバータの同期整流制御方法におけるステップＳ２０５を示す特定のフローチャートである。 本出願による共振コンバータの負荷切替の動作状態下での第１電流ヒステリシスと第２電流ヒステリシスのヒステリシスカーブ及び二次側同期整流パワーチューブのスイッチング状態の模式図である。 本出願による共振コンバータの非負荷切替の動作状態下での第１電流ヒステリシスと第２電流ヒステリシスのヒステリシスカーブ及び二次側同期整流パワーチューブのスイッチング状態の模式図である。
以下、本出願の実施例における技術的解決手段を、本出願の実施例における図面に関連して明確かつ完全に説明するが、説明される実施例は、本出願の一部の実施例にすぎず、すべての実施例ではないことは明らかである。当業者が創造的な作業なしに本出願の実施例に基づいて得られる全ての他の実施例は、いずれも本出願の保護範囲に含まれるべきである。
本出願における「第１」、「第２」という用語は、目的のみを説明するためであり、相対的重要性を示したり暗示したりするか、又は示された技術特徴の数を暗黙的に示すと理解されるべきではない。本出願の説明において、「複数」とは、別の明確で特定の限定がない限り、少なくとも２つ、例えば、２つ、３つなどを意味する。また、「含む」及び「有する」という用語、並びにそれらの任意の変形は、非排他的に含むことを意図している。例えば、一連のステップ又はユニットを含むプロセス、方法、システム、製品又は装置は、挙げられたステップ又はユニットに限定されず、選択的に、挙げられていないステップ又はユニットを更に含んでもよく、又はこれらのプロセス、方法、製品又は装置に固有の他のステップ又はユニットを更に含んでもよい。
本出願は、まず共振コンバータを提供しており、図１ａに示すように、共振コンバータはスイッチング周波数（調節周波数）を制御することによって一定の出力電圧が実現される共振回路である。その利点は次の通りである。一次側メインＭＯＳスイッチ（Ｑ１～Ｑ４）のゼロ電圧ターンオン（Ｚｅｒｏ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈ、ＺＶＳ）と二次側同期整流ダイオード（Ｄ１、Ｄ２）のゼロ電流ターンオフ（Ｚｅｒｏ Ｃｕｒｒｅｎｔ Ｓｗｉｔｃｈ、ＺＣＳ）を実現し、ソフトスイッチング技術によって、スイッチング損失を低減することができ、共振コンバータの効率と電力密度を向上させる。図１ａにおける同期整流ダイオード（Ｄ１、Ｄ２）は、二次側同期整流パワーチューブの寄生ダイオードであり、図１ａでは、二次側同期整流パワーチューブを省略し、寄生ダイオード（Ｄ１、Ｄ２）及び寄生容量（Ｃ１、Ｃ２）のみが示されている。
図１ｂに示すように、本実施例により提供される共振コンバータは、スイッチングネットワーク（不図示）、共振ネットワーク（不図示）、センタータップトランスＴ、二次側同期整流パワーチューブＱ５及びその内部寄生ダイオードＤ１及びその寄生容量Ｃ１、二次側同期整流パワーチューブＱ６及びその内部寄生ダイオードＤ２及びその寄生容量Ｃ２、出力フィルタコンデンサＣｏ、負荷Ｒ等を含む。ここで、スイッチングネットワークは、メインＭＯＳスイッチ（Ｑ１～Ｑ４）及びその内部寄生ダイオード（不図示）、寄生容量（不図示）で構成され、共振ネットワークは、共振容量Ｃｒ、直列共振インダクタンスＬｒ及び並列共振インダクタンスＬｍで構成される。
他の実施例では、共振コンバータはハーフブリッジ共振コンバータ等であってもよい。
本出願の共振コンバータは、以下の同期整流制御方法を採用して同期整流制御を実現し、電圧ピークを低減し、電力消費を低減することができる。
本出願はさらに共振コンバータの同期整流制御方法を提案しており、図２及び図３に示すように、図２は、本出願による共振コンバータの同期整流制御方法の一実施例を示すフローチャートであり、図３は、本出願における第１電流ヒステリシス及び第２電流ヒステリシスのヒステリシスカーブを示す模式図である。本実施例による共振コンバータの同期整流制御方法は、具体的に以下のステップを含む。
ステップＳ２０１：共振コンバータの出力電流を取得する。共振コンバータの出力電流とは、二次側同期整流パワーチューブの出力電流を意味する。この出力電流は電流収集回路によって取得することができる。
ステップＳ２０２：出力電流が第１電流閾値Ｉ１よりも大きいと、第１パラメーターを取得する。
出力電流を第１電流閾値Ｉ１と比較する。出力電流が第１電流閾値Ｉ１よりも大きいと、第１パラメーターを取得し、第１パラメーターの取得方法については、以下に説明する。ここで、第１パラメーターは、第１下限値Ａ１及び第１上限値Ｂ１を含んでいる。
ステップＳ２０３：出力電流が第２電流閾値Ｉ２よりも小さいと、第２パラメーターを取得し、第１電流閾値Ｉ１は第２電流閾値Ｉ２よりも大きく、第１パラメーターは第２パラメーターよりも大きい。
出力電流を第２電流閾値Ｉ２と比較する。出力電流が第２電流閾値Ｉ２よりも小さいと、第２パラメーターを取得し、第２パラメーターの取得方法については、以下に説明する。ここで、第２パラメーターは、第２下限値Ａ２及び第２上限値Ｂ２を含んでいる。
ステップＳ２０４：第１パラメーターに基づいて第１電流ヒステリシスＺ１を確立し、第２パラメーターに基づいて第２電流ヒステリシスＺ２を確立し、第１電流ヒステリシスＺ１のパラメーターは第１パラメーターであり、第２電流ヒステリシスＺ２のパラメーターは第２パラメーターである。
本実施例では、ステップＳ２０２からステップＳ２０４を介して二次側同期整流パワーチューブの同期整流制御のための電流二重ヒステリシスを確立することができる。さらに、本実施例の第１電流閾値Ｉ１は第２電流閾値Ｉ２よりも大きく、第１パラメーターは第２パラメーターよりも大きい。即ち、第１電流ヒステリシスＺ１に対応する出力電流は第２電流ヒステリシスＺ２に対応する出力電流よりも大きい。
好ましくは、本実施例の第１電流ヒステリシスＺ１の第１下限値Ａ１は第２電流閾値Ｉ２よりも小さく、二次側同期整流パワーチューブのターンオンのブラインドゾーンの発生を回避することができる。
本実施例では、以下のプログラムに従って第１電流ヒステリシスＺ１の第１パラメーター及び第２電流ヒステリシスＺ２の第２パラメーターの割り当てを実現することができる。
ｉｆ（Ｉｏ＞Ｉ１）
｛
Ａ＝Ａ１；
Ｂ＝Ｂ１；
｝
ｅｌｓｅ ｉｆ（Ｉｏ＜Ｉ２）
｛
Ａ＝Ａ２；
Ｂ＝Ｂ２；
｝
ここで、Ｉｏは二次側同期整流パワーチューブの出力電流であり、Ａ、Ｂは二次側同期整流パワーチューブがスイッチングするように制御する電流値である。
本実施例では、第１電流ヒステリシスＺ１の第１パラメーター及び第２電流ヒステリシスＺ２の第２パラメーターの上記の割り当てシーケンスは、挿入の中断を回避することができる。
ステップＳ２０５：第１電流ヒステリシスＺ１及び第２電流ヒステリシスＺ２を使用して、負荷切替の動作状態下での共振コンバータの同期整流を制御する。
１つのアプリケーションシナリオでは、共振コンバータが全負荷から無負荷に切り替わると、第１電流ヒステリシスＺ１及び第２電流ヒステリシスＺ２を順次使用して、共振コンバータの二次側同期整流パワーチューブが動作するように制御する。
具体的には、図３の実施例における電流二重ヒステリシスのヒステリシスカーブに基づいて、図４の実施例の方法を使用して共振コンバータが全負荷から無負荷への動作状態に切り替わった場合の同期整流を実現することができる。本実施例の方法は、ステップＳ４０１からステップＳ４０３を含む。
ステップＳ４０１：共振コンバータが全負荷から無負荷に切り替えられたと判定する。
出力電流が迅速に低下することが検出されると、共振コンバータが全負荷から無負荷に切り替えられたと判定する。
ステップＳ４０２：出力電流が第１下限値Ａ１以下であると、二次側同期整流パワーチューブがターンオフになるように制御する。
図５に示すように、共振コンバータが全負荷から無負荷に切り替わると、二次側同期整流パワーチューブの出力電流を取得し、出力電流が第１下限値Ａ１以下であると、二次側同期整流パワーチューブがターンオフになるように制御する。
ステップＳ４０３：二次側同期整流パワーチューブのターンオフ時間が時間閾値よりも大きいと、二次側同期整流パワーチューブがターンオンになるように制御する。
第１電流ヒステリシスＺ１から第２電流ヒステリシスＺ２への切り替えに遅延があるため、領域Ａ１－Ｂ２において、二次側同期整流パワーチューブがまずターンオフになっており、次に事前設定された時間だけ遅延した後にターンオンになり、第２電流ヒステリシスＺ２の制御に入る。
時間閾値は、第１電流ヒステリシスＺ１と第２電流ヒステリシスＺ２の切替判断時間、即ち、第１下限値Ａ１と第２上限値Ｂ２との差以下である。さらに、当該切替判断時間は、電流切替時間の２倍以上である必要がある。
１つのアプリケーションシナリオにおいて、切替判断時間は５ｍｓであってもよく、出力電流の１００Ａから０Ａへの切替時間は５００μｓであってもよい。
ステップＳ４０４：出力電流が第２下限値Ａ２以下であると、二次側同期整流パワーチューブがターンオフになるように制御する。
二次側同期整流パワーチューブの出力電流を取得し、出力電流が第２下限値Ａ２以下である場合、二次側同期整流パワーチューブがターンオフになるように制御する。
出力電流が迅速に低下する（全負荷から無負荷に切り替わる）場合、共振コンバータは、まず第１電流ヒステリシスＺ１で動作し、二次側同期整流パワーチューブの迅速なターンオフを実現し、約５ｍｓ後、共振コンバータは第２電流ヒステリシスＺ２で再び動作する。
全負荷から無負荷に切り替わる時、共振コンバータは、まず第１電流ヒステリシスＺ１で動作し、二次側同期整流パワーチューブの迅速なターンオフを実現し、二次側同期整流パワーチューブの電圧ピークを低減することができる。遅延後、二次側同期整流パワーチューブが再びターンオンになり、第２電流ヒステリシスＺ２によって同期整流を制御し、同期整流の終了を遅らせることができるため、電力消費を削減することができる。
別のアプリケーションシナリオにおいて、共振コンバータが無負荷から全負荷に切り替わると、第２電流ヒステリシスＺ２及び第１電流ヒステリシスＺ１を順次使用して、共振コンバータの二次側同期整流パワーチューブが動作するように制御する。
具体的には、共振コンバータが無負荷から全負荷への動作状態に切り替わる時、出力電流が第２上限値Ｂ２以上であると、二次側同期整流パワーチューブがターンオンになるように制御し、出力電流の変化に応じて、出力電流が第１上限値Ｂ１以上であると、依然として二次側同期整流パワーチューブがターンオンになるように制御する。
出力電流が迅速に上昇する（無負荷から全負荷に切り替わる）場合、共振コンバータは、まず第２電流ヒステリシスＺ２で動作し、約５ｍｓ後、共振コンバータは第１電流ヒステリシスＺ１で再び動作する。
好ましくは、本実施例の共振コンバータの同期整流制御方法は、非負荷切替の動作状態下での同期整流制御にも使用することができる。例えば、共振コンバータが非負荷切替の動作状態にある場合、第２電流ヒステリシスＺ２を使用して共振コンバータの二次側同期整流パワーチューブが動作するように制御する。
具体的には、非負荷切替の動作状態（出力電流が徐々に変化する）では、図６に示すように、出力電流が第２下限値Ａ２以下であると、二次側同期整流パワーチューブがターンオフになるように制御し、出力電流が第２上限値Ｂ２以上であると、二次側同期整流パワーチューブがターンオンになるように制御する。
同期整流の制御過程において、出力電流をリアルタイムで取得し、リアルタイムの出力電流を利用して上記の判断や制御を行う必要がある。
本実施例では、出力電流のサンプリング判断時間を短縮することで、負荷切替時の二次側同期整流ドライブの終了速度を上げて電圧ピークを低減することができる。例えば、出力電流のサンプリング判断時間を１６０μｓから１０μｓに短縮することができる。
他の実施例では、出力電流の電流判断閾値を増加することで、負荷切替時の二次側同期整流ドライブの終了速度を上げて電圧ピークを低減することもできる。
本出願では、以下の方法によって、本出願の電流二重ヒステリシス（第１電流ヒステリシスＺ１及び第２電流ヒステリシスＺ２）の実現可能性を検証し、電流二重ヒステリシスのパラメーターを決定することができる。
検証環境として、
オシロスコープの型番：アジレント ＤＳＯ３０３４Ａ ３５０ＭＨｚ；
プローブの型番：Ｔｅｋｔｒｏｎｉｘ ＴＰＰ０１０１ １０Ｘ 電圧プローブ、ＴＥＫ Ｐ５２００Ａ ５０ＭＨｚ アイソレーションプローブ、ＴＥＫ ＴＣＰＡ３００ 電流テストプローブ、ＴＥＫ ＴＣＰＡ３０３ 電流テストプローブ；
モジュールマザーボード：Ｒ７５２Ａ０７２Ｍ１１ ＰＣＢ：Ｖ８．０；ＰＦＣ＿ＭＯＳ：ＴＫ３９Ｎ６０Ｗ；ＰＦＣ＿ＤＩＯ：ＡＰＴ３０ＤＱ１２０；ＤＣＤＣ＿ＭＯＳ：ＴＫ３９Ｎ６０Ｗ５；ＳＲ＿ＭＯＳ：ＩＲＦＰ４７６８（ＩＲ社）、デバイスのブレークダウン電圧は２５０Ｖである（極端な過渡領域で動作するため、アバランシェディレーティング要件を満たす必要がある）。
出力電流のサンプリング判断時間が１０μｓである電流二重ヒステリシスのパラメーターを決定する。
まず、第１下限値Ａ１と第１上限値Ｂ１の値を確定する。即ち、二次側同期整流パワーチューブがターンオン又はターンオフになる電流判断値をどのくらい大きくすれば電圧ストレスのディレーティングを超えないという要件を満たすかのことである。異なる第１パラメーター（Ｂ１、Ａ１）を設定し、全負荷（９９．３Ｖ／１０２．５Ａ、電流制限モード）から無負荷に切り替えてテストする。最初のテストパラメーター：Ｂ１＝７０Ａ、Ａ１＝６５Ａ；２番目のテストパラメーター：Ｂ１＝８０Ａ、Ａ１＝７５Ａ；チャネルＣＨ１は二次側同期整流パワーチューブの電圧波形であり、チャネルＣＨ２は二次側同期整流パワーチューブの出力電流である。本出願では、選択されたコンポーネントにディレーティング設計があり、使用中にそのディレーティング設計を超えた場合をオーバーディレーティングと称する。
Ｂ１＝７０Ａ及びＡ１＝６５Ａの場合、二次側同期整流パワーチューブの電圧ストレスは最大２７５Ｖであり、要件を満たしていない。Ｂ１＝８０Ａ及びＡ１＝７５Ａの場合、二次側同期整流パワーチューブの電圧ストレスは最大２４５Ｖであり、要件を満たしている。従って、パラメーターとして、Ｂ１＝８０Ａ及びＡ１＝７５Ａが決定される。
二次側同期整流パワーチューブのターンオンのブラインドゾーンが発生しないように保証するためには、Ａ１＜Ｉ２を満たす必要があるため、Ｉ２＝７８Ａに設定し、Ｉ１はＩ２より大きくすればよく、ここでは、Ｉ１＝Ｉ２＋５Ａ＝８３Ａと設定することができる。なお、二次側同期整流パワーチューブの終了の電流判断閾値は、Ａ１－５Ａ＝７０Ａ（Ｚ１）及びＡ２－５Ａ＝１０Ａ（Ｚ２）に設定することができ、その具体的な値は、実際の動作状態に応じて調整することができる。
電流二重ヒステリシスの実現可能性をさらに評価するために、二次側同期整流パワーチューブの電圧ストレス、電流安定化精度、及び負荷調整率を改めてテストした。
ａ）全負荷から無負荷に切り替わる時、二次側同期整流パワーチューブの電圧ストレスについて、テスト動作状態は、（１）全負荷９９．３Ｖ／１０２Ａ（電流制限内）から無負荷への切り替え、このような動作状態はテストで最悪の動作状態であり、（２）１００Ｖ／８１．６Ａから無負荷への切り替え、これは第２ヒステリシスＺ２でのみ動作する動作状態である。テスト方法として、負荷切替を５０回循環させ、二次側同期整流パワーチューブの電圧ピークの最大値を取る。テスト結果は以下の表１のとおりである。
Figure 2022532588000002
その中で、全負荷９９．３Ｖ／１０２Ａから無負荷に切り替わる時、電圧ピークの最大値は２４７Ｖであり、デバイスのディレーティングを超えていない。しかし、１００Ｖ／８１．６Ａから無負荷に切り替わる時、電圧ピークの最大値は２７９Ｖであり、デバイスのブレークダウン電圧（２５０Ｖ）を大きく超えている。この動作状態では、第２電流ヒステリシスＺ２で動作し、電流判断閾値が小さいため、第２電流ヒステリシスＺ２のパラメーターを１３Ａだけ増加して（軽負荷効率を確保するために、電流を高く過ぎないようにする）、第２電流ヒステリシスＺ２でのみ動作する二次側同期整流パワーチューブの電圧ピークを改善する。新しい電流二重ヒステリシスパラメーターは、Ａ２＝２３Ａ、Ｂ２＝２８Ａ、Ａ１＝７５Ａ、Ｂ１＝８０Ａ、Ｉ２＝７８Ａ、Ｉ１＝８３Ａである。
新しい電流二重ヒステリシスパラメーターによる負荷切替の動作状態での電圧ストレスを改めてテストした。テスト動作状態は、（１）全負荷９９．３Ｖ／１０２Ａ（電流制限内）から無負荷への切り替え、（２）負荷１００Ｖ／９６Ａから無負荷への切り替え、（３）負荷１００Ｖ／８１．６Ａから無負荷への切り替え、（４）負荷１００Ｖ／７５Ａから無負荷への切り替えである。テスト結果は以下の表２のとおりである。
Figure 2022532588000003
テスト動作状態（１）（２）では、電流二重ヒステリシスで動作し、二次側同期整流パワーチューブの迅速なターンオフを実現することができ、テストの最大電圧ストレスは２４９Ｖであり、全負荷デバイスのディレーティングを満たしている。テスト動作状態（３）（４）では、第２電流ヒステリシスＺ２でのみ動作し、テストの最大電圧ストレスは２５７Ｖであり、デバイスのブレークダウン電圧を７Ｖだけ超えているが、オーバーディレーティングのピークの確率は約５０分の１であり、パルスは１つだけである。
共振コンバータの動作信頼性を評価するために、アバランシェブレークダウンの観点から評価する。測定されたＶｄｓ電圧ピークは２６１Ｖ（電流を測定するためにワイヤを直列し、実際よりも大きい）であり、アバランシェ期間の時間は１４ｎｓであり、出力電流Ｉｏがゼロまで低下した後に電圧ピークが発生するため、ドレイン電流は非常に小さく、ここでは１Ａである。
アバランシェエネルギーとして、ＥＡＲ＝１．８μＪであり、デバイスのマニュアルに記載されている７７０ｍＪよりもはるかに低くなっている。従って、動作状態（３）（４）では、Ｖｄｓ電圧ピークはデバイスのブレークダウン電圧を超えているが、極端な過渡領域で動作するため、アバランシェエネルギーは小さく、デバイスのディレーティング要件を満たしている。
ｂ）電流安定化精度
２０％、２５％、５０％、１００％の電流制限条件下での共振コンバータの電流安定化精度をテストした。テスト結果は、各電流制限点で、電流安定化精度が１％を満たすべく要件を満たしている。
ｃ）負荷調整率
出力１００Ｖ、８１Ｖ、７０Ｖ、５０Ｖの動作状態下での共振コンバータの負荷調整率をそれぞれテストした。テスト結果は、異なる負荷条件下でＤＣ出力電圧と出力電流が負の単調性を持ち、出力電圧設定値との差が±０．５％の出力電圧設定値以下であるべきとの要件を満たしている。
ｄ）電流二重ヒステリシスを採用している場合、負荷を大電流（＞Ａ１）から（Ｂ２～Ａ１区間）に切り替えると、同期整流はまずターンオフになり、再び改めてターンオンになる。
実験的テスト結果から、理論的分析のように、ＳＲドライブ波形を設定し、出力電流Ｉｏが大電流（＞Ａ１）から（Ｂ２～Ａ１区間）に負荷切替される場合、ドライブはターンオフになってからターンオンになることがわかる。その理由は、第１電流ヒステリシスＺ１から第２電流ヒステリシスＺ２への切り替えには約３００ｍｓ（主にヒステリシス切替によって判断される電流は表示電流であり、ここでは速度の要件はそれほど高くない）の遅延が必要であるためである。この状況は共振コンバータの通常動作に影響を与えない。同時に、この状況は、電流二重ヒステリシスが機能していることを説明している。
本出願では、電流二重ヒステリシスで同期整流を制御することによって、全負荷から無負荷に切り替わる時に、共振コンバータの通常動作時の二次側同期整流パワーチューブのターンオン及びターンオフに影響を与えることなく、二次側同期整流パワーチューブの終了速度を加速することができ、全負荷から無負荷に切り替わる時の二次側同期整流パワーチューブの電圧ストレスのオーバーディレーティングの問題を解決した。電流二重ヒステリシスのパラメーターは、Ａ２＝２３Ａ、Ｂ２＝２８Ａ、Ａ１＝７５Ａ、Ｂ１＝８０Ａ、Ｉ２＝７８Ａ、Ｉ１＝８３Ａであり、非全負荷から無負荷への動作状態の切り替えでは、二次側同期整流パワーチューブの電圧ストレスは、最大で７Ｖだけブレークダウン電圧を超えているが、当該電圧ピークの持続時間は非常に短く、デバイスを流れる電流は小さく、アバランシェエネルギーは非常に低く、デバイスのディレーティング要件を満たしている。テストの結果、電流二重ヒステリシスの制御を追加した後、共振コンバータの電流安定化精度や、負荷調整率はいずれも要件を満たしている。
本出願は、コンピュータ記憶媒体をさらに提案しており、コンピュータ記憶媒体にはプログラム命令が記憶され、プログラム命令がプロセッサにより実行される時、上記の共振コンバータの同期整流制御方法が実現される。
本実施例によるコンピュータ記憶媒体は、Ｕディスク、ＳＤカード、ＰＤ光学ドライブ、モバイルハードディスク、大容量フロッピードライブ、フラッシュメモリ、マルチメディアメモリカード、サーバー等であり得るが、これらに限定されない。
従来の技術とは異なり、本出願による共振コンバータの同期整流制御方法は、共振コンバータの出力電流を取得することと、出力電流が第１電流閾値よりも大きいと、第１パラメーターを取得することと、出力電流が第２電流閾値よりも小さいと、第２パラメーターを取得し、第１電流閾値が第２電流閾値よりも大きく、第１パラメーターが第２パラメーターよりも大きいことと、第１パラメーター及び第２パラメーターに基づいて、第１電流ヒステリシス及び第２電流ヒステリシスを確立し、第１電流ヒステリシスのパラメーターは第１パラメーターであり、第２電流ヒステリシスのパラメーターは第２パラメーターであることと、第１電流ヒステリシス及び第２電流ヒステリシスを使用して、負荷切替の動作状態下での共振コンバータの同期整流を制御することと、を含む。このようにして、本出願では、第１電流ヒステリシス及び第２電流ヒステリシスを確立し、第１電流ヒステリシス及び第２電流ヒステリシスを使用して、負荷切替の動作状態下での共振コンバータの同期整流を制御し、第１電流ヒステリシスの第１パラメーターは第２電流ヒステリシスの第２パラメーターよりも大きいため、第１電流ヒステリシスによって共振コンバータの二次側同期整流パワーチューブの電圧ピークを低下することができ、第２電流ヒステリシスによって共振コンバータの電力消費を削減することができる。従って、本出願は、ピーク電圧を低下すると共に、電力消費を削減することができる。
また、上記の機能をソフトウェア機能の形で実現し、独立した製品として販売又は使用する場合、モバイル端末で読み取り可能な記憶媒体に記憶することができる。即ち、本出願は、プログラムデータが記憶されている記憶装置も提供し、前記プログラムデータは、上記の実施例の方法が実現されるように実行されることができ、当該記憶装置は、Ｕディスクや、光ディスク、サーバー等であり得る。即ち、本出願は、インテリジェント端末に各実施例で説明した方法のステップの全部又は一部を実行させるための幾つかの命令を含むソフトウェア製品の形で具体化することができる。
本出願の説明において、「一実施例」、「幾つかの実施例」、「例」、「特定の例」、又は「幾つかの例」等の参照用語の説明は、当該実施例又は例に合わせて説明する具体的特徴、構造、材料又は特性が本出願の少なくとも１つの実施例又は例に含まれることを意味する。本明細書において、上記用語の概略的記述は同様な実施例又は例に対するものに限らない。さらに、説明された具体的特徴、構造、材料又は特性はいずれか１つ又は複数の実施例又は例において適切な方式で組み合わせることができる。また、互いに矛盾しない限り、当業者であれば、本明細書で説明した異なる実施例又は例及び異なる実施例又は例の特徴を合わせるか組み合わせることができる。
さらに、「第１」、「第２」という用語は、目的のみを説明するためであり、相対的重要性を示したり暗示したりするか、又は示された技術特徴の数を暗黙的に示すと理解されるべきではない。従って、「第１」、「第２」により限定される特徴は、少なくとも１つの当該特徴を明示又は暗黙的に含むことができる。本出願の説明において、「複数」とは、別の明確で特定の限定がない限り、少なくとも２つ、例えば、２つ、３つなどを意味する。
フローチャート又はここで他の方式で説明されているいかなる過程又は方法の説明も、特定のロジック機能又は過程のステップを実現するための１つ又はより多くの実行可能命令のコードを含むモジュール、セグメント又は部分として理解することができ、本出願の好ましい実施形態の範囲として、示された又は検討した手順に従って機能を実行しなくてもよいことや、係る機能に基づいて基本的に同時の方式又は逆の手順で機能を実行すること等の別の実現を含むことは、本出願の実施例が属する技術分野の技術者によって理解されるべきである。
フローチャートに示されているか、又はここで他の方式で説明されているロジック及び／又はステップは、例えば、ロジック機能を実現するための実行可能命令のシーケンスリストと見なすことができ、命令実行システム、装置や機器（パーソナルコンピュータ、サーバー、ネットワーク機器又は命令実行システム、装置や機器から命令を受け取って命令を実行することができる他のシステムであってもよい）によって使用されるか、又はこれらの命令実行システム、装置や機器に組み合わせて使用されるように任意のコンピュータ可読媒体で具体化することができる。本明細書において、「コンピュータ可読媒体」は、命令実行システム、装置や機器、又はこれらの命令実行システム、装置や機器に組み合わせて使用するためのプログラムを含むか、記憶している、通信する、伝播する又は伝送することができる任意の装置であり得る。コンピュータ可読媒体のより具体的な例（網羅的ではないリスト）として、１つ又は複数の配線を備える電気接続部（電子デバイス）、ポータブルコンピュータディスクケース（磁気デバイス）、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、消去可能なプログラマブル読み取り専用メモリ（ＥＰＲＯＭ又はフラッシュメモリ）、光ファイバーデバイス、及びポータブルコンパクトディスク読み取り専用メモリ（ＣＤＲＯＭ）等が挙げられる。また、コンピュータ可読媒体は、さらに前記プログラムが印刷されている紙又は他の適切な媒体であってもよい。これは、例えば、紙又は他の媒体を光学的にスキャンし、次に編集や解釈するか、又は必要な場合に他の適切な方式で処理することによって前記プログラムを電子的に取得し、そして、それをコンピュータのメモリに記憶することができるためである。
以上の説明は、本願に係る実施形態に過ぎず、本願の保護範囲を制限するものではない。本願の明細書及び添付図面によって作成したすべての同等構造又は同等フローの変更を、直接又は間接的に他の関連する技術分野に実施することは、いずれも同じ理由により本願の保護範囲に含まれるべきである。

Claims (15)

  1. 共振コンバータの同期整流制御方法において、
    前記共振コンバータの出力電流を取得することと、
    前記出力電流が第１電流閾値よりも大きいと、第１パラメーターを取得することと、
    前記出力電流が第２電流閾値よりも小さいと、第２パラメーターを取得し、前記第１電流閾値が前記第２電流閾値よりも大きく、前記第１パラメーターが前記第２パラメーターよりも大きいことと、
    前記第１パラメーターに基づいて第１電流ヒステリシスを確立し、前記第２パラメーターに基づいて第２電流ヒステリシスを確立し、前記第１電流ヒステリシスのパラメーターは前記第１パラメーターであり、前記第２電流ヒステリシスのパラメーターは前記第２パラメーターであることと、
    前記第１電流ヒステリシス及び前記第２電流ヒステリシスを使用して、負荷切替の動作状態下での前記共振コンバータの同期整流を制御することと、を含み、
    前記第１パラメーターは、第１下限値及び第１上限値を含み、前記第２パラメーターは、第２上限値及び第２下限値を含み、前記第１下限値は前記第２電流閾値よりも小さい共振コンバータの同期整流制御方法。
  2. 前記第１電流ヒステリシス及び前記第２電流ヒステリシスを使用して、負荷切替の動作状態下での前記共振コンバータの同期整流を制御することは、
    前記共振コンバータが全負荷から無負荷に切り替わると、前記第１電流ヒステリシス及び前記第２電流ヒステリシスを順次使用して、前記共振コンバータの二次側同期整流パワーチューブが動作するように制御することを含む請求項１に記載の同期整流制御方法。
  3. 前記第１電流ヒステリシス及び前記第２電流ヒステリシスを順次使用して、前記共振コンバータの二次側同期整流パワーチューブが動作するように制御することは、
    前記出力電流が前記第１下限値以下であると、前記二次側同期整流パワーチューブがターンオフになるように制御することと、
    前記二次側同期整流パワーチューブのターンオフ時間が時間閾値よりも大きいと、前記二次側同期整流パワーチューブがターンオンになるように制御することと、
    前記出力電流が前記第２下限値以下であると、前記二次側同期整流パワーチューブがターンオフになるように制御することと、を含む請求項２に記載の同期整流制御方法。
  4. 前記時間閾値が前記第１下限値と前記第２上限値との差に対応する時間以下である請求項３に記載の同期整流制御方法。
  5. 前記第１電流ヒステリシス及び前記第２電流ヒステリシスを使用して、負荷切替の動作状態下での前記共振コンバータの同期整流を制御することは、
    前記共振コンバータが無負荷から全負荷に切り替わると、前記第２電流ヒステリシス及び前記第１電流ヒステリシスを順次使用して、前記共振コンバータの二次側同期整流パワーチューブが動作するように制御することをさらに含む請求項１に記載の同期整流制御方法。
  6. 前記共振コンバータが非負荷切替の動作状態にあると、前記第２電流ヒステリシスを使用して、前記共振コンバータの二次側同期整流パワーチューブが動作するように制御することをさらに含む請求項１に記載の同期整流制御方法。
  7. 前記出力電流のサンプリング判断時間を短縮することをさらに含む請求項１に記載の同期整流制御方法。
  8. 前記出力電流が第１下限値と第２上限値の領域にあると、二次側同期整流パワーチューブはまずターンオフになっており、事前設定された時間だけ遅延した後にターンオンになり、第２電流ヒステリシスの制御に入ることをさらに含む請求項３に記載の同期整流制御方法。
  9. 前記共振コンバータが無負荷から全負荷の動作状態に切り替わる時、前記共振コンバータの出力電流が第２上限値以上であると、二次側同期整流パワーチューブがターンオンになるように制御することと、
    前記出力電流の変化に応じて、出力電流が第１上限値以上であると、依然として二次側同期整流パワーチューブがターンオンになるように制御することと、をさらに含む請求項５に記載の同期整流制御方法。
  10. 共振コンバータの同期整流制御方法において、
    前記共振コンバータの出力電流を取得することと、
    前記出力電流が第１電流閾値よりも大きいと、第１パラメーターを取得することと、
    前記出力電流が第２電流閾値よりも小さいと、第２パラメーターを取得し、前記第１電流閾値が前記第２電流閾値よりも大きく、前記第１パラメーターが前記第２パラメーターよりも大きいことと、
    前記第１パラメーターに基づいて第１電流ヒステリシスを確立し、前記第２パラメーターに基づいて第２電流ヒステリシスを確立し、前記第１電流ヒステリシスのパラメーターは前記第１パラメーターであり、前記第２電流ヒステリシスのパラメーターは前記第２パラメーターであり、前記第１パラメーターは、第１下限値及び第１上限値を含み、前記第２パラメーターは、第２上限値及び第２下限値を含み、前記第１下限値は前記第２電流閾値よりも小さいことと、
    前記第１電流ヒステリシス及び前記第２電流ヒステリシスを使用して、負荷切替の動作状態下での前記共振コンバータの同期整流を制御することと、
    共振コンバータが全負荷から無負荷に切り替わると、第１電流ヒステリシス及び第２電流ヒステリシスを順次使用して、共振コンバータの二次側同期整流パワーチューブが動作するように制御し、出力電流が第１下限値以下であると、二次側同期整流パワーチューブがターンオフになるように制御し、二次側同期整流パワーチューブのターンオフ時間が時間閾値よりも大きいと、二次側同期整流パワーチューブがターンオンになるように制御し、第１電流ヒステリシスから第２電流ヒステリシスへの切り替えに遅延があるため、第１下限値と第２上限値の領域では、二次側同期整流パワーチューブはまずターンオフになっており、次に事前設定された時間だけ遅延した後にターンオンになり、第２電流ヒステリシスの制御に入り、出力電流が第２下限値以下であると、二次側同期整流パワーチューブがターンオフになるように制御することと、
    共振コンバータが無負荷から全負荷に切り替わると、第２電流ヒステリシス及び第１電流ヒステリシスを順次使用して、共振コンバータの二次側同期整流パワーチューブが動作するように制御することと、
    共振コンバータが無負荷から全負荷の動作状態に切り替わる時、出力電流が第２上限値以上であると、二次側同期整流パワーチューブがターンオンになるように制御し、出力電流の変化に応じて、出力電流が第１上限値以上であると、依然として二次側同期整流パワーチューブがターンオンになるように制御することと、を含む共振コンバータの同期整流制御方法。
  11. 前記時間閾値が前記第１下限値と前記第２上限値との差に対応する時間以下である請求項１０に記載の同期整流制御方法。
  12. 前記共振コンバータが非負荷切替の動作状態にあると、前記第２電流ヒステリシスを使用して、前記共振コンバータの二次側同期整流パワーチューブが動作するように制御することをさらに含む請求項１０に記載の同期整流制御方法。
  13. 前記出力電流のサンプリング判断時間を短縮することをさらに含む請求項１０に記載の同期整流制御方法。
  14. 同期整流制御方法によって同期整流制御を行う共振コンバータであって、
    前記同期整流制御方法は、
    前記共振コンバータの出力電流を取得することと、
    前記出力電流が第１電流閾値よりも大きいと、第１パラメーターを取得することと、
    前記出力電流が第２電流閾値よりも小さいと、第２パラメーターを取得し、前記第１電流閾値が前記第２電流閾値よりも大きく、前記第１パラメーターが前記第２パラメーターよりも大きいことと、
    前記第１パラメーターに基づいて第１電流ヒステリシスを確立し、前記第２パラメーターに基づいて第２電流ヒステリシスを確立し、前記第１電流ヒステリシスのパラメーターは前記第１パラメーターであり、前記第２電流ヒステリシスのパラメーターは前記第２パラメーターであることと、
    前記第１電流ヒステリシス及び前記第２電流ヒステリシスを使用して、負荷切替の動作状態下での前記共振コンバータの同期整流を制御することと、を含み、
    前記第１パラメーターは、第１下限値及び第１上限値を含み、前記第２パラメーターは、第２上限値及び第２下限値を含み、前記第１下限値は前記第２電流閾値よりも小さい共振コンバータ。
  15. プログラム命令が記憶されているコンピュータ記憶媒体であって、
    前記プログラム命令がプロセッサにより実行される時、共振コンバータの同期整流制御方法が実現され、
    前記同期整流制御方法は、
    前記共振コンバータの出力電流を取得することと、
    前記出力電流が第１電流閾値よりも大きいと、第１パラメーターを取得することと、
    前記出力電流が第２電流閾値よりも小さいと、第２パラメーターを取得し、前記第１電流閾値が前記第２電流閾値よりも大きく、前記第１パラメーターが前記第２パラメーターよりも大きいことと、
    前記第１パラメーターに基づいて第１電流ヒステリシスを確立し、前記第２パラメーターに基づいて第２電流ヒステリシスを確立し、前記第１電流ヒステリシスのパラメーターは前記第１パラメーターであり、前記第２電流ヒステリシスのパラメーターは前記第２パラメーターであることと、
    前記第１電流ヒステリシス及び前記第２電流ヒステリシスを使用して、負荷切替の動作状態下での前記共振コンバータの同期整流を制御することと、を含み、
    前記第１パラメーターは、第１下限値及び第１上限値を含み、前記第２パラメーターは、第２上限値及び第２下限値を含み、前記第１下限値は前記第２電流閾値よりも小さいコンピュータ記憶媒体。
JP2021567068A 2021-03-29 2021-08-06 共振コンバータ及びその同期整流制御方法 Active JP7133105B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202110329923.1A CN112713782B (zh) 2021-03-29 2021-03-29 谐振变换器及其同步整流控制方法
CN202110329923.1 2021-03-29
PCT/CN2021/111126 WO2021254536A2 (zh) 2021-03-29 2021-08-06 谐振变换器及其同步整流控制方法

Publications (2)

Publication Number Publication Date
JP2022532588A true JP2022532588A (ja) 2022-07-15
JP7133105B2 JP7133105B2 (ja) 2022-09-07

Family

ID=75550396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021567068A Active JP7133105B2 (ja) 2021-03-29 2021-08-06 共振コンバータ及びその同期整流制御方法

Country Status (6)

Country Link
US (1) US20240022177A1 (ja)
EP (1) EP4318914A4 (ja)
JP (1) JP7133105B2 (ja)
KR (1) KR102628891B1 (ja)
CN (1) CN112713782B (ja)
WO (1) WO2021254536A2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112713782B (zh) * 2021-03-29 2021-07-13 深圳市正浩创新科技股份有限公司 谐振变换器及其同步整流控制方法
CN113708644B (zh) * 2021-08-30 2023-12-08 易事特集团股份有限公司 一种简化的cllc谐振变换器同步整流方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274789A (ja) * 2006-03-30 2007-10-18 Densei Lambda Kk スイッチング電源装置
US20090097280A1 (en) * 2007-10-16 2009-04-16 Delta Electronics, Inc. Resonant converter system having synchronous control circuit and controlling method thereof
US20100110732A1 (en) * 2008-11-03 2010-05-06 Moyer James C Tail current control of isolated converter and apparatus thereof
JP2010161917A (ja) * 2008-12-08 2010-07-22 Fuji Electric Systems Co Ltd スイッチング電源装置、およびスイッチング電源制御回路
JP2011103717A (ja) * 2009-11-10 2011-05-26 Shindengen Electric Mfg Co Ltd 共振型コンバータ
CN112713782A (zh) * 2021-03-29 2021-04-27 深圳市正浩创新科技有限公司 谐振变换器及其同步整流控制方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437750B (zh) * 2011-10-31 2014-07-30 上海大学 Llc同步整流谐振变换器数字控制装置和方法
CN103326580B (zh) * 2011-12-01 2016-08-24 台达电子企业管理（上海）有限公司 直流-直流转换器、电力变换器及其控制方法
CN104426402B (zh) * 2013-09-09 2018-04-20 南京博兰得电子科技有限公司 一种逆变器及其直流母线电压调节方法
JP6213318B2 (ja) * 2014-03-13 2017-10-18 オムロン株式会社 電流共振型直流電圧変換器、制御用集積回路および電流共振型直流電圧変換方法
CN106059314B (zh) * 2016-07-21 2018-06-19 东南大学 一种具有双谐振频率的llc谐振电源变换器
US10491121B2 (en) * 2017-10-30 2019-11-26 Renesas Electronics America Inc. Window comparator structure for low power hysteretic buck-boost DC-DC controller
KR101949615B1 (ko) 2017-11-21 2019-02-18 울산과학기술원 양방향 직렬 공진형 컨버터 및 그 제어 방법
US10250126B1 (en) * 2018-02-12 2019-04-02 Meanwell (Guangzhou) Electronics Co., Ltd. Method for controlling resonant converter
US10218284B1 (en) * 2018-05-24 2019-02-26 Astec International Limited DC-DC power converters including a valley skipping mode and methods of operating DC-DC power converters
CN108964453A (zh) * 2018-07-27 2018-12-07 西安科技大学 Boost变换器暂态控制策略的设计方法
CN109713921B (zh) * 2018-12-21 2021-07-06 西安矽力杰半导体技术有限公司 一种同步整流控制电路、控制方法及开关电路
CN110492724B (zh) * 2019-09-16 2024-03-29 东科半导体(安徽)股份有限公司 一种功率管驱动电路及驱动方法
CN111865090B (zh) * 2020-07-16 2022-01-04 北京卫星制造厂有限公司 一种基于原边电流采样的副边同步整流控制电路及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274789A (ja) * 2006-03-30 2007-10-18 Densei Lambda Kk スイッチング電源装置
US20090097280A1 (en) * 2007-10-16 2009-04-16 Delta Electronics, Inc. Resonant converter system having synchronous control circuit and controlling method thereof
US20100110732A1 (en) * 2008-11-03 2010-05-06 Moyer James C Tail current control of isolated converter and apparatus thereof
JP2010161917A (ja) * 2008-12-08 2010-07-22 Fuji Electric Systems Co Ltd スイッチング電源装置、およびスイッチング電源制御回路
JP2011103717A (ja) * 2009-11-10 2011-05-26 Shindengen Electric Mfg Co Ltd 共振型コンバータ
CN112713782A (zh) * 2021-03-29 2021-04-27 深圳市正浩创新科技有限公司 谐振变换器及其同步整流控制方法

Also Published As

Publication number Publication date
US20240022177A1 (en) 2024-01-18
CN112713782B (zh) 2021-07-13
CN112713782A (zh) 2021-04-27
EP4318914A4 (en) 2024-05-29
KR20220135234A (ko) 2022-10-06
WO2021254536A3 (zh) 2022-02-10
EP4318914A2 (en) 2024-02-07
KR102628891B1 (ko) 2024-01-23
WO2021254536A2 (zh) 2021-12-23
JP7133105B2 (ja) 2022-09-07

Similar Documents

Publication Publication Date Title
US10333417B2 (en) Device and method for controlling flyback converter
JP7133105B2 (ja) 共振コンバータ及びその同期整流制御方法
US20180294731A1 (en) Control device and control method
Alou et al. Flyback with active clamp: a suitable topology for low power and very wide input voltage range applications
US20180226895A1 (en) Power converter and method of control thereof
US10135359B2 (en) Hybrid full bridge-voltage doubler rectifier and single stage LLC converter thereof
US9252677B2 (en) Quasi resonant push-pull converter and control method thereof
JP2013545426A (ja) 直列共振形ｄｃ／ｄｃコンバータを制御する方法
JP3797885B2 (ja) Ｚｖｓ方法およびｚｖｓ電力転換装置
CN114301297B (zh) 一种功率变换器、增大逆向增益范围的方法、装置、介质
Blinov et al. Bidirectional soft‐switching dc–dc converter for battery energy storage systems
KR102182886B1 (ko) 컨버터의 데드타임 가변 시스템 및 데드타임 가변 방법
JP2005110486A (ja) スイッチング電源回路
US11482925B2 (en) Resonant converter and variable cutoff frequency control method
CN110224619B (zh) 一种逐周期自适应驱动电压调整的次级边同步整流控制器电路
CN214799290U (zh) 反激式变换器的吸收电路
Quang et al. Zero‐voltage switching current‐fed flyback converter for power factor correction application
CN210518097U (zh) 一种栅极驱动电路及开关电源电路
Huang et al. Light load analysis and topology morphing between full-/half-bridge DC-to-DC converter
KR102623743B1 (ko) Dc-dc 컨버터
CN104158393A (zh) 短路保护方法和返驰式转换器
CN110572012A (zh) 一种栅极驱动电路及开关电源电路
CN114204819B (zh) 一种开机控制方法、系统、计算机设备及存储介质
CN217010691U (zh) 一种可控硅的触发电路及多晶硅电源
Wai et al. Voltage-clamped forward quasi-resonant converter with soft switching and reduced switch stress

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211110

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220826

R150 Certificate of patent or registration of utility model

Ref document number: 7133105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350