WO2005025043A1 - 同期整流型ｄｃ−ｄｃコンバータ - Google Patents

同期整流型ｄｃ−ｄｃコンバータ Download PDF

Info

Publication number
WO2005025043A1
WO2005025043A1 PCT/JP2004/008314 JP2004008314W WO2005025043A1 WO 2005025043 A1 WO2005025043 A1 WO 2005025043A1 JP 2004008314 W JP2004008314 W JP 2004008314W WO 2005025043 A1 WO2005025043 A1 WO 2005025043A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
current
transformer
switching element
circuit
Prior art date
Application number
PCT/JP2004/008314
Other languages
English (en)
French (fr)
Inventor
Hiroshi Usui
Ryuichi Furukoshi
Yukinari Fukumoto
Original Assignee
Sanken Electric Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co., Ltd. filed Critical Sanken Electric Co., Ltd.
Priority to US10/569,861 priority Critical patent/US7330365B2/en
Priority to JP2005513596A priority patent/JP4264837B2/ja
Publication of WO2005025043A1 publication Critical patent/WO2005025043A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33571—Half-bridge at primary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/01—Resonant DC/DC converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a synchronous rectification type DC-DC converter that improves switching efficiency by reducing switching loss in a secondary circuit.
  • At least one main switching element connected to a DC power supply to constitute a primary circuit, a primary winding of a transformer, a secondary winding electromagnetically coupled to the primary winding of the transformer, At least one rectifying switching element connected between the next winding and the load to form a secondary circuit; and driving the rectifying switching element in synchronization with the switching operation of the main switching element to form a secondary.
  • a synchronous rectification type DC-DC converter that supplies a DC output from a side circuit to a load is conventionally known as a high-efficiency switching power supply device.
  • the conventional synchronous rectification type DC-DC converter shown in FIG. 14 includes first and second main MOS-FETs (first and second main switching elements) connected in series to a DC power supply (1).
  • the circuit is composed of a secondary winding (4b, 4c) of a transformer (4), first and second rectifying MOS-FETs (7, 8), and first and second output rectifying diodes (9, 8). , 10) and the output smoothing capacitor (11) constitute a secondary circuit.
  • the transformer (4) includes a driving winding (4d) electromagnetically coupled to the primary winding (4a), a leakage inductance (4e) connected in series with the primary winding (4a), and And the leakage inductance (4e) acts as a current-resonant rear turtle.
  • the drive winding (4d) to which the rectifier diode (12) and the smoothing capacitor (13) are connected supplies DC power for driving to the drive power supply terminal (V) of the control circuit (21).
  • the smoothing capacitor (13) is charged by the current flowing from the DC power supply (1) when the device is started, via the starting resistor (14) connected between the positive terminal of the DC power supply (1) and the smoothing capacitor (13). Then, the control circuit (21) is activated.
  • a rectifier diode (15) and a smoothing capacitor (16) connected in series between the connection point of the first and second main MOS-FETs (2, 3) and the starting resistor (14) form a charge pump circuit. Between the power supply terminals (V, V) on the high side of the control circuit (21).
  • An output voltage detection circuit (17) that detects the DC output voltage V is connected to both ends of the output smoothing capacitor (11), and is connected to the intermediate tap of the secondary winding (4b, 4c) of the transformer (4) and the output voltage detection circuit.
  • a photodiode (19) constituting a photo power blur (18) is connected to the circuit (17).
  • the detection output signal of the photodiode (19) is applied to a phototransistor (20) forming a photopower blur (18), and the phototransistor (20) is connected to a feedback signal input terminal (V ).
  • the control circuit (21) includes an oscillator (22), a D flip-flop (23) for receiving an output of the oscillator (22), and a first flip-flop (23) connected to one output terminal of the D flip-flop (23). , A low-side buffer amplifier (25) that receives the output of the first dead-time circuit (24), and the other output of the D flip-flop (23) The second dead time addition circuit (26) connected to the terminal, the level conversion circuit (27) that receives the output of the second dead time addition circuit (26), and the output of the level conversion circuit (27) And a high-side buffer amplifier (28).
  • the oscillator (22) is input to the feedback signal input terminal (V) via the photo power blur (18).
  • the D flip-flop (23) receives the second drive pulse signal V on the high side from the pulse signal output from the oscillator (22) and the inverted signal of the second drive pulse signal V.
  • the first drive pulse signal V on the side of the guide is generated.
  • the low-side buffer amplifier (25) has a dead time Is applied to the gate of the first main M-S-FET (2).
  • the second dead time circuit (26) adds a fixed dead time to the second drive pulse signal V output from the other output terminal of the D flip-flop (23).
  • the conversion circuit (27) calculates the voltage level of the second drive pulse signal V to which the dead time has been added.
  • the second side buffer amplifier (28) applies the second drive pulse signal V output from the level conversion circuit (27) to the gate of the second main MOS-FET (3).
  • Gl G2 is applied to each gate of the first and second main M ⁇ S_FETs (2, 3), respectively, so that the first and second main The second main MS-FET (2, 3) can be turned on and off alternately.
  • the gate of the first main M ⁇ S_FET (2) is connected to the first rectifying M ⁇ S-FET (7) via the first capacitor (29) and the first pulse transformer (31).
  • the gate of the second main MOS-FET (3) is connected to the gate of the second rectifying MOS-FET (8) via the second capacitor (30) and the second NORE FLOW (34). ) Is connected to the gate. Therefore, the first drive pulse signal V output from the control circuit (21) is supplied to the first pulse transformer (31) via the first capacitor (29).
  • the second winding (32) is input to the second winding (33), and the second winding (33) has the same waveform as the first drive pulse signal V
  • 1 synchronous drive pulse signal V is generated and connected to the gate of the first rectifying MOS-FET (7).
  • the second drive pulse signal V is supplied to the second drive pulse signal V via the second capacitor (30).
  • a second synchronous drive pulse signal V having the same waveform as the second drive pulse signal V is generated from the secondary winding (36) and inputted to the primary winding (35) of the pulse transformer (34).
  • the first and second rectifying MOS-FETs (7, 2) on the secondary side are synchronized with the ON / OFF operation of the first and second main MOS-FETs (2, 3) on the primary side. 8) are turned on and off, and a substantially constant level DC output voltage V generated between the output terminals of the secondary circuit is supplied to a load (not shown).
  • the first and second main MOS-FETs (2, 3) start on-off operation.
  • the second main M ⁇ S_FET (3) is on, the DC power supply (1), the second main M ⁇ S_FET (3), the leakage inductance (4e) of the transformer (4), the primary winding ( 4a), the current I flows through the primary circuit through the path of the current resonance capacitor (5) and the DC power supply (1).
  • Current I is the current resonance capacitor.
  • the resonance current of the resonance frequency determined by the capacitance of the transformer (5) and the leakage inductance (4e) of the transformer (4) and the exciting current of the primary winding (4a) of the transformer (4). .
  • the second rectifying MOS-FET (8) is turned on in synchronization with the turning on of the second main MOS-FET (3), and the second rectifying MOS-FET (8) is turned on from the secondary winding (4c) of the transformer (4).
  • a current I substantially similar to the above-described resonance current is supplied to the output smoothing capacitor (11) and a load (not shown). Flows.
  • the exciting current of the primary winding (4a) of the transformer (4) flowing through the second main MOS_FET (3) depends on the drain-source diagram of the first main M-S-FET (2). Not commutating to parasitic diodes.
  • the current I flowing through the second main M ⁇ S_FET (3) has a polarity opposite to that of the current I flowing through the second main
  • the first rectifying M ⁇ S_FET (7) is turned on in synchronization with the turning on of the first main M ⁇ S_FET (2), and the first rectifying M ⁇ S_FET (7) is turned on from the secondary winding (4b) of the transformer (4).
  • a current I substantially similar to the above-described resonance current flows through the output smoothing capacitor (11) and a load (not shown).
  • the switching frequency of the first and second main MOS-FETs (2, 3) is determined by the leakage inductance (4e) of the transformer (4) and the capacitance of the current resonance capacitor (5). Since the resonance frequency is higher than the resonance frequency, the DC output supplied to the load (not shown) can be limited by increasing the switching frequency of the first and second main MOS-FETs (2, 3).
  • a synchronous rectification type DC-DC converter having a configuration substantially similar to the above is disclosed in, for example, Patent Document 1 below.
  • Patent Document 1 JP-A-2000-23455 (page 5, FIG. 3)
  • the first and second rectifying MOS-FETs (7, 8) of the secondary circuit of the transformer (4) are turned on.
  • the transformers (4) and (4) are synchronized with the turn-on timing of the first and second main MOS-FETs (2, 3) of the primary circuit, respectively.
  • SI S Does not coincide with the on-periods of the first and second main MOS-FETs (2, 3) of the secondary circuit. Therefore, during the period when no current flows through the first and second output rectifier diodes (9, 10) of the secondary side circuit, the first And the second rectifying M-S-FETs (7, 8) are turned on, so that the output smoothing capacitor (11) moves in the direction toward the secondary windings (4b, 4c) of the power transformer (4). A flowing reverse current is generated.
  • This reverse current further becomes a circulating current that reciprocates between the primary side and the secondary side of the transformer (4), and the first and second primary M ⁇ S_FETs (2, 3) and 2
  • the conversion efficiency of the synchronous rectification type DC-DC converter was reduced because unnecessary switching loss occurred in the first and second rectification MOS-FETs (7, 8) on the secondary side.
  • an object of the present invention is to provide a synchronous rectification type DC-DC converter that can reduce switching loss in a secondary circuit and improve conversion efficiency.
  • the synchronous rectification type DC-DC converter according to the present invention is connected to a DC power supply (1) to form a primary circuit, at least one main switching element (2,3) and a primary of a transformer (4). At least a secondary circuit connected between a winding (4a), a secondary winding (4b, 4c) electromagnetically coupled to a primary winding (4a) of a transformer (4), and a load; One rectifying switching element (7, 8), current detecting means (51) for detecting the current (I, 1) flowing through the primary side circuit, and the exciting current of the transformer (4)
  • Bias means (53, 54) for generating a bias voltage (V, V) larger than the voltage corresponding to
  • the detection voltage (V) of the current detection means (51) is equal to the bias voltage (V, V) of the bias means (53, 54).
  • a DC output (V) is supplied from the secondary side circuit to the load.
  • the detected voltage (V) of the current detecting means (51) is higher than the voltage corresponding to the exciting current of the transformer (4).
  • Rectifier switch in synchronization with the primary circuit current (I, 1) excluding the exciting current component of the transformer (4).
  • the switching elements (7, 8) are driven. As a result, the rectified output current (I
  • Another synchronous rectification type DC-DC converter according to the present invention is configured such that a current (I , 1) and a biasing means for generating bias voltages (V, V).
  • comparing means for driving the rectifying switching element (7, 8) when the voltage exceeds the threshold voltage.
  • another synchronous rectification type DC-DC converter according to the present invention comprises a current detection means (51) for detecting a current (I, 1) flowing through a primary circuit, and a bias voltage (V, V).
  • the waveform of the tilt signal (V) of the tilt signal generating means is
  • the rectifying switching elements (7, 8) can be efficiently driven.
  • the rectifying switching element by driving the rectifying switching element when the detection voltage of the current detection means exceeds the bias voltage of the bias means which is higher than the voltage corresponding to the excitation current of the transformer, the excitation current component of the transformer is obtained.
  • the rectifier switching element of the secondary circuit is driven in synchronization with the current of the primary circuit.
  • the rectifying switching element is driven in proportion to the rectified output current flowing in the secondary circuit, so that power loss due to unnecessary circulating current does not occur and the rectifying switching element in the secondary circuit is generated.
  • the conversion efficiency of the synchronous rectification type DC-DC converter can be improved by minimizing the power loss that occurs.
  • the transformer excitation current component included in the primary-side circuit current detected by the current detection unit will have a gradient. Since the signals are canceled by each other, the rectifying switching element must be driven efficiently in proportion to the rectified output current flowing through the secondary circuit. Can do. Since the bias voltage of the bias means may be any bias voltage including a range smaller than the exciting current component of the transformer, there is an advantage that the bias voltage of the bias means can be set to a low value.
  • FIG. 1 is an electric circuit diagram showing an embodiment in which a synchronous rectification type DC—DC converter according to the present invention is applied to a current resonance type synchronous rectification type DC-DC converter.
  • FIG. 2 Time chart showing the relationship between the detection voltage of the current detection resistor in Fig. 1 and the synchronous drive pulse signal of each rectifying MOS-FET.
  • FIG. 3 is a waveform chart showing voltage and current of each part in FIG. 1
  • FIG. 4 An electric circuit diagram showing a modified embodiment of the synchronous rectification type DC-DC converter of FIG. 1.
  • FIG. 5 An electric circuit diagram showing a modified embodiment of the synchronous rectification type DC-DC converter of FIG. 6] An electric circuit diagram showing a second embodiment of the synchronous rectification type DC-DC converter according to the present invention.
  • FIG. 7 is a waveform chart showing voltages at various parts in FIG. 6
  • FIG. 8 is an electric circuit diagram showing a third embodiment of the synchronous rectification type DC-DC converter according to the present invention.
  • FIG. 9 is a waveform chart showing voltages at various parts in FIG.
  • FIG. 10 An electric circuit diagram showing a modified embodiment of the synchronous rectification type DC-DC converter of FIG. 8.
  • FIG. 11 An electric circuit diagram showing a fourth embodiment of the synchronous rectification type DC-DC converter.
  • FIG. 12 An electric circuit diagram showing a fifth embodiment in which the synchronous rectification type DC-DC converter of the fourth embodiment is changed.
  • FIG. 13 An electric circuit diagram showing a modification of the synchronous rectification type DC-DC converter according to the present invention.
  • FIG. 14 An electric circuit diagram showing an example of a conventional synchronous rectification type DC-DC converter.
  • FIG. 15 Waveform diagrams showing the voltage and current of each part in FIG.
  • bias means Second DC bias power supply (bias means), (55) ⁇ 'First comparator (first comparison means), (56) ⁇ First buffer amplifier, (57) ⁇ Second comparator (second comparing means), (58) second buffer amplifier, (59) bias power supply, (60) operational amplifier (frequency signal generating means), (61) (62) ⁇ , Resistors, (67,68,70) resistors, (69) bias power supplies,
  • FIG. 1 and FIG. 12 substantially the same parts as those shown in FIG. 14 and FIG. 15 are denoted by the same reference numerals, and description thereof will be omitted.
  • the synchronous rectification type DC-DC converter according to the first embodiment of the present invention detects a current I, 1 flowing in a primary circuit of a transformer (4). Becomes current detection means
  • a current detection transformer (CT: Current Transformer) (51), a current detection resistor (52) that converts the detection current of the current detection transformer (51) to the corresponding voltage V, and an excitation of the transformer (4)
  • Bias means for generating a bias voltage V, ⁇ greater than the voltage corresponding to the magnetic current
  • the first and second DC bias power supplies (53, 54) and the detection voltage V of the current detection resistor (52) input to the non-inverting input terminal (+) are input to the inverting input terminal (-).
  • the first DC bias power supplies (53, 54) and the detection voltage V of the current detection resistor (52) input to the non-inverting input terminal (+) are input to the inverting input terminal (-).
  • the first rectifying MOSFET (7) is turned on.
  • the first synchronous driving pulse signal V to be set to the first state is output.
  • the detection voltage V of the first buffer amplifier (56) applied to the gate of the MOS-FET (7) and the current detection resistor (52) input to the inverting input terminal (-) is applied to the non-inverting input terminal (+).
  • Second comparing means for outputting the second synchronous drive pulse signal V for turning on the FET (8)
  • the first DC bias power supply (53) has a cathode terminal grounded and an anode terminal connected to the inverting input terminal (-) of the first comparator (55).
  • the second DC bias power supply (54) has an anode terminal grounded and a cathode terminal connected to the non-inverting input terminal (+) of the second comparator (57).
  • the two black points on the right end of the current detection transformer (51) are between the connection point of the first and second main MOS-FETs (2, 3) and the primary winding (4a) of the transformer (4).
  • both ends of the current detection resistor (52) change in proportion to the detection current of the current detection transformer (51) with the ground (ground) voltage of 0 V as a reference potential as shown in FIG. Voltage V
  • the detection voltage V of the current detection resistor (52) is connected to the inverting input terminal of the second comparator (57).
  • the second synchronous drive pulse of the high voltage (H) level is supplied from the second comparator (57) to the gate of the second rectifying MOS-FET (8) through the second buffer amplifier (58).
  • the second rectifying M-S-FET (8) is turned on.
  • the output smoothing capacitor (11) is connected from the secondary winding (4c) of the transformer (4) through the parallel circuit of the second output rectifier diode (10) and the second rectifying MOS-FET (8).
  • a current I substantially similar to the above-described resonance current flows through a load (not shown).
  • the resonance current of the resonance frequency determined by the leakage inductance (4e) of the transformer (4) and the excitation current of the primary winding (4a) of the transformer (4) is determined by the leakage inductance (4e) of the transformer (4) and the excitation current of the primary winding (4a) of the transformer (4).
  • the current I— flowing through the primary circuit is The current is detected by the current detecting transformer (51), and is further converted to a voltage V corresponding to the detected current by the current detecting resistor (52). In other words, both ends of the current detection resistor (52)
  • a voltage V that changes in proportion to the detection current of the current detection transformer (51) is generated with the ground (ground) voltage 0V as the reference potential.
  • the detection voltage V of the current detection resistor (52) is equal to the bias voltage of the first DC bias power supply (53).
  • the first synchronous drive pulse signal V at a high voltage (H) level is applied to the gate of the first rectifying M ⁇ S_FET (7) through the ) Turns on
  • the output smoothing capacitor (11) is connected from the secondary winding (4b) of the transformer (4) through the parallel circuit of the first output rectifier diode (9) and the first rectifying MOS-FET (7).
  • a current I substantially similar to the above-described resonance current flows through a load (not shown).
  • the voltages V and V between the drain and source of the main MOS-FETs (2, 3) are the capacitors for voltage quasi-resonance.
  • (B) and (C) are respectively the voltage V between the drain and the source of the first main M-S-FET (2),
  • the current I, 1 flowing through the primary circuit of the transformer (4) is
  • the first and second rectifying MOS-FETs (7, 8) are driven in synchronization with the primary circuit currents I and 1 excluding the exciting current component of the transformer (4).
  • the second rectifying M ⁇ S_FET (7, 8) Since the second rectifying M ⁇ S_FET (7, 8) is driven, power loss due to unnecessary circulating current does not occur. Therefore, the power loss generated by the first and second rectifying MOS-FETs (7, 8) that constitute the secondary circuit is minimized, and the conversion efficiency of the synchronous rectification type DC-DC converter is improved. can do. In addition, since it is a current resonance type synchronous rectification type DC-DC converter, the voltage applied to the first and second rectifying MOS-FETs (7, 8) of the secondary circuit is supplied to a load (not shown). Can be limited to twice the DC output voltage V. others
  • FIG. 1 compares the first and second comparator voltages (55, 57) with the first and second comparators (55, 57), respectively.
  • the first and second DC bias power supplies (53, 54) are compared with the current detection resistor (52) and the first and second comparisons, respectively. (55, 57) in series, and the detection voltage V of the current detection resistor (52) is connected to the first DC bus.
  • the bias voltage V is shifted to the negative side by the bias voltage V of the
  • the detected voltage V is compared with the ground (ground) voltage 0V by the first and second comparators (55, 57).
  • the first and second comparators (55, 57) are driven by power supplies that generate positive and negative outputs, respectively. Since it is often driven by a power supply that generates the output of the first and second comparators, another bias power supply (59) is connected to the reference voltage input side of the first and second comparators (55, 57) as shown in FIG. Ground which is the reference potential so as not to exceed the input voltage range of one of the comparators (55, 57) It is desirable to shift the voltage OV by the bias power supply (59). In each case shown in FIGS. 4 and 5, the obtained operation and effect are substantially the same as those of the circuit of FIG.
  • the first embodiment can be changed.
  • the synchronous rectification type DC-DC converter according to the second embodiment of the present invention synchronizes with the frequency of the voltage generated in the secondary winding (4c) of the transformer (4) as shown in FIG.
  • a frequency signal generating means for outputting the pulse signal V is configured.
  • the non-inverting input terminal (+) of the operational amplifier (60) is connected to the secondary winding (4c) of the transformer (4), and the inverting input terminal (-) is connected to the ground terminal of the secondary circuit.
  • a rectangular pulse signal V whose polarity alternates at the frequency of the voltage generated in the secondary winding (4c) of the transformer (4) is output from the output terminal of the operational amplifier (60).
  • the integrating capacitor (62) is charged and discharged with a time constant determined by the product of the resistance value of the resistor (61) and the capacitance of the integrating capacitor (62).
  • the gradient signal V synchronized with the frequency of the voltage of the secondary winding (4c) of the transformer (4) is connected to the resistor (61) and the product.
  • the resistor (61) and the integrating capacitor (62) that constitute the slope signal generating means input to the The gradient signal V generated at the connection point and the bias voltage V of the second DC bias power supply (54)
  • the voltage of the gradient signal V generated at the connection point of the resistor (61) and the integration capacitor (62) shown in FIG. 7 (C) is applied to the bias voltage V of the second DC bias power supply (54). On the negative side
  • a high voltage (H) is applied from the second comparator (57) to the gate of the second rectifying M ⁇ S_FET (8) through the second buffer amplifier (58).
  • the second synchronous drive pulse signal V at the level is applied, and the second rectifying MOS-FET (8) is turned on.
  • the current is detected by the current detection transformer (51), and is converted to the voltage V corresponding to the detected current by the current detection resistor (52). At this time, as shown in Fig. 7 (A), the ground (ground) voltage is 0V.
  • connection point of the resistor (61) and the integration capacitor (62) that constitute the gradient signal generation means that is input to the non-inverting input terminal (+) of the comparator (55) and input to the inverting input terminal (-) Superimposed signal of the voltage of the gradient signal V generated at the time and the bias voltage V of the first DC bias power supply (53)
  • the first comparator (55) passes through the first buffer amplifier (56) to the gate of the first rectifying MOS-FET (7) at the high voltage (H) level.
  • V synchronous drive pulse signal
  • the resistance (61) forming the integration circuit of the tilt signal generation means and the product The voltage waveform of the ramp signal V generated at the connection point of the dividing capacitor (62) is the primary winding of the transformer (4).
  • the first and second ratios are superimposed on the bias voltage V, V of the DC bias power supply (53, 54).
  • the excitation current component of the transformer (4) included in the current I, 1 of the primary circuit detected by the current detection transformer (51) is canceled by forming a dead zone of the comparator (55,57). be able to
  • the secondary side is synchronized with only the resonance current components of the currents I and 1 flowing through the primary side circuit.
  • the first and second rectifying MOS-FETs (7, 8) of the circuit are turned on. Therefore, the first and second rectifying MOS-FETs are accurately proportional to the rectified output current I, 1 flowing through the secondary circuit.
  • the bias voltages V and V of the first and second DC bias power supplies (53, 54) include a range smaller than the exciting current component of the transformer (4).
  • the synchronous rectification type DC-DC converter according to the third embodiment of the present invention synchronizes with the frequency of the voltage generated in the secondary winding (4c) of the transformer (4) as shown in FIG.
  • An operational amplifier (60) that constitutes a frequency signal generating means that outputs a pulse signal V, and an operational amplifier (60)
  • Integral circuit that outputs a slope signal V whose slope is inverted every half cycle of the output pulse signal V
  • the resistor (61) and the integrating capacitor (62) that constitute the circuit are added to the synchronous rectification type DC-DC converter shown in Fig. 4, and the connection point of the resistor (61) and the integrating capacitor (62) is 52) is connected to the reference potential side (left side in the drawing).
  • the inverting input terminal (-) of the operational amplifier (60) is connected to the secondary winding (4c) of the transformer (4), and the non-inverting input terminal (+) is connected to the ground terminal of the secondary circuit. Therefore, as shown in FIG. 9 (B), a rectangular pulse signal V whose polarity alternates at the frequency of the voltage generated in the secondary winding (4c) of the transformer (4).
  • P is output from the output terminal of the operational amplifier (60), and is output by the output pulse signal V of the operational amplifier (60).
  • the integration capacitor (62) is charged and discharged via the resistance (61) with a time constant determined by the product of the resistance value of the resistance (61) and the capacitance of the integration capacitor (62). As a result, as shown in FIG. 9 (C), the gradient signal V synchronized with the frequency of the voltage of the secondary winding (4c) of the transformer (4) becomes a resistance (61).
  • the integrating capacitor (62) constitutes a tilt signal generating means for generating a tilt signal V proportional to a voltage corresponding to an exciting current flowing through the primary winding (4a) of the transformer (4).
  • the configuration is almost the same as the synchronous rectification type DC-DC converter shown in FIG.
  • the voltage of the slope signal V generated at the connection point of the resistance (61) and the integration capacitor (62) that constitute the slope signal generation means is used as a reference potential and is proportional to the detection current of the current detection transformer (51).
  • the voltage that changes is generated. That is, as shown in FIG. 9 (D), the resistor (61) and the integrating capacitor (62) shown in FIG. 9 (C) are placed on the detection potential side (the right side in the drawing) of the current detecting resistor (52). ) And the voltage of the current detection resistor (52) shown in Fig. 9 (A).
  • a voltage of the superimposed signal V + V with the detection voltage V is generated.
  • the superimposed voltage V + V on the output potential side is supplied to the second comparator via the second DC bias power supply (54).
  • the input voltage is input.
  • the superimposed voltage V + V on the detection potential side of the current detection resistor (52) is supplied to the second DC bias voltage by the second comparator (57).
  • the rectifying MOS-FET (8) is turned on.
  • the voltage of the gradient signal V generated at the connection point of the resistor (61) and the integration capacitor (62) constituting the signal generation means is used as a reference potential in proportion to the detection current of the current detection transformer (51).
  • a changing voltage is generated. That is, as shown in FIG. 9 (D), the resistor (61) and the integrating capacitor (62) shown in FIG. 9 (C) are placed on the detection potential side (right side in the drawing) of the current detecting resistor (52). ) And the current detection resistor (52) shown in Fig. 9 (A).
  • the superimposed voltage V + V on the potential side is supplied to the first comparator via the first DC bias power supply (53).
  • the input voltage is input.
  • the superimposed voltage V + V on the detection potential side of the current detection resistor (52) is supplied to the first DC bias voltage by the first comparator (55).
  • High voltage (H) level first synchronous drive noise from the first comparator (55) to the gate of the first rectifying M-S-FET (7) via the first buffer amplifier (56)
  • the signal V is applied and the first
  • the rectifying MOS-FET (7) is turned on. Except for the above operation, which is substantially the same as the operation of the synchronous rectification type DC-DC converter shown in FIG. 1, detailed description of the basic operation of the main circuit of the synchronous rectification type DC-DC converter shown in FIG. 8 is omitted.
  • the voltage waveform of the gradient signal V generated at the connection point of the resistor (61) and the integration capacitor (62) constituting the integration circuit of the gradient signal generating means is the primary winding of the transformer (4).
  • the superimposed signal V + V with the detection voltage V of the anti-power (52) is applied to the first and second DC bias power supplies.
  • the first and second rectifying MOS-FETs (7, 8) of the secondary circuit are turned on. Therefore, the first and second rectification currents are accurately proportional to the rectification output current I, 1 flowing through the secondary circuit.
  • MOS-FETs (7, 8) can be driven efficiently. Also, the bias voltages V, V of the first and second DC bias power supplies (53, 54) fall within a range smaller than the exciting current component of the transformer (4). Since any bias voltage may be used, there is an advantage that the value can be set lower than in the first embodiment.
  • substantially the same changes as in the embodiment shown in FIG. 5 are possible. That is, when the first and second comparators (55, 57) are driven by a power supply that generates a single output in the third embodiment, as shown in FIG.
  • the operational amplifier (60) constituting the tilt signal generating means is driven by another driving power supply (63).
  • the connection position of the first and second DC bias power supplies (53, 54) can be changed to the same position as the embodiment shown in FIG.
  • the synchronous rectification type DC-DC converter according to the fourth embodiment shown in FIG. 11 is different from the control circuit shown in FIG. 8 in that a control circuit is used instead of the operational amplifier (60), the resistor (61), and the integrating capacitor (62).
  • a waveform conversion circuit (64) as a waveform conversion means for converting a pulse signal output from the oscillator (22) in (21) into a gradient signal V whose gradient is inverted every half cycle of the pulse signal;
  • the primary and secondary circuits of the transformer (4) are insulated by the first and second panoramases (31, 34), so that the primary and secondary There is an advantage that mutual interference between the side circuits hardly occurs.
  • the synchronous rectification type DC-DC converter according to the fourth embodiment shown in FIG. 12 is provided at both ends of a current resonance capacitor (5) instead of the current detection transformer (51) shown in FIG. straight
  • the connection point of the shunt capacitor (65) and the voltage conversion resistor (66) connected to the column, the connection point of the shunt capacitor (65) and the voltage conversion resistor (66), and the first and second DC bias power supplies (A current detecting means is constituted by a resistor (67) connected between the connection points of the first and second DC bias power supplies (53, 54).
  • a power supply (69) and a resistor (70) are connected in series, the polarities of the first and second DC bias power supplies (53, 54) are inverted with each other, and the first and second comparators (55, 57) are The inverting input terminal (-) and the non-inverting input terminal (+) are interchanged.
  • Other configurations are substantially the same as those of the synchronous rectification type DC-DC converter shown in FIG.
  • the current flowing through the current resonance capacitor (5) of the primary side circuit is detected by slightly diverting the current to the shunt capacitor (65), and the detected current is detected by the voltage conversion resistor ( The voltage is converted into a voltage by the above (66), and the detected voltage is superimposed on the first and second DC bias power supplies (53, 54) via the resistor (67).
  • the current detection means can be configured with a capacitor and a resistor that are less expensive than the current detection transformer (51) shown in Fig. 11, and the currents I and 1 flowing through the primary circuit can be efficiently detected with low loss. There are advantages that can be done. Synchronous rectification type DC-DC shown in Fig. 8
  • Embodiments of the present invention are not limited to the above-described five embodiments, and various modifications are possible.
  • the synchronous rectification type DC-DC converter shown in FIG. 5 can be modified as shown in FIG. That is, in the synchronous rectification type DC-DC converter shown in FIG. 13, the connection point between the primary winding (4a) of the transformer (4) and the current resonance capacitor (5) is connected to the drain of the second main MOS_FET (3). Another capacitor for voltage resonance (38) is connected between the drain and source of the second main MOS-FET (3).
  • an external current resonance rear turtle (39) is connected in series with the primary winding (4a).
  • SI S2 SCI SC2 The operation is almost the same as that of the synchronous rectification type DC-DC converter shown in Fig. 5 except that the ON periods are interchanged and the drive circuit level is different. Therefore, in the synchronous rectification type DC-DC converter shown in FIG. 13, substantially the same operation and effect as in the first embodiment can be obtained. Also, the same changes as described above can be made in FIGS. 1, 4 and the second to fifth embodiments of the first embodiment. Also, instead of the first and second output rectifier diodes (9, 10) on the secondary side in the first to fifth embodiments, the first and second rectifying MOS-FETs (7, 8) The built-in diode between drain and source may be used.
  • the primary circuit of the transformer (4) may be a full bridge type, a push-pull type, or a forward type, instead of a half bridge type. Furthermore, the rectifier circuit on the secondary side of the transformer (4) can be changed to a half-wave rectifier type.
  • the effect of the present invention is remarkable for a synchronous rectification type DC-DC converter of a current resonance type.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

　１次側回路に流れる電流(IQ1,IQ2)を検出する電流検出用トランス(51)と、トランス(4)の励磁電流に対応する電圧よりも大きいバイアス電圧(VBS1,VBS2)を発生する第１及び第２の直流バイアス電源(53,54)と、電流検出用抵抗(52)の検出電圧(VDT)が第１及び第２の直流バイアス電源(53,54)のバイアス電圧(VBS1,VBS2)を超えたとき、第１及び第２の整流用ＭＯＳ-ＦＥＴ(7,8)を駆動する第１及び第２の比較器(55,57)とを同期整流型ＤＣ−ＤＣコンバータに設ける。トランス(4)の励磁電流成分を除いた１次側回路の電流(IQ1,IQ2)に同期して、２次側回路の各整流用ＭＯＳ-ＦＥＴ(7,8)が駆動されるため、２次側回路の各整流用ＭＯＳ-ＦＥＴ(7,8)でのスイッチング損失を最小限に抑制して同期整流型ＤＣ−ＤＣコンバータの変換効率を向上できる。

Description

明 細 書
同期整流型 DC— DCコンバータ
技術分野
[0001] 本発明は、 2次側回路でのスイッチング損失を低減することにより変換効率を向上 する同期整流型 DC— DCコンバータに関する。
背景技術
[0002] 直流電源に接続されて 1次側回路を構成する少なくとも 1つの主スィッチング素子 及びトランスの 1次卷線と、トランスの 1次卷線に電磁的に結合する 2次卷線と、 2次卷 線と負荷との間に接続され 2次側回路を構成する少なくとも 1つの整流用スイッチング 素子とを備え、主スイッチング素子のスイッチング動作に同期して整流用スイッチング 素子を駆動することにより 2次側回路から負荷に直流出力を供給する同期整流型 D C—DCコンバータは、従来から高効率のスイッチング電源装置として知られている。 図 14に示す従来の同期整流型 DC-DCコンバータは、直流電源 (1)に対して直列に 接続された第 1及び第 2の主スイッチング素子としての第 1及び第 2の主 MOS-FET (2，3)と、第 1及び第 2の主 M〇S_FET(2,3)の接続点と直流電源 (1)の負極端子との間 に接続されたトランス (4)の 1次卷線 (4a)と、トランス (4)の 1次卷線 (4a)と直列に接続され た電流共振用コンデンサ (5)と、第 1の主 MOS-FET(2)のドレイン一ソース間に接続さ れた電圧擬似共振用コンデンサ (6)と、トランス (4)の 2次卷線 (4b,4c)に接続された第 1 及び第 2の整流用スイッチング素子としての第 1及び第 2の整流用 M〇S_FET(7,8)と 、第 1及び第 2の整流用 M〇S_FET(7，8)のソース—ドレイン間に各々接続された第 1 及び第 2の出力整流ダイオード (9, 10)と、トランス (4)の 2次卷線 (4b，4c)の中間タップと 第 1及び第 2の整流用 M〇S_FET(7,8)のソースとの間に接続された出力平滑コンデ ンサ (11)とを備えている。第 1及び第 2の主 MOS-FET(2，3)、トランス (4)の 1次卷線 (4a),電流共振用コンデンサ (5)、電圧擬似共振用コンデンサ (6)は、 1次側回路を構 成し、トランス (4)の 2次卷線 (4b，4c)、第 1及び第 2の整流用 MOS-FET(7,8)、第 1及 び第 2の出力整流ダイオード (9,10)、出力平滑コンデンサ (11)は、 2次側回路を構成 する。 [0003] トランス (4)は、 1次卷線 (4a)に電磁的に結合する駆動卷線 (4d)と、 1次卷線 (4a)に直 列に接続された漏洩インダクタンス (4e)とを有し、漏洩インダクタンス (4e)は電流共振 用リアタトルとして作用する。整流ダイオード (12)及び平滑コンデンサ (13)が接続され た駆動卷線 (4d)は、制御回路 (21)の駆動電源端子 (V )に駆動用の直流電力を供給
CC
する。直流電源 (1)の正極端子と平滑コンデンサ (13)との間に接続された起動抵抗 (14)を介して、装置起動時に直流電源 (1)から流れる電流により平滑コンデンサ (13)を 充電し、制御回路 (21)を起動させる。第 1及び第 2の主 MOS-FET(2,3)の接続点と 起動抵抗 (14)との間に直列に接続された整流ダイオード (15)及び平滑コンデンサ (16) は、チャージポンプ回路を構成し、制御回路 (21)のハイサイド側の電源端子 (V ,V )間
B S
に直流電力を供給する。直流出力電圧 Vを検出する出力電圧検出回路 (17)は、出 力平滑コンデンサ (11)の両端に接続され、トランス (4)の 2次卷線 (4b,4c)の中間タップ と出力電圧検出回路 (17)との間にフォト力ブラ (18)を構成するフォトダイオード (19)が 接続される。フォトダイオード (19)の検出出力信号は、フォト力ブラ (18)を構成するフ オトトランジスタ (20)に付与され、フォトトランジスタ (20)は、制御回路 (21)の帰還信号入 力端子 (V )に接続される。
FB
[0004] 制御回路 (21)は、発振器 (22)と、発振器 (22)の出力を受信する Dフリップフロップ (23) と、 Dフリップフロップ (23)の一方の出力端子に接続された第 1のデッドタイム付カロ回 路 (24)と、第 1のデッドタイム付カ卩回路 (24)の出力を受信するローサイド側バッファ増 幅器 (25)と、 Dフリップフロップ (23)の他方の出力端子に接続された第 2のデッドタイム 付加回路 (26)と、第 2のデッドタイム付加回路 (26)の出力を受信するレベル変換回路 (27)と、レベル変換回路 (27)の出力を受信するハイサイド側バッファ増幅器 (28)とを備 えている。発振器 (22)は、フォト力ブラ (18)を介して帰還信号入力端子 (V )に入力さ
FB
れる出力電圧検出回路 (17)の検出出力信号の電圧レベルに応じて周波数が変化す るパルス信号を出力する。 Dフリップフロップ (23)は、発振器 (22)から出力されるパル ス信号からハイサイド側の第 2の駆動パルス信号 V 及びその反転信号であるローサ
G2
イド側の第 1の駆動パルス信号 V を生成する。第 1のデッドタイム付加回路 (24)は、
G1
Dフリップフロップ (23)の一方の出力端子から出力される第 1の駆動パルス信号 V に
G1 一定時間のデッドタイムを付加する。ローサイド側バッファ増幅器 (25)は、デッドタイム が付加された第 1の駆動パルス信号 V を第 1の主 M〇S-FET(2)のゲートに付与す
G1
る。第 2のデッドタイム付カ卩回路 (26)は、 Dフリップフロップ (23)の他方の出力端子から 出力される第 2の駆動パルス信号 V に一定時間のデッドタイムを付加する。レベル
G2
変換回路 (27)は、デッドタイムが付加された第 2の駆動パルス信号 V の電圧レベル
G2
を変換する。ノ、ィサイド側バッファ増幅器 (28)は、レベル変換回路 (27)から出力される 第 2の駆動パルス信号 V を第 2の主 MOS-FET(3)のゲートに付与する。これにより
G2
、出力電圧検出回路 (17)の検出出力信号の電圧レベルに応じて制御回路 (21)から P FM (パルス周波数変調）制御された第 1及び第 2の駆動パルス信号 V ,V がそれ
Gl G2 ぞれ第 1及び第 2の主 M〇S_FET(2，3)の各ゲートに付与されるので、出力電圧検出 回路 (17)の検出出力信号の電圧レベルに対応する周波数で第 1及び第 2の主 M〇S -FET(2，3)を交互にオン'オフ動作させることができる。
[0005] 第 1の主 M〇S_FET(2)のゲートは、第 1のコンデンサ (29)及び第 1のパルストランス (31)を介して第 1の整流用 M〇S-FET(7)のゲートに接続され、第 2の主 MOS-FET (3)のゲートは、第 2のコンデンサ (30)及び第 2のノ^レストランス (34)を介して第 2の整流 用 MOS-FET(8)のゲートに接続される。このため、制御回路 (21)から出力される第 1 の駆動パルス信号 V は、第 1のコンデンサ (29)を介して第 1のパルストランス (31)の 1
G1
次卷線 (32)に入力され、 2次卷線 (33)から第 1の駆動パルス信号 V と同一波形の第
G1
1の同期駆動ノ ルス信号 V が発生して第 1の整流用 MOS-FET(7)のゲートに付
SC1
与される。一方、第 2の駆動パルス信号 V は、第 2のコンデンサ (30)を介して第 2の
G2
パルストランス (34)の 1次卷線 (35)に入力され、 2次卷線 (36)から第 2の駆動パルス信 号 V と同一波形の第 2の同期駆動パルス信号 V が発生して第 2の整流用 MOS-
G2 SC2
FET(8)のゲートに付与される。これにより、 1次側の第 1及び第 2の主 MOS-FET (2，3)のオン'オフ動作に同期して、 2次側の第 1及び第 2の整流用 MOS-FET(7，8) がそれぞれオン'オフ駆動され、 2次側回路の出力端子間に発生する略一定レベル の直流出力電圧 Vが図示しない負荷に供給される。
0
[0006] 図 14に示す同期整流型 DC—DCコンバータの動作は以下の通りである。図示しな い電源スィッチをオンすると、直流電源 (1)から起動抵抗 (14)を介して平滑コンデンサ (13)が充電される。平滑コンデンサ (13)の充電電圧が制御回路 (21)の起動電圧に達 すると、制御回路 (21)が動作を開始する。このとき、制御回路 (21)から第 1及び第 2の 駆動パルス信号 V ,V が出力され、それぞれ第 1及び第 2の主 MOS-FET(2，3)の
Gl G2
各ゲートに付与され、第 1及び第 2の主 MOS-FET(2,3)がオン'オフ動作を開始する 。第 2の主 M〇S_FET(3)がオン状態のときは、直流電源 (1)、第 2の主 M〇S_FET(3) 、トランス (4)の漏洩インダクタンス (4e)、 1次卷線 (4a)、電流共振用コンデンサ (5)及び 直流電源 (1)の経路で 1次側回路に電流 I が流れる。電流 I は、電流共振用コンデ
Q2 Q2
ンサ (5)の静電容量及びトランス (4)の漏洩インダクタンス (4e)で決定される共振周波数 の共振電流とトランス (4)の 1次卷線 (4a)の励磁電流との合成電流となる。また、第 2の 主 MOS-FET(3)のオンに同期して第 2の整流用 MOS-FET(8)がオン状態となり、ト ランス (4)の 2次卷線 (4c)から第 2の出力整流ダイオード (10)と第 2の整流用 MOS-FE T(8)との並列回路を介して出力平滑コンデンサ (11)及び図示しない負荷に前記の共 振電流と略同様の電流 I が流れる。
S2
電流 I が流れる間に第 2の主 MOS-FET(3)をオフ状態にすると、第 1及び第 2の
Q2
主 MOS-FET(2，3)のドレイン一ソース間の電圧 V ，V は、電圧擬似共振用コンデン
Ql Q2
サ (6)の静電容量及びトランス (4)の図示しない励磁インダクタンスと漏洩インダクタン ス (4e)との合成インダクタンスで決定される共振周波数の擬似共振電圧となる。これと 同時に、第 2の主 MOS_FET(3)に流れるトランス (4)の 1次卷線 (4a)の励磁電流は、 第 1の主 M〇S-FET(2)のドレイン—ソース間の図示しない寄生ダイオードに転流する 。寄生ダイオードへの転流期間中に第 1の主 MOS-FET(2)をオン状態に切り換える と、第 1の主 M〇S-FET(2)の寄生ダイオードに流れる電流はそのまま減少し、極性 が反転して第 1の主 MOS_FET(2)に電流 I が流れる。第 1の主 M〇S-FET(2)に流
Q1
れる電流 I は、第 2の主 M〇S_FET(3)に流れる電流 I とは逆極性で電流共振用コ
Ql Q2
ンデンサ (5)の静電容量及びトランス (4)の漏洩インダクタンス (4e)で決定される共振周 波数の共振電流とトランス (4)の 1次卷線 (4a)の励磁電流との合成電流となる。また、 第 1の主 M〇S_FET(2)のオンに同期して第 1の整流用 M〇S_FET(7)がオン状態と なり、トランス (4)の 2次卷線 (4b)から第 1の出力整流ダイオード (9)と第 1の整流用 MO S_FET(7)との並列回路を介して出力平滑コンデンサ (11)及び図示しない負荷に前 記の共振電流と略同様の電流 I が流れる。 [0008] 電流 I が流れる間に第 1の主 MOS-FET(2)をオフ状態に切り換えると、第 1及び
Q1
第 2の主 M〇S-FET(2,3)のドレイン一ソース間の電圧 V ,V は、電圧擬似共振用コ
Ql Q2
ンデンサ (6)の静電容量及びトランス (4)の図示しない励磁インダクタンスと漏洩インダ クタンス (4e)との合成インダクタンスで決定される共振周波数の擬似共振電圧となる。 これと同時に、第 1の主 MOS-FET(2)に流れるトランス (4)の 1次卷線 (4a)の励磁電流 は、第 2の主 MOS-FET(3)のドレイン—ソース間の図示しない寄生ダイオードに転流 する。寄生ダイオードへの転流期間中に第 2の主 MOS_FET(3)をオン状態に切り換 えると、第 2の主 MOS-FET(3)の寄生ダイオードに流れる電流はそのまま減少し、極 性が反転して第 2の主 MOS_FET(3)に電流 I が流れる。図 15(A)、（B)及び (C)は、
Q2
それぞれ第 1の主 M〇S- FET(2)のドレイン一ソース間の電圧 V 、第 1の主 MOS - F
Q1
ET(2)に流れる電流 I 及びトランス (4)の 2次巻線 (4b)に流れる電流 I の各波形を示
Ql S1
す。
[0009] これ以降は、前記同期整流動作が繰り返され、略一定レベルの直流出力電圧 Vが
〇
2次側回路から図示しない負荷に印加される。また、第 1及び第 2の主 MOS-FET (2,3)のスイッチング周波数は、トランス (4)の漏洩インダクタンス (4e)と電流共振用コン デンサ (5)の静電容量とで決定される共振周波数より高いため、第 1及び第 2の主 M OS-FET(2，3)のスイッチング周波数を上昇させることにより、図示しない負荷に供給 される直流出力を制限できる。前記と略類似の構成を有する同期整流型 DC— DCコ ンバータは、例えば下記の特許文献 1に開示されてレ、る。
特許文献 1 :特開 2000 - 23455号公報（第 5頁、図 3)
発明の開示
発明が解決しょうとする課題
[0010] ところで、図 14に示す従来の同期整流型 DC—DCコンバータでは、トランス (4)の 2 次側回路の第 1及び第 2の整流用 MOS-FET(7，8)をオン状態にするタイミングを 1 次側回路の第 1及び第 2の主 MOS-FET(2，3)のターンオンにそれぞれ同期させるた め、図 15(C)及び (A)に示すように、トランス (4)の 2次側回路に流れる電流 I ，1 は、 1
SI S2 次側回路の第 1及び第 2の主 MOS-FET(2，3)のオン期間と一致しない。このため、 2 次側回路の第 1及び第 2の出力整流ダイオード (9，10)に電流が流れない期間に第 1 及び第 2の整流用 M〇S-FET(7,8)がオン状態となるため、出力平滑コンデンサ (11) 力 トランス (4)の 2次卷線 (4b,4c)に向力う方向に流れる逆電流が発生する。この逆電 流は、更にトランス (4)の 1次側と 2次側との間を往復する循環電流となり、 1次側の第 1及び第 2の主 M〇S_FET(2,3)及び 2次側の第 1及び第 2の整流用 MOS-FET (7，8)で無用なスイッチング損失を発生するため、同期整流型 DC—DCコンバータの 変換効率が低下する欠点があった。
[0011] そこで、本発明は、 2次側回路でのスイッチング損失を低減して変換効率を向上で きる同期整流型 DC—DCコンバータを提供することを目的とする。
課題を解決するための手段
[0012] 本発明による同期整流型 DC— DCコンバータは、直流電源 (1)に接続されて 1次側 回路を構成する少なくとも 1つの主スイッチング素子 (2,3)及びトランス (4)の 1次卷線 (4a)と、トランス (4)の 1次卷線 (4a)に電磁的に結合する 2次卷線 (4b，4c)と負荷との間に 接続され 2次側回路を構成する少なくとも 1つの整流用スイッチング素子 (7,8)と、 1次 側回路に流れる電流 (I ,1 )を検出する電流検出手段 (51)と、トランス (4)の励磁電流
Ql Q2
に対応する電圧よりも大きいバイアス電圧 (V ,V )を発生するバイアス手段 (53,54)
BS1 BS2
と、電流検出手段 (51)の検出電圧 (V )がバイアス手段 (53,54)のバイアス電圧 (V ,V
DT BS1
)を超えたとき、整流用スイッチング素子 (7,8)を駆動する比較手段 (55,57)とを備え、
BS2
主スイッチング素子 (2，3)のスイッチング動作に同期して整流用スイッチング素子 (7,8) を駆動することにより 2次側回路から負荷に直流出力 (V )を供給する。
0
[0013] 電流検出手段 (51)の検出電圧 (V )がトランス (4)の励磁電流に対応する電圧よりも
DT
大きいバイアス手段 (53,54)のバイアス電圧 (V ，V )を超えたとき、比較手段 (55,57)
BS1 BS2
によりトランス (4)の励磁電流成分を除く 1次側回路の電流 (I ，1 )に同期して整流用ス
Ql Q2
イッチング素子 (7，8)が駆動される。これにより、 2次側回路に流れる整流出力電流 (I
S1
，1 )に比例して整流用スイッチング素子 (7,8)が駆動されるため、無用な循環電流によ
S2
る電力損失が発生しない。このため、 2次側回路を構成する整流用スイッチング素子 (7,8)で発生する電力損失を最小限に抑制して同期整流型 DC— DCコンバータの変 換効率を向上することができる。
[0014] 本発明による他の同期整流型 DC-DCコンバータは、 1次側回路に流れる電流 (I ，1 )を検出する電流検出手段 (51)と、バイアス電圧 (V ,V )を発生するバイアス手
Q2 BS1 BS2
段 (53,54)と、トランス (4)の励磁電流に対応する電圧に比例する傾斜信号 (V )を発生
RP
する傾斜信号発生手段と、電流検出手段 (51)の検出電圧 (V )がバイアス手段
DT
(53,54)のバイアス電圧 (V ，V )と傾斜電圧発生手段の傾斜信号 (V )との重畳信号
BS1 BS2 RP
の電圧を超えたとき、整流用スイッチング素子 (7,8)を駆動する比較手段 (55,57)とを備 える。また、本発明によるもう一つの他の同期整流型 DC—DCコンバータは、 1次側 回路に流れる電流 (I ,1 )を検出する電流検出手段 (51)と、バイアス電圧 (V ,V )を
Ql Q2 BS1 BS2 発生するバイアス手段 (53,54)と、トランス (4)の励磁電流に対応する電圧に比例する 傾斜信号 (V )を発生する傾斜信号発生手段と、電流検出手段 (51)の検出電圧 (V )
RP DT
と傾斜電圧発生手段の傾斜信号 (V )との重畳信号の電圧力 Sバイアス手段 (53,54)の
RP
バイアス電圧 (V ，V )を超えたとき、整流用スイッチング素子 (7，8)を駆動する比較
BS1 BS2
手段 (55,57)とを備える。傾斜信号発生手段の傾斜信号 (V )の波形がトランス (4)の 1
RP
次卷線 (4a)に流れる励磁電流の波形と略相似になるため、電流検出手段 (51)にて検 出された 1次側回路の電流 (I ，1 )に含まれるトランス (4)の励磁電流成分を相殺する
Ql Q2
こと力 Sできる。このため、 2次側回路に流れる整流出力電流 (I ，1 )に正確に比例させ
SI S2
て整流用スイッチング素子 (7,8)を効率よく駆動することができる。
発明の効果
本発明によれば、電流検出手段の検出電圧がトランスの励磁電流に対応する電圧 よりも大きいバイアス手段のバイアス電圧を超えたときに整流用スイッチング素子を駆 動することにより、トランスの励磁電流成分を除く 1次側回路の電流に同期して 2次側 回路の整流用スイッチング素子が駆動される。これにより、 2次側回路に流れる整流 出力電流に比例して整流用スイッチング素子が駆動されるので、無用な循環電流に よる電力損失が発生せず、 2次側回路の整流用スイッチング素子で発生する電力損 失を最小限に抑えて同期整流型 DC—DCコンバータの変換効率を向上することがで きる。トランスの励磁電流に対応する電圧に比例する傾斜信号を発生する傾斜信号 発生手段を設けた場合は、電流検出手段にて検出された 1次側回路の電流に含ま れるトランスの励磁電流成分が傾斜信号により相殺されるので、 2次側回路に流れる 整流出力電流に正確に比例させて整流用スィッチング素子を効率よく駆動すること ができる。バイアス手段のバイアス電圧は、トランスの励磁電流成分より小さい範囲を 含む任意のバイアス電圧でよいため、バイアス手段のバイアス電圧を低い値に設定 できる利点がある。特に、電流共振方式の同期整流型 DC-DCコンバータに本発明 を適用する場合は、低耐圧でオン抵抗の低レ、整流用スイッチング素子を使用できる ので、安価で且つ変換効率の極めて高い同期整流型 DC— DCコンバータの実現が 可能となる。
図面の簡単な説明
[図 1]本発明による同期整流型 DC— DCコンバータを電流共振方式の同期整流型 D C一 DCコンバータに適用した一実施の形態を示す電気回路図
[図 2]図 1の電流検出用抵抗の検出電圧と各整流用 MOS-FETの同期駆動パルス 信号との関係を示すタイムチャート
[図 3]図 1の各部の電圧及び電流を示す波形図
[図 4]図 1の同期整流型 DC— DCコンバータの変更実施の形態を示す電気回路図 [図 5]図 4の同期整流型 DC— DCコンバータの変更実施の形態を示す電気回路図 [図 6]本発明による同期整流型 DC— DCコンバータの第 2の実施の形態を示す電気 回路図
[図 7]図 6の各部の電圧を示す波形図
[図 8]本発明による同期整流型 DC— DCコンバータの第 3の他の実施の形態を示す 電気回路図
[図 9]図 8の各部の電圧を示す波形図
[図 10]図 8の同期整流型 DC— DCコンバータの変更実施の形態を示す電気回路図 [図 11]同期整流型 DC—DCコンバータの第 4の実施の形態を示す電気回路図
[図 12]第 4の実施の形態の同期整流型 DC— DCコンバータを変更した第 5の実施の 形態を示す電気回路図
[図 13]本発明による同期整流型 DC— DCコンバータの変形例を示す電気回路図 [図 14]従来の同期整流型 DC— DCコンバータの一例を示す電気回路図
[図 15]図 14の各部の電圧及び電流を示す波形図
符号の説明 [0017] (1)··直流電源、 （2)··第 1の主 MOS-FET (第 1の主スイッチング素子）、 （3)·· 第 2の主 MOS-FET (第 2の主スイッチング素子）、 （4)· 'トランス、 （4a)''l次卷線 、 （4b,4c)''2次卷線、 （4d)''駆動卷線、 （4e)''漏洩インダクタンス、 （5)··電流共 振用コンデンサ、 （6)··電圧擬似共振用コンデンサ、 （7)··第 1の整流用 MOS-FE T (第 1の整流用スイッチング素子）、 （8)· ·第 2の整流用 MOS-FET (第 2の整流用 スイッチング素子）、 （9)··第 1の出力整流ダイオード、 （10)··第 2の出力整流ダイ オード、 （11)··出力平滑コンデンサ、 （12)··整流ダイオード、 （13)··平滑コンデン サ、 （14)··起動抵抗、 （15)··整流ダイオード、 （16)··平滑コンデンサ、 （17)· '出 力電圧検出回路、 （18)··フォト力ブラ、 （19)· 'フォトダイオード、 （20)··フォトトラン ジスタ、 （21)··制御回路、 （22)· '発振器、 （23)· 'Dフリップフロップ、 （24)··第 1 のデッドタイム付加回路、 （25)··ローサイド側バッファ増幅器、 （26)··第 2のデッド タイム付加回路、 （27)··レベル変換回路、 （28)··ハイサイド側バッファ増幅器、 (29)··第 1のコンデンサ、 （30)··第 2のコンデンサ、 （31)··第 1のパルストランス、 (32)··1次卷線、 （33)··2次卷線、 （34)··第 2のノ^レストランス、 （35)··1次卷線、
(36)··2次卷線、 （37)··他の電流共振用コンデンサ、 （38)··他の電圧擬似共振 用コンデンサ、 （39)··電流共振用リアタトル、 （51)··電流検出用トランス（電流検出 手段）、 （52)··電流検出用抵抗、 （53)··第 1の直流バイアス電源 (バイアス手段）、
(54) · ·第 2の直流バイアス電源 (バイアス手段）、 （55) · '第 1の比較器 (第 1の比較 手段）、 （56)··第 1のバッファ増幅器、 （57)··第 2の比較器 (第 2の比較手段）、 (58)··第 2のバッファ増幅器、 （59)··バイアス電源、 （60)··オペアンプ (周波数信号 発生手段）、 （61)··抵抗、 （62)··積分コンデンサ、 （63)··駆動用電源、 （64)· '波 形変換回路 (波形変換手段）、 （65)··分流用コンデンサ、 （66)··電圧変換用抵抗 、 （67,68,70)··抵抗、 （69)··バイアス電源、
発明を実施するための最良の形態
[0018] 以下、同期整流型 DC— DCコンバータを電流共振方式の同期整流型 DC— DCコン バータに適用した本発明による 5つの実施の形態を図 1一図 12について説明する。 図 1一図 12では、図 14及び図 15に示す箇所と実質的に同一の部分には同一の符 号を付し、その説明を省略する。 [0019] 図 1に示すように、本発明の第 1の実施の形態を示す同期整流型 DC— DCコンパ ータは、トランス (4)の 1次側回路に流れる電流 I ,1 を検出する電流検出手段となる
Ql Q2
電流検出用トランス（CT: Current Transformer) (51)と、電流検出用トランス (51)の検 出電流をそれに対応する電圧 V に変換する電流検出用抵抗 (52)と、トランス (4)の励
DT
磁電流に対応する電圧よりも大きいバイアス電圧 V ,ν を発生するバイアス手段と
BS1 BS2
しての第 1及び第 2の直流バイアス電源 (53,54)と、非反転入力端子 (+)に入力される 電流検出用抵抗 (52)の検出電圧 V が反転入力端子 (-)に入力される第 1の直流バイ
DT
ァス電源 (53)のバイアス電圧 V を超えたときに第 1の整流用 MOS- FET(7)をオン
BS1
状態にする第 1の同期駆動パルス信号 V を出力する第 1の比較手段としての第 1
SC1
の比較器 (55)と、第 1の比較器 (55)の第 1の同期駆動パルス信号 V を第 1の整流用
SC1
MOS-FET(7)のゲートに付与する第 1のバッファ増幅器 (56)と、反転入力端子 (-)に 入力される電流検出用抵抗 (52)の検出電圧 V が非反転入力端子 (+)に入力される
DT
第 2の直流バイアス電源 (54)のバイアス電圧 V を超えたときに第 2の整流用 MOS-
BS2
FET(8)をオン状態にする第 2の同期駆動パルス信号 V を出力する第 2の比較手段
SC2
としての第 2の比較器 (57)と、第 2の比較器 (57)の第 2の同期駆動パルス信号 V を
SC2 第 2の整流用 M〇S-FET(8)のゲートに付与する第 2のバッファ増幅器 (58)とを備えて いる。第 1の直流バイアス電源 (53)は、陰極端子が接地され且つ陽極端子が第 1の比 較器 (55)の反転入力端子 (-)に接続される。第 2の直流バイアス電源 (54)は、陽極端 子が接地され且つ陰極端子が第 2の比較器 (57)の非反転入力端子 (+)に接続される 。電流検出用トランス (51)の右端の 2つの黒点は、第 1及び第 2の主 MOS-FET(2，3) の接続点とトランス (4)の 1次卷線 (4a)との間のライン上に接続される図示しない 1次卷 線及び電流検出用抵抗 (52)の両端に接続される 2次卷線が互いに同極性であること を示す。その他の構成は、第 1及び第 2のコンデンサ (29,30)と第 1及び第 2のパルスト ランス (31, 34)を省略した点を除き、図 14に示す従来の同期整流型 DC— DCコンバー タと略同様である。
[0020] 上記の構成において、第 2の主 M〇S_FET(3)がオン状態のときは、直流電源 (1)、 第 2の主 M〇S_FET(3)、トランス (4)の漏洩インダクタンス (4e)、 1次卷線 (4a)、電流共 振用コンデンサ (5)及び直流電源 (1)の経路で 1次側回路に電流 I が流れる。このとき の電流 I は、電流共振用コンデンサ (5)の静電容量及びトランス (4)の漏洩インダクタ
Q2
ンス (4e)で決定される共振周波数の共振電流とトランス (4)の 1次卷線 (4a)の励磁電流 との合成電流となる。 1次側回路に流れる電流 I は電流検出用トランス (51)にて検出
Q2
され、更に電流検出用抵抗 (52)によりその検出電流に対応する電圧 V に変換される
DT
。即ち、電流検出用抵抗 (52)の両端には、図 2(A)に示すように接地（グランド）電圧 0 Vを基準電位として電流検出用トランス (51)の検出電流に比例して変化する電圧 V
DT
が発生する。電流検出用抵抗 (52)の検出電圧 V は第 2の比較器 (57)の反転入力端
DT
子 (-)に入力され、非反転入力端子 (+)に入力される第 2の直流バイアス電源 (54)のバ ィァス電圧 V と比較される。図 2(A)に示すように、電流検出用抵抗 (52)の検出電圧
BS2
V が第 2の直流バイアス電源 (54)のバイアス電圧 V より低くなると、図 2(B)に示す
DT BS2
ように、第 2の比較器 (57)から第 2のバッファ増幅器 (58)を介して第 2の整流用 MOS- FET(8)のゲートに高い電圧 (H)レベルの第 2の同期駆動パルス信号 V が付与され
SC2
、第 2の整流用 M〇S-FET(8)がオン状態となる。これにより、トランス (4)の 2次卷線 (4c)から第 2の出力整流ダイオード (10)と第 2の整流用 MOS-FET(8)との並列回路を 介して出力平滑コンデンサ (11)及び図示しない負荷に前記の共振電流と略同様の電 流 I が流れる。
S2
電流 I が流れる間に第 2の主 MOS-FET(3)をオフ状態にすると、第 1及び第 2の
Q2
主 MOS-FET(2，3)のドレイン一ソース間の電圧 V ，V は、電圧擬似共振用コンデン
Ql Q2
サ (6)の静電容量及びトランス (4)の図示しない励磁インダクタンスと漏洩インダクタン ス (4e)との合成インダクタンスで決定される共振周波数の擬似共振電圧となる。これと 同時に、第 2の主 MOS_FET(3)に流れるトランス (4)の 1次卷線 (4a)の励磁電流は、 第 1の主 M〇S_FET(2)のドレイン—ソース間の図示しない寄生ダイオードに転流する 。この転流期間中に第 1の主 MOS-FET(2)をオン状態にすると、第 1の主 MOS-FE T(2)の寄生ダイオードに流れる電流は、そのまま減少し、極性が反転して第 1の主 Μ OS-FET(2)に電流 I が流れる。このとき、 1次側回路に流れる電流 I は、第 2の主
Ql Q1
MOS-FET(3)に流れる電流 I とは逆極性で電流共振用コンデンサ (5)の静電容量
Q2
及びトランス (4)の漏洩インダクタンス (4e)で決定される共振周波数の共振電流とトラン ス (4)の 1次卷線 (4a)の励磁電流との合成電流となる。 1次側回路に流れる電流 I—は 電流検出用トランス (51)にて検出され、更に電流検出用抵抗 (52)によりその検出電流 に対応する電圧 V に変換される。即ち、電流検出用抵抗 (52)の両端には、図 2(A)
DT
に示すように接地（グランド）電圧 0Vを基準電位として電流検出用トランス (51)の検出 電流に比例して変化する電圧 V が発生する。電流検出用抵抗 (52)の検出電圧 V
DT DT
は、第 1の比較器 (55)の非反転入力端子 (+)に入力され、反転入力端子 (-)に入力さ れる第 1の直流バイアス電源 (53)のバイアス電圧 V と比較される。図 2(A)に示すよう
BS1
に、電流検出用抵抗 (52)の検出電圧 V が第 1の直流バイアス電源 (53)のバイアス電
DT
圧 V より高くなると、図 2(C)に示すように、第 1の比較器 (55)から第 1のバッファ増幅
BS1
器 (56)を介して第 1の整流用 M〇S_FET(7)のゲートに高い電圧 (H)レベルの第 1の 同期駆動パルス信号 V が付与され、第 1の整流用 M〇S_FET(7)がオン状態となる
SC1
。これにより、トランス (4)の 2次卷線 (4b)から第 1の出力整流ダイオード (9)と第 1の整流 用 MOS-FET(7)との並列回路を介して出力平滑コンデンサ (11)及び図示しない負 荷に前記の共振電流と略同様の電流 I が流れる。
S1
[0022] 電流 I が流れる間に第 1の主 MOS-FET(2)をオフ状態にすると、第 1及び第 2の
Q1
主 MOS-FET(2，3)のドレイン一ソース間の電圧 V ，V は電圧擬似共振用コンデン
Ql Q2
サ (6)の静電容量及びトランス (4)の図示しない励磁インダクタンスと漏洩インダクタン ス (4e)との合成インダクタンスで決定される共振周波数の擬似共振電圧となる。これと 同時に、第 1の主 MOS_FET(2)に流れるトランス (4)の 1次卷線 (4a)の励磁電流は、 第 2の主 M〇S-FET(3)のドレイン—ソース間の図示しない寄生ダイオードに転流する 。この転流期間中に第 2の主 MOS_FET(3)をオン状態にすると、第 2の主 MOS-FE T(3)の寄生ダイオードに流れる電流はそのまま減少し、極性が反転して第 2の主 ΜΟ S_FET(3)に電流 I が流れる。これ以降は、前記同期整流動作が繰り返され、略一
Q2
定レベルの直流出力電圧 V力 ¾次側回路から図示しない負荷に供給される。図 3(A
〇
)、（B)及び (C)は、それぞれ第 1の主 M〇S- FET(2)のドレイン一ソース間の電圧 V 、
Q1 第 1の主 M〇S-FET(2)に流れる電流 I 及びトランス (4)の 2次巻線 (4b)に流れる電流
Q1
I の各波形を示す。
S1
[0023] 第 1の実施の形態では、トランス (4)の 1次側回路に流れる電流 I ,1 を電流検出用
Ql Q2
トランス (51)により検出し、電流検出用抵抗 (52)の検出電圧 V 力 Sトランス (4)の励磁電 流に対応する電圧よりも大きい第 1及び第 2の直流バイアス電源 (53,54)のバイアス電 圧 V ,V を超えたとき、第 1及び第 2の比較器 (55,57)から出力される高い電圧 (Η)
BS1 BS2
レベルの第 1及び第 2の同期駆動パルス信号 V ,V により第 1及び第 2の整流用
SCI SC2
MOS-FET(7，8)をオン状態にする。これにより、トランス (4)の励磁電流成分を除く 1 次側回路の電流 I ，1 に同期して第 1及び第 2の整流用 MOS-FET(7,8)を駆動す
Ql Q2
ること力 Sできる。このため、 2次側回路に流れる整流出力電流 I ，1 に比例して第 1及
SI S2
び第 2の整流用 M〇S_FET(7,8)が駆動されるので、無用な循環電流による電力損 失が発生しなレ、。したがって、 2次側回路を構成する第 1及び第 2の整流用 MOS-F ET(7，8)で発生する電力損失を最小限に抑制して同期整流型 DC—DCコンバータの 変換効率を向上することができる。また、電流共振方式の同期整流型 DC— DCコン バータであるため、 2次側回路の第 1及び第 2の整流用 MOS-FET(7，8)に印加され る電圧を図示しない負荷に供給される直流出力電圧 V の 2倍に制限できる。このた
0
め、各整流用 MOS-FET(7，8)として低耐圧でオン抵抗の低い MOS-FETを使用で きるので、安価で且つ変換効率の極めて高い同期整流型 DC— DCコンバータを実現 できる。
電流検出用抵抗 (52)の検出電圧 V と第 1及び第 2の直流バイアス電源 (53,54)のバ
DT
ィァス電圧 V ,V とをそれぞれ第 1及び第 2の比較器 (55,57)により比較する図 1に
BS1 BS2
示す同期整流型 DC— DCコンバータの代わりに、図 4に示すように、第 1及び第 2の 直流バイアス電源 (53,54)をそれぞれ電流検出用抵抗 (52)と第 1及び第 2の比較器 (55,57)との間に直列に接続し、電流検出用抵抗 (52)の検出電圧 V を第 1の直流バ
DT
ィァス電源 (53)のバイアス電圧 V の分だけ負側にシフトさせると共に、第 2の直流バ
BS1
ィァス電源 (54)のバイアス電圧 V の分だけ正側にシフトさせ、それぞれのシフト後の
BS2
検出電圧 V を第 1及び第 2の比較器 (55,57)により接地 (グランド）電圧 0Vと比較して
DT
もよレ、。図 1及び図 4に示す同期整流型 DC— DCコンバータでは、それぞれ正出力 及び負出力を発生する電源で第 1及び第 2の比較器 (55,57)を駆動するが、実際には 単一の出力を発生する電源で駆動する場合が多いため、図 5に示すように第 1及び 第 2の比較器 (55,57)の基準電圧入力側に別のバイアス電源 (59)を接続し、何れか一 方の比較器 (55,57)の入力電圧範囲を超えないように基準電位となる接地（グランド） 電圧 OVをバイアス電源 (59)によりシフトすることが望ましい。図 4及び図 5に示す何れ の場合も、得られる作用及び効果は図 1の回路と略同様である。
[0025] 第 1の実施の形態は変更が可能である。例えば、本発明の第 2の実施の形態の同 期整流型 DC—DCコンバータは、図 6に示すように、トランス (4)の 2次卷線 (4c)に発生 する電圧の周波数に同期するパルス信号 V を出力する周波数信号発生手段を構
P
成するオペアンプ (60)と、オペアンプ (60)の出力パルス信号 V の半周期毎に傾斜が
P
反転する傾斜信号 V を出力する積分回路を構成する抵抗 (61)及び積分コンデンサ
RP
(62)とを図 1に示す同期整流型 DC— DCコンバータに追加し、抵抗 (61)及び積分コン デンサ (62)の接続点を第 1の直流バイアス電源 (53)の陰極端子と第 2の直流バイアス 電源 (54)の陽極端子との接続点に接続したものである。オペアンプ (60)の非反転入 力端子 (+)は、トランス (4)の 2次卷線 (4c)に接続され、同反転入力端子 (-)は 2次側回 路の接地端子に接続される。したがって、図 7(B)に示すように、トランス (4)の 2次卷線 (4c)に発生する電圧の周波数で極性が交番する矩形状のパルス信号 V がオペアン プ (60)の出力端子から出力され、オペアンプ (60)の出力 ^レス信号 V により抵抗
(61)を介して積分コンデンサ (62)が抵抗 (61)の抵抗値と積分コンデンサ (62)の静電容 量との積で決まる時定数で充電及び放電される。これにより、図 7(C)に示すように、ト ランス (4)の 2次卷線 (4c)の電圧の周波数に同期する傾斜信号 V が抵抗 (61)及び積
RP
分コンデンサ (62)の接続点から出力される。即ち、オペアンプ (60)、抵抗 (61)及び積 分コンデンサ (62)は、トランス (4)の 1次卷線 (4a)に流れる励磁電流に対応する電圧に 比例する傾斜信号 V を発生する傾斜信号発生手段を構成する。その他の構成は、
RP
図 1に示す同期整流型 DC— DCコンバータと略同様である。
[0026] 図 6に示す回路では、第 2の主 M〇S_FET(3)がオン状態のときに、 1次側回路に 流れる電流 I は、電流検出用トランス (51)にて検出され、電流検出用抵抗 (52)により
Q2
その検出電流に対応する電圧 V に変換される。このとき、図 7(A)に示すように、接
DT
地（グランド）電圧 OVを基準電位として電流検出用トランス (51)の検出電流に比例し て変化する電圧 V が電流検出用抵抗 (52)の両端に発生する。電流検出用抵抗 (52)
DT
の検出電圧 V は、第 2の比較器 (57)の反転入力端子 (-)に入力され、非反転入力端
DT
子 (+)に入力される傾斜信号発生手段を構成する抵抗 (61)及び積分コンデンサ (62)の 接続点に発生する傾斜信号 V と第 2の直流バイアス電源 (54)のバイアス電圧 V と
RP BS2 の重畳信号 V -V の電圧と比較される。即ち、第 2の比較器 (57)の非反転入力端
RP BS2
子 (+)には、図 7(C)に示す抵抗 (61)及び積分コンデンサ (62)の接続点に発生する傾 斜信号 V の電圧を第 2の直流バイアス電源 (54)のバイアス電圧 V の分だけ負側に
RP BS2 シフトさせた図 7(D)に示す重畳信号 V -V の電圧が入力される。図 7(D)に示すよ
RP BS2
うに、電流検出用抵抗 (52)の検出電圧 V が重畳信号 V — V の電圧より低くなると
DT RP BS2
、図 7(E)に示すように、第 2の比較器 (57)から第 2のバッファ増幅器 (58)を介して第 2 の整流用 M〇S_FET(8)のゲートに高い電圧 (H)レベルの第 2の同期駆動パルス信 号 V が付与され、第 2の整流用 MOS-FET(8)がオン状態となる。
SC2
[0027] 一方、第 1の主 MOS_FET(2)がオン状態のときに、 1次側回路に流れる電流 I は
Q1 電流検出用トランス (51)にて検出され、電流検出用抵抗 (52)によりその検出電流に対 応する電圧 V に変換される。このとき、図 7(A)に示すように、接地（グランド）電圧 0V
DT
を基準電位として電流検出用トランス (51)の検出電流に比例して変化する電圧 V が
DT
電流検出用抵抗 (52)の両端に発生する。電流検出用抵抗 (52)の検出電圧 V は、第
DT
1の比較器 (55)の非反転入力端子 (+)に入力され、反転入力端子 (-)に入力される傾 斜信号発生手段を構成する抵抗 (61)及び積分コンデンサ (62)の接続点に発生する 傾斜信号 V の電圧と第 1の直流バイアス電源 (53)のバイアス電圧 V との重畳信号
RP BS1
V +V の電圧と比較される。即ち、第 1の比較器 (55)の反転入力端子 (-)には、図
RP BS1
7(C)に示す抵抗 (61)及び積分コンデンサ (62)の接続点に発生する傾斜信号 V の電
RP
圧を第 1の直流バイアス電源 (53)のバイアス電圧 V の分だけ正側にシフトさせた図
BS1
7(D)に示す重畳信号 V +V の電圧が入力される。図 7(D)に示すように電流検出
RP BS1
用抵抗 (52)の検出電圧 V が前記の重畳信号 V +V の電圧より高くなると、図 7(F
DT RP BS1
)に示すように、第 1の比較器 (55)から第 1のバッファ増幅器 (56)を介して第 1の整流用 MOS-FET(7)のゲートに高い電圧 (H)レベルの第 1の同期駆動パルス信号 V が付
SC1 与され、第 1の整流用 M〇S_FET(7)がオン状態となる。図 1に示す同期整流型 DC— DCコンバータの動作と略同様である上記の動作を除く図 6に示す同期整流型 DC— DCコンバータの主回路の基本的な動作の詳細な説明を省略する。
[0028] 第 2の実施の形態では、傾斜信号発生手段の積分回路を構成する抵抗 (61)及び積 分コンデンサ (62)の接続点に発生する傾斜信号 V の電圧波形がトランス (4)の 1次卷
RP
線 (4a)に流れる励磁電流の波形と略相似になるため、傾斜信号 V と第 1及び第 2の
RP
直流バイアス電源 (53,54)のバイアス電圧 V ,V との重畳信号で第 1及び第 2の比
BS1 BS2
較器 (55,57)の不感帯を形成することにより、電流検出用トランス (51)にて検出された 1 次側回路の電流 I ，1 に含まれるトランス (4)の励磁電流成分を相殺することができる
Ql Q2
これにより、 1次側回路に流れる電流 I ，1 の共振電流成分のみに同期して 2次側
Ql Q2
回路の第 1及び第 2の整流用 MOS-FET(7，8)がオン状態となる。したがって、 2次側 回路に流れる整流出力電流 I ,1 に正確に比例させて第 1及び第 2の整流用 MOS-
SI S2
FET(7，8)を効率よく駆動することができる。また、第 1及び第 2の直流バイアス電源 (53,54)のバイアス電圧 V ,V は、トランス (4)の励磁電流成分より小さい範囲を含む
BS1 BS2
任意のバイアス電圧でよいため、第 1の実施の形態に比較して低い値に設定できる 利点がある。なお、特に図示はしないが、第 2の実施の形態でも図 4及び図 5に示す 第 1の実施の形態と略同様の変更が可能である。
また、本発明の第 3の実施の形態を示す同期整流型 DC-DCコンバータは、図 8に 示すように、トランス (4)の 2次卷線 (4c)に発生する電圧の周波数に同期するパルス信 号 V を出力する周波数信号発生手段を構成するオペアンプ (60)と、オペアンプ (60)
PL
の出力パルス信号 V の半周期毎に傾斜が反転する傾斜信号 V を出力する積分回
PL RP
路を構成する抵抗 (61)及び積分コンデンサ (62)とを図 4に示す同期整流型 DC-DC コンバータに追加し、抵抗 (61)及び積分コンデンサ (62)の接続点を電圧検出用抵抗 (52)の基準電位側（図面に向かって左側）に接続したものである。オペアンプ (60)の 反転入力端子 (-)はトランス (4)の 2次卷線 (4c)に接続され、同非反転入力端子 (+)は 2 次側回路の接地端子に接続される。したがって、図 9(B)に示すように、トランス (4)の 2 次卷線 (4c)に発生する電圧の周波数で極性が交番する矩形状のパルス信号 V
Pし オペアンプ (60)の出力端子から出力され、オペアンプ (60)の出力パルス信号 V によ
PL
り抵抗 (61)を介して積分コンデンサ (62)が抵抗 (61)の抵抗値と積分コンデンサ (62)の 静電容量との積で決まる時定数で充電及び放電される。これにより、図 9(C)に示すよ うに、トランス (4)の 2次卷線 (4c)の電圧の周波数に同期する傾斜信号 V が抵抗 (61)
RP
及び積分コンデンサ (62)の接続点から出力される。即ち、オペアンプ (60)、抵抗 (61) 及び積分コンデンサ (62)は、トランス (4)の 1次卷線 (4a)に流れる励磁電流に対応する 電圧に比例する傾斜信号 V を発生する傾斜信号発生手段を構成する。その他の
RP
構成は、図 4に示す同期整流型 DC— DCコンバータと略同様である。
[0030] 図 8に示す第 2の主 MOS-FET(3)がオン状態のときに、 1次側回路に流れる電流 I
は、電流検出用トランス (51)にて検出され、電流検出用抵抗 (52)によりその検出電
Q2
流に対応する電圧 V に変換される。このとき、電流検出用抵抗 (52)の両端には、傾
DT
斜信号発生手段を構成する抵抗 (61)及び積分コンデンサ (62)の接続点に発生する 傾斜信号 V の電圧を基準電位として、電流検出用トランス (51)の検出電流に比例し
RP
て変化する電圧が発生する。即ち、電流検出用抵抗 (52)の検出電位側（図面に向か つて右側）には、図 9(D)に示すように、図 9(C)に示す抵抗 (61)及び積分コンデンサ (62)の接続点に発生する傾斜信号 V の電圧と図 9(A)に示す電流検出用抵抗 (52)の
RP
検出電圧 V との重畳信号 V +V の電圧が発生する。電流検出用抵抗 (52)の検
DT RP DT
出電位側の重畳電圧 V +V は、第 2の直流バイアス電源 (54)を介して第 2の比較
RP DT
器 (57)の反転入力端子 (-)に入力され、非反転入力端子 (+)に入力される接地 (グラン ド）電圧 0Vと比較される。即ち、第 2の比較器 (57)の反転入力端子 (-)には、第 2の直 流バイアス電源 (54)のバイアス電圧 V の分だけ重畳電圧 V +V を正側にシフトさ
BS2 RP DT
せた電圧が入力される。換言すれば、図 9(D)に示すように、電流検出用抵抗 (52)の 検出電位側の重畳電圧 V +V は、第 2の比較器 (57)により第 2の直流バイアス電
RP DT
源 (54)のバイアス電圧 V と比較される。図 9(D)に示すように、重畳電圧 V +V が
BS2 RP DT 第 2の直流バイアス電源 (54)のバイアス電圧 V より低くなると、図 9(E)に示すように、
BS2
第 2の比較器 (57)から第 2のバッファ増幅器 (58)を介して第 2の整流用 M〇S-FET(8) のゲートに高い電圧 (H)レベルの第 2の同期駆動ノ^レス信号 V が付与され、第 2の
SC2
整流用 MOS-FET(8)がオン状態となる。
[0031] 一方、第 1の主 MOS_FET(2)がオン状態のときに 1次側回路に流れる電流 I は、
Q1 電流検出用トランス (51)にて検出され、更に電流検出用抵抗 (52)によりその検出電流 に対応する電圧 V に変換される。このとき、電流検出用抵抗 (52)の両端には、傾斜
DT
信号発生手段を構成する抵抗 (61)及び積分コンデンサ (62)の接続点に発生する傾 斜信号 V の電圧を基準電位として、電流検出用トランス (51)の検出電流に比例して 変化する電圧が発生する。即ち、電流検出用抵抗 (52)の検出電位側（図面に向かつ て右側）には、図 9(D)に示すように、図 9(C)に示す抵抗 (61)及び積分コンデンサ (62) の接続点に発生する傾斜信号 V の電圧と図 9(A)に示す電流検出用抵抗 (52)の検
RP
出電圧 V との重畳信号 V +V の電圧が発生する。電流検出用抵抗 (52)の検出
DT RP DT
電位側の重畳電圧 V +V は、第 1の直流バイアス電源 (53)を介して第 1の比較器
RP DT
(55)の非反転入力端子 (+)に入力され、反転入力端子 (-)に入力される接地 (グランド） 電圧 0Vと比較される。即ち、第 1の比較器 (55)の非反転入力端子 (+)には、第 1の直 流バイアス電源 (53)のバイアス電圧 V の分だけ重畳電圧 V +V を負側にシフトさ
BS1 RP DT
せた電圧が入力される。換言すれば、図 9(D)に示すように、電流検出用抵抗 (52)の 検出電位側の重畳電圧 V +V は、第 1の比較器 (55)により第 1の直流バイアス電
RP DT
源 (53)のバイアス電圧 V と比較される。図 9(D)に示すように、重畳電圧 V +V が
BS1 RP DT 第 1の直流バイアス電源 (53)のバイアス電圧 V より高くなると、図 9(F)に示すように、
BS1
第 1の比較器 (55)から第 1のバッファ増幅器 (56)を介して第 1の整流用 M〇S-FET(7) のゲートに高い電圧 (H)レベルの第 1の同期駆動ノ ルス信号 V が付与され、第 1の
SC1
整流用 MOS-FET(7)がオン状態となる。図 1に示す同期整流型 DC— DCコンバータ の動作と略同様である上記の動作を除く図 8に示す同期整流型 DC— DCコンバータ の主回路の基本的な動作の詳細な説明を省略する。
第 3の実施の形態では、傾斜信号発生手段の積分回路を構成する抵抗 (61)及び積 分コンデンサ (62)の接続点に発生する傾斜信号 V の電圧波形がトランス (4)の 1次卷
RP
線 (4a)に流れる励磁電流の波形と略相似になるため、傾斜信号 V と電流検出用抵
RP
抗 (52)の検出電圧 V との重畳信号 V +V を第 1及び第 2の直流バイアス電源
DT RP DT
(53,54)のバイアス電圧 V ,V と比較することにより、電流検出用トランス (51)にて検
BS1 BS2
出された 1次側回路の電流 I ,1 に含まれるトランス (4)の励磁電流成分を相殺するこ
Ql Q2
とができる。これにより、 1次側回路に流れる電流 I
Ql，1 の共振電流成分のみに同期 Q2
して 2次側回路の第 1及び第 2の整流用 MOS-FET(7，8)がオン状態となる。このため 、 2次側回路に流れる整流出力電流 I ,1 に正確に比例させて第 1及び第 2の整流用
SI S2
MOS-FET(7，8)を効率よく駆動することができる。また、第 1及び第 2の直流バイアス 電源 (53,54)のバイアス電圧 V ,V は、トランス (4)の励磁電流成分より小さい範囲を 含む任意のバイアス電圧でよいため、第 1の実施の形態に比較して低い値に設定で きる利点がある。第 3の実施の形態でも図 5に示す実施の形態と略同様の変更が可 能である。即ち、第 3の実施の形態において第 1及び第 2の比較器 (55,57)を単一の 出力を発生する電源で駆動する場合、図 10に示すように、第 1及び第 2の比較器 (55,57)の基準電圧入力側に別のバイアス電源 (59)を接続し、何れか一方の比較器 (55,57)の入力電圧範囲を超えないように基準電位となる接地 (グランド）電圧 0Vをバ ィァス電源 (59)によりシフトさせればよい。また、図 10では傾斜信号発生手段を構成 するオペアンプ (60)が別の駆動用電源 (63)により駆動される。特に図示しないが、第 1 及び第 2の直流バイアス電源 (53,54)の接続位置を図 1に示す実施の形態と同様の位 置に変更することも可能である。
[0033] また、図 11に示す第 4の実施の形態による同期整流型 DC— DCコンバータは、図 8 に示すオペアンプ (60)、抵抗 (61)及び積分コンデンサ (62)の代わりに、制御回路 (21) 内の発振器 (22)から出力されるパルス信号をそのパルス信号の半周期毎に傾斜が反 転する傾斜信号 V に変換する波形変換手段としての波形変換回路 (64)を設けて、
RP
その出力端子を電流検出用抵抗 (52)の基準電位側に接続し、第 1及び第 2のバッフ ァ増幅器 (56,58)の出力信号 V ,V を第 1及び第 2のコンデンサ (29,30)と第 1及び
SCI SC2
第 2のパルストランス (31,34)を介して第 1及び第 2の整流用 MOS-FET(7，8)の各ゲー トに付与するように変更したものである。また、図 11に示す同期整流型 DC— DCコン バータでは、単一の出力を発生する電源で第 1及び第 2の比較器 (55,57)を駆動する ため、 1次側回路の接地端子 (GND)と第 1及び第 2の比較器 (55,57)の基準電圧入力 側端子との間にバイアス電源 (59)を接続する。その他の構成は、図 8に示す同期整 流型 DC—DCコンバータと略同様である。第 4の実施の形態では、第 1及び第 2のパ ノレストランス (31,34)によりトランス (4)の 1次側回路と 2次側回路が絶縁されるので、 1次 側及び 2次側回路間での相互干渉が発生し難い利点がある。図 8に示す同期整流 型 DC—DCコンバータの動作と略同様である図 11に示す同期整流型 DC—DCコン バータの動作の詳細な説明を省略する。
[0034] 更に、図 12に示す第 4の実施の形態による同期整流型 DC— DCコンバータは、図 11に示す電流検出用トランス (51)の代わりに、電流共振用コンデンサ (5)の両端に直 列に接続された分流用コンデンサ (65)及び電圧変換用抵抗 (66)と、分流用コンデン サ (65)及び電圧変換用抵抗 (66)の接続点と第 1及び第 2の直流バイアス電源 (53,54) の接続点との間に接続された抵抗 (67)とで電流検出手段を構成し、図 11に示す波形 変換回路 (64)と第 1及び第 2の直流バイアス電源 (53,54)の接続点との間に抵抗 (68)を 接続し、第 1及び第 2の直流バイアス電源 (53,54)の接続点と 1次側回路の接地端子 (GND)との間にバイアス電源 (69)及び抵抗 (70)を直列に接続し、第 1及び第 2の直流 バイアス電源 (53,54)の極性を互いに逆にし、第 1及び第 2の比較器 (55,57)の反転入 力端子 (-)及び非反転入力端子 (+)をそれぞれ互いに入れ替えたものである。その他 の構成は、図 11に示す同期整流型 DC— DCコンバータと略同様である。第 4の実施 の形態では、 1次側回路の電流共振用コンデンサ (5)に流れる電流を分流用コンデン サ (65)に僅かに分流することにより検出し、その検出電流を電圧変換用抵抗 (66)によ り電圧に変換し、その検出電圧を抵抗 (67)を介して第 1及び第 2の直流バイアス電源 (53,54)に重畳する。このため、図 11に示す電流検出用トランス (51)に比較して安価な コンデンサ及び抵抗により電流検出手段を構成できると共に、 1次側回路に流れる電 流 I ,1 を効率よく低損失で検出できる利点がある。図 8に示す同期整流型 DC— DC
Ql Q2
コンバータの動作と略同様である図 12に示す同期整流型 DC— DCコンバータの動 作の詳細な説明を省略する。
本発明の実施態様は前記 5つの実施の形態に限定されず、更に種々の変更が可 能である。例えば、図 5に示す同期整流型 DC— DCコンバータは、図 13に示すような 変更が可能である。即ち、図 13に示す同期整流型 DC—DCコンバータでは、トランス (4)の 1次卷線 (4a)と電流共振用コンデンサ (5)の接続点と第 2の主 MOS_FET(3)のド レインとの間に他の電流共振用コンデンサ (37)を接続し、第 2の主 MOS-FET(3)のド レイン-ソース間に他の電圧擬似共振用コンデンサ (38)を接続し、図 1に示すトランス (4)の漏洩インダクタンス (4e)を電流共振用リアタトルとして使用する代わりに 1次卷線 (4a)と直列に外付けの電流共振用リアタトル (39)を接続し、 2次側の第 1及び第 2の整 流用 MOS-FET(7，8)の取り付け位置を負極側から正極側に変更し、第 1及び第 2の 直流バイアス電源 (53,54)の極性を互いに逆にし、第 1及び第 2の比較器 (55,57)の反 転入力端子 (-)及び非反転入力端子 (+)をそれぞれ互レ、に入れ替えてレ、る。図 13に 示す同期整流型 DC— DCコンバータの動作は、 2次側回路に流れる整流出力電流 I ，1 の方向が図 5とは逆になるため、第 1及び第 2の同期駆動パルス信号 V ,V の
SI S2 SCI SC2 オン期間が互いに入れ替わる点、及びドライブ回路のレベルが異なる点を除き、図 5 に示す同期整流型 DC— DCコンバータの動作と略同様となる。したがって、図 13に 示す同期整流型 DC-DCコンバータでは、第 1の実施の形態と略同様の作用及び 効果が得られる。また、第 1の実施の形態の図 1、図 4及び第 2—第 5の実施の形態 についても前記と同様の変更が可能である。また、第 1一第 5の実施の形態での 2次 側の第 1及び第 2の出力整流ダイオード (9，10)の代わりに、第 1及び第 2の整流用 M OS-FET(7，8)のドレイン—ソース間の内蔵ダイオードを使用してもよレ、。また、第 1一 第 5の実施の形態では、トランス (4)の 1次側回路をハーフブリッジ型とする代わりに、 フルブリッジ型、プッシュプル型又はフォワード型とすることもできる。更に、トランス (4) の 2次側の整流回路を半波整流型にも変更できる。
産業上の利用可能性
本発明は、電流共振方式の同期整流型 DC - DCコンバータに効果が顕著である。

Claims

請求の範囲
[1] 直流電源に接続されて 1次側回路を構成する少なくとも 1つの主スイッチング素子 及びトランスの 1次卷線と、前記トランスの 1次卷線に電磁的に結合する 2次卷線と負 荷との間に接続され、 2次側回路を構成する少なくとも 1つの整流用スイッチング素子 とを備え、前記主スイッチング素子のスイッチング動作に同期して前記整流用スイツ チング素子を駆動することにより、前記 2次側回路から前記負荷に直流出力を供給 する同期整流型 DC— DCコンバータにおいて、
前記 1次側回路に流れる電流を検出する電流検出手段と、前記トランスの励磁電 流に対応する電圧よりも大きレ、バイアス電圧を発生するバイアス手段と、前記電流検 出手段の検出電圧が前記バイアス手段のバイアス電圧を超えたとき、前記整流用ス イッチング素子を駆動する比較手段とを備えたことを特徴とする同期整流型 DC— DC コンノくータ。
[2] 直流電源に接続されて 1次側回路を構成する少なくとも 1つの主スイッチング素子 及びトランスの 1次卷線と、前記トランスの 1次卷線に電磁的に結合する 2次卷線と負 荷との間に接続され、 2次側回路を構成する少なくとも 1つの整流用スイッチング素子 とを備え、前記主スイッチング素子のスイッチング動作に同期して前記整流用スイツ チング素子を駆動することにより、前記 2次側回路から前記負荷に直流出力を供給 する同期整流型 DC— DCコンバータにおいて、
前記 1次側回路に流れる電流を検出する電流検出手段と、バイアス電圧を発生す るバイアス手段と、前記トランスの励磁電流に対応する電圧に比例する傾斜信号を発 生する傾斜信号発生手段と、前記電流検出手段の検出電圧が前記バイアス手段の バイアス電圧と前記傾斜電圧発生手段の傾斜信号との重畳信号の電圧を超えたとき 、前記整流用スイッチング素子を駆動する比較手段とを備えたことを特徴とする同期 整流型 DC—DCコンバータ。
[3] 直流電源に接続されて 1次側回路を構成する少なくとも 1つの主スイッチング素子 及びトランスの 1次卷線と、前記トランスの 1次卷線に電磁的に結合する 2次卷線と負 荷との間に接続され、 2次側回路を構成する少なくとも 1つの整流用スイッチング素子 とを備え、前記主スイッチング素子のスイッチング動作に同期して前記整流用スイツ チング素子を駆動することにより、前記 2次側回路から前記負荷に直流出力を供給 する同期整流型 DC— DCコンバータにおいて、
前記 1次側回路に流れる電流を検出する電流検出手段と、バイアス電圧を発生す るバイアス手段と、前記トランスの励磁電流に対応する電圧に比例する傾斜信号を発 生する傾斜信号発生手段と、前記電流検出手段の検出電圧と前記傾斜電圧発生手 段の傾斜信号との重畳信号の電圧が前記バイアス手段のバイアス電圧を超えたとき 、前記整流用スイッチング素子を駆動する比較手段とを備えたことを特徴とする同期 整流型 DC—DCコンバータ。
[4] 前記傾斜信号発生手段は、前記トランスの 2次卷線又は該 2次卷線の電圧に相当 する電圧を出力する卷線に接続され、該卷線の電圧の半周期毎に傾斜が反転する 傾斜信号を出力する積分回路で構成される請求項 2又は 3に記載の同期整流型 DC —DCコンノ ータ。
[5] 前記傾斜信号発生手段は、前記トランスの 2次卷線又は該 2次卷線の電圧に相当 する電圧を出力する卷線に接続され、該卷線の電圧の周波数に同期するパルス信 号を出力する周波数信号発生手段と、該周波数信号発生手段の出力パルス信号の 半周期毎に傾斜が反転する傾斜信号を出力する積分回路とを有する請求項 2又は 3 に記載の同期整流型 DC— DCコンバータ。
[6] 前記傾斜信号発生手段は、前記主スイッチング素子のスイッチング周波数の基準 となる発振器の出力パルス信号を該出力パルス信号の半周期毎に傾斜が反転する 傾斜信号に変換する波形変換手段で構成される請求項 2又は 3に記載の同期整流 型 DC—DCコンノくータ。
PCT/JP2004/008314 2003-09-02 2004-06-14 同期整流型ｄｃ−ｄｃコンバータ WO2005025043A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/569,861 US7330365B2 (en) 2003-09-02 2004-06-14 Synchronous commutation DC-DC converter
JP2005513596A JP4264837B2 (ja) 2003-09-02 2004-06-14 同期整流型ｄｃ−ｄｃコンバータ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-310350 2003-09-02
JP2003310350 2003-09-02

Publications (1)

Publication Number Publication Date
WO2005025043A1 true WO2005025043A1 (ja) 2005-03-17

Family

ID=34269644

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/008314 WO2005025043A1 (ja) 2003-09-02 2004-06-14 同期整流型ｄｃ−ｄｃコンバータ

Country Status (3)

Country Link
US (1) US7330365B2 (ja)
JP (1) JP4264837B2 (ja)
WO (1) WO2005025043A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274789A (ja) * 2006-03-30 2007-10-18 Densei Lambda Kk スイッチング電源装置
US20070274412A1 (en) * 2006-05-24 2007-11-29 Infineon Technologies Ag Signal transmitting device and phase modulated method for transmitting via a signal transmitting device
DE102006033348A1 (de) * 2006-07-19 2008-01-31 Loewe Opta Gmbh Verfahren zur Umwandlung einer Eingangsgleichspannung in eine Ausgangsgleichspannung mittels eines Resonanzwandlers
JP2010098935A (ja) * 2008-09-16 2010-04-30 Fuji Electric Systems Co Ltd スイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法
WO2010090032A1 (ja) 2009-02-06 2010-08-12 新電元工業株式会社 電流検出回路および変圧器電流測定システム
JP2012019595A (ja) * 2010-07-07 2012-01-26 Shindengen Electric Mfg Co Ltd ドライブ信号生成回路、制御装置、スイッチング電源装置、および、制御方法
JP2012044853A (ja) * 2010-08-23 2012-03-01 Skynet Electronics Co Ltd 直列共振変換器
WO2016017257A1 (ja) * 2014-07-31 2016-02-04 株式会社村田製作所 電力変換装置及びワイヤレス電力伝送システム
JP2017028987A (ja) * 2015-07-23 2017-02-02 ゼネラル・エレクトリック・カンパニイ 共振変換器における同期整流のための回路および方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200605483A (en) * 2004-03-31 2006-02-01 Matsushita Electric Ind Co Ltd Inductive load current control circuit and power supply apparatus
TW200740089A (en) * 2006-03-07 2007-10-16 Rohm Co Ltd Capacitor charging apparatus
TW200803136A (en) * 2006-06-26 2008-01-01 Acbel Polytech Inc Synchronous voltage modulation circuit for resonant power conversion circuit
TWI342679B (en) * 2007-02-27 2011-05-21 Jmicron Technology Corp Transceiver circuit capable of separating hybrid signal by current
CN101345487B (zh) * 2008-05-21 2014-03-12 英飞特电子（杭州）股份有限公司 原边采样电流控制同步整流驱动电路
CN102474197B (zh) 2009-07-31 2015-04-22 大金工业株式会社 功率转换装置
EP2782247B1 (en) * 2010-04-19 2018-08-15 Qorvo US, Inc. Pseudo-envelope following power management system
US8456868B2 (en) 2010-04-30 2013-06-04 Infineon Technologies Ag Controller for a resonant switched-mode power converter
US8665611B2 (en) 2010-04-30 2014-03-04 Infineon Technologies Ag Controller for a resonant switched-mode power converter
CN101895207A (zh) 2010-06-28 2010-11-24 华为技术有限公司 控制电路及方法、电源装置
CN101895201B (zh) * 2010-07-23 2015-06-10 中兴通讯股份有限公司 Llc串联谐振变换器及其驱动方法
US8817494B2 (en) * 2010-08-09 2014-08-26 Sanken Electric Co., Ltd. PFC AC/DC converter reducing harmonics, switching loss, and switching noise
US9954436B2 (en) 2010-09-29 2018-04-24 Qorvo Us, Inc. Single μC-buckboost converter with multiple regulated supply outputs
CN103229403B (zh) * 2010-12-02 2015-11-25 株式会社村田制作所 开关电源电路
WO2013055238A1 (en) * 2011-10-14 2013-04-18 Auckland Uniservices Limited Passively switched converter and circuits including same
US9484797B2 (en) 2011-10-26 2016-11-01 Qorvo Us, Inc. RF switching converter with ripple correction
US9515621B2 (en) 2011-11-30 2016-12-06 Qorvo Us, Inc. Multimode RF amplifier system
US9494962B2 (en) 2011-12-02 2016-11-15 Rf Micro Devices, Inc. Phase reconfigurable switching power supply
US9813036B2 (en) 2011-12-16 2017-11-07 Qorvo Us, Inc. Dynamic loadline power amplifier with baseband linearization
US9627975B2 (en) 2012-11-16 2017-04-18 Qorvo Us, Inc. Modulated power supply system and method with automatic transition between buck and boost modes
JP6048150B2 (ja) * 2013-01-07 2016-12-21 株式会社村田製作所 絶縁型スイッチング電源装置
WO2014116933A2 (en) 2013-01-24 2014-07-31 Rf Micro Devices, Inc Communications based adjustments of an envelope tracking power supply
US8964421B2 (en) * 2013-03-14 2015-02-24 Dialog Semiconductor Inc. Powering a synchronous rectifier controller
CN104113213B (zh) * 2013-04-17 2017-12-12 比亚迪股份有限公司 一种用于电动汽车的dc‑dc变换装置
JP6148551B2 (ja) * 2013-06-26 2017-06-14 株式会社東芝 整流装置
US9209703B2 (en) * 2013-08-14 2015-12-08 Stmicroelectronics S.R.L. Control device for a rectifier of a switching converter
US9356535B2 (en) * 2013-08-14 2016-05-31 Stmicroelectronics S.R.L. Control method for rectifier of switching converters
NL2011919C2 (en) * 2013-12-09 2015-06-11 Barend Johannis Boerman Resonance control terminal driven electric power transfer device.
KR101501854B1 (ko) * 2013-12-20 2015-03-11 엘에스산전 주식회사 동기 정류기의 구동 장치
US9350258B2 (en) * 2014-06-13 2016-05-24 Fairchild Korea Semiconductor Ltd Conduction detecting circuit, rectifying switch controlling circuit including the conduction detecting circuit and power supply for the rectifying switch controlling circuit to be applied
US9614476B2 (en) 2014-07-01 2017-04-04 Qorvo Us, Inc. Group delay calibration of RF envelope tracking
US9912297B2 (en) 2015-07-01 2018-03-06 Qorvo Us, Inc. Envelope tracking power converter circuitry
US9843294B2 (en) 2015-07-01 2017-12-12 Qorvo Us, Inc. Dual-mode envelope tracking power converter circuitry
US9973147B2 (en) 2016-05-10 2018-05-15 Qorvo Us, Inc. Envelope tracking power management circuit
US10186976B2 (en) * 2017-06-12 2019-01-22 Power Integrations, Inc. Peak switching and optimal SR drive timing control
US10476437B2 (en) 2018-03-15 2019-11-12 Qorvo Us, Inc. Multimode voltage tracker circuit
CN113472203B (zh) * 2020-03-31 2023-01-06 广汽埃安新能源汽车有限公司 一种电动汽车dc/dc变换器同步整流保护方法及电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06343262A (ja) * 1993-05-28 1994-12-13 Shindengen Electric Mfg Co Ltd 同期整流コンバータ
JPH0866023A (ja) * 1992-06-12 1996-03-08 Origin Electric Co Ltd 制御極付半導体素子を用いた整流回路
JPH09322532A (ja) * 1996-05-28 1997-12-12 Origin Electric Co Ltd 電源回路
JPH11313479A (ja) * 1998-04-28 1999-11-09 Nagano Japan Radio Co スイッチング電源装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420777A (en) * 1993-06-07 1995-05-30 Nec Corporation Switching type DC-DC converter having increasing conversion efficiency at light load
JP3505068B2 (ja) * 1997-10-24 2004-03-08 富士通株式会社 同期整流式ｄｃ−ｄｃコンバータ
JP3548826B2 (ja) * 2001-09-07 2004-07-28 株式会社村田製作所 Ｄｃ−ｄｃコンバータ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0866023A (ja) * 1992-06-12 1996-03-08 Origin Electric Co Ltd 制御極付半導体素子を用いた整流回路
JPH06343262A (ja) * 1993-05-28 1994-12-13 Shindengen Electric Mfg Co Ltd 同期整流コンバータ
JPH09322532A (ja) * 1996-05-28 1997-12-12 Origin Electric Co Ltd 電源回路
JPH11313479A (ja) * 1998-04-28 1999-11-09 Nagano Japan Radio Co スイッチング電源装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007274789A (ja) * 2006-03-30 2007-10-18 Densei Lambda Kk スイッチング電源装置
US8442128B2 (en) * 2006-05-24 2013-05-14 Infineon Technologies Ag Signal transmitting device and phase modulated method for transmitting via a signal transmitting device
US20070274412A1 (en) * 2006-05-24 2007-11-29 Infineon Technologies Ag Signal transmitting device and phase modulated method for transmitting via a signal transmitting device
DE102006033348A1 (de) * 2006-07-19 2008-01-31 Loewe Opta Gmbh Verfahren zur Umwandlung einer Eingangsgleichspannung in eine Ausgangsgleichspannung mittels eines Resonanzwandlers
DE102006033348B4 (de) * 2006-07-19 2011-06-22 Loewe Opta GmbH, 96317 Resonanzwandler
JP2010098935A (ja) * 2008-09-16 2010-04-30 Fuji Electric Systems Co Ltd スイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法
US8988064B2 (en) 2009-02-06 2015-03-24 Shindengen Electric Manufacturing Co., Ltd. Current detection circuit and transformer current measuring system
WO2010090032A1 (ja) 2009-02-06 2010-08-12 新電元工業株式会社 電流検出回路および変圧器電流測定システム
JP2012019595A (ja) * 2010-07-07 2012-01-26 Shindengen Electric Mfg Co Ltd ドライブ信号生成回路、制御装置、スイッチング電源装置、および、制御方法
JP2012044853A (ja) * 2010-08-23 2012-03-01 Skynet Electronics Co Ltd 直列共振変換器
WO2016017257A1 (ja) * 2014-07-31 2016-02-04 株式会社村田製作所 電力変換装置及びワイヤレス電力伝送システム
JPWO2016017257A1 (ja) * 2014-07-31 2017-04-27 株式会社村田製作所 電力変換装置及びワイヤレス電力伝送システム
US10199867B2 (en) 2014-07-31 2019-02-05 Murata Manufacturing Co., Ltd. Power conversion device and wireless power transmission system
JP2017028987A (ja) * 2015-07-23 2017-02-02 ゼネラル・エレクトリック・カンパニイ 共振変換器における同期整流のための回路および方法

Also Published As

Publication number Publication date
JP4264837B2 (ja) 2009-05-20
US7330365B2 (en) 2008-02-12
JPWO2005025043A1 (ja) 2007-10-04
US20070008757A1 (en) 2007-01-11

Similar Documents

Publication Publication Date Title
WO2005025043A1 (ja) 同期整流型ｄｃ−ｄｃコンバータ
US6445599B1 (en) Ripple canceling, soft switching isolated DC/DC converters with reduced voltage stress synchronous rectification
JP4910525B2 (ja) 共振型スイッチング電源装置
US5907481A (en) Double ended isolated D.C.--D.C. converter
KR100791717B1 (ko) 다출력 전류 공진형 ｄｃ-ｄｃ 컨버터
US7313003B2 (en) Switching power supply unit
JP5556859B2 (ja) 電流共振型ｄｃｄｃコンバータ
US7245087B2 (en) Power conversion device
US7486055B2 (en) DC-DC converter having a diode module with a first series circuit and a second series with a flywheel diode
US7859870B1 (en) Voltage clamps for energy snubbing
US7869237B1 (en) Phase-shifted bridge with auxiliary circuit to maintain zero-voltage-switching
KR20060083162A (ko) 다출력형 ｄｃ－ｄｃ 컨버터
US20070086224A1 (en) Multiphase DC to DC converter
JP5434371B2 (ja) 共振型スイッチング電源装置
JP7439671B2 (ja) スイッチング電源装置および電力供給システム
JPH07302687A (ja) ランプ動作用回路
US20080037290A1 (en) Ac-dc converter and method for driving for ac-dc converter
US6535407B1 (en) DC/DC converter having a piezoelectric transformer and rectification-smoothing circuit
JP7306316B2 (ja) スイッチング電源装置および電力供給システム
JP2011019371A (ja) Ｄｃ−ｄｃコンバータ
JP4876530B2 (ja) 直流変換装置
US7157887B2 (en) Direct amplitude modulation for switch mode power supplies
JP2001309646A (ja) スイッチング電源装置
JP2006191706A (ja) 直流変換装置
JP4093116B2 (ja) 力率改善コンバータ

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005513596

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2007008757

Country of ref document: US

Ref document number: 10569861

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10569861

Country of ref document: US