JP4093116B2

JP4093116B2 - 力率改善コンバータ

Info

Publication number: JP4093116B2
Application number: JP2003156547A
Authority: JP
Inventors: 聡富岡; 圭佐藤
Original assignee: デンセイ・ラムダ株式会社
Priority date: 2002-09-04
Filing date: 2003-06-02
Publication date: 2008-06-04
Anticipated expiration: 2023-06-02
Also published as: JP2004153990A

Description

【０００１】
【発明の属する技術分野】
本発明は、入力電流の高調波成分を抑制するフルブリッジ形の力率改善コンバータに関する。
【０００２】
【従来の技術】
一般に、この種の絶縁型ＡＣ−ＤＣコンバータ若しくはＤＣ−ＤＣコンバータにおいては、従来から様々なタイプの回路トポロジーが提案されている。とりわけ、カレントフェッド（ＣｕｒｒｅｎｔＦｅｄ）と呼ばれる幾つかの回路トポロジーは、それ以外の回路トポロジーに比べて多くの利点を有する。その利点とは、潜在的に回路構成が簡単である上に、部品数が少ないことにある。実際に、カレントフェッドトポロジーを実現化した１ステージタイプの絶縁型力率改善ＡＣ−ＤＣコンバータは、従来からある２ステージタイプのものよりも、コスト面でより有利な場合が多い。
【０００３】
その中で、フルブリッジ形のカレントフェッドコンバータは、ブリッジ接続された主スイッチのゼロ電圧スイッチング動作を容易にするために、補助回路を設けてスイッチング効率を高めている。
【０００４】
図７に示す回路図は、例えば特許文献１において提案されたフルブリッジ絶縁型カレントフェッドコンバータの一例である。同図において、ここにあるコンバータ１は、入力電源２の入力電圧Ｖｉｎから一定の出力電圧Ｖｏｕｔを供給するための一般的なフルブリッジコンバータと同じように動作する。この入力電圧Ｖｉｎは、リプル分のない直流電圧か、さもなければ整流はされているものの、平滑されていない交流ライン電圧のいずれかであり、インバータであるスイッチング回路１１によってトランス３の一次巻線３Ａ両端間に供給される。
【０００５】
スイッチング回路１１は、いずれもＭＯＳ型ＦＥＴからなる４個のスイッチング素子１３，１４，１５，１６をブリッジ接続して構成され、トランス３の一次巻線３Ａの一端が第１および第２のスイッチング素子１３，１４の間に接続され、一次巻線３Ａの他端が第３および第４のスイッチング素子１５，１６の間に接続される。なお、４はトランス３の漏れインダクタンスである。そして、スイッチング素子１３，１６と、スイッチング素子１４，１５を交互にオンすることにより、トランス３の一次巻線３Ａ両端間に正負交互の入力電圧Ｖｉｎが供給される。各スイッチング素子１３〜１６は、帰還制御回路であるＰＷＭコントローラ２７により制御され、ＰＷＭコントローラ２７は、スイッチング素子１３，１６と、スイッチング素子１４，１５の各デューティーサイクルを変えることで、出力電圧Ｖｏｕｔの安定化を図っている。
【０００６】
前記入力電源２とスイッチング回路１１との間の入力電圧ラインには、昇圧インダクタ６が挿入接続される。この昇圧インダクタ６は、コンバータ１をいわゆる「カレントフェッド」コンバータにする機能素子で、スイッチング素子１４，１５がターンオンしている間に、スイッチング回路１１に電流を供給するものである。そして、コンバータ１のアクティブクランプ回路として、ＭＯＳ型ＦＥＴからなるクランプ用スイッチ７と、クランプ用コンデンサ８との直列回路がスイッチング回路１１の両端間に接続される。
【０００７】
トランス３の二次側にある出力回路１７は、センタータップ二次巻線３Ｂの両端にそれぞれ接続された整流ダイオードとしての機能を果すダイオード１９，２０と、これらのダイオード１９，２０を通じて送られる整流出力を平滑して、出力端子２５，２６間に接続した図示しない負荷に直流出力電圧Ｖｏｕｔを供給する平滑コンデンサ２１とにより構成される。そして、スイッチング素子１３，１６が同時にオンしている期間中は、トランス３の一次巻線３Ａに正極性の電圧が発生し、一次巻線３Ａと二次巻線３Ｂとの巻線比に比例した正極性の電圧が二次巻線３Ｂに誘起され、ダイオード１９は順バイアスされる一方で、ダイオード２０は逆バイアスされる。これにより、ダイオード１９を通して二次巻線３Ｂからの電流が負荷側に流れる。逆に、スイッチング素子１４，１５が同時にオンしている期間中は、トランス３の一次巻線３Ａに負極性の電圧が発生し、一次巻線３Ａと二次巻線３Ｂとの巻線比に比例した負極性の電圧が二次巻線３Ｂに誘起され、ダイオード２０は順バイアスされる一方で、ダイオード１９は逆バイアスされる。これにより、ダイオード２０を通して二次巻線３Ｂからの電流が負荷側に流れるようになっている。
【０００８】
２２は前記ＰＷＭコントローラ２７と共に帰還ループを形成する誤差増幅回路で、これは出力電圧Ｖｏｕｔを監視して、基準電源２３の基準電圧との比較結果を、コンパレータ２４からＰＷＭコントローラ２７に出力するものである。また２８は、入力電圧Ｖｉｎひいては昇圧インダクタ６を監視する監視回路で、この監視回路２８の出力もＰＷＭコントローラ２７が利用するようになっている。
【０００９】
図８は、図７の回路トポロジーにおける各部の動作波形である。同図において、Ｖ１３はスイッチング素子１３のドレイン・ソース間電圧、Ｖ１４はスイッチング素子１４のドレイン・ソース間電圧、ｉ６は昇圧インダクタ６を流れる電流、ｉｍはトランス３の励磁電流、ｉ８は昇圧インダクタ６を流れる電流、Ｖ４はインダクタンス４の両端間電圧、ｉ１３はスイッチング素子１３のドレイン・ソース間を流れる電流、ｉ１４はスイッチング素子１４のドレイン・ソース間を流れる電流、Ｖｇｓ７はクランプ用スイッチ７のゲート・ソース間電圧、Ｖｇｓ１３，Ｖｇｓ１６はスイッチング素子１３，１６のゲート・ソース間電圧、Ｖｇｓ１４，Ｖｇｓ１５はスイッチング素子１４，１５のゲート・ソース間電圧である。ここでの回路動作は、１つのスイッチングサイクルを４つの期間に分けて考えることができる。
【００１０】
先ず、図８に示すｔ１からｔ２の期間において、ここではスイッチング回路１２を構成する全てのスイッチング素子１３〜１６がオンしているが、クランプ用スイッチ７はオフしている。したがって、トランス３の一次巻線３Ａは短絡していて、励磁電流ｉｍは短絡した一次巻線３Ａ内で循環し、一定レベルを維持している。また、昇圧インダクタ６には入力電圧Ｖｉｎが印加され、エネルギーが蓄積されるので、昇圧インダクタ６を流れる電流ｉ６は、図８に示すように傾斜上昇する。一方、トランス３の二次巻線３Ｂには電圧が発生せず、出力側の平滑コンデンサ２１に蓄積されたエネルギーの放電により、負荷への出力電流の供給が行なわれる。
【００１１】
続くｔ２からｔ３の期間は、スイッチング素子１３，１６がオンし、スイッチング素子１４，１５がオフすると共に、クランプ用スイッチ７はオンに切換わる。ここでは、クランプ用コンデンサ８が、トランス３の一次巻線３Ａと漏れインダクタンス４との直列回路間に接続される状態になる。そして最初に、昇圧インダクタ６を流れる電流ｉ６が、クランプ用スイッチ７のボディダイオード（図示せず）を経由してクランプ用コンデンサ８に流れ込み、クランプ用コンデンサ８は充電される。ここでの一次側電流であるスイッチング素子１３を流れる電流ｉ１３は、スイッチング素子１３，１６がオンしている関係で、漏れインダクタンス４により決定される割合で傾斜上昇する。この一次側電流ｉ１３が昇圧インダクタ６を流れる電流ｉ６と等しくなった時点が、図８に示すｔ３である。このｔ３の時点で、昇圧インダクタ６を流れる電流ｉ６の全てがトランス３の一次巻線３Ａに流れ、クランプ用コンデンサ８への電流の流れ込みは零になる。励磁電流Ｉｍは、スイッチング素子１３，１６およびクランプ用スイッチ７を経由して流れる。
【００１２】
ｔ３からｔ４の期間は、全てのスイッチ７，１３〜１６がそれまでと同じ状態を維持している。ここでも一次側電流となっているスイッチング素子１３を流れる電流ｉ１３は、クランプ用コンデンサ８の放電によって、昇圧インダクタ６を流れる電流ｉ６を越えてさらに傾斜上昇を続ける。そしてｔ４の時点では、スイッチング素子１３を流れる電流ｉ１３が最大となる。またこの期間では、出力側の平滑コンデンサ２１にエネルギーが満たされ、前述のｔ１からｔ２の期間における出力電流の供給に利用される。
【００１３】
最後のｔ４からｔ５の期間では、クランプ用スイッチ７がオフするので、スイッチング素子１３を流れる電流ｉ１３は減少する。漏れインダクタンス４における減少した磁場が、その電圧の極性を反転させる力となり、これがそれまでオフしているスイッチング素子１４，１５の寄生容量を放電させることになる。放電が完了した時点で、各スイッチング素子１３〜１６の両端間の電圧は零になる。ｔ５の時点で、監視回路２８は各スイッチング素子１３〜１６の両端間の電圧が零になったことを検出し、ＰＷＭコントローラ２７はそれまでオフしていたスイッチング素子、すなわちここではスイッチング素子１４，１５をターンオンする。
【００１４】
ｔ５の後は、スイッチング素子１３，１６が代わりに一時的にオフすることを除いては、上記と同じ手順で動作が移行する。そして、昇圧インダクタ６を流れる電流ｉ６の値が、入力電圧Ｖｉｎの包絡線上に沿うように各スイッチング素子１３〜１６の動作タイミングを設定すれば、コンバータへの入力電流が入力電圧Ｖｉｎに概ね比例し、力率の改善を図ることが可能になる。
【００１５】
【特許文献１】
米国特許第６，０３８，１４２号明細書
【００１６】
【発明が解決しようとする課題】
しかし、上記構成の構成では次のような問題がある。まず、クランプ用スイッチ７のゲート・ソース間電圧Ｖｇｓ７は、ＰＷＭコントローラ２７から供給されるようになっているため、クランプ用スイッチ７をオンさせるのに十分な電圧を取り出せない虞れがある。
【００１７】
また、図８に示すｔ１からｔ２の期間では、入力電源２に対しスイッチング素子１３，１６が直列に導通接続された状態となり、これらのスイッチング素子１３，１６の導通損が大きい。したがって、特に入力電圧が低い場合にはコンバータ１の効率が低下する。また、各スイッチング素子１３〜１６のスイッチングタイミングによっては、トランス３の一次側で貫通電流が流れるという問題もある。
【００１８】
本発明は、上記の課題に着目して成されたものであって、その目的は、入力電圧が低い場合でも、コンバータの効率が低下しない力率改善コンバータを得ることにある。
【００１９】
【課題を解決するための手段】
本発明における請求項１の力率改善コンバータは、上記目的を達成するために、第１〜第４のスイッチング素子により構成され、前記第１および第２のスイッチング素子の直列回路の一端と前記第３および第４のスイッチング素子の直列回路の一端とを接続してなるインバータと、直列接続した前記第１および第２のスイッチング素子の接続点に一端を接続した第１の昇圧インダクタと、直列接続した前記第３および第４のスイッチング素子の接続点に一端を接続した第２の昇圧インダクタと、前記第１および第２のスイッチング素子の接続点と前記第３および第４のスイッチング素子の接続点との間に一次巻線を接続した絶縁トランスと、前記第１および第２のスイッチング素子の直列回路の両端間に接続される第１のコンデンサと、前記第３および第４のスイッチング素子の直列回路の両端間に接続される第２のコンデンサとからなり、前記第１および第２のスイッチング素子の直列回路の一端と、前記第３および第４のスイッチング素子の直列回路の一端との接続点を、前記インバータの一端とし、入力電源の一端に前記第１および第２の昇圧インダクタの各他端を共通して接続し、前記入力電源の他端に前記インバータの一端を接続すると共に、前記第１〜第４のスイッチング素子を同じ周期で、且つ前記第１および第３のスイッチング素子が同じデューティとなり、前記第２および第４のスイッチング素子が同じデューティとなるように動作させ、前記第２および第３のスイッチング素子がオン，前記第１および第４のスイッチング素子がオフになる第１の期間と、前記第１および第３のスイッチング素子がオン，前記第２および第４のスイッチング素子がオフになる第２の期間と、前記第１および第４のスイッチング素子がオン，前記第２および第３のスイッチング素子がオフになる第３の期間と、前記第１および第３のスイッチング素子がオン，前記第２および第４のスイッチング素子がオフになる第４の期間が順に現れるように、前記第１および第２のスイッチング素子を同時にかつオン・オフが逆の状態でスイッチング動作させ、この第１および第２のスイッチング素子に対し位相差をもたせつつ、前記第３および第４のスイッチング素子を同時にかつオン・オフが逆の状態でスイッチング動作させる制御回路を備えて構成される。
【００２０】
この場合、直列接続された第１および第２のスイッチング素子、若しくは第３および第４のスイッチング素子が、同時にオンすることはないため、各スイッチング素子の導通損が小さい。したがって、入力電圧が低い低入力時においてもコンバータの効率はさほど低下しない。また、トランスの一次側で貫通電流が流れるという問題も発生しない。
【００２１】
さらに、第１および第２のスイッチング素子と第１の昇圧インダクタとにより構成される第１の昇圧コンバータの出力と、第３および第４のスイッチング素子と第２の昇圧インダクタとにより構成される第２の昇圧コンバータの出力が、それぞれ第１のコンデンサと第２のコンデンサに別々に供給されるので、個々の昇圧コンバータの出力電圧に差異があっても、各昇圧コンバータ間の電流アンバランス状態を回避することができる。
【００２２】
本発明における請求項２の力率改善コンバータは、上記目的を達成するために、ブリッジ接続された第１〜第４のスイッチング素子により構成され、前記第１および第２のスイッチング素子の直列回路の一端と前記第３および第４のスイッチング素子の直列回路の一端とを接続し、前記第１および第２のスイッチング素子の直列回路の他端と前記第３および第４のスイッチング素子の直列回路の他端とを接続してなるインバータと、直列接続した前記第１および第２のスイッチング素子の接続点に一端を接続した第１の昇圧インダクタと、直列接続した前記第３および第４のスイッチング素子の接続点に一端を接続した第２の昇圧インダクタと、前記第１および第２のスイッチング素子の接続点と前記第３および第４のスイッチング素子の接続点との間に一次巻線を接続した絶縁トランスと、前記第１および第２のスイッチング素子の直列回路の一端と、前記第３および第４のスイッチング素子の直列回路の一端との接続点を、前記インバータの一端とし、前記第１および第２のスイッチング素子の直列回路の他端と、前記第３および第４のスイッチング素子の直列回路の他端との接続点を、前記インバータの他端として、前記インバータの一端と他端との間に接続したコンデンサとからなり、入力電源の一端に前記第１および第２の昇圧インダクタの各他端を共通して接続し、前記入力電源の他端に前記インバータの一端を接続すると共に、前記第１〜第４のスイッチング素子を同じ周期で、且つ前記第１および第３のスイッチング素子が同じデューティとなり、前記第２および第４のスイッチング素子が同じデューティとなるように動作させ、前記第２および第３のスイッチング素子がオン，前記第１および第４のスイッチング素子がオフになる第１の期間と、前記第１および第３のスイッチング素子がオン，前記第２および第４のスイッチング素子がオフになる第２の期間と、前記第１および第４のスイッチング素子がオン，前記第２および第３のスイッチング素子がオフになる第３の期間と、前記第１および第３のスイッチング素子がオン，前記第２および第４のスイッチング素子がオフになる第４の期間が順に現れるように、前記第１および第２のスイッチング素子を同時にかつオン・オフが逆の状態でスイッチング動作させ、この第１および第２のスイッチング素子に対し位相差をもたせつつ、前記第３および第４のスイッチング素子を同時にかつオン・オフが逆の状態でスイッチング動作させる制御回路を備えて構成される。
【００２３】
この場合、直列接続された第１および第２のスイッチング素子、若しくは第３および第４のスイッチング素子が、同時にオンすることはないため、各スイッチング素子の導通損が小さい。したがって、入力電圧が低い低入力時においてもコンバータの効率はさほど低下しない。また、トランスの一次側で貫通電流が流れるという問題も発生しない。
【００２４】
また請求項３の力率改善コンバータは、前記制御回路が、前記第１〜第４のスイッチング素子を同じ周期で、且つ前記第１および第３のスイッチング素子が同じデューティとなり、前記第２および第４のスイッチング素子が同じデューティとなるように動作させ、前記第２および第３のスイッチング素子がオン，前記第１および第４のスイッチング素子がオフになる第１の期間と、前記第１および第３のスイッチング素子がオン，前記第２および第４のスイッチング素子がオフになる第２の期間と、前記第１および第４のスイッチング素子がオン，前記第２および第３のスイッチング素子がオフになる第３の期間と、前記第１および第３のスイッチング素子がオン，前記第２および第４のスイッチング素子がオフになる第４の期間が順に現れるように、前記第１および第２のスイッチング素子を同時にかつオン・オフが逆の状態でスイッチング動作させる駆動信号を供給する第１の制御部と、この第１および第２のスイッチング素子に対し位相差をもたせつつ、前記第３および第４のスイッチング素子を同時にかつオン・オフが逆の状態でスイッチング動作させる第２の制御部とを、各々独立して設けてなることを特徴とする。
【００２５】
ここでの回路トポロジーは、第１の昇圧インダクタと第１および第２のスイッチング素子とからなる第１の昇圧コンバータと、第２の昇圧インダクタと第３および第４のスイッチング素子とからなる第２の昇圧コンバータを組み合せたものであるため、各昇圧コンバータに対し独立した制御部を設けて、それぞれのスイッチング素子をスイッチング動作させることができる。そのため、既存の昇圧形力率改善回路で使用していた制御部を、制御回路の一部としてそのまま使用することができる。
【００２６】
また請求項４の力率改善コンバータは、前記制御回路が、前記第１のスイッチング素子がオンからオフに切換った後に、前記第２のスイッチング素子がオフからオンに切換り、前記第２のスイッチング素子がオンからオフ切換った後に、前記第１のスイッチング素子がオフからオンに切換るようなデッドタイムを設けて、前記第１および第２のスイッチング素子を同時にかつオン・オフが逆の状態でスイッチング動作させると共に、前記第３のスイッチング素子がオンからオフに切換った後に、前記第４のスイッチング素子がオフからオンに切換り、前記第４のスイッチング素子がオンからオフ切換った後に、前記第３のスイッチング素子がオフからオンに切換るようなデッドタイムを設けて、前記第３および第４のスイッチング素子を同時にかつオン・オフが逆の状態でスイッチング動作させるものであることを特徴とする。
【００２７】
こうすると、第１および第２スイッチング素子、あるいは第３および第４のスイッチング素子が同時にオンするのを避けることができる。
【００２８】
【発明の実施形態】
以下、本発明における好ましい実施態様について、添付図面を参照して詳細に説明する。なお、各実施例において、従来例と同一部分には同一符号を付し、その共通する箇所の説明は重複するため省略する。
【００２９】
図１〜図３は、本発明の第１実施例におけるカレントフェッドフルブリッジ形力率改善コンバータを示している。先ず、回路の全体構成を示す図１において、２は前述の入力電源で、ここでは交流電源２Ａと整流回路に相当するダイオードブリッジ２Ｂとにより構成され、ダイオードブリッジ２Ｂの出力端子間に全波整流波形状の入力電圧Ｖｉｎが発生する。入力電源２からの入力電圧Ｖｉｎは、インバータであるスイッチング回路１１によって、一次側と二次側とを絶縁するトランス３の一次巻線３Ａ両端間に供給される。
【００３０】
スイッチング回路１１は、従来例と同様にいずれもＭＯＳ型ＦＥＴからなる４個のスイッチング素子１３，１４，１５，１６をブリッジ接続して構成され、第１および第２のスイッチング素子１３，１４の中点と、第３および第４のスイッチング素子１５，１６の中点との間に、トランス３の一次巻線３Ａが接続される。また、昇圧インダクタ６も、スイッチング回路１１の入力側に接続される。なお、各スイッチング素子１３〜１６およびクランプ用スイッチ７は、いずれも周知のように内蔵するボディダイオードと、寄生キャパシタをそのドレイン・ソース間に接続している。
【００３１】
トランス３の二次巻線３Ｂはセンタータップを有し、二次巻線３Ｂの各端にはそれぞれダイオード１９，２０のアノードが接続されると共に、このダイオード１９，２０のカソードどうしが一方の出力端子２５に接続される。また、二次巻線３Ｂのセンタータップは他方の出力端子２６に接続され、この出力端子２５，２６間にコンデンサ２１が接続される。スイッチング回路１１のスイッチング動作に伴ない出力回路１７から発生した出力電圧Ｖｏｕｔは、出力端子２５，２６間に接続した負荷（図示せず）に供給される。
【００３２】
誤差増幅回路２２は、出力電圧Ｖｏｕｔと基準電源２３からの基準電圧との比較結果を、コンパレータ２４からＰＷＭコントローラ２７に出力するものである。なお、必要に応じて出力電圧Ｖｏｕｔを分圧し、この分圧した電圧を出力電圧Ｖｏｕｔの監視信号としてコンパレータ２４の入力側に供給してもよい。ＰＷＭコントローラ２７は、誤差増幅回路２２からの比較結果に基づき、出力電圧Ｖｏｕｔの安定化を図るために、スイッチング素子１３〜１６のスイッチングタイミングを変えるように構成している。また監視回路２８は、入力電圧Ｖｉｎひいては昇圧インダクタ６を監視するもので、この監視回路２８からの監視結果によっても、スイッチング素子１３〜１６のスイッチングタイミングを変え、コンバータ１に対する入力力率の改善を図っている。
【００３３】
本実施例のＰＷＭコントローラ２７は、対をなすスイッチング素子１３，１６の組と、スイッチング素子１４，１５の組を、全てのスイッチング素子１３〜１６が同時にオンする期間を設けて、交互にオン，オフさせるのではなく、任意の３個のスイッチング素子１３〜１６が同時にオンする期間を設けて、各スイッチング素子１３〜１６に供給する駆動信号の位相をそれぞれシフトさせている。また、昇圧インダクタンス６には、入力電圧ラインに接続される一次巻線６Ａと電磁気的に結合した二次巻線６Ｂが設けられると共に、この二次巻線６Ｂに発生する電圧によってクランプ用スイッチ７をオンし、且つＰＷＭコントローラ２７からの制御信号すなわちトリガ信号によってクランプ用スイッチ７をオフするクランプ用スイッチ駆動回路３１が設けられる。クランプ用スイッチ駆動回路３１は、二次巻線６Ｂの両端間にダイオード３２および抵抗３３，３４の直列回路を接続し、抵抗３３，３４の接続点をクランプ用スイッチ７のゲートに接続し、二次巻線６Ｂと抵抗３４の接続点をクランプ用スイッチ７のソースに接続すると共に、ＰＷＭコントローラ２７からのトリガ信号を受けて、二次巻線６Ｂとダイオード４２からなる直列回路の両端間を短絡するオフスイッチすなわちトランジスタ３５を備えて構成される。
【００３４】
次に、上記構成におけるカレントフェッド力率改善コンバータの動作について、図２の波形図および図３の各状態における等価回路図を参照しながら説明する。なお、図２の波形図において、Ｖｇｓ１３はスイッチング素子１３のゲート・ソース間電圧、Ｖｇｓ１５はスイッチング素子１５のゲート・ソース間電圧、Ｖｇｓ１４はスイッチング素子１４のゲート・ソース間電圧、Ｖｇｓ１６はスイッチング素子１６のゲート・ソース間電圧、ｉ６は昇圧インダクタ６を流れる電流、ｉＴはトランス３の一次巻線３Ａを流れる電流、Ｖｐはトランス３の一次巻線３Ａの両端間電圧、ＶＣはクランプ用スイッチ７のゲート・ソース間電圧、Ｖｔｒはトランジスタ３５のベースに印加されるトリガ信号の電圧レベルで、ここでは従来例で示す漏れインダクタンス４を一次巻線３Ａに含めている。
【００３５】
前述したように、ＰＷＭコントローラ２７は、スイッチング素子１３→スイッチング素子１６→スイッチング素子１５→スイッチング素子１４の順に、各スイッチング素子１３〜１６をオンする駆動信号を位相シフトさせながら供給する。その際、対をなすスイッチング素子１３，１６と、スイッチング素子１４，１５のオン・オフ切換わり時において、トランス３の一次巻線３Ａが短絡状態になる遅延期間ｔｘ（図２参照）を設ける。すなわち本実施例の回路では、一周期の間にスイッチング素子１３，１４がオンする期間▲１▼と、スイッチング素子１３，１６がオンする期間▲２▼と、スイッチング素子１５，１６がオンする期間▲３▼と、スイッチング素子１４，１５がオンする期間▲４▼に区別することができるが、各期間▲１▼〜▲４▼の切換わり前にはそれぞれ遅延期間ｔｘが存在する。
【００３６】
先ず、図２のｔ０からｔ１の期間▲１▼において、ここでは図３の▲１▼に示すように、スイッチング素子１３，１４が共にオンしており、昇圧インダクタ６には入力電圧Ｖｉｎが印加される。したがって、昇圧インダクタ６にエネルギーが蓄積され、昇圧インダクタ６を流れる電流ｉ６は傾斜上昇する。一方、昇圧インダクタ６の一次巻線６Ａにはドット側に正極性の電圧が発生するが、この場合は二次巻線６Ｂのドット側に正極性の電圧が生じ、クランプ用スイッチ駆動回路３１のダイオード３２がオフするため、クランプ用スイッチ７をオンする電圧はゲート・ソース間に発生しない。その後、遅延期間ｔｘになると、スイッチング素子１３，１４に加えて別のスイッチング素子１６もターンオンし、トランス３の一次巻線３Ａが短絡するが、この一次巻線３Ａには相変わらず電流は流れない。したがってこの期間▲１▼では、出力回路１７を構成する平滑コンデンサ２１に蓄積されたエネルギーの放電により、負荷への出力電流の供給が行なわれる。
【００３７】
ｔ１からｔ２の期間▲２▼に移行すると、スイッチング素子１４がターンオフして、対をなすスイッチング素子１３，１６が共にオンする状態となる。この場合、図３の▲２▼に示すように、昇圧インダクタ６とトランス３の一次巻線３Ａからなる直列回路が、入力電源２の両端間に等価的に接続されるので、昇圧インダクタ６に蓄えられていたエネルギーが放出し、これが入力電源２からのエネルギーと共に、トランス３およびダイオード１９を介して平滑コンデンサ２１や負荷に出力電流として供給される。
【００３８】
またこの期間▲２▼では、昇圧インダクタ６からのエネルギー放出に伴ない、その一次巻線６Ａに発生する電圧の極性が反転するので、今度は二次巻線６Ｂの非ドット側端子に正極性の電圧が発生して、ダイオード３２がオンする。これにより、クランプ用スイッチ７のゲート・ソース間電圧ＶＣがＨレベルになり、期間▲２▼の移行と同時にクランプ用スイッチ７はターンオンする。クランプ用スイッチ７がオンすると、クランプ用コンデンサ８がトランス３の一次巻線３Ａ間に接続される状態となるため、一次巻線３Ａの電圧レベルはクランプ用コンデンサ８の充電電圧で規定され、それ以上上昇しない。
【００３９】
因みに、図１の回路構成において、クランプ用スイッチ７とクランプ用コンデンサ８の直列回路（アクティブクランプ回路）が存在しないと、トランス３の一次巻線３Ａには、入力電圧Ｖｉｎと昇圧インダクタ６に発生する電圧を加えた高い電圧Ｖｐが発生し、しかもオフしているスイッチング素子１４，１５の寄生キャパシタンスと、トランス３の漏れインダクタンス４とによる共振により、一次巻線３Ａに発生する電圧Ｖｐが振動してさらに跳ね上がる。しかし、本実施例のようなアクティブクランプ回路があれば、スイッチング素子１３，１６が共にオンしたと同時に、クランプ用コンデンサ８により一次巻線３に発生する電圧Ｖｐを確実に一定レベルに抑え込むことができる。
【００４０】
その後、期間▲２▼の遅延期間ｔｘに移行すると、ＰＷＭコントローラ２７はスイッチング素子１５のゲート・ソース間に対し、このスイッチング素子１５をオンにする駆動信号を供給すると同時に、トランジスタ３５のベースにトリガ信号を供給する。これを受けてクランプ用スイッチ駆動回路３１は、昇圧インダクタ６の二次巻線６Ｂに発生する電圧レベルに拘らず、クランプ用スイッチ７のゲート・ソース間の電圧を零にして、クランプ用スイッチ７をオフにし、スイッチング回路１１からアクティブクランプ回路を切り離す。この遅延期間ｔｘでは、スイッチング素子１３，１５，１６がオンしているが、昇圧インダクタ６のエネルギーは、スイッチング素子１３，１６を介してトランス３の一次巻線３Ａ側に移行し続け、昇圧インダクタ６を流れる電流ｉ６は傾斜減少したままとなる。
【００４１】
次のｔ２からｔ３の期間▲３▼は、一方の直列回路をなすスイッチング素子１３，１４ではなく、他方の直列回路をなすスイッチング素子１５，１６がオンしている以外は、期間▲１▼の動作と基本的に共通している。すなわちこの場合も、昇圧インダクタ６には入力電圧Ｖｉｎが印加され、昇圧インダクタ６にエネルギーが蓄積されるため、昇圧インダクタ６を流れる電流ｉ６は傾斜上昇に転じる。一方、昇圧インダクタ６の二次巻線６Ｂのドット側には正極性の電圧が生じるため、ダイオード３２がオフしてクランプ用スイッチ７はオンしない。その後、遅延期間ｔｘになると、スイッチング素子１５，１６に加えて別のスイッチング素子１４もターンオンして、トランス３の一次巻線３Ａが短絡するが、この一次巻線３Ａには相変わらず電流は流れない。したがってこの期間▲３▼では、出力回路１７を構成する平滑コンデンサ２１に蓄積されたエネルギーの放電により、負荷への出力電流の供給が行なわれる。
【００４２】
ところで、前記クランプ用スイッチ７は、期間▲３▼に移行する直前までにターンオフさせる必要がある。その理由は、昇圧インダクタ６が放電から充電に転じた後も、クランプ用スイッチ７が一瞬でもオンしていると、クランプ用コンデンサ８を通して貫通電流が流れ、クランプ用コンデンサ８が充電されるからである。仮に、上記クランプ用スイッチ駆動回路３１において、クランプ用スイッチ７をオフにするトランジスタ３５がなければ、昇圧インダクタ６の二次巻線６Ｂに発生する電圧に応じて、クランプ用スイッチ７のオフタイミングが決められてしまうため、上記貫通電流が流れる虞れがある。その点、本実施例では、直列回路をなすスイッチング素子１５，１６だけがオンする期間▲３▼に移行する前に、クランプ用コンデンサ７を強制的にオフする制御信号がＰＷＭコントローラ２７から供給されるため、アクティブクランプ回路に貫通電流を確実に流さないようにすることができる。
【００４３】
次のｔ３からｔ４の期間▲４▼は、一方の対をなすスイッチング素子１３，１６ではなく、他方の対をなすスイッチング素子１４，１５がオンしている以外は、期間▲２▼の動作と基本的に共通している。この場合も、昇圧インダクタ６とトランス３の一次巻線３Ａからなる直列回路が、入力電源２の両端間に等価的に接続されるので、昇圧インダクタ６に蓄えられていたエネルギーと、入力電源２からのエネルギーによって、トランス３の一次巻線３Ａには期間▲２▼と逆方向の電流ｉＴが流れる。これにより、トランス３およびダイオード２０を介して、平滑コンデンサ２１や負荷に出力電流が供給される。
【００４４】
またこの期間▲４▼においても、昇圧インダクタ６からのエネルギー放出に伴ない、二次巻線６Ｂの非ドット側端子に正極性の電圧が発生し、クランプ用スイッチ７がターンオンするため、一次巻線３Ａの電圧レベルはクランプ用コンデンサ８の充電電圧で規定され、それ以上上昇しない。
【００４５】
その後、期間▲４▼の遅延期間ｔｘに移行すると、ＰＷＭコントローラ２７はスイッチング素子１３のゲート・ソース間に対し、このスイッチング素子１３をオンにする駆動信号を供給すると同時に、トランジスタ３５のベースにトリガ信号を供給する。これを受けてクランプ用スイッチ駆動回路３１は、クランプ用スイッチ７を強制的にオフにし、スイッチング回路１１からアクティブクランプ回路を切り離して、その後のアクティブクランプ回路への貫通電流の流れ込みを防止する。
【００４６】
上記一連の動作手順において、直列回路をなすスイッチング素子１３，１４若しくはスイッチング素子１５，１６がオン（期間▲１▼，▲３▼に相当する）である時間をＴｏｎとし、対をなすスイッチング素子１３，１６若しくはスイッチング素子１４，１５がオン（期間▲２▼，▲４▼に相当する）である時間をＴｏｆｆとすると、期間▲１▼，▲３▼において、昇圧インダクタ６を流れる電流ｉＬ（＝ｉ６）は、昇圧インダクタ６の両端間電圧が入力電圧Ｖｉｎと等しいことにより、次の数１にて表わせる。
【００４７】
【数１】

但し、Ｌは昇圧インダクタ６のインダクタンス値である。一方、期間▲２▼，▲４▼において、トランス３の一次巻線３Ａに加わる電圧Ｖｐは、入力電圧Ｖｉｎと、昇圧インダクタ６に発生する電圧を加えたものとなり、次の数２にて表わせる
【００４８】
【数２】

この数２のｉＬに、前記数１の（１）の式を代入すると、次の数３に示す関係式が得られる。
【００４９】
【数３】

但し、Ｔ＝Ｔｏｎ＋Ｔｏｆｆである。出力電圧Ｖｏｕｔは、トランス３の一次巻線３Ａと二次巻線３Ｂとの巻数比に電圧Ｖｐを掛け合わせたものに等しい。すなわち、一次巻線３Ａの巻数をＮｐ，二次巻線３Ｂのセンタータップで分割された各巻数（この場合、どちらも同じ巻数とする）をＮｓとすると、出力電圧Ｖｏｕｔは次の数４にて示すことができる。
【００５０】
【数４】

上記数４に示すように、一周期Ｔに対する期間▲２▼，▲４▼の時間Ｔｏｆｆを可変することで、出力電圧Ｖｏを一定に制御することができる。
【００５１】
また、ダイオードブリッジ２Ｂから出力される入力電圧Ｖｉｎは正弦波状に変化する全波整流波形となるが、入力電圧Ｖｉｎの上昇時には、昇圧コンデンサ６を流れる電流ｉ６が傾斜上昇する時間Ｔｏｎを増加させ、逆に入力電圧Ｖｉｎの下降時には、昇圧コンデンサ６を流れる電流ｉ６が傾斜減少する時間Ｔｏｆｆを減少させれば、入力電圧Ｖｉｎに沿って入力電流を変化させることができ、力率の改善を図ることが可能になる。
【００５２】
以上のように本実施例では、ブリッジ接続された４個のスイッチング素子１３〜１６によりインバータとしてのスイッチング回路１１を構成し、直列回路をなすスイッチング素子１３，１４（若しくはスイッチング素子１５，１６）のオン時には、スイッチング回路１１の入力側にある昇圧インダクタ６にエネルギーを蓄え、対をなすスイッチング素子１３，１６（若しくはスイッチング素子１４，１５）のオン時には、昇圧インダクタ６のエネルギーを電力伝送用の絶縁トランスであるトランス３の一次巻線３Ａに送り出すと共に、対をなすスイッチング素子１３，１６のオン時における前記一次巻線３Ａの電圧上昇を抑制するために、クランプ用スイッチ７とクランプ用コンデンサ８の直列回路からなるアクティブクランプ回路をスイッチング回路１１の両端間に接続して設けた力率改善コンバータにおいて、前記昇圧インダクタ６に主巻線すなわち一次巻線６Ａに比例した電圧を取り出せる二次巻線６Ｂすなわち補助巻線を巻回し、対をなすスイッチング素子１３，１６のオン時に、前記昇圧インダクタ６の二次巻線６Ｂに発生した電圧を前記クランプ用スイッチ７のオン駆動信号として供給するクランプ用スイッチ駆動回路３１を設けている。
【００５３】
この場合、直列接続されるスイッチング素子１３，１４のオン時には、昇圧インダクタ６にエネルギーが蓄えられて、昇圧インダクタ６を流れる電流ｉＬが傾斜上昇し、逆に対をなすスイッチング素子１３，１６のオン時には、昇圧インダクタ６のエネルギーをトランス３の一次巻線３Ａに送り出されて、昇圧インダクタ６を流れる電流ｉＬが傾斜下降するので、それぞれのオン時間（Ｔｏｎ若しくはＴｏｆｆ）を増減すれば、入力電圧Ｖｉｎの波形に昇圧インダクタ６を流れる電流ｉＬすなわち入力電流を近付けて、力率の改善を図ることができる。
【００５４】
また、対をなすスイッチング素子１３，１６がオンすると、昇圧インダクタ６の一次巻線６Ａに発生する電圧が逆になることを利用して、このとき二次巻線６Ｂに発生した電圧を、クランプ用スイッチ７をオンにする駆動信号として供給すれば、昇圧インダクタ６の一次巻線６Ａと二次巻線６Ｂの巻線比に比例して、所望の電圧値のオン駆動信号を得ることができる。したがって、制御回路であるＰＷＭコントローラ２７の特性に左右されることなく、クランプ用スイッチ７をオンさせるのに十分な電圧を取り出すことが可能になる。
【００５５】
また本実施例では、クランプ用スイッチ７がオンした後、直列回路をなすスイッチング素子１３，１４がオンに切換わる前に、このクランプ用スイッチ７を強制的にオフするための制御信号（トリガ信号）を供給する制御回路（ＰＷＭコントローラ２７）を設けている。
【００５６】
昇圧インダクタ６の二次巻線６Ｂにより発生する電圧レベルを利用して、クランプ用スイッチ７のオフタイミングを決めた場合には、昇圧インダクタ６が放電から充電に転じた瞬間に、クランプ用スイッチ７がオンしていて貫通電流が流れる虞れがある。しかし、昇圧インダクタ６の二次巻線６Ｂに発生する電圧レベルとは無関係に、ＰＷＭコントローラ２７から与えられるトリガ信号によって、直列回路をなすスイッチング素子１３，１４がオンに切換わる前に、クランプ用スイッチ７が強制的にオフするので、クランプ用スイッチ７を経由してクランプ用コンデンサ８に貫通電流が流れ込むことがない。
【００５７】
次に、本発明の第２実施例を図４および図５に基づき説明する。この第２実施例におけるコンバータ１は、ブーストフルブリッジ形カレントフェッド力率改善コンバータと称するもので、その具体的な回路図は図４に示されている。同図において、インバータに相当するスイッチング回路１１は、第１実施例と同様にブリッジ接続された４個のスイッチング素子１３〜１６からなり、直列接続された第１および第２のスイッチング素子１３，１４の接続点と、同じく直列接続された第３および第４のスイッチング素子１５，１６の接続点間に、トランス３の一次巻線３Ａが接続される。トランス３の二次巻線３Ｂはセンタータップを有し、ダイオード１９，２０および平滑コンデンサ２１からなる出力回路１７の構成は、第１実施例と同じである。
【００５８】
入力電源２は、第１実施例と同じく交流電源２Ａと整流回路に相当するダイオードブリッジ２Ｂとにより構成される。また、各スイッチング素子１３〜１６は、いずれも内蔵するボディダイオードと、寄生キャパシタをそのドレイン・ソース間に接続している。なお、４はトランス３の漏れインダクタンスである。
【００５９】
本実施例では、直列接続された一方のスイッチング素子１３，１４の接続点と、直列接続された他方のスイッチング素子１５，１６の接続点に、それぞれ第１の昇圧インダクタ６１および第２の昇圧インダクタ６２の各一端を接続し、この昇圧インダクタ６１，６２の各他端を入力電源２の一端に共通して接続すると共に、スイッチング回路１１の一端である第２および第４のスイッチング素子１４，１６の接続点に、入力電源２の他端が接続される。また、スイッチング回路１１の両端間にコンデンサ６３を接続して、トランス３の一次側の入力回路を構成している。
【００６０】
本実施例における回路トポロジーは、昇圧インダクタ６１およびスイッチング素子１３，１４により構成される第１の昇圧コンバータ６４と、昇圧インダクタ６２およびスイッチング素子１５，１６により構成される第２の昇圧コンバータ６５との組み合せにより構成される。
【００６１】
すなわち第１の昇圧コンバータ６４は、第１のスイッチング素子１３がオフし、第２のスイッチング素子１４がオンする期間に、第１の昇圧インダクタ６１にエネルギーを蓄え、第１のスイッチング素子１３がオンし、第２のスイッチング素子１４がオフする期間に、入力電圧Ｖｉｎよりも高い電圧でコンデンサ６３を充電する。そして、この第１のスイッチング素子１３がオンし、第２のスイッチング素子１４がオフする期間に、別の第４のスイッチ素子１６がオンすれば、入力電源２からのエネルギーに、昇圧インダクタ６１およびコンデンサ６３のエネルギーを重畳させたものを、トランス３の一次巻線３Ａに伝送することができる。また同様に、第２の昇圧コンバータ６５は、第３のスイッチング素子１５がオフし、第４のスイッチング素子１６がオンする期間に、第２の昇圧インダクタ６２にエネルギーを蓄え、第３のスイッチング素子１５がオンし、第４のスイッチング素子１６がオフする期間に、入力電圧Ｖｉｎよりも高い電圧でコンデンサ６３を充電する。そして、この第３のスイッチング素子１５がオンし、第４のスイッチング素子１６がオフする期間に、別の第２のスイッチ素子１４がオンすれば、入力電源２からのエネルギーに、昇圧インダクタ６２およびコンデンサ６３のエネルギーを重畳させたものを、トランス３の一次巻線３Ａに伝送することができる。
【００６２】
図４の回路図には、帰還ループの構成が図示されていないが、ここでは直列接続されたスイッチング素子１３，１４を同時にかつ逆の状態でオン・オフさせ、同様に直列接続されたスイッチング素子１５，１６を位相差をもたせつつ同時にかつ逆の状態でオン・オフさせる駆動信号を、各スイッチング素子１３〜１６に供給する制御回路としてのＰＷＭコントローラが設けられ、これにより、第１の昇圧コンバータ６４のスイッチング素子１３がオンする期間中に、第２の昇圧コンバータ６５のスイッチング素子１６をオンし、第２の昇圧コンバータ６５のスイッチング素子１５がオンする期間中に、第１の昇圧コンバータ６４のスイッチング素子１４をオンするように構成している。
【００６３】
ＰＷＭコントローラは、第１の昇圧コンバータ６４を構成するスイッチング素子１３，１４と、第２の昇圧コンバータ６５を構成するスイッチング素子１５，１６を、位相差をもたせてスイッチング動作させるが、とりわけ１８０°の位相差をもたせると、各昇圧インダクタ６１，６２の電流位相が１８０°異なって、昇圧インダクタ６１，６２の各電流を合計した入力電流のリップル成分を、効果的に低減することができる。また、スイッチング素子１３，１４とスイッチング素子１５，１６は独立して制御されるため、既存の昇圧形力率改善回路をスイッチング制御する制御回路を、そのまま使用することができる。ＰＷＭコントローラは、入力電流が入力電圧Ｖｉｎの波形と同じく正弦波状に変化し、且つ出力電圧が目標値となるように、各スイッチング素子１３〜１６に対する駆動信号のパルス導通幅を制御する。
【００６４】
次に、上記構成についてその作用を図５の波形図を参照しながら説明する。なおこの図５において、Ｖｇｓ１３はスイッチング素子１３のゲート・ソース間電圧、Ｖｇｓ１５はスイッチング素子１５のゲート・ソース間電圧、Ｖｇｓ１４はスイッチング素子１４のゲート・ソース間電圧、Ｖｇｓ１６はスイッチング素子１６のゲート・ソース間電圧、ｉ６１，ｉ６２は昇圧インダクタ６１，６２を流れる電流（但し、実線が電流ｉ６１、破線が電流ｉ６２）、ｉ１４はスイッチング素子１４のドレイン・ソース間電流、ｉ１３はスイッチング素子１３のドレイン・ソース間電流、Ｖ１４はスイッチング素子１４のドレイン・ソース間電圧、ｉ１９，ｉ２０はダイオード１９，２０を流れる電流（但し、実線が電流ｉ１９、破線が電流ｉ２０）である。
【００６５】
本実施例の回路トポロジーでも、一周期の時間Ｔを４つの期間▲１▼〜▲４▼に分けて考える。なお、スイッチング素子１３，１４、あるいはスイッチング素子１５，１６が同時にオンすることを避けるために、実際にはこのスイッチング素子１３，１４、あるいはスイッチング素子１５，１６のオン・オフ切換わり時にデッドタイムｔｄを設けているが、以下の動作説明では無視する。
【００６６】
先ず、ｔ０からｔ１の期間▲１▼において、ここではＰＷＭコントローラからの駆動信号によって第１の昇圧コンバータ６４を構成するスイッチング素子１３，１４のオン・オフが切換わり、スイッチング素子１４，１５がオンし、スイッチング素子１３，１６がオフする。第１の昇圧コンバータ６４側では、スイッチング素子１４がオンしている関係で、昇圧インダクタ６１に入力電圧ｉｎが印加されてエネルギーが蓄えられ、昇圧インダクタ６１を流れる電流ｉ６１は傾斜上昇する。これに対して、第２の昇圧コンバータ６５側では、スイッチング素子１５がオンしている関係で、それまでコンデンサ６３に蓄えられていたエネルギーと、その他に昇圧インダクタ６２に蓄えられていたエネルギーと、入力電源２からのエネルギーが、トランス３の一次巻線３Ａからスイッチング素子１４を通過する一次側電流として流れ、トランス３の二次巻線３Ｂはドット側に正極性の電圧が誘起される。したがって、出力回路１７を構成する一方のダイオード１９がオンし、このダイオード１９を介して平滑コンデンサ２１や出力端子２５，２６間の負荷（図示せず）にエネルギーが送り出され、平滑コンデンサ２１は充電する。
【００６７】
なお、この期間▲１▼におけるトランス３の一次巻線３Ａの両端間電圧は、コンデンサ６３の両端間電圧によってクランプされ、それ以上に跳ね上がることはない。また昇圧インダクタ６２を流れる電流ｉ６２は、そこからエネルギーが放出しているため傾斜減少し続ける。
【００６８】
次のｔ１からｔ２の期間▲２▼になると、ＰＷＭコントローラからの駆動信号によって第１の昇圧コンバータ６４を構成するスイッチング素子１３，１４のオン・オフが再び切換わり、結果的にスイッチング素子１３，１５がオンし、スイッチング素子１４，１６がオフする。この場合、昇圧インダクタ６１に蓄えられていたエネルギーが、スイッチング素子１３を通してコンデンサ６３に移動すると共に、昇圧インダクタ６２に蓄えられていたエネルギーも、別のスイッチング素子１５を通してコンデンサ６３に移動して、このコンデンサ６３が充電される。したがって、昇圧インダクタ６１を流れる電流ｉ６１および昇圧インダクタ６２を流れる電流ｉ６２は、いずれも傾斜減少する。
【００６９】
ｔ２からｔ３の期間▲３▼になると、ＰＷＭコントローラからの駆動信号によって今度は第２の昇圧コンバータ６５を構成するスイッチング素子１５，１６のオン・オフが切換わり、スイッチング素子１３，１６がオンし、スイッチング素子１４，１５がオフする。第２の昇圧コンバータ６５側では、スイッチング素子１６がオンしている関係で、昇圧インダクタ６２に入力電圧ｉｎが印加されてエネルギーが蓄えられ、昇圧インダクタ６２を流れる電流ｉ６２は傾斜上昇する。これに対して、第１の昇圧コンバータ６４側では、スイッチング素子１３がオンしている関係で、それまでコンデンサ６３に蓄えられていたエネルギーと、その他に昇圧インダクタ６１に蓄えられていたエネルギーと、入力電源２からのエネルギーが、トランス３の一次巻線３Ａからスイッチング素子１４を通過する一次側電流として流れ、トランス３の二次巻線３Ｂは非ドット側に正極性の電圧が誘起される。したがって、出力回路１７を構成する他方のダイオード２０がオンし、このダイオード２０を介して平滑コンデンサ２１や出力端子２５，２６間の負荷（図示せず）にエネルギーが送り出され、平滑コンデンサ２１は充電する。
【００７０】
この期間▲３▼におけるトランス３の一次巻線３Ａの両端間電圧も、コンデンサ６３の両端間電圧によってクランプされ、それ以上に跳ね上がることはない。また昇圧インダクタ６１を流れる電流ｉ６１は、そこからエネルギーが放出しているため傾斜減少し続ける。
【００７１】
最後のｔ３からｔ４の期間▲４▼では、ＰＷＭコントローラからの駆動信号によって第２の昇圧コンバータ６５を構成するスイッチング素子１５，１６のオン・オフが再び切換わり、期間▲２▼と同じくスイッチング素子１３，１５がオンし、スイッチング素子１４，１６がオフする。この場合、昇圧インダクタ６１に蓄えられていたエネルギーが、スイッチング素子１３を通してコンデンサ６３に移動すると共に、昇圧インダクタ６２に蓄えられていたエネルギーも、別のスイッチング素子１５を通してコンデンサ６３に移動して、このコンデンサ６３が充電される。したがって、昇圧インダクタ６１を流れる電流ｉ６１および昇圧インダクタ６２を流れる電流ｉ６２は、いずれも傾斜減少する。
【００７２】
因みに、この期間▲４▼において、スイッチング素子１３がターンオフする前に、昇圧インダクタ６１を流れる電流ｉ６１の向きが逆（負）方向になるように、昇圧インダクタ６１のインダクタンス値を設定すると、昇圧インダクタ６１からのエネルギーがコンデンサ６３に放出した後に、スイッチング素子１４の寄生容量に充電されていた電荷が、昇圧インダクタ６１を流れる逆向きの電流ｉ６１として流れ、スイッチング素子１４のドレイン・ソース間電圧Ｖ１４を零にするので、スイッチング素子１４がターンオンする際にゼロボルトスイッチングが達成される。同様に、スイッチング素子１５がターンオフする前に、昇圧インダクタ６２を流れる電流ｉ６２の向きが逆（負）方向になるように、昇圧インダクタ６２のインダクタンス値を設定すれば、スイッチング素子１６がターンオンする際にゼロボルトスイッチングを達成することができる。
【００７３】
また、スイッチング素子１４（若しくはスイッチング素子１６）のオン時間をｔｏｎとし、デューティーＤ＝ｔｏｎ／Ｔとすると、コンデンサ６３の両端間電圧Ｖ６３は、次の数５にて表わせる。
【００７４】
【数５】

期間▲１▼（若しくは期間▲３▼）において、コンデンサ６３の両端間電圧Ｖ６３は、トランス３の一次巻線３Ａ間の電圧と等しいので、平滑コンデンサ２１の両端間電圧Ｖ２１（出力電圧Ｖｏｕｔ）は、次の数６にて表わせる。
【００７５】
【数６】

但し、ｎはトランス３の一次巻線３Ａと二次巻線３Ｂとの巻数比である。したがって、スイッチング素子１４（若しくはスイッチング素子１６）のオン時間ｔｏｎを可変することによって、出力電圧Ｖｏｕｔの安定化を図ることができる。
【００７６】
以上のように本実施例では、ブリッジ接続された第１〜第４のスイッチング素子１３〜１６により構成され、第１および第２のスイッチング素子１２，１３の直列回路の一端と、第３および第４のスイッチング素子１４，１５の直列回路の一端とを接続し、第１および第２のスイッチング素子１２，１３の直列回路の他端と、第３および第４のスイッチング素子１４，１５の直列回路の他端とを接続してなるインバータとしてのスイッチング回路１１と、直列接続した第１および第２のスイッチング素子１３，１４の接続点に一端を接続した第１の昇圧インダクタ６１と、直列接続した第３および第４のスイッチング素子１５，１６の接続点に一端を接続した第２の昇圧インダクタ６２と、第１および第２のスイッチング素子１３，１４の接続点と第３および第４のスイッチング素子１５，１６の接続点との間に一次巻線３Ａを接続した絶縁トランスとしての電力伝送用のトランス３と、第１および第２のスイッチング素子１３，１４の直列回路の一端と、第３および第４のスイッチング素子１５，１６の直列回路の一端との接続点を、スイッチング回路１１の一端とし、第１および第２のスイッチング素子１３，１４の直列回路の他端と、第３および第４のスイッチング素子１５，１６の直列回路の他端との接続点を、スイッチング回路１１の他端として、スイッチング回路１１の一端と他端との間に接続したコンデンサ６３とからなり、入力電源２の一端に第１および第２の昇圧インダクタ６１，６２の各他端を共通して接続し、入力電源２の他端にスイッチング回路１１の一端を接続すると共に、第１〜第４のスイッチング素子１３〜１６を同じ周期で、且つ第１および第３のスイッチング素子１３，１５が同じデューティとなり、第２および第４のスイッチング素子１４，１６が同じデューティとなるように動作させ、第２および第３のスイッチング素子１４，１５がオン，第１および第４のスイッチング素子１３，１６がオフになる第１の期間▲１▼と、第１および第３のスイッチング素子１３，１５がオン，第２および第４のスイッチング素子１４，１６がオフになる第２の期間▲２▼と、第１および第４のスイッチング素子１３，１６がオン，第２および第３のスイッチング素子１４，１５がオフになる第３の期間▲３▼と、第１および第３のスイッチング素子１３，１５がオン，前記第２および第４のスイッチング素子１４，１６がオフになる第４の期間▲４▼が順に現れるように、第１および第２のスイッチング素子１３，１４を同時にかつオン・オフが逆の状態でスイッチング動作させ、しかもこの第１および第２のスイッチング素子１３，１４に対し位相差をもたせつつ、第３および第４のスイッチング素子１５，１６を同時にかつオン・オフが逆の状態でスイッチング動作させる制御回路（例えば、ＰＷＭコントローラ）を備えている。
【００７７】
この場合、第１のスイッチング素子１３がオフ、第２のスイッチング素子１４がオンしているときに、第１の昇圧インダクタ６１にエネルギーを蓄え、第１のスイッチング素子１３がオン、第２のスイッチング素子１４がオフしているときに、この第１の昇圧インダクタ６１のエネルギーによりコンデンサ６３を充電する。同様に、第３のスイッチング素子１５がオフ、第４のスイッチング素子１６がオンしているときに、第２の昇圧インダクタ６２にエネルギーを蓄え、第３のスイッチング素子１５がオン、第４のスイッチング素子１６がオフしているときに、この第２の昇圧インダクタ６２のエネルギーによりコンデンサ６３を充電する。
【００７８】
第１および第２のスイッチング素子１３，１４は、第３および第４のスイッチング素子１５，１６と位相差をもたせてスイッチング動作するため、第２のスイッチング素子１４がオフしているときに、第３のスイッチング素子１５がオフ、第４のスイッチング素子１６がオンすると、第１の昇圧インダクタ６１に蓄えられたエネルギーと、コンデンサ６３に蓄えられたエネルギーが、トランス３の一次巻線３Ａに供給される。同様に、第４のスイッチング素子１６がオフしているときに、第１のスイッチング素子１３がオフ、第２のスイッチング素子１４がオンすると、第２の昇圧インダクタ６２に蓄えられたエネルギーと、コンデンサ６３に蓄えられたエネルギーが、トランス３の一次巻線３Ａに供給される。そして、第１の昇圧インダクタ６１を流れる電流ｉ６１と、第２の昇圧インダクタ６２を流れる電流ｉ６２を合計した入力電流が、入力電源２からの入力電圧Ｖｉｎの波形に近付くように各スイッチング素子１３〜１６をスイッチング動作すれば、力率の改善を図ることができる。
【００７９】
このように、直列接続された第１および第２のスイッチング素子１３，１４、若しくは第３および第４のスイッチング素子１５，１６が、同時にオンすることはないため、各スイッチング素子１３〜１６の導通損が小さい。したがって、入力電圧Ｖｉｎが低い低入力時においてもコンバータ１の効率はさほど低下しない。また、トランス３の一次側で貫通電流が流れるという問題も発生しない。
【００８０】
また上記構成においては、第１〜第４のスイッチング素子１３〜１６を同じ周期で、且つ第１および第３のスイッチング素子１３，１５が同じデューティとなり、第２および第４のスイッチング素子１４，１６が同じデューティとなるように動作させ、第２および第３のスイッチング素子１４，１５がオン，第１および第４のスイッチング素子１３，１６がオフになる第１の期間▲１▼と、第１および第３のスイッチング素子１３，１５がオン，第２および第４のスイッチング素子１４，１６がオフになる第２の期間▲２▼と、第１および第４のスイッチング素子１３，１６がオン，第２および第３のスイッチング素子１４，１５がオフになる第３の期間▲３▼と、第１および第３のスイッチング素子１３，１５がオン，前記第２および第４のスイッチング素子１４，１６がオフになる第４の期間▲４▼が順に現れるように、第１および第２のスイッチング素子１３，１４を同時にかつオン・オフが逆の状態でスイッチング動作させる第１の制御部と、第１および第２のスイッチング素子１３，１４に対し位相差をもたせつつ、第３および第４のスイッチング素子１５，１６を同時にかつオン・オフが逆の状態でスイッチング動作させる第２の制御部を各々独立して設けることで、前記制御回路を構成してもよい。すなわち、本実施例の回路トポロジーは、第１の昇圧インダクタ６１と第１および第２のスイッチング素子１３，１４とからなる第１の昇圧コンバータ６４と、第２の昇圧インダクタ６２と第３および第４のスイッチング素子１５，１６とからなる第２の昇圧コンバータ６５を組み合せたものであるため、各昇圧コンバータ６４，６５に対し独立した制御部を設けて、それぞれのスイッチング素子１３〜１６をスイッチング動作させることができる。そのため、既存の昇圧形力率改善回路で使用していた制御部を、制御回路の一部としてそのまま使用することができる。さらに本実施例では、上述のように昇圧インダクタ６１，６２のインダクタンス値を最適に設定することで、スイッチング素子１４，１６のターンオン時におけるゼロボルトスイッチングも達成できる。
【００８１】
次に、本発明の第３実施例を図６に基づき説明する。なお、上記第１実施例や第２実施例と同一箇所には同一符号を付し、共通する部分の説明は重複するため極力省略する。
【００８２】
前記第２実施例では、第１の昇圧コンバータ６４と第２の昇圧コンバータ６５に共通のコンデンサ６３を設けていたが、本実施例では、スイッチング素子１３，１４からなる直列回路の両端間に第１のコンデンサ７１を接続すると共に、スイッチング素子１５，１６からなる直列回路の両端間に別の第２のコンデンサ７２を接続して、第１の昇圧コンバータ６４と第２の昇圧コンバータ６５に別々のコンデンサ７１，７２を設けている。その他の構成は、第２実施例に示すブーストフルブリッジ形カレントフェッド力率改善コンバータと共通している。
【００８３】
また、本実施例の回路トポロジーにおける動作は、コンデンサ７１，７２が分離している点を除けば、前記図５に示す一周期の時間Ｔにわたり共通している。すなわち、第１の昇圧コンバータ６４は、第１のスイッチング素子１３がオフし、第２のスイッチング素子１４がオンする期間に、第１の昇圧インダクタ６１にエネルギーを蓄え、第１のスイッチング素子１３がオンし、第２のスイッチング素子１４がオフする期間に、入力電圧Ｖｉｎよりも高い電圧で第１のコンデンサ７１を充電する。そして、この第１のスイッチング素子１３がオンし、第２のスイッチング素子１４がオフする期間に、別の第４のスイッチ素子１６がオンすれば、入力電源２からのエネルギーに、昇圧インダクタ６１および第１のコンデンサ７１のエネルギーを重畳させたものを、トランス３の一次巻線３Ａに伝送することができる。また同様に、第２の昇圧コンバータ６５は、第３のスイッチング素子１５がオフし、第４のスイッチング素子１６がオンする期間に、第２の昇圧インダクタ６２にエネルギーを蓄え、第３のスイッチング素子１５がオンし、第４のスイッチング素子１６がオフする期間に、今度は入力電圧Ｖｉｎよりも高い電圧で第２のコンデンサ７２を充電する。そして、この第３のスイッチング素子１５がオンし、第４のスイッチング素子１６がオフする期間に、別の第２のスイッチ素子１４がオンすれば、入力電源２からのエネルギーに、昇圧インダクタ６２および第２のコンデンサ７２のエネルギーを重畳させたものを、トランス３の一次巻線３Ａに伝送することができる。
【００８４】
より具体的には、図５に示すｔ０からｔ１の期間▲１▼において、ＰＷＭコントローラからの駆動信号によって、スイッチング素子１４，１５がオンし、スイッチング素子１３，１６がオフする。第１の昇圧コンバータ６４側では、スイッチング素子１４がオンしている関係で、昇圧インダクタ６１に入力電圧ｉｎが印加されてエネルギーが蓄えられ、昇圧インダクタ６１を流れる電流ｉ６１は傾斜上昇する。これに対して、第２の昇圧コンバータ６５側では、スイッチング素子１５がオンしている関係で、それまで第２のコンデンサ７２に蓄えられていたエネルギーと、その他に昇圧インダクタ６２に蓄えられていたエネルギーと、入力電源２からのエネルギーが、トランス３の一次巻線３Ａからスイッチング素子１４を通過する一次側電流として流れ、トランス３の二次巻線３Ｂはドット側に正極性の電圧が誘起される。したがって、ダイオード１９を介して平滑コンデンサ２１や出力端子２５，２６間の負荷（図示せず）にエネルギーが送り出され、平滑コンデンサ２１は充電する。
【００８５】
なお、この期間▲１▼におけるトランス３の一次巻線３Ａの両端間電圧は、第２のコンデンサ７２の両端間電圧によってクランプされ、それ以上に跳ね上がることはない。また昇圧インダクタ６２を流れる電流ｉ６２は、そこからエネルギーが放出しているため傾斜減少し続ける。
【００８６】
ｔ１からｔ２の期間▲２▼になると、スイッチング素子１３，１５がオンし、スイッチング素子１４，１６がオフする。この場合、昇圧インダクタ６１に蓄えられていたエネルギーが、スイッチング素子１３を通して第１のコンデンサ７１に移動し、また昇圧インダクタ６２に蓄えられていたエネルギーも、別のスイッチング素子１５を通して第２のコンデンサ７２に移動して、コンデンサ７１，７２が充電される。したがって、昇圧インダクタ６１を流れる電流ｉ６１および昇圧インダクタ６２を流れる電流ｉ６２は、いずれも傾斜減少する。
【００８７】
ｔ２からｔ３の期間▲３▼になると、スイッチング素子１３，１６がオンし、スイッチング素子１４，１５がオフする。第２の昇圧コンバータ６５側では、昇圧インダクタ６２に入力電圧ｉｎが印加されてエネルギーが蓄えられ、昇圧インダクタ６２を流れる電流ｉ６２は傾斜上昇する。これに対して、第１の昇圧コンバータ６４側では、スイッチング素子１３がオンしている関係で、それまで第１のコンデンサ７１に蓄えられていたエネルギーと、その他に昇圧インダクタ６１に蓄えられていたエネルギーと、入力電源２からのエネルギーが、トランス３の一次巻線３Ａからスイッチング素子１４を通過する一次側電流として流れ、トランス３の二次巻線３Ｂは非ドット側に正極性の電圧が誘起される。したがって、ダイオード２０を介して平滑コンデンサ２１や出力端子２５，２６間の負荷（図示せず）にエネルギーが送り出され、平滑コンデンサ２１は充電する。
【００８８】
この期間▲３▼におけるトランス３の一次巻線３Ａの両端間電圧も、第１のコンデンサ７１の両端間電圧によってクランプされ、それ以上に跳ね上がることはない。また昇圧インダクタ６１を流れる電流ｉ６１は、そこからエネルギーが放出しているため傾斜減少し続ける。
【００８９】
最後のｔ３からｔ４の期間▲４▼では、期間▲２▼と同じくスイッチング素子１３，１５がオンし、スイッチング素子１４，１６がオフするので、コンデンサ７１，７２が充電される。したがって、昇圧インダクタ６１を流れる電流ｉ６１および昇圧インダクタ６２を流れる電流ｉ６２は、いずれも傾斜減少する。
【００９０】
因みに、この期間▲４▼において、スイッチング素子１３がターンオフする前に、昇圧インダクタ６１を流れる電流ｉ６１の向きが逆（負）方向になるように、昇圧インダクタ６１のインダクタンス値を設定すると、昇圧インダクタ６１からのエネルギーが第１のコンデンサ７１に放出した後に、スイッチング素子１４の寄生容量に充電されていた電荷が、昇圧インダクタ６１を流れる逆向きの電流ｉ６１として流れ、スイッチング素子１４のドレイン・ソース間電圧Ｖ１４を零にするので、スイッチング素子１４がターンオンする際にゼロボルトスイッチングが達成される。同様に、スイッチング素子１５がターンオフする前に、昇圧インダクタ６２を流れる電流ｉ６２の向きが逆（負）方向になるように、昇圧インダクタ６２のインダクタンス値を設定すれば、スイッチング素子１６がターンオンする際にゼロボルトスイッチングを達成することができる。
【００９１】
また、昇圧インダクタ６１，６２のインダクタンス値を調整するのではなく、スイッチング素子１４のオン時間をスイッチング素子１３のオン時間よりも大きくしても、スイッチング素子１４のターンオン時におけるゼロボルトスイッチングを達成できる。すなわち、この場合はトランス３の漏れインダクタンスとスイッチング素子１４の寄生容量とによる共振電流が、スイッチング素子１４のターンオン直前に、スイッチング素子１４のボディダイオードを通過する逆向きの電流として発生するからである。同様に、トランス３の漏れインダクタンスとスイッチング素子１６の寄生容量とによる共振電流が、スイッチング素子１６のターンオン直前に、スイッチング素子１６のボディダイオードを通過する逆向きの電流として発生するように、スイッチング素子１６のオン時間をスイッチング素子１５のオン時間よりも大きく設定すれば、スイッチング素子１６のターンオン時におけるゼロボルトスイッチングも達成できる。
【００９２】
ところで、第２実施例や第３実施例で示すブーストフルブリッジ形カレントフェッド力率改善コンバータは、入力電源２とトランス３の一次巻線３Ａとの間に、２つの昇圧コンバータ６４，６５を並列接続した構成となっている。ここで第２実施例のように、一方の昇圧コンバータ６４の出力と、他方の昇圧コンバータ６５の出力とを共通のコンデンサ６１につき合わせて供給すると共に、スイッチング素子１３，１４と、スイッチング素子１５，１６の位相を１８０°ずらすように、各昇圧コンバータ６４，６５毎にそれぞれ設けた制御用ＩＣ（制御部）から駆動信号を供給すると、次のような問題が懸念される。
【００９３】
ＰＷＭコントローラとして、各昇圧コンバータ６４，６５毎に独立した制御用ＩＣを備えていると、昇圧コンバータ６４，６５の各出力電圧間に高低の差異を生じる。そのため、出力電圧の高い例えば一方の昇圧コンバータ６４から、出力電圧の低い他方の昇圧コンバータ６５に吸い込み電流が発生し、昇圧コンバータ６４，６５の間で電流のアンバランス状態が生じる。また、出力端子２５，２６に接続する負荷が重くなった場合も、出力電圧の低い昇圧コンバータ６５よりも出力電圧の高い昇圧コンバータ６４の電流分担が多くなるので、ここでも電流のアンバランス状態が生じることになる。
【００９４】
その点、本実施例では、第１の昇圧コンバータ６４を構成するスイッチング素子１３のドレインと、第２の昇圧コンバータ６５を構成するスイッチング素子１５のドレインをつき合わせずに、別々のコンデンサ７１，７２に接続している。すなわち、各昇圧コンバータ６４，６５の出力が別々のコンデンサ７１，７２に供給されるので、個々の昇圧コンバータ６４，６５の出力電圧に差異があっても、昇圧コンバータ６４，６５の間で電流のアンバランス状態が生じなくなる。
【００９５】
以上のように本実施例では、第１〜第４のスイッチング素子１３〜１６により構成され、第１および第２のスイッチング素子１３，１４の直列回路の一端と第３および第４のスイッチング素子１５，１６の直列回路の一端とを接続してなるインバータとしてのスイッチング回路１１と、直列接続した第１および第２のスイッチング素子１３，１４の接続点に一端を接続した第１の昇圧インダクタ６１と、直列接続した第３および第４のスイッチング素子１５，１６の接続点に一端を接続した第２の昇圧インダクタ６２と、第１および第２のスイッチング素子１３，１４の接続点と第３および第４のスイッチング素子１５，１６の接続点との間に一次巻線３Ａを接続した絶縁トランスとしての電力伝送用のトランス３と、スイッチング素子１３，１４の直列回路の両端間に接続する第１のコンデンサ７１と、スイッチング素子１５，１６の直列回路の両端間に接続する第２のコンデンサ７２とからなり、第１および第２のスイッチング素子１３，１４の直列回路の一端と、第３および第４のスイッチング素子１５，１６の直列回路の一端との接続点を、スイッチング回路１１の一端とし、入力電源２の一端に昇圧インダクタ６１，６２の各他端を共通して接続し、入力電源２の他端にスイッチング回路１１の一端であるスイッチング素子１４とコンデンサ７１の接続点およびスイッチング素子１６とコンデンサ７２の接続点を接続すると共に、第１〜第４のスイッチング素子１３〜１６を同じ周期で、且つ第１および第３のスイッチング素子１３，１５が同じデューティとなり、第２および第４のスイッチング素子１４，１６が同じデューティとなるように動作させ、第２および第３のスイッチング素子１４，１５がオン，第１および第４のスイッチング素子１３，１６がオフになる第１の期間▲１▼と、第１および第３のスイッチング素子１３，１５がオン，第２および第４のスイッチング素子１４，１６がオフになる第２の期間▲２▼と、第１および第４のスイッチング素子１３，１６がオン，第２および第３のスイッチング素子１４，１５がオフになる第３の期間▲３▼と、第１および第３のスイッチング素子１３，１５がオン，前記第２および第４のスイッチング素子１４，１６がオフになる第４の期間▲４▼が順に現れるように、第１および第２のスイッチング素子１３，１４を同時にかつオン・オフが逆の状態でスイッチング動作させ、しかもこの第１および第２のスイッチング素子１３，１４に対し位相差をもたせつつ、第３および第４のスイッチング素子１５，１６を同時にかつオン・オフが逆の状態でスイッチング動作させる制御回路（例えば、ＰＷＭコントローラ）を備えている。
【００９６】
このようにすると、第２実施例と同様に、直列接続された第１および第２のスイッチング素子１３，１４、若しくは第３および第４のスイッチング素子１５，１６が、同時にオンすることはないため、各スイッチング素子１３〜１６の導通損が小さい。したがって、入力電圧Ｖｉｎが低い低入力時においてもコンバータ１の効率はさほど低下しない。また、トランス３の一次側で貫通電流が流れるという問題も発生しない。
【００９７】
また、第２実施例と第３実施例に共通して、第１〜第４のスイッチング素子１３〜１６を同じ周期で、且つ第１および第３のスイッチング素子１３，１５が同じデューティとなり、第２および第４のスイッチング素子１４，１６が同じデューティとなるように動作させ、第２および第３のスイッチング素子１４，１５がオン，第１および第４のスイッチング素子１３，１６がオフになる第１の期間▲１▼と、第１および第３のスイッチング素子１３，１５がオン，第２および第４のスイッチング素子１４，１６がオフになる第２の期間▲２▼と、第１および第４のスイッチング素子１３，１６がオン，第２および第３のスイッチング素子１４，１５がオフになる第３の期間▲３▼と、第１および第３のスイッチング素子１３，１５がオン，前記第２および第４のスイッチング素子１４，１６がオフになる第４の期間▲４▼が順に現れるように、第１および第２のスイッチング素子１３，１４を同時にかつオン・オフが逆の状態でスイッチング動作させる駆動信号を供給する第１の制御部と、第１および第２のスイッチング素子１３，１４に対し位相差をもたせつつ、第３および第４のスイッチング素子１５，１６を同時にかつオン・オフが逆の状態でスイッチング動作させる駆動信号を供給する第２の制御部を、前記制御回路が各々独立して設けてもよい。
【００９８】
第２実施例と第３実施例の回路トポロジーは、第１の昇圧インダクタ６１と第１および第２のスイッチング素子１３，１４とからなる第１の昇圧コンバータ６４と、第２の昇圧インダクタ６２と第３および第４のスイッチング素子１５，１６とからなる第２の昇圧コンバータ６５を組み合せたものであるため、各昇圧コンバータ６４，６５に対し独立した制御部を設けて、それぞれのスイッチング素子１３〜１６をスイッチング動作させることができる。そのため、既存の昇圧形力率改善回路で使用していた制御部を、制御回路の一部としてそのまま使用することができる。
【００９９】
また、第２実施例や第３実施例の制御回路は、スイッチング素子１３がオンからオフに切換った後に、スイッチング素子１４がオフからオンに切換り、スイッチング素子１４がオンからオフ切換った後に、スイッチング素子１３がオフからオンに切換るようなデッドタイムｔｄを設けて、第１および第２のスイッチング素子１３，１４を同時にかつオン・オフが逆の状態でスイッチング動作させると共に、スイッチング素子１５がオンからオフに切換った後に、スイッチング素子１６がオフからオンに切換り、スイッチング素子１６がオンからオフ切換った後に、スイッチング素子１５がオフからオンに切換るようなデッドタイムｔｄを設けて、第３および第４のスイッチング素子１５，１６を同時にかつオン・オフが逆の状態でスイッチング動作させるように構成している。
【０１００】
こうすると、スイッチング素子１３，１４、あるいはスイッチング素子１５，１６が同時にオンするのを避けることができる。
【０１０１】
さらに本実施例特有の効果として、スイッチング素子１３，１４と第１の昇圧インダクタ６１とにより構成される第１の昇圧コンバータ６４と、スイッチング素子１５，１６と第２の昇圧インダクタ６２とにより構成される第２の昇圧コンバータ６５の出力が、それぞれ第１のコンデンサ７１および第２のコンデンサ７２に別々に供給されるので、個々の昇圧コンバータ６４，６５の出力電圧に差異があっても、各昇圧コンバータ６４，６５間の電流アンバランス状態を回避することができる。
【０１０２】
なお、本発明は上記実施例に限定されるものではなく、種々の変形が可能である。
【０１０３】
【発明の効果】
本発明における請求項１の力率改善コンバータによれば、入力電圧が低い場合でも、コンバータの効率が低下しない力率改善コンバータを得ることができる。また、個々の昇圧コンバータの出力電圧に差異があっても、各昇圧コンバータ間の電流アンバランス状態を回避することができる。
【０１０４】
本発明における請求項２の力率改善コンバータによれば、入力電圧が低い場合でも、コンバータの効率が低下しない力率改善コンバータを得ることができる。
【０１０５】
本発明における請求項３の力率改善コンバータによれば、既存の昇圧形力率改善回路で使用していた制御部を、制御回路の一部としてそのまま使用することができる。
【０１０６】
本発明における請求項４の力率改善コンバータによれば、第１および第２スイッチング素子、あるいは第３および第４のスイッチング素子が同時にオンするのを避けることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す力率改善コンバータの回路図である。
【図２】同上各部の動作を示す波形図である。
【図３】同上各動作状態における等価的な回路図である。
【図４】本発明の第２実施例を示す力率改善コンバータの回路図である。
【図５】同上各部の動作を示す波形図である。
【図６】本発明の第３実施例を示す力率改善コンバータの回路図である。
【図７】従来例における力率改善コンバータの回路図である。
【図８】従来例における各部の動作を示す波形図である。
【符号の説明】
２入力電源
３トランス
３Ａ一次巻線
１３〜１６スイッチング素子（第１〜第４のスイッチング素子）
２７ＰＷＭコントローラ（制御回路）
６１第１の昇圧インダクタ
６２第２の昇圧インダクタ
６３コンデンサ
７１第１のコンデンサ
７２第２のコンデンサ

Claims

第１〜第４のスイッチング素子により構成され、前記第１および第２のスイッチング素子の直列回路の一端と前記第３および第４のスイッチング素子の直列回路の一端とを接続してなるインバータと、
直列接続した前記第１および第２のスイッチング素子の接続点に一端を接続した第１の昇圧インダクタと、
直列接続した前記第３および第４のスイッチング素子の接続点に一端を接続した第２の昇圧インダクタと、
前記第１および第２のスイッチング素子の接続点と前記第３および第４のスイッチング素子の接続点との間に一次巻線を接続した絶縁トランスと、
前記第１および第２のスイッチング素子の直列回路の両端間に接続される第１のコンデンサと、
前記第３および第４のスイッチング素子の直列回路の両端間に接続される第２のコンデンサとからなり、
前記第１および第２のスイッチング素子の直列回路の一端と、前記第３および第４のスイッチング素子の直列回路の一端との接続点を、前記インバータの一端とし、
入力電源の一端に前記第１および第２の昇圧インダクタの各他端を共通して接続し、前記入力電源の他端に前記インバータの一端を接続すると共に、
前記第１〜第４のスイッチング素子を同じ周期で、且つ前記第１および第３のスイッチング素子が同じデューティとなり、前記第２および第４のスイッチング素子が同じデューティとなるように動作させ、前記第２および第３のスイッチング素子がオン，前記第１および第４のスイッチング素子がオフになる第１の期間と、前記第１および第３のスイッチング素子がオン，前記第２および第４のスイッチング素子がオフになる第２の期間と、前記第１および第４のスイッチング素子がオン，前記第２および第３のスイッチング素子がオフになる第３の期間と、前記第１および第３のスイッチング素子がオン，前記第２および第４のスイッチング素子がオフになる第４の期間が順に現れるように、前記第１および第２のスイッチング素子を同時にかつオン・オフが逆の状態でスイッチング動作させ、この第１および第２のスイッチング素子に対し位相差をもたせつつ、前記第３および第４のスイッチング素子を同時にかつオン・オフが逆の状態でスイッチング動作させる制御回路を備えたことを特徴とする力率改善コンバータ。
ブリッジ接続された第１〜第４のスイッチング素子により構成され、前記第１および第２のスイッチング素子の直列回路の一端と前記第３および第４のスイッチング素子の直列回路の一端とを接続し、前記第１および第２のスイッチング素子の直列回路の他端と前記第３および第４のスイッチング素子の直列回路の他端とを接続してなるインバータと、
直列接続した前記第１および第２のスイッチング素子の接続点に一端を接続した第１の昇圧インダクタと、
直列接続した前記第３および第４のスイッチング素子の接続点に一端を接続した第２の昇圧インダクタと、
前記第１および第２のスイッチング素子の接続点と前記第３および第４のスイッチング素子の接続点との間に一次巻線を接続した絶縁トランスと、
前記第１および第２のスイッチング素子の直列回路の一端と、前記第３および第４のスイッチング素子の直列回路の一端との接続点を、前記インバータの一端とし、前記第１および第２のスイッチング素子の直列回路の他端と、前記第３および第４のスイッチング素子の直列回路の他端との接続点を、前記インバータの他端として、前記インバータの一端と他端との間に接続したコンデンサとからなり、
入力電源の一端に前記第１および第２の昇圧インダクタの各他端を共通して接続し、前記入力電源の他端に前記インバータの一端を接続すると共に、
前記第１〜第４のスイッチング素子を同じ周期で、且つ前記第１および第３のスイッチング素子が同じデューティとなり、前記第２および第４のスイッチング素子が同じデューティとなるように動作させ、前記第２および第３のスイッチング素子がオン，前記第１および第４のスイッチング素子がオフになる第１の期間と、前記第１および第３のスイッチング素子がオン，前記第２および第４のスイッチング素子がオフになる第２の期間と、前記第１および第４のスイッチング素子がオン，前記第２および第３のスイッチング素子がオフになる第３の期間と、前記第１および第３のスイッチング素子がオン，前記第２および第４のスイッチング素子がオフになる第４の期間が順に現れるように、前記第１および第２のスイッチング素子を同時にかつオン・オフが逆の状態でスイッチング動作させ、この第１および第２のスイッチング素子に対し位相差をもたせつつ、前記第３および第４のスイッチング素子を同時にかつオン・オフが逆の状態でスイッチング動作させる制御回路を備えたことを特徴とする力率改善コンバータ。
前記制御回路は、前記第１〜第４のスイッチング素子を同じ周期で、且つ前記第１および第３のスイッチング素子が同じデューティとなり、前記第２および第４のスイッチング素子が同じデューティとなるように動作させ、前記第２および第３のスイッチング素子がオン，前記第１および第４のスイッチング素子がオフになる第１の期間と、前記第１および第３のスイッチング素子がオン，前記第２および第４のスイッチング素子がオフになる第２の期間と、前記第１および第４のスイッチング素子がオン，前記第２および第３のスイッチング素子がオフになる第３の期間と、前記第１および第３のスイッチング素子がオン，前記第２および第４のスイッチング素子がオフになる第４の期間が順に現れるように、前記第１および第２のスイッチング素子を同時にかつオン・オフが逆の状態でスイッチング動作させる駆動信号を供給する第１の制御部と、この第１および第２のスイッチング素子に対し位相差をもたせつつ、前記第３および第４のスイッチング素子を同時にかつオン・オフが逆の状態でスイッチング動作させる第２の制御部とを、各々独立して設けてなることを特徴とする請求項１または２記載の力率改善コンバータ。
前記制御回路は、前記第１のスイッチング素子がオンからオフに切換った後に、前記第２のスイッチング素子がオフからオンに切換り、前記第２のスイッチング素子がオンからオフ切換った後に、前記第１のスイッチング素子がオフからオンに切換るようなデッドタイムを設けて、前記第１および第２のスイッチング素子を同時にかつオン・オフが逆の状態でスイッチング動作させると共に、
前記第３のスイッチング素子がオンからオフに切換った後に、前記第４のスイッチング素子がオフからオンに切換り、前記第４のスイッチング素子がオンからオフ切換った後に、前記第３のスイッチング素子がオフからオンに切換るようなデッドタイムを設けて、前記第３および第４のスイッチング素子を同時にかつオン・オフが逆の状態でスイッチング動作させるものであることを特徴とする請求項１または２記載の力率改善コンバータ。