JPH11313479A - スイッチング電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 装置の動作条件や環境条件などの変化に起因
する回路部品の破壊を防止しつつ、装置の変換効率を向
上させることが可能な電源装置を提供する。 【解決手段】 供給された入力直流をスイッチングする
主スイッチング素子４と、主スイッチング素子４のオン
・オフタイミングに応じてオン・オフ制御される副スイ
ッチング素子２１，２３，３１，３３と、装置の出力電
圧に応じた制御信号、制御信号の信号レベルに対して所
定の信号レベル差を有するレベルシフト信号、および比
較信号に基づいて主スイッチング素子４および副スイッ
チング素子２１，２３，３１，３３をオン・オフ制御す
るためのスイッチング信号を生成するスイッチング制御
部６とを備えているスイッチング電源装置１において、
スイッチング制御部６は、装置の動作条件および環境条
件の少なくとも一方に基づいて所定の信号レベル差を制
御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチングによ
って直流電圧を生成するスイッチング電源装置に関し、
詳しくは、いわゆる同期整流方式により直流電圧を生成
するのに適したスイッチング電源装置に関するものであ
る。

【０００２】

【従来の技術】この種のスイッチング電源装置として、
図３に示すフォワード型の電源装置５１が従来から知ら
れている。この電源装置５１は、スイッチング用のトラ
ンス５２を備えており、トランス５２の一次巻線５２ａ
側に、コンデンサ３、ＦＥＴ４およびスイッチング制御
部５３を備え、二次巻線５２ｂ側に、ダイオード５７、
ボディダイオードであるダイオード２４を有する同期整
流用のＦＥＴ２３、チョークコイル２５およびコンデン
サ２６を備えている。この場合、スイッチング制御部５
３は、レベルシフト信号生成回路５４、三角波生成回路
１２および比較回路５５を備えている。レベルシフト信
号生成回路５４は、装置の目標出力電圧と実際の出力電
圧との差電圧を誤差増幅して生成された制御信号ＳC の
電圧値を一定電圧分レベルシフトすることによりレベル
シフト信号Ｓ21を生成する。三角波生成回路１２は、所
定周波数の三角波信号ＳTRを生成する。また、比較回路
５５は、制御信号ＳC の電圧値と三角波信号ＳTRの電圧
値とを比較すると共にレベルシフト信号Ｓ21の電圧値と
三角波信号ＳTRの電圧値とを比較することにより、ＦＥ
Ｔ４，２３をオン・オフ制御するためのスイッチング信
号Ｓ22，Ｓ23を生成する。なお、スイッチング信号Ｓ23
は、比較回路５５の内部に配設されている絶縁用のフォ
トカップラを介してＦＥＴ２３のゲートに出力される。

【０００３】この電源装置５１では、入力電圧が供給さ
れると、三角波生成回路１２が、図４（ａ）に示す三角
波信号ＳTRを生成すると共に、レベルシフト信号生成回
路５４が、制御信号ＳC の電圧値に対して一定の電圧値
ΔＶ11分だけ低電圧のレベルシフト信号Ｓ21（同図
（ａ）参照）を生成する。次いで、比較回路５５が、制
御信号ＳC の電圧値と三角波信号ＳTRの電圧値とを比較
することにより同図（ｂ）に示すスイッチング信号Ｓ22
を生成し、生成したスイッチング信号Ｓ22をＦＥＴ４の
ゲートに出力する。同時に、比較回路５５は、レベルシ
フト信号Ｓ21の電圧値と三角波信号ＳTRの電圧値とを比
較することにより同図（ｃ）に示すスイッチング信号Ｓ
23を生成し、生成したスイッチング信号Ｓ23をＦＥＴ２
３のゲートに出力する。この場合、レベルシフト信号Ｓ
21と制御信号ＳC との間に電圧値ΔＶ11の差があるた
め、スイッチング信号Ｓ22の立ち上がりエッジおよび立
ち下がりエッジとスイッチング信号Ｓ23の立ち下がりエ
ッジおよび立ち上がりエッジとの間には、この電圧値Δ
Ｖ11と三角波信号ＳTRの傾きとで決定される休止時間Ｔ
Ｄが形成され、これにより、両スイッチング信号Ｓ22，
Ｓ23が同時にハイレベルにならないようになっている。

【０００４】この状態では、まず、ＦＥＴ４が、スイッ
チング信号Ｓ22がロウレベルからハイレベルに制御され
た時からターンオン時間分遅れてオン状態になり、この
際には、図３に示す向きの電圧Ｖ2 を二次巻線５２ｂに
発生させる。これにより、同図に示す向きの電流Ｉ2 が
二次巻線５２ｂ、ダイオード５７、チョークコイル２
５、コンデンサ２６および二次巻線５２ｂからなる電流
経路を流れる。この後、ＦＥＴ４は、スイッチング信号
Ｓ22がハイレベルからロウレベルに制御された時からタ
ーンオフ時間分遅れてオフ状態になる。この場合、電流
Ｉ2 は流れなくなるが、フリーホイーリング電流Ｉ3
が、チョークコイル２５、コンデンサ２６、ダイオード
２４およびチョークコイル２５からなる電流経路を流れ
始める。

【０００５】次いで、ＦＥＴ２３が、スイッチング信号
Ｓ23がロウレベルからハイレベルに制御された時からタ
ーンオン時間分遅れてオン状態になり、この際には、フ
リーホイーリング電流Ｉ3 が、ダイオード２４に代えて
ＦＥＴ２３を流れ始める。この場合、ダイオード２４に
よる電力損失よりもＦＥＴ２３による電力損失が小さい
ため、電力損失が低減される。この後、チョークコイル
２５に蓄積されていたエネルギーの放出が行われている
間において、ＦＥＴ２３が、スイッチング信号Ｓ23がハ
イレベルからロウレベルに制御された時からターンオフ
時間分遅れてオフ状態に制御される。次いで、スイッチ
ング信号Ｓ22が、再びロウレベルからハイレベルに制御
され、以後、上記した動作を繰り返す。

【０００６】このように、この電源装置５１では、ＦＥ
Ｔ４，２３のターンオン時間およびターンオフ時間分の
動作遅れを見込んでスイッチング信号Ｓ22とスイッチン
グ信号Ｓ23との間に休止時間ＴＤを予め設け、ＦＥＴ４
とＦＥＴ２３の同時オン状態を回避することによりＦＥ
Ｔ４，２３やダイオード５７などの過電流に起因する破
壊を防止すると共に、電力損失の低減を図っている。

【０００７】

【発明が解決しようとする課題】ところが、この従来の
電源装置５１には、以下の問題点がある。すなわち、例
えば、入力電圧や負荷電流が変化した場合、ＦＥＴ４の
ターンオン時間およびターンオフ時間（以下、これらを
総称して「応答時間」ともいう）が変動する。このた
め、休止時間ＴＤが短ければ、ＦＥＴ４のターンオフ時
間が長くなったときには、ＦＥＴ４，２３が同時にオン
状態になる事態が生じ、かかる場合には、電流Ｉ2 がＦ
ＥＴ２３を流れることにより、ダイオード５７やＦＥＴ
２３が過電流によって破壊されるという問題がある。一
方、ＦＥＴ４，２３の同時オン状態を回避すべく、電圧
値ΔＶ11を大きくすることにより休止時間ＴＤを長い時
間に設定することもできる。しかし、かかる場合には、
ＦＥＴ４のターンオフ時間が短くなったときに、フリー
ホイーリング電流Ｉ3 がダイオード２４を流れる時間
が、必要以上に長くなる。この結果、ダイオード２４に
よる電力損失が増大するという弊害が生じる。特に、三
角波信号ＳTRの周波数が高ければ高いほど、この弊害は
顕著となる。

【０００８】また、周囲温度などの環境条件や、負荷電
流の変化に起因してのＦＥＴ４，２３自身の温度が変化
した場合にも、そのＦＥＴ４，２３の応答時間が変動す
るため、上記した不都合が生じる。このように、この電
源装置５１では、ＦＥＴ４，２３の応答時間の変動に起
因して、回路部品が過電流に起因して破壊される事態が
生じるか、または、これを回避しようとしたときには、
電力損失が増大するという問題点がある。

【０００９】本発明は、かかる問題点に鑑みてなされた
ものであり、装置の動作条件や環境条件などの変化に起
因する回路部品の破壊を防止しつつ、装置の変換効率を
向上させることが可能な電源装置を提供することを主目
的とする。

【００１０】

【課題を解決するための手段】上記目的を達成すべく請
求項１記載のスイッチング電源装置は、供給された入力
直流をスイッチングする主スイッチング素子と、主スイ
ッチング素子のオン・オフタイミングに応じてオン・オ
フ制御される副スイッチング素子と、装置の出力電圧に
応じた制御信号、制御信号の信号レベルに対して所定の
信号レベル差を有するレベルシフト信号、および比較信
号に基づいて主スイッチング素子および副スイッチング
素子をオン・オフ制御するためのスイッチング信号を生
成するスイッチング制御部とを備えているスイッチング
電源装置において、スイッチング制御部は、装置の動作
条件および環境条件の少なくとも一方に基づいて所定の
信号レベル差を制御することを特徴とする。

【００１１】請求項２記載のスイッチング電源装置は、
請求項１記載のスイッチング電源装置において、スイッ
チング制御部は、複数のレベルシフト信号に対して信号
レベル差を個別的に制御可能に構成されていることを特
徴とする。

【００１２】請求項３記載のスイッチング電源装置は、
請求項１または２記載のスイッチング電源装置におい
て、スイッチング制御部は、入力直流の電圧、入力直流
の電流、装置の出力電圧、装置の出力電流、スイッチン
グ信号の周波数、特定部品の温度、特定部位の温度、お
よび周囲温度の少なくとも１つを、装置の動作条件およ
び環境条件の少なくとも一方として所定の信号レベル差
を制御することを特徴とする。

【００１３】

【発明の実施の形態】以下、添付図面を参照して、本発
明に係るスイッチング電源装置の好適な実施の形態につ
いて説明する。なお、従来の電源装置５１と同一の構成
要素については、同一の符号を付して重複した説明を省
略する。

【００１４】図１に示すように、電源装置１は、フォワ
ード型のＤＣ／ＤＣコンバータで構成されている。電源
装置１は、スイッチング用のトランス２を備えおり、ト
ランス２の一次巻線２ａ側に、コンデンサ３、主スイッ
チング素子としてのＦＥＴ４、入力電流値に応じた検出
信号ＳD を出力する入力電流検出回路５、スイッチング
制御部６、および一次巻線２ａ側の一次回路と二次巻線
２ｂ側の二次回路とを互いに絶縁する絶縁回路としての
パルストランス７ａ〜７ｄを備えている。

【００１５】また、電源装置１は、トランス２の二次巻
線２ｂ側に、ボディダイオードであるダイオード２２を
有する副スイッチング素子としてのＦＥＴ２１、ボディ
ダイオードであるダイオード２４を有する副スイッチン
グ素子としてのＦＥＴ２３、チョークコイル２５および
コンデンサ２６を備えている。さらに、電源装置１は、
トランス２の二次巻線２ｃ側に、ボディダイオードであ
るダイオード３２を有する副スイッチング素子としての
ＦＥＴ３１、ボディダイオードであるダイオード３４を
有する副スイッチング素子としてのＦＥＴ３３、チョー
クコイル３５およびコンデンサ３６を備えている。

【００１６】一方、上記したスイッチング制御部６は、
レベルシフト信号生成回路１１、三角波生成回路１２お
よび比較回路１３を備えている。レベルシフト信号生成
回路１１は、制御信号ＳC の電圧値に対して、所定電圧
分レベルシフトした電圧値のレベルシフト信号Ｓ１〜Ｓ
５を生成する。また、レベルシフト信号生成回路１１
は、入力電流値に対するＦＥＴ４のターンオン時間およ
びターンオフ時間、並びにＦＥＴ２１，２３，３１，３
３のターンオン時間およびターンオフ時間などの応答時
間データを記憶するＲＯＭと、この応答時間データに従
って制御信号ＳCの電圧値に対するレベルシフト信号Ｓ
１〜Ｓ５のレベルシフト値を決定するＣＰＵとを内蔵し
ている。三角波生成回路１２は、本発明における比較信
号に相当しスイッチング周波数と等しい周波数の三角波
信号ＳTRを生成する。比較回路１３は、ＦＥＴ４，２
１，２３，３１，３３をそれぞれオン・オフ制御するた
めのスイッチング信号Ｓ６，Ｓ７，Ｓ８，Ｓ９，Ｓ１０
を生成する。

【００１７】次に、電源装置１の全体的な動作につい
て、図２を参照して説明する。なお、電源装置１の出力
電圧の生成動作自体は、電源装置５１のスイッチング動
作と基本的に同一のため、ここでは、主としてスイッチ
ング制御部６による各ＦＥＴ４，２１，２３，３１，３
３に対する制御動作について説明する。

【００１８】最初に、入力電圧ＶINが供給されると、三
角波生成回路１２が、図２（ａ）に示す三角波信号ＳTR
を生成する。次いで、レベルシフト信号生成回路１１
が、制御信号ＳC の電圧値に対して、電圧値ΔＶ１分高
電圧のレベルシフト信号Ｓ１と、電圧値ΔＶ２分低電圧
のレベルシフト信号Ｓ２と、電圧値ΔＶ３分低電圧のレ
ベルシフト信号Ｓ３と、電圧値ΔＶ４分低電圧のレベル
シフト信号Ｓ４と、電圧値ΔＶ５分低電圧のレベルシフ
ト信号Ｓ５とを生成する（同図（ａ）参照）。この場
合、レベルシフト信号生成回路１１内のＣＰＵは、入力
電流検出回路５から出力される検出信号ＳD に基づい
て、ＲＯＭに記憶されている入力電流値に対応するＦＥ
Ｔ４の応答時間データ、およびＦＥＴ２１，２３，３
１，３３応答データを参照することにより、電圧値ΔＶ
１〜ΔＶ５の電圧値を制御する。

【００１９】次いで、比較回路１３が、制御信号ＳC と
三角波信号ＳTRとを比較することにより生成したスイッ
チング信号Ｓ６（同図（ｂ）参照）をＦＥＴ４のゲート
に出力する。また、比較回路１３は、同図（ｃ）〜
（ｅ）に示すスイッチング信号Ｓ７〜Ｓ１０をＦＥＴ２
１，２３，３１，３３の各ゲートに出力する。この場
合、スイッチング信号Ｓ７，Ｓ９は、同図（ｃ）に示す
ように、スイッチング信号Ｓ６に同期してハイレベルと
なり、三角波信号ＳTRの電圧値がレベルシフト信号Ｓ１
の電圧値を下回ったときにハイレベルからロウレベルと
なる。また、スイッチング信号Ｓ８およびスイッチング
信号Ｓ１０は、それぞれ、同図（ｄ），（ｅ）に示すよ
うに、三角波信号ＳTRの電圧値がレベルシフト信号Ｓ２
およびレベルシフト信号Ｓ５の電圧値を下回ったとき
に、ロウレベルからハイレベルとなり、かつ、三角波信
号ＳTRの電圧値がレベルシフト信号Ｓ３およびレベルシ
フト信号Ｓ４の電圧値を超えたときにハイレベルからロ
ウレベルとなる。この際に、ＦＥＴ４，２１，２３，３
１，３３は、ゲートに入力されたスイッチング信号がハ
イレベルのときに、それぞれオン状態に制御される。

【００２０】この場合、上記した電圧値ΔＶ１〜ΔＶ５
に対する電圧値制御において、ＣＰＵは、その際の入力
電流値に応じたＦＥＴ４のターンオフ時間と、ＦＥＴ２
１，３１のターンオフ時間との時間差に基づいて電圧値
ΔＶ１を決定する。この結果、入力電流値が変動したと
しても、ＣＰＵによって、ＦＥＴ４とほぼ同時にＦＥＴ
２１，３１がオン状態になり、かつ、ＦＥＴ４がオフ状
態になるのとほぼ同時にＦＥＴ２１，３１がオフ状態に
なる。

【００２１】以上の電圧値ΔＶ１についての電圧値制御
により、ＦＥＴ４がオン状態のときにトランス２の二次
巻線２ｂ，２ｃから出力される電流は、その大部分がＦ
ＥＴ２１，３１を流れ、ダイオード２２，３２をほとん
ど流れない。したがって、動作条件や環境条件に応じて
ＦＥＴ４，２１，３１のオフタイミングを制御しないこ
とに起因して二次巻線２ｂ，２ｃから出力される電流の
多くがダイオード２２，３２を流れてしまう場合と比較
して、その際の電力損失を大幅に低減することができ
る。同時に、ＦＥＴ４がオフ状態のときには、ＦＥＴ２
１，３１が必ずオフ状態になるため、ＦＥＴ４がオフ状
態のときに二次巻線２ｂ，２ｃにそれぞれ発生するフラ
イバック電圧に基づく電流が流れることに起因してのト
ランス２におけるコアのリセット不良を確実に防止する
ことができる。

【００２２】また、ＣＰＵは、上記した電圧値ΔＶ１〜
ΔＶ５に対する電圧値制御において、その際の入力電流
値に応じたＦＥＴ４のターンオフ時間と、ＦＥＴ２３の
ターンオン時間との時間差に基づいて電圧値ΔＶ２を決
定すると共に、その際の入力電流値に応じたＦＥＴ４の
ターンオフ時間と、ＦＥＴ３３のターンオン時間との時
間差に基づいて電圧値ΔＶ５を決定する。さらに、ＣＰ
Ｕは、その際の入力電流値に応じたＦＥＴ４のターンオ
ン時間と、ＦＥＴ２３のターンオフ時間との時間差に基
づいて電圧値ΔＶ３を決定すると共に、その際の入力電
流値に応じたＦＥＴ４のターンオン時間と、ＦＥＴ３３
のターンオフ時間との時間差に基づいて電圧値ΔＶ４を
決定する。これにより、入力電流値が変動したとして
も、ＣＰＵによって、ＦＥＴ４がオフ状態になった直後
にＦＥＴ２３，３３がオン状態になり、かつ、ＦＥＴ４
がオン状態になる以前にＦＥＴ２３，３３がオフ状態に
なる。同時に、ＦＥＴ２１，３１がオン状態からオフ状
態になった直後にＦＥＴ２３，３３がオフ状態からオン
状態になり、かつＦＥＴ２３，３３がオン状態からオフ
状態になった以後にＦＥＴ２１，３１がオフ状態からオ
ン状態になる。

【００２３】この結果、ＦＥＴ４がオフ状態になった後
にチョークコイル２５，３５から放出されるフリーホイ
ーリング電流は、その大部分がＦＥＴ２３，３３を流
れ、ダイオード２４，３４をほとんど流れない。したが
って、最適なタイミングでＦＥＴ４，２１，２３，３
１，３３をオン・オフ制御することができ、これによ
り、動作条件や環境条件に応じてＦＥＴ４，２１，２
３，３１，３３のオン・オフタイミングを制御しないこ
とに起因してフリーホイーリング電流の多くがダイオー
ド２４，３４を流れてしまう場合と比較して、その際の
電力損失を大幅に低減することができる。同時に、ＦＥ
Ｔ２１，２３の同時オン状態、およびＦＥＴ３１，３３
の同時オン状態を共に回避することができるため、ＦＥ
Ｔ４，２１，２３，３１，３３の過電流による破壊を確
実に防止することができる。

【００２４】なお、本発明は、上記した実施の形態に限
定されず、その構成を適宜変更することができる。例え
ば、本発明の実施形態では、入力電流値に基づいて電圧
値ΔＶ１〜ΔＶ５の各電圧値を制御しているが、本発明
は、これに限定されず、ＦＥＴ４，２１，２３，３１，
３３の応答時間に影響を与える他の要素に応じて電圧値
ΔＶ１〜ΔＶ５を制御することもできる。具体的には、
装置の入力直流の電圧値、装置の出力電圧、装置の出力
電流、およびスイッチング信号Ｓ６の周波数などの動作
条件、並びに、ＦＥＴ４，２１，２３，３１，３３など
の特定部品の温度、これらのＦＥＴ近傍の温度、および
周囲温度などの環境条件を要素とすることができる。ま
た、電圧値ΔＶ１〜ΔＶ５の極性および電圧値は適宜変
更することが可能である。

【００２５】さらに、本発明の実施の形態では、スイッ
チング信号Ｓ７，Ｓ９を同一のタイミングで制御してい
るが、本発明は、これに限定されず、レベルシフト信号
の数を増加することにより、装置の動作条件などに応じ
て、すべてのスイッチング信号Ｓ７〜Ｓ１０をそれぞれ
異なるタイミングで制御することもできる。

【００２６】また、本発明の実施の形態では、比較信号
の信号波形を三角波としているが、本発明は、これに限
定されず、正弦波としてもよいし、鋸波としてもよい。
また、本発明の実施の形態では、フォワード方式のスイ
ッチング電源装置を例に挙げて説明したが、本発明は、
フライバック方式のスイッチング電源装置にも適用する
ことができる。また、本発明の実施の形態では、レベル
シフト信号生成回路１１内にＣＰＵやＲＯＭを配設した
構成について説明したが、これらを用いずに構成するこ
ともできるし、スイッチング制御部６全体を例えばＤＳ
Ｐなどで構成することもできる。

【００２７】さらに、本発明の実施の形態では、主スイ
ッチング素子としてのＦＥＴ４と、副スイッチング素子
としての同期整流用のＦＥＴ２１，２３，３１，３３と
を同期させてオン・オフ制御する例について説明した
が、本発明は、これに限定されず、主スイッチング素子
（例えばＦＥＴ４）のオン・オフ動作と、これに同期す
る信号の送出用の副スイッチング素子や、並列運転など
の各種の動作用の副スイッチング素子とを同期させてオ
ン・オフ制御することができる。

【００２８】

【発明の効果】以上のように、請求項１記載のスイッチ
ング電源装置によれば、スイッチング制御部が装置の動
作条件および環境条件の少なくとも一方に基づいて主ス
イッチング素子および副スイッチング素子をオン・オフ
制御するためのスイッチング信号を生成することによ
り、最適なタイミングで主スイッチング素子および副ス
イッチング素子をオン・オフ制御することができ、これ
により、回路部品の過電流による破壊を防止することが
できると共に、装置の変換効率を向上させることができ
る。

【００２９】また、請求項２記載のスイッチング電源装
置によれば、スイッチング制御部が複数のレベルシフト
信号に対して信号レベル差を個別的に制御可能に構成さ
れていることにより、単一のレベルシフト信号のみに基
づいて主スイッチング素子および副スイッチング素子に
ついてのスイッチング信号を生成する場合と比較して、
よりきめ細やかに主スイッチング素子および副スイッチ
ング素子のオン・オフを制御することができる結果、装
置の変換効率を、より向上させることができる。

【００３０】さらに、請求項３記載のスイッチング電源
装置によれば、各種の動作条件や環境条件に応じて主ス
イッチング素子および副スイッチング素子のオン・オフ
を制御することにより、より確実に、回路部品の過電流
による破壊を防止することができると共に装置の変換効
率を向上させることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る電源装置の回路図で
ある。

【図２】本発明の実施の形態に係る電源装置の動作を説
明するための電圧波形図であって、（ａ）は三角波信号
ＳTR、制御信号ＳC および各レベルシフト信号Ｓ１〜Ｓ
５の電圧波形図、（ｂ）はスイッチング信号Ｓ６の電圧
波形図、（ｃ）はスイッチング信号Ｓ７，Ｓ９の電圧波
形図、（ｄ）はスイッチング信号Ｓ８の電圧波形図、
（ｅ）はスイッチング信号Ｓ１０の電圧波形図である。

【図３】従来の電源装置の回路図である。

【図４】従来の電源装置の動作を説明するための電圧波
形図であって、（ａ）は三角波信号ＳTR、制御信号ＳC
およびレベルシフト信号Ｓ21の電圧波形図、（ｂ）はス
イッチング信号Ｓ22の電圧波形図、（ｃ）はスイッチン
グ信号Ｓ23の電圧波形図である。

【符号の説明】 １ 電源装置 ４ ＦＥＴ ６ スイッチング制御部 １１ レベルシフト信号生成回路 １２ 三角波生成回路 １３ 比較回路 ２１ ＦＥＴ ２３ ＦＥＴ ３１ ＦＥＴ ３３ ＦＥＴ Ｓ１〜Ｓ５ レベルシフト信号 Ｓ６〜Ｓ１０ スイッチング信号 ＳC 制御信号 ＳTR 三角波信号

Claims (3)

【特許請求の範囲】
1. 【請求項１】 供給された入力直流をスイッチングする
   主スイッチング素子と、前記主スイッチング素子のオン
   ・オフタイミングに応じてオン・オフ制御される副スイ
   ッチング素子と、装置の出力電圧に応じた制御信号、当
   該制御信号の信号レベルに対して所定の信号レベル差を
   有するレベルシフト信号、および比較信号に基づいて前
   記主スイッチング素子および前記副スイッチング素子を
   オン・オフ制御するためのスイッチング信号を生成する
   スイッチング制御部とを備えているスイッチング電源装
   置において、 前記スイッチング制御部は、装置の動作条件および環境
   条件の少なくとも一方に基づいて前記所定の信号レベル
   差を制御することを特徴とするスイッチング電源装置。
2. 【請求項２】 前記スイッチング制御部は、複数の前記
   レベルシフト信号に対して前記信号レベル差を個別的に
   制御可能に構成されていることを特徴とする請求項１記
   載のスイッチング電源装置。
3. 【請求項３】 前記スイッチング制御部は、前記入力直
   流の電圧、当該入力直流の電流、前記装置の出力電圧、
   当該装置の出力電流、前記スイッチング信号の周波数、
   特定部品の温度、特定部位の温度、および周囲温度の少
   なくとも１つを、前記装置の動作条件および環境条件の
   少なくとも一方として前記所定の信号レベル差を制御す
   ることを特徴とする請求項１または２記載のスイッチン
   グ電源装置。