JP2003052166A

JP2003052166A - スイッチング電源回路

Info

Publication number: JP2003052166A
Application number: JP2001238320A
Authority: JP
Inventors: Kazuyuki Azuma; 和幸東; Yoshinori Sato; 義則佐藤
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 2001-08-06
Filing date: 2001-08-06
Publication date: 2003-02-21

Abstract

(57)【要約】【課題】パワー半導体素子の駆動回路に電源供給を行
うスイッチング電源回路において、パワー半導体素子を
駆動時に発生する出力電圧の低下を防止する。【解決手段】負荷制御装置１０４は、ＰＷＭ駆動信号
を駆動回路１０２に出力して、ＩＧＢＴＱ１を駆動す
る。エッジ検出回路１１２は、ＰＷＭ駆動信号の立下り
を検出し、それと同期するパルス信号を生成する。この
パルス信号によって、トランス１１５に電流が流れ、２
次側に駆動電力を生じさせる。この駆動電力で、電圧平
滑用コンデンサＣに充電電流が流れ、ＩＧＢＴＱ１をタ
ーンオンするための放電と充電が同時に行われることに
よって、電圧平滑用コンデンサＣの放電によって出力電
圧の低下を防止する。出力電圧の低下を防止するために
電圧平滑用コンデンサに大容量のものを用いる必要がな
くなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パワー半導体素子を駆
動する駆動回路に電源供給を行うスイッチング電源回路
に関する。

【０００２】

【従来の技術】インバータのような大電流、高電圧のス
イッチング回路に用いられるパワー半導体素子を駆動す
る際、強電系回路と弱電系回路を分離するために、例え
ば特開平１１−１８４４４号公報では、駆動回路の電源
供給に絶縁するためのトランスを用いたスイッチング電
源回路を利用している。この従来のスイッチング電源回
路では、電圧平滑用コンデンサを用い、出力電圧を安定
させるようにしているが、出力電圧が所定値以下になる
と、フィードバック制御で、トランスを動作させ電圧平
滑用コンデンサを充電させて電圧を復帰させるようにな
っている。

【０００３】

【発明が解決しようとする課題】パワー半導体素子をタ
ーンオンする際に、パワー半導体素子のゲート容量に電
荷を充電する必要がある。しかしながら、上記従来のス
イッチング電源回路においては、出力電圧が所定値以上
ではトランスが動作しないため、パワー半導体素子のゲ
ート容量に電流が流れるにしたがって、出力電圧が低下
する。電圧平滑用コンデンサに対して充電を行うのは、
出力電圧が所定値より小さくなったときに行うので、充
放電効率が悪く、出力電圧の変動が大きい。したがっ
て、この出力電圧の変動を抑えるために、容量の大きい
電圧平滑用コンデンサを用いる必要があるという問題が
あった。本発明は、上記従来の問題点に着目してなされ
たもので、電圧平滑用コンデンサの充放電効率を向上さ
せ容量の小さい電圧平滑用コンデンサを用いても、出力
電圧の変動を抑制できるスイッチング電源回路を提供す
ることを目的とする。

【０００４】

【課題を解決するための手段】請求項１記載の発明は、
駆動信号生成手段で生成された駆動信号をパワー半導体
素子のゲートに出力して、当該パワー半導体素子をオン
オフさせる駆動回路に電源供給を行うスイッチング電源
回路であって、前記駆動回路に電源供給される駆動電力
を生成するトランスと、前記駆動回路に電源供給される
出力電圧を平滑する電圧平滑用コンデンサと、前記駆動
信号によって前記駆動回路が前記パワー半導体素子をタ
ーンオンさせるときに、前記駆動信号に同期して、前記
トランスに電流が流れるように制御するトランス制御手
段とを有するものとした。

【０００５】請求項２記載の発明は、駆動信号生成手段
で生成された駆動信号をパワー半導体素子のゲートに出
力して、当該パワー半導体素子をオンオフさせる駆動回
路に電源供給を行うスイッチング電源回路であって、前
記駆動回路に電源供給される駆動電力を生成するトラン
スと、前記トランスから出力される駆動電力を直流に整
流する整流手段と、前記整流手段から前記駆動回路に出
力される出力電圧を平滑する電圧平滑用コンデンサと、
前記駆動信号によって前記駆動回路が前記パワー半導体
素子をターンオンさせるときに、前記駆動信号に同期し
て、タイミング信号を構成する所定幅のパルス信号を生
成するタイミング信号生成手段と、前記タイミング信号
によって前記トランスに電流が流れるように制御するト
ランス制御手段とを有するものとした。

【０００６】請求項３記載の発明は、前記タイミング信
号生成手段が、前記駆動信号より時間遅れでパルス信号
を生成し、該時間遅れは、次の駆動信号がくるのと同時
にパルス信号が休止するものとするものとした。

【０００７】請求項４記載の発明は、前記タイミング信
号生成手段が、前記駆動信号の始まりを検出し、始まり
から所定幅を有するパルス信号を生成するものとした。
請求項５記載の発明は、前記タイミング信号生成手段
が、生成したパルス信号を次の駆動信号がくるのと同時
に、休止するように遅延させるものとした。

【０００８】請求項６記載の発明は、直列に接続された
２つのパワー半導体素子のそれぞれに備えられ、駆動信
号生成手段で生成された２つの駆動信号を対応するパワ
ー半導体素子のゲートに出力して、パワー半導体素子を
交互にオンオフさせる２つの駆動回路に電源供給を行う
スイッチング電源回路であって、前記２つの駆動回路に
それぞれ電源供給される駆動電力を生成するトランス
と、前記２つの駆動回路に対して生成された駆動電力を
それぞれ直流に整流する２つの整流手段と、前記２つの
整流手段から各駆動回路に出力される出力電圧をそれぞ
れ平滑する２つの電圧平滑用コンデンサと、前記２つの
駆動信号のデッドタイムに対応して、タイミング信号を
構成するパルス信号を生成するタイミング信号生成手段
と、前記タイミング信号によって、前記トランスに電流
が流れるように制御するトランス制御手段とを有するも
のとした。

【０００９】請求項７記載の発明は、前記タイミング信
号生成手段が、前記２つの駆動信号の論理積を演算し
て、前記パルス信号を生成するものとした。

【００１０】

【発明の効果】請求項１記載の発明では、駆動信号で駆
動回路がパワー半導体素子をターンオンさせて駆動する
ときに、トランス制御手段は、駆動信号と同期して、ト
ランスに電流が流れるように制御するから、パワー半導
体素子がターンオンすると同時に、トランスから駆動電
力が出力される。これによって、電圧平滑用コンデンサ
には、パワー半導体素子のゲート容量に対する放電と自
身への充電が同時に行われ、ゲート電圧の低下を有効に
抑制することができるとともに、充電と放電を別々の時
期で行う従来より、充放電効率が向上し、容量の小さい
電圧平滑用コンデンサを用いることができる。

【００１１】請求項２記載の発明では、駆動回路に電源
供給する際に、パワー半導体素子を駆動するための駆動
信号と同期して、タイミング信号を生成し、このタイミ
ング信号でトランス制御手段がトランスに電流が流れる
ように制御するから、請求項１と同様に、電圧平滑用コ
ンデンサには、放電と充電が同時に行われれゲート電圧
の抵抗を抑制できるとともに、容量の小さい電圧平滑用
コンデンサを用いることができる。

【００１２】請求項３記載の発明では、トランスを動作
させるためのタイミング信号は、駆動信号より次の駆動
信号がくるのと同時に、休止するように遅れているの
で、次の駆動信号が発生する前に、タイミング信号が発
生し、これによって、トランスにエネルギーが蓄積され
る。蓄積したエネルギーは、パワー半導体素子がターン
オンを開始すると同時に、駆動電力として出力され、電
圧平滑用コンデンサが充電されるから、電圧平滑用コン
デンサでは、放電と充電が同時に行われ、上記請求項１
または２と同様に、ゲート電圧の低下を抑制することが
できるとともに、容量の小さい電圧平滑用コンデンサを
用いることが可能である。

【００１３】請求項４記載の発明では、タイミング信号
生成手段は、駆動信号の始まりを検出し、タイミング信
号として始まりから所定幅のパルス信号を生成するか
ら、例えばエッジ検出回路で、タイミング信号生成手段
を構成することができる。

【００１４】請求項５記載の発明では、タイミング信号
生成手段は、生成したパルス信号を次の駆動信号がくる
のと同時に、休止するように遅延させるから、例えばエ
ッジ検出回路と、遅延回路でタイミング信号生成手段を
構成することができる。

【００１５】請求項６記載の発明では、直列に接続され
た２つのパワー半導体素子のそれぞれに備えられる２つ
の駆動回路に電源供給を行う際、各駆動信号のデッドタ
イムに対応して、タイミング信号を構成するパルス信号
を生成し、このタイミング信号でトランスが駆動電力を
生成するから、パワー半導体素子がターンオンする前
に、トランスにエネルギーが蓄積され、パワー半導体素
子がターンオンを開始すると同時に、トランスへの電源
供給が遮断されることによって、蓄積したエネルギーが
駆動電力として出力される。この駆動電力で、パワー半
導体素子のゲート容量に放電する電圧平滑用コンデンサ
に同時に充電が行われるから、ゲート電圧の低下を有効
に抑制することができるとともに、容量の大きな電圧平
滑用コンデンサを必要としない。また、タイミング信号
を構成するパルス信号は、デッドタイムと対応して生成
するから、例えばデッドタイム検出回路で、タイミング
信号生成手段を構成することができる。

【００１６】請求項７記載の発明では、２つの駆動信号
の論理積を演算すれば、デッドタイムに対応したパルス
信号を出力することができるから、論理積演算回路で、
タイミング信号生成手段を構成することができる。

【００１７】

【発明の実施の形態】次に、発明の実施の形態を実施例
により説明する。図１は、第１の実施例を示す図であ
る。スイッチング回路として、ＩＧＢＴＱ１のコレクタ
に負荷１０１が接続される。負荷１０１の他端が高電圧
ＶＢの電源に、ＩＧＢＴＱ１のエミッタがＰ−グラウン
ド（Ｐ−ＧＮＤ）に接続される。ＩＧＢＴＱ１は、ゲー
トに駆動回路１０２が接続され、駆動回路１０２からの
ＰＷＭ駆動信号で、オンオフして負荷１０１に流れる電
流を制御する。

【００１８】トランス１１５の２次側に整流用ダイオー
ドＤ１、Ｄ２が接続され、ダイオードＤ１とＤ２の接続
端にリプル電圧抑制用チョークコイルＬが接続される。
トランスの２次側から出力される駆動電力がチョークコ
イルＬでリプル電圧を抑制した後、電圧平滑用コンデン
サＣによって電圧平滑されて、駆動回路１０２に電源供
給される。トランス１１５とダイオードＤ１、Ｄ２、コ
イルＬ、電圧平滑用コンデンサＣで、スイッチング電源
回路の電源部を構成し、駆動回路１０２への出力電圧を
ＶＧとする。

【００１９】出力電圧ＶＧを制御するため、ＶＧモニタ
回路１１６とフォトカプラＱ４からなるフィードバック
回路１０５が用いられている。ＶＧモニタ回路１１６
は、電圧平滑用コンデンサに接続され、出力電圧ＶＧを
所定のしきい値と比較して制御信号を出力する。制御信
号は、フォトカプラＱ４を介して電源制御装置（電源制
御）１０６に絶縁転送される。抵抗Ｒ２はプルアップ抵
抗である。

【００２０】トランスの１次側の一端が低電圧Ｖｃｃの
電源に、他端がＦＥＴＱ３を介してグラウンド（ＧＮ
Ｄ）に接続されている。負荷制御装置（負荷制御）１０
４がプルアップ抵抗Ｒ１を介して電圧平滑用コンデンサ
Ｃに接続されたフォトカプラＱ２によって駆動回路１０
２の信号端に接続されている。負荷制御装置１０４はフ
ォトカプラＱ２を介して駆動回路１０２にＰＷＭ駆動信
号を出力し、駆動回路１０２によってＩＧＢＴＱ１を駆
動する。

【００２１】エッジ検出回路（エッジ検出）１１２が、
負荷制御装置１０４が出力するＰＷＭ駆動信号を入力と
し、ＰＷＭ駆動信号の立下りを検出し、立下りから所定
幅のパルス信号を生成する。このパルス信号は、タイミ
ング信号として、ＯＲゲート１１０の入力端に入力され
る。ＯＲゲート１１０のもう１つの入力端には電源制御
装置１０６が出力する電源制御信号が入力される。ＯＲ
ゲート１１０で、電源制御信号とタイミング信号の論理
和を演算し、演算の結果がＦＥＴＱ３のゲートに出力さ
れる。

【００２２】次に、上記の回路の動作について説明す
る。図２は、回路動作時のタイムチャートである。
（ａ）は負荷制御装置１０４から出力されるＰＷＭ駆動
信号である。（ｂ）はエッジ検出回路１１２が出力する
パルス信号（エッジ検出パルス）である。（ｃ）はＦＥ
ＴＱ３のゲートに印加されるゲート駆動信号（Ｑ３ゲー
ト駆動信号）である。（ｄ）は電圧平滑用コンデンサＣ
を充電する充電電流ｉｓの波形である。（ｅ）は駆動回
路１０２を介してＩＧＢＴＱ１のゲートに流れるゲート
電流ｉｇの波形である。（ｆ）は駆動回路１０２に出力
される出力電圧の波形です。

【００２３】時刻ｔ１で、ＰＷＭ駆動信号がＨレベルか
らＬレベルになって、ＩＧＢＴＱ１がオン動作へ移行す
る。ＩＧＢＴＱ１をオンするためには、ゲート容量へ電
荷を充電する必要があり、電圧平滑用コンデンサＣが放
電し、駆動回路１０２に電流が流れる。一方、エッジ検
出回路１１２が、ＰＷＭ信号のＨレベルからＬレベルへ
の立下りエッジ検出を行ない、（ｂ）に示すように所定
パルス幅のパルス信号（エッジ検出パルス）を生成す
る。

【００２４】時刻ｔ１で、電圧平滑用コンデンサの両端
に電圧ＶＧが維持されているので、電源制御装置１０６
が電源制御信号を出力せず、ＯＲゲート１１０で論理和
演算の結果、パルス信号と同じ幅のゲート駆動信号（Ｑ
３ゲート駆動信号）がＦＥＴＱ３のゲートに出力され
る。これによって、ＦＥＴＱ３がオンとなり、トランス
１１５の１次側に電流が流れ、電圧平滑用コンデンサＣ
の両端に電圧ＶＧの駆動電力が発生し、（ｄ）に示すよ
うに電圧平滑用コンデンサＣにｉｓの充電電流ｉｓが流
れる。このように、ＩＧＢＴＱ１をターンオンするとき
に、電圧平滑用コンデンサに放電と充電が同時に行われ
るから、駆動回路に出力される出力電圧が（ｆ）のよう
にＶＧで維持される。

【００２５】これに対して、例えば、エッジ検出回路を
用いない従来の場合、トランスでの駆動電力の発生は、
出力電圧が所定のしきい値を下回った場合で行うから、
出力電圧が（ｆ）でＭ線に示すように、電圧平滑用コン
デンサＣの放電で一旦、下がり、その後の充電で、復帰
するようになっているから、ＩＧＢＴＱ１のターンオン
動作に伴って出力電圧が大きく変動する。

【００２６】なお、スイッチング電源回路の電源部に
は、通常、異常検知回路などを接続して、電源供給を受
ける場合も多い。これらの回路が作動する場合、電力消
費量に比例して出力電圧が低下するが、ＶＧモニタ回路
１１６にて設定された所定のしきい値を下回ると、制御
信号がフォトカプラＱ４を介して、電源制御装置１０６
へ出力される。電源制御装置１０６では、制御信号に応
じて、電源制御信号をＯＲゲートに出力し、ＦＥＴＱ３
を作動させ、トランス１５を動作させることによって、
電圧平滑用コンデンサＣを充電し、出力電圧がＶＧとな
るように制御される。

【００２７】本実施例は、以上のように構成され、ＩＧ
ＢＴＱ１がオン動作を開始すると同時に、トランスが駆
動電力を発生するから、電圧平滑用コンデンサＣに放電
と充電が同時に行われる。これによって、出力電圧の低
下を有効に防止できるとともに、電圧平滑用コンデンサ
Ｃとしては、小さい容量を用いることが可能になる。本
実施例では、負荷制御装置１０４は駆動信号生成手段を
構成する。エッジ検出回路１１２はタイミング信号生成
手段を構成する。ＦＥＴＱ３はトランス制御手段を構成
する。

【００２８】次に、第２の実施例について説明する。図
３は、第２の実施例を示す図である。本実施例では、第
１の実施例に対して、整流用ダイオードＤ２を廃し、エ
ッジ検出回路１１２の出力に遅延回路２１２（ＤＥＬＡ
Ｙ）を追加して制御を行うようになっている。遅延回路
２１２はエッジ検出回路が出力したパルス信号を遅らせ
るとともに、次のＰＷＭ駆動信号がくるのと同時に、休
止するように遅延している。そのほかは、第１の実施例
と同様である。

【００２９】図４は、回路動作時のタイムチャートであ
る。（ａ）は負荷制御装置１０４から出力されるＰＷＭ
駆動信号である。（ｂ）はエッジ検出回路１１２が出力
するパルス信号（エッジ検出パルス）である。（ｃ）は
遅延回路２１２の出力信号である。（ｄ）はＦＥＴＱ３
のゲートに印加されるゲート駆動信号である。（ｅ）は
電圧平滑用コンデンサＣの充電電流ｉｓの波形である。
（ｆ）は駆動回路１０２を介してＩＧＢＴＱ１のゲート
に流れる電流ｉｇの波形である。（ｇ）は駆動回路１０
２に出力される出力電圧の波形である。

【００３０】ＰＷＭ駆動信号が出力される時刻ｔ１で、
ＩＧＢＴＱ１がターンオン動作を開始し、エッジ検出回
路１１２が、（ｂ）に示すように、ＰＷＭ駆動信号に同
期し、所定幅のパルス（エッジ検出パルス信号）を出力
する。このエッジ検出パルス信号は遅延回路２１２によ
って、（ｃ）に示すように所定時間t２の後に、遅延さ
れて出力される。遅延回路２１２から出力されるパルス
信号はタイミング信号として、ＯＲゲート１１０を介し
てトランジスタうＱ３を駆動するから、ＰＷＭ駆動信号
が発生する前に、トランス１１５の１次側に電流が流
れ、トランス１１５にはエネルギーが蓄積される。次の
ＰＷＭ駆動信号が発生する時刻ｔ３で、タイミング信号
が休止するから、蓄積したエネルギーが２次側に駆動電
力として発生し電圧平滑用コンデンサＣを充電する。こ
のように電圧平滑用コンデンサＣに放電と充電が同時に
行われるから、（ｇ）で示すように、ＩＧＢＴＱ１のゲ
ート容量に電荷供給しても、出力電圧をＶＧで維持する
ことが可能である。

【００３１】本実施例は、以上のように構成され、ＩＧ
ＢＴＱ１がオンする前に、トランスにエネルギーを蓄積
し、ターンオン動作が開始すると同時に、蓄積したエネ
ルギーがトランスの２次側で駆動電力として電圧平滑用
コンデンサＣを充電するから、放電と充電が同時に行わ
れ、第１の実施例と同様に、出力電圧の変動を抑えるこ
とができるとともに、大きな容量の電圧平滑用コンデン
サを必要としなくなる。

【００３２】なお、このようなダイオードＤ２を省いた
構成でも、エッジ検出回路と遅延回路のない従来の場合
は、電圧平滑用コンデンサの放電と充電が異なる時期で
行われるから、図４の（ｇ）のＭ線で示すよう、出力電
圧がＩＧＢＴＱ１のターンオン動作にしたがって、大き
く変動する。本実施例では、エッジ検出回路１１２と遅
延回路２１２はタイミング信号生成手段を構成する。

【００３３】次に、第３の実施例を説明する。図５は、
第３の実施例を示す図である。ＩＧＢＴＱ１００のエミ
ッタとＩＧＢＴＱ１０１のコレクタが接続され、ＩＧＢ
ＴＱ１００のコレクタが電圧ＶＢの電源に、ＩＧＢＴＱ
１０１のエミッタがＰ−グラウンド２（Ｐ−ＧＮＤ２）
に接続される。ＩＧＢＴＱ１００、ＩＧＢＴＱ１０１
は、それぞれのゲートに接続される駆動回路４００、４
０１から出力される駆動信号によって、交互にオンオフ
し負荷１０１に流れる電流を制御するようになってい
る。

【００３４】トランス４０７の２次側に駆動回路に対応
して２つの出力端子を有し、各出力端子にそれぞれダイ
オードＤ１００とＤ１０１と電圧平滑用コンデンサＣ１
００、Ｃ１０１を接続して、各駆動回路に電源供給を行
う２つの電源部を構成する。ダイオードＤ１００と電圧
平滑用コンデンサＣ１００で構成する電源部は、駆動回
路４００に電源供給し、ダイオードＤ１０１と電圧用コ
ンデンサＣ１０１で構成する電源部は、駆動回路４０１
に電源供給する。トランス４０７の１次側はＦＥＴＱ１
０４を介して電圧Ｖｃｃの電源とグラウンド（ＧＮＤ）
に接続される。

【００３５】負荷制御装置４０６が、ＩＧＢＴＱ１０
０、ＩＧＢＴＱ１０１を交互に駆動するための２つのＰ
ＷＭ駆動信号を出力し、２つのＰＷＭ駆動信号はフォト
カプラＱ１０２、Ｑ１０３を介してそれぞれ駆動回路４
００、４０１に出力される。ＩＧＢＴＱ１００とＩＧＢ
ＴＱ１０１を同時にオンすることを防止するために、２
つのＰＷＭ駆動信号の間にデッドタイムが設けられてい
る。駆動回路４０１に対して電源供給を行う電源部にＶ
Ｇモニタ回路１１６とフォトカプラＱ１０５からなるフ
ィードバック制御回路４０８が接続される。ＶＧモニタ
回路１１６は、駆動回路４０１に出力される出力電圧を
検知して、制御信号を出力し、制御信号はフォトカプラ
Ｑ１０５によって、電源制御装置４０９に絶縁転送され
る。

【００３６】ＡＮＤゲート４１４が、負荷制御装置４０
６が出力する２つのＰＷＭ駆動信号を入力とし、論理積
演算によって、２つのＰＷＭ駆動信号のデッドタイムに
対応するデッドパルス信号を出力する。このデッドパル
ス信号はタイミング信号としてＯＲゲート４１３を介し
てＦＥＴＱ１０４のゲートに出力される。ＯＲゲート４
１３のもう一方の入力端子には電源制御装置４０９から
の電源制御信号が出力される。

【００３７】次に、上記回路の動作を図６のタイムチャ
ートにしたがって説明する。（ａ）は駆動回路４００に
出力されるＰＷＭ駆動信号１である。（ｂ）は駆動回路
４０１に出力されるＰＷＭ駆動信号２である。（ｃ）は
デッドパルス信号である。（ｄ）はＦＥＴＱ１０４のゲ
ートに出力されるゲート駆動信号である。（ｅ）は電圧
平滑用コンデンサＣ１００の充電電流ｉｓ１と電圧平滑
用コンデンサＣ１０１の充電電流ｉｓ２を合わせて示す
波形である。（ｆ）、（ｇ）は、それぞれＩＧＢＴＱ１
００、ＩＧＢＴＱ１０１のゲート電流の波形である。
（ｈ）、（ｉ）は、それぞれ駆動回路４００、駆動回路
４０１に電源供給される電圧の波形である。

【００３８】負荷制御装置（負荷制御）４０６は、
（ａ）、（ｂ）に示すようＰＷＭ駆動信号１、ＰＷＭ駆
動信号２をそれぞれ駆動回路４００、駆動回路４０１に
出力することによって、ＩＧＢＴＱ１００、ＩＧＢＴＱ
１０１を交互にオンオフさせて駆動する。２つのＩＧＢ
Ｔは同時にオンとなって、短絡破壊を行なわないよう、
２つのＰＷＭ駆動信号にデッドタイムが設定され、時刻
ｔ１、ｔ４の間のデッドタイムで、ＡＮＤゲート４１４
での論理積の演算結果、（ｃ）に示すように、デッドタ
イムパルス信号が生成される。このデッドタイムパルス
信号によって、ＦＥＴＱ１０４が駆動され、トランス４
０７の１次側に電流が流れ、エネルギーが蓄積される。

【００３９】そして、時刻ｔ４で、ＰＷＭ駆動信号１が
ＨレベルからＬレベルになり、ＩＧＢＴＱ１００がター
ンオンを開始すると、これと同時に、デッドタイム信号
が休止となり、ＦＥＴＱ１０４がオフすることによっ
て、トランス４０７に蓄積したエネルギーが駆動電力に
変わり、駆動回路４００にトランスからの電源供給が行
われる。これによって、（ｅ）に示すように電圧平滑用
コンデンサＣ１００にｉｓ１の充電電流が発生し、
（ｆ）のように、ＩＧＢＴ１Ｑ１００には、ｉｇ１のゲ
ート電流が流れる。次のデッドタイムでは、ＩＧＢＴＱ
１０１がターンオンされるから、電圧平滑用コンデンサ
Ｃ１０１に充電電流ｉｓ２、ＩＧＢＴＱ１０１のゲート
にｉｇ２のゲート電流が流れる。

【００４０】本実施例は以上のように構成され、ＩＧＢ
ＴＱ１００、ＩＧＢＴＱ１０１のどちらかがオン動作開
始の際も、デッドタイムパルスはその直前に発生するた
め、コンデンサＣ１００またはＣ１０１の放電と充電が
同期に行われるから、前記実施例と同様に、出力電圧の
変動を抑えることができるとともに、容量の小さい電圧
平滑用コンデンサを用いることが可能である。デッドタ
イムパルス信号の生成に通常、専用の回路を用いて行う
ので、コストが高い。これに対して、本実施例では、安
価のＡＮＤゲートを用いて生成するようになっているの
で、殆どコストの増加をもたらさずに生成することがで
きる。電圧平滑用コンデンサの容量を抑制するためにか
かるコストを低く抑えることができる。

【００４１】なお、充電と放電が異なる時期で行う従来
の場合は、図６の（ｈ）、（ｉ）でのＭ線で示すよう
に、出力電圧が大きく変動する。本実施例では、負荷制
御装置４０６は駆動信号生成手段を構成する。ＡＮＤゲ
ート４１４はタイミング信号生成手段を構成する。ＦＥ
ＴＱ１０４はトランス制御手段を構成する。

【図面の簡単な説明】

【図１】第１の実施例を示す図である。

【図２】回路の動作を説明するタイムチャートである。

【図３】第２の実施例を示す図である。

【図４】第２の実施例の回路動作を説明するタイムチャ
ートである。

【図５】第３の実施例を示す図である。

【図６】第３の実施例の回路動作を説明するタイムチャ
ートである。

【符号の説明】

１０１負荷１０２、４００、４０１駆動回路１０４、４０６負荷制御装置１０５フィードバック回路１０６、４０９電源制御装置１１０、４１３ＯＲゲート１１２エッジ検出回路１１５トランス１１６ＶＧモニタ回路２１２遅延回路４１４ＡＮＤゲートＣ、Ｃ１００、Ｃ１０１電圧平滑用コンデンサＤ１、Ｄ２、Ｄ１００、Ｄ１０１ダイオードＱ１ＩＧＢＴＱ２、Ｑ４、Ｑ１００、Ｑ１０１、Ｑ１０５フォ
トカプラＱ３、Ｑ１０４ＦＥＴＬリプル電圧抑制用チョークコイルＲ１、Ｒ２、Ｒ１００、Ｒ１０１、Ｒ１０２プル
アップ抵抗

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5H740 AA01 BA11 BA12 BC01 BC02 HH05 JA01 JA21 JB01 KK03 KK04

Claims

【特許請求の範囲】

【請求項１】駆動信号生成手段で生成された駆動信号
をパワー半導体素子のゲートに出力して、当該パワー半
導体素子をオンオフさせる駆動回路に電源供給を行うス
イッチング電源回路であって、前記駆動回路に電源供給
される駆動電力を生成するトランスと、前記駆動回路に
電源供給される出力電圧を平滑する電圧平滑用コンデン
サと、前記駆動信号によって前記駆動回路が前記パワー
半導体素子をターンオンさせるときに、前記駆動信号に
同期して、前記トランスに電流が流れるように制御する
トランス制御手段とを有することを特徴とするスイッチ
ング電源回路。
【請求項２】駆動信号生成手段で生成された駆動信号
をパワー半導体素子のゲートに出力して、当該パワー半
導体素子をオンオフさせる駆動回路に電源供給を行うス
イッチング電源回路であって、前記駆動回路に電源供給
される駆動電力を生成するトランスと、前記トランスか
ら出力される駆動電力を直流に整流する整流手段と、前
記整流手段から前記駆動回路に出力される出力電圧を平
滑する電圧平滑用コンデンサと、前記駆動信号によって
前記駆動回路が前記パワー半導体素子をターンオンさせ
るときに、前記駆動信号に同期して、タイミング信号を
構成する所定幅のパルス信号を生成するタイミング信号
生成手段と、前記タイミング信号によって前記トランス
に電流が流れるように制御するトランス制御手段とを有
することを特徴とする請求項１記載のスイッチング電源
回路。
【請求項３】前記タイミング信号生成手段は、前記駆
動信号より時間遅れでパルス信号を生成し、該時間遅れ
は、次の駆動信号がくるのと同時にパルス信号が休止す
るものとすることを特徴とする請求項２記載のスイッチ
ング電源回路。
【請求項４】前記タイミング信号生成手段は、前記駆
動信号の始まりを検出し、始まりから所定幅を有するパ
ルス信号を生成することを特徴とする請求項２記載のス
イッチング電源回路。
【請求項５】前記タイミング信号生成手段は、生成し
たパルス信号を次の駆動信号がくるのと同時に、休止す
るように遅延させることを特徴とする請求項４記載のス
イッチング電源回路。
【請求項６】直列に接続された２つのパワー半導体素
子のそれぞれに備えられ、駆動信号生成手段で生成され
た２つの駆動信号を対応するパワー半導体素子のゲート
に出力して、パワー半導体素子を交互にオンオフさせる
２つの駆動回路に電源供給を行うスイッチング電源回路
であって、前記２つの駆動回路にそれぞれ電源供給され
る駆動電力を生成するトランスと、前記２つの駆動回路
に対して生成された駆動電力をそれぞれ直流に整流する
２つの整流手段と、前記２つの整流手段から各駆動回路
に出力される出力電圧をそれぞれ平滑する２つの電圧平
滑用コンデンサと、前記２つの駆動信号のデッドタイム
に対応して、タイミング信号を構成するパルス信号を生
成するタイミング信号生成手段と、前記タイミング信号
によって、前記トランスに電流が流れるように制御する
トランス制御手段とを有することを特徴とするスイッチ
ング電源回路。
【請求項７】前記タイミング信号生成手段は、前記２
つの駆動信号の論理積を演算して、前記パルス信号を生
成することを特徴とする請求項６記載のスイッチング電
源回路。