JP2000209857A - タ―ンオンロスを改善したリンギングチョ―クコンバ―タ - Google Patents
タ―ンオンロスを改善したリンギングチョ―クコンバ―タInfo
- Publication number
- JP2000209857A JP2000209857A JP11043639A JP4363999A JP2000209857A JP 2000209857 A JP2000209857 A JP 2000209857A JP 11043639 A JP11043639 A JP 11043639A JP 4363999 A JP4363999 A JP 4363999A JP 2000209857 A JP2000209857 A JP 2000209857A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- capacitor
- voltage
- control electrode
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 リンギングチョークコンバータのターンオン
ロスを改善する。 【構成】 スイッチ素子に並列に第１のコンデンサが接
続されたリンギングチョークコンバータにおいて、スイ
ッチ素子の制御電極と正帰還巻線の間に抵抗と第２のコ
ンデンサとインダクタからなる直列回路を挿入し、スイ
ッチ素子の制御電極に並列に第３のコンデンサを接続
し、更にスイッチ素子の制御電極に並列にトランジスタ
を接続し、このトランジスタをターンオンさせることに
よってスイッチ素子の制御電極の電荷を放電させてスイ
ッチ素子をターンオフさせる制御回路をトランジスタに
接続した。
ロスを改善する。 【構成】 スイッチ素子に並列に第１のコンデンサが接
続されたリンギングチョークコンバータにおいて、スイ
ッチ素子の制御電極と正帰還巻線の間に抵抗と第２のコ
ンデンサとインダクタからなる直列回路を挿入し、スイ
ッチ素子の制御電極に並列に第３のコンデンサを接続
し、更にスイッチ素子の制御電極に並列にトランジスタ
を接続し、このトランジスタをターンオンさせることに
よってスイッチ素子の制御電極の電荷を放電させてスイ
ッチ素子をターンオフさせる制御回路をトランジスタに
接続した。
Description
【０００１】
【産業上の利用分野】本発明はスイッチング電源装置に
関し、特にスナバコンデンサによるロスを改善する回路
に関する。
関し、特にスナバコンデンサによるロスを改善する回路
に関する。
【０００２】
【従来の技術】従来、スナバコンデンサによるターンオ
ンロスを改善する回路として、スイッチ素子の制御電極
に対してインダクタを直列に接続し、かつコンデンサを
並列に接続する方法がある（特開平５−１８４１４
５）。図４にその回路を示す。図において、発振制御回
路１０６から出力されるパルスはインダクタ１１６とコ
ンデンサ１１８によって遅延されるので、スイッチ素子
１０４のターンオン時にスナバコンデンサ１１０ｂの電
荷がスイッチ素子１０４を流れて放電するときのサージ
電流が小さくなり発生するノイズが減少する。この方式
をリンギングチョークコンバータに応用すれば、スイツ
チ素子１０４のターンオンが遅延している間にスナバコ
ンデンサ１１０ｂの電荷がトランス１０２の１次巻線１
０２ａを逆流して入力コンデンサに回生されるので、ス
ナバコンデンサ１１０ｂのターンオン時の放電によるロ
スも小さくなる。
ンロスを改善する回路として、スイッチ素子の制御電極
に対してインダクタを直列に接続し、かつコンデンサを
並列に接続する方法がある（特開平５−１８４１４
５）。図４にその回路を示す。図において、発振制御回
路１０６から出力されるパルスはインダクタ１１６とコ
ンデンサ１１８によって遅延されるので、スイッチ素子
１０４のターンオン時にスナバコンデンサ１１０ｂの電
荷がスイッチ素子１０４を流れて放電するときのサージ
電流が小さくなり発生するノイズが減少する。この方式
をリンギングチョークコンバータに応用すれば、スイツ
チ素子１０４のターンオンが遅延している間にスナバコ
ンデンサ１１０ｂの電荷がトランス１０２の１次巻線１
０２ａを逆流して入力コンデンサに回生されるので、ス
ナバコンデンサ１１０ｂのターンオン時の放電によるロ
スも小さくなる。
【０００３】
【発明が解決しようとする課題】図４に示した従来の回
路をリンギングチョークコンバータに応用すると、ター
ンオンロスを改善することが可能であるが、ターンオフ
ロスを増やす欠点を持つ。その理由は、スイッチ素子１
０４のターンオンを遅延する働きをするインダクタ１１
６とコンデンサ１１８はスイッチ素子１０４のターンオ
フをも遅延させることになるからである。
路をリンギングチョークコンバータに応用すると、ター
ンオンロスを改善することが可能であるが、ターンオフ
ロスを増やす欠点を持つ。その理由は、スイッチ素子１
０４のターンオンを遅延する働きをするインダクタ１１
６とコンデンサ１１８はスイッチ素子１０４のターンオ
フをも遅延させることになるからである。
【０００４】スイッチ素子１０４に並列に接続されてい
るスナバコンデンサ１１０ｂはスイッチ素子１０４のタ
ーンオフのスピードが速い程効果を持つ。図５に、ター
ンオフ時にスイッチ素子１０４に流れる電流と１次巻線
１０２ａに流れる電流とスイッチ素子１０４両端に加わ
る電圧を各々示すが、図の波形に示されているようにス
イッチ素子１０４の電流がピークから下がり始めるとき
にスイッチ素子１０４両端の電圧が立ち上がるが、その
立ち上がるスピードはスナバコンデンサの容量に依存す
る。従って、同じ容量のコンデンサを用いる場合は、ス
イッチ素子１０４のターンオフのスピードが速い程、ス
イッチ素子１０４両端の電流がゼロになったときのスイ
ッチ素子１０４両端の電圧が低くなり、スイッチ素子１
０４によって消費されるターンオフロスが小さくなる。
るスナバコンデンサ１１０ｂはスイッチ素子１０４のタ
ーンオフのスピードが速い程効果を持つ。図５に、ター
ンオフ時にスイッチ素子１０４に流れる電流と１次巻線
１０２ａに流れる電流とスイッチ素子１０４両端に加わ
る電圧を各々示すが、図の波形に示されているようにス
イッチ素子１０４の電流がピークから下がり始めるとき
にスイッチ素子１０４両端の電圧が立ち上がるが、その
立ち上がるスピードはスナバコンデンサの容量に依存す
る。従って、同じ容量のコンデンサを用いる場合は、ス
イッチ素子１０４のターンオフのスピードが速い程、ス
イッチ素子１０４両端の電流がゼロになったときのスイ
ッチ素子１０４両端の電圧が低くなり、スイッチ素子１
０４によって消費されるターンオフロスが小さくなる。
【０００５】図４に示した従来の回路をリンギングチョ
ークコンバータに応用してスナバコンデンサ１１０ｂの
ターンオンロスを十分小さくしようとすると、インダク
タ１１６とコンデンサ１１８による遅延の時間もそれな
りに長くしなければならないが、その結果ターンオフの
スピードも遅くなってターンオフロスが増える。
ークコンバータに応用してスナバコンデンサ１１０ｂの
ターンオンロスを十分小さくしようとすると、インダク
タ１１６とコンデンサ１１８による遅延の時間もそれな
りに長くしなければならないが、その結果ターンオフの
スピードも遅くなってターンオフロスが増える。
【０００６】本発明は、このような欠点を除去するもの
で、スイッチ素子の制御電極に接続されているインダク
タとコンデンサによる遅延回路をターンオンのときに限
って働くようにし、これによってターンオンロスを改善
したリンギングチョークコンバータを提供することを目
的としている。
で、スイッチ素子の制御電極に接続されているインダク
タとコンデンサによる遅延回路をターンオンのときに限
って働くようにし、これによってターンオンロスを改善
したリンギングチョークコンバータを提供することを目
的としている。
【０００７】
【課題を解決するための手段】上の目的を達成するため
に本発明は、スイッチ素子に並列に第１のコンデンサが
接続されたリンギングチョークコンバータにおいて、ス
イッチ素子の制御電極とトランスの正帰還巻線の間を結
ぶ線路に抵抗と第２のコンデンサとインダクタからなる
直列回路を直列に挿入し、スイッチ素子の制御電極に並
列に第３のコンデンサを接続し、これによって、スイッ
チ素子が正帰還巻線に生じる正帰還信号によってターン
オンするときに遅延させ、更にスイッチ素子の制御電極
に並列にトランジスタを接続し、制御回路の信号によっ
てこのトランジスタをターンオンさせることによってス
イッチ素子の制御電極の電荷を放電させてスイッチ素子
をターンオフさせる。
に本発明は、スイッチ素子に並列に第１のコンデンサが
接続されたリンギングチョークコンバータにおいて、ス
イッチ素子の制御電極とトランスの正帰還巻線の間を結
ぶ線路に抵抗と第２のコンデンサとインダクタからなる
直列回路を直列に挿入し、スイッチ素子の制御電極に並
列に第３のコンデンサを接続し、これによって、スイッ
チ素子が正帰還巻線に生じる正帰還信号によってターン
オンするときに遅延させ、更にスイッチ素子の制御電極
に並列にトランジスタを接続し、制御回路の信号によっ
てこのトランジスタをターンオンさせることによってス
イッチ素子の制御電極の電荷を放電させてスイッチ素子
をターンオフさせる。
【０００８】
【作用】スイッチ素子がオン状態のときに制御回路の信
号によってトランジスタがターンオンすると、スイッチ
素子の制御電極の電荷がトランジスタを流れて放電し、
スイッチ素子は速いスピードでターンオフする。このと
き、第１のコンデンサはスイッチ素子両端の電圧を相対
的に遅く立ち上がらせて、スイッチ素子のターンオフロ
スを小さくする効果をもたらす。
号によってトランジスタがターンオンすると、スイッチ
素子の制御電極の電荷がトランジスタを流れて放電し、
スイッチ素子は速いスピードでターンオフする。このと
き、第１のコンデンサはスイッチ素子両端の電圧を相対
的に遅く立ち上がらせて、スイッチ素子のターンオフロ
スを小さくする効果をもたらす。
【０００９】スイッチ素子がオフ状態に入ると、トラン
スの励磁エネルギーは２次巻線と２次巻線に接続されて
いる整流平滑回路によって直流電気エネルギーに変換さ
れる。励磁エネルギーの一部は第１のコンデンサを充電
するので、第１のコンデンサの電圧は入力電圧よりも高
くなる。トランスの励磁エネルギーがゼロになると、第
１のコンデンサに充電されている電圧が入力電圧より高
いため、トランスの１次巻線には第１のコンデンサから
入力側に向かって電流が流れ始め、第１のコンデンサの
電圧が下がり始める。電流は第１のコンデンサと１次巻
線のインダクタンスによる共振電流になる。第１のコン
デンサの電圧が下がることによって１次巻線両端の電圧
も下がることになるが、正帰還巻線に生じる電圧も１次
巻線の電圧に比例して変化する。
スの励磁エネルギーは２次巻線と２次巻線に接続されて
いる整流平滑回路によって直流電気エネルギーに変換さ
れる。励磁エネルギーの一部は第１のコンデンサを充電
するので、第１のコンデンサの電圧は入力電圧よりも高
くなる。トランスの励磁エネルギーがゼロになると、第
１のコンデンサに充電されている電圧が入力電圧より高
いため、トランスの１次巻線には第１のコンデンサから
入力側に向かって電流が流れ始め、第１のコンデンサの
電圧が下がり始める。電流は第１のコンデンサと１次巻
線のインダクタンスによる共振電流になる。第１のコン
デンサの電圧が下がることによって１次巻線両端の電圧
も下がることになるが、正帰還巻線に生じる電圧も１次
巻線の電圧に比例して変化する。
【００１０】スイッチ素子の制御電極に直列に接続され
ている第２のコンデンサに充電されている電圧と正帰還
巻線の電圧の合成電圧が正になるとスイッチ素子の制御
電極の電圧が上昇し、やがてスイッチ素子はターンオン
する。スイッチ素子の制御電極と正帰還巻線の間に接続
されている遅延回路の定数を適当に決めておけば、第１
のコンデンサと１次巻線のインダクタンスによって生じ
る共振によって、第１のコンデンサの電圧が最も低くな
るときにスイッチ素子の制御電極の電圧がしきい値に達
するようにすることができる。
ている第２のコンデンサに充電されている電圧と正帰還
巻線の電圧の合成電圧が正になるとスイッチ素子の制御
電極の電圧が上昇し、やがてスイッチ素子はターンオン
する。スイッチ素子の制御電極と正帰還巻線の間に接続
されている遅延回路の定数を適当に決めておけば、第１
のコンデンサと１次巻線のインダクタンスによって生じ
る共振によって、第１のコンデンサの電圧が最も低くな
るときにスイッチ素子の制御電極の電圧がしきい値に達
するようにすることができる。
【００１１】
【実施例】図１は請求項１記載の発明に係るリンギング
チョークコンバータを示す回路図である。図２は図１の
回路図の主要部の電圧と電流の波形を示す波形図であ
る。
チョークコンバータを示す回路図である。図２は図１の
回路図の主要部の電圧と電流の波形を示す波形図であ
る。
【００１２】図１に示した回路において、抵抗１７の値
とコンデンサ１６の値が所定の時定数を持つように設定
されていれば、正帰還巻線１ｂのパルスが正になって、
スイッチ素子２がターンオンしてから一定期間経ったと
きにトランジスタ１５がターンオンしてスイッチ素子２
がターンオフする。トランジスタ１５のターンオンは正
帰還巻線１ｂの電圧が正から負に変わる前に起きる。従
って、スイッチ素子２のターンオフは抵抗１１と第２の
コンデンサ１２とインダクタ１３からなる直列回路及び
第３のコンデンサ１４による遅延回路の影響は受けな
い。
とコンデンサ１６の値が所定の時定数を持つように設定
されていれば、正帰還巻線１ｂのパルスが正になって、
スイッチ素子２がターンオンしてから一定期間経ったと
きにトランジスタ１５がターンオンしてスイッチ素子２
がターンオフする。トランジスタ１５のターンオンは正
帰還巻線１ｂの電圧が正から負に変わる前に起きる。従
って、スイッチ素子２のターンオフは抵抗１１と第２の
コンデンサ１２とインダクタ１３からなる直列回路及び
第３のコンデンサ１４による遅延回路の影響は受けな
い。
【００１３】図２は時間軸を合わせて各部の波形を示し
たものである。時間ｔ１において、スイッチ素子２の制
御電極の電圧がしきい値に達してスイッチ素子２がター
ンオンし、スイッチ素子２の電流が立ち上がり、正帰還
巻線１ｂには１次巻線１ａと正帰還巻線１ｂの巻数比に
応じた電圧が発生し、コンデンサ１６の電圧が上昇す
る。時間ｔ２において、コンデンサ１６の電圧がトラン
ジスタ１５のベースしきい値に達するとトランジスタ１
５のコレクタ電流が流れ始め、スイッチ素子２の制御電
極の電圧が下がり始める。そして、時間ｔ３において制
御電極のしきい値を下まわるとスイッチ素子２の電流は
ゼロになり、スイッチ素子２両端の電圧が立ち上がる。
スイッチ素子２両端の電圧が立ち上がると同時に正帰還
巻線１ｂの電圧が下がり始めるが、このときトランジス
タ１５はまだオン状態を保っているので、スイッチ素子
２の制御電極の電圧はしきい値を割って更に下がり続け
る。正帰還巻線１ｂの電圧がやがてゼロになり、その後
負になると、トランジスタ１５がオン状態を維持してい
なくてもスイッチ素子２の制御電極の電圧はしきい値以
下の値を保つ。トランスの励磁エネルギーが２次巻線１
ｃを通り負荷側に流れている間は正帰還巻線１ｂの電圧
は負を保つが、やがて、時間ｔ５においてその電流がゼ
ロになると、第１のコンデンサ３の電圧が１次巻線を通
り入力側に向かって流れ、スイッチ素子２両端の電圧が
下がり始める。そして、正帰還巻線１ｂの電圧も負から
正に向かって立ち上がるが、抵抗１１と第２のコンデン
サ１２とインダクタ１３からなる直列回路と第３のコン
デンサ１４によってスイッチ素子２の制御電極の電圧の
上昇が遅れ、時間ｔ６において、第１のコンデンサの電
圧の最も低いところで、しきい値に達してスイッチ素子
２がターンオンする。すなわち、スイッチ素子２がター
ンオンすることによって放電する第１のコンデンサの電
荷がより少なくなり、ターンオンロスが改善される。時
間ｔ６は時間ｔ１と位相が一致している。また、ｔ６−
ｔ５の期間が第１のコンデンサと１次巻線１ａによる共
振の半周期に相当する。
たものである。時間ｔ１において、スイッチ素子２の制
御電極の電圧がしきい値に達してスイッチ素子２がター
ンオンし、スイッチ素子２の電流が立ち上がり、正帰還
巻線１ｂには１次巻線１ａと正帰還巻線１ｂの巻数比に
応じた電圧が発生し、コンデンサ１６の電圧が上昇す
る。時間ｔ２において、コンデンサ１６の電圧がトラン
ジスタ１５のベースしきい値に達するとトランジスタ１
５のコレクタ電流が流れ始め、スイッチ素子２の制御電
極の電圧が下がり始める。そして、時間ｔ３において制
御電極のしきい値を下まわるとスイッチ素子２の電流は
ゼロになり、スイッチ素子２両端の電圧が立ち上がる。
スイッチ素子２両端の電圧が立ち上がると同時に正帰還
巻線１ｂの電圧が下がり始めるが、このときトランジス
タ１５はまだオン状態を保っているので、スイッチ素子
２の制御電極の電圧はしきい値を割って更に下がり続け
る。正帰還巻線１ｂの電圧がやがてゼロになり、その後
負になると、トランジスタ１５がオン状態を維持してい
なくてもスイッチ素子２の制御電極の電圧はしきい値以
下の値を保つ。トランスの励磁エネルギーが２次巻線１
ｃを通り負荷側に流れている間は正帰還巻線１ｂの電圧
は負を保つが、やがて、時間ｔ５においてその電流がゼ
ロになると、第１のコンデンサ３の電圧が１次巻線を通
り入力側に向かって流れ、スイッチ素子２両端の電圧が
下がり始める。そして、正帰還巻線１ｂの電圧も負から
正に向かって立ち上がるが、抵抗１１と第２のコンデン
サ１２とインダクタ１３からなる直列回路と第３のコン
デンサ１４によってスイッチ素子２の制御電極の電圧の
上昇が遅れ、時間ｔ６において、第１のコンデンサの電
圧の最も低いところで、しきい値に達してスイッチ素子
２がターンオンする。すなわち、スイッチ素子２がター
ンオンすることによって放電する第１のコンデンサの電
荷がより少なくなり、ターンオンロスが改善される。時
間ｔ６は時間ｔ１と位相が一致している。また、ｔ６−
ｔ５の期間が第１のコンデンサと１次巻線１ａによる共
振の半周期に相当する。
【００１４】図３は請求項２記載の発明に係るリンギン
グチョークコンバータを示す回路図である。
グチョークコンバータを示す回路図である。
【００１５】図３の回路の動作は図１のそれと同じ。ト
ランジスタ１５のコレクタ・ベース間に第３のコンデン
サ１４を付けることによって、このコンデンサの容量を
小さくすることができる。
ランジスタ１５のコレクタ・ベース間に第３のコンデン
サ１４を付けることによって、このコンデンサの容量を
小さくすることができる。
【００１６】図１及び図２において、トランジスタ１５
の制御回路は出力電圧を一定に保つための帰還制御回路
を有していないが、いずれの回路もそれらを付けること
が可能である。また、図１及び図２のスイッチ素子にＭ
ＯＳＦＥＴが用いられているが、他の種類のスイッチ素
子を用いることも可能である。
の制御回路は出力電圧を一定に保つための帰還制御回路
を有していないが、いずれの回路もそれらを付けること
が可能である。また、図１及び図２のスイッチ素子にＭ
ＯＳＦＥＴが用いられているが、他の種類のスイッチ素
子を用いることも可能である。
【００１７】
【発明の効果】図４に示した従来の方式に比べ、遅延回
路がターンオン時にのみ働き、ターンオフ時には働かな
いため、ターンオフロスを増やすことなくターンオンロ
スのみ減ずることができる。
路がターンオン時にのみ働き、ターンオフ時には働かな
いため、ターンオフロスを増やすことなくターンオンロ
スのみ減ずることができる。
【図１】請求項１記載の発明に係るリンギングチョーク
コンバータを示す回路図である。
コンバータを示す回路図である。
【図２】図１の主要部の電圧と電流の波形を示す波形図
である。
である。
【図３】請求項２記載の発明に係るリンギングチョーク
コンバータを示す回路図である。
コンバータを示す回路図である。
【図４】従来方式の一例を示す回路図である。
【図５】図４の主要部の電圧と電流の波形を示す回路図
である。
である。
１ トランス １ａ １次巻線 １ｂ 正帰還巻線 １ｃ ２次巻線 ２ スイッチ素子 ３ 第１のコンデンサ ４ ダイオード ５ コンデンサ ６ 負荷 ７ 抵抗 ８ 直流電源 １１ 抵抗 １２ 第２のコンデンサ １３ インダクタ １４ 第３のコンデンサ １５ トランジスタ １６ コンデンサ １７ 抵抗 １０２ トランス １０２ａ １次巻線 １０２ｂ ２次巻線 １０４ スイッチ素子 １０６ 発振制御回路 １０８ 抵抗 １１０ スナバ回路 １１０ａ 抵抗 １１０ｂ コンデンサ １１４ ダイオード １１６ インダクタ １１８ コンデンサ
Claims (2)
- 【請求項１】 １次巻線と正帰還巻線と２次巻線を有す
るトランスと、前記１次巻線に直列に接続されたスイッ
チ素子と、前記スイッチ素子に並列に接続された第１の
コンデンサと、前記２次巻線に接続された整流平滑回路
を備え、前記正帰還巻線に生じる電圧を前記スイッチ素
子の制御電極に加えることによって自励発振を起こし、
前記２次巻線に生じるパルスを整流平滑して直流電圧を
得るリンギングチョークコンバータにおいて、前記スイ
ッチ素子の制御電極と前記正帰還巻線を結ぶ線路に抵抗
と第２のコンデンサとインダクタからなる直列回路を直
列に挿入し、前記スイッチ素子の制御電極に第３のコン
デンサを並列に接続し、前記スイッチ素子の制御電極に
トランジスタを並列に接続し、前記トランジスタをター
ンオンさせることによって前記スイッチ素子の制御電極
の電荷を放電させて前記スイッチ素子をターンオフさせ
る制御回路を前記トランジスタに接続し、これによって
第１のコンデンサのターンオンロスを改善したリンギン
グチョークコンバータ。 - 【請求項２】 前記第３のコンデンサを前記トランジス
タのコレクタ・ベース間に接続した請求項１記載のター
ンオンロスを改善したリンギングチョークコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04363999A JP4304751B2 (ja) | 1999-01-13 | 1999-01-13 | ターンオンロスを改善したリンギングチョークコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04363999A JP4304751B2 (ja) | 1999-01-13 | 1999-01-13 | ターンオンロスを改善したリンギングチョークコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000209857A true JP2000209857A (ja) | 2000-07-28 |
| JP4304751B2 JP4304751B2 (ja) | 2009-07-29 |
Family
ID=12669452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04363999A Expired - Fee Related JP4304751B2 (ja) | 1999-01-13 | 1999-01-13 | ターンオンロスを改善したリンギングチョークコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4304751B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1193851A1 (en) * | 2000-09-27 | 2002-04-03 | Murata Manufacturing Co., Ltd. | Switching power supply device having series capacitance |
| WO2010082305A1 (ja) | 2009-01-13 | 2010-07-22 | 富士通株式会社 | 直流直流変換器、直流直流変換器の制御方法、および電子機器 |
| JP2011015570A (ja) * | 2009-07-03 | 2011-01-20 | Dx Antenna Co Ltd | 自励式スイッチング電源 |
-
1999
- 1999-01-13 JP JP04363999A patent/JP4304751B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1193851A1 (en) * | 2000-09-27 | 2002-04-03 | Murata Manufacturing Co., Ltd. | Switching power supply device having series capacitance |
| US6469913B2 (en) | 2000-09-27 | 2002-10-22 | Murata Manufacturing Co., Ltd. | Switching power supply device having series capacitance |
| WO2010082305A1 (ja) | 2009-01-13 | 2010-07-22 | 富士通株式会社 | 直流直流変換器、直流直流変換器の制御方法、および電子機器 |
| US8344718B2 (en) | 2009-01-13 | 2013-01-01 | Fujitsu Limited | DC-DC converter, method for controlling DC-DC converter, and electronic device |
| JP2011015570A (ja) * | 2009-07-03 | 2011-01-20 | Dx Antenna Co Ltd | 自励式スイッチング電源 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4304751B2 (ja) | 2009-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788556B2 (en) | Switching power source device | |
| JP2003088117A (ja) | スイッチング電源装置 | |
| JP3475892B2 (ja) | スイッチング電源装置 | |
| JP2002101655A (ja) | スイッチング電源装置 | |
| JP3221185B2 (ja) | スイッチング電源装置 | |
| JPH08130871A (ja) | Ｄｃ−ｄｃコンバータ | |
| US6661209B2 (en) | Leading edge modulator for post regulation of multiple output voltage power supplies | |
| JP2002136141A (ja) | 多出力型スイッチング電源装置 | |
| JP2000209857A (ja) | タ―ンオンロスを改善したリンギングチョ―クコンバ―タ | |
| JP2001309646A (ja) | スイッチング電源装置 | |
| JP2835899B2 (ja) | 電流不連続モードの他励式スイッチング電源のソフトスイッチング回路 | |
| JP2002374672A (ja) | スイッチング電源装置 | |
| JP4182306B2 (ja) | アクティブスナバ付フォワードコンバータ | |
| JPH09205770A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4081731B2 (ja) | スイッチング電源装置 | |
| JP3619115B2 (ja) | フライバック・コンバータにおける同期整流器のオンパルス幅の制御方法 | |
| JP4858815B2 (ja) | フォワードコンバータ | |
| JP2003052166A (ja) | スイッチング電源回路 | |
| JP3579789B2 (ja) | 高力率スイッチング電源装置 | |
| JPH11275859A (ja) | スイッチング電源装置 | |
| JPH11220880A (ja) | 電源装置 | |
| JPH0564448A (ja) | スイツチング電源装置 | |
| JPH10295077A (ja) | スイッチング電源装置 | |
| JPH04344167A (ja) | 自励振形フライバックコンバ−タ | |
| JP2001178131A (ja) | 高力率フライバックコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090420 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |