JPH0564448A - スイツチング電源装置 - Google Patents

Abstract

(57)【要約】 【目的】 部分共振型スイッチングレギュレータのコス
トの低減、及び損失の低減を図る。 【構成】 直流電源１に対してリアクトル２とトランス
３の１次巻線４と第１の絶縁ゲート型ＦＥＴ５との直列
回路を接続する。第１のＦＥＴ５に並列にコンデンサ９
を第２のＦＥＴ１０を介して並列に接続する。２次巻線
１３に並列にダイオード２３を介してリアクトル２２を
接続する。リアクトル２２はオフ期間にエネルギーを蓄
積し、オン期間に負荷側に放出する。トランス３には３
次巻線２７を設け、これを電源１とコンデンサ９との間
に接続する。３次巻線２７はコンデンサ９の充電電流を
流す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ゼロボルトスイッチン
グが可能なスイッチング電源装置に関する。

【０００２】

【従来の技術】トランスとスイッチング素子とを直列に
接続し、スイッチング素子をオン・オフ制御することに
よってトランスの２次側に交流を発生させ、これを整流
することによって直流出力を得るスイッチングレギュレ
ータは広く使用されている。しかし、この種のスイッチ
ングレギュレータにおいては、スイッチング素子のオフ
転換期間及びオン転換期間に電流波形と電圧波形との重
なり合いが生じ、これに基づく電力損失が生じる。

【０００３】この種の問題を解決するために共振型スイ
ッチングレギュレータが研究されている。共振型スイッ
チングレギュレータでは、トランスのインダクタンス及
び／又は共振用リアクトルのインダクタンスとスイッチ
ング素子の寄生容量及び／又は共振用コンデンサの容量
との共振によってスイッチング素子の両端子間電圧波形
が決定され、スイッチング素子の両端子間電圧波形は正
弦波になり、ゼロボルトスイッチングが可能である。し
かし、出力電圧を制御すると、スイッチング周波数が変
化するという問題、及びスイッチング素子等に高い電圧
が印加されるという問題、及び制御が複雑になるという
問題がある。

【０００４】一方、スイッチング素子に並列にコンデン
サを接続し、ターンオフ時に共振動作でコンデンサを充
電してサージ電圧を吸収すると共に、スイッチング素子
の両端子間電圧の立上りを遅延させてスイッチング損失
を低減させ、その後、コンデンサのエネルギーを電源に
帰還させる方式の部分共振型スイッチングレギュレータ
が提案されている。

【０００５】

【発明が解決しようとする課題】しかし、従来の部分共
振型スイッチングレギュレータでは共振用コンデンサの
エネルギーを電源に帰還させるために生じる電力損失が
効率の低下を招く。また、従来の部分共振型スイッチン
グレギュレータは特殊な回路構成となるために必然的に
コスト高になった。

【０００６】そこで、本発明の目的は高効率化及び低コ
スト化が可能なスイッチング電源装置を提供することに
ある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
の本発明は、直流電源と、前記直流電源の一端と他端と
の間に接続されたトランスの１次巻線と、前記１次巻線
に直列に接続された第１のスイッチング素子と、前記第
１のスイッチング素子と一体に形成されたダイオード又
は独立のダイオードから成り、前記第１のスイッチング
素子に並列に接続されている第１のダイオードと、前記
第１のスイッチング素子の寄生容量又は独立のコンデン
サから成り、前記第１のスイッチング素子に対して並列
に接続されている第１のコンデンサと、前記１次巻線の
インダクタンス及び／又は独立の共振用リアクトルから
成り、前記直流電源と前記第１のスイッチング素子との
間に接続された共振用インダクタンスと、前記第１のス
イッチング素子に対して第２のスイッチング素子を介し
て並列に接続され且つ前記第１のコンデンサよりも大き
な静電容量を有している第２のコンデンサと、前記第２
のスイッチング素子に一体に形成されたダイオード又は
独立のダイオードから成り、前記第２のスイッチング素
子に対して並列に接続されている第２のダイオードと、
前記トランスの２次巻線と、前記２次巻線に接続された
整流平滑回路と、前記第１のスイッチング素子をオン・
オフ制御する第１の制御パルスと前記第１のスイッチン
グ素子のオフ期間の開始時点よりも後の時点と前記オフ
期間の終了時よりも前の時点の間で前記第２のスイッチ
ング素子をオン制御するための第２の制御パルスとを形
成するスイッチ制御回路と、前記２次巻線に並列に接続
されたリアクトルと、前記リアクトルに直列に接続され
且つ前記２次巻線の誘起電圧に基づいて前記整流平滑回
路に電流が流れない期間に前記２次巻線の誘起電圧で順
バイアスされる向きを有している第３のダイオードと、
前記直流電源の一端と前記第２のコンデンサとの間に第
４のダイオードを介して接続された前記トランスの３次
巻線とを備えていることを特徴とするスイッチング電源
装置に係わるものである。

【０００８】なお、請求項２に示すように、第２のコン
デンサを第２のスイッチング素子を介してインダクタン
スに並列に接続することができる。

【０００９】また、請求項３に示すように請求項１にお
ける第２のスイッチング素子及び第２のダイオードと第
４のダイオードとを入れ替えた回路構成にすることがで
きる。また、請求項４に示すように請求項３における第
２のコンデンサを共振用インダクタンスに並列接続する
ことができる。

【００１０】

【作用】各請求項における第１のスイッチング素子は変
換用スイッチング素子であり、一般の他励スイッチング
レギュレータと同様にオン・オフ動作する。共振用イン
ダクタンスと第１のコンデンサは比較的高い周波数で共
振する。従って、第１のスイッチング素子の短いターン
オフ期間及びターンオン期間において第１のスイッチン
グ素子の電圧が正弦波に沿って変化する。第２のコンデ
ンサ及び第２のスイッチング素子は第１のコンデンサの
エネルギー放出を制御する。２次巻線に並列に接続され
たリアクトルはオフ期間に第１のコンデンサから放出さ
れたエネルギーを蓄積する機能を有する。ここに蓄積さ
れたエネルギーはオン期間に負荷側に放出される。３次
巻線２７は第２のコンデンサ９の充電又は放電を助け
る。

【００１１】請求項２及び４に示すように第２のコンデ
ンサを接続した場合には、第２のコンデンサがフライバ
ック電圧で充電される。

【００１２】

【第１の実施例】次に、図１〜図４を参照して本発明の
第１の実施例のスイッチング電源装置を説明する。図１
において、例えば交流電源に接続された整流平滑回路か
ら成る直流電源１の一端と他端との間に共振用リアクト
ル２とトランス３の１次巻線４とサブストレートをソー
スに接続したＮチャンネル絶縁ゲート型電界効果トラン
ジスタ即ちＦＥＴ５との直列回路が接続されている。Ｆ
ＥＴ５は等価的に示されている第１のスイッチング素子
６と第１のダイオード７と第１のコンデンサ８とから成
る。第１のスイッチング素子６はＦＥＴ５の本体部から
成る。第１のダイオード７はＦＥＴ５に内蔵されたダイ
オードであって、第１のスイッチング素子６のソース・
ドレイン間に対して逆並列接続されている。第１のコン
デンサ８は第１のスイッチング素子６のドレイン・ソー
ス間の寄生容量である。

【００１３】第２のコンデンサ９が第２のＦＥＴ１０を
介して第１のＦＥＴ５に並列接続されている。第２のコ
ンデンサ９は第１のコンデンサ８よりも大きな静電容量
を有する。第２のＦＥＴ１０もサブストレートをソース
に接続したＮチャンネル絶縁ゲート型電界効果トランジ
スタであり、第２のスイッチング素子１１の他に第２の
ダイオード１２を内蔵している。このＦＥＴ１０も寄生
容量を有するが、図示が省略されている。

【００１４】トランス３の２次巻線１３は、２つのダイ
オード１４、１５とリアクトル１６とコンデンサ１７か
ら成る整流平滑回路１８を介して一対の出力端子１９、
２０に接続されている。一対の出力端子１９、２０間に
は負荷２１が接続されている。

【００１５】オフ期間のエネルギーを蓄積するためのリ
アクトル２２がダイオード２３を介して２次巻線１３に
並列接続されている。ダイオード２３の向きは、整流平
滑回路１８のダイオード１４がオフの期間に２次巻線１
３の電圧で逆バイアスされる向きである。

【００１６】第１及び第２のスイッチング素子６、１１
をオン・オフ制御するための制御回路２４は、第１及び
第２のＦＥＴ５、１０のゲート即ち第１及び第２のスイ
ッチング素子６、１１の制御端子にライン２５、２６に
よって夫々接続されている。また、出力電圧を一定に制
御するために、制御回路２４は出力端子１９、２０に接
続されている。

【００１７】トランス３に設けられた３次巻線２７は第
４のダイオード２８を介して直流電源１の一端と第２の
コンデンサ９との間に接続されている。３次巻線２７の
極性は第１のスイッチング素子６のオフ期間にコンデン
サ９に充電電流を流すことができるように決定されてい
る。

【００１８】図２は図１の制御回路２４を詳しく示す。
この制御回路２４は、出力端子１９、２０に接続された
電圧検出回路４０と、誤差増幅器４１、基準電圧源４
２、及びＰＷＭパルス形成回路４３等を含むＰＷＭ制御
ＩＣ４４と、ＮＯＴ回路４５と、第１及び第２の遅延回
路４６、４７と、第１及び第２のＡＮＤゲート４８、４
９と、第１及び第２の駆動回路５０、５１とから成る。
電圧検出回路４０は分圧回路から成り、この分圧点即ち
検出ラインが誤差増幅器４１の一方の入力端子に接続さ
れている。誤差増幅器４１はこの他方の入力端子に接続
された基準電圧源４２の基準電圧と電圧検出回路４０の
検出電圧との差に対応する信号を出力する。誤差増幅器
４１に接続されたＰＷＭ制御回路４３は、三角波発生器
と電圧コンパレータとを含み、コンパレータで一定周期
の三角波と誤差増幅器４１の出力信号とを比較し、一定
周期の方形波を発生する。なお、ＰＷＭ制御ＩＣ４４と
して市販のＭＢ３７５９、μＰＣ４９４等を使用するこ
とができる。第１のＡＮＤゲート４８の一方の入力端子
はＰＷＭ制御回路４３に直接に接続され、この他方の入
力端子は第１の遅延回路４６を介してＰＷＭ制御回路４
３に接続されている。第２のＡＮＤゲート４９の一方の
入力端子はＮＯＴ回路４５を介してＰＷＭ制御回路４３
に接続され、この他方の入力端子は第２の遅延回路４７
を介してＮＯＴ回路４５に接続されている。第１及び第
２のＡＮＤゲート４８、４９の出力端子は第１及び第２
の駆動回路５０、５１を介して第１及び第２のＦＥＴ制
御ライン２５、２６に接続されている。

【００１９】図３の（Ａ）（Ｂ）（Ｃ）の波形は図２の
Ａ、Ｂ、Ｃ点の電圧波形を示す。ＰＷＭ制御回路４３か
らは図３の（Ａ）に示す方形波パルス（ＰＷＭパルス）
が周期Ｔを有して繰返して発生する。出力電圧が基準値
よりも高くなると、破線で示すようにパルス幅が狭くな
る。逆に出力電圧が基準値よりも低くなるとパルス幅が
広くなる。これは一般的なＰＷＭ制御のスイッチングレ
ギュレータの動作と同一である。第１のＡＮＤゲート４
８には図３の（Ａ）のパルスとこの遅延パルスとが入力
するので、ここからは図３の（Ｂ）の第１の制御パルス
が出力する。一方、第２のＡＮＤゲート４９には図３の
（Ａ）の反転パルスとこの遅延パルスが入力するので、
図３の（Ｃ）に示す第２の制御パルスが出力する。第１
及び第２のＡＮＤゲート４８、４９の第１及び第２の制
御パルスは駆動回路５０、５１を介して第１及び第２の
スイッチング素子６、１１のゲートに印加される。図３
の第１及び第２の遅延時間Ｔd は図４のｔ1 〜ｔ3 期
間、ｔ5 〜ｔ6 期間に対応し、図１の１次巻線４とリア
クトル２の合計のインダクタンスＬr と第１のコンデン
サ８の静電容量Ｃr とで決定される共振周波数に従う正
弦波のほぼπ／２（９０度）期間に対応する。

【００２０】次に、図４を参照して図１の回路の動作を
説明する。図４の波形は図１の各部の状態を示す。図１
の回路の動作は、図４のｔ0 〜ｔ1 区間と、ｔ1 〜ｔ2
区間と、ｔ2 〜ｔ3 区間と、ｔ3 〜ｔ4 区間と、ｔ4 〜
ｔ5 区間と、ｔ5 〜ｔ6 区間との６つに分けて考えるこ
とができる。

【００２１】ｔ0 〜ｔ1 区間においては、第１のスイッ
チング素子６が制御信号（第１の制御パルス）Ｖg1に応
答してオン状態にあり、第２のスイッチング素子１１は
オフ状態にある。また、第１のダイオード７、第２のダ
イオード１２、平滑用ダイオード１５、及び第４のダイ
オード２８が非導通状態にあり、整流ダイオード１４と
ダイオード２３とが導通状態にある。従って、電源１と
リアクトル２と１次巻線４と第１のスイッチング素子６
とから成る回路によって第１のスイッチング素子６の電
流Ｉq1が図４に示すように流れる。この電流Ｉq1はリア
クトル２と１次巻線４のインダクタンスＬr のために時
間と共に増大する。２次巻線１３の電圧Ｖs は図４に示
すようにほぼ一定であり、この電圧Ｖs に基づいて２次
巻線１３とダイオード１４とリアクトル１６とコンデン
サ１７及び負荷２１とから成る閉回路に電流Ｉs が図４
に示すように流れる。また、第１のスイッチング素子６
のオフ期間にリアクトル２２に蓄積されたエネルギーに
基づいて、リアクトル２２とダイオード１４とリアクト
ル１６とコンデンサ１７及び負荷２１とダイオード２３
とから成る閉回路に電流Ｉb が図４に示すように流れ
る。

【００２２】ｔ1 〜ｔ2 期間では第１のスイッチング素
子６の制御信号Ｖg1が低レベルである。第１のスイッチ
ング素子６がオフになると、第１のコンデンサ８がリア
クトル２と１次巻線４に直列に接続され、これ等のイン
ダクタンスＬr と容量Ｃr による共振が生じ、コンデン
サ８の電圧即ち第１のスイッチング素子６の電圧Ｖq1が
正弦波に立上る。なお、図４では図示を簡略化するため
に電圧Ｖq1の立上りを直線で示している。この共振時の
電流は電源１とリアクトル２と１次巻線４と第１のコン
デンサ８とから成る回路に図４の電流Ｉq1の波形におい
て斜線を付して示すように流れる。第１のスイッチング
素子６に流れる電流は、図４の電流Ｉq1からｔ1 〜ｔ3
期間の斜線の部分を除去したものとなる。従って、第１
のスイッチング素子６の電圧Ｖq1の立上り期間に第１の
スイッチング素子６の電流は零であり、第１のスイッチ
ング素子６の電力損失が低減する。

【００２３】ｔ2 〜ｔ3 期間においては、第１及び第２
のスイッチング素子６、１１がオフ、ダイオード７、１
２、１４、２８が非導通、ダイオード１５、２３が導通
状態にある。ｔ2 時点でコンデンサ８が入力電圧Ｖinま
で充電された後に、リアクトル２及び１次巻線４のイン
ダクタンスに基づく慣性によりコンデンサ８の充電電流
が更に流れ、この電圧Ｖq1は入力電圧Ｖinとフライバッ
ク電圧Ｖf との和（Ｖin＋Ｖf ）になる。コンデンサ８
の電圧Ｖq1が入力電圧Ｖinよりも高くなるため、１次巻
線４には今迄と逆向きの電圧が印加され、２次巻線１３
の誘起電圧の向きも今迄と逆になり、ダイオード１４は
非導通になる。このオフ期間にはリアクトル１６の蓄積
エネルギーが負荷２１に供給される。

【００２４】ｔ3 時点になると、第１のコンデンサ８の
電圧Ｖq1が第２のコンデンサ９の充電電圧よりも高くな
り、第２のダイオード１２が導通状態になる。この結
果、リアクトル２と１次巻線４のインダクタンスＬr に
基づく慣性による電流は第２のコンデンサ９にも流れ
る。図４の電流Ｉa はコンデンサ９の電流を示す。第２
のコンデンサ９の電圧Ｖc は充電又は放電によって変化
するが、この容量Ｃが十分に大きいので、電圧Ｖc の変
動は極めて小さい。従って、図４では電圧Ｖc が一定値
で示されている。第２のスイッチング素子１１にはｔ3
時点で制御信号Ｖg2が印加されるが、インダクタンスＬ
r の慣性による電流に対しては逆向きの極性を有するの
で、慣性による電流はダイオード１２を通って流れる。
慣性による電流は図４のＩq2、Ｉa に示すように徐々に
低減し、ｔ4 時点で零になる。ダイオード１２のオン期
間にはＦＥＴ５の電圧Ｖq1がクランプされ、ほぼ一定値
に保たれる。１次巻線４にはコンデンサ９の電圧Ｖc か
ら入力電圧Ｖinを差し引いた電圧が印加され、これがト
ランス３のリセット電圧として作用する。２次巻線１３
の電圧Ｖs は１次巻線４の電圧に対応してほぼ一定に保
たれる。このほぼ一定の電圧Ｖs がリアクトル２２に印
加されるためにリアクトル２２の電流Ｉb は徐々に増加
する。ｔ3 〜ｔ4 期間には３次巻線２７に下向きの電圧
が発生し、図４に示すように電流Ｉc が流れる。この結
果、コンデンサ９は３次巻線２７の電流Ｉc とＦＥＴ１
０を通る電流Ｉq2との和によって充電され、迅速且つ安
定的に所望の電圧値が得られる。

【００２５】ｔ4 時点でインダクタンスＬr のエネルギ
ー放出による慣性電流が零になると、コンデンサ９の放
電電流がコンデンサ９、第２のスイッチング素子１１、
１次巻線４、リアクトル２、電源１の経路で流れる。第
２のスイッチング素子１１は図４ではｔ3 時点からオン
制御されているが、実際に機能するのはｔ4 時点からで
あるので、これまでにオン制御しておけばよい。

【００２６】ｔ5 時点で第２のスイッチング素子１１が
オフになると、リアクトル２及び１次巻線４のインダク
タンスＬr に蓄積されたエネルギーによって１次巻線
４、リアクトル２、電源１、コンデンサ８から成る共振
回路が形成され、コンデンサ８の電荷が放出され、ＦＥ
Ｔ５の電圧Ｖq1は徐々に低下する。コンデンサ８の電荷
の放出期間には２次巻線１３に下向きの電圧が発生して
いるので、ダイオード２３は導通状態に保たれる。この
ため、共振で放出された第１のコンデンサ８のエネルギ
ーの一部はリアクトル２２に移される。コンデンサ８の
放出が完了すると、逆充電する向きの電流が流れようと
するが、ダイオード７が導通状態となるためにコンデン
サ８の電圧即ちＦＥＴ５の電圧Ｖq1は実質的に零ボルト
に保たれる。ｔ6 時点で再び第１のスイッチング素子６
がオンになり、ｔ0 〜ｔ6 区間と同様な動作が繰返して
生じる。ｔ5 〜ｔ6 区間は共振時の正弦波のほぼπ／２
又はこれ以上に設定されているので、ｔ6 時点のＦＥＴ
５の電圧Ｖq1は実質的にゼロボルトであり、電力損失を
伴なわないゼロボルトスイッチングが可能になる。

【００２７】

【第２の実施例】次に、図５及び図６を参照して第２の
実施例のスイッチング電源装置を説明する。但し、図５
において図１と共通する部分には同一の符号を付してそ
の説明を省略する。図５の回路は図１の回路のＦＥＴ１
０とダイオード２８とを入れ替えたものに相当する。即
ち、図５では第２のコンデンサ９が第４のダイオード２
８を介して第１のＦＥＴ５に並列に接続されている。ま
た、３次巻線２７が電源１とコンデンサ９との間に第２
のＦＥＴ１０を介して接続されている。第２のＦＥＴ１
０は第２のスイッチング素子１１と内蔵ダイオード１２
とから成る。

【００２８】図６は図５のＶg1、Ｖg2、Ｖq1、Ｉq1、Ｖ
s 、Ｉs 、Ｉb 、Ｉa 、Ｉp 、Ｉq2、Ｖc 、Ｖq2を示
す。図６と図４との比較から明らかなように、図６のＶ
g1、Ｖg2、Ｖq1、Ｉq1、Ｖs 、Ｉs 、Ｉb 、Ｉa 、Ｉq
2、Ｖc 、Ｖq2は図４と同様に変化する。また、図６の
ｔ0 〜ｔ3 期間及びｔ5 〜ｔ6期間の動作は図４のｔ0
〜ｔ3 期間及びｔ5 〜ｔ6 期間の動作と同一であり、図
６のｔ3 〜ｔ4 期間とｔ4〜ｔ5 期間の動作が図４と少
し異なる。図６ではｔ3 〜ｔ4 期間において電源１とリ
アクトル２と１次巻線４とダイオード２８とコンデンサ
９とから成る回路でコンデンサ９の充電電流Ｉp が流れ
ると共に、電源１とダイオード１２と３次巻線２７とコ
ンデンサ９とから成る回路で充電電流Ｉq2が流れる。従
って、コンデンサ９の充電電流Ｉa はＩp ＋Ｉq2にな
る。次のｔ4 〜ｔ5 期間においては、第２のコンデンサ
９と３次巻線２７と第２のスイッチング素子１１と電源
１とから成る回路で第２のコンデンサ９が放電する。こ
の時、２次巻線１３には下向きの電圧が誘起しているの
で、２次巻線１３とダイオード２３とリアクトル２２か
ら成る回路に電流Ｉb が流れ、リアクトル２２にエネル
ギーが蓄積される。ｔ5 において、スイッチング素子１
１をオフにすると、放電電流はトランスの一次巻線４に
移行し、コンデンサ８と、リアクトル２と一次巻線４等
によるインダクタンスで共振を生じ、コンデンサ８を放
電させ、ダイオ−ド７が導通状態となる。従って、この
実施例によっても図１の実施例と同一の作用効果を得る
ことができる。

【００２９】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） ダイオード７、１２をＦＥＴの内蔵ダイオード
とせずに独立のダイオードとすることができる。 （２） コンデンサ８としてＦＥＴ５の寄生容量を使用
しないで、独立のコンデンサを接続することができる。 （３） ＦＥＴ５の代りに、バイポーラトランジスタ又
はサイリスタ又は接合型ＦＥＴ等のスイッチング素子と
ダイオードとコンデンサの組み合せ回路とすることがで
きる。 （４） １次巻線４のインダクタンスが大きい場合には
リアクトル２を省くことができる。 （５） 図３の（Ｃ）の制御パルスのｔ4 時点の立上り
を遅らせることができる。 （６） 図１において第２のコンデンサ９を破線で示す
ようにリアクトル２と１次巻線４に対して並列に接続す
ることができる。この場合には第２のコンデンサ９の充
電電圧が１次巻線４及びリアクトル２のフライバック電
圧Ｖf となるが、その他は図４と同様に動作する。 （７） 図５において第２のコンデンサ９を破線で示す
ようにリアクトル２と１次巻線４に対して並列に接続す
ることができる。この場合には第２のコンデンサ９の充
電電圧が１次巻線４とリアクトル２のフライバック電圧
Ｖf となる。

【００３０】

【発明の効果】上述から明らかなように各請求項の発明
によれば、ゼロボルトスイッチングを容易に達成し、効
率を向上させることができる。

【図面の簡単な説明】

【図１】第１の実施例のスイッチング電源装置を示す回
路図である。

【図２】図１の制御回路を詳しく示すブロック図であ
る。

【図３】図２の各部の状態を示す波形図である。

【図４】図１の各部の状態を示す波形図である。

【図５】第２の実施例のスイッチング電源装置を示す回
路図である。

【図６】図５の各部の状態を示す波形図である。

【符号の説明】

１ 電源 ２ リアクトル ３ トランス ４ １次巻線 ５、１０ ＦＥＴ ６、１１ スイッチング素子 ７、１２ ダイオード ８、９ コンデンサ ２２ リアクトル ２７ ３次巻線

Claims (4)

【特許請求の範囲】
1. 【請求項１】 直流電源と、 前記直流電源の一端と他端との間に接続されたトランス
   の１次巻線と、 前記１次巻線に直列に接続された第１のスイッチング素
   子と、 前記第１のスイッチング素子と一体に形成されたダイオ
   ード又は独立のダイオードから成り、前記第１のスイッ
   チング素子に並列に接続されている第１のダイオード
   と、 前記第１のスイッチング素子の寄生容量又は独立のコン
   デンサから成り、前記第１のスイッチング素子に対して
   並列に接続されている第１のコンデンサと、 前記１次巻線のインダクタンス及び／又は独立の共振用
   リアクトルから成り、前記直流電源と前記第１のスイッ
   チング素子との間に接続された共振用インダクタンス
   と、 前記第１のスイッチング素子に対して第２のスイッチン
   グ素子を介して並列に接続され且つ前記第１のコンデン
   サよりも大きな静電容量を有している第２のコンデンサ
   と、 前記第２のスイッチング素子に一体に形成されたダイオ
   ード又は独立のダイオードから成り、前記第２のスイッ
   チング素子に対して並列に接続されている第２のダイオ
   ードと、 前記トランスの２次巻線と、 前記２次巻線に接続された整流平滑回路と、 前記第１のスイッチング素子をオン・オフ制御する第１
   の制御パルスと前記第１のスイッチング素子のオフ期間
   の開始時点よりも後の時点と前記オフ期間の終了時より
   も前の時点の間で前記第２のスイッチング素子をオン制
   御するための第２の制御パルスとを形成するスイッチ制
   御回路と、 前記２次巻線に並列に接続されたリアクトルと、 前記リアクトルに直列に接続され且つ前記２次巻線の誘
   起電圧に基づいて前記整流平滑回路に電流が流れない期
   間に前記２次巻線の誘起電圧で順バイアスされる向きを
   有している第３のダイオードと、 前記直流電源の一端と前記第２のコンデンサとの間に第
   ４のダイオードを介して接続された前記トランスの３次
   巻線と、 を備えていることを特徴とするスイッチング電源装置。
2. 【請求項２】 前記第２のコンデンサが前記１次巻線又
   は前記１次巻線と前記共振用リアクトルに対して前記第
   ２のスイッチング素子を介して並列に接続されているこ
   とを特徴とする請求項１記載のスイッチング電源装置。
3. 【請求項３】 直流電源と、 前記直流電源の一端と他端との間に接続されたトランス
   の１次巻線と、 前記１次巻線に直列に接続された第１のスイッチング素
   子と、 前記第１のスイッチング素子と一体に形成されたダイオ
   ード又は独立のダイオードから成り、前記第１のスイッ
   チング素子に並列に接続されている第１のダイオード
   と、 前記第１のスイッチング素子の寄生容量又は独立のコン
   デンサから成り、前記スイッチング素子に対して並列に
   接続されている第１のコンデンサと、 前記１次巻線のインダクタンス及び／又は独立の共振用
   リアクトルから成り、前記直流電源と前記第１のスイッ
   チング素子との間に接続されている共振用インダクタン
   スと、 前記第１のスイッチング素子に対して第２のダイオード
   を介して並列に接続され且つ前記第１のコンデンサより
   も大きな静電容量を有している第２のコンデンサと、 前記トランスの２次巻線と、 前記２次巻線に接続された整流平滑回路と、 前記２次巻線に並列に接続されたリアクトルと、 前記リアクトルに直列に接続され且つ前記２次巻線の誘
   起電圧に基づいて前記整流平滑回路に電流が流れない期
   間に前記２次巻線の誘起電圧で順バイアスされる向きを
   有している第３のダイオードと前記直流電源の一端と前
   記第２のコンデンサとの間に第２のスイッチング素子を
   介して接続されている前記トランスの３次巻線と、 前記第２のスイッチング素子に一体に形成されたダイオ
   ード又は独立のダイオードから成り、前記第２のスイッ
   チング素子に対して並列に接続されている第４のダイオ
   ードと、 前記第１のスイッチング素子をオン・オフ制御する第１
   の制御パルスと前記第１のスイッチング素子のオフ期間
   の開始時点よりも後の時点と前記オフ期間の終了時より
   も前の時点の間で前記第２のスイッチング素子をオン制
   御するための第２の制御パルスとを形成するスイッチ制
   御回路とを備えていることを特徴とするスイッチング電
   源装置。
4. 【請求項４】 前記第２のコンデンサが前記１次巻線又
   は前記１次巻線と前記共振用リアクトルに対して前記第
   ２のダイオードを介して並列に接続されていることを特
   徴とする請求項３記載のスイッチング電源装置。