JP3694292B2 - 同期整流型ｄｃ−ｄｃコンバータ - Google Patents
同期整流型ｄｃ−ｄｃコンバータ Download PDFInfo
- Publication number
- JP3694292B2 JP3694292B2 JP2002376248A JP2002376248A JP3694292B2 JP 3694292 B2 JP3694292 B2 JP 3694292B2 JP 2002376248 A JP2002376248 A JP 2002376248A JP 2002376248 A JP2002376248 A JP 2002376248A JP 3694292 B2 JP3694292 B2 JP 3694292B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- voltage
- output
- converter
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は同期整流型ＤＣ−ＤＣコンバータに関し、特に同期整流型のフォワードコンバータに関する。
【０００２】
【従来の技術】
従来、複数のＤＣ−ＤＣコンバータを並列接続して並列運転する場合に発生する逆電流の流入を減少させる技術が開発されていた（特許文献１、２参照）以下、これらの特許文献１、２を従来例１、２として具体的に説明する。
【０００３】
(1) ：従来例１（特許文献１）の説明
図１０は従来例１の説明図（その１）、図１１は従来例１の説明図（その２）である。図１０の（ａ）図では、一次巻線２２１と二次巻線２２２とは、一次巻線２２１の一次側電圧供給回路２１１側の一端と、二次巻線２２２の出力端子２２３側の一端とが同極性になるように磁気結合されており、主スイッチ素子２１０が導通し、トランス２２０内の一次巻線２２１に、一次側電圧供給回路２１１から供給される電流Ｉ1 が流れると、二次巻線２２２の出力端子２２３側に正電圧、グラウンド端子２２４側に負電圧が誘起される。
【０００４】
二次巻線２２２に誘起された電圧により、第１の二次側整流素子２０６のドレイン端子の電位がソース端子の電位より低くなる。このとき、第１の二次側整流素子２０６内の寄生ダイオードが順バイアスされるが、ゲート端子には、二次巻線２２２に誘起された電圧により、正電圧が印加されるので、第１の二次側整流素子２０６は、通常動作とは逆方向に導通し、ソース端子側からドレイン端子側に向け、電流Ｉ2 を流す。
【０００５】
電流Ｉ2 による電圧降下は、第１の二次側整流素子２０６の寄生ダイオードを導通させない程度に小さくなっており、この電流Ｉ2 が流れると、出力端子２２３とグラウンド端子２２４の間に接続された出力コンデンサ２０９及び負荷２１２に、低損失で電力が供給される。
【０００６】
この間（第１の二次側整流素子２０６が逆方向に導通している間）、二次巻線２２２に誘起された電圧により、第２の二次側整流素子２０７のドレイン端子には、ソース端子よりも高い電圧が印加されており、また、ゲート端子には負電圧が印加されているから、第２の二次側整流素子２０７には電流は流れない。
【０００７】
次に、主スイッチ素子２１０が導通から遮断に転じると、二次巻線２２２の出力端子２２３側の一端に負電圧、グラウンド端子２２４側の一端に正電圧が誘起される。その電圧により、電流Ｉ2 を流していた第１の二次側整流素子２０６のドレイン端子の電位がソース端子の電位より高くなり、また、ゲート端子には負電圧が印加されるので、第１の二次側整流素子２０６は遮断する。
【０００８】
このとき、第２の二次側整流素子２０７では、二次巻線２２２に誘起された電圧により、ゲート端子に正電圧が印加されるから、導通可能な状態になる。また、第２の二次側整流素子２０７は、インダクタンス素子２０８に生じた起電力により、ドレイン端子の電位がソース端子の電位よりも低くなるから、逆方向に導通し、インダクタンス素子２０８に蓄積された磁気エネルギーにより、図１０の（ｂ）図に示すように、負荷２１２に電力を供給する方向の電流Ｉ3 を流す。
【０００９】
また、制御装置２０３内には発振器と基準電圧発生回路が設けられており、ＰＷＭ方式で主スイッチ素子２１０を駆動しており、スイッチングの周期が一定になっている。また、電源装置２０２はフォワード型であるため、出力端子２２３の出力電圧は、主スイッチ素子２１０の導通時間と、一次側電圧供給回路２１１が出力する電圧、一次巻線２２１と二次巻線２２２の巻線比によって決まる。制御装置２０３は、出力端子２２３とグラウンド端子２２４間の出力電圧を検出しており、主スイッチング素子２１０の導通時間を制御しているので、一次側電圧供給回路２１１の電圧変動等により、一次側電圧供給回路２１１の電圧が変動しても、出力電圧は一定に維持されている。
【００１０】
電源装置２０２は複数台を並列接続し、出力電流を増やすことができる。しかしながら、複数台の電源装置２０２を並列接続する場合には、出力電圧が完全に一致せず、そのため、各電源２０２のうち、出力電圧が高く設定されているものから、負荷２１２が消費するよりも大きな出力電流が出力され、余分な電流は、出力電圧が低く設定されている電源装置に流入してしまう。
【００１１】
図１０の（ｃ）図では、２台の電源装置２０２1 、２０２2 を並列接続して運転する場合を示しており、一方の電源装置２０２1 側から、他方の電源装置２０２2 に向けて電流Ｉ5 が流入している。この電流Ｉ5 が二次巻線２２２2 に流れると、一次巻線２２１2 に電圧が誘起され、その電圧によって主スイッチ素子２１０2 のドレイン端子に負電圧が印加される。そのとき、主スイッチ素子２１０のゲート端子に正電圧が印加されていると、主スイッチ素子２１０2 のソース端子からドレイン端子に向けて逆電流Ｉ6 が流れてしまい、その結果、並列接続された電源装置全体の効率を悪化させ、また、各電源装置２０２1 、２０２2 の劣化を早めてしまうという問題がある。
【００１２】
そこで、従来例１では、図１１に示したように、並列接続しても逆電流が流れない電源装置を提供するものである。このため、主スイッチ素子１０に流れる電流を検出する電流検出回路３０の出力から、主スイッチ素子１０に流れた電流の向きを検出し、導通期間中に逆電流Ｉ１０が流れた場合、主スイッチ素子１０の導通期間を長くする。このため、主スイッチ素子１０に流れる電流量が増えるので逆電流が消滅し、並列接続された各電源装置３の電流負担が均等化される、というものである。
【００１３】
(2) ：従来例２（特許文献２）の説明
図１２は従来例２の説明図（その１）、図１３は従来例２の説明図（その２）である。従来、複数のＤＣ−ＤＣコンバータを負荷に並列に接続する並列運転の使用形態を取る場合がある。このような並列運転を行う際に、並列接続されている複数のＤＣ−ＤＣコンバータ間に出力電圧ＶOUT のばらつきが生じることがある。このような場合には、出力電圧ＶOUT の高いＤＣ−ＤＣコンバータから出力電圧ＶOUT の低いＤＣ−ＤＣコンバータに向かって逆電流が流れる。
【００１４】
このように、並列接続しているＤＣ−ＤＣコンバータ間に出力電圧ＶOUT のばらつきが生じると、出力電圧ＶOUT の高いＤＣ−ＤＣコンバータと出力電圧ＶOUT の低いＤＣ−ＤＣコンバータとの双方の損失が増加して、回路効率が悪化してしまうという問題が生じる。
【００１５】
そこで、従来例２では、前記逆電流の通電量を抑制して逆電流通電に起因した部品の破損や、並列運転時に逆電流に起因した損失問題を防止することができる同期整流器を備えたＤＣ−ＤＣコンバータを提供する。
【００１６】
図１２において、制御回路４２は、コンパレータ２７の出力側からスイッチ素子５の制御端子部であるゲートに制御電圧であるパルス波形信号を加え、そのパルス波形信号のパルス幅ｔを出力電圧ＶOUT の安定化方向に可変制御してスイッチ素子５のオン期間を可変制御する。換言すれば、スイッチ素子５のデューティ比を出力電圧ＶOUT の安定化方向に可変制御する。これにより、出力電圧ＶOUT が可変制御されて出力電圧ＶOUT の安定化が図られる、というものである。
【００１７】
ところで、逆電流が通電しているときには、スイッチ素子５がオフしてもスイッチ素子５のドレイン電圧は逆電流によって低電圧状態から変動しない期間が生じる。この現象は、逆電流通電によって整流平滑回路４０のチョークコイル１３に蓄積されたエネルギーがスイッチ素子５のオフによってトランス２の二次側から一次側に伝達されることにより生じるものであり、逆電流通電時に特有な現象である。
【００１８】
そこで、前記逆電流時に特有な現象に着目し、スイッチ素子５のゲート電圧が設定のオン駆動のスレッショルド電圧未満であり、かつ、スイッチ素子５のドレイン電圧（両端電圧）が逆電流によって生じる低電圧状態であるときに逆電流を検知する逆電流検知手段４３を形成した。
【００１９】
ＰＮＰトランジスタ３１は上記逆電流検知信号を受けてオンする。これにより、抵抗体２３、２４の接続部からオペアンプ２５の反転入力端子に向かう電流の一部が前記接続部ＸからＰＮＰトランジスタ３１と抵抗体３２を通って分流する。このために、逆電流通電時にはオーバーシュート電圧印加に起因して抵抗体２３、２４の接続部から出力される電圧は定常時よりも増加しているにも拘わらず、オペアンプ２５の反転入力端子に入力する電圧は定常時よりも低下することとなる。
【００２０】
この電圧低下によって、制御回路４２からスイッチ素子５のゲートに加えられるパルス波形信号のパルス幅ｔが広がってスイッチ素子５のオン期間が長くなり、入出力変換比が増加する結果、出力電圧ＶOUT が増加する。
【００２１】
この例によれば、逆電流検知手段４３と逆電流抑制手段４４を設けて逆電流通電時には入出力変換比を増加させる構成とし、図１３の（ａ）図の実線αに示すような特有なレギュレーション特性をＤＣ−ＤＣコンバータに持たせたので、逆電流が発生した際に、その逆電流の通電量を従来に比べて大幅に抑制することができる。このように、逆電流の通電量を抑制することができるので、大きな逆電流が通電することによる前述したような部品の破損問題を防止することができるというものである。
【００２２】
また、前記ＤＣ−ＤＣコンバータを用いて並列運転を行う際に、並列接続されている複数のＤＣ−ＤＣコンバータ間に出力電圧ＶOUT のばらつきが生じても、その出力電圧ＶOUT のばらつきに起因した逆電流通電による損失増加を緩和することができ、回路効率の悪化を防止することができる。
【００２３】
つまり、並列運転を行うＤＣ−ＤＣコンバータのうち、出力電圧ＶOUT の高いＤＣ−ＤＣコンバータＡが持つレギュレーション特性が、例えば、図１３の（ｂ）図における実線Ａに示すような特性を有し、また、出力電圧ＶOUT の低いＤＣ−ＤＣコンバータＢが持つレギュレーション特性が、例えば、図１３の（ｂ）図の実線Ｂに示すような特性を示すこととなる。
【００２４】
これにより、ＤＣ−ＤＣコンバータＡからＤＣ−ＤＣコンバータＢへの逆電流の通電量はＩｂ′となり、従来例に比べて格段に小さくなる。このため、逆通電に起因したＤＣ−ＤＣコンバータＢの損失を抑制することができる。
【００２５】
【特許文献１】
特開２０００−１３９０７４
【特許文献２】
特開２００１−１６９５４５
【００２６】
【発明が解決しようとする課題】
前記のような従来のものにおいては、次のような課題があった。
【００２７】
(1) ：前記従来例１では、主スイッチ素子を流れる電流を検出する電流検出回路と、前記電流検出回路の出力から、前記主スイッチ素子に流れる電流の向きを検出する逆電流抑制回路が設けられている。また、電流検出回路にカレントトランスを用いている。また、前記従来例２では、逆電流検出手段（４３）と逆電流抑制手段（４４）を設けている。
【００２８】
このように、従来例１、２とも、逆電流検出手段を設けているが、このような手段は回路構成が複雑で、コスト的にも高価なものである。特に、従来例１では、高価なカレントトランスを使用し電流を検出しており、従来例２では、逆電流を抑制するため出力電圧を上昇させるが、それと同時に検出電圧（出力電圧を間接的に検出し制御している電圧）も比例して上昇する。そのため、検出電圧を上昇させるように制御をし、結果出力電圧が上昇し、逆電流の流入を抑制しており、回路構成が複雑で、高価なものである。
【００２９】
本発明は、このような従来の課題を解決し、従来例のような逆電流検出手段を設けることなく、安価で簡単な回路構成の同期整流型ＤＣ−ＤＣコンバータを得ることを目的とする。
【００３０】
【課題を解決するための手段】
本発明は前記の目的を達成するため、次のように構成した。
【００３１】
すなわち、第１の同期整流型ＤＣ−ＤＣコンバータでは、トランスの一次コイルと直列にメインスイッチ素子を接続し、該メインスイッチ素子のオン／オフ駆動により、負荷に供給するトランスの二次コイルの出力電圧を一定電圧に制御するための出力電圧検出回路を、前記トランスの三次コイルに設けた同期整流型ＤＣ−ＤＣコンバータであって、前記トランスの三次コイルと出力電圧検出回路との間に直列に接続したスイッチ素子を設け、前記スイッチ素子に対し、前記出力電圧検出回路の検出電圧を基にメインスイッチ素子がオンする信号の時オンし、オフする信号の時オフするように駆動制御するスイッチ素子駆動回路を備えていることを特徴とする。
【００３２】
また、第２の同期整流型ＤＣ−ＤＣコンバータでは、前記第１の同期整流型ＤＣ−ＤＣコンバータにおいて、前記スイッチ素子に抵抗を並列接続したことを特徴とする。
【００３３】
また、第３の同期整流型ＤＣ−ＤＣコンバータでは、前記スイッチ素子駆動回路はダイオードとコンデンサからなり、前記メインスイッチ素子をオフにする時、前記ダイオードを介して前記コンデンサを充電し、前記メインスイッチ素子をオンさせる時、前記コンデンサの充電電圧を前記スイッチ素子に印加して、該スイッチ素子をオンさせる機能を備えていることを特徴とする。
また、第４の同期整流型ＤＣ−ＤＣコンバータでは、前記第１又は２の同期整流型ＤＣ−ＤＣコンバータにおいて、前記スイッチ素子駆動回路は第２のスイッチ素子を有し、前記メインスイッチ素子のオン、オフ信号により、前記スイッチ素子のオン、オフを制御する機能を備えていることを特徴とする。
【００３４】
また、第５の同期整流型ＤＣ−ＤＣコンバータでは、前記第１又は第２又は第３の同期整流型ＤＣ−ＤＣコンバータにおいて、前記ＤＣ−ＤＣコンバータに出力電圧の高いＤＣ−ＤＣコンバータを並列接続して並列運転を行い、出力電圧が高い方から低い方に逆電流が流入し、前記出力電圧検出回路の検出電圧が上昇し、前記メインスイッチ素子をオンさせる駆動信号の時間が短くなった場合、前記スイッチ素子駆動回路は、前記スイッチ素子のオン時間が短くなるように駆動制御して出力電圧検出回路の検出電圧を低下させることで、前記メインスイッチ素子をオンさせる時間を長くして出力電圧を上昇させ、前記逆電流の流入を抑制する機能を備えていることを特徴とする。
【００３５】
（作用）
前記構成に基づく本発明の作用を図１に基づいて説明する。
【００３６】
(a) ：第１の同期整流型ＤＣ−ＤＣコンバータでは、複数のＤＣ−ＤＣコンバータの出力を並列接続し並列運転すると、一方の出力電圧がばらつき等により大きい値の場合、出力電圧が低いＤＣ−ＤＣコンバータの方に逆電流が流入する。この逆電流の流入と同時に出力電圧が上昇し、出力電圧検出回路１９の検出電圧も上昇する。
【００３７】
この時、スイッチ素子駆動回路（ダイオード５１、コンデンサ５２）は、スイッチ素子５０に対し、メインスイッチ素子１がオンする信号の時オンし、オフする信号の時オフするように駆動制御する。この駆動制御では、スイッチ素子５０のオン時間が短くなるように駆動制御して出力電圧検出回路１９の検出電圧を低下させる。そして、前記検出電圧の低下に応じてドライバ１８ではメインスイッチ素子１をオンさせる時間を長くして出力電圧を上昇させ、前記逆電流の流入を抑制する。このようにすれば、従来例のような複雑で高価な逆電流検出手段を設けることなく、安価で簡単な回路構成の同期整流型ＤＣ−ＤＣコンバータを得ることができる。
【００３８】
(b) ：前記第２の同期整流型ＤＣ−ＤＣコンバータでは、スイッチ素子５０に抵抗５９を並列接続している。従って、出力電圧検出回路１９の検出電圧が上昇すると、ドライバ１８から出力されるメインスイッチ素子１をオンさせる信号の時間が短くなる。これに伴い、スイッチ素子５０のオン時間も短くなり、スイッチ素子５０がオフした後は、抵抗５３を通して整流することとなる。
【００３９】
このように、抵抗５３を通して整流すると、出力検出電圧は下降する方向となるので、ドライバ１８の信号は前より少しオン時間が短くなるだけで、従来例のように極端にオン時間が短くならない。また、出力検出電圧とトランス３０の三次コイル３３の電圧の間で電圧降下が発生するので、その結果、出力電圧を上昇させることとなり、逆電流を抑制することができる。
【００４０】
このようにすれば、従来例のような逆電流検出手段を設けることなく、安価で簡単な回路構成の同期整流型ＤＣ−ＤＣコンバータを得ることができる。
【００４１】
(c) ：前記第３の同期整流型ＤＣ−ＤＣコンバータでは、スイッチ素子駆動回路は、メインスイッチ素子１をオフにする時、ダイオード５１を介してコンデンサ５２を充電し、メインスイッチ素子１をオンさせる時、コンデンサ５２の充電電圧をスイッチ素子５０に印加して該スイッチ素子５０をオンさせる。このようにすれば、スイッチ素子駆動回路を簡単な回路構成にできる。
(d) ：前記第４の同期整流型ＤＣ−ＤＣコンバータでは、前記スイッチ素子駆動回路は第２のスイッチ素子を有し、前記メインスイッチ素子のオン、オフ信号により、前記スイッチ素子のオン、オフを制御する。このようにすれば、スイッチ素子駆動回路を簡単な回路構成にできる。
【００４２】
(e) ：前記第４の同期整流型ＤＣ−ＤＣコンバータでは、ＤＣ−ＤＣコンバータの出力を並列接続し並列運転すると、一方の出力電圧がばらつき等により大きい値の場合、出力電圧が低いＤＣ−ＤＣコンバータの方に逆電流が流入する。前記逆電流の流入と同時に出力電圧が上昇し、出力電圧検出回路１９の検出電圧も上昇する。
【００４３】
そして、出力電圧検出回路１９の検出電圧が上昇すると、スイッチ素子駆動回路（ダイオード５１、コンデンサ５２）は、スイッチ素子５０に対し、メインスイッチ素子１がオンする信号の時オンし、オフする信号の時オフするように駆動制御する。
【００４４】
このように、逆電流が流入し、出力電圧検出回路の検出電圧が上昇した場合、スイッチ素子駆動回路は、メインスイッチ素子１をオンさせる駆動信号の時間が短くなった時、スイッチ素子５０のオン時間が短くなるように駆動制御して出力電圧検出回路１９の検出電圧を低下させる。その結果、ドライバ１８はメインスイッチ素子をオンさせる時間を長くして出力電圧を上昇させ、前記逆電流の流入を抑制する。
【００４５】
このようにすれば、従来例のような逆電流検出手段を設けることなく、安価で簡単な回路構成の同期整流型ＤＣ−ＤＣコンバータを得ることができる。
【００４６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００４７】
§１：ＤＣ−ＤＣコンバータの回路例の説明
図１はＤＣ−ＤＣコンバータの回路例を示した図であり、同期整流型のフォワードコンバータ（又は、フォワード方式の同期整流型ＤＣ−ＤＣコンバータ）の回路例である。以下、図１に示したＤＣ−ＤＣコンバータを説明する。
【００４８】
(1) ：回路の特徴（図１参照）
本回路の最大の特徴は、トランス３０の三次コイル３３に接続された出力電圧検出回路１９にスイッチ素子５０を設けた点である。このスイッチ素子５０は、メインスイッチ素子１を駆動する駆動信号（パルス）が、メインスイッチ素子１がオンする信号の時オンし、オフする信号の時オフするように駆動される。そして、三次コイル３３から出力された電圧を整流平滑し、その電圧を検出電圧とし、メインスイッチ素子１のオン／オフの時間を制御する。
【００４９】
ところで、負荷に対し複数のＤＣ−ＤＣコンバータが接続された場合、特に、出力電圧の高いＤＣ−ＤＣコンバータが接続されていた場合には、ＤＣ−ＤＣコンバータの出力側から逆電流が流入することがある（前記従来例参照）。このように出力側から逆電流が流入すると、三次コイル３３の検出電圧が上昇し、メインスイッチ素子１をオンさせる駆動信号の時間は短くなる。
【００５０】
これにともない、スイッチ素子５０のオン時間も短くなり、検出電圧が低下し、メインスイッチ素子１をオンさせる駆動信号の時間を長くするように制御される。その結果、出力電圧が上昇し、逆電流の流入を抑制する。更に具体的には次の通りである。
【００５１】
すなわち、ドライバ１８の出力がメインスイッチ素子１をオンさせる信号の時オンし、オフさせる信号の時オフするスイッチ素子５０を出力電圧検出回路１９に設け、トランス３０の三次コイル３３と直列に接続する。
【００５２】
そして、ＤＣ−ＤＣコンバータの出力を並列接続し並列運転すると、一方の出力電圧がばらつき等により大きい値の場合、出力電圧が低いＤＣ−ＤＣコンバータの方に電流が流入する（この電流を「逆電流」という）。前記逆電流の流入と同時に出力電圧が上昇し、出力電圧検出回路１９の検出電圧も上昇する。
【００５３】
このように、出力電圧検出回路１９の検出電圧が上昇すると、ドライバ１８から出力されるメインスイッチ素子１をオンさせる信号の時間が短くなる。これに伴い、スイッチ素子５０のオン時間も短くなり、スイッチ素子５０がオフした後は抵抗５３を通して整流することとなる。
【００５４】
このように、抵抗５３を通して整流すると、出力検出電圧は下降する方向となるので、ドライバ１８から出力される信号は、前より少しオン時間が短くなるだけで、従来例のように極端にオン時間が短くならない。また、出力検出電圧とトランス３０の三次コイル３３の電圧３３ａの間で電圧降下が発生するので、その結果、出力電圧を上昇させることとなり前記逆電流を抑制することができる。
【００５５】
(2) ：回路構成の詳細な説明（図１、図２参照）
図１において、１はメインスイッチ素子（主スイッチング素子）、２は整流用同期整流素子、３は転流用同期整流素子、５０はスイッチ素子であり、これら各素子は、ＮチャンネルＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）で構成する。
【００５６】
また、４は出力チョークコイル、５は入力コンデンサ、６は出力平滑コンデンサ、７はインバータ、８は整流用ダイオード、９は転流用ダイオード、１０はチョークコイル、１１は平滑コンデンサ、１２、１３、５３は抵抗（又は抵抗体）である。
【００５７】
また、１４は基準電圧、１５はエラーアンプ（エラー増幅器）、１６は三角波発生器、１７はエラーアンプ１６の出力と三角波発生器１６の出力とを比較するためのコンパレータ（比較器）、１８はメインスイッチ素子１を駆動するためのドライバである。
【００５８】
また、１９は出力電圧検出回路、２０は二次側整流平滑回路、３０はトランスであり、３１は一次コイル（一次巻線）、３２は二次コイル（二次巻線）、３３は三次コイル（三次巻線）を示す。また、４０は入力電源、４１は入力端子、４２は出力端子、４３は負荷、５１はダイオード、５２はコンデンサを示す。また、ｄ１、ｄ２、ｄ３はそれぞれ前記素子１、２、３の内蔵ダイオードを示す。
【００５９】
図１に示したＤＣ−ＤＣコンバータの入力側には、トランス３０が設けられ、該トランス３０の一次コイル３１には、メインスイッチ素子１が接続され、ドライバ１８により駆動制御されるように構成されている。そして、メインスイッチ素子１のオン／オフ（導通／不導通）により一次コイル３１に発生する励磁エネルギー（電磁エネルギー）を、断続的にトランス３０の二次側及び三次側に供給するようになっている。
【００６０】
入力側は、入力電源４０が供給される入力端子４１ａ、４１ｂ間に入力コンデンサ５が接続され、入力電圧を平滑化している。トランス３０の二次コイル３２には、出力チョークコイル４、出力平滑コンデンサ８、整流用同期整流素子２（ＭＯＳＦＥＴ）、転流用同期整流素子３（ＭＯＳＦＥＴ）を含む平滑整流回路が接続されている。この場合、出力平滑コンデンサ８と出力チョークコイル４の直列回路に対して、転流用同期整流素子３が接続されている。
【００６１】
また、トランス３０の三次コイル３３には、スイッチ素子５０と抵抗５３の並列回路と、平滑コンデンサ１１と、チョークコイル１０と、整流用ダイオード８の直列回路を接続し、前記平滑コンデンサ１１と、チョークコイル１０の直列回路に並列に、整流用ダイオード９を接続している。
【００６２】
また、前記平滑コンデンサ１１と並列に、抵抗１２、１３の直列回路を接続して平滑コンデンサ１１の充電電圧（直流電圧）を分圧し、その分圧した電圧（抵抗１２の電圧）をエラーアンプ１５に入力している。また、エラーアンプ１５には、前記分圧した電圧（抵抗１２の電圧）を入力すると共に、基準電圧１４を入力し、前記基準電圧１４と前記分圧した電圧（抵抗１２の電圧）との差分の電圧（エラー電圧値）をコンパレータ１７に出力する。
【００６３】
コンパレータ１７では、エラーアンプ１５の出力電圧と三角波発生器１６の出力電圧を比較し、両者の差の電圧をドライバ１８へ出力する。ドライバ１８では、前記コンパレータ１７からの出力電圧を入力し、パルス電圧を発生させてメインスイッチ素子１のゲートへ印加することで、メインスイッチ素子１をオン／オフ駆動するように構成されている。
【００６４】
また、前記ドライバ１８は、図２のように構成されている。すなわち、前記ドライバ１８は、詳細には、バイポーラ型トランジスタ（以下、単に「トランジスタ」と記す）Ｑ１とＱ２が図示のように接続されている。この場合、トランジスタＱ１がＮＰＮ型トランジスタで、トランジスタＱ２がＰＮＰ型トランジスタで構成され、互いのベース電極（入力ＩＮ側）とエミッタ電極（出力ＯＵＴ側）が共通接続されている。
【００６５】
このように接続されていると、入力ＩＮ側が所定電圧以上の時、トランジスタＱ１：オン、Ｑ２：オフとなり、出力ＯＵＴ側がハイレベルの電圧Ｖｄｄとなる。また、逆に、入力ＩＮ側が所定電圧以下の時、トランジスタＱ１：オフ、Ｑ２：オンとなり、出力ＯＵＴ側がローレベルの電圧Ｖｓｓとなる（Ｖｄｄ＞Ｖｓｓ）。
【００６６】
なお、３１ａ、３１ｂはトランス３０の一次コイル３１の両端子、３２ａ、３２ｂはトランス３０の二次コイル３２の両端子、３３ａ、３３ｂはトランス３０の三次コイル３３の両端子である。
【００６７】
(3) ：無負荷時の詳細な動作の説明
以下、図１、図２に基づいて、図１に示した回路例の動作を説明する。
【００６８】
Ａ：今、入力端子４１ａ、４１ｂに入力電源４０を印加した状態で、ドライバ１８からメインスイッチ素子１を駆動するための駆動パルスを発生させ、この駆動パルスをメインスイッチ素子１のゲートに供給すると、メインスイッチ素子１がオン（導通）／オフ（不導通）動作を繰り返す。そして、該メインスイッチ素子１がオンになった時、該メインスイッチ素子１を介してトランス３０の一次コイル３１に励磁電流が流れる。
【００６９】
この時、トランス３０の二次コイル３２には、整流用同期整流素子２がオンする方向に電圧（誘起電圧）が発生し、該整流用同期整流素子２がオンする。この場合、トランス３０の二次コイル３２に発生した電圧により、二次コイル３２→出力平滑コンデンサ８→出力チョークコイル４→整流用同期整流素子２→二次コイル３２の経路で電流が流れ、出力平滑コンデンサ８が充電される。
【００７０】
この時、二次コイル３２の電圧はインバータ７により反転し、この反転した電圧が転流用同期整流素子３のゲートに印加するので、該転流用同期整流素子３がオフとなる。
【００７１】
また、この時、トランス３０の三次コイル３３には、二次コイル３２の電圧に応じた電圧が誘起される。この電圧により、スイッチ素子５０がオンならば、三次コイル３３→スイッチ素子５０→平滑コンデンサ１１→チョークコイル１０→整流用ダイオード８→三次コイル３３の経路で電流が流れ、平滑コンデンサ１１が充電される。
【００７２】
また、スイッチ素子５０がオフの場合は、抵抗５３を介して前記と同様の電流が流れ、平滑コンデンサ１１は充電される。この時、転流用ダイオード９はオフのままである。なお、この時トランス３０には励磁エネルギーが蓄えられる。
【００７３】
Ｂ：次に、ドライバ１８からの駆動パルスによりメインスイッチ素子１がオフになると、トランス３０の一次コイル３１に前記と逆方向の電圧が誘起される（端子３２側が＋となる）ので、整流型同期整流素子２はオフとなる。この時、二次コイル３２の電圧（前記と逆向き極性の電圧）はインバータ７により反転し、この反転した電圧が転流用同期整流素子３のゲートに印加するので、該転流用同期整流素子３がオンとなる。
【００７４】
そのため、出力チョークコイル４に蓄えられた電磁エネルギーにより、出力チョークコイル４→転流用同期整流素子３→出力平滑コンデンサ８→出力チョークコイル４の経路でフライホイール電流が流れ、出力平滑コンデンサ６が充電される（常に同じ極性で充電される。）。
【００７５】
この時、トランス３０の三次コイル３３には、前記と逆極性の電圧（端子３３ｂ側が＋）が発生するが、整流用ダイオード８が逆バイアスされてオフとなり、三次コイル３３の誘起電圧によっては電流は流れない。しかし、この時、チョークコイル１０に蓄えられた電磁エネルギーにより、チョークコイル１０→転流用ダイオード９→平滑コンデンサ１１→チョークコイル１０の経路でフライホイール電流が流れ、平滑コンデンサ１１が充電される（常に同じ極性で充電される。）。
【００７６】
以降、同様にして動作が繰り返されるが、前記平滑コンデンサ１１の充電電圧により抵抗１２、１３には一定の直流電圧が発生する。この電圧は、二次側の出力電圧に対応した電圧となっている。この場合、前記抵抗１２、１３の電圧（平滑コンデンサ１１の電圧と同じ）は、ドライバ１８とダイオード５１に印加する。また、前記２つの抵抗で分圧した電圧（抵抗１２の端子電圧）はエラーアンプ１５に入力し、基準電圧１４との差分が取り出される。
【００７７】
そして、コンパレータ１７では、前記エラーアンプの出力を三角波発生器１６の出力電圧と比較されて矩形波信号を出力し、ドライバ１８から駆動信号（パルス信号）がメインスイッチ素子１のゲートに印加する。これによりメインスイッチ素子１は前記と同様のオン／オフ動作を繰り返す。
【００７８】
また、前記ダイオード５１に印加した電圧は、該ダイオード５１で整流され、コンデンサ５２を充電する。そして、ドライバ１８からハイレベルの電圧が出力された時は、そのハイレベルの電圧（パルスのオン波形）に、更に、コンデンサ５２の充電電圧（平滑コンデンサ１１の電圧と略同じ電圧）が上乗せされ、大きな出力電圧（平滑コンデンサ１１の電圧の約２倍の電圧）が発生し、スイッチ素子５０のゲートに印加する。そのため、スイッチ素子５０がオンになる。
【００７９】
しかし、ドライバ１８からローレベルの電圧（例えば、ＧＮＤレベル）が出力された時は、そのローレベルの電圧（パルスのオフ波形）に、更に、コンデンサ５２の充電電圧（平滑コンデンサ１１の電圧と略同じ電圧）が上乗せされても小さい出力電圧なので、この出力電圧がスイッチ素子５０のゲートに印加しても、スイッチ素子５０がオフとなる。
【００８０】
(4) ：負荷に対し、複数のＤＣ−ＤＣコンバータが並列接続されて運転された場合の概要の説明（図１、図３参照）
図１に示したＤＣ−ＤＣコンバータの負荷４３に対し、別のＤＣ−ＤＣコンバータを並列接続し、この別のＤＣ−ＤＣコンバータの出力電圧が何らかの理由で高くなったとする。この時、前記別のＤＣ−ＤＣコンバータから図１に示したＤＣ−ＤＣコンバータに逆電流が流れる。
【００８１】
この場合、出力端子４２ａ、４２ｂ間の電圧が通常時より高くなり、出力端子４２ａからトランス３０の二次コイル３２方向に向けて逆電流が流れる。この時の出力電圧−出力電流特性は、図３のようになる。図３では、横軸が出力電流（Ｉout ）、縦軸が出力電圧（Ｖout ）を示す。
【００８２】
また、図３において、点線で示した特性は従来例の特性（特に従来例２の特性）であり、実線が本発明の特性である。また、縦軸の右側が流出する電流、左側が流入する電流である。
【００８３】
(5) ：出力電圧が大きいＤＣ−ＤＣコンバータと並列運転した時の特性図（無負荷時）の詳細な説明（図４、図６参照）
図４は出力電圧が大きいＤＣ−ＤＣコンバータと並列運転した時の特性図（無負荷）、図６は図４、５の説明図である。なお、参考のため、図６では従来例についても図示してある。
【００８４】
(5) −１：従来例の特性
図６のＣ図のように、従来例のＤＣ−ＤＣコンバータを並列接続した場合であって、無負荷時について説明する。
【００８５】
ＤＣ−ＤＣコンバータには、部品等の特性ばらつきの影響で出力電圧にばらつきが生じる。出力電圧が小さい従来例のＤＣ−ＤＣコンバータ▲３▼と大きいＤＣ−ＤＣコンバータ▲４▼を並列接続すると、ＤＣ−ＤＣコンバータ▲４▼からの出力電流がＤＣ−ＤＣコンバータ▲３▼に流入する。
【００８６】
ＤＣ−ＤＣコンバータ▲３▼の動作点は図４のポイントＣとなり、電流値Ｉ02が流入する。一方、ＤＣ−ＤＣコンバータ▲４▼の動作点は図４のポイントＤとなり、電流値Ｉ02を出力し平衡する。その際の出力電圧は、各々＋Ｖ02となる。
【００８７】
(5) −２：本発明の特性
図６のＡ図のように、本発明のＤＣ−ＤＣコンバータを並列接続した場合（無負荷時）について説明する。前記従来例と同じでＤＣ−ＤＣコンバータには、部品等のばらつきの影響で出力電圧にばらつきが生じる。
【００８８】
出力電圧が小さい本発明のＤＣ−ＤＣコンバータ▲１▼と、大きい従来例のＤＣ−ＤＣコンバータ▲２▼を並列接続すると、従来例のＤＣ−ＤＣコンバータ▲２▼からの出力電流が本発明のＤＣ−ＤＣコンバータ▲１▼に流入する。本発明のＤＣ−ＤＣコンバータ▲１▼の動作点は、図４のポイントＡとなり電流値Ｉ01が流入する。一方、従来例のＤＣ−ＤＣコンバータ▲２▼の動作点は、図４のポイントＢとなり電流値Ｉ01を出力し平衡する。その際の出力電圧は、各々＋Ｖ01となる。このように、本発明では、流入電流を小さく抑制することが可能になる。
【００８９】
(6) ：出力電圧が大きいＤＣ−ＤＣコンバータと並列運転した時の特性図（負荷電流ＩO の時）の詳細な説明（図５、６参照）
(6) −１：従来例の特性
前記と同様に、図６のＤ図のように、負荷電流がＩ0 の時の並列運転動作について説明する。従来例のＤＣ−ＤＣコンバータ▲３▼の動作点は、図５のポイントＣとなり電流値Ｉ04が流入する。一方、従来例のＤＣ−ＤＣコンバータ▲４▼の動作点は、ポイントＤとなり電流値Ｉ06を出力し平衡する。すなわち、Ｉ06−Ｉ04は、負荷電流Ｉ0 となる。その際の出力電圧は、各々＋Ｖ04となる。
【００９０】
(6) −２：本発明の特性
前記と同様に、図６のＢ図のように、負荷電流がＩ0 の時の並列動作について説明する。本発明のＤＣ−ＤＣコンバータ▲１▼の動作点は、図５のポイントＡとなり、電流値Ｉ03が流入する。一方、従来例のＤＣ−ＤＣコンバータ▲２▼の動作点は、図５のポイントＢとなり、電流値Ｉ05を出力し平衡する。この場合、Ｉ05−Ｉ03は、負荷電流Ｉ0 となる。その際の出力電圧は、各々＋Ｖ03となる。このように、本発明では、流入電流を小さく抑制することが可能になる。
【００９１】
(7) ：無負荷時の各部の波形
図７は無負荷時の各部の波形図である。図７において、波形▲１▼はドライバ１８の出力電圧波形、波形▲２▼はメインスイッチ素子１のドレイン・ソース間電圧波形、波形▲３▼はメインスイッチ素子１のドレイン・ソース間電流波形、波形▲４▼は出力チョークコイル４の電流波形、波形▲５▼はトランス３０の三次コイル３３の両端の電圧波形、波形▲６▼はスイッチ素子５０のゲート・ソース間電圧波形、波形▲７▼はスイッチ素子５０のドレイン・ソース間電流波形を示す。なお、図７に示したｔはタイミング（又は時刻）、ｔ０〜ｔ５は各タイミングを示す。
【００９２】
図１に示したＤＣ−ＤＣコンバータの無負荷時には、各部は図７に示した波形となる。先ず、ドライバ１８からは、波形▲１▼のような矩形波の駆動パルスが出力され、このパルスによりメインスイッチ素子１がオン／オフ駆動される。
【００９３】
すなわち、タイミングｔ０〜ｔ１までは駆動パルスがローレベルで、タイミングｔ１〜ｔ２までは駆動パルスがハイレベル、タイミングｔ２〜ｔ３までは駆動パルスがローレベルで、タイミングｔ３〜ｔ４までは駆動パルスがハイレベルとなり、駆動パルスがハイレベルの時、メインスイッチ素子１がオンとなり、駆動パルスがローレベル（例えば、ＧＮＤレベル）の時、メインスイッチ素子１がオフとなるように駆動される。
【００９４】
この時のメインスイッチ素子１のドレイン・ソース間電圧の波形は波形▲２▼のようになり、メインスイッチ素子１のドレイン・ソース間電流波形は波形▲３▼のようになる。また、出力チョークコイル４は、電磁エネルギーの蓄積と放出動作が繰り返され、波形▲４▼のような波形になる。
【００９５】
トランス３０の三次コイル３３には、その両端に波形▲５▼のような波形の電圧が誘起される。この時、スイッチ素子５０のゲート・ソース間電圧は波形▲６▼のような波形になる。この場合、スッチ素子５０は、タイミングｔ０〜ｔ１の間はオフ、タイミングｔ１〜ｔ２の間はオン、タイミングｔ２〜ｔ３の間はオフ、タイミングｔ３〜ｔ４の間はオンとなる。
【００９６】
従って、スイッチ素子５０のドレイン・ソース間電流は、波形▲７▼のように、タイミングｔ０〜ｔ１の間は電流が流れず、タイミングｔ１〜ｔ２の間は電流が流れ、タイミングｔ２〜ｔ３の間は電流が流れず、タイミングｔ３〜ｔ４の間は電流が流れる。
【００９７】
(8) ：出力が大きいＤＣ−ＤＣコンバータを並列接続した時の各部の波形
図８は出力が大きいＤＣ−ＤＣコンバータを並列接続した時の各部の波形図である。図８において、波形▲１▼はドライバ１８の出力電圧波形、波形▲２▼はメインスイッチ素子１のドレイン・ソース間電圧波形、波形▲３▼はメインスイッチ素子１のドレイン・ソース間電流波形、波形▲４▼は出力チョークコイル４の電流波形、波形▲５▼はトランス３０の三次コイルの両端の電圧波形である。
【００９８】
また、波形▲６▼はスイッチ素子５０のゲート・ソース間電圧波形、波形▲７▼はスイッチ素子５０のドレイン・ソース間電流波形を示す。なお、図８に示したｔはタイミング（又は時刻）、ｔ０、ｔ１、ｔ２ａ、ｔ２ｂ、ｔ３、ｔ４ａ、ｔ４ｂ、ｔ５は各タイミングを示す。また、点線は図７に示した無負荷時の波形、実線は本発明の逆電流流入時の波形である。
【００９９】
図１に示したＤＣ−ＤＣコンバータに、出力が大きいＤＣ−ＤＣコンバータを並列接続した時の各部の波形は図８の実線で示した波形となる。具体的には、次の通りである。
【０１００】
前記のような逆電流が流入している時には、図８の波形▲１▼、▲２▼に示すように、メインスイッチ素子１がオフしてもドレイン電圧は逆電流流入によって低電圧状態（約ゼロボルト：ＧＮＤレベル）から変動しない期間Ｔ１が生じる。この現象は、逆電流流入によって、出力チョークコイル４に蓄積されたエネルギーが二次側から一次側へ伝達されることにより生じ、メインスイッチ素子１がオフしてもメインスイッチ素子１の内蔵ダイオード（ボディダイオード）ｄ１が導通しているので、低電圧状態となる。
【０１０１】
この期間Ｔ１の間は、本発明では、スイッチ素子５０がオフとなり、平滑コンデンサ１１への整流電流が無くなる。これにより、平滑コンデンサ１１の両端電圧は低下し、メインスイッチ素子１の駆動制御回路（エラーアンプ１６、コンパレータ１７、ドライバ８を含む回路）はメインスイッチ素子１のオン時間が長くなるように制御を行う。その結果、出力電圧は上昇し、逆電流の流入を抑制する。以下、更に、詳細に説明する。
【０１０２】
前記のように、ＤＣ−ＤＣコンバータの出力を並列接続し並列運転すると、一方の出力電圧がばらつき等により大きい値の場合、出力電圧が低いＤＣ−ＤＣコンバータの方に電流が流入する（逆電流の流入発生）。この逆電流の流入と同時に、出力の低い方のＤＣ−ＤＣコンバータの出力電圧が上昇し、出力電圧検出回路１９の検出電圧も上昇する。
【０１０３】
このように、ＤＣ−ＤＣコンバータの出力電圧が上昇し、逆電流が流入することにより、出力電圧検出回路１９の検出電圧が上昇すると、図８の点線位置（無負荷時）から実線位置（逆電流流入時）のように、ドライバ１８から出力されるメインスイッチ素子１をオンさせる信号の時間が短くなる（タイミングｔ２ａ〜ｔ２ｂ間＝期間Ｔ１、ｔ４ａ〜ｔ４ｂ間＝期間Ｔ１だけ短くなる）。
【０１０４】
これに伴い、図８の波形▲６▼、波形▲７▼のように、スイッチ素子５０のオン時間も短くなる（タイミングｔ２ａ〜ｔ２ｂ間＝期間Ｔ１、ｔ４ａ〜ｔ４ｂ間＝期間Ｔ１だけ短くなる）。すると、出力電圧検出回路１９の検出電圧も低くなり、その結果、エラーアンプ１６の出力は大きくなり、コンパレータ１７の出力も大きくなる。
【０１０５】
その結果、ドライバ１８からの出力パルスが長くなるように制御が行なわれ、トランス１の一次コイル３０に流れる電流を大きくすることで、二次コイル３２に発生する電圧を大きくする。そして、トランス３０の二次側電圧、すなわち、出力電圧を大きくし、逆電圧の流入を抑制する。
【０１０６】
なお、前記動作において、スイッチ素子５０がオンからオフした後は、抵抗５３を通して整流することとなる。この場合、スイッチ素子５０のドレイン・ソース間電流が流れる時間が短くなる（タイミングｔ２ａ〜ｔ２ｂ間、タイミングｔ４ａ〜ｔ４ｂ間において、期間Ｔ１だけ短くなる）。
【０１０７】
このように、抵抗５３を通して整流すると、出力電圧検出回路１９の出力検出電圧は下降する方向となるので、ドライバ１８の信号は前より少しオン時間が短くなるだけで、従来例のように極端にオン時間が短くならない。また、出力検出電圧とトランス３０の三次コイル３３の電圧３３ａの間で電圧降下が発生するので、その結果、ＤＣ−ＤＣコンバータの出力電圧（負荷への供給電圧）を上昇させることとなり、前記逆電流を抑制することができる。
【０１０８】
§２：ＤＣ−ＤＣコンバータの他の回路例
図９はＤＣ−ＤＣコンバータの他の回路例を示した図である。本発明は、図９に示した他の回路例でも図１に示した回路と同様に実施可能である。この回路例では、出力電圧検出回路１９とスイッチ素子５０の駆動回路の構成を変更した回路例である。
【０１０９】
すなわち、この例では、図１に示した回路のスイッチ素子５０を、ＰチャンネルＭＯＳＦＥＴ（ＰチャンネルＭＯＳ電界効果型トランジスタ）で構成し、このＰチャンネルＭＯＳＦＥＴで構成したスイッチ素子５０のゲートに、ＮチャンネルＭＯＳＦＥＴ（ＮチャンネルＭＯＳ電界効果型トランジスタ）で構成したトランジスタ５４（このトランジスタはスイッチ素子駆動回路を構成する）を接続すると共に、前記トランジスタ５４のゲートをドライバ１８の出力に接続し、該ドライバ１８の出力信号でドライブするように構成する。
【０１１０】
また、図１に示した整流用ダイオード８をトランス３０の三次コイル３３の端子３３ａとスイッチ素子５０との間に接続し、チョークコイル１０をスイッチ素子５０と平滑コンデンサ１１との間に接続している。また、図１において、スイッチ素子５０と並列に接続していた抵抗５３を削除してある。なお、その他の構成は図１と同じである。
【０１１１】
図９に示した回路例の動作の概要は次の通りである。スイッチ素子５０は、メインスイッチ素子１を駆動する駆動信号（パルス）が、メインスイッチ素子１がオンする信号の時オンし、オフする信号の時オフするように駆動される。この場合、ドライバ１８からハイレベルの信号が出力されると、トランジスタ５４がオンとなり、スイッチ素子５０のゲート電圧はローレベルとなりオンとなる。また、ドライバ１８からローレベルの信号が出力されると、トランジスタ５４がオフとなり、スイッチ素子５０のゲート電圧はローレベルの電圧から開放されたオフとなる。このようにドライバ１８の出力に応じて前記の動作を繰り返す。
【０１１２】
そして、出力電圧検出回路１９では、トランス３０の三次コイル３３から出力された電圧を整流平滑し、その電圧を検出電圧とし、メインスイッチ素子駆動制御回路により、メインスイッチ素子１のオン／オフの時間を制御する。
【０１１３】
ところで、負荷に対し複数のＤＣ−ＤＣコンバータが接続された場合、特に、出力電圧の高いＤＣ−ＤＣコンバータが接続されていた場合には、ＤＣ−ＤＣコンバータの出力側から逆電流が流入することがある。このように出力側から逆電流が流入すると、三次コイル３３の検出電圧が上昇し、メインスイッチ素子１をオンさせる駆動信号の時間は短くなる。
【０１１４】
これにともない、スイッチ素子５０のオン時間も短くなり、検出電圧が低下し、メインスイッチ素子１をオンさせる駆動信号の時間を長くするように制御される。その結果、出力電圧が上昇し、逆電流の流入を抑制する。
【０１１５】
【発明の効果】
以上説明したように、本発明によれば次のような効果がある。
(1) ：請求項１では、複数のＤＣ−ＤＣコンバータの出力を並列接続し並列運転すると、一方の出力電圧がばらつき等により大きい値の場合、出力電圧が低いＤＣ−ＤＣコンバータの方に逆電流が流入する。この逆電流の流入と同時に出力電圧が上昇し、出力電圧検出回路の検出電圧も上昇する。
【０１１６】
この時、スイッチ素子駆動回路は、スイッチ素子に対し、メインスイッチ素子がオンする信号の時オンし、オフする信号の時オフするように駆動制御する。 この駆動制御では、スイッチ素子のオン時間が短くなるように駆動制御して出力電圧検出回路の検出電圧を低下させる。その結果、メインスイッチ素子１をオンさせる時間を長くして出力電圧を上昇させ、前記逆電流の流入を抑制する。このようにすれば、従来例のような逆電流検出手段を設けることなく、安価で簡単な回路構成の同期整流型ＤＣ−ＤＣコンバータを得ることができる。
【０１１７】
(2) ：請求項２では、スイッチ素子に抵抗を並列接続している。従って、出力電圧検出回路の検出電圧が上昇すると、ドライバから出力されるメインスイッチ素子をオンさせる信号の時間が短くなる。これに伴い、スイッチ素子のオン時間も短くなり、スイッチ素子がオフした後は抵抗を通して整流することとなる。
【０１１８】
このように、抵抗を通して整流すると、出力検出電圧は下降する方向となるので、ドライバの信号は前より少しオン時間が短くなるだけで、従来例のように極端にオン時間が短くならない。また、出力検出電圧とトランスの三次コイルの電圧の間で電圧降下が発生するので、その結果、出力電圧を上昇させることとなり、逆電流を抑制することができる。
【０１１９】
このようにすれば、従来例のような逆電流検出手段を設けることなく、安価で簡単な回路構成の同期整流型ＤＣ−ＤＣコンバータを得ることができる。
【０１２０】
(3) ：請求項３では、スイッチ素子駆動回路は、メインスイッチ素子をオフにする時、ダイオードを介してコンデンサを充電し、メインスイッチ素子をオンさせる時、コンデンサの充電電圧をスイッチ素子に印加して該スイッチ素子をオンさせる。このようにすれば、スイッチ素子駆動回路を簡単な回路構成にできる。
(4) ：請求項４では、スイッチ素子駆動回路は第２のスイッチ素子を有し、メインスイッチ素子のオン、オフ信号により、スイッチ素子のオン、オフを制御する。このようにすれば、スイッチ素子駆動回路を簡単な回路構成にできる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるＤＣ−ＤＣコンバータの回路例である。
【図２】本発明の実施の形態におけるドライバの詳細図である。
【図３】本発明の実施の形態における出力電圧−出力電流特性図である。
【図４】本発明の実施の形態における出力電圧が大きいＤＣ−ＤＣコンバータと並列運転した時の特性図（無負荷）である。
【図５】本発明の実施の形態における出力電圧が大きいＤＣ−ＤＣコンバータと並列運転した時の特性図（負荷電流ＩO の時）である。
【図６】本発明の実施の形態における図４、５の説明図である。
【図７】本発明の実施の形態における無負荷時の各部の波形図である。
【図８】本発明の実施の形態における出力が大きいＤＣ−ＤＣコンバータを並列接続した時の各部の波形図である。
【図９】本発明の実施の形態におけるＤＣ−ＤＣコンバータの他の回路例である。
【図１０】従来例１の説明図（その１）である。
【図１１】従来例１の説明図（その２）である。
【図１２】従来例２の説明図（その１）である。
【図１３】従来例２の説明図（その２）である。
【符号の説明】
１ メインスイッチ素子
２ 整流用同期整流素子
３ 転流用同期整流素子
４ 出力チョークコイル
５ 入力コンデンサ
６ 出力平滑コンデンサ
７ インバータ
８ 整流用ダイオード
９ 転流用ダイオード
１０ チョークコイル
１１ 平滑コンデンサ
１２、１３、５３ 抵抗（抵抗体）
１４ 基準電圧
１５ エラーアンプ
１６ 三角波発生器
１７ コンパレータ
１８ ドライバ
１９ 出力電圧検出回路
２０ 二次側整流平滑回路
３０ トランス
３１ 一次コイル
３２ 二次コイル
３３ 三次コイル
４０ 入力電源
４１ 入力端子
４２ 出力端子
４３ 負荷
５０ スイッチ素子
５１ ダイオード
５２ コンデンサ
５４ トランジスタ
ｄ１、ｄ２、ｄ３ ＦＥＴの内蔵ダイオード
【発明の属する技術分野】
本発明は同期整流型ＤＣ−ＤＣコンバータに関し、特に同期整流型のフォワードコンバータに関する。
【０００２】
【従来の技術】
従来、複数のＤＣ−ＤＣコンバータを並列接続して並列運転する場合に発生する逆電流の流入を減少させる技術が開発されていた（特許文献１、２参照）以下、これらの特許文献１、２を従来例１、２として具体的に説明する。
【０００３】
(1) ：従来例１（特許文献１）の説明
図１０は従来例１の説明図（その１）、図１１は従来例１の説明図（その２）である。図１０の（ａ）図では、一次巻線２２１と二次巻線２２２とは、一次巻線２２１の一次側電圧供給回路２１１側の一端と、二次巻線２２２の出力端子２２３側の一端とが同極性になるように磁気結合されており、主スイッチ素子２１０が導通し、トランス２２０内の一次巻線２２１に、一次側電圧供給回路２１１から供給される電流Ｉ1 が流れると、二次巻線２２２の出力端子２２３側に正電圧、グラウンド端子２２４側に負電圧が誘起される。
【０００４】
二次巻線２２２に誘起された電圧により、第１の二次側整流素子２０６のドレイン端子の電位がソース端子の電位より低くなる。このとき、第１の二次側整流素子２０６内の寄生ダイオードが順バイアスされるが、ゲート端子には、二次巻線２２２に誘起された電圧により、正電圧が印加されるので、第１の二次側整流素子２０６は、通常動作とは逆方向に導通し、ソース端子側からドレイン端子側に向け、電流Ｉ2 を流す。
【０００５】
電流Ｉ2 による電圧降下は、第１の二次側整流素子２０６の寄生ダイオードを導通させない程度に小さくなっており、この電流Ｉ2 が流れると、出力端子２２３とグラウンド端子２２４の間に接続された出力コンデンサ２０９及び負荷２１２に、低損失で電力が供給される。
【０００６】
この間（第１の二次側整流素子２０６が逆方向に導通している間）、二次巻線２２２に誘起された電圧により、第２の二次側整流素子２０７のドレイン端子には、ソース端子よりも高い電圧が印加されており、また、ゲート端子には負電圧が印加されているから、第２の二次側整流素子２０７には電流は流れない。
【０００７】
次に、主スイッチ素子２１０が導通から遮断に転じると、二次巻線２２２の出力端子２２３側の一端に負電圧、グラウンド端子２２４側の一端に正電圧が誘起される。その電圧により、電流Ｉ2 を流していた第１の二次側整流素子２０６のドレイン端子の電位がソース端子の電位より高くなり、また、ゲート端子には負電圧が印加されるので、第１の二次側整流素子２０６は遮断する。
【０００８】
このとき、第２の二次側整流素子２０７では、二次巻線２２２に誘起された電圧により、ゲート端子に正電圧が印加されるから、導通可能な状態になる。また、第２の二次側整流素子２０７は、インダクタンス素子２０８に生じた起電力により、ドレイン端子の電位がソース端子の電位よりも低くなるから、逆方向に導通し、インダクタンス素子２０８に蓄積された磁気エネルギーにより、図１０の（ｂ）図に示すように、負荷２１２に電力を供給する方向の電流Ｉ3 を流す。
【０００９】
また、制御装置２０３内には発振器と基準電圧発生回路が設けられており、ＰＷＭ方式で主スイッチ素子２１０を駆動しており、スイッチングの周期が一定になっている。また、電源装置２０２はフォワード型であるため、出力端子２２３の出力電圧は、主スイッチ素子２１０の導通時間と、一次側電圧供給回路２１１が出力する電圧、一次巻線２２１と二次巻線２２２の巻線比によって決まる。制御装置２０３は、出力端子２２３とグラウンド端子２２４間の出力電圧を検出しており、主スイッチング素子２１０の導通時間を制御しているので、一次側電圧供給回路２１１の電圧変動等により、一次側電圧供給回路２１１の電圧が変動しても、出力電圧は一定に維持されている。
【００１０】
電源装置２０２は複数台を並列接続し、出力電流を増やすことができる。しかしながら、複数台の電源装置２０２を並列接続する場合には、出力電圧が完全に一致せず、そのため、各電源２０２のうち、出力電圧が高く設定されているものから、負荷２１２が消費するよりも大きな出力電流が出力され、余分な電流は、出力電圧が低く設定されている電源装置に流入してしまう。
【００１１】
図１０の（ｃ）図では、２台の電源装置２０２1 、２０２2 を並列接続して運転する場合を示しており、一方の電源装置２０２1 側から、他方の電源装置２０２2 に向けて電流Ｉ5 が流入している。この電流Ｉ5 が二次巻線２２２2 に流れると、一次巻線２２１2 に電圧が誘起され、その電圧によって主スイッチ素子２１０2 のドレイン端子に負電圧が印加される。そのとき、主スイッチ素子２１０のゲート端子に正電圧が印加されていると、主スイッチ素子２１０2 のソース端子からドレイン端子に向けて逆電流Ｉ6 が流れてしまい、その結果、並列接続された電源装置全体の効率を悪化させ、また、各電源装置２０２1 、２０２2 の劣化を早めてしまうという問題がある。
【００１２】
そこで、従来例１では、図１１に示したように、並列接続しても逆電流が流れない電源装置を提供するものである。このため、主スイッチ素子１０に流れる電流を検出する電流検出回路３０の出力から、主スイッチ素子１０に流れた電流の向きを検出し、導通期間中に逆電流Ｉ１０が流れた場合、主スイッチ素子１０の導通期間を長くする。このため、主スイッチ素子１０に流れる電流量が増えるので逆電流が消滅し、並列接続された各電源装置３の電流負担が均等化される、というものである。
【００１３】
(2) ：従来例２（特許文献２）の説明
図１２は従来例２の説明図（その１）、図１３は従来例２の説明図（その２）である。従来、複数のＤＣ−ＤＣコンバータを負荷に並列に接続する並列運転の使用形態を取る場合がある。このような並列運転を行う際に、並列接続されている複数のＤＣ−ＤＣコンバータ間に出力電圧ＶOUT のばらつきが生じることがある。このような場合には、出力電圧ＶOUT の高いＤＣ−ＤＣコンバータから出力電圧ＶOUT の低いＤＣ−ＤＣコンバータに向かって逆電流が流れる。
【００１４】
このように、並列接続しているＤＣ−ＤＣコンバータ間に出力電圧ＶOUT のばらつきが生じると、出力電圧ＶOUT の高いＤＣ−ＤＣコンバータと出力電圧ＶOUT の低いＤＣ−ＤＣコンバータとの双方の損失が増加して、回路効率が悪化してしまうという問題が生じる。
【００１５】
そこで、従来例２では、前記逆電流の通電量を抑制して逆電流通電に起因した部品の破損や、並列運転時に逆電流に起因した損失問題を防止することができる同期整流器を備えたＤＣ−ＤＣコンバータを提供する。
【００１６】
図１２において、制御回路４２は、コンパレータ２７の出力側からスイッチ素子５の制御端子部であるゲートに制御電圧であるパルス波形信号を加え、そのパルス波形信号のパルス幅ｔを出力電圧ＶOUT の安定化方向に可変制御してスイッチ素子５のオン期間を可変制御する。換言すれば、スイッチ素子５のデューティ比を出力電圧ＶOUT の安定化方向に可変制御する。これにより、出力電圧ＶOUT が可変制御されて出力電圧ＶOUT の安定化が図られる、というものである。
【００１７】
ところで、逆電流が通電しているときには、スイッチ素子５がオフしてもスイッチ素子５のドレイン電圧は逆電流によって低電圧状態から変動しない期間が生じる。この現象は、逆電流通電によって整流平滑回路４０のチョークコイル１３に蓄積されたエネルギーがスイッチ素子５のオフによってトランス２の二次側から一次側に伝達されることにより生じるものであり、逆電流通電時に特有な現象である。
【００１８】
そこで、前記逆電流時に特有な現象に着目し、スイッチ素子５のゲート電圧が設定のオン駆動のスレッショルド電圧未満であり、かつ、スイッチ素子５のドレイン電圧（両端電圧）が逆電流によって生じる低電圧状態であるときに逆電流を検知する逆電流検知手段４３を形成した。
【００１９】
ＰＮＰトランジスタ３１は上記逆電流検知信号を受けてオンする。これにより、抵抗体２３、２４の接続部からオペアンプ２５の反転入力端子に向かう電流の一部が前記接続部ＸからＰＮＰトランジスタ３１と抵抗体３２を通って分流する。このために、逆電流通電時にはオーバーシュート電圧印加に起因して抵抗体２３、２４の接続部から出力される電圧は定常時よりも増加しているにも拘わらず、オペアンプ２５の反転入力端子に入力する電圧は定常時よりも低下することとなる。
【００２０】
この電圧低下によって、制御回路４２からスイッチ素子５のゲートに加えられるパルス波形信号のパルス幅ｔが広がってスイッチ素子５のオン期間が長くなり、入出力変換比が増加する結果、出力電圧ＶOUT が増加する。
【００２１】
この例によれば、逆電流検知手段４３と逆電流抑制手段４４を設けて逆電流通電時には入出力変換比を増加させる構成とし、図１３の（ａ）図の実線αに示すような特有なレギュレーション特性をＤＣ−ＤＣコンバータに持たせたので、逆電流が発生した際に、その逆電流の通電量を従来に比べて大幅に抑制することができる。このように、逆電流の通電量を抑制することができるので、大きな逆電流が通電することによる前述したような部品の破損問題を防止することができるというものである。
【００２２】
また、前記ＤＣ−ＤＣコンバータを用いて並列運転を行う際に、並列接続されている複数のＤＣ−ＤＣコンバータ間に出力電圧ＶOUT のばらつきが生じても、その出力電圧ＶOUT のばらつきに起因した逆電流通電による損失増加を緩和することができ、回路効率の悪化を防止することができる。
【００２３】
つまり、並列運転を行うＤＣ−ＤＣコンバータのうち、出力電圧ＶOUT の高いＤＣ−ＤＣコンバータＡが持つレギュレーション特性が、例えば、図１３の（ｂ）図における実線Ａに示すような特性を有し、また、出力電圧ＶOUT の低いＤＣ−ＤＣコンバータＢが持つレギュレーション特性が、例えば、図１３の（ｂ）図の実線Ｂに示すような特性を示すこととなる。
【００２４】
これにより、ＤＣ−ＤＣコンバータＡからＤＣ−ＤＣコンバータＢへの逆電流の通電量はＩｂ′となり、従来例に比べて格段に小さくなる。このため、逆通電に起因したＤＣ−ＤＣコンバータＢの損失を抑制することができる。
【００２５】
【特許文献１】
特開２０００−１３９０７４
【特許文献２】
特開２００１−１６９５４５
【００２６】
【発明が解決しようとする課題】
前記のような従来のものにおいては、次のような課題があった。
【００２７】
(1) ：前記従来例１では、主スイッチ素子を流れる電流を検出する電流検出回路と、前記電流検出回路の出力から、前記主スイッチ素子に流れる電流の向きを検出する逆電流抑制回路が設けられている。また、電流検出回路にカレントトランスを用いている。また、前記従来例２では、逆電流検出手段（４３）と逆電流抑制手段（４４）を設けている。
【００２８】
このように、従来例１、２とも、逆電流検出手段を設けているが、このような手段は回路構成が複雑で、コスト的にも高価なものである。特に、従来例１では、高価なカレントトランスを使用し電流を検出しており、従来例２では、逆電流を抑制するため出力電圧を上昇させるが、それと同時に検出電圧（出力電圧を間接的に検出し制御している電圧）も比例して上昇する。そのため、検出電圧を上昇させるように制御をし、結果出力電圧が上昇し、逆電流の流入を抑制しており、回路構成が複雑で、高価なものである。
【００２９】
本発明は、このような従来の課題を解決し、従来例のような逆電流検出手段を設けることなく、安価で簡単な回路構成の同期整流型ＤＣ−ＤＣコンバータを得ることを目的とする。
【００３０】
【課題を解決するための手段】
本発明は前記の目的を達成するため、次のように構成した。
【００３１】
すなわち、第１の同期整流型ＤＣ−ＤＣコンバータでは、トランスの一次コイルと直列にメインスイッチ素子を接続し、該メインスイッチ素子のオン／オフ駆動により、負荷に供給するトランスの二次コイルの出力電圧を一定電圧に制御するための出力電圧検出回路を、前記トランスの三次コイルに設けた同期整流型ＤＣ−ＤＣコンバータであって、前記トランスの三次コイルと出力電圧検出回路との間に直列に接続したスイッチ素子を設け、前記スイッチ素子に対し、前記出力電圧検出回路の検出電圧を基にメインスイッチ素子がオンする信号の時オンし、オフする信号の時オフするように駆動制御するスイッチ素子駆動回路を備えていることを特徴とする。
【００３２】
また、第２の同期整流型ＤＣ−ＤＣコンバータでは、前記第１の同期整流型ＤＣ−ＤＣコンバータにおいて、前記スイッチ素子に抵抗を並列接続したことを特徴とする。
【００３３】
また、第３の同期整流型ＤＣ−ＤＣコンバータでは、前記スイッチ素子駆動回路はダイオードとコンデンサからなり、前記メインスイッチ素子をオフにする時、前記ダイオードを介して前記コンデンサを充電し、前記メインスイッチ素子をオンさせる時、前記コンデンサの充電電圧を前記スイッチ素子に印加して、該スイッチ素子をオンさせる機能を備えていることを特徴とする。
また、第４の同期整流型ＤＣ−ＤＣコンバータでは、前記第１又は２の同期整流型ＤＣ−ＤＣコンバータにおいて、前記スイッチ素子駆動回路は第２のスイッチ素子を有し、前記メインスイッチ素子のオン、オフ信号により、前記スイッチ素子のオン、オフを制御する機能を備えていることを特徴とする。
【００３４】
また、第５の同期整流型ＤＣ−ＤＣコンバータでは、前記第１又は第２又は第３の同期整流型ＤＣ−ＤＣコンバータにおいて、前記ＤＣ−ＤＣコンバータに出力電圧の高いＤＣ−ＤＣコンバータを並列接続して並列運転を行い、出力電圧が高い方から低い方に逆電流が流入し、前記出力電圧検出回路の検出電圧が上昇し、前記メインスイッチ素子をオンさせる駆動信号の時間が短くなった場合、前記スイッチ素子駆動回路は、前記スイッチ素子のオン時間が短くなるように駆動制御して出力電圧検出回路の検出電圧を低下させることで、前記メインスイッチ素子をオンさせる時間を長くして出力電圧を上昇させ、前記逆電流の流入を抑制する機能を備えていることを特徴とする。
【００３５】
（作用）
前記構成に基づく本発明の作用を図１に基づいて説明する。
【００３６】
(a) ：第１の同期整流型ＤＣ−ＤＣコンバータでは、複数のＤＣ−ＤＣコンバータの出力を並列接続し並列運転すると、一方の出力電圧がばらつき等により大きい値の場合、出力電圧が低いＤＣ−ＤＣコンバータの方に逆電流が流入する。この逆電流の流入と同時に出力電圧が上昇し、出力電圧検出回路１９の検出電圧も上昇する。
【００３７】
この時、スイッチ素子駆動回路（ダイオード５１、コンデンサ５２）は、スイッチ素子５０に対し、メインスイッチ素子１がオンする信号の時オンし、オフする信号の時オフするように駆動制御する。この駆動制御では、スイッチ素子５０のオン時間が短くなるように駆動制御して出力電圧検出回路１９の検出電圧を低下させる。そして、前記検出電圧の低下に応じてドライバ１８ではメインスイッチ素子１をオンさせる時間を長くして出力電圧を上昇させ、前記逆電流の流入を抑制する。このようにすれば、従来例のような複雑で高価な逆電流検出手段を設けることなく、安価で簡単な回路構成の同期整流型ＤＣ−ＤＣコンバータを得ることができる。
【００３８】
(b) ：前記第２の同期整流型ＤＣ−ＤＣコンバータでは、スイッチ素子５０に抵抗５９を並列接続している。従って、出力電圧検出回路１９の検出電圧が上昇すると、ドライバ１８から出力されるメインスイッチ素子１をオンさせる信号の時間が短くなる。これに伴い、スイッチ素子５０のオン時間も短くなり、スイッチ素子５０がオフした後は、抵抗５３を通して整流することとなる。
【００３９】
このように、抵抗５３を通して整流すると、出力検出電圧は下降する方向となるので、ドライバ１８の信号は前より少しオン時間が短くなるだけで、従来例のように極端にオン時間が短くならない。また、出力検出電圧とトランス３０の三次コイル３３の電圧の間で電圧降下が発生するので、その結果、出力電圧を上昇させることとなり、逆電流を抑制することができる。
【００４０】
このようにすれば、従来例のような逆電流検出手段を設けることなく、安価で簡単な回路構成の同期整流型ＤＣ−ＤＣコンバータを得ることができる。
【００４１】
(c) ：前記第３の同期整流型ＤＣ−ＤＣコンバータでは、スイッチ素子駆動回路は、メインスイッチ素子１をオフにする時、ダイオード５１を介してコンデンサ５２を充電し、メインスイッチ素子１をオンさせる時、コンデンサ５２の充電電圧をスイッチ素子５０に印加して該スイッチ素子５０をオンさせる。このようにすれば、スイッチ素子駆動回路を簡単な回路構成にできる。
(d) ：前記第４の同期整流型ＤＣ−ＤＣコンバータでは、前記スイッチ素子駆動回路は第２のスイッチ素子を有し、前記メインスイッチ素子のオン、オフ信号により、前記スイッチ素子のオン、オフを制御する。このようにすれば、スイッチ素子駆動回路を簡単な回路構成にできる。
【００４２】
(e) ：前記第４の同期整流型ＤＣ−ＤＣコンバータでは、ＤＣ−ＤＣコンバータの出力を並列接続し並列運転すると、一方の出力電圧がばらつき等により大きい値の場合、出力電圧が低いＤＣ−ＤＣコンバータの方に逆電流が流入する。前記逆電流の流入と同時に出力電圧が上昇し、出力電圧検出回路１９の検出電圧も上昇する。
【００４３】
そして、出力電圧検出回路１９の検出電圧が上昇すると、スイッチ素子駆動回路（ダイオード５１、コンデンサ５２）は、スイッチ素子５０に対し、メインスイッチ素子１がオンする信号の時オンし、オフする信号の時オフするように駆動制御する。
【００４４】
このように、逆電流が流入し、出力電圧検出回路の検出電圧が上昇した場合、スイッチ素子駆動回路は、メインスイッチ素子１をオンさせる駆動信号の時間が短くなった時、スイッチ素子５０のオン時間が短くなるように駆動制御して出力電圧検出回路１９の検出電圧を低下させる。その結果、ドライバ１８はメインスイッチ素子をオンさせる時間を長くして出力電圧を上昇させ、前記逆電流の流入を抑制する。
【００４５】
このようにすれば、従来例のような逆電流検出手段を設けることなく、安価で簡単な回路構成の同期整流型ＤＣ−ＤＣコンバータを得ることができる。
【００４６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００４７】
§１：ＤＣ−ＤＣコンバータの回路例の説明
図１はＤＣ−ＤＣコンバータの回路例を示した図であり、同期整流型のフォワードコンバータ（又は、フォワード方式の同期整流型ＤＣ−ＤＣコンバータ）の回路例である。以下、図１に示したＤＣ−ＤＣコンバータを説明する。
【００４８】
(1) ：回路の特徴（図１参照）
本回路の最大の特徴は、トランス３０の三次コイル３３に接続された出力電圧検出回路１９にスイッチ素子５０を設けた点である。このスイッチ素子５０は、メインスイッチ素子１を駆動する駆動信号（パルス）が、メインスイッチ素子１がオンする信号の時オンし、オフする信号の時オフするように駆動される。そして、三次コイル３３から出力された電圧を整流平滑し、その電圧を検出電圧とし、メインスイッチ素子１のオン／オフの時間を制御する。
【００４９】
ところで、負荷に対し複数のＤＣ−ＤＣコンバータが接続された場合、特に、出力電圧の高いＤＣ−ＤＣコンバータが接続されていた場合には、ＤＣ−ＤＣコンバータの出力側から逆電流が流入することがある（前記従来例参照）。このように出力側から逆電流が流入すると、三次コイル３３の検出電圧が上昇し、メインスイッチ素子１をオンさせる駆動信号の時間は短くなる。
【００５０】
これにともない、スイッチ素子５０のオン時間も短くなり、検出電圧が低下し、メインスイッチ素子１をオンさせる駆動信号の時間を長くするように制御される。その結果、出力電圧が上昇し、逆電流の流入を抑制する。更に具体的には次の通りである。
【００５１】
すなわち、ドライバ１８の出力がメインスイッチ素子１をオンさせる信号の時オンし、オフさせる信号の時オフするスイッチ素子５０を出力電圧検出回路１９に設け、トランス３０の三次コイル３３と直列に接続する。
【００５２】
そして、ＤＣ−ＤＣコンバータの出力を並列接続し並列運転すると、一方の出力電圧がばらつき等により大きい値の場合、出力電圧が低いＤＣ−ＤＣコンバータの方に電流が流入する（この電流を「逆電流」という）。前記逆電流の流入と同時に出力電圧が上昇し、出力電圧検出回路１９の検出電圧も上昇する。
【００５３】
このように、出力電圧検出回路１９の検出電圧が上昇すると、ドライバ１８から出力されるメインスイッチ素子１をオンさせる信号の時間が短くなる。これに伴い、スイッチ素子５０のオン時間も短くなり、スイッチ素子５０がオフした後は抵抗５３を通して整流することとなる。
【００５４】
このように、抵抗５３を通して整流すると、出力検出電圧は下降する方向となるので、ドライバ１８から出力される信号は、前より少しオン時間が短くなるだけで、従来例のように極端にオン時間が短くならない。また、出力検出電圧とトランス３０の三次コイル３３の電圧３３ａの間で電圧降下が発生するので、その結果、出力電圧を上昇させることとなり前記逆電流を抑制することができる。
【００５５】
(2) ：回路構成の詳細な説明（図１、図２参照）
図１において、１はメインスイッチ素子（主スイッチング素子）、２は整流用同期整流素子、３は転流用同期整流素子、５０はスイッチ素子であり、これら各素子は、ＮチャンネルＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）で構成する。
【００５６】
また、４は出力チョークコイル、５は入力コンデンサ、６は出力平滑コンデンサ、７はインバータ、８は整流用ダイオード、９は転流用ダイオード、１０はチョークコイル、１１は平滑コンデンサ、１２、１３、５３は抵抗（又は抵抗体）である。
【００５７】
また、１４は基準電圧、１５はエラーアンプ（エラー増幅器）、１６は三角波発生器、１７はエラーアンプ１６の出力と三角波発生器１６の出力とを比較するためのコンパレータ（比較器）、１８はメインスイッチ素子１を駆動するためのドライバである。
【００５８】
また、１９は出力電圧検出回路、２０は二次側整流平滑回路、３０はトランスであり、３１は一次コイル（一次巻線）、３２は二次コイル（二次巻線）、３３は三次コイル（三次巻線）を示す。また、４０は入力電源、４１は入力端子、４２は出力端子、４３は負荷、５１はダイオード、５２はコンデンサを示す。また、ｄ１、ｄ２、ｄ３はそれぞれ前記素子１、２、３の内蔵ダイオードを示す。
【００５９】
図１に示したＤＣ−ＤＣコンバータの入力側には、トランス３０が設けられ、該トランス３０の一次コイル３１には、メインスイッチ素子１が接続され、ドライバ１８により駆動制御されるように構成されている。そして、メインスイッチ素子１のオン／オフ（導通／不導通）により一次コイル３１に発生する励磁エネルギー（電磁エネルギー）を、断続的にトランス３０の二次側及び三次側に供給するようになっている。
【００６０】
入力側は、入力電源４０が供給される入力端子４１ａ、４１ｂ間に入力コンデンサ５が接続され、入力電圧を平滑化している。トランス３０の二次コイル３２には、出力チョークコイル４、出力平滑コンデンサ８、整流用同期整流素子２（ＭＯＳＦＥＴ）、転流用同期整流素子３（ＭＯＳＦＥＴ）を含む平滑整流回路が接続されている。この場合、出力平滑コンデンサ８と出力チョークコイル４の直列回路に対して、転流用同期整流素子３が接続されている。
【００６１】
また、トランス３０の三次コイル３３には、スイッチ素子５０と抵抗５３の並列回路と、平滑コンデンサ１１と、チョークコイル１０と、整流用ダイオード８の直列回路を接続し、前記平滑コンデンサ１１と、チョークコイル１０の直列回路に並列に、整流用ダイオード９を接続している。
【００６２】
また、前記平滑コンデンサ１１と並列に、抵抗１２、１３の直列回路を接続して平滑コンデンサ１１の充電電圧（直流電圧）を分圧し、その分圧した電圧（抵抗１２の電圧）をエラーアンプ１５に入力している。また、エラーアンプ１５には、前記分圧した電圧（抵抗１２の電圧）を入力すると共に、基準電圧１４を入力し、前記基準電圧１４と前記分圧した電圧（抵抗１２の電圧）との差分の電圧（エラー電圧値）をコンパレータ１７に出力する。
【００６３】
コンパレータ１７では、エラーアンプ１５の出力電圧と三角波発生器１６の出力電圧を比較し、両者の差の電圧をドライバ１８へ出力する。ドライバ１８では、前記コンパレータ１７からの出力電圧を入力し、パルス電圧を発生させてメインスイッチ素子１のゲートへ印加することで、メインスイッチ素子１をオン／オフ駆動するように構成されている。
【００６４】
また、前記ドライバ１８は、図２のように構成されている。すなわち、前記ドライバ１８は、詳細には、バイポーラ型トランジスタ（以下、単に「トランジスタ」と記す）Ｑ１とＱ２が図示のように接続されている。この場合、トランジスタＱ１がＮＰＮ型トランジスタで、トランジスタＱ２がＰＮＰ型トランジスタで構成され、互いのベース電極（入力ＩＮ側）とエミッタ電極（出力ＯＵＴ側）が共通接続されている。
【００６５】
このように接続されていると、入力ＩＮ側が所定電圧以上の時、トランジスタＱ１：オン、Ｑ２：オフとなり、出力ＯＵＴ側がハイレベルの電圧Ｖｄｄとなる。また、逆に、入力ＩＮ側が所定電圧以下の時、トランジスタＱ１：オフ、Ｑ２：オンとなり、出力ＯＵＴ側がローレベルの電圧Ｖｓｓとなる（Ｖｄｄ＞Ｖｓｓ）。
【００６６】
なお、３１ａ、３１ｂはトランス３０の一次コイル３１の両端子、３２ａ、３２ｂはトランス３０の二次コイル３２の両端子、３３ａ、３３ｂはトランス３０の三次コイル３３の両端子である。
【００６７】
(3) ：無負荷時の詳細な動作の説明
以下、図１、図２に基づいて、図１に示した回路例の動作を説明する。
【００６８】
Ａ：今、入力端子４１ａ、４１ｂに入力電源４０を印加した状態で、ドライバ１８からメインスイッチ素子１を駆動するための駆動パルスを発生させ、この駆動パルスをメインスイッチ素子１のゲートに供給すると、メインスイッチ素子１がオン（導通）／オフ（不導通）動作を繰り返す。そして、該メインスイッチ素子１がオンになった時、該メインスイッチ素子１を介してトランス３０の一次コイル３１に励磁電流が流れる。
【００６９】
この時、トランス３０の二次コイル３２には、整流用同期整流素子２がオンする方向に電圧（誘起電圧）が発生し、該整流用同期整流素子２がオンする。この場合、トランス３０の二次コイル３２に発生した電圧により、二次コイル３２→出力平滑コンデンサ８→出力チョークコイル４→整流用同期整流素子２→二次コイル３２の経路で電流が流れ、出力平滑コンデンサ８が充電される。
【００７０】
この時、二次コイル３２の電圧はインバータ７により反転し、この反転した電圧が転流用同期整流素子３のゲートに印加するので、該転流用同期整流素子３がオフとなる。
【００７１】
また、この時、トランス３０の三次コイル３３には、二次コイル３２の電圧に応じた電圧が誘起される。この電圧により、スイッチ素子５０がオンならば、三次コイル３３→スイッチ素子５０→平滑コンデンサ１１→チョークコイル１０→整流用ダイオード８→三次コイル３３の経路で電流が流れ、平滑コンデンサ１１が充電される。
【００７２】
また、スイッチ素子５０がオフの場合は、抵抗５３を介して前記と同様の電流が流れ、平滑コンデンサ１１は充電される。この時、転流用ダイオード９はオフのままである。なお、この時トランス３０には励磁エネルギーが蓄えられる。
【００７３】
Ｂ：次に、ドライバ１８からの駆動パルスによりメインスイッチ素子１がオフになると、トランス３０の一次コイル３１に前記と逆方向の電圧が誘起される（端子３２側が＋となる）ので、整流型同期整流素子２はオフとなる。この時、二次コイル３２の電圧（前記と逆向き極性の電圧）はインバータ７により反転し、この反転した電圧が転流用同期整流素子３のゲートに印加するので、該転流用同期整流素子３がオンとなる。
【００７４】
そのため、出力チョークコイル４に蓄えられた電磁エネルギーにより、出力チョークコイル４→転流用同期整流素子３→出力平滑コンデンサ８→出力チョークコイル４の経路でフライホイール電流が流れ、出力平滑コンデンサ６が充電される（常に同じ極性で充電される。）。
【００７５】
この時、トランス３０の三次コイル３３には、前記と逆極性の電圧（端子３３ｂ側が＋）が発生するが、整流用ダイオード８が逆バイアスされてオフとなり、三次コイル３３の誘起電圧によっては電流は流れない。しかし、この時、チョークコイル１０に蓄えられた電磁エネルギーにより、チョークコイル１０→転流用ダイオード９→平滑コンデンサ１１→チョークコイル１０の経路でフライホイール電流が流れ、平滑コンデンサ１１が充電される（常に同じ極性で充電される。）。
【００７６】
以降、同様にして動作が繰り返されるが、前記平滑コンデンサ１１の充電電圧により抵抗１２、１３には一定の直流電圧が発生する。この電圧は、二次側の出力電圧に対応した電圧となっている。この場合、前記抵抗１２、１３の電圧（平滑コンデンサ１１の電圧と同じ）は、ドライバ１８とダイオード５１に印加する。また、前記２つの抵抗で分圧した電圧（抵抗１２の端子電圧）はエラーアンプ１５に入力し、基準電圧１４との差分が取り出される。
【００７７】
そして、コンパレータ１７では、前記エラーアンプの出力を三角波発生器１６の出力電圧と比較されて矩形波信号を出力し、ドライバ１８から駆動信号（パルス信号）がメインスイッチ素子１のゲートに印加する。これによりメインスイッチ素子１は前記と同様のオン／オフ動作を繰り返す。
【００７８】
また、前記ダイオード５１に印加した電圧は、該ダイオード５１で整流され、コンデンサ５２を充電する。そして、ドライバ１８からハイレベルの電圧が出力された時は、そのハイレベルの電圧（パルスのオン波形）に、更に、コンデンサ５２の充電電圧（平滑コンデンサ１１の電圧と略同じ電圧）が上乗せされ、大きな出力電圧（平滑コンデンサ１１の電圧の約２倍の電圧）が発生し、スイッチ素子５０のゲートに印加する。そのため、スイッチ素子５０がオンになる。
【００７９】
しかし、ドライバ１８からローレベルの電圧（例えば、ＧＮＤレベル）が出力された時は、そのローレベルの電圧（パルスのオフ波形）に、更に、コンデンサ５２の充電電圧（平滑コンデンサ１１の電圧と略同じ電圧）が上乗せされても小さい出力電圧なので、この出力電圧がスイッチ素子５０のゲートに印加しても、スイッチ素子５０がオフとなる。
【００８０】
(4) ：負荷に対し、複数のＤＣ−ＤＣコンバータが並列接続されて運転された場合の概要の説明（図１、図３参照）
図１に示したＤＣ−ＤＣコンバータの負荷４３に対し、別のＤＣ−ＤＣコンバータを並列接続し、この別のＤＣ−ＤＣコンバータの出力電圧が何らかの理由で高くなったとする。この時、前記別のＤＣ−ＤＣコンバータから図１に示したＤＣ−ＤＣコンバータに逆電流が流れる。
【００８１】
この場合、出力端子４２ａ、４２ｂ間の電圧が通常時より高くなり、出力端子４２ａからトランス３０の二次コイル３２方向に向けて逆電流が流れる。この時の出力電圧−出力電流特性は、図３のようになる。図３では、横軸が出力電流（Ｉout ）、縦軸が出力電圧（Ｖout ）を示す。
【００８２】
また、図３において、点線で示した特性は従来例の特性（特に従来例２の特性）であり、実線が本発明の特性である。また、縦軸の右側が流出する電流、左側が流入する電流である。
【００８３】
(5) ：出力電圧が大きいＤＣ−ＤＣコンバータと並列運転した時の特性図（無負荷時）の詳細な説明（図４、図６参照）
図４は出力電圧が大きいＤＣ−ＤＣコンバータと並列運転した時の特性図（無負荷）、図６は図４、５の説明図である。なお、参考のため、図６では従来例についても図示してある。
【００８４】
(5) −１：従来例の特性
図６のＣ図のように、従来例のＤＣ−ＤＣコンバータを並列接続した場合であって、無負荷時について説明する。
【００８５】
ＤＣ−ＤＣコンバータには、部品等の特性ばらつきの影響で出力電圧にばらつきが生じる。出力電圧が小さい従来例のＤＣ−ＤＣコンバータ▲３▼と大きいＤＣ−ＤＣコンバータ▲４▼を並列接続すると、ＤＣ−ＤＣコンバータ▲４▼からの出力電流がＤＣ−ＤＣコンバータ▲３▼に流入する。
【００８６】
ＤＣ−ＤＣコンバータ▲３▼の動作点は図４のポイントＣとなり、電流値Ｉ02が流入する。一方、ＤＣ−ＤＣコンバータ▲４▼の動作点は図４のポイントＤとなり、電流値Ｉ02を出力し平衡する。その際の出力電圧は、各々＋Ｖ02となる。
【００８７】
(5) −２：本発明の特性
図６のＡ図のように、本発明のＤＣ−ＤＣコンバータを並列接続した場合（無負荷時）について説明する。前記従来例と同じでＤＣ−ＤＣコンバータには、部品等のばらつきの影響で出力電圧にばらつきが生じる。
【００８８】
出力電圧が小さい本発明のＤＣ−ＤＣコンバータ▲１▼と、大きい従来例のＤＣ−ＤＣコンバータ▲２▼を並列接続すると、従来例のＤＣ−ＤＣコンバータ▲２▼からの出力電流が本発明のＤＣ−ＤＣコンバータ▲１▼に流入する。本発明のＤＣ−ＤＣコンバータ▲１▼の動作点は、図４のポイントＡとなり電流値Ｉ01が流入する。一方、従来例のＤＣ−ＤＣコンバータ▲２▼の動作点は、図４のポイントＢとなり電流値Ｉ01を出力し平衡する。その際の出力電圧は、各々＋Ｖ01となる。このように、本発明では、流入電流を小さく抑制することが可能になる。
【００８９】
(6) ：出力電圧が大きいＤＣ−ＤＣコンバータと並列運転した時の特性図（負荷電流ＩO の時）の詳細な説明（図５、６参照）
(6) −１：従来例の特性
前記と同様に、図６のＤ図のように、負荷電流がＩ0 の時の並列運転動作について説明する。従来例のＤＣ−ＤＣコンバータ▲３▼の動作点は、図５のポイントＣとなり電流値Ｉ04が流入する。一方、従来例のＤＣ−ＤＣコンバータ▲４▼の動作点は、ポイントＤとなり電流値Ｉ06を出力し平衡する。すなわち、Ｉ06−Ｉ04は、負荷電流Ｉ0 となる。その際の出力電圧は、各々＋Ｖ04となる。
【００９０】
(6) −２：本発明の特性
前記と同様に、図６のＢ図のように、負荷電流がＩ0 の時の並列動作について説明する。本発明のＤＣ−ＤＣコンバータ▲１▼の動作点は、図５のポイントＡとなり、電流値Ｉ03が流入する。一方、従来例のＤＣ−ＤＣコンバータ▲２▼の動作点は、図５のポイントＢとなり、電流値Ｉ05を出力し平衡する。この場合、Ｉ05−Ｉ03は、負荷電流Ｉ0 となる。その際の出力電圧は、各々＋Ｖ03となる。このように、本発明では、流入電流を小さく抑制することが可能になる。
【００９１】
(7) ：無負荷時の各部の波形
図７は無負荷時の各部の波形図である。図７において、波形▲１▼はドライバ１８の出力電圧波形、波形▲２▼はメインスイッチ素子１のドレイン・ソース間電圧波形、波形▲３▼はメインスイッチ素子１のドレイン・ソース間電流波形、波形▲４▼は出力チョークコイル４の電流波形、波形▲５▼はトランス３０の三次コイル３３の両端の電圧波形、波形▲６▼はスイッチ素子５０のゲート・ソース間電圧波形、波形▲７▼はスイッチ素子５０のドレイン・ソース間電流波形を示す。なお、図７に示したｔはタイミング（又は時刻）、ｔ０〜ｔ５は各タイミングを示す。
【００９２】
図１に示したＤＣ−ＤＣコンバータの無負荷時には、各部は図７に示した波形となる。先ず、ドライバ１８からは、波形▲１▼のような矩形波の駆動パルスが出力され、このパルスによりメインスイッチ素子１がオン／オフ駆動される。
【００９３】
すなわち、タイミングｔ０〜ｔ１までは駆動パルスがローレベルで、タイミングｔ１〜ｔ２までは駆動パルスがハイレベル、タイミングｔ２〜ｔ３までは駆動パルスがローレベルで、タイミングｔ３〜ｔ４までは駆動パルスがハイレベルとなり、駆動パルスがハイレベルの時、メインスイッチ素子１がオンとなり、駆動パルスがローレベル（例えば、ＧＮＤレベル）の時、メインスイッチ素子１がオフとなるように駆動される。
【００９４】
この時のメインスイッチ素子１のドレイン・ソース間電圧の波形は波形▲２▼のようになり、メインスイッチ素子１のドレイン・ソース間電流波形は波形▲３▼のようになる。また、出力チョークコイル４は、電磁エネルギーの蓄積と放出動作が繰り返され、波形▲４▼のような波形になる。
【００９５】
トランス３０の三次コイル３３には、その両端に波形▲５▼のような波形の電圧が誘起される。この時、スイッチ素子５０のゲート・ソース間電圧は波形▲６▼のような波形になる。この場合、スッチ素子５０は、タイミングｔ０〜ｔ１の間はオフ、タイミングｔ１〜ｔ２の間はオン、タイミングｔ２〜ｔ３の間はオフ、タイミングｔ３〜ｔ４の間はオンとなる。
【００９６】
従って、スイッチ素子５０のドレイン・ソース間電流は、波形▲７▼のように、タイミングｔ０〜ｔ１の間は電流が流れず、タイミングｔ１〜ｔ２の間は電流が流れ、タイミングｔ２〜ｔ３の間は電流が流れず、タイミングｔ３〜ｔ４の間は電流が流れる。
【００９７】
(8) ：出力が大きいＤＣ−ＤＣコンバータを並列接続した時の各部の波形
図８は出力が大きいＤＣ−ＤＣコンバータを並列接続した時の各部の波形図である。図８において、波形▲１▼はドライバ１８の出力電圧波形、波形▲２▼はメインスイッチ素子１のドレイン・ソース間電圧波形、波形▲３▼はメインスイッチ素子１のドレイン・ソース間電流波形、波形▲４▼は出力チョークコイル４の電流波形、波形▲５▼はトランス３０の三次コイルの両端の電圧波形である。
【００９８】
また、波形▲６▼はスイッチ素子５０のゲート・ソース間電圧波形、波形▲７▼はスイッチ素子５０のドレイン・ソース間電流波形を示す。なお、図８に示したｔはタイミング（又は時刻）、ｔ０、ｔ１、ｔ２ａ、ｔ２ｂ、ｔ３、ｔ４ａ、ｔ４ｂ、ｔ５は各タイミングを示す。また、点線は図７に示した無負荷時の波形、実線は本発明の逆電流流入時の波形である。
【００９９】
図１に示したＤＣ−ＤＣコンバータに、出力が大きいＤＣ−ＤＣコンバータを並列接続した時の各部の波形は図８の実線で示した波形となる。具体的には、次の通りである。
【０１００】
前記のような逆電流が流入している時には、図８の波形▲１▼、▲２▼に示すように、メインスイッチ素子１がオフしてもドレイン電圧は逆電流流入によって低電圧状態（約ゼロボルト：ＧＮＤレベル）から変動しない期間Ｔ１が生じる。この現象は、逆電流流入によって、出力チョークコイル４に蓄積されたエネルギーが二次側から一次側へ伝達されることにより生じ、メインスイッチ素子１がオフしてもメインスイッチ素子１の内蔵ダイオード（ボディダイオード）ｄ１が導通しているので、低電圧状態となる。
【０１０１】
この期間Ｔ１の間は、本発明では、スイッチ素子５０がオフとなり、平滑コンデンサ１１への整流電流が無くなる。これにより、平滑コンデンサ１１の両端電圧は低下し、メインスイッチ素子１の駆動制御回路（エラーアンプ１６、コンパレータ１７、ドライバ８を含む回路）はメインスイッチ素子１のオン時間が長くなるように制御を行う。その結果、出力電圧は上昇し、逆電流の流入を抑制する。以下、更に、詳細に説明する。
【０１０２】
前記のように、ＤＣ−ＤＣコンバータの出力を並列接続し並列運転すると、一方の出力電圧がばらつき等により大きい値の場合、出力電圧が低いＤＣ−ＤＣコンバータの方に電流が流入する（逆電流の流入発生）。この逆電流の流入と同時に、出力の低い方のＤＣ−ＤＣコンバータの出力電圧が上昇し、出力電圧検出回路１９の検出電圧も上昇する。
【０１０３】
このように、ＤＣ−ＤＣコンバータの出力電圧が上昇し、逆電流が流入することにより、出力電圧検出回路１９の検出電圧が上昇すると、図８の点線位置（無負荷時）から実線位置（逆電流流入時）のように、ドライバ１８から出力されるメインスイッチ素子１をオンさせる信号の時間が短くなる（タイミングｔ２ａ〜ｔ２ｂ間＝期間Ｔ１、ｔ４ａ〜ｔ４ｂ間＝期間Ｔ１だけ短くなる）。
【０１０４】
これに伴い、図８の波形▲６▼、波形▲７▼のように、スイッチ素子５０のオン時間も短くなる（タイミングｔ２ａ〜ｔ２ｂ間＝期間Ｔ１、ｔ４ａ〜ｔ４ｂ間＝期間Ｔ１だけ短くなる）。すると、出力電圧検出回路１９の検出電圧も低くなり、その結果、エラーアンプ１６の出力は大きくなり、コンパレータ１７の出力も大きくなる。
【０１０５】
その結果、ドライバ１８からの出力パルスが長くなるように制御が行なわれ、トランス１の一次コイル３０に流れる電流を大きくすることで、二次コイル３２に発生する電圧を大きくする。そして、トランス３０の二次側電圧、すなわち、出力電圧を大きくし、逆電圧の流入を抑制する。
【０１０６】
なお、前記動作において、スイッチ素子５０がオンからオフした後は、抵抗５３を通して整流することとなる。この場合、スイッチ素子５０のドレイン・ソース間電流が流れる時間が短くなる（タイミングｔ２ａ〜ｔ２ｂ間、タイミングｔ４ａ〜ｔ４ｂ間において、期間Ｔ１だけ短くなる）。
【０１０７】
このように、抵抗５３を通して整流すると、出力電圧検出回路１９の出力検出電圧は下降する方向となるので、ドライバ１８の信号は前より少しオン時間が短くなるだけで、従来例のように極端にオン時間が短くならない。また、出力検出電圧とトランス３０の三次コイル３３の電圧３３ａの間で電圧降下が発生するので、その結果、ＤＣ−ＤＣコンバータの出力電圧（負荷への供給電圧）を上昇させることとなり、前記逆電流を抑制することができる。
【０１０８】
§２：ＤＣ−ＤＣコンバータの他の回路例
図９はＤＣ−ＤＣコンバータの他の回路例を示した図である。本発明は、図９に示した他の回路例でも図１に示した回路と同様に実施可能である。この回路例では、出力電圧検出回路１９とスイッチ素子５０の駆動回路の構成を変更した回路例である。
【０１０９】
すなわち、この例では、図１に示した回路のスイッチ素子５０を、ＰチャンネルＭＯＳＦＥＴ（ＰチャンネルＭＯＳ電界効果型トランジスタ）で構成し、このＰチャンネルＭＯＳＦＥＴで構成したスイッチ素子５０のゲートに、ＮチャンネルＭＯＳＦＥＴ（ＮチャンネルＭＯＳ電界効果型トランジスタ）で構成したトランジスタ５４（このトランジスタはスイッチ素子駆動回路を構成する）を接続すると共に、前記トランジスタ５４のゲートをドライバ１８の出力に接続し、該ドライバ１８の出力信号でドライブするように構成する。
【０１１０】
また、図１に示した整流用ダイオード８をトランス３０の三次コイル３３の端子３３ａとスイッチ素子５０との間に接続し、チョークコイル１０をスイッチ素子５０と平滑コンデンサ１１との間に接続している。また、図１において、スイッチ素子５０と並列に接続していた抵抗５３を削除してある。なお、その他の構成は図１と同じである。
【０１１１】
図９に示した回路例の動作の概要は次の通りである。スイッチ素子５０は、メインスイッチ素子１を駆動する駆動信号（パルス）が、メインスイッチ素子１がオンする信号の時オンし、オフする信号の時オフするように駆動される。この場合、ドライバ１８からハイレベルの信号が出力されると、トランジスタ５４がオンとなり、スイッチ素子５０のゲート電圧はローレベルとなりオンとなる。また、ドライバ１８からローレベルの信号が出力されると、トランジスタ５４がオフとなり、スイッチ素子５０のゲート電圧はローレベルの電圧から開放されたオフとなる。このようにドライバ１８の出力に応じて前記の動作を繰り返す。
【０１１２】
そして、出力電圧検出回路１９では、トランス３０の三次コイル３３から出力された電圧を整流平滑し、その電圧を検出電圧とし、メインスイッチ素子駆動制御回路により、メインスイッチ素子１のオン／オフの時間を制御する。
【０１１３】
ところで、負荷に対し複数のＤＣ−ＤＣコンバータが接続された場合、特に、出力電圧の高いＤＣ−ＤＣコンバータが接続されていた場合には、ＤＣ−ＤＣコンバータの出力側から逆電流が流入することがある。このように出力側から逆電流が流入すると、三次コイル３３の検出電圧が上昇し、メインスイッチ素子１をオンさせる駆動信号の時間は短くなる。
【０１１４】
これにともない、スイッチ素子５０のオン時間も短くなり、検出電圧が低下し、メインスイッチ素子１をオンさせる駆動信号の時間を長くするように制御される。その結果、出力電圧が上昇し、逆電流の流入を抑制する。
【０１１５】
【発明の効果】
以上説明したように、本発明によれば次のような効果がある。
(1) ：請求項１では、複数のＤＣ−ＤＣコンバータの出力を並列接続し並列運転すると、一方の出力電圧がばらつき等により大きい値の場合、出力電圧が低いＤＣ−ＤＣコンバータの方に逆電流が流入する。この逆電流の流入と同時に出力電圧が上昇し、出力電圧検出回路の検出電圧も上昇する。
【０１１６】
この時、スイッチ素子駆動回路は、スイッチ素子に対し、メインスイッチ素子がオンする信号の時オンし、オフする信号の時オフするように駆動制御する。 この駆動制御では、スイッチ素子のオン時間が短くなるように駆動制御して出力電圧検出回路の検出電圧を低下させる。その結果、メインスイッチ素子１をオンさせる時間を長くして出力電圧を上昇させ、前記逆電流の流入を抑制する。このようにすれば、従来例のような逆電流検出手段を設けることなく、安価で簡単な回路構成の同期整流型ＤＣ−ＤＣコンバータを得ることができる。
【０１１７】
(2) ：請求項２では、スイッチ素子に抵抗を並列接続している。従って、出力電圧検出回路の検出電圧が上昇すると、ドライバから出力されるメインスイッチ素子をオンさせる信号の時間が短くなる。これに伴い、スイッチ素子のオン時間も短くなり、スイッチ素子がオフした後は抵抗を通して整流することとなる。
【０１１８】
このように、抵抗を通して整流すると、出力検出電圧は下降する方向となるので、ドライバの信号は前より少しオン時間が短くなるだけで、従来例のように極端にオン時間が短くならない。また、出力検出電圧とトランスの三次コイルの電圧の間で電圧降下が発生するので、その結果、出力電圧を上昇させることとなり、逆電流を抑制することができる。
【０１１９】
このようにすれば、従来例のような逆電流検出手段を設けることなく、安価で簡単な回路構成の同期整流型ＤＣ−ＤＣコンバータを得ることができる。
【０１２０】
(3) ：請求項３では、スイッチ素子駆動回路は、メインスイッチ素子をオフにする時、ダイオードを介してコンデンサを充電し、メインスイッチ素子をオンさせる時、コンデンサの充電電圧をスイッチ素子に印加して該スイッチ素子をオンさせる。このようにすれば、スイッチ素子駆動回路を簡単な回路構成にできる。
(4) ：請求項４では、スイッチ素子駆動回路は第２のスイッチ素子を有し、メインスイッチ素子のオン、オフ信号により、スイッチ素子のオン、オフを制御する。このようにすれば、スイッチ素子駆動回路を簡単な回路構成にできる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるＤＣ−ＤＣコンバータの回路例である。
【図２】本発明の実施の形態におけるドライバの詳細図である。
【図３】本発明の実施の形態における出力電圧−出力電流特性図である。
【図４】本発明の実施の形態における出力電圧が大きいＤＣ−ＤＣコンバータと並列運転した時の特性図（無負荷）である。
【図５】本発明の実施の形態における出力電圧が大きいＤＣ−ＤＣコンバータと並列運転した時の特性図（負荷電流ＩO の時）である。
【図６】本発明の実施の形態における図４、５の説明図である。
【図７】本発明の実施の形態における無負荷時の各部の波形図である。
【図８】本発明の実施の形態における出力が大きいＤＣ−ＤＣコンバータを並列接続した時の各部の波形図である。
【図９】本発明の実施の形態におけるＤＣ−ＤＣコンバータの他の回路例である。
【図１０】従来例１の説明図（その１）である。
【図１１】従来例１の説明図（その２）である。
【図１２】従来例２の説明図（その１）である。
【図１３】従来例２の説明図（その２）である。
【符号の説明】
１ メインスイッチ素子
２ 整流用同期整流素子
３ 転流用同期整流素子
４ 出力チョークコイル
５ 入力コンデンサ
６ 出力平滑コンデンサ
７ インバータ
８ 整流用ダイオード
９ 転流用ダイオード
１０ チョークコイル
１１ 平滑コンデンサ
１２、１３、５３ 抵抗（抵抗体）
１４ 基準電圧
１５ エラーアンプ
１６ 三角波発生器
１７ コンパレータ
１８ ドライバ
１９ 出力電圧検出回路
２０ 二次側整流平滑回路
３０ トランス
３１ 一次コイル
３２ 二次コイル
３３ 三次コイル
４０ 入力電源
４１ 入力端子
４２ 出力端子
４３ 負荷
５０ スイッチ素子
５１ ダイオード
５２ コンデンサ
５４ トランジスタ
ｄ１、ｄ２、ｄ３ ＦＥＴの内蔵ダイオード
Claims (4)
- トランスの一次コイルと直列にメインスイッチ素子を接続し、該メインスイッチ素子のオン／オフ駆動により、負荷に供給するトランスの二次コイルの出力電圧を一定電圧に制御するための出力電圧検出回路を、前記トランスの三次コイルに設けた同期整流型ＤＣ−ＤＣコンバータであって、
前記トランスの三次コイルと出力電圧検出回路との間に直列に接続したスイッチ素子を設け、前記スイッチ素子に対し、前記出力電圧検出回路の検出電圧を基にメインスイッチ素子がオンする信号の時オンし、オフする信号の時オフするように駆動制御するスイッチ素子駆動回路を備えていることを特徴とする同期整流型ＤＣ−ＤＣコンバータ。 - 前記スイッチ素子に抵抗を並列接続したことを特徴とする請求項１記載の同期整流型ＤＣ−ＤＣコンバータ。
- 前記スイッチ素子駆動回路はダイオードとコンデンサからなり、前記メインスイッチ素子をオフにする時、前記ダイオードを介して前記コンデンサを充電し、前記メインスイッチ素子をオンさせる時、前記コンデンサの充電電圧を前記スイッチ素子に印加して、該スイッチ素子をオンさせる機能を備えていることを特徴とする請求項１又は２に記載の同期整流型ＤＣ−ＤＣコンバータ。
- 前記スイッチ素子駆動回路は第２のスイッチ素子を有し、前記メインスイッチ素子のオン、オフ信号により、前記スイッチ素子のオン、オフを制御する機能を備えていることを特徴とする請求項１又は２記載の同期整流型ＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002376248A JP3694292B2 (ja) | 2002-12-26 | 2002-12-26 | 同期整流型ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002376248A JP3694292B2 (ja) | 2002-12-26 | 2002-12-26 | 同期整流型ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004208444A JP2004208444A (ja) | 2004-07-22 |
| JP3694292B2 true JP3694292B2 (ja) | 2005-09-14 |
Family
ID=32813754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002376248A Expired - Lifetime JP3694292B2 (ja) | 2002-12-26 | 2002-12-26 | 同期整流型ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3694292B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006080112A1 (ja) * | 2005-01-31 | 2008-06-19 | 株式会社村田製作所 | 絶縁型ｄｃ−ｄｃコンバータ |
| JP4613951B2 (ja) | 2005-09-15 | 2011-01-19 | 株式会社村田製作所 | 同期整流型フォワードコンバータ |
| CN105186444B (zh) * | 2015-07-27 | 2019-02-05 | 昆山龙腾光电有限公司 | 一种供电保护电路 |
-
2002
- 2002-12-26 JP JP2002376248A patent/JP3694292B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004208444A (ja) | 2004-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7602154B2 (en) | Phase compensation driving scheme for synchronous rectifiers | |
| JP3391384B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4360326B2 (ja) | 共振型スイッチング電源装置 | |
| JP4632023B2 (ja) | 電力変換装置 | |
| US6778412B2 (en) | Synchronous converter with reverse current protection through variable inductance | |
| JP5832177B2 (ja) | 力率改善回路 | |
| US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
| CN114793068A (zh) | 电源转换器以及用于操作电源转换器的方法和控制器 | |
| JP5040268B2 (ja) | スイッチング電源装置 | |
| JP2003259641A (ja) | 直流電圧変換回路 | |
| JP6908849B2 (ja) | 同期整流回路及びスイッチング電源装置 | |
| US20060279968A1 (en) | DC/AC converter circuit and DC/AC conversion method | |
| JP3664173B2 (ja) | 直流変換装置 | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| JPH11332226A (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP3694292B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP5129208B2 (ja) | スイッチング電源装置 | |
| JP4275971B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP4321277B2 (ja) | 電源装置 | |
| JP2002374672A (ja) | スイッチング電源装置 | |
| JP4210804B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP3262112B2 (ja) | 同期整流回路及び電源装置 | |
| JP7543296B2 (ja) | スイッチング制御回路及びスイッチング電源装置 | |
| JP2004519190A (ja) | スイッチング電源 | |
| JP7132070B2 (ja) | スイッチ制御装置、絶縁型ｄｃ／ｄｃコンバータ、ａｃ／ｄｃコンバータ、電源アダプタ及び電気機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050623 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3694292 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080701 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130701 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R157 | Certificate of patent or utility model (correction) |
Free format text: JAPANESE INTERMEDIATE CODE: R157 |
|
| EXPY | Cancellation because of completion of term |