JP3664173B2 - 直流変換装置 - Google Patents

Description

本発明は、高効率、低ノイズな直流変換装置に関するものである。

図１４に従来の直流変換装置の一例を示す（特許文献１）。図１４に示す直流変換装置は、アクティブクランプ方式と呼ばれるもので、直流電源ＶｉｎにトランスＴの１次巻線Ｐ１（巻数ｎ１）を介してＭＯＳＦＥＴ（以下、ＦＥＴと称する。）等からなる主スイッチＱ１が接続され、１次巻線Ｐ１の両端には、ＦＥＴ等からなる補助スイッチＱ２とスナバコンデンサＣ２とからなる直列回路が接続されている。主スイッチＱ１及び補助スイッチＱ２は、制御回路１１１のＰＷＭ制御により交互にオン／オフするようになっている。

また、トランスＴの１次巻線Ｐ１とトランスＴの２次巻線Ｓ１とは互いに同相電圧が発生するように巻回されており、トランスＴの２次巻線Ｓ１（巻数ｎ２）には、ダイオードＤ１０、Ｄ１１とリアクトルＬ１０とコンデンサＣ１０とからなる整流平滑回路が接続されている。この整流平滑回路は、トランスＴの２次巻線Ｓ１に誘起された電圧（オン／オフ制御されたパルス電圧）を整流平滑して直流出力を負荷３０に出力する。

制御回路１１１は、負荷３０への出力電圧に基づき、主スイッチＱ１をオン／オフ制御するためのパルスからなる制御信号を生成するとともに、出力電圧が所定の電圧となるようにその制御信号のデューティ比を制御する。

さらに、直流変換装置は、インバータ１１２、ボトム検出回路１１３、第１ディレー回路１１４、第２ディレー回路１１５、ローサイドドライバ１１６、ハイサイドドライバ１１７を備えている。

インバータ１１２は、制御回路１１１からの主スイッチＱ１用のＱ１制御信号Ｑ１ｃを反転して第２ディレー回路１１５に出力する。ボトム検出回路１１３は、補助スイッチＱ２がオフした後に主スイッチＱ１の最小電圧（ボトム電圧）を検出し、ボトム検出信号Ｂｔｍとして出力する。

第１ディレー回路１１４は、制御回路１１１からのＱ１制御信号Ｑ１ｃの立上りタイミングをボトム検出回路１１３からのボトム検出信号Ｂｔｍの立下りタイミングまで遅延させたＱ１ゲート信号Ｑ１ｇを生成してローサイドドライバ１１６に出力する。ローサイドドライバ１１６は、第１ディレー回路１１４からのＱ１ゲート信号Ｑ１ｇを主スイッチＱ１のゲートに印加して主スイッチＱ１を駆動する。第２ディレー回路１１５は、インバータ１１２で反転した補助スイッチＱ２用のＱ２制御信号Ｑ２ｃの立上りタイミングを所定時間だけ遅延させたＱ２ゲート信号Ｑ２ｇを生成してハイサイドドライバ１１７に出力する。ハイサイドドライバ１１７は、第２ディレー回路１１５からのＱ２ゲート信号Ｑ２ｇを補助スイッチＱ２のゲートに印加して補助スイッチＱ２を駆動する。

次に、このように構成された直流変換装置の動作を図１５に示すタイミングチャートを参照しながら説明する。なお、図１５では、主スイッチＱ１の両端間の電圧Ｑ１ｖを示している。

まず、時刻ｔ_３１において、制御回路１１１からのＱ１制御信号Ｑ１ｃがＨレベルになると、Ｑ２制御信号Ｑ２ｃがＬレベルになる。このため、Ｑ２ゲート信号Ｑ２ｇがＬレベルになるため、補助スイッチＱ２がオフする。また、ボトム検出信号Ｂｔｍは時刻ｔ_３１においてＨレベルとなる。

そして、補助スイッチＱ２がオフすると、主スイッチＱ１の電圧Ｑ１ｖが減少していく。時刻ｔ_３２において、ボトム検出回路１１３により電圧Ｑ１ｖの最小値（ボトム）が検出される。このとき、ボトム検出回路１１３からのボトム検出信号ＢｔｍはＬレベルになる。

そして、ボトム検出回路１１３からのボトム検出信号Ｂｔｍの立下りタイミング（時刻ｔ_３２）でＨレベルになるＱ１ゲート信号Ｑ１ｇが、第１ディレー回路１１４により生成され、Ｑ１ゲート信号Ｑ１ｇがローサイドドライバ１１６を介して主スイッチＱ１のゲートに印加されるため、主スイッチＱ１がオンする。即ち、主スイッチＱ１のボトム電圧スイッチ又はゼロボルトスイッチが達成できる。

主スイッチＱ１がオンすると、直流電源ＶｉｎからトランスＴの１次巻線Ｐ１を介して主スイッチＱ１に電流が流れる。このとき、整流平滑回路には、Ｓ１→Ｄ１０→Ｌ１０→Ｃ１０→Ｓ１と電流が流れる。

次に、時刻ｔ_３３において、Ｑ１制御信号Ｑ１ｃにより、主スイッチＱ１をオフさせると、トランスＴの１次巻線Ｐ１と、トランスＴの１次及び２次巻線間のリーケージインダクタンスに蓄えられたエネルギーにより主スイッチＱ１に形成された寄生コンデンサ（図示せず）が充電され電圧共振が形成されて、主スイッチＱ１の電圧Ｑ１ｖが時刻ｔ_３３〜時刻ｔ_３４まで上昇する。また、整流平滑回路では、Ｌ１０→Ｃ１０→Ｄ１１→Ｌ１０と電流が流れて、負荷３０に電流を供給する。

そして、時刻ｔ_３４において、Ｑ２ゲート信号Ｑ２ｇにより、補助スイッチＱ２をオンさせると、トランスＴの１次巻線Ｐ１に蓄えられたエネルギーがコンデンサＣ２に供給され、コンデンサＣ２が充電されていく。次に、コンデンサＣ２に蓄えられたエネルギーは、Ｃ２→Ｑ２→Ｐ１→Ｃ２に流れる。

なお、従来の直流変換装置の関連技術として、例えば特許文献２がある。
特開２０００−９２８２９号公報 特開平７−２０３６８８号公報

このように、従来の直流変換装置にあっては、補助スイッチＱ２がオフした後に主スイッチＱ１の電圧の最小値をボトム検出回路１１３により検出し、ボトム検出信号Ｂｔｍの立下りタイミングでＱ１ゲート信号Ｑ１ｇがＨレベルとなるように、主スイッチＱ１のオンディレーを制御している。このため、ボトム検出回路１１３の検出誤差や外乱による検出点の乱れにより、主スイッチＱ１のディレー時間が変化した場合、主スイッチＱ１のＱ１ゲート信号Ｑ１ｇが変化するため、動作が非常に不安定となる。

また、ボトム検出から、主スイッチＱ１がオンするまでの遅れがあると、主スイッチＱ１のオンはボトムより遅れてしまうため、ボトム検出から主スイッチＱ１をオンさせるまでの遅れが小さくなるような回路を構成する必要があった。このため、主スイッチＱ１を高速でオンさせる必要があり、スイッチングノイズが大きくなる等の欠点があった。

本発明は、ボトム検出回路の誤差や外乱による検出点の乱れによる動作の不安定な点を改善するとともに、ボトム検出から主スイッチをオンさせるまでの遅れの影響をなくすことができ、スイッチングノイズを低減できる直流変換装置を提供することにある。

上述した課題を解決するために、請求項１の発明は、トランスの１次巻線に直列に接続された主スイッチとトランスの１次巻線の両端又は主スイッチの両端に接続され且つコンデンサ及び補助スイッチからなる直列回路の補助スイッチとを交互にオン／オフさせることによりトランスの２次巻線の電圧を整流平滑回路で整流平滑して直流出力を得る直流変換装置であって、前記補助スイッチがオフした後に前記主スイッチの最小電圧から主スイッチがオンするまでの時間を検出する時差検出手段と、前記時差検出手段の出力に基づき前記主スイッチのオン時刻を遅延させ、前記主スイッチが前記最小電圧の近傍でオンするように制御する遅延制御手段とを備えることを特徴とする。

請求項２の発明は、トランスの１次巻線に直列に接続された主スイッチとトランスの１次巻線の両端又は主スイッチの両端に接続され且つコンデンサ及び補助スイッチからなる直列回路の補助スイッチとを交互にオン／オフさせることによりトランスの２次巻線の電圧を整流平滑回路で整流平滑して直流出力を得る直流変換装置であって、前記補助スイッチがオフした後に前記主スイッチの電圧が減少していくときの前記主スイッチの最小電圧を検出するボトム検出手段と、前記主スイッチがオンしたことを検出するオン検出手段と、前記ボトム検出手段で最小電圧が検出されてから前記オン検出手段で前記主スイッチがオンしたことが検出されるまでの時間を検出する時差検出手段と、前記時差検出手段の出力に基づき前記主スイッチのオン時刻を遅延させ、前記主スイッチが前記最小電圧の近傍でオンするように制御する遅延制御手段とを備えることを特徴とする。

請求項３の発明は、請求項１又は請求項２記載の直流変換装置において、前記時差検出手段の出力を積分する積分手段を有し、前記遅延制御手段は、前記積分手段の積分出力に基づき前記主スイッチのオン時刻を遅延させ、前記主スイッチが前記最小電圧の近傍でオンするように制御することを特徴とする。

請求項４の発明は、請求項１又は請求項２記載の直流変換装置において、前記時差検出手段の出力を加算する加算手段と、前記主スイッチのオン／オフの１周期毎に前記加算手段による加算結果から一定の値を減算する減算手段とを有し、遅延制御手段は、前記加算手段の出力に基づき前記主スイッチのオン時刻を遅延させ、前記主スイッチが最小電圧の近傍でオンするように制御することを特徴とする。

請求項５の発明は、請求項３記載の直流変換装置において、前記遅延制御手段は、抵抗に直列に接続された遅延用コンデンサの充電時間により、前記主スイッチをオンさせる信号を所定時間だけ遅延させる遅延部と、前記積分手段の積分出力と基準電圧との差電圧を前記遅延用コンデンサに印加することにより、前記差電圧に応じて前記所定の遅延時間を短くさせる可変遅延部とを有し、前記遅延用コンデンサの電圧に基づき生成される制御信号を前記主スイッチの制御端子に印加することを特徴とする。

請求項６の発明は、請求項４記載の直流変換装置において、前記遅延制御手段は、抵抗に直列に接続された遅延用コンデンサの充電時間により、前記主スイッチをオンさせる信号を所定時間だけ遅延させる遅延部と、前記加算手段の出力と基準電圧との差電圧を前記遅延用コンデンサに印加することにより、前記差電圧に応じて前記所定の遅延時間を短くさせる可変遅延部とを有し、前記遅延用コンデンサの電圧に基づき生成される制御信号を前記主スイッチの制御端子に印加することを特徴とする。

請求項７の発明は、請求項１乃至請求項６のいずれか１項記載の直流変換装置において、前記トランスの１次巻線と前記主スイッチとからなる直列回路の両端には、直流電源又は交流電源の交流電圧を整流して整流電圧を得る整流電圧部が接続されていることを特徴とする。

請求項８の発明は、請求項１乃至請求項７のいずれか１項記載の直流変換装置において、前記トランスの１次巻線と前記主スイッチとの間に接続されたリアクトルと、前記トランスに直列に接続され、前記主スイッチがオン時に前記リアクトルに蓄えられたエネルギーを前記主スイッチがオフ時に２次側に還流させる補助トランスとを備えることを特徴とする。

請求項９の発明は、請求項８記載の直流変換装置において、前記リアクトルは、前記トランスのコアに疎結合させて巻回された前記トランスの１次巻線及び２次巻線間のリーケージインダクタンスからなり、前記トランスのコアには前記トランスの１次巻線と前記補助トランスの２次巻線とが密結合させて巻回されてなることを特徴とする。

本発明によれば、主スイッチの電圧がボトムに達してから、主スイッチがオンするまでの時間差を検出して有限のパルスを生成し、そのパルスが無くなるように主スイッチの制御信号を遅延させるので、ボトム検出回路の誤差や外乱による検出点の乱れによる動作の不安定な点を改善し、安定な動作を得ることができる。また、ボトム検出から主スイッチをオンさせるまでの遅れの影響をなくすことができるので、主スイッチを高速でオンさせる必要がなく、スイッチングノイズを低減できる。

以下、本発明に係る直流変換装置の実施の形態を図面を参照して詳細に説明する。

図１は実施例１の直流変換装置の回路構成図である。なお、図１においては、図１４に示した構成部分と同一部分には同一符号を付し、その説明を省略又は簡略化する。

図１に示す直流変換装置において、主スイッチＱ１及び補助スイッチＱ２は、共にオフとなる期間（デッドタイム）を有し、制御回路１１のＰＷＭ制御により交互にオン／オフするようになっている。制御回路１１は、負荷３０の出力電圧に基づき、主スイッチＱ１をオン／オフ制御するためのパルスからなる制御信号を生成するとともに、整流平滑回路の出力電圧が所定の電圧となるようにその制御信号のデューティ比を制御する。

さらに、直流変換装置は、インバータ１２、時差検出回路１３、第１ディレー回路１４、第２ディレー回路１５、ローサイドドライバ１６、ハイサイドドライバ１７、積分回路２０を備えている。

インバータ１２は、制御回路１１からの主スイッチＱ１用のＱ１制御信号Ｑ１ｃを反転して第２ディレー回路１５に出力する。時差検出回路１３は、補助スイッチＱ２がオフした後に主スイッチＱ１の最小電圧（ボトム電圧）から主スイッチＱ１がオンするまでの時間を検出し、時差検出信号Ｔｄｆとして出力する。積分回路２０は、時差検出回路１３からの時差検出信号Ｔｄｆを積分して積分出力Ｉｎｔを出力する。

第１ディレー回路１４は、本発明の遅延制御手段に対応し、積分回路２０の積分出力Ｉｎｔと制御回路１１のＱ１制御信号Ｑ１ｃとを入力し、積分回路２０からの積分出力Ｉｎｔの値に応じて、Ｑ１制御信号Ｑ１ｃの立上り時刻からＱ１ゲート信号Ｑ１ｇの立上り時刻までの遅延時間が徐々に短くなるようなＱ１ゲート信号Ｑ１ｇを生成し、ローサイドドライバ１１６に出力する。

ローサイドドライバ１６は、第１ディレー回路１４からのＱ１ゲート信号Ｑ１ｇを主スイッチＱ１のゲートに印加して主スイッチＱ１を駆動する。第２ディレー回路１５は、インバータ１２で反転した補助スイッチＱ２用のＱ２制御信号Ｑ２ｃの立上りタイミングを所定時間だけ遅延させたＱ２ゲート信号Ｑ２ｇを生成してハイサイドドライバ１７に出力する。ハイサイドドライバ１７は、第２ディレー回路１５からのＱ２ゲート信号Ｑ２ｇを補助スイッチＱ２のゲートに印加して補助スイッチＱ２を駆動する。

次に、このように構成された直流変換装置の動作を図２及び図３に示すタイミングチャートを参照しながら説明する。図２は実施例１の直流変換装置における時差検出回路１３の出力がなくなった定常時の各部の信号のタイミングチャートである。図３は実施例１の直流変換装置における時差検出回路１３の出力が大きい状態から徐々に小さくなる過渡状態時の各部の信号のタイミングチャートである。なお、図２及び図３では、主スイッチＱ１の両端間の電圧Ｑ１ｖを示している。

まず、時刻ｔ_１において、制御回路１１からのＱ１制御信号Ｑ１ｃがＨレベルになると、Ｑ２制御信号Ｑ２ｃがＬレベルになる。このため、Ｑ２ゲート信号Ｑ２ｇがＬレベルになり、補助スイッチＱ２がオフする。また、時差検出信号Ｔｄｆは時刻ｔ_１においてＬレベルとなる。

そして、補助スイッチＱ２がオフすると、主スイッチＱ１の電圧Ｑ１ｖが減少していく。時刻ｔ_２において、主スイッチＱ１の電圧Ｑ１ｖが最小電圧（ボトム電圧）になると、図３に示すように、時差検出回路１３からの時差検出信号ＴｄｆはＨレベルになる。時差検出信号Ｔｄｆは、主スイッチＱ１の最小電圧（例えば、時刻ｔ_２）から主スイッチＱ１がオン（例えば、時刻ｔ_２１）するまでのパルス幅を有する。

さらに、時差検出回路１３からの時差検出信号Ｔｄｆは、積分回路２０により積分されるため、積分出力Ｉｎｔは、時差検出信号Ｔｄｆの大きさに正比例した値となる。次に、第１ディレー回路１４は、積分回路２０からの積分出力Ｉｎｔの値に応じて、Ｑ１制御信号Ｑ１ｃの立上り時刻からＱ１ゲート信号Ｑ１ｇの立上り時刻までの遅延時間を短くするように制御する。例えば時刻ｔ_２〜時刻ｔ_２１では、積分出力Ｉｎｔが比較的大きいので、Ｑ１制御信号Ｑ１ｃの立上り時刻ｔ_１からＱ１ゲート信号Ｑ１ｇの立上り時刻ｔ_２１までの遅延時間ＤＴ１を短くするように制御するので、次の周期のタイミングでは、Ｑ１制御信号Ｑ１ｃの立上り時刻ｔ_５からＱ１ゲート信号Ｑ１ｇの立上り時刻ｔ_６１までの遅延時間ＤＴ２となる。さらに、その次のタイミングでは、Ｑ１制御信号Ｑ１ｃの立上り時刻ｔ_９からＱ１ゲート信号Ｑ１ｇの立上り時刻ｔ_１０１までの遅延時間ＤＴ３となる。即ち、実際のＱ１ゲート信号Ｑ１ｇの立上り時刻（オン時刻）を遅延制御することにより、主スイッチＱ１の最小電圧から主スイッチＱ１がオンするまでの時間がゼロに近づく。主スイッチＱ１の最小電圧から主スイッチＱ１がオンするまでの時間がゼロになった場合には、図２に示すようなタイミングチャートになる。即ち、主スイッチＱ１のボトム電圧スイッチ又はゼロボルトスイッチが達成できる。

次に、時刻ｔ_２１において、Ｑ１ゲート信号Ｑ１ｇがローサイドドライバ１６を介して主スイッチＱ１のゲートに印加されるため、主スイッチＱ１がオンする。

主スイッチＱ１がオンすると、直流電源ＶｉｎからトランスＴの１次巻線Ｐ１を介して主スイッチＱ１に電流が流れる。このとき、整流平滑回路には、Ｓ１→Ｄ１０→Ｌ１０→Ｃ１０→Ｓ１と電流が流れる。

次に、時刻ｔ_３において、Ｑ１制御信号Ｑ１ｃにより、主スイッチＱ１をオフさせると、トランスＴの１次巻線Ｐ１と、トランスＴの１次２次巻線間のリーケージインダクタンスに蓄えられたエネルギーにより主スイッチＱ１（ＦＥＴのドレイン・ソース間）に形成された寄生コンデンサ（図示せず）が充電され電圧共振が形成されて、主スイッチＱ１の電圧Ｑ１ｖが時刻ｔ_３〜時刻ｔ_４まで上昇する。また、整流平滑回路では、Ｌ１０→Ｃ１０→Ｄ１１→Ｌ１０と電流が流れて、負荷３０に電流を供給する。

また、インバータ１２で反転した補助スイッチＱ２用のＱ２制御信号Ｑ２ｃの立上り時刻を所定時間だけ遅延させたＱ２ゲート信号Ｑ２ｇが、第２ディレー回路１５により生成される。Ｑ２ゲート信号Ｑ２ｇは、時刻ｔ_４において、ハイサイドドライバ１７を介して補助スイッチＱ２のゲートに印加されて、補助スイッチＱ２をオンさせる。このため、トランスＴの１次巻線Ｐ１に蓄えられたエネルギーがコンデンサＣ２に供給され、コンデンサＣ２が充電されていく。次に、コンデンサＣ２に蓄えられたエネルギーは、Ｃ２→Ｑ２→Ｐ１→Ｃ２に流れる。

図４は図１に示した直流変換装置における時差検出回路１３、積分回路２０、第１ディレー回路１４及び第２ディレー回路１５の具体的な回路構成を示す図である。

図４に示す時差検出回路１３において、トランジスタＱ３のベースには、ダイオードＤ１のカソードと抵抗Ｒ１の一端とコンデンサＣ１の一端とトランジスタＱ４のコレクタが接続され、トランジスタＱ３のエミッタはダイオードＤ１のアノードと抵抗Ｒ１の他端とトランジスタＱ４のエミッタに接続されるとともに接地されている。トランジスタＱ３のコレクタには抵抗Ｒ２の一端とインバータ１３１の入力端子とが接続され、抵抗Ｒ２の他端は電源Ｖｃｃに接続され、インバータ１３１の出力端子は積分回路２０に接続されている。コンデンサＣ１の他端は主スイッチＱ１のドレインに接続されている。トランジスタＱ４のベースはインバータ１２の出力端子に接続されている。

積分回路２０は、抵抗Ｒ３とコンデンサＣ３とが直列接続されてなり、抵抗Ｒ３の一端がインバータ１３１の出力端子に接続され、コンデンサＣ３の一端が接地され、コンデンサＣ３と抵抗Ｒ３との接続点から積分出力Ｉｎｔが第１ディレー回路１４の誤差増幅器１４１の非反転端子＋に出力される。

第１ディレー回路１４において、誤差増幅器１４１の反転端子−には基準電源Ｅｒが接続され、誤差増幅器１４１の出力端子は、抵抗Ｒ４を介してダイオードＤ３のアノードに接続される。ダイオードＤ３のカソードは、抵抗Ｒ５の一端及びコンデンサＣ４の一端に接続され、抵抗Ｒ５の他端は電源Ｖｃｃに接続され、コンデンサＣ４の他端は接地されている。制御回路１１の出力は、バッファ１４２を介してダイオードＤ２のカソードに接続され、ダイオードＤ２のアノードはコンデンサＣ４の一端に接続される。抵抗Ｒ５とコンデンサＣ４との接続点はローサイドドライバ１６を介して主スイッチＱ１のゲートに接続される。

第２ディレー回路１５において、インバータ１２の出力はバッファ１５１を介してダイオードＤ４のカソードに接続され、ダイオードＤ４のアノードはコンデンサＣ５の一端及び抵抗Ｒ６の一端に接続され、抵抗Ｒ６の他端は電源Ｖｃｃに接続され、コンデンサＣ５の他端は接地されている。抵抗Ｒ６とコンデンサＣ５との接続点はハイサイドドライバ１７を介して補助スイッチＱ２のゲートに接続される。

次に、時差検出回路１３、積分回路２０、第１ディレー回路１４及び第２ディレー回路１５の具体的な回路の動作を含む直流変換装置の動作を図２及び図３に示すタイミングチャートを参照しながら説明する。

まず、時刻ｔ_１において、制御回路１１からのＱ１制御信号Ｑ１ｃがＨレベルになると、Ｑ２制御信号Ｑ２ｃがＬレベルになる。このため、Ｑ２ゲート信号Ｑ２ｇがＬレベルになり、補助スイッチＱ２がオフする。

そして、補助スイッチＱ２がオフすると、時刻ｔ_１〜時刻ｔ_２において、主スイッチＱ１の電圧Ｑ１ｖが減少していく。このとき、時差検出回路１３では、Ｑ２制御信号Ｑ２ｃがＬレベルであるので、トランジスタＱ４はオフされ、Ｄ１→Ｃ１→Ｐ１→Ｖｉｎ→ＧＮＤと電流が流れて、トランジスタＱ３がオフする。このため、トランジスタＱ３のコレクタがＨレベルになり、インバータ１３１の出力端子からＬレベルの時差検出信号Ｔｄｆが出力されて、積分回路２０内の抵抗Ｒ３の一端に供給される。

次に、コンデンサＣ１の放電が終了し、時刻ｔ_２において、電圧Ｑ１ｖが最小値（ボトム）となると、Ｖｉｎ→Ｐ１→Ｃ１→Ｑ３と電流が流れて、トランジスタＱ３がオンする。これにより、トランジスタＱ３のコレクタがＬレベルになり、インバータ１３１の出力端子からＨレベルの時差検出信号Ｔｄｆが出力されて、積分回路２０内の抵抗Ｒ３の一端に供給される。

従って、時刻ｔ_２〜時刻ｔ_２１まで、Ｈレベルの時差検出信号Ｔｄｆが積分回路２０の抵抗Ｒ３の一端に供給される。このため、抵抗Ｒ３とコンデンサＣ３との接続点からの積分出力Ｉｎｔは、高い電圧となって、誤差増幅器１４１の非反転端子＋に入力されるため、誤差増幅器１４１の出力から積分出力の値に応じた電圧が得られる。このため、この電圧により、Ｒ４→Ｄ３→Ｃ４と電流が流れる。即ち、コンデンサＣ４には、抵抗Ｒ５からの電流とダイオードＤ３からの電流との合計電流が流れるので、コンデンサＣ４の充電時間が短くなる。

つまり、積分回路２０からの積分出力Ｉｎｔの値に応じて、コンデンサＣ４の充電時間が短くなることで、Ｑ１制御信号Ｑ１ｃの立上り時刻からＱ１ゲート信号Ｑ１ｇの立上り時刻までの遅延時間を短くすることができる。従って、図３のタイミングチャートで既に説明したように、実際のＱ１ゲート信号Ｑ１ｇの立上り時刻（オン時刻）を遅延制御することにより、主スイッチＱ１の最小電圧から主スイッチＱ１がオンするまでの時間がゼロに近づくようになる。主スイッチＱ１の最小電圧から主スイッチＱ１がオンするまでの時間がゼロになった場合には、図２に示すようなタイミングチャートになる。即ち、主スイッチＱ１のボトム電圧スイッチ又はゼロボルトスイッチが達成できる。

次に、時刻ｔ_２１において、Ｑ１ゲート信号Ｑ１ｇがローサイドドライバ１６を介して主スイッチＱ１のゲートに印加されるため、主スイッチＱ１がオンする。

主スイッチＱ１がオンすると、直流電源ＶｉｎからトランスＴの１次巻線Ｐ１を介して主スイッチＱ１に電流が流れる。このとき、整流平滑回路には、Ｓ１→Ｄ１０→Ｌ１０→Ｃ１０→Ｓ１と電流が流れる。

次に、時刻ｔ_３において、Ｑ１制御信号Ｑ１ｃにより、主スイッチＱ１をオフさせると、トランスＴの１次巻線Ｐ１と、トランスＴの１次２次巻線間のリーケージインダクタンスに蓄えられたエネルギーにより主スイッチＱ１（ＦＥＴのドレイン・ソース間）に形成された寄生コンデンサ（図示せず）が充電され電圧共振が形成されて、主スイッチＱ１の電圧Ｑ１ｖが時刻ｔ_３〜時刻ｔ_４まで上昇する。

仮にトランジスタＱ４がオフのままであると、主スイッチＱ１の電圧Ｑ１ｖの上昇に伴ってトランジスタＱ３がオンになり、インバータ１３１の出力端子からＨレベルの時差検出信号Ｔｄｆが出力されて積分回路２０内の抵抗Ｒ３の一端に供給されるので、第１ディレー回路１４による遅延制御が乱される。しかし、Ｑ２制御信号Ｑ２ｃがＨレベルの間（時刻ｔ_３〜時刻ｔ_５の間）は、時差検出回路１３のトランジスタＱ４はオンされるので、トランジスタＱ３はオフになり、時差検出信号ＴｄｆはＬレベルを維持する。また、整流平滑回路では、Ｌ１０→Ｃ１０→Ｄ１１→Ｌ１０と電流が流れて、負荷３０に電流を供給する。

また、ＨレベルのＱ２制御信号Ｑ２ｃは、バッファ１５１を介してダイオードＤ４のカソードに入力されるため、ダイオードＤ４が逆バイアス状態となる。このため、電源Ｖｃｃから抵抗Ｒ６を介してコンデンサＣ５に電流が流れて、コンデンサＣ５が充電されていく。即ち、Ｒ６とＣ５との時定数で決定される遅延時間だけ立上り時刻を遅延させたＱ２ゲート信号Ｑ２ｇが、第２ディレー回路１５により生成される。

そして、Ｑ２ゲート信号Ｑ２ｇは、時刻ｔ_４において、ハイサイドドライバ１７を介して補助スイッチＱ２のゲートに印加されて、補助スイッチＱ２をオンさせる。このため、トランスＴの１次巻線Ｐ１に蓄えられたエネルギーがコンデンサＣ２に供給され、コンデンサＣ２が充電されていく。次に、コンデンサＣ２に蓄えられたエネルギーは、Ｃ２→Ｑ２→Ｐ１→Ｃ２に流れる。

このように、実施例１の直流変換装置によれば、補助スイッチＱ２がオフした後に主スイッチＱ１の最小電圧から主スイッチＱ１がオンするまでの時間を検出して積分し、積分結果に基づき主スイッチＱ１の最小電圧から主スイッチＱ１がオンするまでの時間がゼロになるように制御することにより、従来のようなボトム検出回路を使用した場合に生じる誤差や外乱による検出点の乱れによる動作の不安定な点を改善し、安定な動作を得ることができる。

また、時差検出回路１３から出力される時差検出信号Ｔｄｆは、主スイッチＱ１が最小電圧でオンすると出力されなくなるので、時差検出信号Ｔｄｆを積分回路２０を用いて主スイッチＱ１の制御信号を制御することにより、主スイッチＱ１を最小電圧近傍でオンさせることができる。また、積分回路２０を用いているので、安定した動作が得られる。

また、主スイッチＱ１の最小電圧から主スイッチＱ１がオンするまでの時間差を検出しているので、主スイッチＱ１の制御信号を印加してから主スイッチＱ１がオンするまでの遅れの影響をなくすことができる。その結果、主スイッチＱ１を高速でオンさせる必要がなく、スイッチングノイズを低減できる。
（実施例１の変形例）

図５は実施例１の変形例の直流変換装置の回路構成図である。図５に示す実施例１の変形例の直流変換装置は、図４に示す実施例１の直流変換装置に対して、時差検出回路のみが異なる。以下では、図４に示す構成部分と同一部分には同一符号を付して、その説明は省略する。

図５に示す時差検出回路１３ａにおいて、トランジスタＱ３のベースには、ダイオードＤ１のカソードと抵抗Ｒ１の一端とコンデンサＣ１の一端が接続され、トランジスタＱ３のエミッタはダイオードＤ１のアノードと抵抗Ｒ１の他端に接続されるとともに接地されている。トランジスタＱ３のコレクタには抵抗Ｒ２の一端とＮＯＲゲート１３２の一方の入力端子とが接続され、抵抗Ｒ２の他端は電源Ｖｃｃに接続され、ＮＯＲゲート１３２の他方の入力端子にはインバータ１２の出力端子が接続されている。ＮＯＲゲート１３２の出力端子は積分回路２０に接続されている。また、コンデンサＣ１の他端は主スイッチＱ１のドレインに接続されている。

次に、このように構成された実施例１の変形例の直流変換装置の動作を図６に示すタイミングチャートを参照しながら説明する。ここでは、時差検出回路１３ａの動作を中心に説明する。

まず、時刻ｔ_１〜時刻ｔ_２において、主スイッチＱ１の電圧Ｑ１ｖが減少していくと、時差検出回路１３ａでは、Ｄ１→Ｃ１→Ｐ１→Ｖｉｎ→ＧＮＤと電流が流れて、トランジスタＱ３がオフする。このため、トランジスタＱ３のコレクタがＨレベルになり、制御信号ＳＧ１としてＮＯＲゲート１３２の一方の入力端子に供給される。これにより、ＮＯＲゲート１３２は、その他方の入力端子に入力される信号とは無関係に、出力端子からＬレベルの時差検出信号Ｔｄｆを出力し、積分回路２０内の抵抗Ｒ３の一端に供給する。

次に、時刻ｔ_２において、電圧Ｑ１ｖが最小値（ボトム）となると、Ｖｉｎ→Ｐ１→Ｃ１→Ｑ３と電流が流れて、トランジスタＱ３がオンする。これにより、トランジスタＱ３のコレクタがＬレベルになり、制御信号ＳＧ１としてＮＯＲゲート１３２の一方の入力端子に供給される。この際、ＮＯＲゲート１３２は、その他方の入力端子にＬレベルのＱ２制御信号Ｑ２ｃが入力されているので、出力端子からＨレベルの時差検出信号Ｔｄｆを出力し、積分回路２０内の抵抗Ｒ３の一端に供給する。

従って、時刻ｔ_２〜時刻ｔ_２１まで、Ｈレベルの時差検出信号Ｔｄｆが積分回路２０の抵抗Ｒ３の一端に供給される。このため、抵抗Ｒ３とコンデンサＣ３との接続点からの積分出力Ｉｎｔは、高い電圧となって、誤差増幅器１４１の非反転端子＋に入力されるため、誤差増幅器１４１の出力から積分出力の値に応じた電圧が得られる。

即ち、積分回路２０からの積分出力Ｉｎｔの値に応じて、コンデンサＣ４の充電時間が短くなることで、Ｑ１制御信号Ｑ１ｃの立上り時刻からＱ１ゲート信号Ｑ１ｇの立上り時刻までの遅延時間を短くすることができる。従って、既に説明したように、実際のＱ１ゲート信号Ｑ１ｇの立上り時刻（オン時刻）を遅延制御することにより、主スイッチＱ１の最小電圧から主スイッチＱ１がオンするまでの時間がゼロに近づくように制御される。

このように、実施例１の変形例に係る直流変換装置においても、実施例１の直流変換装置の効果と同様な効果が得られる。

図７は実施例２の直流変換装置の回路構成図である。図７に示す実施例２の直流変換装置は、図５に示す実施例１の変形例の直流変換装置に対して、パルス生成回路２１が追加されるとともに、積分回路２０を演算回路２２に変更した点が異なる。以下では、図５に示した構成部分と同一部分には同一符号を付して、その説明は省略又は簡略化する。

図７に示すパルス生成回路２１は、インバータ１２からのＱ２制御信号Ｑ２ｃの立上りエッジを検出する微分回路を構成している。パルス生成回路２１において、ＮＡＮＤゲート２１２の一方の入力端子はインバータ１２に接続され、他方の入力端子は、抵抗Ｒ７及びコンデンサＣ６からなる積分回路並びにインバータ２１１を介してインバータ１２に接続されている。パルス生成回路２１は、抵抗Ｒ７及びコンデンサＣ６の時定数により決定されるパルス幅を有するＬレベルの微分信号Ｄｆを生成し、演算回路２２に出力する。パルス生成回路２１は、スイッチＱ１のオン／オフの１周期毎に演算回路２２による加算結果から一定の値を減算する本発明の減算手段に対応する。

演算回路２２は、時差検出回路１３ａの出力を加算する本発明の加算手段に対応し、ダイオードＤ５のカソードと抵抗Ｒ３とコンデンサＣ３の一端とが直列接続されてなり、ダイオードＤ５のアノードは時差検出回路１３ａのＮＯＲゲート１３２の出力端子に接続され、コンデンサＣ３の他端は接地されている。また、抵抗Ｒ３とコンデンサＣ３との接続点は、抵抗Ｒ８の一端に接続され、抵抗Ｒ８の他端はダイオードＤ６のアノードに接続されている。ダイオードＤ６のカソードは、パルス生成回路２１のＮＡＮＤゲート２１２の出力端子に接続されている。さらに、抵抗Ｒ３とコンデンサＣ３の接続点から演算出力Ｉｎｔが第１ディレー回路１４の誤差増幅器１４１の非反転端子＋に出力される。

次に、このように構成された実施例２の直流変換装置の動作を図８に示すタイミングチャートを参照しながら説明する。ここでは、時差検出回路１３ａ、パルス生成回路２１及び演算回路２２の動作を中心に説明する。

まず、時刻ｔ_１〜時刻ｔ_２において、主スイッチＱ１の電圧Ｑ１ｖが減少していくと、時差検出回路１３ａでは、Ｄ１→Ｃ１→Ｐ１→Ｖｉｎ→ＧＮＤと電流が流れて、トランジスタＱ３がオフする。このため、トランジスタＱ３のコレクタがＨレベルになり、制御信号ＳＧ１としてＮＯＲゲート１３２の一方の入力端子に供給される。これにより、ＮＯＲゲート１３２は、その他方の入力端子に入力される信号とは無関係に、出力端子からＬレベルの時差検出信号Ｔｄｆを出力し、演算回路２２内のダイオードＤ５のアノードに供給する。

次に、時刻ｔ_２において、電圧Ｑ１ｖが最小値（ボトム）となると、Ｖｉｎ→Ｐ１→Ｃ１→Ｑ３と電流が流れて、トランジスタＱ３がオンする。これにより、トランジスタＱ３のコレクタがＬレベルになり、制御信号ＳＧ１としてＮＯＲゲート１３２の一方の入力端子に供給される。この際、ＮＯＲゲート１３２は、その他方の入力端子にＬレベルのＱ２制御信号Ｑ２ｃが入力されているので、出力端子からＨレベルの時差検出信号Ｔｄｆを出力し、演算回路２２内のダイオードＤ５のアノードに供給する。

従って、時刻ｔ_２〜時刻ｔ_２１まで、Ｈレベルの時差検出信号Ｔｄｆが演算回路２２のダイオードＤ５のアノードに供給される。このため、抵抗Ｒ３を介してコンデンサＣ３に電荷が蓄積され、抵抗Ｒ３とコンデンサＣ３との接続点の電位が上昇する。この接続点からの演算出力Ｉｎｔは、誤差増幅器１４１の非反転端子＋に入力されるため、誤差増幅器１４１の出力から演算出力の値に応じた電圧が得られる。

即ち、演算回路２２からの演算出力Ｉｎｔの値に応じて、コンデンサＣ４の充電時間が短くなることで、Ｑ１制御信号Ｑ１ｃの立上り時刻からＱ１ゲート信号Ｑ１ｇの立上り時刻までの遅延時間を短くすることができる。従って、既に説明したように、実際のＱ１ゲート信号Ｑ１ｇの立上り時刻（オン時刻）を遅延制御することにより、主スイッチＱ１の最小電圧から主スイッチＱ１がオンするまでの時間がゼロに近づくように制御される。

また、Ｑ２制御信号Ｑ２ｃがＨレベルの間（時刻ｔ_３〜時刻ｔ_５の間）は、ＮＯＲゲート１３２の制御により、時差検出回路１３ａからはＬレベルの時差検出信号Ｔｄｆが出力される。また、パルス生成回路２１は、Ｑ２制御信号Ｑ２ｃがＨレベルになってから所定期間だけＬレベルの微分信号Ｄｆを出力するため、演算回路２２内のコンデンサＣ３の電荷は、抵抗Ｒ８及びダイオードＤ６を介して放電され、抵抗Ｒ３とコンデンサＣ３の接続点の電位は低下する。これにより、次回に発生される時差検出信号Ｔｄｆのパルス幅が狭くなってもコンデンサＣ３への電荷の蓄積が容易になる。

このように、実施例２の直流変換装置によれば、実施例１の変形例の直流変換装置の効果が得られるとともに、さらに、軽負荷時等の効率改善でスイッチング周波数を制御した場合において、周波数が変化した場合であっても、時差検出信号Ｔｄｆの積分値を一定にできるので、高精度な制御が可能になる。

図９は実施例３の直流変換装置の回路構成図である。図９に示す実施例３の直流変換装置は、図１に示す実施例１の直流変換装置に対して、ボトム検出回路１１３とオン検出回路２３と抵抗Ｒを追加し、時差検出回路１３ｂは、ボトム検出回路１１３とオン検出回路２３の出力に基づいて動作する。以下では、図１に示す構成部分と同一部分には同一符号を付して、その説明は省略又は簡略化する。

ボトム検出回路１１３は、補助スイッチＱ２がオフした後に主スイッチＱ１の最小電圧（ボトム電圧）を検出し、ボトム検出信号Ｂｔｍとして時差検出回路１３ｂに送る。抵抗Ｒは、直流電源Ｖｉｎの負極端と主スイッチＱ１のソースとの間に接続されている。

オン検出回路２３は、主スイッチＱ１がオンされたことを検出し、Ｏｎ信号として時差検出回路１３ｂに送る。時差検出回路１３ｂは、ボトム検出回路１１３からのボトム検出信号Ｂｔｍとオン検出回路２３からのＯｎ信号とに基づいて、補助スイッチＱ２がオフした後に主スイッチＱ１の最小電圧（ボトム電圧）から主スイッチＱ１がオンするまでの時間を検出し、時差検出信号Ｔｄｆとして積分回路２０に出力する。

図１０は実施例３の直流変換装置の具体的な回路例である。図１０に示すボトム検出回路１１３において、トランジスタＱ３のベースには、ダイオードＤ１のカソードと抵抗Ｒ１の一端とコンデンサＣ１の一端とが接続され、トランジスタＱ３のエミッタはダイオードＤ１のアノードに接続されると共に接地されている。トランジスタＱ３のコレクタには抵抗Ｒ２の一端が接続され、抵抗Ｒ１の他端及び抵抗Ｒ２の他端は、電源Ｖｃｃに接続されている。コンデンサＣ１の他端は、主スイッチＱ１のドレインに接続されている。

オン検出回路２３において、誤差増幅器２３１の反転端子−には基準電源Ｅｒ１が接続され、非反転端子＋は主スイッチＱ１のソースと抵抗Ｒとの接続点に接続されている。誤差増幅器２３１の出力端子は、時差検出回路１３ｂに接続されている。

時差検出回路１３ｂにおいて、インバータ２４１の入力端子はオン検出回路２３の誤差増幅器２３１の出力端子に接続されてＯｎ信号が入力され、インバータ２４１の出力端子はＡＮＤゲート２４３の入力端子に接続されている。また、インバータ２４２の入力端子はボトム検出回路１１３のトランジスタＱ３のコレクタに接続されてボトム検出信号Ｂｔｍが入力され、インバータ２４２の出力端子はＡＮＤゲート２４３の入力端子に接続されている。ＡＮＤゲート２４３の入力端子には、インバータ２４１の出力と、インバータ２４２の出力と、制御回路１１からのＱ１制御信号Ｑ１ｃが入力される。ＡＮＤゲート２４３は、時差検出信号Ｔｄｆを積分回路２０に出力する。

次に、このように構成された実施例３の直流変換装置の動作を図１１に示すタイミングチャートを参照しながら説明する。ここでは、ボトム検出回路１１３、オン検出回路２３、及び時差検出回路１３ｂの動作を中心に説明する。

まず、時刻ｔ_１〜時刻ｔ_２において、主スイッチＱ１の電圧Ｑ１ｖが減少していくと、ボトム検出回路１１３では、Ｄ１→Ｃ１→Ｐ１→Ｖｉｎ→ＧＮＤと電流が流れて、トランジスタＱ３がオフする。このため、トランジスタＱ３のコレクタがＨレベルになり、ボトム検出信号Ｂｔｍとして時差検出回路１３ｂのインバータ２４２の入力端子に供給される。これにより、ＡＮＤゲート２４３は、その他の入力端子に入力される信号とは無関係に、出力端子からＬレベルの時差検出信号Ｔｄｆを出力し、積分回路２０内の抵抗Ｒ３の一端に供給する。

次に、コンデンサＣ１の放電が終了し、時刻ｔ_２において、抵抗Ｒ１から供給される電流がコンデンサＣ１の放電電流より大きくなると、Ｖｃｃ→Ｒ１→Ｑ３と電流が流れて、トランジスタＱ３がオンする。このため、ボトム検出回路１１３により電圧Ｑ１ｖの最小値（ボトム）が検出される。このとき、トランジスタＱ３のコレクタからＬレベルのボトム検出信号Ｂｔｍが時差検出回路１３ｂのインバータ２４２の入力端子に供給され、インバータ２４２で反転されてＡＮＤゲート２４３に入力される。このとき、主スイッチＱ１はオンされていないため、オン検出回路２３はＬレベルのＯｎ信号を出力する。Ｏｎ信号は、時差検出回路１３ｂのインバータ２４１の入力端子に供給され、インバータ２４２で反転されてＡＮＤゲート２４３に入力される。さらに、時刻ｔ_２においては、Ｑ１制御信号Ｑ１ｃはＨレベルになっているため、、ＡＮＤゲート２４３は、その出力端子からＨレベルの時差検出信号Ｔｄｆを出力し、積分回路２０内の抵抗Ｒ３の一端に供給する。

従って、時刻ｔ_２〜時刻ｔ_２１まで、Ｈレベルの時差検出信号Ｔｄｆが積分回路２０の抵抗Ｒ３の一端に供給される。このため、抵抗Ｒ３とコンデンサＣ３との接続点からの積分出力Ｉｎｔは、高い電圧となって、誤差増幅器１４１の非反転端子＋に入力されるため、誤差増幅器１４１の出力から積分出力の値に応じた電圧が得られる。

即ち、積分回路２０からの積分出力Ｉｎｔの値に応じて、コンデンサＣ４の充電時間が短くなることで、Ｑ１制御信号Ｑ１ｃの立上り時刻からＱ１ゲート信号Ｑ１ｇの立上り時刻までの遅延時間を短くすることができる。従って、既に説明したように、実際のＱ１ゲート信号Ｑ１ｇの立上り時刻（オン時刻）を遅延制御することにより、主スイッチＱ１の最小電圧から主スイッチＱ１がオンするまでの時間がゼロに近づくように制御される。

また、時刻ｔ_２１において、主スイッチＱ１がオンして、主スイッチＱ１に電流が流れることにより、主スイッチＱ１のソースに接続された抵抗Ｒの両端に電圧が発生し、オン検出回路２３の誤差増幅器２３１の非反転端子＋に供給される。これにより、誤差増幅器２３１から出力されるＯｎ信号がＨレベルになる。Ｏｎ信号は、時差検出回路１３ｂのインバータ２４１の入力端子に供給され、インバータ２４１で反転されてＡＮＤゲート２４３に入力される。従って、ＡＮＤゲート２４３から出力される時差検出信号Ｔｄｆは、主スイッチＱ１がオンされることによりＬレベルに変化する。

次に、時刻ｔ_３において、主スイッチＱ１がオフすると、主スイッチＱ１のソースに接続された抵抗Ｒの両端の電圧が減少し、誤差増幅器２３１から出力されるＯｎ信号がＬレベルになる。Ｏｎ信号は、時差検出回路１３ｂのインバータ２４１の入力端子に供給され、インバータ２４１で反転されてＡＮＤゲート２４３に入力される。しかし、時刻ｔ_３〜時刻ｔ_５の間は、ＬレベルのＱ１制御信号Ｑ１ｃがＡＮＤゲート２４３に入力されるので、ＡＮＤゲート２４３から出力される時差検出信号Ｔｄｆは、Ｌレベルを維持する。

このように、実施例３の直流変換装置においても、実施例１の直流変換装置の効果と同様な効果が得られる。

次に実施例４の直流変換装置を説明する。実施例４の直流変換装置では、トランスの１次巻線に直列に接続されるリアクトルのインダクタンスの値を大きくし、主スイッチＱ１がオン時にリアクトルに蓄えられるエネルギーを２次側に還流する補助トランスを設けたことを特徴とする。

図１２は実施例４の直流変換装置を示す回路構成図である。図１２に示す実施例４の直流変換装置は、図１に示す実施例１の直流変換装置に対して、トランスＴ１及びトランスＴ１の周辺回路が異なるので、その部分についてのみ説明する。

この例では、補助トランスをトランスＴ１に結合したもので、トランスＴ１には、１次巻線Ｐ１（巻数ｎ１、補助トランスＴ１の１次巻線を兼用）と２次巻線Ｓ１（巻数ｎ２）と３次巻線Ｓ２（巻数ｎ３、補助トランスＴ１の２次巻線に対応）とが巻回されている。

トランスＴ１の２次巻線Ｓ１と３次巻線Ｓ２との直列回路の両端には、ダイオードＤ８とコンデンサＣ１０との直列回路が接続されている。２次巻線Ｓ１と３次巻線Ｓ２との接続点とダイオードＤ８とコンデンサＣ１０との接続点とには、ダイオードＤ７が接続されている。１次巻線Ｐ１と２次巻線Ｓ１とは同相に巻回され、１次巻線Ｐ１と３次巻線Ｓ２とは逆相に巻回されている。

トランスＴ１の２次巻線Ｓ１を１次巻線Ｐ１と疎結合させ、１次巻線Ｐ１及び２次巻線Ｓ１間のリーケージインダクタンスにより、トランスＴ１に直列に接続されるリアクトル（図示せず）を代用している。トランスＴ１の３次巻線Ｓ２を１次巻線Ｐ１と密結合させている。

このように構成された実施例４の直流変換装置の動作を説明する。基本的な動作は、実施例１の動作と同様であり、ここでは、トランスＴ１の２次側回路の動作を中心に説明する。

まず、主スイッチＱ１をオンさせると、Ｖｉｎ→Ｐ１→Ｑ１→Ｖｉｎで電流が流れる。また、この時刻に、トランスＴ１の２次巻線Ｓ１にも電圧が発生し、Ｓ１→Ｄ７→Ｃ１０→Ｓ１で電流が流れる。このため、ダイオードＤ７の電流が直線的に増大する。

次に、主スイッチＱ１をオフさせると、トランスＴ１のインダクタンスに蓄えられたエネルギーは、トランスＴ１を介して２次側に還流される。２次側では、トランスＴ１の３次巻線Ｓ２に電圧が誘起されるため、Ｓ２→Ｄ８→Ｃ１０→Ｓ１→Ｓ２と電流が流れる。このため、ダイオードＤ８に電流が流れる。

このように、トランスＴ１の１次巻線Ｐ１に直列に接続されるインダクタンスの値を大きくし、主スイッチＱ１がオン時に蓄えられるエネルギーをトランスＴ１を介して２次側に還流するため、効率が良くなる。また、ダイオードＤ７及びダイオードＤ８により、主スイッチＱ１のオン、オフ期間に２次側電流が流れて連続的となる。このため、コンデンサＣ１０のリップル電流も減少する。

次に、補助トランスをトランスＴ１に結合したトランスの構成例を図１３に示す。図１３に示すトランスは、日の字型のコア４０を有し、コア４０のコア部４０ａには、１次巻線Ｐ１と３次巻線Ｓ２とが近接して巻回されている。これにより、１次及び３次巻線間にわずかなリーケージインダクタンスを持たせ、また、コア４０にはパスコア４０ｃとギャップ４１が形成され、外周コアには２次巻線Ｓ１が巻回されている。即ち、パスコア４０ｃにより、１次巻線Ｐ１と２次巻線Ｓ１を疎結合させることにより、リーケージインダクタンスを大きくしている。このリーケージインダクタンスをリアクトル（図示せず）の代替としている。

また、外周コア上で且つ１次巻線Ｐ１と２次巻線Ｓ１との間に、凹部４０ｂが２箇所形成されている。この凹部４０ｂにより、外周コアの磁路の一部の断面積が他の部分よりも狭くなり、その部分のみが飽和するので、コア損失を低減できる。

このように、トランスＴのコアの形状と巻線の工夫により、トランスＴ１とリアクトルのエネルギーを２次側に帰還する補助トランスとを一つのコア４０に結合し、パスコア４０ｃを設けることにより、大きなリーケージインダクタンスを得て、トランス部分とリアクトルとを結合したので、直流変換装置を小型化、低価格化することができる。

なお、上述した実施例１〜実施例４では、トランスの１次巻線Ｐ１の両端に、補助スイッチＱ２とコンデンサＣ２とからなる直列回路を接続したが、この直列回路は、例えば、主スイッチＱ１の両端に接続しても良い。

また、実施例１〜実施例４では、トランスの１次巻線Ｐ１と主スイッチＱ１とからなる直列回路に、直流電源Ｖｉｎを接続したが、例えば、この直列回路に、交流電源の交流電圧を整流して整流電圧を得る整流電圧部を接続しても良い。

また、実施例１〜実施例４では、主スイッチＱ１に寄生コンデンサのみを有していたが、主スイッチＱ１の両端にさらにコンデンサを接続しても良い。

さらに、実施例１〜実施例３の直流変換装置のトランスの２次側回路に代えて、図１２に示す実施例４の直流変換装置のトランスの２次側回路を用いても良い。

また、第２ディレー回路１５にも第１ディレー回路１４のような遅延制御を行なっても良い。

本発明は、ＤＣ−ＤＣ変換型の電源回路やＡＣ−ＤＣ変換型の電源回路に適用可能である。

実施例１の直流変換装置を示す回路構成図である。 実施例１の直流変換装置における時差検出信号がゼロになった定常時の各部の信号のタイミングチャートである。 実施例１の直流変換装置における時差検出信号がゼロに近づく過渡状態時の各部の信号のタイミングチャートである。 図１に示した直流変換装置における時差検出回路、積分回路、第１ディレー回路及び第２ディレー回路の具体的な回路構成図である。 実施例１の変形例の直流変換装置を示す回路構成図である。 実施例１の変形例の直流変換装置の動作を示すタイミングチャートである。 実施例２の直流変換装置を示す回路構成図である。 実施例２の直流変換装置の動作を示すタイミングチャートである。 実施例３の直流変換装置を示す回路構成図である。 実施例３の直流変換装置の時差検出回路、積分回路、第１ディレー回路及び第２ディレー回路の具体的な回路構成図である。 実施例３の直流変換装置の動作を示すタイミングチャートである。 実施例４の直流変換装置を示す回路構成図である。 実施例４の直流変換装置に設けられたトランスの構造図である。 従来の直流変換装置の一例を示す回路図である。 従来の直流変換装置の各部の信号のタイミングチャートである。

符号の説明

１１，１１１ 制御回路
１２，１１２ インバータ
１３，１３ａ，１３ｂ 時差検出回路
１４，１１４ 第１ディレー回路
１５，１１５ 第２ディレー回路
１６，１１６ ローサイドドライバ
１７，１１７ ハイサイドドライバ
２０ 積分回路
２３ オン検出回路
３０ 負荷
１１３ ボトム検出回路
Ｑ１ 主スイッチ
Ｑ２ 補助スイッチ
Ｔ，Ｔ１ トランス

Claims (9)

1. トランスの１次巻線に直列に接続された主スイッチとトランスの１次巻線の両端又は主スイッチの両端に接続され且つコンデンサ及び補助スイッチからなる直列回路の補助スイッチとを交互にオン／オフさせることによりトランスの２次巻線の電圧を整流平滑回路で整流平滑して直流出力を得る直流変換装置であって、
   前記補助スイッチがオフした後に前記主スイッチの最小電圧から主スイッチがオンするまでの時間を検出する時差検出手段と、
   前記時差検出手段の出力に基づき前記主スイッチのオン時刻を遅延させ、前記主スイッチが前記最小電圧の近傍でオンするように制御する遅延制御手段と、
   を備えることを特徴とする直流変換装置。
2. トランスの１次巻線に直列に接続された主スイッチとトランスの１次巻線の両端又は主スイッチの両端に接続され且つコンデンサ及び補助スイッチからなる直列回路の補助スイッチとを交互にオン／オフさせることによりトランスの２次巻線の電圧を整流平滑回路で整流平滑して直流出力を得る直流変換装置であって、
   前記補助スイッチがオフした後に前記主スイッチの電圧が減少していくときの前記主スイッチの最小電圧を検出するボトム検出手段と、
   前記主スイッチがオンしたことを検出するオン検出手段と、
   前記ボトム検出手段で最小電圧が検出されてから前記オン検出手段で前記主スイッチがオンしたことが検出されるまでの時間を検出する時差検出手段と、
   前記時差検出手段の出力に基づき前記主スイッチのオン時刻を遅延させ、前記主スイッチが前記最小電圧の近傍でオンするように制御する遅延制御手段と、
   を備えることを特徴とする直流変換装置。
3. 前記時差検出手段の出力を積分する積分手段を有し、
   前記遅延制御手段は、前記積分手段の積分出力に基づき前記主スイッチのオン時刻を遅延させ、前記主スイッチが前記最小電圧の近傍でオンするように制御することを特徴とする請求項１又は請求項２記載の直流変換装置。
4. 前記時差検出手段の出力を加算する加算手段と、
   前記主スイッチのオン／オフの１周期毎に前記加算手段による加算結果から一定の値を減算する減算手段とを有し、
   前記遅延制御手段は、前記加算手段の出力に基づき前記主スイッチのオン時刻を遅延させ、前記主スイッチが前記最小電圧の近傍でオンするように制御することを特徴とする請求項１又は請求項２記載の直流変換装置。
5. 前記遅延制御手段は、
   抵抗に直列に接続された遅延用コンデンサの充電時間により、前記主スイッチをオンさせる信号を所定時間だけ遅延させる遅延部と、
   前記積分手段の積分出力と基準電圧との差電圧を前記遅延用コンデンサに印加することにより、前記差電圧に応じて前記所定の遅延時間を短くさせる可変遅延部とを有し、
   前記遅延用コンデンサの電圧に基づき生成される制御信号を前記主スイッチの制御端子に印加することを特徴とする請求項３記載の直流変換装置。
6. 前記遅延制御手段は、
   抵抗に直列に接続された遅延用コンデンサの充電時間により、前記主スイッチをオンさせる信号を所定時間だけ遅延させる遅延部と、
   前記加算手段の出力と基準電圧との差電圧を前記遅延用コンデンサに印加することにより、前記差電圧に応じて前記所定の遅延時間を短くさせる可変遅延部とを有し、
   前記遅延用コンデンサの電圧に基づき生成される制御信号を前記主スイッチの制御端子に印加することを特徴とする請求項４記載の直流変換装置。
7. 前記トランスの１次巻線と前記主スイッチとからなる直列回路の両端には、直流電源又は交流電源の交流電圧を整流して整流電圧を得る整流電圧部が接続されていることを特徴とする請求項１乃至請求項６のいずれか１項記載の直流変換装置。
8. 前記トランスの１次巻線と前記主スイッチとの間に接続されたリアクトルと、
   前記トランスに直列に接続され、前記主スイッチがオン時に前記リアクトルに蓄えられたエネルギーを前記主スイッチがオフ時に２次側に還流させる補助トランスと、
   を備えることを特徴とする請求項１乃至請求項７のいずれか１項記載の直流変換装置。
9. 前記リアクトルは、前記トランスのコアに疎結合させて巻回された前記トランスの１次巻線及び２次巻線間のリーケージインダクタンスからなり、前記トランスのコアには前記トランスの１次巻線と前記補助トランスの２次巻線とが密結合させて巻回されてなることを特徴とする請求項８記載の直流変換装置。
   

Images