JP4683364B2 - 複合共振型スイッチング電源装置 - Google Patents
複合共振型スイッチング電源装置 Download PDFInfo
- Publication number
- JP4683364B2 JP4683364B2 JP2000395836A JP2000395836A JP4683364B2 JP 4683364 B2 JP4683364 B2 JP 4683364B2 JP 2000395836 A JP2000395836 A JP 2000395836A JP 2000395836 A JP2000395836 A JP 2000395836A JP 4683364 B2 JP4683364 B2 JP 4683364B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage
- circuit
- main switching
- converter transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、絶縁コンバータトランスの一次側と二次側にそれぞれ電圧共振回路または電流共振回路を有する複合共振型スイッチング電源装置に関する。
【0002】
【発明が解決しようとする課題】
従来、スイッチング素子のスイッチングにより絶縁コンバータトランスの一次巻線に直流入力電圧を断続的に印加し、この絶縁コンバータトランスの二次巻線に誘起された交番電圧を整流平滑して所望の直流出力電圧を得るスイッチング電源装置においては、スイッチング素子がオフの期間にこのスイッチング素子の両端間に加わる電圧を電圧共振回路によって正弦波状にし、スイッチング素子のターンオンおよびターンオフ時における損失やサージを低減する電圧共振型スイッチング電源装置が知られている。また近年は、絶縁コンバータトランスの一次側のみならず二次側にも電圧共振回路を設けて、最大負荷電力の増加を図ると共に、スイッチング素子の周波数と導通角を同時に制御して、出力電圧の安定化を図る複合電圧共振型スイッチング電源装置も提案されている。
【0003】
図3は、従来の複合電圧共振型スイッチング電源装置における回路図の一例を示したもので、ここでは、1石のスイッチング素子Q1を備えた他励式の構成を有している。同図において、Eは直流入力電圧Vinを供給する直流電源、Tは一次側と二次側とを絶縁する絶縁コンバータトランス、Q1は例えばMOS型FETからなる第1のスイッチング素子で、絶縁コンバータトランスTの一次側は、直流電源Eの両端間にトランスTの一次巻線Npとスイッチング素子Q1の直列回路を接続したシングルエンデット型のコンバータで構成される。また、スイッチング素子Q1の両端すなわちドレイン・ソース間には、一次側共振コンデンサC1とダイオードD1が並列に接続される。この共振コンデンサC1はスイッチング素子Q1に内蔵する寄生キャパシタンスであり、またダイオードD1はスイッチング素子Q1に内蔵するボディダイオードであるが、外付けのコンデンサ素子やダイオード素子を用いてもよい。また、絶縁コンバータトランスTの一次側には、前記共振コンデンサC1と共に一次側電圧共振回路1を構成する一次側共振インダクタンスL1が、一次巻線Npの一端に接続される。この共振インダクタンスL1は、絶縁コンバータトランスTのリーケージインダクタンスを利用しているが、外付けのインダクタンス素子を利用してもよい。そして、絶縁コンバータトランスTの一次側では、スイッチング素子Q1のスイッチングにより一次巻線Npに入力電圧Vinが断続的に印加されると共に、スイッチング素子Q1のオフ時には、前記電圧共振回路1の作用によって、共振コンデンサC1ひいてはスイッチング素子Q1の両端間電圧を正弦波状のパルス波形にし、電圧共振としての動作を得るようにしている。
【0004】
絶縁コンバータトランスTは、スイッチング素子Q1のスイッチング出力を二次側に伝送するためのもので、絶縁コンバータトランスTの二次巻線Nsには、一次巻線Npとの巻数比に応じた交番電圧が誘起される。また、この二次巻線Nsには、二次側共振インダクタンスL3と二次側共振コンデンサC3との直列回路が、二次側電圧共振回路2として並列に接続され、この電圧共振回路2によって、絶縁コンバータトランスTの二次巻線Nsに得られる交番電圧を共振電圧にし、電圧共振としての動作を得るようにしている。なお、この場合の共振インダクタンスL3は、絶縁コンバータトランスTのリーケージインダクタンスを利用しているが、外付けのインダクタンス素子を利用してもよい。共振コンデンサC3の両端間には、整流ダイオードD5と平滑コンデンサC4とからなる半波整流平滑回路3が接続され、前記共振電圧がこの半波整流平滑回路3により整流平滑されることで、平滑コンデンサC4の両端間に接続した出力端子+Vo,−Voひいては負荷RLに所望の直流出力電圧Voutを得るようにしている。
【0005】
一方、この出力電圧Voutの安定化を図るための帰還ループとして、出力電圧検出回路5と、信号伝送手段として一次側と二次側とを絶縁するフォトカプラ6と、スイッチング素子Q1の動作を制御する制御回路7がそれぞれ設けられる。出力電圧検出回路5は、出力電圧Voutを検出するもので、例えば出力電圧Voutを分圧する抵抗と、この抵抗の接続点から出力する出力電圧Voutの検出電圧と基準電圧とを比較する誤差増幅器またはシャントレギュレータなどから構成され、検出電圧と基準電圧との誤差結果を、フォトカプラ6を介して後述する制御回路7のオン時間制御回路14に、出力電圧Voutの誤差増幅信号として出力するようにしている。また制御回路7は、発振回路12と、この発振回路12からのパルス波形を駆動信号としてスイッチング素子Q1に出力する駆動回路11とを備えており、発振回路12は、主スイッチング素子Q1のオフ時間を一定にする手段として、主スイッチング素子Q1の両端間がゼロボルトになったか否かを検出するゼロボルト検出回路13を備えると共に、主スイッチング素子Q1のオン時間を出力電圧Voutの誤差増幅信号に応じて可変するオン時間制御回路14を備えている。これにより、出力電圧Voutの変動に伴なってスイッチング素子Q1のゲートに供給するパルス駆動信号のオン時間が所定の範囲で変化すると共に、このパルス駆動信号のオフ時間はゼロボルト検出回路13により固定され、結果的にスイッチング素子Q1のスイッチング周波数が可変制御される。これにより、広い制御範囲において出力電圧Voutの定電圧化が図られる上に、最大負荷電力の増大を図ることができる。
【0006】
こうした複合電圧共振型スイッチング電源装置は、出力電圧Voutが比較的高い高出力電圧に適している。すなわち、上記図3の回路構成において、絶縁コンバータトランスTの二次側整流部の効率ηsは、半波整流平滑回路3に整流ダイオードD5がある関係で、次の数1のようにあらわせる。
【0007】
【数1】
但し、Voutは負荷RLの両端間に生じる出力電圧、Ioutは二次巻線Nsから負荷RLに流れる負荷電流、VFは整流ダイオードD5の順方向電圧降下である。
【0008】
上記数1の分母および分子を、Vout×Ioutで割って整理すると、次の数2のようになる。
【0009】
【数2】
この場合、出力電圧Voutが高ければ高い程、絶縁コンバータトランスTの二次側整流部の効率ηsは理想的な1に近付くが、出力電圧Voutが低くなる程、整流ダイオードD5の順方向電圧降下による影響が無視できなくなって、効率ηsが大きく低下する。したがって、この種の複合電圧共振型スイッチング電源装置においては、出力電圧Voutを例えばDC2VやDC3.3Vなどに低電圧化しようとする際に、整流ダイオードD5の損失による効率ηsの低下が懸念されていた。
【0010】
本発明は、上記の課題に着目して成されたものであって、絶縁コンバータトランスの二次側整流部による損失を低減し、効率の向上を図った複合電圧共振型スイッチング電源装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明の請求項1記載の複合共振型スイッチング電源装置は、主スイッチング素子のスイッチングにより絶縁コンバータトランスの一次巻線に直流入力電圧を断続的に印加し、この絶縁コンバータトランスの二次巻線に誘起された交番電圧を整流平滑して所望の直流出力電圧を得ると共に、前記絶縁コンバータトランスの一次側と二次側にそれぞれ共振回路を有する複合電圧共振型スイッチング電源装置において、前記絶縁コンバータトランスの二次側にある整流素子として、前記主スイッチング素子に同期してオン・オフする整流スイッチング素子と、前記主スイッチング素子への駆動電圧が立ち上がってから第1の所定時間後に前記整流スイッチングへの駆動電圧を立ち上がらせ、前記主スイッチング素子への駆動電圧が立ち下がってから第2の所定時間後に前記整流スイッチング素子への駆動電圧を立ち下がらせる遅延回路が設けられた駆動回路と、を備えたものである。
【0012】
絶縁コンバータトランスの一次側にある共振回路により、主スイッチング素子を流れる電流または両端間電圧を正弦波状のパルス波形にし、主スイッチング素子のソフトスイッチングを行なう。また、絶縁コンバータトランスの二次側にある別の共振回路によって、絶縁コンバータトランスの二次巻線に得られる交番電圧または二次巻線からの電流を正弦波状の共振電圧または共振電流にする。その際、絶縁コンバータトランスの二次側整流部を構成する整流素子として、ダイオード素子ではなく整流スイッチング素子を用いているので、出力電圧の低い複合共振型スイッチング電源装置であっても、二次側整流部の効率はさほど低下しない。よって、従来に比べて絶縁コンバータトランスの二次側整流部による損失を低減し、効率の向上を図ることが可能になる。
【0013】
本発明の請求項2記載の複合共振型スイッチング電源装置は、前記請求項1において、前記主スイッチング素子のオフ期間中に、この主スイッチング素子の両端間電圧を一定に保つアクティブクランプ回路を備えたことを特徴とする。
【0014】
この場合、主スイッチング素子のオフ期間には、アクティブクランプ回路により主スイッチング素子の両端間電圧が一定に保たれる。したがって、主スイッチング素子のオフ期間において、この主スイッチング素子の電圧ストレスを低減することが可能になる。
【0015】
【発明の実施形態】
以下、本発明の複合共振型スイッチング電源装置について添付図面を参照して説明する。なお、前記従来例における図3と同一部分には同一符号を付し、その共通する箇所の説明は重複するため省略する。装置の回路構成を示す図1において、絶縁コンバータトランスTの一次側は、共振インダクタンスL1,一次巻線Np1およびMOS型FETからなる主スイッチング素子Q1との直列回路が、直流電源Eの両端間に接続されると共に、共振インダクタンスL1と一次巻線Np1との直列回路の両端間には、MOS型FETからなる補助スイッチング素子Q2とコンデンサC5との直列回路で構成されるアクティブクランプ回路21が接続される。また絶縁コンバータトランスTは、入力電圧Vinが断続的に印加される一次巻線Np1とは別に、補助スイッチング素子Q2のゲートに駆動電圧を供給する駆動巻線としての一次巻線Np2が別に設けられる。これにより、主スイッチング素子Q1と補助スイッチング素子Q2は、双方がオフになるデッドタイムを有しながら、交互にオン・オフを繰り返すようになる。本実施例では、こうした動作を一次巻線Np2により行なわせているが、例えば駆動回路11から出力されるパルス駆動信号を適当なデッドタイムを持たせて反転させ、この反転した駆動信号を補助スイッチング素子Q2に供給するように構成してもよい。
【0016】
前記補助スイッチング素子Q2の両端すなわちドレイン・ソース間には、コンデンサC2とダイオードD2が並列に接続される。このコンデンサC2はスイッチング素子Q2に内蔵する寄生キャパシタンスであり、またダイオードD2はスイッチング素子Q2に内蔵するボディダイオードであるが、外付けのコンデンサ素子やダイオード素子を用いてもよい。また、電圧クランプ用のコンデンサC5は、主スイッチング素子Q1の両端間に並列接続される共振コンデンサC1よりも静電容量の大きなものが選定される。なお、アクティブクランプ回路21をスイッチング素子Q1の両端間に接続してもよい。
【0017】
一方、絶縁コンバータトランスTの二次側は、前述の整流ダイオードD5に代わって、MOS型FETからなる整流スイッチング素子Q3が半波整流平滑回路3を構成する整流素子として設けられる。この整流スイッチング素子Q3は、内蔵するボディダイオードとしてのダイオードD3が、ドレイン・ソース間に接続される。また、整流スイッチング素子Q3を適切なタイミングでオンさせるために、前記主スイッチング素子Q1のゲートへの駆動信号が立ち上がってから第1の所定時間後に整流スイッチング素子Q3のゲートへの駆動電圧を立ち上がらせ、主スイッチング素子Q1のゲートへの駆動信号が立ち下がってから第2の所定時間後に整流スイッチング素子Q3のゲートへの駆動電圧を立ち下がらせる遅延回路22が、前記駆動回路11に設けられる。なお23は、トランスTの一次側にある制御回路7と、トランスTの二次側にある整流スイッチング素子Q3との間の信号伝送路を絶縁する絶縁素子である。その他の構成は、図3に示す従来例と同じである。
【0018】
次に、上記構成について、その作用を図2の波形図を参照して説明する。なお、この図2において、最上段は主スイッチング素子Q1のドレイン電流IQ1の波形であり、以下、主スイッチング素子Q1のドレイン・ソース間電圧Vds1、共振コンデンサC3の両端間電圧VC3、整流スイッチング素子Q3を流れる電流(但し、ダイオードD3を流れる分も加味する)IQ3、主スイッチング素子Q1のゲート・ソース間電圧Vgs1、整流スイッチング素子Q3のゲート・ソース間電圧Vgs3の各波形を示している。
【0019】
主スイッチング素子Q1は前述したように、出力電圧Voutの変動に伴なってスイッチング素子Q1のゲートに供給するパルス駆動信号のオン時間が所定の範囲で変化すると共に、このパルス駆動信号のオフ時間はゼロボルト検出回路13により固定され、結果的にスイッチング素子Q1のスイッチング周波数が可変制御される。これにより、広い制御範囲において出力電圧Voutの定電圧化を図ることができると共に、最大負荷電力の増大を図ることができる。
【0020】
この主スイッチング素子Q1の一連の動作において、図2に示すように、主スイッチング素子Q1のゲートに供給する駆動信号(ゲート・ソース間電圧Vgs1)がH(高)レベルからL(低)レベルに切り換わる区間(1)になると、主スイッチング素子Q1および補助スイッチング素子Q2がいずれもオフ状態になるデッドタイムに移行する。この区間(1)では、絶縁コンバータトランスTの一次巻線Np1と共振インダクタンスL1が、それまで主スイッチング素子Q1を通して流れていた電流の連続性を維持するために、共振コンデンサC1に共振電流を流し、共振コンデンサC1は充電する一方で、コンデンサC2,C5は放電する。これにより、共振インダクタンスL1と共振コンデンサC1との間で電圧共振を生じ、主スイッチング素子Q1のドレイン・ソース間電圧Vds1はゼロから正弦波状に緩やかに立ち上がる。またこの共振時には、主スイッチング素子Q1のドレイン電流IQ1はゼロであり、主スイッチング素子Q1のターンオフ時のゼロ電圧スイッチング(ZVS)が達成される。
【0021】
やがて、主スイッチング素子Q1のドレイン・ソース間電圧Vds1が、入力電圧VinとコンデンサC5の両端間電圧を合計した値を越えると、ダイオードD2がオンして、共振インダクタンスL1および一次巻線Np1からの慣性電流の殆どが、ダイオードD2を介してコンデンサC5に流れ込む。このとき、コンデンサC5の静電容量をコンデンサC1の静電容量よりも十分大きく設定すれば、主スイッチング素子Q1のドレイン・ソース間電圧Vds1は略一定値にクランプされ、主スイッチング素子Q1に対する電圧ストレスが軽減される。
【0022】
そして、次の区間(2)において、一次巻線Np2の非ドット側巻線に発生する電圧が所定レベルを越えると、補助スイッチング素子Q2がターンオンするが、そのタイミングはダイオードD2がオンした後、前記慣性電流がゼロになるまでの間であればよい。
【0023】
またその間、整流スイッチング素子Q3を通してコンデンサC4や負荷RLへの電流IQ3は、主スイッチング素子Q1をオフした時点から徐々に低下するが、この電流IQ3がゼロになる前に、制御回路7が整流スイッチング素子Q3をターンオフするため、代わってダイオードD3を通じて電流IQ3が流れ始める。整流スイッチング素子Q3がターンオフするタイミングは、遅延回路22により主スイッチング素子Q1をターンオフしてから第2の所定時間T2を経過した後となるが、この所定時間T2の設定は、前記共振コンデンサC1と共振インダクタンスL1の各定数で決まる共振周波数に依存する。
【0024】
やがて、共振インダクタンスL1や一次巻線Np1の全エネルギーがコンデンサC5に移り、これらの共振インダクタンスL1や一次巻線Np1からの慣性電流がゼロになると、絶縁コンバータトランスTの二次側においても、ダイオードD3を流れる電流IQ3がゼロになり、ダイオードD3およびスイッチング素子Q3が共にオフ状態となる区間(3)に移行する。この区間(3)においては、コンデンサC4に蓄えられた電荷により、負荷RLに出力電流Ioutが供給される。また、絶縁コンバータトランスTの二次側では、電圧共振回路2を構成する共振インダクタンスL3と共振コンデンサC3による電圧共振が生じ、コンデンサC3の両端間電圧VC3は正弦波状の電圧共振パルス波形となる。
【0025】
その後、主スイッチング素子Q1がオンする前に、補助スイッチング素子Q2を適当なタイミングでオフさせると、区間(4)に移行する。ここでは、共振インダクタンスL1や一次巻線Np1が、それまで流れていた電流の連続性を維持するために、直流電源Eを介して共振コンデンサC1に共振電流を流す。これにより、共振インダクタンスL1と共振コンデンサC1との間で再度電圧共振が生じ、主スイッチング素子Q1のドレイン・ソース間電圧Vds1は正弦波状に低下する。これに伴ない、主スイッチング素子Q1のドレイン・ソース間電圧Vds1が入力電圧Vinよりも低くなると、絶縁インバータトランスTの一次巻線Np1はドット側端子に正極性の電圧が印加され、他の一次巻線Np2や二次巻線Ns,Ns2のドット側端子も、それまでとは逆に正極性の電圧が誘起されるようになる。そして、共振コンデンサC1の電荷の放出が終了すると、今度はダイオードD1がオンするため、主スイッチング素子Q1のドレイン・ソース間電圧Vds1はゼロボルトに保たれる。なお、この区間(4)の時点では、絶縁コンバータトランスTの二次側において、電圧共振回路2による電圧共振が継続している。
【0026】
前記ダイオードD1がオンした状態で、駆動回路11からの駆動信号により主スイッチング素子Q1をオンすると、区間(5)に移行するが、この時点では主スイッチング素子Q1のドレイン・ソース間電圧Vds1がゼロボルトに保たれているので、ターンオフ時と同様にターンオン時においても主スイッチング素子Q1のゼロ電圧スイッチング(ZVS)が達成される。共振インダクタンスL1や一次巻線Np1にエネルギーが蓄えられている間は、主スイッチング素子Q1を通して逆向きの電流IQ1が流れるが、やがて全てのエネルギーが直流電源E側に戻ると、今度は直流電源Eから共振インダクタンスL1,一次巻線Np1,および主スイッチング素子Q1を通して電流が流れる。また、区間(5)においても、絶縁コンバータトランスTの二次側において、電圧共振回路2による電圧共振が継続している。
【0027】
やがて、制御回路7を構成する遅延回路22は、駆動回路11が主スイッチング素子Q1をターンオンさせた後に、第1の所定時間T1を経過した時点で整流スイッチング素子Q3をターンオンさせる(区間(6))。この所定時間T1の設定は、前記共振コンデンサC3と共振インダクタンスL3の各定数で決まる共振周波数に依存する。整流スイッチング素子Q3がターンオンする前に、前記電圧共振回路2による電圧共振で、コンデンサC3の両端間電圧VC3が出力電圧Voutを越えた時点で、ダイオードD3がオンし、このダイオードD3を介して平滑コンデンサC4や負荷RLに電力供給のための電流IQ3が流れ始める。そして、整流スイッチング素子Q3がターンオンすると、今度は整流スイッチング素子Q3を通して電流IQ3が流れ、コンデンサC3の両端間電圧VC3は出力電圧Voutと同じ値になる。その際、整流スイッチング素子Q3の飽和電圧を、従来の整流ダイオードD5の順方向電圧降下VFよりも低くなるように選択すれば、特に出力電圧Voutが低く負荷電流Ioutの大きい低出力大電流の複合電圧共振型スイッチング電源装置において、従来の整流ダイオードD5を通じての電力供給に比べて、絶縁コンバータトランスTの二次側整流部における損失を低減でき、効率の向上を図ることができる。その後、主スイッチング素子Q1がターンオフすると、区間(1)に戻って上述の動作を繰り返す。
【0028】
以上のように本実施例によれば、主スイッチング素子Q1のスイッチングにより絶縁コンバータトランスTの一次巻線Np1に直流入力電圧を断続的に印加し、この絶縁コンバータトランスTの二次巻線Nsに誘起された交番電圧を整流平滑して所望の直流出力電圧Voutを得ると共に、絶縁コンバータトランスTの一次側と二次側にそれぞれ電圧共振回路1,2を有する複合共振型スイッチング電源装置において、絶縁コンバータトランスTの二次側にある整流素子として、前記主スイッチング素子Q1に同期してオン・オフする整流スイッチング素子Q3を備えている。
【0029】
この場合、絶縁コンバータトランスTの一次側にある電圧共振回路1により、主スイッチング素子Q1の両端間電圧を正弦波状のパルス波形にし、主スイッチング素子Q1のソフトスイッチングを行なう。また、絶縁コンバータトランスTの二次側にある別の電圧共振回路2によって、絶縁コンバータトランスTの二次巻線Nsに得られる交番電圧を正弦波状の共振電圧にする。その際、絶縁コンバータトランスTの二次側整流部を構成する整流素子として、ダイオード素子ではなく整流スイッチング素子Q3を用いているので、出力電圧Voutの低い複合電圧共振型スイッチング電源装置であっても、二次側整流部の効率ηsはさほど低下しない。よって、従来に比べて絶縁コンバータトランスTの二次側整流部による損失を低減し、効率の向上を図ることが可能になる。
【0030】
また本実施例では、補助スイッチング素子Q2とコンデンサC5との直列回路により構成され、主スイッチング素子Q1のオフ期間に補助スイッチング素子Q2をオンにして、この主スイッチング素子Q1の両端間電圧すなわちドレイン・ソース間電圧Vds1をコンデンサC5の充放電により一定に保つアクティブクランプ回路21を備えている。
【0031】
この場合、主スイッチング素子Q1のオフ期間には、アクティブクランプ回路21により主スイッチング素子Q1のドレイン・ソース間電圧Vds1が一定に保たれる。したがって、主スイッチング素子Q1のオフ期間において、この主スイッチング素子Q1の電圧ストレスを低減できる。
【0032】
なお、本実施例では、絶縁コンバータトランスTの二次側整流平滑回路として、整流スイッチング素子Q3と平滑ダイオードC4とからなる半波整流平滑回路3を設けたが、一対の整流スイッチング素子と平滑ダイオードとからなる全波整流平滑回路を設けてもよい。また、絶縁コンバータトランスTの一次側回路としては、実施例におけるシングルエンデッド型コンバータに電圧共振回路1を備えたものの他に、ハーフブリッジ型やフルブリッジ型コンバータに電流共振回路を備えたものでもよい。この場合、共振電流が主スイッチング素子Q1のオン時間中に発生するため、このオン時間を一定にする手段を制御回路7に設ける必要があるが、電流共振回路により主スイッチング素子を流れる電流が正弦波状のパルス波形になって、同様に主スイッチング素子のソフトスイッチングが達成される。また、絶縁コンバータトランスTの二次側も、例えば二次巻線Nsと共振コンデンサC3を直列に接続した電流共振回路によって、絶縁コンバータトランスTの二次巻線Nsからの電流を正弦波状の共振電流にするように構成してもよい。
【0033】
以上、本発明の複合電圧共振型スイッチング電源装置について前記実施例に基づき説明してきたが、本発明は前記実施例に限定されるものではなく、種々の変形実施が可能である。例えば、前記実施例においては、主スイッチング素子Q1としてMOS型FETを利用したが、他に絶縁ゲートバイポーラトランジスタ(IGBT)や、バイポーラ接合トランジスタ(BJT)などの各種半導体スインチング素子を利用してもよい。
【0034】
【発明の効果】
本発明の請求項1記載の複合共振型スイッチング電源装置によれば、絶縁コンバータトランスの二次側整流部による損失を低減し、効率の向上を図ることができる。
【0035】
また、本発明の請求項2記載の複合共振型スイッチング電源装置によれば、主スイッチング素子のオフ期間において、この主スイッチング素子の電圧ストレスを低減できる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す複合共振型スイッチング電源装置の回路図である。
【図2】同上各部の波形図である。
【図3】従来の複合電圧共振型スイッチング電源装置の回路図である。
【符号の説明】
1,2 電圧共振回路(共振回路)
21 アクティブクランプ回路
Q1 主スイッチング素子
Q3 整流スイッチング素子
T 絶縁コンバータトランス
Claims (2)
- 主スイッチング素子のスイッチングにより絶縁コンバータトランスの一次巻線に直流入力電圧を断続的に印加し、この絶縁コンバータトランスの二次巻線に誘起された交番電圧を整流平滑して所望の直流出力電圧を得ると共に、前記絶縁コンバータトランスの一次側と二次側にそれぞれ共振回路を有する複合共振型スイッチング電源装置において、
前記絶縁コンバータトランスの二次側にある整流素子として、前記主スイッチング素子に同期してオン・オフする整流スイッチング素子と、
前記主スイッチング素子への駆動電圧が立ち上がってから第1の所定時間後に前記整流スイッチングへの駆動電圧を立ち上がらせ、前記主スイッチング素子への駆動電圧が立ち下がってから第2の所定時間後に前記整流スイッチング素子への駆動電圧を立ち下がらせる遅延回路が設けられた駆動回路と、を備えたことを特徴とする複合共振型スイッチング電源装置。 - 前記主スイッチング素子のオフ期間に、この主スイッチング素子の両端間電圧を一定に保つアクティブクランプ回路を備えたことを特徴とする請求項1記載の複合共振型スイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000395836A JP4683364B2 (ja) | 2000-12-26 | 2000-12-26 | 複合共振型スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000395836A JP4683364B2 (ja) | 2000-12-26 | 2000-12-26 | 複合共振型スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002199719A JP2002199719A (ja) | 2002-07-12 |
JP4683364B2 true JP4683364B2 (ja) | 2011-05-18 |
Family
ID=18861230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000395836A Expired - Fee Related JP4683364B2 (ja) | 2000-12-26 | 2000-12-26 | 複合共振型スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4683364B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7075801B2 (en) | 2003-07-16 | 2006-07-11 | Sanken Electric Co., Ltd. | Dc converter |
US7251146B2 (en) | 2003-07-24 | 2007-07-31 | Sanken Electric Co., Ltd. | Direct-current converter having active clamp circuit |
WO2005015725A1 (ja) * | 2003-08-11 | 2005-02-17 | Sanken Electric Co., Ltd. | スイッチング電源装置 |
JP3664173B2 (ja) * | 2003-11-17 | 2005-06-22 | サンケン電気株式会社 | 直流変換装置 |
CN1906837B (zh) * | 2004-03-18 | 2011-02-23 | 三井物产株式会社 | 直流-直流转换器 |
JP3693061B1 (ja) | 2004-03-26 | 2005-09-07 | サンケン電気株式会社 | スイッチング電源装置 |
KR100781359B1 (ko) * | 2005-03-23 | 2007-11-30 | 삼성전자주식회사 | 디지털 제어방식의 고전압 발생장치 |
PL217714B1 (pl) | 2008-06-20 | 2014-08-29 | Akademia Górniczo Hutnicza Im Stanisława Staszica | Wielorezonansowy zasilacz z integralnym ogranicznikiem dobroci |
JP5032525B2 (ja) * | 2009-03-12 | 2012-09-26 | コーセル株式会社 | スイッチング電源装置 |
CN113765389A (zh) * | 2020-06-03 | 2021-12-07 | 苏州明纬科技有限公司 | 直流-直流转换器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0698540A (ja) * | 1992-09-11 | 1994-04-08 | Hitachi Ltd | 同期整流回路 |
JPH08336282A (ja) * | 1995-06-07 | 1996-12-17 | Nec Corp | スイッチング電源 |
JPH1155944A (ja) * | 1997-07-29 | 1999-02-26 | Fujitsu Denso Ltd | スイッチング電源装置 |
JPH1155945A (ja) * | 1997-07-29 | 1999-02-26 | Fujitsu Denso Ltd | スナバ回路 |
JP2000134925A (ja) * | 1998-10-22 | 2000-05-12 | Sony Corp | スイッチング電源回路 |
JP2000224849A (ja) * | 1999-01-25 | 2000-08-11 | Samsung Electro Mech Co Ltd | ゼロ電圧スイッチングのための同期整流器フライバック回路 |
JP2001292574A (ja) * | 2000-04-07 | 2001-10-19 | Yokogawa Electric Corp | Dc/dcコンバータ |
-
2000
- 2000-12-26 JP JP2000395836A patent/JP4683364B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0698540A (ja) * | 1992-09-11 | 1994-04-08 | Hitachi Ltd | 同期整流回路 |
JPH08336282A (ja) * | 1995-06-07 | 1996-12-17 | Nec Corp | スイッチング電源 |
JPH1155944A (ja) * | 1997-07-29 | 1999-02-26 | Fujitsu Denso Ltd | スイッチング電源装置 |
JPH1155945A (ja) * | 1997-07-29 | 1999-02-26 | Fujitsu Denso Ltd | スナバ回路 |
JP2000134925A (ja) * | 1998-10-22 | 2000-05-12 | Sony Corp | スイッチング電源回路 |
JP2000224849A (ja) * | 1999-01-25 | 2000-08-11 | Samsung Electro Mech Co Ltd | ゼロ電圧スイッチングのための同期整流器フライバック回路 |
JP2001292574A (ja) * | 2000-04-07 | 2001-10-19 | Yokogawa Electric Corp | Dc/dcコンバータ |
Also Published As
Publication number | Publication date |
---|---|
JP2002199719A (ja) | 2002-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6634089B2 (ja) | ソフトスイッチングフライバックコンバータ | |
US6469913B2 (en) | Switching power supply device having series capacitance | |
US7778048B2 (en) | Switching power supply apparatus | |
US8456868B2 (en) | Controller for a resonant switched-mode power converter | |
US6366480B2 (en) | Switching power supply apparatus | |
EP1156580A2 (en) | Switching power supply apparatus with active clamp circuit | |
US8243476B2 (en) | HEMT/GaN half-bridge circuit | |
US8018279B2 (en) | Class D amplifier circuit with bi-directional power switch | |
US7113411B2 (en) | Switching power supply | |
JPH10164837A (ja) | 電源装置 | |
JP2001224170A (ja) | スイッチング電源回路 | |
US7414864B2 (en) | Switching power supply apparatus | |
JP2002101655A (ja) | スイッチング電源装置 | |
WO2005101635A1 (en) | Soft-switching power converter having power saving means | |
JP4683364B2 (ja) | 複合共振型スイッチング電源装置 | |
US7400519B2 (en) | Switching power supply | |
JP2513381B2 (ja) | 電源回路 | |
JP2001333576A (ja) | Dc/dcコンバータの制御方法 | |
KR100387382B1 (ko) | 고효율의 스위칭모드 전원공급기 | |
JP2002262568A (ja) | スイッチング電源回路 | |
JP2001292571A (ja) | 同期整流回路 | |
KR100428422B1 (ko) | 영전압 스위칭 풀브리지 컨버터 | |
JP4201161B2 (ja) | スイッチング電源装置 | |
US20240014741A1 (en) | Insulated power supply apparatus and semiconductor device for power supply control | |
JP6994580B2 (ja) | 電力変換装置および電力変換装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110130 |
|
LAPS | Cancellation because of no payment of annual fees |