JP5032525B2 - スイッチング電源装置 - Google Patents

Description

この発明は、トランスの巻線に補助コンデンサと補助トランジスタで構成したクランプ回路が設けられたアクティブクランプ方式のスイッチング電源装置に関する。

従来から、主トランジスタがオフの期間にトランスの巻線に発生する共振電圧のピーク値を制限し、主トランジスタに加わる電圧ストレスを緩和することが可能なアクティブクランプ方式が用いられたスイッチング電源装置がある。

この種のスイッチング電源装置として、例えば、図１４に示すスイッチング電源装置１０がある。スイッチング電源装置１０は、直流入力電源１２が接続される入力端１３に入力コンデンサ１４が設けられ、さらに、主トランジスタ１６とトランス１８の一次巻線１８ａで直列回路が構成されたインバータ回路２０が接続されている。

主トランジスタ１６は、Ｎ−ｃｈのＭＯＳ型電界効果トランジスタ（以下、ＭＯＳＦＥＴと称す）であり、ドレインが入力コンデンサ１４側に、ソースが一次巻線１８ａ側に各々接続され、ゲートに後述する制御回路２２から駆動パルスＶｇａが印加されてオン・オフする。また、主トランジスタ１６は、ソースからドレインの向きに形成された寄生ダイオード１６ａと、ドレイン・ソース間の出力容量である寄生コンデンサ１６ｂを内部に備えている。

トランス１８には、一次巻線１８ａと磁気結合した二次巻線１８ｂが設けられ、主トランジスタ１６がオンのときに二次巻線１８ｂから出力電力が取り出されるよう構成されている。なお、トランス１８のドットは、一次巻線１８ａと二次巻線１８ｂの極性を示している。

二次巻線１８ｂのドット側の一端には整流側トランジスタ２４の一端が接続され、二次巻線１８ｂの他の一端には転流側ダイオード２６のアノードが接続され、整流側トランジスタ２４の他の一端と転流側ダイオード２６のカソードが互いに接続されている。そして、整流側トランジスタ２４と転流側ダイオード２６は、二次巻線１８ｂに発生した交流電圧を整流して転流側ダイオード２６の両端に整流電圧を出力する整流回路２８を構成する。

整流側トランジスタ２４はＮ−ｃｈのＭＯＳＦＥＴであり、ドレインが転流側ダイオード２６のカソード側、ソースが二次巻線１８ｂのドット側に各々接続され、ゲートに後述する制御回路２２から駆動パルスＶｇｂが印加されてオン・オフする。また、整流側トランジスタ２４は、ソースからドレインの向きに形成された寄生ダイオード２４ａを内部に備えている。

転流側ダイオード２６の両端には平滑チョーク３０と平滑コンデンサ３２の直列回路で構成された平滑回路３４が接続され、平滑コンデンサ３２の両端が出力端３６に接続されている。平滑回路３４は、前記整流電圧を平滑した直流の出力電圧Ｖｏを平滑コンデンサ３２両端に発生させ、出力端３６から負荷３８に電力を供給する。

一次巻線１８ａの両端には、補助トランジスタ４０と補助コンデンサ４２の直列回路で構成されたクランプ回路４４が接続されている。補助トランジスタ４０はＮ−ｃｈのＭＯＳＦＥＴであり、ドレインが補助コンデンサ４２側に、ソースが一次巻線１８ａのドットのない側に各々接続され、ゲートに後述する制御回路２２から駆動パルスＶｇｃが印加されてオン・オフする。また、補助トランジスタ４０は、ソースからドレインの向きに形成された寄生ダイオード４０ａを内部に備えている。

制御回路２２は、出力電圧Ｖｏを検出して所定のスイッチング周波数でパルス幅変調を行い、主トランジスタ１６、整流側トランジスタ２４、補助トランジシスタ４０の各ゲートソース間に駆動パルスＶｇａ，Ｖｇｂ，Ｖｇｃを出力する。駆動パルスＶｇａ，Ｖｇｂ，Ｖｇｃは、ハイレベルのときに各トランジスタ１６，２４，４０をオンさせ、ローレベルのときにオフさせることができる。駆動パルスＶｇａ，Ｖｇｂ，Ｖｇｃのハイレベル・ローレベルの時間的な変化については、動作説明の中で述べる。

以上のように、従来のスイッチング電源装置１０は、シングルフォワード方式のインバータ回路に能動的に動作するクランプ回路が付加され、さらに整流側スイッチング素子を同期整流方式にした構成を備えている。

次に、従来のスイッチング電源装置１０の理想的な動作を説明する。スイッチング電源装置１０は、周知のように、図１５のタイムチャートに示す期間ｔ１〜ｔ８を１周期としたスイッチング動作を繰り返す。ここでは、特に、主トランジスタ１６がオフからオンに反転するときのゼロボルトスイッチング動作（以下、ＺＶＳ動作と称す）に関わる期間ｔ６，ｔ７，ｔ８，ｔ１の動作を、図１６〜１９に基づいて説明する。なお、図１６〜１９はスイッチング電源装置１０の動作を説明する等価回路であり、３つのトランジスタ１６，２４，４０は各々スイッチの記号で現し、トランス１８は漏れインダクタンスＬｅと励磁インダクタンスＬｍとで構成した周知のＴ型トランス１８ｐの形態で現している。そして、二次巻線１８ａから負荷３８までの間に接続された平滑チョーク３０、平滑コンデンサ３２、負荷３８、出力電圧Ｖｏ及び出力電流Ｉｏは、一次巻線１８ａと二次巻線１８ｂの巻数比でインピーダンス変換された平滑チョーク３０ｐ、平滑コンデンサ３２ｐ、負荷３８ｐ、出力電圧Ｖｏｐ、出力電流Ｉｏｐで現している。

期間ｔ６では、駆動パルスＶｇａ，Ｖｇｂ，Ｖｇｃは、ローレベル、ローレベル、ハイレベルを示しており、図１６に示すように、主トランジスタ１６はオフ、整流側トランジスタ２４はオフ、補助トランジスタ４０はオンしている。このとき、平滑チョーク３０ｐは、後述する期間ｔ１に蓄積した励磁エネルギーを放出する電流源として動作し、平滑コンデンサ３２ｐと負荷３８ｐの並列回路、転流側ダイオード２６の経路に電流を流し、負荷３８ｐに出力電流Ｉｏｐを供給する。

また、励磁インダクタンスＬｍも、後述する期間ｔ１に蓄積した励磁エネルギーを放出する電流源として動作し、漏れインダクタンスＬｅ、補助コンデンサ４２、補助トランジスタ４０の経路で電流を流す。トランス１８の二次巻線１８ｂの両端電圧に相当する電圧Ｖｔは、補助コンデンサ４２によってクランプされ、ドットを付した側とは反対側が＋の向きに、ほぼ入力電圧Ｖｉと等しい電圧Ｖｔが発生している。従って、励磁インダクタンスＬｍが放出する電流は、補助コンデンサ４２の電流Ｉ２に示すように、直線的に増加する波形となる。また、主トランジスタ１６両端の寄生コンデンサ１６ｂの充電電圧は、電圧Ｖｄｓ１に示すように、入力電圧Ｖｉと電圧Ｖｔを加算した値、すなわち入力電圧Ｖｉの約２倍の電圧となる。なお、ここでは、クランプされた電圧Ｖｔのピーク電圧がほぼ入力電圧Ｖｉと等しくなっているが、主トランジスタ１６のオン・オフの時比率が変化すれば、このピーク値は変化する。

期間ｔ７になると、駆動パルスＶｇａ，Ｖｇｂ，Ｖｇｃは、ローレベル、ローレベル、ローレベルを示し、図１７に示すように、主トランジスタ１６はオフ、整流側トランジスタ２４はオフを継続し、補助トランジスタ４０がオフに反転する。このとき、平滑チョーク３０ｐは継続して電流源として動作し、平滑コンデンサ３２ｐと負荷３８ｐの並列回路、転流側ダイオード２６の経路に電流を流し、負荷３８ｐに出力電流Ｉｏｐを供給する。

一方、励磁インダクタンスＬｍも継続して電流源として動作するが、電流の経路は、漏れインダクタンスＬｅ、寄生コンデンサ１６ｂ、入力コンデンサ１４と直流入力電源１２の並列回路の経路に切り替わる。この電流によって寄生コンデンサ１６ｂの電圧Ｖｄｓ１が徐々に低下し、ほぼ入力電圧Ｖｉに達する。この電圧低下の傾きは、励磁インダクタンスＬｍと寄生コンデンサ１６ｂの共振特性に強く依存している。また、電圧Ｖｄｓ１が入力Ｖｉまで低下すると同時に、トランス１８の電圧Ｖｔもほぼゼロボルトに達する。

期間ｔ８になると、駆動パルスＶｇａ，Ｖｇｂ，Ｖｇｃは、期間ｔ７と同じく、ローレベル、ローレベル、ローレベルのままで、図１８に示すように、主トランジスタ１６はオフ、整流側トランジスタ２４はオフ、補助トランジスタ４０はオフを継続する。このとき、平滑チョーク３０ｐは継続して電流源として動作し、平滑コンデンサ３２ｐと負荷３８ｐの並列回路、転流側ダイオード２６の経路に電流を流し、負荷３８ｐに出力電流Ｉｏｐを供給する。

一方、電圧Ｖｔがゼロボルトに達すると、励磁インダクタンスＬｍはドットを付した側が＋の向きに電圧を発生させようとするが、整流側トランジスタの寄生ダイオード２４ａがオンすることによって励磁インダクタンスＬｍの両端が寄生ダイオード２４ａと転流側ダイオード２６によってほぼ短絡された状態となり、電圧Ｖｔはほぼゼロボルト一定となる。そして、漏れインダクタンスＬｅが期間ｔ７に蓄積された励磁エネルギーを放出する電流源として動作を開始する。漏れインダクタンスＬｅが流す電流の経路は、寄生コンデンサ１６ｂ、入力コンデンサ１４と直流入力電源１２の並列回路、転流ダイオード２６、寄生ダイオード２４ａの経路である。この電流によって寄生コンデンサ１６ｂの電圧Ｖｄｓ１が徐々に低下し、ほぼゼロボルトに達する。この電圧低下の傾きは、漏れインダクタンスＬｅと寄生コンデンサ１６ｂの共振特性に強く依存している。また、漏れインダクタンスＬｅは、Ｖｄｓ１がゼロボルトに達することができるように、十分大きな値に設定されている。

期間ｔ１になると、駆動パルスＶｇａ，Ｖｇｂ，Ｖｇｃは、ハイレベル、ハイレベル、ローレベルとなり、図１９に示すように、主トランジスタ１６と整流側トランジスタ２４がオンに反転し、補助トランジスタ４０はオフを継続する。主トランジスタ１６のターンオンは、Ｖｄｓ１がほぼゼロボルトのタイミングで行われ、いわゆるＺＶＳ動作を実現している。また、期間ｔ１は、直流入力電源１２がエネルギー源となって、主トランジスタ１６、漏れインダクタンスＬｅ、整流側トランジスタ２４、平滑チョーク３０ｐ、平滑コンデンサ３２ｐと負荷３８ｐの並列回路の経路に電流を流し、負荷３８ｐに出力電流Ｉｏｐを供給する。同時に、平滑チョーク３０ｐに励磁エネルギーが蓄積される。

一方、励磁インダクタンスＬｍは、転流側ダイオード２６がオフすることによって両端の短絡状態が解け、直流入力電源１２から主トランジスタ１６、漏れインダクタンスＬｅを介して入力電圧Ｖｉがドットの向きに印加され、電圧Ｖｔが電圧Ｖｉまで上昇し、励磁インダクタンスＬｍへの励磁エネルギーの蓄積が開始する。

以上説明したように、スイッチング電源装置１０は、主トランジスタ１６のターンオンが理想的なＺＶＳ動作によって行われ、主トランジスタ１６のクロス損失や寄生コンデンサ１６ｂの蓄積電荷の放電損失の発生を抑制する。

また、特許文献１に開示されているように、シングルフォワード方式のインバータ回路にアクティブクランプ回路が付加され、さらに整流側及び転流側スイッチング素子を同期整流化した構成のスイッチング電源がある。このスイッチング電源は、主トランジスタ（Ｑ１）のターンオンはＺＶＳ動作ではなく、タイムチャートに示されているように、主トランジスタは、電圧Ｖｄｓ１が入力電圧Ｖｉで安定になったところでターンオンする動作を行っている。

また、特許文献２に開示されているように、カスケードフォワード方式のインバータ回路を備えたスイッチング電源装置であって、トランスに蓄積された励磁エネルギーを放出するためのリセット電流の経路を、トランスの一次巻線の一端からプラス側入力端子に接続されたダイオードと、一次巻線の他の一端とマイナス側入力端子に接続されたアクティブクランプ回路とで構成したスイッチング電源装置がある。このスイッチング電源は、２つ主スイッチング素子のターンオンがＺＶＳ動作に基づいて行う旨が説明されている。

特開平８−３３６２８２号公報 特開２００６−３２５３２５号公報

しかし、従来のスイッチング電源装置１０の場合、主スイッチング素子のターンオン時のＺＶＳ動作を実現するためには、トランス１８ｐの励磁インダクタンスＬｍを通常よりも小さくし、さらに、漏れインダクタンスＬｅを通常よりも大きくする必要がある。従って、その弊害として、ＺＶＳ動作で低減した損失に代えて新たな損失が増加し、回路全体の効率が悪化するという問題があった。

例えば、期間ｔ７において、電圧Ｖｄｓ１を入力電圧Ｖｉの約２倍の電圧から入力電圧Ｖｉまで短時間のうちに低下させるために、主トランジスタ１６の寄生コンデンサ１６ｂと励磁インダクタンスＬｍとの共振周波数を高くしなければならず、一般的には、励磁インダクタンスＬｍは通常の２分の１〜５分の１程度に設定される。その結果、スイッチング周期の１周期当りのトランス１８の励磁電流の振幅が大きくなり、主トランジスタ１６の導通損失、トランス１８の銅損、補助トランジスタ４２の導通損失等が増加してしまう。また、励磁インダクタンスＬｍは、一次巻線１８ａのインダクタンス値とほぼ等しいが、これを小さく設定するためにはトランス１８を構成する磁芯にギャップ加工を施したり、磁芯にギャップ材を挟み込むといった面倒が生じ、コストアップの要因にもなっていた。

また、期間ｔ８において、電圧Ｖｄｓ１を入力電圧Ｖｉからゼロボルト付近まで低下させるためには、漏れインダクタンスＬｅが励磁エネルギーを放出するとき、その両端に電圧Ｖｉという高い電圧を発生できるように、漏れインダクタンスＬｅのインダクタンス値を大きな値にしなければならない。漏れインダクタンスＬｅを大きくするためには、トランス１８の一次巻線１８ａと二次巻線１８ｂの磁気結合度を悪くする方法や、相当のインダクタ部品を付加する方法が考えられるが、いずれの方法においても、漏れインダクタンスＬｅに起因する大きな振動電流が発生し、振動電流の経路に存在する部品の損失が増加してしまうという問題があった。

一方、特許文献１のスイッチング電源は、上記スイッチング電源１０とは異なり、トランスの一次巻線と二次巻線の磁気結合が良く、漏れインダクタンスＬｅが十分小さく設定されている。従って、スイッチング電源装置１０の期間ｔ８の動作のようにＶｄｓ１がゼロボルトまで低下することができず、主トランジスタのターンオン時にＺＶＳ動作が行われない。その結果、漏れインダクタンスＬｅに起因する損失は比較的小さくなる反面、主トランジスタのターンオン時のクロス損失や寄生コンデンサの蓄積電荷の放電損失が生じてしまうものである。

また、特許文献２のスイッチング電源装置は、インバータ回路はカスケードフォワード方式、トランス二次側の整流側及び転流側のスイッチング素子がダイオードである等の点で上記スイッチング電源装置１０と構成が異なるが、回路全体の動作としてスイッチング電源装置１０と類似する部分が多い。従って、当該スイッチング電源装置において主スイッチング素子のターンオン時のＺＶＳ動作が実現されているとすれば、スイッチング電源装置１０と同様に、トランスの励磁インダクタンスＬｍを通常よりも小さくし、さらに、漏れインダクタンスＬｅを通常よりも大きく設定されなければならない。従って、スイッチング電源装置１０で説明した問題と同様の問題が生じる。

なお、シングルフォワード方式やカスケードフォワード方式のインバータ回路を備えアクティブクランプ方式が適用されていないスイッチング電源装置においても、スイッチング電源装置１０、特許文献１，２のスイッチング電源装置と同様の問題が生じることは明らかである。すなわち、この問題は、従来のアクティブクランプ回路の有り無しによって解決されるものではない。

この発明は、上記背景技術に鑑みて成されたもので、簡単な構成で主トランジスタのＺＶＳ動作を実現することができ、回路全体としても低損失なアクティブクランプ方式のスイッチング電源装置を提供することを目的とする。

この発明は、直流入力電源と直列接続されオン・オフ動作によって入力電圧を断続し交流電圧を発生させる主トランジスタと、少なくとも前記交流電圧が印加される一次巻線及びそれに磁気結合した二次巻線を有するトランスとが設けられたインバータ回路と、一端が前記二次巻線の一端に接続され、前記主トランジスタがオンの期間中に前記二次巻線に発生した電圧を整流する整流側スイッチング素子と、前記二次巻線の他の一端と前記整流側スイッチング素子の他の一端に両端が接続され、前記主トランジスタがオフの期間中にオンして電流を流す転流側スイッチング素子と、前記転流側スイッチング素子の両端に接続された平滑チョーク及び平滑コンデンサの直列回路で構成され、前記平滑コンデンサ両端に出力電圧を生成して負荷に電力を供給する平滑回路と、双方向にオン電流が通過可能な補助トランジスタ及び補助コンデンサの直列回路で構成され、前記トランスに設けられた何れかの巻線の両端に接続され、前記主トランジスタがオフの期間中に前記補助トランジスタがオンして前記トランスの各巻線に発生する電圧を制限するクランプ回路と、所定のスイッチング周波数でパルス幅変調された駆動パルスを出力し、前記主トランジスタ及び前記補助トランジスタをオン・オフ制御する制御回路とを備えたスイッチング電源装置において、前記整流側スイッチング素子は、整流側ダイオードと、前記制御回路で生成された駆動パルスによってオン・オフされる整流側トランジスタとの並列回路で構成され、前記制御回路は、前記主トランジスタがオフからオンに反転する前に前記補助トランジスタがオンからオフに反転し、さらにその前に前記整流側トランジスタがオフからオンに反転する駆動パルスを各々生成するスイッチング電源装置である。

また、前記主トランジスタは、両端に寄生ダイオードが形成された電界効果トランジスタであり、前記寄生ダイオードは前記直流入力電源のプラス端子側に向けて設けられていることが好ましい。

また、前記整流側トランジスタは、両端に寄生ダイオードが形成された電界効果トランジスタであり、前記整流側ダイオードは、前記整流側トランジスタの前記寄生ダイオードであってもよい。

また、前記制御回路は、前記主トランジスタがオフからオンに反転するタイミングと前記補助トランジスタがオンからオフに反転するタイミングとの時間差目標値、及び、前記整流側トランジスタがオフからオンに反転するタイミングとの時間差目標値があらかじめ設定され、各トランジスタが当該時間差目標値に従って反転動作を行う駆動パルスを生成するものでもよい。

また、前記制御回路は、前記主トランジスタがオフからオンに反転するタイミングと前記整流側トランジスタがオフからオンに反転するタイミングとの時間差目標値があらかじめ設定され、前記主トランジスタおよび前記整流側トランジスタが当該時間差目標値に従って反転動作を行う駆動パルスを生成し、さらに前記制御回路は、前記補助コンデンサに流れる電流を検出し、前記整流側トランジスタがオフからオンに反転した後、当該電流が所定の基準値を超えると、前記補助トランジスタをオンからオフに反転させる駆動パルスを生成するものでもよい。

また、前記制御回路は、前記補助トランジスタがオンからオフに反転するタイミングと前記整流側トランジスタがオフからオンに反転するタイミングとの時間差目標値があらかじめ設定され、前記補助トランジスタおよび前記整流側トランジスタが当該時間差目標値に従って反転動作を行う駆動パルスを生成し、さらに前記制御回路は、前記主トランジスタの両端電圧を検出し、前記補助トランジスタがオンからオフに反転した後、当該電圧が所定の基準値以下に低下すると、前記主トランジスタをオフからオンに反転させる駆動パルスを生成するものでもよい。

また、前記インバータ回路は、前記直流入力電源の両端に接続され、１つの前記主トランジスタと前記一次巻線との直列回路の構成を備えたものでもよい。

さらに、前記インバータ回路は、前記直流入力電源の両端に接続され、互いに同位相でオン・オフする２つの主トランジスタとその間に接続された前記一次巻線との直列回路の構成を備えたものでもよい。

この発明のスイッチング電源装置によれば、励磁インダクタンスが大きく、且つ漏れインダクタンスの小さいトランスを用いて主トランジスタをＺＶＳ動作させることができるので、励磁電流が流れる経路の導通損失や、漏れインダクタンスに起因するサージ電流が流れる経路の部品の損失を増加させることなく、主トランジスタのターンオン時のＺＶＳ動作を実現することができる。

また、主トランジスタの両端に回生ダイオード（主トランジスタがＭＯＳＦＥＴの場合は寄生ダイオード）が設けられているので、主トランジスタがオフの状態で、主トランジスタ両端の寄生コンデンサの充電電圧がほぼゼロボルトまで低下した後、一定時間その状態を維持することができる。従って、主トランジスタをオンに反転させるタイミングを厳密に制御しなくとも、主トランジスタのターンオン時のＺＶＳ動作を容易に実現することができる。

また、整流側スイッチング素子を同期整流用の大型ＭＯＳＦＥＴ等で構成した場合は、従来の同期整流動作に比べてターンオンのタイミングのみを変更した動作をさせればよく、特に大型の部品を追加することなく、制御回路の簡単な変更で対応可能である。また、整流側スイッチング素子として整流側ダイオードを用いて高効率化を図った場合であっても、その両端に整流側トランジスタとして小型ＭＯＳＦＥＴ等を並列接続し、従来のスイッチング電源装置の同期整流動作に比べてターンオンのタイミングとターンオフのタイミングを変更した動作をさせればよく、特に大型の部品を追加することなく、制御回路の簡単な変更だけで対応可能である。従って、いずれも場合も、スイッチング電源装置の小型化を妨げない。

この発明のスイッチング電源装置の第一の実施形態を示す回路図である。 第一の実施形態の回路の動作を示すタイムチャートである。 第一の実施形態の回路の期間Ｔ１の動作を説明する等価回路図である。 第一の実施形態の回路の期間Ｔ２の動作を説明する等価回路図である。 第一の実施形態の回路の期間Ｔ３の動作を説明する等価回路図である。 第一の実施形態の回路の期間Ｔ４の動作を説明する等価回路図である。 第一の実施形態の回路の期間Ｔ５の動作を説明する等価回路図である。 第一の実施形態の回路の期間Ｔ６の動作を説明する等価回路図である。 第一の実施形態の回路の期間Ｔ７の動作を説明する等価回路図である。 第一の実施形態の回路の期間Ｔ８の動作を説明する等価回路図である。 第一の実施形態の回路の期間Ｔ１から期間Ｔ２に移行する動作を示すタイムチャートである。 この発明のスイッチング電源装置の第二の実施形態を示す回路図である。 この発明のスイッチング電源装置の第三の実施形態を示す回路図である。 従来のスイッチング電源装置を示す回路図である。 従来のスイッチング電源装置の動作を示すタイムチャートである。 従来のスイッチング電源装置の回路の期間ｔ６の動作を説明する等価回路図である。 従来のスイッチング電源装置の回路の期間ｔ７の動作を説明する等価回路図である。 従来のスイッチング電源装置の回路の期間ｔ８の動作を説明する等価回路図である。 従来のスイッチング電源装置の回路の期間ｔ１の動作を説明する等価回路図である。

以下、この発明のスイッチング電源装置の第一の実施形態について、図１〜図１１に基づいて説明する。ここで、従来のスイッチング電源装置１０と同様の構成は、同一の符号を付して説明する。第一の実施形態のスイッチング電源装置５０は、シングルフォワード方式のインバータ回路を備え、主トランジスタ１６がオフの期間にトランス１８の巻線に発生する共振電圧のピーク値を制限し、主トランジスタ１６に加わる電圧ストレスを緩和することが可能なアクティブクランプ方式が用いられている。

スイッチング電源装置５０は、図１に示すように、直流入力電源１２が接続される入力端１３に設けられ、直流の入力電圧Ｖｉの印加を受けて高周波ノイズを吸収する入力コンデンサ１４を備えている。入力コンデンサ１４には、オン・オフ動作によって入力電圧Ｖｉを断続する主トランジスタ１６と、入力電圧Ｖｉの断続によって発生した交流電圧が印加されるトランス１８の一次巻線１８ａの直列回路が構成されたインバータ回路２０が接続されている。

主トランジスタ１６は、Ｎ−ｃｈのＭＯＳＦＥＴであり、ドレインが入力コンデンサ１４側に、ソースが一次巻線１８ａ側に各々接続され、ゲートに後述する制御回路５２から駆動パルスＶｇ１が印加されてオン・オフする。また、主トランジスタ１６は、ソースからドレインの向きに形成された寄生ダイオード１６ａと、ドレイン・ソース間の出力容量である寄生コンデンサ１６ｂを内部に備えている。

トランス１８には、例えばフェライト磁芯を介して一次巻線１８ａと磁気結合した二次巻線１８ｂが設けられ、主トランジスタ１６がオンのときに二次巻線１８ｂから出力電力が取り出されるよう構成されている。なお、トランス１８のドットは、一次巻線１８ａと二次巻線１８ｂの極性を示している。例えば、主トランジスタ１６がオンすると、一次巻線１８ａはドット側が高電位となる電圧が印加され、二次巻線１８ｂにドットの側が高電位となる電圧が発生する。

二次巻線１８ｂのドット側の一端には整流側スイッチング素子である整流側トランジスタ２４の一端が接続され、二次巻線１８ｂの他の一端には転流側スイッチング素子である転流側ダイオード２６のアノードが接続され、整流側トランジスタ２４の他の一端と転流側ダイオード２６のカソードが互いに接続されている。そして、整流側トランジスタ２４と転流側ダイオード２６は、二次巻線１８ｂに発生した交流電圧を整流し、転流側ダイオード２６の両端に整流電圧を出力する整流回路２８を構成する。

整流側トランジスタ２４は導通抵抗が小さく、比較的大型外形の電力用ＭＯＳＦＥＴであり、ドレインが転流側ダイオード２６のカソード側、ソースが二次巻線１８ｂのドット側に各々接続され、ゲートに後述する制御回路５２から駆動パルスＶｇ２が印加されてオン・オフする。また、整流側トランジスタ２４は、ソースからドレインの向きに形成された寄生ダイオード２４ａを内部に備えている。また、転流側ダイオード２６は、比較的大型外形の電力用ショットキバリアダイオードや電力用ファストリカバリダイオード等であって、順方向電圧の小さなものが選択されている。

転流側ダイオード２６の両端には平滑チョーク３０と平滑コンデンサ３２の直列回路で構成された平滑回路３４が接続され、平滑コンデンサ３２の両端が出力端３６に接続されている。平滑回路３４は、前記整流電圧を平滑した直流の出力電圧Ｖｏを平滑コンデンサ３２両端に発生させ、出力端３６から負荷３８に電力を供給する。なお、本実施形態では、転流側スイッチング素子はダイオードを用いたダイオード整流方式であるが、ＭＯＳＦＥＴを用いた同期整流方式であってもよい。

一次巻線１８ａの両端には、補助トランジスタ４０と補助コンデンサ４２の直列回路で構成されたクランプ回路４４が接続されている。補助トランジスタ４０はＮ−ｃｈのＭＯＳＦＥＴであり、ドレインが補助コンデンサ４２側に、ソースが一次巻線１８ａのドットのない側に各々接続され、ゲートに後述する制御回路５２から駆動パルスＶｇ３が印加されてオン・オフする。また、補助トランジスタ４０は、ソースからドレインの向きに形成された寄生ダイオード４０ａを内部に備えている。なお、クランプ回路４４は、トランス１８に第三の巻線を設け、第三の巻線の両端に接続した構成としてもよいが、ここではトランス１８構造を簡単化するため、一次巻線１８ａの両端に設けられている。

補助コンデンサ４２は、トランス１８の一次巻線１８ａのインダクタンスＬ１８ａとの間で定まる共振周波数がスイッチング周波数よりも低くなる程度に大きな容量値であることが望ましい。そして、主トランジスタ１６の寄生コンデンサ１６ｂよりも十分大きな値に設定されている。

制御回路５２は、従来の制御回路２２と同様に、出力電圧Ｖｏを検出して所定のスイッチング周波数でパルス幅変調を行う。そして、主トランジスタ１６、整流側トランジスタ２４及び補助トランジシスタ４０の各ゲートソース間に駆動パルスＶｇ１，Ｖｇ２，Ｖｇ３を出力する。駆動パルスＶｇ１，Ｖｇ２，Ｖｇ３は、ハイレベルのときに各トランジスタ１６，２４，４０をオンさせ、ローレベルのときにオフさせることができる。しかし、制御回路５２は、駆動パルスＶｇ１，Ｖｇ２，Ｖｇ３のハイレベル・ローレベルの反転のタイミングが制御回路２２の駆動パルスＶｇａ，Ｖｇｂ，Ｖｇｃと異なっている。詳細は、後の動作説明の中で述べる。

以上のように、スイッチング電源装置５０は、シングルフォワード方式のインバータ回路を備え、アクティブクランプ方式が適用され、さらに整流側スイッチ素子を同期整流化した構成を備えている。

次に、スイッチング電源装置５０の動作を説明する。スイッチング電源装置５０は、図２のタイムチャートに示すように、期間Ｔ１〜Ｔ８を１周期としたスイッチング動作を繰り返す。以下、期間Ｔ１〜Ｔ９毎に、図３〜図１０に基づいて詳しく説明する。なお、図３〜１０はスイッチング電源装置５０の動作を説明する等価回路である。

期間Ｔ１では、駆動パルスＶｇ１，Ｖｇ３，Ｖｇ３は、ハイレベル、ハイレベル、ローレベルを示しており、図３に示すように、主トランジスタ１６はオン、整流側トランジスタ２４はオン、補助トランジスタ４０はオフしている。この期間は、直流入力電源１２がエネルギー源となって、主トランジスタ１６、漏れインダクタンスＬｅ、整流側トランジスタ２４、平滑チョーク３０ｐ、平滑コンデンサ３２ｐと負荷３８ｐの並列回路の経路に電流を流し、負荷３８ｐに出力電流Ｉｏｐを供給する。同時に、平滑チョーク３０ｐに励磁エネルギーが蓄積される。

また、励磁インダクタンスＬｍには、直流入力電源１２から主トランジスタ１６、漏れインダクタンスＬｅを介して入力電圧Ｖｉがドットの向きに印加され、電圧Ｖｔが電圧Ｖｉまで上昇し励磁エネルギーが蓄積される。このときのトランス１８の励磁電流は、電流Ｉ１における右上がりに傾斜した部分に相当するが（矩形状の部分は整流側トランジスタ２４に流れる）、スイッチング電源装置５０はトランス１８の励磁インダクタンスＬｍが十分大きいため、従来のスイッチング電源装置１０よりも励磁電流の振幅が小さい。

期間Ｔ２になると、駆動パルスＶｇ１，Ｖｇ２，Ｖｇ３は、ローレベル、ハイレベル、ローレベルを示し、僅かに遅れてＶｇｓ２がローレベルに変化する。すなわち、図３に示すように、主トランジスタ１６と整流側トランジスタ２４はオフに反転し、補助トランジスタ４０はオフを継続する。この期間は、直流入力電源１２から寄生コンデンサ１６ｂ、漏れインダクタンスＬｅ、整流側トランジスタ２４又は寄生コンデンサ２４ａ、平滑チョーク３０ｐ、平滑コンデンサ３２ｐと負荷３８ｐの並列回路の経路に電流を流し、負荷３８ｐに出力電流Ｉｏｐを供給する。

一方、励磁インダクタンスＬｍは、期間Ｔ１に蓄積した励磁エネルギーを放出する電流源として動作し、直流入力電源１２と入力コンデンサ１４の並列回路、寄生コンデンサ１６ｂ、漏れインダクタンスＬｅの経路に電流を流して寄生コンデンサ１６ｂを充電し、その両端の電圧Ｖｄｓ１が入力電圧Ｖｉを超えて上昇する。それに伴い、トランス１８の二次巻線１８ｂの両端電圧に相当する電圧Ｖｔも、入力電圧Ｖｉからゼロボルト以下まで下降する。そして、寄生コンデンサ１６ｂの電圧Ｖｄｓ１が補助コンデンサ４２の電圧と入力電圧Ｖｉの合計値に達すると、期間３に移る。

期間Ｔ３になると、駆動パルスＶｇ１，Ｖｇ２，Ｖｇ３は、期間Ｔ２と同じく、ローレベル、ローレベル、ローレベルを示しており、図５に示すように、主トランジスタ１６、整流側トランジスタ２４及び補助トランジスタ４０は、全てオフを継続する。このとき、トランス１８ｐの電圧Ｖｔはドットと反対の向きに電圧が発生しているので、寄生ダイオード２４ａはオフしている。従って、平滑チョーク３０ｐは、期間Ｔ１で蓄積した励磁エネルギーを放出する電流源として動作し、平滑コンデンサ３２ｐと負荷３８ｐの並列回路、転流側ダイオード２６の経路に電流を流し、負荷３８ｐに出力電流Ｉｏｐを供給する。

一方、励磁インダクタンスＬｍも継続して電流源として動作するが、その電流の経路は、補助トランジスタ４０の寄生ダイオード４２ａ、補助コンデンサ４２、漏れインダクタンスＬｅの経路に切り替わる。

期間Ｔ４になると、駆動パルスＶｇ１，Ｖｇ２，Ｖｇ３は、ローレベル、ローレベル、ハイレベルを示し、図６に示すように、主トランジスタ１６と整流側トランジスタ２４はオフを継続し、補助トランジスタ４０がオンする。このとき、平滑チョーク３０ｐは、継続して電流源として動作し、平滑コンデンサ３２ｐと負荷３８ｐの並列回路、転流側ダイオード２６の経路に電流を流し、負荷３８ｐに出力電流Ｉｏｐを供給する。

一方、励磁インダクタンスＬｍも継続して電流源として動作するが、その電流の経路は、補助トランジスタ４０と寄生ダイオード４２ａの並列回路、補助コンデンサ４２、漏れインダクタンスＬｅの経路となり、補助トランジスタ４０の電流Ｉ４０の分だけ寄生ダイオード４２ａの電流Ｉａ２が減少し、やがて流れなくなる。なお、期間Ｔ４は、補助トランジスタ４０がターンオンすることによって始まるが、このタイミングを厳密に制御して期間Ｔ３を可及的に短くすれば、寄生ダイオード４２ａの電気ストレスを低減することができる。

期間Ｔ５になっても、駆動パルスＶｇ１，Ｖｇ２，Ｖｇ３は、期間Ｔ４と同じく、ローレベル、ローレベル、ハイレベルを示し、図７に示すように、主トランジスタ１６と整流側トランジスタ２４はオフ、補助トランジスタ４０はオンを継続する。そして、平滑チョーク３０ｐも継続して電流源として動作し、平滑コンデンサ３２ｐと負荷３８ｐの並列回路、転流側ダイオード２６の経路に電流を流し、負荷３８ｐに出力電流Ｉｏｐを供給する。

一方、励磁インダクタンスＬｍは継続して電流源として動作するが、電流の経路は、漏れインダクタンスＬｅ、補助コンデンサ４２、補助トランジスタ４０となり、電流の向きが逆になる。

このように、期間Ｔ３，Ｔ４，Ｔ５の間、励磁インダクタンスＬｍは、期間Ｔ１に蓄積した励磁エネルギーを放出する電流源として動作し、励磁電流を補助コンデンサ４２に流す。トランス１８ｐの電圧Ｖｔは、補助コンデンサ４２によってピーク値がクランプされ、ドットと反対の向きに、ほぼ入力電圧Ｖｉと等しい電圧が発生している。従って、励磁インダクタンスＬｍが放出する電流は、補助コンデンサ４２の電流Ｉ２波形に示すように、直線的に増加する。また、主トランジスタ１６両端の寄生コンデンサ１６ｂの充電電圧は、電圧Ｖｄｓ１の波形に示すように、ほぼ入力電圧Ｖｉと電圧Ｖｔを加算した値、すなわち入力電圧Ｖｉの約２倍の電圧となる。なお、ここでは、クランプされた電圧Ｖｔのピーク電圧がほぼ入力電圧Ｖｉと等しくなっているが、主トランジスタ１６のオン・オフの時比率が変化すれば、このピーク値は変化する。

期間Ｔ６になると、駆動パルスＶｇ１，Ｖｇ２，Ｖｇ３は、ローレベル、ハイレベル、ハイレベルを示し、図８に示すように、主トランジスタ１６はオフを継続し、整流側トランジスタ２４はオンに反転し、補助トランジスタ４０はオンを継続する。このとき、平滑チョーク３０ｐは継続して電流源として動作し、平滑コンデンサ３２ｐと負荷３８ｐの並列回路、転流側ダイオード２６の経路に電流を流し、負荷３８ｐに出力電流Ｉｏｐを供給する。

一方、励磁インダクタンスＬｍは、整流側トランジスタ２４がオンすることによって励磁インダクタンスＬｍの両端が整流側トランジスタ２４と転流側ダイオード２６によってほぼ短絡される状態となり、電圧Ｖｔは急速に低下し、ほぼゼロボルト一定となる。そして、補助コンデンサ４２から、補助トランジスタ４０、転流側ダイオード２６、整流側トランジスタ２４、漏れインダクタンスＬｅの経路に比較的急峻な放電電流が流れる。この放電電流の傾きは、漏れインダクタンスＬｅと補助コンデンサ４２の電圧（ここでは、ほぼ入力電圧Ｖｉ）によって決定される。すなわち、電流Ｉ２波形に示すように、期間５では大きなインダクタンス値の励磁インダクタンスＬｍに強く依存するので傾きが緩やかで振幅も小さいが、期間６では、小さなインダクタンス値の漏れインダクタンスＬｅによって傾きが急峻で比較的大きな電流になる。そして、この放電電流によって、漏れインダクタンスＬｅに励磁エネルギーが蓄積される。なお、補助コンデンサ４２は比較的大きな容量に設定されているので、放電電流を流しても両端電圧はほとんど低下しない。従って、電圧Ｖｄｓ１は、入力電圧Ｖｉと補助コンデンサ４２の電圧を加算した値、すなわち入力電圧Ｖｉの約２倍の電圧が維持される。

期間Ｔ７になると、駆動パルスＶｇ１，Ｖｇ２，Ｖｇ３は、ローレベル、ハイレベル、ローレベルを示し、図９に示すように、主トランジスタ１６と整流側トランジスタ２４はオフを継続し、補助トランジスタ４０はオフに反転する。このとき、平滑チョーク３０ｐは継続して電流源として動作し、平滑コンデンサ３２ｐと負荷３８ｐの並列回路、転流側ダイオード２６の経路に電流を流し、負荷３８ｐに出力電流Ｉｏｐを供給する。

一方、励磁インダクタンスＬｍも継続して両端がほぼ短絡される状態のまま、電圧Ｖｔはほぼゼロボルトを維持する。そして、漏れインダクタンスＬｅが期間Ｔ６に蓄積された励磁エネルギーを放出する電流源として動作を開始する。漏れインダクタンスＬｅが流す電流の経路は、寄生コンデンサ１６ｂ、入力コンデンサ１４と直流入力電源１２の並列回路、転流ダイオード２６の経路である。この電流によって寄生コンデンサ１６ｂの電圧Ｖｄｓ１が急峻に低下してゼロボルトに達する。この電圧低下の傾きは、漏れインダクタンスＬｅと寄生コンデンサ１６ｂの共振特性に強く依存する。また、漏れインダクタンスＬｅには、大きな励磁エネルギーが蓄えられているので、電圧Ｖｉを超える逆起電力を発生する能力を有している。

期間Ｔ８になっても、駆動パルスＶｇ１，Ｖｇ２，Ｖｇ３は、期間Ｔ７と同じく、ローレベル、ハイレベル、ローレベルを示し、図１０に示すように、主トランジスタ１６はオフ、整流側トランジスタ２４はオン、補助トランジスタ４０はオフを継続する。そして、平滑チョーク３０ｐも継続して電流源として動作し、平滑コンデンサ３２ｐと負荷３８ｐの並列回路、転流側ダイオード２６の経路に電流を流し、負荷３８ｐに出力電流Ｉｏｐを供給する。

一方、漏れインダクタンスＬｅは継続して電流源として動作するが、電流の経路が変化する。期間Ｔ７で電圧Ｖｄｓ１がゼロボルトに達した後、期間Ｔ８でさらにマイナス方向の電圧を発生させようとするが、寄生ダイオード１６ａがオンするので寄生コンデンサ１６ｂには電流が流れなくなり、電流の経路は、寄生ダイオード１６ａ、入力コンデンサ１４と直流入力電源１２の並列回路、転流ダイオード２６となる。従って、電圧Ｖｄｓ１は寄生ダイオード１６ａの順方向電圧に固定され、ほぼゼロボルト一定となる。電圧Ｖｄｓ１がゼロボルトを維持するのは、漏れインダクタンスＬｅが励磁エネルギーの放出が終わり、さらに寄生ダイオード１６ａの逆回復時間が経過するまでの期間Ｔｚｖｓである。

そして、再び期間Ｔ１になると、駆動パルスＶｇ１，Ｖｇ２，Ｖｇ３は、ハイレベル、ハイレベル、ローレベルとなり、図３に示すように、主トランジスタ１６はオンに反転し、整流側トランジスタ２４がオンを継続し、補助トランジスタ４０はオフを継続する。主トランジスタ１６のターンオンは、上述した電圧Ｖｄｓ１がゼロボルトを維持されている期間Ｔｚｖｓ中に行われ、いわゆるＺＶＳ動作を実現する。

なお、制御回路５２は、あらかじめ期間Ｔ６，Ｔ７，Ｔ８の時間幅の目標値が設定され、その目標値に従って駆動パルスＶｇ１，Ｖｇ２，Ｖｇ３を生成している。この目標値は、スイッチング周波数、寄生コンデンサ１６ｂの値、トランス１８の励磁インダクタンスＬｍ及び漏れインダクタンスＬｅの値などの各電子部品の定数や、入力電圧Ｖｉや負荷３８などのスイッチング電源装置の使用条件に鑑みて計算によって算出可能である。また、計算で算出した目標値を実験によって微調整し、計算誤差を排除してもよい。

また、制御回路５２は、期間Ｔ６，Ｔ７，Ｔ８を合計した時間幅の目標値があらかじめ設定され、その目標値に従って駆動パルスＶｇ１，Ｖｇ２を生成し、且つ、期間Ｔ６に補助コンデンサ４２に流れる電流（例えば、電流Ｉ２）を検知し、当該電流のピーク値が所定の基準値を超えた瞬間に期間Ｔ７に移行するように駆動パルスＶｇ３を生成する構成としてもよい。この構成とすれば、トランス１８の漏れインダクタンスＬｅ等の個体差を吸収することができ、ＺＶＳ動作を安定に行うことが可能である。

また、制御回路５２は、期間Ｔ６の時間幅の目標値があらかじめ設定され、その目標値に従って駆動パルスＶｇ２，Ｖｇ３を生成し、且つ、期間Ｔ７に主トランジスタ１６の両端電圧に相当する電圧（例えば、電圧Ｖｄｓ１や電圧Ｖｄｓ３）を検知し、期間Ｔ７に主トランジスタ１６の両端電圧が所定の基準値以下に低下した瞬間に期間Ｔ８に移行するように駆動パルスＶｇ１を生成する構成としてもよい。この構成とすれば、確実にＺＶＳ動作を行うことが可能である。

以上説明したように、スイッチング電源装置５０によれば、励磁インダクタンスＬｍが大きく、且つ漏れインダクタンスＬｅの小さいトランス１８を用いて主トランジスタ１６をＺＶＳ動作させることができるので、励磁電流が流れる経路の導通損失や、漏れインダクタンスＬｅに起因するサージ電流が流れる経路の部品の損失を増加させることなく、主トランジスタ１６のターンオン時のＺＶＳ動作を実現することができる。

また、主トランジスタ１６は両端に寄生ダイオードが形成されたＭＯＳＦＥＴであるため、主トランジスタ１６がオフの状態でＶｄｓ１がほぼゼロボルトまで低下した後、一定の期間（期間Ｔｚｖｓ）だけその状態を維持することができるので、主トランジスタ１６をオンに反転させるタイミングを厳密に制御しなくとも、主トランジスタ１６のターンオン時のＺＶＳ動作を容易に実現することができる。また、例えば、大容量のスイッチング電源装置において、主トランジスタの電流ストレスを分散させる目的で複数個のＭＯＳＦＥＴを並列接続して使用する場合、各ＭＯＳＦＥＴのゲート閾値電圧Ｖｔｈに個体差によってターンオンのタイミングのずれが生じることが考えられるが、ＺＶＳ動作可能な期間Ｔｚｖｓの中で全てのＭＯＳＦＥＴがターンオンすることは十分可能であるため、特定のＭＯＳＦＥＴにスイッチング電流が集中して故障等が発生する危険を容易に回避することができる。

また、整流側スイッチング素子を大型ＭＯＳＦＥＴ等で構成した従来の同期整流方式の回路構成から、当該ＭＯＳＦＥＴのターンオンのタイミングのみを変更した動作をさせればよく、制御回路の簡単な変更で対応可能であり、スイッチング電源装置の小型化を妨げない。

また、期間Ｔ７において、漏れインダクタンスＬｅの励磁エネルギーを放出する電流によって寄生コンデンサ１６ｂの電荷を放電し電圧Ｖｄｓ１を低下させるが、この漏れインダクタンスＬｅの能力は十分に強いため、寄生コンデンサ１６ｂの大きなＭＯＳＦＥＴを選択したり、別途コンデンサ部品を付加することによって、主トランジスタ１６の両端のコンデンサ容量を大きくしても、上記ＺＶＳ動作は容易に行うことができる。従って、上記ＺＶＳ動作が可能な範囲内で主トランジスタ１６の両端のコンデンサ容量を大きくすれば、図１１（ｂ）に示すように期間Ｔ１から期間Ｔ２に移るときのＶｄｓ１の上昇を緩やかにすることができ、主トランジスタ１６のターンオフ時のクロス損失を大幅に低減する効果を得ることも可能である。

次に、この発明の第二の実施形態のスイッチング電源装置６０について、図１２に基づいて説明する。ここで、スイッチング電源装置５０と同様の構成は、同一の符号を付して説明を省略する。スイッチング電源装置６０は、比較的高い出力電圧Ｖｏを負荷３８に供給する場合に用いられ、整流回路２８には高耐圧の半導体素子が選択される。一般的に、高耐圧のＭＯＳＦＥＴは高耐圧のダイオードに比較して導通抵抗が大きいので、ＭＯＳＦＥＴを用いた同期整流方式よりもダイオード整流方式の方が損失を小さくすることができる場合が多い。そこで、スイッチング電源装置６０は、整流側スイッチング素子もダイオード整流方式を採用している。

スイッチング電源６０は、二次巻線１８ｂのドット側の一端に整流側スイッチング素子である整流側ダイオード６２のアノードが接続され、カソードが転流側ダイオード２６のカソード接続されている。また、整流側ダイオード６２の両端に、これも整流側スイッチング素子である整流側トランジスタ６４が接続されている。また、第一の実施形態のスイッチング電源５０の制御回路５２に代えて、制御回路６６が設けられている。その他の構成は、スイッチング電源装置５０と同様である。

スイッチング電源装置６０の整流側ダイオード６２は、比較的大型外形の電力用ファストリカバリダイオード等であり、順方向電圧の小さなものが選択されている。整流側トランジスタ６４は、比較的小型外形のＭＯＳＦＥＴであり、ドレインが転流側ダイオード２６のカソード側、ソースが二次巻線１８ｂのドット側に各々接続され、ゲートに後述する制御回路６６から駆動パルスＶｇ４が印加されてオン・オフする。また、整流側トランジスタ６４は、ソースからドレインの向きに形成された寄生ダイオード６４ａを内部に備えている。

制御回路６６は、制御回路５２と同様に、主トランジスタ１６と補助トランジスタ４０に駆動パルスＶｇ１，Ｖｇ３を出力するが、整流側トランジスタ６４のゲートには、制御回路５２の駆動パルスＶｇ２に代えて駆動パルスＶｇ４を出力する。駆動パルスＶｇ４は、ローレベルからハイレベルの反転するタイミングは駆動パルスＶｇ２と同じであるが、ハイレベルからローレベルに反転するタイミングが異なる。駆動パルスＶｇ４は、Ｖｇ１がローレベルからハイレベルに反転したタイミング（図２における期間Ｔ１が開始するタイミング）の後、可及的に短時間のうちにハイレベルからローレベルに反転するよう設定されている。従って、期間Ｔ１においては、整流側トランジスタ６４には負荷３８に供給する電流がほとんど流れず、寄生ダイオード６４ａも整流側ダイオード６２よりも順方向電圧が大きいのでほとんど電流が流れない。すなわち、負荷３８に供給する電流は、整流ダイオード６２に流れることになる。しかし、スイッチング電源装置６０の動作は、駆動パルスＶｇ２を除いて、スイッチング電源装置５０の動作を示す図２のタイムチャートとほぼ同じである。

整流側トランジスタ６４及び寄生ダイオード６４ａは、期間Ｔ６，Ｔ７，Ｔ８のごく短期間だけ動作し、電力ストレスや発熱も小さいため、小型外形のＭＯＳＦＥＴで構成することができる。一方、期間Ｔ１に負荷３８に供給する電流を流す整流側ダイオード６２は、所定の電力用ダイオードが用いられているので、同期整流方式よりも低損失に整流動作を行うことができる。

以上説明したように、スイッチング電源装置６０のように、整流側スイッチング素子を低順方向電圧の整流側ダイオード６２を選択して高効率化を図った場合でも、その両端に整流側トランジスタ６２として小型外形のＭＯＳＦＥＴ等を並列接続し、従来のスイッチング電源装置の同期整流動作に比べてターンオンのタイミングとターンオフのタイミングを変更した動作をさせれば主トランジスタ１６のＺＶＳ動作を実現することができる。そして、小型の部品の追加と制御回路の簡単な変更だけで対応可能であるので、スイッチング電源装置の小型化に寄与することができる。

次に、この発明の第三の実施形態のスイッチング電源装置７０について、図１３に基づいて説明する。ここで、スイッチング電源装置５０と同様の構成は、同一の符号を付して説明を省略する。スイッチング電源装置７０は、駆動パルスＶｇ１によって互いに同位相でオン・オフする２つの主トランジスタ１６と、その中間に接続されたトランス１８の一次巻線１８ａとの直列回路を構成したインバータ回路７２を備えている。その他の構成は、スイッチング電源装置５０と同じである。

スイッチング電源装置７０の動作は、１つ当たりの主トランジスタ１６の両端電圧Ｖｄｓ１が、スイッチング電源装置５０の動作を示す図２のタイムチャートにおける電圧Ｖｄｓ１のほぼ２分の１になることを除いて、作用・効果は同じである。

２つの主トランジスタの電圧Ｖｄｓ１のピーク値は、互いの寄生コンデンサ１６ｂが等しいときは均等に２分の１となるが、トランジスタ素子の個体差によって、互いの電圧Ｖｄｓ１にアンバランスが生じ、一方の主トランジスタ１６に過剰な電圧ストレスが生じるおそれがある。

しかしながら、スイッチング電源装置７０は、上述したように主トランジスタ１６の両端のコンデンサ容量を大きくしてもＺＶＳ動作は容易に行うことができるので、主トランジスタ１６の両端に、所定の精度を有するコンデンサ部品を各々接続することによって寄生コンデンサ１６ｂの個体差を吸収することが可能である。従って、一方の主トランジスタ１６に過剰な電圧ストレスが生じることを容易に防ぐことができる。

特許文献１の中で従来技術として開示されたカスケードフォワード方式のインバータ回路は、１つの主トランジスタの電圧Ｖｄｓ１のアンバランスを回避する等の目的で、図１３に示すような２本のダイオード７４が設けられている。そのため、最大デューティーが５０％に制限されるという課題がある。それに対して、この実施形態のスイッチング電源装置７０は、ダイオード７４を２本とも削除した構成であるが、主トランジスタの電圧Ｖｄｓ１のアンバランスを容易に回避することができる。従って、このダイオード７４を削除することによって、最大デューティーの制限も緩和され、出力電圧Ｖｏの保持時間を長く伸ばすことも可能となる。

１０，５０，６０ スイッチング電源装置
１２ 直流入力電源
１６ 主トランジスタ
１６ａ 寄生ダイオード
１６ｂ 寄生コンデンサ
１８ トランス
１８ａ 一次巻線
１８ｂ 二次巻線
２０ インバータ回路
２２，５２ 制御回路
２４，６４ 整流側トランジスタ
２４ａ，６４ａ 寄生ダイオード
２６ 転流側ダイオード
２８ 整流回路
３０ 平滑チョーク
３２ 平滑コンデンサ
３４ 平滑回路
３８ 負荷
４０ 補助コンデンサ
４２ 補助トランジスタ
４２ａ 寄生ダイオード
６２ 整流側ダイオード
Ｖｇ１，Ｖｇ２，Ｖｇ３，Ｖｇ４ 駆動パルス

Claims (8)

1. 直流入力電源と直列接続されオン・オフ動作によって入力電圧を断続し交流電圧を発生させる主トランジスタと、少なくとも前記交流電圧が印加される一次巻線及びそれに磁気結合した二次巻線を有するトランスとが設けられたインバータ回路と、
   一端が前記二次巻線の一端に接続され、前記主トランジスタがオンの期間中に前記二次巻線に発生した電圧を整流する整流側スイッチング素子と、
   前記二次巻線の他の一端と前記整流側スイッチング素子の他の一端に両端が接続され、前記主トランジスタがオフの期間中にオンして電流を流す転流側スイッチング素子と、
   前記転流側スイッチング素子の両端に接続された平滑チョーク及び平滑コンデンサの直列回路で構成され、前記平滑コンデンサ両端に出力電圧を生成して負荷に電力を供給する平滑回路と、
   双方向にオン電流が通過可能な補助トランジスタ及び補助コンデンサの直列回路で構成され、前記トランスに設けられた何れかの巻線の両端に接続され、前記主トランジスタがオフの期間中に前記補助トランジスタがオンして前記トランスの各巻線に発生する電圧を制限するクランプ回路と、
   所定のスイッチング周波数でパルス幅変調された駆動パルスを出力し、前記主トランジスタ及び前記補助トランジスタをオン・オフ制御する制御回路とを備えたスイッチング電源装置において、
   前記整流側スイッチング素子は、整流側ダイオードと、前記制御回路で生成された駆動パルスによってオン・オフされる整流側トランジスタとの並列回路で構成され、
   前記制御回路は、前記主トランジスタがオフからオンに反転する前に前記補助トランジスタがオンからオフに反転し、さらにその前に前記整流側トランジスタがオフからオンに反転する駆動パルスを各々生成することを特徴とするスイッチング電源装置。
2. 前記主トランジスタは、両端に寄生ダイオードが形成された電界効果トランジスタであり、前記寄生ダイオードは前記直流入力電源のプラス端子側に向けて設けられていることを特徴とする請求項１記載のスイッチング電源装置。
3. 前記整流側トランジスタは、両端に寄生ダイオードが形成された電界効果トランジスタであり、前記整流側ダイオードは、前記整流側トランジスタの前記寄生ダイオードであることを特徴とする請求項１又は２記載のスイッチング電源装置。
4. 前記制御回路は、前記主トランジスタがオフからオンに反転するタイミングと前記補助トランジスタがオンからオフに反転するタイミングとの時間差目標値、及び、前記整流側トランジスタがオフからオンに反転するタイミングとの時間差目標値があらかじめ設定され、各トランジスタが当該時間差目標値に従って反転動作を行う駆動パルスを生成することを特徴とする請求項１乃至３いずれか記載のスイッチング電源装置。
5. 前記制御回路は、前記主トランジスタがオフからオンに反転するタイミングと前記整流側トランジスタがオフからオンに反転するタイミングとの時間差目標値があらかじめ設定され、前記主トランジスタおよび前記整流側トランジスタが当該時間差目標値に従って反転動作を行う駆動パルスを生成し、
   さらに前記制御回路は、前記補助コンデンサに流れる電流を検出し、前記整流側トランジスタがオフからオンに反転した後、当該電流が所定の基準値を超えると、前記補助トランジスタをオンからオフに反転させる駆動パルスを生成することを特徴とする請求項１乃至３いずれか記載のスイッチング電源装置。
6. 前記制御回路は、前記補助トランジスタがオンからオフに反転するタイミングと前記整流側トランジスタがオフからオンに反転するタイミングとの時間差目標値があらかじめ設定され、前記補助トランジスタおよび前記整流側トランジスタが当該時間差目標値に従って反転動作を行う駆動パルスを生成し、
   さらに前記制御回路は、前記主トランジスタの両端電圧を検出し、前記補助トランジスタがオンからオフに反転した後、当該電圧が所定の基準値以下に低下すると、前記主トランジスタをオフからオンに反転させる駆動パルスを生成することを特徴とする請求項１乃至３いずれか記載のスイッチング電源装置。
7. 前記インバータ回路は、前記直流入力電源の両端に接続され、１つの前記主トランジスタと前記一次巻線との直列回路の構成を備えたことを特徴とする請求項１乃至６いずれか記載のスイッチング電源装置。
8. 前記インバータ回路は、前記直流入力電源の両端に接続され、互いに同位相でオン・オフする２つの主トランジスタとその間に接続された前記一次巻線との直列回路の構成を備えたことを特徴とする請求項１乃至６いずれか記載のスイッチング電源装置。
   

Images