JPH11235022A - 同期整流回路 - Google Patents
同期整流回路Info
- Publication number
- JPH11235022A JPH11235022A JP10028987A JP2898798A JPH11235022A JP H11235022 A JPH11235022 A JP H11235022A JP 10028987 A JP10028987 A JP 10028987A JP 2898798 A JP2898798 A JP 2898798A JP H11235022 A JPH11235022 A JP H11235022A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- current
- inductive element
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 負荷が小さいときにも、変換効率の高い、同
期整流方式を用いたスイッチング電源回路を実現する。 【解決手段】 第１スイッチ１１が遮断されると、誘導
素子１２の電流ＩL は、転流ダイオード１４によって維
持され、誘導素子１２は導通時に蓄積したエネルギを放
出する。転流ダイオード１４に並列接続された第２スイ
ッチ１５は、第１スイッチ１１の導通期間と重ならない
ように導通する。第２スイッチ１５の導通時には、上記
電流ＩL は、転流ダイオード１４を流れないので、順方
向電圧降下に起因する効率低下を防止できる。誘導素子
電流検出回路２２は、上記電流ＩLを監視して、向きが
逆になろうとした場合、コントロール回路２１へ指示し
て、第２スイッチ１５を遮断させる。これにより、負荷
が小さいときでも、誘導素子１２に逆方向電流が流れ
ず、高効率なスイッチング電源回路を実現できる。
期整流方式を用いたスイッチング電源回路を実現する。 【解決手段】 第１スイッチ１１が遮断されると、誘導
素子１２の電流ＩL は、転流ダイオード１４によって維
持され、誘導素子１２は導通時に蓄積したエネルギを放
出する。転流ダイオード１４に並列接続された第２スイ
ッチ１５は、第１スイッチ１１の導通期間と重ならない
ように導通する。第２スイッチ１５の導通時には、上記
電流ＩL は、転流ダイオード１４を流れないので、順方
向電圧降下に起因する効率低下を防止できる。誘導素子
電流検出回路２２は、上記電流ＩLを監視して、向きが
逆になろうとした場合、コントロール回路２１へ指示し
て、第２スイッチ１５を遮断させる。これにより、負荷
が小さいときでも、誘導素子１２に逆方向電流が流れ
ず、高効率なスイッチング電源回路を実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は、所望の出力に応じ
た比率で入力される電力を断続した後、平滑化して出力
するスイッチング電源回路のうち、同期整流方式を用い
た同期整流回路に関し、特に、軽負荷時にも効率が低下
しない同期整流回路に関するものである。
た比率で入力される電力を断続した後、平滑化して出力
するスイッチング電源回路のうち、同期整流方式を用い
た同期整流回路に関し、特に、軽負荷時にも効率が低下
しない同期整流回路に関するものである。
【０００２】
【従来の技術】スイッチング電源回路は、小型かつ高効
率な電源回路として、従来から広く用いられている。当
該スイッチング電源回路は、入力電力を断続した後、平
滑化して出力するものであって、出力電圧や出力電流に
基づいて、断続する際の比率を調整することによって、
負荷の変動に拘わらず、一定の値の電圧や電流を負荷へ
供給できる。
率な電源回路として、従来から広く用いられている。当
該スイッチング電源回路は、入力電力を断続した後、平
滑化して出力するものであって、出力電圧や出力電流に
基づいて、断続する際の比率を調整することによって、
負荷の変動に拘わらず、一定の値の電圧や電流を負荷へ
供給できる。
【０００３】近年では、スイッチング電源回路の効率を
さらに改善するために、種々の方法が提案されており、
例えば、特開平９−２６１９５０号公報では、同期整流
方式を採用したスイッチング電源回路（同期整流回路）
が開示されている。
さらに改善するために、種々の方法が提案されており、
例えば、特開平９−２６１９５０号公報では、同期整流
方式を採用したスイッチング電源回路（同期整流回路）
が開示されている。
【０００４】図２０に示すように、従来の同期整流回路
１０１において、第１スイッチ１１１が導通している
間、入力端子ＩＮに入力された入力電圧Ｖｉｎは、誘導
素子１１２および第１スイッチ１１１を介して、出力端
子ＯＵＴに印加される。また、出力電圧Ｖｏｕｔを一定
に保つために、出力端子ＯＵＴは、平滑コンデンサ１１
３を介して接地されている。
１０１において、第１スイッチ１１１が導通している
間、入力端子ＩＮに入力された入力電圧Ｖｉｎは、誘導
素子１１２および第１スイッチ１１１を介して、出力端
子ＯＵＴに印加される。また、出力電圧Ｖｏｕｔを一定
に保つために、出力端子ＯＵＴは、平滑コンデンサ１１
３を介して接地されている。
【０００５】この状態では、誘導素子１１２には、エネ
ルギが蓄積され、誘導素子１１２にて、出力端子ＯＵＴ
への方向に流れる電流ＩL は、図２１に示すように、
（Ｖｉｎ−Ｖｏｕｔ）／Ｌの傾きで増加する（図２１の
ｔａからｔｂまでの期間）。
ルギが蓄積され、誘導素子１１２にて、出力端子ＯＵＴ
への方向に流れる電流ＩL は、図２１に示すように、
（Ｖｉｎ−Ｖｏｕｔ）／Ｌの傾きで増加する（図２１の
ｔａからｔｂまでの期間）。
【０００６】一方、上記誘導素子１１２および平滑コン
デンサ１１３の直列回路には、転流ダイオード１１４お
よび第２スイッチ１１５が、それぞれ並列に設けられて
おり、第１スイッチ１１１が遮断されると（ｔｂの時
点）、誘導素子１１２を流れる電流ＩL は、当該転流ダ
イオード１１４と、導通した第２スイッチ１１５とによ
って維持される。この状態では、誘導素子１１２に蓄積
されたエネルギは、放出され、電流ＩL は、−Ｖｏｕｔ
／Ｌの傾きで減少する（ｔｂからｔｅまでの期間）。ｔ
ｅの時点になると、上記第１スイッチ１１１が再び導通
して、誘導素子１１２へエネルギを蓄積しはじめる。
デンサ１１３の直列回路には、転流ダイオード１１４お
よび第２スイッチ１１５が、それぞれ並列に設けられて
おり、第１スイッチ１１１が遮断されると（ｔｂの時
点）、誘導素子１１２を流れる電流ＩL は、当該転流ダ
イオード１１４と、導通した第２スイッチ１１５とによ
って維持される。この状態では、誘導素子１１２に蓄積
されたエネルギは、放出され、電流ＩL は、−Ｖｏｕｔ
／Ｌの傾きで減少する（ｔｂからｔｅまでの期間）。ｔ
ｅの時点になると、上記第１スイッチ１１１が再び導通
して、誘導素子１１２へエネルギを蓄積しはじめる。
【０００７】上記第１および第２スイッチ１１１・１１
５は、コントロール回路１２１によって制御されてお
り、コントロール回路１２１は、出力電圧Ｖｏｕｔを監
視して、一定の値になるように、第１スイッチ１１１の
導通期間と遮断期間との割合を制御する。ここで、上記
両スイッチ１１１・１１５が同時に導通すると、入力端
子ＩＮは、両スイッチ１１１・１１５を介して接地さ
れ、非常に大きな貫通電流が流れてしまう。したがっ
て、コントロール回路１２１は、第１スイッチ１１１の
切り換えタイミングと、第２スイッチ１１５の切り換え
タイミングとの間に、所定のデッドタイムＴｄｅｔを設
け、両スイッチ１１１・１１５が同時に導通しないよう
に制御している。
５は、コントロール回路１２１によって制御されてお
り、コントロール回路１２１は、出力電圧Ｖｏｕｔを監
視して、一定の値になるように、第１スイッチ１１１の
導通期間と遮断期間との割合を制御する。ここで、上記
両スイッチ１１１・１１５が同時に導通すると、入力端
子ＩＮは、両スイッチ１１１・１１５を介して接地さ
れ、非常に大きな貫通電流が流れてしまう。したがっ
て、コントロール回路１２１は、第１スイッチ１１１の
切り換えタイミングと、第２スイッチ１１５の切り換え
タイミングとの間に、所定のデッドタイムＴｄｅｔを設
け、両スイッチ１１１・１１５が同時に導通しないよう
に制御している。
【０００８】上記構成では、第２スイッチ１１５が導通
している間、誘導素子１１２を流れる電流ＩL は、主と
して、第２スイッチ１１５を流れ、転流ダイオード１１
４には、殆ど電流が流れない。したがって、出力負荷電
流Ｉｏｕｔが大きい重負荷時であっても、転流ダイオー
ド１１４による順方向電圧損失は発生せず、極めて効率
のよい同期整流回路１０１を実現できる。
している間、誘導素子１１２を流れる電流ＩL は、主と
して、第２スイッチ１１５を流れ、転流ダイオード１１
４には、殆ど電流が流れない。したがって、出力負荷電
流Ｉｏｕｔが大きい重負荷時であっても、転流ダイオー
ド１１４による順方向電圧損失は発生せず、極めて効率
のよい同期整流回路１０１を実現できる。
【０００９】
【発明が解決しようとする課題】しかしながら、上記構
成の同期整流回路１０１は、軽負荷時において、効率が
低下しやすいという問題を有している。具体的には、軽
負荷時には、負荷電流Ｉｏｕｔが極めて少なく、コント
ロール回路１２１は、第１スイッチ１１１の遮断期間を
長く設定する。この結果、第１スイッチ１１１の導通期
間に誘導素子１１２へ蓄積されたエネルギが全て放出さ
れた時点（ｔｘ）を過ぎても、第１スイッチ１１１が導
通しないことがある。この状態では、通常とは、逆に、
出力端子ＯＵＴから、誘導素子１１２および第２スイッ
チ１１５を介してＧＮＤへ電流が流れる。この結果、同
期整流回路１０１の変換効率が５０％以下にまで低下し
てしまう。
成の同期整流回路１０１は、軽負荷時において、効率が
低下しやすいという問題を有している。具体的には、軽
負荷時には、負荷電流Ｉｏｕｔが極めて少なく、コント
ロール回路１２１は、第１スイッチ１１１の遮断期間を
長く設定する。この結果、第１スイッチ１１１の導通期
間に誘導素子１１２へ蓄積されたエネルギが全て放出さ
れた時点（ｔｘ）を過ぎても、第１スイッチ１１１が導
通しないことがある。この状態では、通常とは、逆に、
出力端子ＯＵＴから、誘導素子１１２および第２スイッ
チ１１５を介してＧＮＤへ電流が流れる。この結果、同
期整流回路１０１の変換効率が５０％以下にまで低下し
てしまう。
【００１０】なお、第２スイッチ１１５が極性を有して
いれば、逆方向の電流を防止できるが、第２スイッチ１
１５として、ＭＯＳＦＥＴを利用すると、ＭＯＳＦＥＴ
内に形成されたボディダイオードによって、極性と反対
の方向にも電流が流れてしまう。ここで、逆方向電流を
除去するために、例えば、ダイオードなどの整流素子を
ＭＯＳＦＥＴに直列に接続すれば、当該ダイオードの順
方向電圧によって、重負荷時の効率が低下してしまう。
いれば、逆方向の電流を防止できるが、第２スイッチ１
１５として、ＭＯＳＦＥＴを利用すると、ＭＯＳＦＥＴ
内に形成されたボディダイオードによって、極性と反対
の方向にも電流が流れてしまう。ここで、逆方向電流を
除去するために、例えば、ダイオードなどの整流素子を
ＭＯＳＦＥＴに直列に接続すれば、当該ダイオードの順
方向電圧によって、重負荷時の効率が低下してしまう。
【００１１】本発明は、上記の問題点を鑑みてなされた
ものであり、その目的は、負荷が小さいときにも、変換
効率の高いスイッチング電源回路を実現することにあ
る。
ものであり、その目的は、負荷が小さいときにも、変換
効率の高いスイッチング電源回路を実現することにあ
る。
【００１２】
【課題を解決するための手段】請求項１の発明に係る同
期整流回路は、上記課題を解決するために、入出力端子
間に設けられた誘導素子と、当該誘導素子と入力端子と
の間に設けられた第１スイッチと、上記第１スイッチと
誘導素子との間に一端が接続され、当該誘導素子に流れ
る第１電流を維持する極性を有する整流素子と、当該整
流素子へ並列に接続され、上記第１スイッチの導通期間
と重ならないように導通する第２スイッチとを有する同
期整流回路において、上記第１電流を監視する誘導素子
電流検出手段と、上記誘導素子電流検出手段の指示に基
づいて、上記第２スイッチを遮断する第１の制御手段と
を備えていることを特徴としている。
期整流回路は、上記課題を解決するために、入出力端子
間に設けられた誘導素子と、当該誘導素子と入力端子と
の間に設けられた第１スイッチと、上記第１スイッチと
誘導素子との間に一端が接続され、当該誘導素子に流れ
る第１電流を維持する極性を有する整流素子と、当該整
流素子へ並列に接続され、上記第１スイッチの導通期間
と重ならないように導通する第２スイッチとを有する同
期整流回路において、上記第１電流を監視する誘導素子
電流検出手段と、上記誘導素子電流検出手段の指示に基
づいて、上記第２スイッチを遮断する第１の制御手段と
を備えていることを特徴としている。
【００１３】上記構成の同期整流回路では、通常時にお
いて、第１スイッチの導通時に、誘導素子に流れる第１
電流として誘導素子へ蓄積されたエネルギは、第１スイ
ッチの遮断時にて放出される。したがって、同期整流回
路は、ステップダウン型のスイッチング電源回路とな
り、第１スイッチの導通期間と遮断期間との割合を制御
することによって、出力電圧や出力電流などの出力を所
定の値に保つことができる。
いて、第１スイッチの導通時に、誘導素子に流れる第１
電流として誘導素子へ蓄積されたエネルギは、第１スイ
ッチの遮断時にて放出される。したがって、同期整流回
路は、ステップダウン型のスイッチング電源回路とな
り、第１スイッチの導通期間と遮断期間との割合を制御
することによって、出力電圧や出力電流などの出力を所
定の値に保つことができる。
【００１４】上記構成では、第１スイッチが遮断されて
いる間、上記第１電流は、整流素子および第２スイッチ
の並列回路によって維持される。ここで、第２スイッチ
が導通している間、第１電流は、第２スイッチを経由し
て流れるので、整流素子の順方向電圧損失など、第１電
流が整流素子を流れた場合に発生する損失は発生しな
い。したがって、出力負荷電流が大きい場合であって
も、極めて効率良く同期整流できる。
いる間、上記第１電流は、整流素子および第２スイッチ
の並列回路によって維持される。ここで、第２スイッチ
が導通している間、第１電流は、第２スイッチを経由し
て流れるので、整流素子の順方向電圧損失など、第１電
流が整流素子を流れた場合に発生する損失は発生しな
い。したがって、出力負荷電流が大きい場合であって
も、極めて効率良く同期整流できる。
【００１５】ところで、第２スイッチは、整流素子に順
方向電流が流れる期間を短くするために、第１スイッチ
の導通期間と重ならない範囲で、できるだけ長く設定す
ることが望まれる。したがって、多くの場合、例えば、
所定のデッドタイムの間だけ、第１および第２スイッチ
の双方を遮断し、残余の期間では、第１スイッチおよび
第２スイッチのうちの一方のみが導通するように制御さ
れる。なお、第１および第２スイッチの導通期間が重な
れば、両スイッチを介して貫通電流が流れ、同期整流回
路の効率を大幅に低下させる。
方向電流が流れる期間を短くするために、第１スイッチ
の導通期間と重ならない範囲で、できるだけ長く設定す
ることが望まれる。したがって、多くの場合、例えば、
所定のデッドタイムの間だけ、第１および第２スイッチ
の双方を遮断し、残余の期間では、第１スイッチおよび
第２スイッチのうちの一方のみが導通するように制御さ
れる。なお、第１および第２スイッチの導通期間が重な
れば、両スイッチを介して貫通電流が流れ、同期整流回
路の効率を大幅に低下させる。
【００１６】一方、出力負荷電流が極めて少ない軽負荷
時には、第１スイッチの導通期間の割合は、通常時に比
べて極めて短くなる。この状態では、上記第１電流が０
に近づき、反転しようとした時点になっても、第１スイ
ッチが導通しない場合がある。この状態を放置して、第
２スイッチを導通させ続けていると、上記第１電流の向
きは逆転し、出力端子は、誘導素子を介して接地レベル
に短絡されてしまうので、同期整流回路の効率を大幅に
低下させる。
時には、第１スイッチの導通期間の割合は、通常時に比
べて極めて短くなる。この状態では、上記第１電流が０
に近づき、反転しようとした時点になっても、第１スイ
ッチが導通しない場合がある。この状態を放置して、第
２スイッチを導通させ続けていると、上記第１電流の向
きは逆転し、出力端子は、誘導素子を介して接地レベル
に短絡されてしまうので、同期整流回路の効率を大幅に
低下させる。
【００１７】ところが、上記構成では、誘導素子電流検
出手段が、第１電流を監視しており、第１電流が０に近
づき、逆転しようとしていることを検出する。第１の制
御手段は、この検出結果に基づいて、第１電流が逆転し
ようした場合、第１スイッチが導通しているか否かに拘
わらず、第２スイッチを遮断する。これにより、軽負荷
時であっても、誘導素子には、逆方向の電流が流れな
い。したがって、軽負荷時であっても、変換効率の高い
同期整流回路を実現できる。
出手段が、第１電流を監視しており、第１電流が０に近
づき、逆転しようとしていることを検出する。第１の制
御手段は、この検出結果に基づいて、第１電流が逆転し
ようした場合、第１スイッチが導通しているか否かに拘
わらず、第２スイッチを遮断する。これにより、軽負荷
時であっても、誘導素子には、逆方向の電流が流れな
い。したがって、軽負荷時であっても、変換効率の高い
同期整流回路を実現できる。
【００１８】なお、通常時には、誘導素子電流検出手段
が第２スイッチの遮断を指示しないので、従来の同期整
流回路と同様に、第２スイッチの導通期間を十分長く設
定できる。したがって、常に、同期整流回路の変換効率
を高いレベルに維持できる。
が第２スイッチの遮断を指示しないので、従来の同期整
流回路と同様に、第２スイッチの導通期間を十分長く設
定できる。したがって、常に、同期整流回路の変換効率
を高いレベルに維持できる。
【００１９】また、請求項２の発明に係る同期整流回路
は、上記課題を解決するために、入出力端子間に設けら
れた誘導素子と、当該誘導素子と出力端子との間に設け
られ、当該誘導素子に流れる第１電流を維持する極性を
有する整流素子と、上記誘導素子と整流素子との間に一
端が接続された第１スイッチと、上記整流素子へ並列に
接続され、上記第１スイッチの導通期間と重ならないよ
うに導通する第２スイッチとを有する同期整流回路にお
いて、上記第１電流を監視する誘導素子電流検出手段
と、上記誘導素子電流検出手段の指示に基づいて、上記
第２スイッチを遮断する第１の制御手段とを備えている
ことを特徴としている。
は、上記課題を解決するために、入出力端子間に設けら
れた誘導素子と、当該誘導素子と出力端子との間に設け
られ、当該誘導素子に流れる第１電流を維持する極性を
有する整流素子と、上記誘導素子と整流素子との間に一
端が接続された第１スイッチと、上記整流素子へ並列に
接続され、上記第１スイッチの導通期間と重ならないよ
うに導通する第２スイッチとを有する同期整流回路にお
いて、上記第１電流を監視する誘導素子電流検出手段
と、上記誘導素子電流検出手段の指示に基づいて、上記
第２スイッチを遮断する第１の制御手段とを備えている
ことを特徴としている。
【００２０】上記構成によれば、第１スイッチの導通時
に、誘導素子に蓄積されたエネルギは、第１スイッチの
遮断時に、入力端子に印加される電圧に重畳されて出力
される。これにより、同期整流回路は、ステップアップ
型のスイッチング電源回路となり、第１スイッチの導通
期間と遮断期間との割合を制御することによって、出力
電圧や出力電流などの出力を所定の値に保つことができ
る。
に、誘導素子に蓄積されたエネルギは、第１スイッチの
遮断時に、入力端子に印加される電圧に重畳されて出力
される。これにより、同期整流回路は、ステップアップ
型のスイッチング電源回路となり、第１スイッチの導通
期間と遮断期間との割合を制御することによって、出力
電圧や出力電流などの出力を所定の値に保つことができ
る。
【００２１】上記構成においても、請求項１の構成と同
様に、誘導素子電流検出手段が、第１電流を監視してお
り、第１の制御手段は、第１電流が０に近づき、逆転し
ようとしている場合、第１スイッチが導通しているか否
かに拘わらず、第２を遮断する。これにより、軽負荷時
であっても、誘導素子には、逆方向の電流が流れない。
したがって、軽負荷時であっても、変換効率の高い同期
整流回路を実現できる。
様に、誘導素子電流検出手段が、第１電流を監視してお
り、第１の制御手段は、第１電流が０に近づき、逆転し
ようとしている場合、第１スイッチが導通しているか否
かに拘わらず、第２を遮断する。これにより、軽負荷時
であっても、誘導素子には、逆方向の電流が流れない。
したがって、軽負荷時であっても、変換効率の高い同期
整流回路を実現できる。
【００２２】さらに、請求項３の発明に係る同期整流回
路は、上記課題を解決するために、入出力端子間に設け
られた第１スイッチと、上記第１スイッチと出力端子と
の間に設けられ、上記出力端子から入力端子への方向の
極性を有する整流素子と、当該整流素子と第１スイッチ
との間に一端が接続された誘導素子と、上記整流素子へ
並列に接続され、上記第１スイッチの導通期間と重なら
ないように導通する第２スイッチとを有する同期整流回
路において、上記第１電流を監視する誘導素子電流検出
手段と、上記誘導素子電流検出手段の指示に基づいて、
上記第２スイッチを遮断する第１の制御手段とを備えて
いることを特徴としている。
路は、上記課題を解決するために、入出力端子間に設け
られた第１スイッチと、上記第１スイッチと出力端子と
の間に設けられ、上記出力端子から入力端子への方向の
極性を有する整流素子と、当該整流素子と第１スイッチ
との間に一端が接続された誘導素子と、上記整流素子へ
並列に接続され、上記第１スイッチの導通期間と重なら
ないように導通する第２スイッチとを有する同期整流回
路において、上記第１電流を監視する誘導素子電流検出
手段と、上記誘導素子電流検出手段の指示に基づいて、
上記第２スイッチを遮断する第１の制御手段とを備えて
いることを特徴としている。
【００２３】上記構成によれば、第１スイッチの導通時
に、誘導素子に蓄積されたエネルギは、第１スイッチの
遮断時に、極性が反転されて出力される。これにより、
同期整流回路は、反転型のスイッチング電源回路とな
り、第１スイッチの導通期間と遮断期間との割合を制御
することによって、出力電圧や出力電流などの出力を所
定の値に保つことができる。
に、誘導素子に蓄積されたエネルギは、第１スイッチの
遮断時に、極性が反転されて出力される。これにより、
同期整流回路は、反転型のスイッチング電源回路とな
り、第１スイッチの導通期間と遮断期間との割合を制御
することによって、出力電圧や出力電流などの出力を所
定の値に保つことができる。
【００２４】上記構成においても、請求項１の構成と同
様に、誘導素子電流検出手段が、第１電流を監視してお
り、第１の制御手段は、第１電流が０に近づき、逆転し
ようとしている場合、第１スイッチが導通しているか否
かに拘わらず、第２を遮断する。これにより、軽負荷時
であっても、誘導素子には、逆方向の電流が流れない。
したがって、軽負荷時であっても、変換効率の高い同期
整流回路を実現できる。
様に、誘導素子電流検出手段が、第１電流を監視してお
り、第１の制御手段は、第１電流が０に近づき、逆転し
ようとしている場合、第１スイッチが導通しているか否
かに拘わらず、第２を遮断する。これにより、軽負荷時
であっても、誘導素子には、逆方向の電流が流れない。
したがって、軽負荷時であっても、変換効率の高い同期
整流回路を実現できる。
【００２５】加えて、請求項４の発明に係る同期整流回
路は、請求項２または３記載の発明の構成において、上
記第１スイッチおよび誘導素子の接続点と、上記整流素
子との間に設けられたコンデンサと、当該コンデンサと
整流素子との間に一端が接続された短絡用誘導素子また
は短絡用抵抗とを備えていることを特徴としている。
路は、請求項２または３記載の発明の構成において、上
記第１スイッチおよび誘導素子の接続点と、上記整流素
子との間に設けられたコンデンサと、当該コンデンサと
整流素子との間に一端が接続された短絡用誘導素子また
は短絡用抵抗とを備えていることを特徴としている。
【００２６】当該構成では、第１スイッチの導通時に、
誘導素子に蓄積されたエネルギは、コンデンサを介して
出力される。これにより、同期整流回路は、アップダウ
ン型のスイッチング電源回路となり、第１スイッチの導
通期間と遮断期間との割合を制御することによって、出
力電圧や出力電流などの出力を所定の値に保つことがで
きる。
誘導素子に蓄積されたエネルギは、コンデンサを介して
出力される。これにより、同期整流回路は、アップダウ
ン型のスイッチング電源回路となり、第１スイッチの導
通期間と遮断期間との割合を制御することによって、出
力電圧や出力電流などの出力を所定の値に保つことがで
きる。
【００２７】上記構成においても、請求項１の構成と同
様に、誘導素子電流検出手段が、第１電流を監視してお
り、第１の制御手段は、第１電流が０に近づき、逆転し
ようとしている場合、第１スイッチが導通しているか否
かに拘わらず、第２を遮断する。これにより、軽負荷時
であっても、誘導素子には、逆方向の電流が流れない。
したがって、軽負荷時であっても、変換効率の高い同期
整流回路を実現できる。
様に、誘導素子電流検出手段が、第１電流を監視してお
り、第１の制御手段は、第１電流が０に近づき、逆転し
ようとしている場合、第１スイッチが導通しているか否
かに拘わらず、第２を遮断する。これにより、軽負荷時
であっても、誘導素子には、逆方向の電流が流れない。
したがって、軽負荷時であっても、変換効率の高い同期
整流回路を実現できる。
【００２８】一方、請求項５の発明に係る同期整流回路
は、上記課題を解決するために、入出力端子間に設けら
れた誘導素子と、当該誘導素子と入力端子との間に設け
られた第１スイッチと、上記第１スイッチと誘導素子と
の間に一端が接続され、当該誘導素子に流れる第１電流
を維持する極性を有する整流素子と、当該整流素子へ並
列に接続され、上記第１スイッチの導通期間と重ならな
いように導通する第２スイッチとを有する同期整流回路
において、上記入力端子電圧と出力端子電圧とに基づい
て、上記第１電流を推定し、上記第２スイッチを制御す
る第２の制御手段を備えていることを特徴としている。
は、上記課題を解決するために、入出力端子間に設けら
れた誘導素子と、当該誘導素子と入力端子との間に設け
られた第１スイッチと、上記第１スイッチと誘導素子と
の間に一端が接続され、当該誘導素子に流れる第１電流
を維持する極性を有する整流素子と、当該整流素子へ並
列に接続され、上記第１スイッチの導通期間と重ならな
いように導通する第２スイッチとを有する同期整流回路
において、上記入力端子電圧と出力端子電圧とに基づい
て、上記第１電流を推定し、上記第２スイッチを制御す
る第２の制御手段を備えていることを特徴としている。
【００２９】上記構成では、誘導素子電流検出手段を用
いて第１電流を直接監視する代わりに、第２の制御手段
が、入力端子電圧と出力端子電圧とに基づいて上記第１
電流を推定している。したがって、電流を検出するため
に第１電流の流路上に抵抗を設けたり、磁気センサなど
によって、第１電流を検出する場合とは異なり、電圧を
増幅するアンプなどを用いて第２の制御手段を構成でき
る。したがって、ステップダウン型のスイッチング電源
回路として動作可能な請求項１と同様の効果を有し、よ
り小型で高効率の同期整流回路を実現できる。
いて第１電流を直接監視する代わりに、第２の制御手段
が、入力端子電圧と出力端子電圧とに基づいて上記第１
電流を推定している。したがって、電流を検出するため
に第１電流の流路上に抵抗を設けたり、磁気センサなど
によって、第１電流を検出する場合とは異なり、電圧を
増幅するアンプなどを用いて第２の制御手段を構成でき
る。したがって、ステップダウン型のスイッチング電源
回路として動作可能な請求項１と同様の効果を有し、よ
り小型で高効率の同期整流回路を実現できる。
【００３０】また、請求項６の発明に係る同期整流回路
は、上記課題を解決するために、入出力端子間に設けら
れた誘導素子と、当該誘導素子と出力端子との間に設け
られ、当該誘導素子に流れる第１電流を維持する極性を
有する整流素子と、上記誘導素子と整流素子との間に一
端が接続された第１スイッチと、上記整流素子へ並列に
接続され、上記第１スイッチの導通期間と重ならないよ
うに導通する第２スイッチとを有する同期整流回路にお
いて、上記入力端子電圧と出力端子電圧とに基づいて、
上記第１電流を推定し、上記第２スイッチを制御する第
２の制御手段を備えていることを特徴としている。
は、上記課題を解決するために、入出力端子間に設けら
れた誘導素子と、当該誘導素子と出力端子との間に設け
られ、当該誘導素子に流れる第１電流を維持する極性を
有する整流素子と、上記誘導素子と整流素子との間に一
端が接続された第１スイッチと、上記整流素子へ並列に
接続され、上記第１スイッチの導通期間と重ならないよ
うに導通する第２スイッチとを有する同期整流回路にお
いて、上記入力端子電圧と出力端子電圧とに基づいて、
上記第１電流を推定し、上記第２スイッチを制御する第
２の制御手段を備えていることを特徴としている。
【００３１】上記構成では、請求項５の発明に係る同期
整流回路と同様に、第２の制御手段が、入力端子電圧と
出力端子電圧とに基づいて上記第１電流を推定してい
る。したがって、ステップアップ型のスイッチング電源
回路として動作可能な請求項２と同様の効果を有し、よ
り小型で高効率の同期整流回路を実現できる。
整流回路と同様に、第２の制御手段が、入力端子電圧と
出力端子電圧とに基づいて上記第１電流を推定してい
る。したがって、ステップアップ型のスイッチング電源
回路として動作可能な請求項２と同様の効果を有し、よ
り小型で高効率の同期整流回路を実現できる。
【００３２】さらに、請求項７の発明に係る同期整流回
路は、上記課題を解決するために、入出力端子間に設け
られた第１スイッチと、上記第１スイッチと出力端子と
の間に設けられ、上記出力端子から入力端子への方向の
極性を有する整流素子と、当該整流素子と第１スイッチ
との間に一端が接続された誘導素子と、上記整流素子へ
並列に接続され、上記第１スイッチの導通期間と重なら
ないように導通する第２スイッチとを有する同期整流回
路において、上記入力端子電圧と出力端子電圧とに基づ
いて、上記第１電流を推定し、上記第２スイッチを制御
する第２の制御手段とを備えていることを特徴としてい
る。
路は、上記課題を解決するために、入出力端子間に設け
られた第１スイッチと、上記第１スイッチと出力端子と
の間に設けられ、上記出力端子から入力端子への方向の
極性を有する整流素子と、当該整流素子と第１スイッチ
との間に一端が接続された誘導素子と、上記整流素子へ
並列に接続され、上記第１スイッチの導通期間と重なら
ないように導通する第２スイッチとを有する同期整流回
路において、上記入力端子電圧と出力端子電圧とに基づ
いて、上記第１電流を推定し、上記第２スイッチを制御
する第２の制御手段とを備えていることを特徴としてい
る。
【００３３】上記構成では、請求項５の発明に係る同期
整流回路と同様に、第２の制御手段が、入力端子電圧と
出力端子電圧とに基づいて上記第１電流を推定してい
る。したがって、反転型のスイッチング電源回路として
動作可能な請求項３と同様の効果を有し、より小型で高
効率の同期整流回路を実現できる。
整流回路と同様に、第２の制御手段が、入力端子電圧と
出力端子電圧とに基づいて上記第１電流を推定してい
る。したがって、反転型のスイッチング電源回路として
動作可能な請求項３と同様の効果を有し、より小型で高
効率の同期整流回路を実現できる。
【００３４】加えて、請求項８の発明に係る同期整流回
路は、請求項６または７記載の発明の構成において、上
記第１スイッチおよび誘導素子の接続点と、上記整流素
子との間に設けられたコンデンサと、当該コンデンサと
整流素子との間に一端が接続された短絡用誘導素子また
は短絡用抵抗とを備えていることを特徴としている。
路は、請求項６または７記載の発明の構成において、上
記第１スイッチおよび誘導素子の接続点と、上記整流素
子との間に設けられたコンデンサと、当該コンデンサと
整流素子との間に一端が接続された短絡用誘導素子また
は短絡用抵抗とを備えていることを特徴としている。
【００３５】当該構成では、第１スイッチの導通時に、
誘導素子に蓄積されたエネルギは、コンデンサを介して
出力される。したがって、アップダウン型のスイッチン
グ電源回路として動作可能な請求項４と同様の効果を有
し、より小型で高効率の同期整流回路を実現できる。
誘導素子に蓄積されたエネルギは、コンデンサを介して
出力される。したがって、アップダウン型のスイッチン
グ電源回路として動作可能な請求項４と同様の効果を有
し、より小型で高効率の同期整流回路を実現できる。
【００３６】ところで、上記第２の制御手段が入力端子
電圧および出力端子電圧に基づいて、第１電流を推定す
る方法や第２の制御手段の実現方法は、種々の方法が考
えられる。例えば、第２の制御手段は、アナログ回路で
実現してもよいし、デジタル回路で実現することもでき
る。また、ある時点の入出力電圧に基づいて、第１電流
が逆転する時点近傍における第１電流を算出してもよ
い。少なくとも、第１電流が逆転する時点を算出可能な
程度に、第１電流を推定できる方法であれば、種々の算
出方法を採用できる。
電圧および出力端子電圧に基づいて、第１電流を推定す
る方法や第２の制御手段の実現方法は、種々の方法が考
えられる。例えば、第２の制御手段は、アナログ回路で
実現してもよいし、デジタル回路で実現することもでき
る。また、ある時点の入出力電圧に基づいて、第１電流
が逆転する時点近傍における第１電流を算出してもよ
い。少なくとも、第１電流が逆転する時点を算出可能な
程度に、第１電流を推定できる方法であれば、種々の算
出方法を採用できる。
【００３７】ただし、実際に第１電流の向きが反転する
時点と、第１電流の推定結果に基づいて、第２スイッチ
を遮断する時点とが一致していない場合は、同期整流回
路の効率を低下させてしまう。
時点と、第１電流の推定結果に基づいて、第２スイッチ
を遮断する時点とが一致していない場合は、同期整流回
路の効率を低下させてしまう。
【００３８】ここで、請求項９の発明に係る同期整流回
路は、請求項５、６、７または８記載の発明の構成にお
いて、上記第２の制御手段は、上記入力端子電圧と出力
端子電圧と上記第１スイッチが導通しているか否かとに
基づいて、上記第１電流の変動量に応じた電流を生成す
る電圧電流変換部と、当該電圧電流変換部の出力に、第
１端部が接続された蓄積コンデンサと、当該蓄積コンデ
ンサの第１端部の電圧に基づいて、上記第２スイッチを
制御する制御部とを備えていることを特徴としている。
路は、請求項５、６、７または８記載の発明の構成にお
いて、上記第２の制御手段は、上記入力端子電圧と出力
端子電圧と上記第１スイッチが導通しているか否かとに
基づいて、上記第１電流の変動量に応じた電流を生成す
る電圧電流変換部と、当該電圧電流変換部の出力に、第
１端部が接続された蓄積コンデンサと、当該蓄積コンデ
ンサの第１端部の電圧に基づいて、上記第２スイッチを
制御する制御部とを備えていることを特徴としている。
【００３９】一般に、第１電流の変動量は、第１スイッ
チが導通しているか否かが決定されれば、入出力端子電
圧から算出できる。請求項５の構成を例にして、入出力
電圧をＶｉｎ、Ｖｏｕｔとし、誘導素子のリアクタンス
をＬとすると、第１電流の変動量は、例えば、第１スイ
ッチが導通している場合に（Ｖｉｎ−Ｖｏｕｔ）／Ｌと
なり、遮断されている場合に−Ｖｏｕｔ／Ｌとなる。
チが導通しているか否かが決定されれば、入出力端子電
圧から算出できる。請求項５の構成を例にして、入出力
電圧をＶｉｎ、Ｖｏｕｔとし、誘導素子のリアクタンス
をＬとすると、第１電流の変動量は、例えば、第１スイ
ッチが導通している場合に（Ｖｉｎ−Ｖｏｕｔ）／Ｌと
なり、遮断されている場合に−Ｖｏｕｔ／Ｌとなる。
【００４０】上記構成において、電圧電流変換部は、入
出力端子電圧に基づいて算出された当該第１電流の変動
量を算出し、当該変動量に応じた量の電流を生成する。
当該電流は、蓄積コンデンサに蓄積されるので、蓄積コ
ンデンサの第１端部の電圧は、上記変動量を積分した
値、すなわち、第１電流の量に応じて変化する。この結
果、極めて正確に第１電流を推定でき、向きが逆転しよ
うとする時点を高い精度で推定できる。したがって、誘
導素子に逆方向電流が流れることを確実に防止でき、同
期整流回路の変換効率をさらに向上できる。
出力端子電圧に基づいて算出された当該第１電流の変動
量を算出し、当該変動量に応じた量の電流を生成する。
当該電流は、蓄積コンデンサに蓄積されるので、蓄積コ
ンデンサの第１端部の電圧は、上記変動量を積分した
値、すなわち、第１電流の量に応じて変化する。この結
果、極めて正確に第１電流を推定でき、向きが逆転しよ
うとする時点を高い精度で推定できる。したがって、誘
導素子に逆方向電流が流れることを確実に防止でき、同
期整流回路の変換効率をさらに向上できる。
【００４１】加えて、上記電流電圧変換部や制御部は、
アンプなどのアナログ回路で実現できるので、例えば、
第１スイッチの導通期間を決定する回路など、同期整流
回路の他の部材と比較的容易に集積できる。また、デジ
タル回路で実現する場合に比べて、回路規模や消費電力
を削減できる。したがって、小型かつ低消費電力の同期
整流回路を実現できる。
アンプなどのアナログ回路で実現できるので、例えば、
第１スイッチの導通期間を決定する回路など、同期整流
回路の他の部材と比較的容易に集積できる。また、デジ
タル回路で実現する場合に比べて、回路規模や消費電力
を削減できる。したがって、小型かつ低消費電力の同期
整流回路を実現できる。
【００４２】また、請求項１０の発明に係る同期整流回
路は、請求項９記載の発明の構成において、上記電圧電
流変換部は、上記入力端子電圧および出力端子電圧のう
ち、少なくとも一方に基づいて、第１スイッチの導通時
における上記第１電流の変動量に比例した電流を生成す
る第１アンプ回路と、上記第１スイッチの導通時にの
み、上記第１アンプ回路の出力電流と同じ量の電流を上
記蓄積コンデンサの第１端部へ流し込む第１のカレント
ミラー回路と、上記入力端子電圧および出力端子電圧の
うち、少なくとも一方に基づいて、第１スイッチの遮断
時における上記第１電流の変動量に比例した電流を生成
する第２アンプ回路と、上記第１スイッチの遮断時にの
み、上記第２アンプ回路の出力電流と同じ量の電流を上
記蓄積コンデンサの第１端部から引き抜く第２のカレン
トミラー回路とを備えていることを特徴としている。
路は、請求項９記載の発明の構成において、上記電圧電
流変換部は、上記入力端子電圧および出力端子電圧のう
ち、少なくとも一方に基づいて、第１スイッチの導通時
における上記第１電流の変動量に比例した電流を生成す
る第１アンプ回路と、上記第１スイッチの導通時にの
み、上記第１アンプ回路の出力電流と同じ量の電流を上
記蓄積コンデンサの第１端部へ流し込む第１のカレント
ミラー回路と、上記入力端子電圧および出力端子電圧の
うち、少なくとも一方に基づいて、第１スイッチの遮断
時における上記第１電流の変動量に比例した電流を生成
する第２アンプ回路と、上記第１スイッチの遮断時にの
み、上記第２アンプ回路の出力電流と同じ量の電流を上
記蓄積コンデンサの第１端部から引き抜く第２のカレン
トミラー回路とを備えていることを特徴としている。
【００４３】上記構成では、第１スイッチの導通時に
は、第１アンプ回路と、第１のカレントミラー回路とが
動作して、上記蓄積コンデンサの第１端部に電荷を蓄積
する。一方、第１スイッチの遮断時には、第２アンプ回
路と、第２のカレントミラー回路とが動作して、上記蓄
積コンデンサの第１端部から電荷を放出する。これによ
り、電圧電流変換回路は、第１スイッチの導通と遮断時
との双方において、上記第１電流の変動量に応じた電流
を高い精度で生成できる。
は、第１アンプ回路と、第１のカレントミラー回路とが
動作して、上記蓄積コンデンサの第１端部に電荷を蓄積
する。一方、第１スイッチの遮断時には、第２アンプ回
路と、第２のカレントミラー回路とが動作して、上記蓄
積コンデンサの第１端部から電荷を放出する。これによ
り、電圧電流変換回路は、第１スイッチの導通と遮断時
との双方において、上記第１電流の変動量に応じた電流
を高い精度で生成できる。
【００４４】
【発明の実施の形態】〔第１の実施形態〕本発明の一実
施形態について図１および図２に基づいて説明すると以
下の通りである。すなわち、本実施形態に係るスイッチ
ング電源回路は、同期整流方式を用いたステップダウン
型のＤＣ／ＤＣコンバータであって、例えば、電圧が変
動する直流電源から、所望の値の定電圧を生成するため
などに好適に用いられている。
施形態について図１および図２に基づいて説明すると以
下の通りである。すなわち、本実施形態に係るスイッチ
ング電源回路は、同期整流方式を用いたステップダウン
型のＤＣ／ＤＣコンバータであって、例えば、電圧が変
動する直流電源から、所望の値の定電圧を生成するため
などに好適に用いられている。
【００４５】具体的には、図１に示すように、上記スイ
ッチング電源回路１には、入力端子ＩＮと出力端子ＯＵ
Ｔとの間に、第１スイッチ１１と誘導素子１２とからな
る直列回路が設けられている。上記誘導素子１２と出力
端子ＯＵＴとの接続点は、平滑コンデンサ１３を介して
接地されており、第１スイッチ１１と誘導素子１２との
接続点は、誘導素子１２の電流を維持する極性に接続さ
れた転流ダイオード（整流素子）１４を介して接地され
ている。また、当該転流ダイオード１４に並列に第２ス
イッチ１５が設けられている。
ッチング電源回路１には、入力端子ＩＮと出力端子ＯＵ
Ｔとの間に、第１スイッチ１１と誘導素子１２とからな
る直列回路が設けられている。上記誘導素子１２と出力
端子ＯＵＴとの接続点は、平滑コンデンサ１３を介して
接地されており、第１スイッチ１１と誘導素子１２との
接続点は、誘導素子１２の電流を維持する極性に接続さ
れた転流ダイオード（整流素子）１４を介して接地され
ている。また、当該転流ダイオード１４に並列に第２ス
イッチ１５が設けられている。
【００４６】上記スイッチング電源回路１は、上記両ス
イッチ１１・１５の導通／遮断を制御するコントロール
回路（第１および第２制御手段）２１を備えており、両
スイッチ１１・１５は、導通期間が互いに重ならないよ
うに制御されている。また、当該コントロール回路２１
は、出力端子ＯＵＴの出力電圧Ｖｏｕｔを監視して、当
該出力電圧Ｖｏｕｔが一定になるように、第１スイッチ
１１の導通期間と遮断期間との割合を制御する。
イッチ１１・１５の導通／遮断を制御するコントロール
回路（第１および第２制御手段）２１を備えており、両
スイッチ１１・１５は、導通期間が互いに重ならないよ
うに制御されている。また、当該コントロール回路２１
は、出力端子ＯＵＴの出力電圧Ｖｏｕｔを監視して、当
該出力電圧Ｖｏｕｔが一定になるように、第１スイッチ
１１の導通期間と遮断期間との割合を制御する。
【００４７】さらに、本実施形態に係るスイッチング電
源回路１は、誘導素子１２と出力端子ＯＵＴとの接続点
における電流の向きを検出する誘導素子電流検出回路
（誘導素子電流検出手段）２２を備えている。上記誘導
素子電流検出回路２２は、例えば、誘導素子１２に直列
に接続された抵抗などであり、この場合は、当該抵抗の
両端の電位を比較することで、誘導素子１２に流れる電
流の向きを検出できる。なお、本実施形態では、抵抗と
して、配線の抵抗成分を用いるなどして、当該抵抗の電
圧降下に起因する効率低下を防止している。
源回路１は、誘導素子１２と出力端子ＯＵＴとの接続点
における電流の向きを検出する誘導素子電流検出回路
（誘導素子電流検出手段）２２を備えている。上記誘導
素子電流検出回路２２は、例えば、誘導素子１２に直列
に接続された抵抗などであり、この場合は、当該抵抗の
両端の電位を比較することで、誘導素子１２に流れる電
流の向きを検出できる。なお、本実施形態では、抵抗と
して、配線の抵抗成分を用いるなどして、当該抵抗の電
圧降下に起因する効率低下を防止している。
【００４８】上記構成のスイッチング電源回路１では、
図２に示すように、コントロール回路２１は、第２スイ
ッチ１５が遮断されている状態で、第１スイッチ１１を
導通させる（ｔ１の時点）。これにより、入力端子ＩＮ
に印加される入力電圧Ｖｉｎは、第１スイッチ１１およ
び誘導素子１２を介して、出力端子ＯＵＴへ出力され
る。この状態では、誘導素子１２に流れる電流ＩL は、
以下の式（１）に示す傾きｄＩL ／ｄｔで増加する。
図２に示すように、コントロール回路２１は、第２スイ
ッチ１５が遮断されている状態で、第１スイッチ１１を
導通させる（ｔ１の時点）。これにより、入力端子ＩＮ
に印加される入力電圧Ｖｉｎは、第１スイッチ１１およ
び誘導素子１２を介して、出力端子ＯＵＴへ出力され
る。この状態では、誘導素子１２に流れる電流ＩL は、
以下の式（１）に示す傾きｄＩL ／ｄｔで増加する。
【００４９】 ｄＩL ／ｄｔ＝（Ｖｉｎ−Ｖｏｕｔ）／Ｌ …（１） なお、上式（１）において、誘導電流ＩL の方向は、入
力端子ＩＮから出力端子ＯＵＴへの方向を正としてお
り、Ｌは、誘導素子１２のリアクタンスを示している。
この状態では、誘導素子１２の入力側に、入力電圧Ｖｉ
ｎが印加されているので、転流ダイオード１４は、逆極
性となって遮断されている。また、第２スイッチ１５も
遮断されている。
力端子ＩＮから出力端子ＯＵＴへの方向を正としてお
り、Ｌは、誘導素子１２のリアクタンスを示している。
この状態では、誘導素子１２の入力側に、入力電圧Ｖｉ
ｎが印加されているので、転流ダイオード１４は、逆極
性となって遮断されている。また、第２スイッチ１５も
遮断されている。
【００５０】ｔ２の時点になると、第１スイッチ１１は
遮断され、コントロール回路２１は、所定のデッドタイ
ムＴｄｅｔが経過した後、第２スイッチ１５を導通させ
る（ｔ３の時点）。さらに、コントロール回路２１は、
ｔ４の時点で第２スイッチ１５を導通した後、所定のデ
ッドタイムＴｄｅｔが経過してから、第１スイッチ１１
を導通させる（ｔ５の時点）。このように、コントロー
ル回路２１は、第１スイッチ１１の遮断時点と第２スイ
ッチ１５の導通時点との間と、第２スイッチ１５の遮断
時点と第１スイッチ１１の導通時点との間との双方に所
定のデッドタイムＴｄｅｔを設けている。したがって、
両スイッチ１１・１５が同時に導通した際に流れる貫通
電流は、発生しない。
遮断され、コントロール回路２１は、所定のデッドタイ
ムＴｄｅｔが経過した後、第２スイッチ１５を導通させ
る（ｔ３の時点）。さらに、コントロール回路２１は、
ｔ４の時点で第２スイッチ１５を導通した後、所定のデ
ッドタイムＴｄｅｔが経過してから、第１スイッチ１１
を導通させる（ｔ５の時点）。このように、コントロー
ル回路２１は、第１スイッチ１１の遮断時点と第２スイ
ッチ１５の導通時点との間と、第２スイッチ１５の遮断
時点と第１スイッチ１１の導通時点との間との双方に所
定のデッドタイムＴｄｅｔを設けている。したがって、
両スイッチ１１・１５が同時に導通した際に流れる貫通
電流は、発生しない。
【００５１】ここで、第１スイッチ１１が遮断されてい
る期間（ｔ２からｔ５までの期間）では、誘導素子１２
に流れる電流ＩL は、転流ダイオード１４およ第２スイ
ッチ１５によって維持されており、電流ＩL の傾きｄＩ
L ／ｄｔは、以下の式（２）に示すように、 ｄＩL ／ｄｔ＝−（Ｖｏｕｔ／Ｌ） …（２） となる。
る期間（ｔ２からｔ５までの期間）では、誘導素子１２
に流れる電流ＩL は、転流ダイオード１４およ第２スイ
ッチ１５によって維持されており、電流ＩL の傾きｄＩ
L ／ｄｔは、以下の式（２）に示すように、 ｄＩL ／ｄｔ＝−（Ｖｏｕｔ／Ｌ） …（２） となる。
【００５２】また、上記ｔ２からｔ５までの期間のう
ち、ｔ３からｔ４までの期間は、第２スイッチ１５が導
通しており、上記電流ＩL は、転流ダイオード１４では
なく、第２スイッチ１５を流れる。したがって、第２ス
イッチ１５が導通している期間は、転流ダイオード１４
の順方向電圧に起因する損失が発生しない。この結果、
出力負荷電流Ｉｏｕｔが大きく、誘導素子１２を流れる
電流ＩL が大きい場合であっても、スイッチング電源回
路１の変換効率は、例えば、８０％以上と、高い値に保
つことができる。
ち、ｔ３からｔ４までの期間は、第２スイッチ１５が導
通しており、上記電流ＩL は、転流ダイオード１４では
なく、第２スイッチ１５を流れる。したがって、第２ス
イッチ１５が導通している期間は、転流ダイオード１４
の順方向電圧に起因する損失が発生しない。この結果、
出力負荷電流Ｉｏｕｔが大きく、誘導素子１２を流れる
電流ＩL が大きい場合であっても、スイッチング電源回
路１の変換効率は、例えば、８０％以上と、高い値に保
つことができる。
【００５３】このように、第１スイッチ１１の導通期間
中に、誘導電流ＩL として誘導素子１２へ蓄積されたエ
ネルギは、第１スイッチ１１の遮断期間中に放出され、
平滑コンデンサ１３で平滑化された後、出力端子ＯＵＴ
から出力される。ここで、コントロール回路２１は、出
力電圧Ｖｏｕｔを監視して、出力電圧Ｖｏｕｔが一定と
なるように、第１スイッチ１１の導通期間と遮断期間と
の割合を帰還制御する。これにより、スイッチング電源
回路１は、負荷の変動に拘わらず、一定の値の電圧を出
力し続けることができる。
中に、誘導電流ＩL として誘導素子１２へ蓄積されたエ
ネルギは、第１スイッチ１１の遮断期間中に放出され、
平滑コンデンサ１３で平滑化された後、出力端子ＯＵＴ
から出力される。ここで、コントロール回路２１は、出
力電圧Ｖｏｕｔを監視して、出力電圧Ｖｏｕｔが一定と
なるように、第１スイッチ１１の導通期間と遮断期間と
の割合を帰還制御する。これにより、スイッチング電源
回路１は、負荷の変動に拘わらず、一定の値の電圧を出
力し続けることができる。
【００５４】例えば、出力負荷電流Ｉｏｕｔが増大する
などして、出力電圧Ｖｏｕｔが所望の値Ｖｃｏｎよりも
減少しようとすると、コントロール回路２１は、第１ス
イッチ１１の導通期間を延長する。一方、出力負荷電流
Ｉｏｕｔが減少するなどして、出力電圧Ｖｏｕｔが所望
の値Ｖｃｏｎよりも増大しようとすると、第１スイッチ
１１の導通期間は、短縮される。
などして、出力電圧Ｖｏｕｔが所望の値Ｖｃｏｎよりも
減少しようとすると、コントロール回路２１は、第１ス
イッチ１１の導通期間を延長する。一方、出力負荷電流
Ｉｏｕｔが減少するなどして、出力電圧Ｖｏｕｔが所望
の値Ｖｃｏｎよりも増大しようとすると、第１スイッチ
１１の導通期間は、短縮される。
【００５５】ここで、上述の式（２）に示すように、誘
導素子１２を流れる電流ＩL は、第１スイッチ１１が遮
断されている間、減少しつづけるので、第１スイッチ１
１の遮断期間が長くなるに従って、誘導電流ＩL は、０
に近づいていく。したがって、出力負荷電流Ｉｏｕｔが
極端に少ない場合など、第１スイッチ１１の遮断期間が
極めて長い場合（ｔ１１以降）には、第２スイッチ１５
を導通させ続けると、誘導電流ＩL が０以下となり、誘
導電流ＩL の向きが反転することがある。この場合は、
出力端子ＯＵＴから、誘導素子１２および第２スイッチ
１５を介して、ＧＮＤへ電流が流れるので、スイッチン
グ電源回路１の変換効率が５０％以下に低下してしま
う。
導素子１２を流れる電流ＩL は、第１スイッチ１１が遮
断されている間、減少しつづけるので、第１スイッチ１
１の遮断期間が長くなるに従って、誘導電流ＩL は、０
に近づいていく。したがって、出力負荷電流Ｉｏｕｔが
極端に少ない場合など、第１スイッチ１１の遮断期間が
極めて長い場合（ｔ１１以降）には、第２スイッチ１５
を導通させ続けると、誘導電流ＩL が０以下となり、誘
導電流ＩL の向きが反転することがある。この場合は、
出力端子ＯＵＴから、誘導素子１２および第２スイッチ
１５を介して、ＧＮＤへ電流が流れるので、スイッチン
グ電源回路１の変換効率が５０％以下に低下してしま
う。
【００５６】ところが、本実施形態では、誘導素子電流
検出回路２２が誘導電流ＩL の向きを常に監視してお
り、誘導素子１２の順方向電流が０に近づき、向きが反
転しようとした時点（ｔ１４の時点）で、第２スイッチ
１５を遮断するための信号をコントロール回路２１へ送
出する。コントロール回路２１は、当該信号を受けた場
合、第１スイッチ１１の導通／遮断に拘わらず、第２ス
イッチ１５を遮断させる。これにより、誘導素子１２に
は、出力負荷が少ないときでも、逆方向電流が流れな
い。したがって、出力負荷が少ないときでも高い変換効
率を維持できる。この結果、常に、変換効率を高い値
（例えば、８０％以上）に保つことができるステップダ
ウン型のスイッチング電源回路１を実現できる。
検出回路２２が誘導電流ＩL の向きを常に監視してお
り、誘導素子１２の順方向電流が０に近づき、向きが反
転しようとした時点（ｔ１４の時点）で、第２スイッチ
１５を遮断するための信号をコントロール回路２１へ送
出する。コントロール回路２１は、当該信号を受けた場
合、第１スイッチ１１の導通／遮断に拘わらず、第２ス
イッチ１５を遮断させる。これにより、誘導素子１２に
は、出力負荷が少ないときでも、逆方向電流が流れな
い。したがって、出力負荷が少ないときでも高い変換効
率を維持できる。この結果、常に、変換効率を高い値
（例えば、８０％以上）に保つことができるステップダ
ウン型のスイッチング電源回路１を実現できる。
【００５７】〔第２の実施形態〕上記第１の実施形態で
は、ステップダウン型のスイッチング電源回路１につい
て説明したが、本発明は、これに限らず、他の型のスイ
ッチング電源回路にも適用できる。本実施形態では、他
の適用例として、ステップアップ型に適用した場合につ
いて説明する。
は、ステップダウン型のスイッチング電源回路１につい
て説明したが、本発明は、これに限らず、他の型のスイ
ッチング電源回路にも適用できる。本実施形態では、他
の適用例として、ステップアップ型に適用した場合につ
いて説明する。
【００５８】すなわち、図３に示すように、ステップア
ップ型のスイッチング電源回路１ａでは、誘導素子１２
の一端は、入力端子ＩＮに接続されており、他端は、第
１スイッチ１１を介して接地されている。誘導素子１２
と第１スイッチ１１との接続点は、転流ダイオード１４
および第２スイッチ１５からなる並列回路を介して、出
力端子ＯＵＴに接続されている。当該転流ダイオード１
４の極性は、誘導素子１２の電流ＩLaを維持する方向、
すなわち、誘導素子１２から出力端子ＯＵＴへの方向に
設定されている。また、出力端子ＯＵＴとＧＮＤとの間
には、平滑コンデンサ１３が設けられている。一方、本
実施形態に係る誘導素子電流検出回路２２は、誘導素子
１２と入力端子ＩＮとの接続点の電流ＩLaを監視してい
る。これにより、本実施形態に係るコントロール回路２
１は、第１の実施形態と同様に、出力電圧Ｖｏｕｔに応
じて、第１スイッチ１１の導通期間と遮断期間との割合
を調整し、導通期間が互いに重ならないように、第１お
よび第２スイッチ１１・１５を制御すると共に、誘導素
子１２の順方向電流が０に近づき、逆方向電流が流れよ
うとした場合に、第２スイッチ１５を遮断できる。
ップ型のスイッチング電源回路１ａでは、誘導素子１２
の一端は、入力端子ＩＮに接続されており、他端は、第
１スイッチ１１を介して接地されている。誘導素子１２
と第１スイッチ１１との接続点は、転流ダイオード１４
および第２スイッチ１５からなる並列回路を介して、出
力端子ＯＵＴに接続されている。当該転流ダイオード１
４の極性は、誘導素子１２の電流ＩLaを維持する方向、
すなわち、誘導素子１２から出力端子ＯＵＴへの方向に
設定されている。また、出力端子ＯＵＴとＧＮＤとの間
には、平滑コンデンサ１３が設けられている。一方、本
実施形態に係る誘導素子電流検出回路２２は、誘導素子
１２と入力端子ＩＮとの接続点の電流ＩLaを監視してい
る。これにより、本実施形態に係るコントロール回路２
１は、第１の実施形態と同様に、出力電圧Ｖｏｕｔに応
じて、第１スイッチ１１の導通期間と遮断期間との割合
を調整し、導通期間が互いに重ならないように、第１お
よび第２スイッチ１１・１５を制御すると共に、誘導素
子１２の順方向電流が０に近づき、逆方向電流が流れよ
うとした場合に、第２スイッチ１５を遮断できる。
【００５９】上記構成では、図２に示すように、誘導電
流ＩLaは、第１スイッチ１１が導通している期間（ｔ１
からｔ２までの期間）に増加し、遮断されている期間
（ｔ２からｔ５までの期間）に減少する。ここで、増加
時および減少時における傾きｄＩLa／ｄｔは、以下の式
（３）および（４）に示すように、 ｄＩLa／ｄｔ＝Ｖｉｎ／Ｌ …（３） ｄＩLa／ｄｔ＝（Ｖｉｎ−Ｖｏｕｔ）／Ｌ …（４） となる。
流ＩLaは、第１スイッチ１１が導通している期間（ｔ１
からｔ２までの期間）に増加し、遮断されている期間
（ｔ２からｔ５までの期間）に減少する。ここで、増加
時および減少時における傾きｄＩLa／ｄｔは、以下の式
（３）および（４）に示すように、 ｄＩLa／ｄｔ＝Ｖｉｎ／Ｌ …（３） ｄＩLa／ｄｔ＝（Ｖｉｎ−Ｖｏｕｔ）／Ｌ …（４） となる。
【００６０】当該構成では、第１スイッチ１１の導通期
間において、誘導素子１２に蓄積されたエネルギは、第
１スイッチ１１の遮断期間において、入力電圧Ｖｉｎに
重畳されて出力される。この結果、スイッチング電源回
路１ａは、入力電圧Ｖｉｎよりも大きな出力電圧Ｖｏｕ
ｔを負荷に供給できる。また、第１の実施形態と同様
に、第１スイッチ１１の導通期間と遮断期間との割合を
出力電圧Ｖｏｕｔに応じて帰還制御することによって、
当該出力電圧Ｖｏｕｔを一定の値Ｖｃｏｎに保つことが
できる。
間において、誘導素子１２に蓄積されたエネルギは、第
１スイッチ１１の遮断期間において、入力電圧Ｖｉｎに
重畳されて出力される。この結果、スイッチング電源回
路１ａは、入力電圧Ｖｉｎよりも大きな出力電圧Ｖｏｕ
ｔを負荷に供給できる。また、第１の実施形態と同様
に、第１スイッチ１１の導通期間と遮断期間との割合を
出力電圧Ｖｏｕｔに応じて帰還制御することによって、
当該出力電圧Ｖｏｕｔを一定の値Ｖｃｏｎに保つことが
できる。
【００６１】ここで、当該構成においても、誘導素子１
２を流れる電流ＩLaは、上述の式（４）に示すように、
第１スイッチ１１が遮断されている間、減少しつづけ
る。したがって、第１スイッチ１１の遮断期間が極めて
長い場合（ｔ１１以降）には、第１の実施形態と同様
に、第２スイッチ１５を導通させ続けると、誘導電流Ｉ
Laが０以下となり、誘導電流ＩLaの向きが反転すること
がある。この場合は、出力端子ＯＵＴから、第２スイッ
チ１５および誘導素子１２を介して、入力端子ＩＮへ電
流が流れるので、スイッチング電源回路１ａの変換効率
が５０％以下に低下してしまう。
２を流れる電流ＩLaは、上述の式（４）に示すように、
第１スイッチ１１が遮断されている間、減少しつづけ
る。したがって、第１スイッチ１１の遮断期間が極めて
長い場合（ｔ１１以降）には、第１の実施形態と同様
に、第２スイッチ１５を導通させ続けると、誘導電流Ｉ
Laが０以下となり、誘導電流ＩLaの向きが反転すること
がある。この場合は、出力端子ＯＵＴから、第２スイッ
チ１５および誘導素子１２を介して、入力端子ＩＮへ電
流が流れるので、スイッチング電源回路１ａの変換効率
が５０％以下に低下してしまう。
【００６２】ところが、本実施形態では、誘導素子電流
検出回路２２が誘導電流ＩLaの向きを常に監視してお
り、誘導素子１２の順方向電流が０に近づき、向きが反
転しようとした時点（ｔ１４の時点）で、第２スイッチ
１５を遮断するための信号をコントロール回路２１へ送
出する。コントロール回路２１は、当該信号を受けた場
合、第１スイッチ１１の導通／遮断に拘わらず、第２ス
イッチ１５を遮断させる。これにより、誘導素子１２に
は、出力負荷が少ないときでも、逆方向電流が流れな
い。したがって、出力負荷が少ないときでも高い変換効
率を維持できる。この結果、常に、変換効率を高い値
（例えば、８０％以上）に保つことができるステップア
ップ型のスイッチング電源回路１ａを実現できる。
検出回路２２が誘導電流ＩLaの向きを常に監視してお
り、誘導素子１２の順方向電流が０に近づき、向きが反
転しようとした時点（ｔ１４の時点）で、第２スイッチ
１５を遮断するための信号をコントロール回路２１へ送
出する。コントロール回路２１は、当該信号を受けた場
合、第１スイッチ１１の導通／遮断に拘わらず、第２ス
イッチ１５を遮断させる。これにより、誘導素子１２に
は、出力負荷が少ないときでも、逆方向電流が流れな
い。したがって、出力負荷が少ないときでも高い変換効
率を維持できる。この結果、常に、変換効率を高い値
（例えば、８０％以上）に保つことができるステップア
ップ型のスイッチング電源回路１ａを実現できる。
【００６３】〔第３の実施形態〕本実施形態では、他の
適用例として、反転型に適用した場合について、図４お
よび図２に基づいて説明する。すなわち、図４に示すよ
うに、反転型のスイッチング電源回路１ｂにおいて、誘
導素子１２の一端は、接地されており、他端は、第１ス
イッチ１１を介して入力端子ＩＮに接続されている。誘
導素子１２と第１スイッチ１１との接続点は、転流ダイ
オード１４と第２スイッチ１５とからなる並列回路を介
して、出力端子ＯＵＴに接続されている。当該転流ダイ
オード１４の極性は、誘導素子１２の電流ＩLbを維持す
る方向、すなわち、出力端子ＯＵＴから誘導素子１２へ
の方向に設定されている。また、出力端子ＯＵＴとＧＮ
Ｄとの間には、平滑コンデンサ１３が設けられている。
一方、本実施形態に係る誘導素子電流検出回路２２は、
誘導素子１２からＧＮＤへ流れる電流ＩLbを監視してい
る。これにより、本実施形態に係るコントロール回路２
１は、第１の実施形態と同様に、出力電圧Ｖｏｕｔに応
じて、第１スイッチ１１の導通期間と遮断期間との割合
を調整し、導通期間が互いに重ならないように、第１お
よび第２スイッチ１１・１５を制御すると共に、誘導素
子１２の順方向電流が０に近づき、逆方向電流が流れよ
うとした場合に、第２スイッチ１５を遮断できる。
適用例として、反転型に適用した場合について、図４お
よび図２に基づいて説明する。すなわち、図４に示すよ
うに、反転型のスイッチング電源回路１ｂにおいて、誘
導素子１２の一端は、接地されており、他端は、第１ス
イッチ１１を介して入力端子ＩＮに接続されている。誘
導素子１２と第１スイッチ１１との接続点は、転流ダイ
オード１４と第２スイッチ１５とからなる並列回路を介
して、出力端子ＯＵＴに接続されている。当該転流ダイ
オード１４の極性は、誘導素子１２の電流ＩLbを維持す
る方向、すなわち、出力端子ＯＵＴから誘導素子１２へ
の方向に設定されている。また、出力端子ＯＵＴとＧＮ
Ｄとの間には、平滑コンデンサ１３が設けられている。
一方、本実施形態に係る誘導素子電流検出回路２２は、
誘導素子１２からＧＮＤへ流れる電流ＩLbを監視してい
る。これにより、本実施形態に係るコントロール回路２
１は、第１の実施形態と同様に、出力電圧Ｖｏｕｔに応
じて、第１スイッチ１１の導通期間と遮断期間との割合
を調整し、導通期間が互いに重ならないように、第１お
よび第２スイッチ１１・１５を制御すると共に、誘導素
子１２の順方向電流が０に近づき、逆方向電流が流れよ
うとした場合に、第２スイッチ１５を遮断できる。
【００６４】上記構成では、図２に示すように、誘導電
流ＩLbは、第１スイッチ１１が導通している期間（ｔ１
からｔ２までの期間）に増加し、遮断されている期間
（ｔ２からｔ５までの期間）に減少する。ここで、増加
時および減少時における傾きｄＩLb／ｄｔは、以下の式
（５）および（６）に示すように、 ｄＩLb／ｄｔ＝Ｖｉｎ／Ｌ …（５） ｄＩLb／ｄｔ＝Ｖｏｕｔ／Ｌ …（６） となる。
流ＩLbは、第１スイッチ１１が導通している期間（ｔ１
からｔ２までの期間）に増加し、遮断されている期間
（ｔ２からｔ５までの期間）に減少する。ここで、増加
時および減少時における傾きｄＩLb／ｄｔは、以下の式
（５）および（６）に示すように、 ｄＩLb／ｄｔ＝Ｖｉｎ／Ｌ …（５） ｄＩLb／ｄｔ＝Ｖｏｕｔ／Ｌ …（６） となる。
【００６５】当該構成では、第１スイッチ１１の導通期
間にて、誘導素子１２に蓄積されたエネルギは、第１ス
イッチ１１の遮断期間にて、入力電圧Ｖｉｎとは逆の極
性で出力される。この結果、入力電圧Ｖｉｎに対して逆
極性の出力電圧Ｖｏｕｔを負荷に供給できる。また、第
１の実施形態と同様に、第１スイッチ１１の導通期間と
遮断期間との割合を出力電圧Ｖｏｕｔに応じて帰還制御
することによって、当該出力電圧Ｖｏｕｔを一定の値Ｖ
ｃｏｎに保つことができる。
間にて、誘導素子１２に蓄積されたエネルギは、第１ス
イッチ１１の遮断期間にて、入力電圧Ｖｉｎとは逆の極
性で出力される。この結果、入力電圧Ｖｉｎに対して逆
極性の出力電圧Ｖｏｕｔを負荷に供給できる。また、第
１の実施形態と同様に、第１スイッチ１１の導通期間と
遮断期間との割合を出力電圧Ｖｏｕｔに応じて帰還制御
することによって、当該出力電圧Ｖｏｕｔを一定の値Ｖ
ｃｏｎに保つことができる。
【００６６】ここで、上述の式（５）に示すように、当
該構成においても、誘導素子１２を流れる電流ＩLbは、
第１スイッチ１１が遮断されている間、減少しつづけ
る。ところが、第１の実施形態と同様に、誘導素子電流
検出回路２２が誘導電流ＩLbの向きを常に監視してお
り、コントロール回路２１は、誘導素子電流検出回路２
２の指示に基づいて、誘導素子１２の順方向電流が０に
近づき、向きが反転しようとした時点（ｔ１４の時点）
で第２スイッチ１５を遮断する。これにより、誘導素子
１２には、出力負荷が少ないときでも、逆方向電流が流
れない。したがって、出力負荷が少ないときでも高い変
換効率を維持できる。この結果、常に、変換効率を高い
値（例えば、８０％以上）に保つことができる反転型の
スイッチング電源回路１ｂを実現できる。
該構成においても、誘導素子１２を流れる電流ＩLbは、
第１スイッチ１１が遮断されている間、減少しつづけ
る。ところが、第１の実施形態と同様に、誘導素子電流
検出回路２２が誘導電流ＩLbの向きを常に監視してお
り、コントロール回路２１は、誘導素子電流検出回路２
２の指示に基づいて、誘導素子１２の順方向電流が０に
近づき、向きが反転しようとした時点（ｔ１４の時点）
で第２スイッチ１５を遮断する。これにより、誘導素子
１２には、出力負荷が少ないときでも、逆方向電流が流
れない。したがって、出力負荷が少ないときでも高い変
換効率を維持できる。この結果、常に、変換効率を高い
値（例えば、８０％以上）に保つことができる反転型の
スイッチング電源回路１ｂを実現できる。
【００６７】〔第４の実施形態〕本実施形態では、他の
適用例として、アップダウン型に適用した場合につい
て、図５および図２に基づいて説明する。すなわち、図
５に示すように、アップダウン型のスイッチング電源回
路１ｃは、図３に示すスイッチング電源回路１ａと略同
様であるが、誘導素子１２と第１スイッチ１１との接続
点と、転流ダイオード１４との間に、コンデンサ１６が
設けられており、コンデンサ１６と転流ダイオード１４
との接続点は、短絡用の誘導素子、または、短絡用の抵
抗からなるインピーダンス素子（図中では、Ｚと表記す
る）１７を介して接地されている。なお、残余の構成
は、上記スイッチング電源回路１ａと同様であるため、
同じ機能を有する部材には、同じ符号を付して説明を省
略する。
適用例として、アップダウン型に適用した場合につい
て、図５および図２に基づいて説明する。すなわち、図
５に示すように、アップダウン型のスイッチング電源回
路１ｃは、図３に示すスイッチング電源回路１ａと略同
様であるが、誘導素子１２と第１スイッチ１１との接続
点と、転流ダイオード１４との間に、コンデンサ１６が
設けられており、コンデンサ１６と転流ダイオード１４
との接続点は、短絡用の誘導素子、または、短絡用の抵
抗からなるインピーダンス素子（図中では、Ｚと表記す
る）１７を介して接地されている。なお、残余の構成
は、上記スイッチング電源回路１ａと同様であるため、
同じ機能を有する部材には、同じ符号を付して説明を省
略する。
【００６８】上記構成では、図２に示すように、誘導素
子１２に流れる誘導電流ＩLcは、第１スイッチ１１が導
通している期間（ｔ１からｔ２までの期間）に増加し、
遮断されている期間（ｔ２からｔ５までの期間）に減少
する。ここで、増加時および減少時における傾きｄＩLc
／ｄｔは、以下の式（７）および（８）に示すように、 ｄＩLc／ｄｔ＝Ｖｉｎ／Ｌ …（７） ｄＩLc／ｄｔ＝−（Ｖｏｕｔ／Ｌ） …（８） となる。
子１２に流れる誘導電流ＩLcは、第１スイッチ１１が導
通している期間（ｔ１からｔ２までの期間）に増加し、
遮断されている期間（ｔ２からｔ５までの期間）に減少
する。ここで、増加時および減少時における傾きｄＩLc
／ｄｔは、以下の式（７）および（８）に示すように、 ｄＩLc／ｄｔ＝Ｖｉｎ／Ｌ …（７） ｄＩLc／ｄｔ＝−（Ｖｏｕｔ／Ｌ） …（８） となる。
【００６９】当該構成では、第１スイッチ１１の導通期
間にて、誘導素子１２に蓄積されたエネルギは、第１ス
イッチ１１の遮断期間に、コンデンサ１６を介して出力
される。したがって、第１の実施形態と同様に、第１ス
イッチ１１の導通期間と遮断期間との割合を出力電圧Ｖ
ｏｕｔに応じて帰還制御することによって、当該出力電
圧Ｖｏｕｔを一定の値Ｖｃｏｎに保つことができる。本
実施形態では、コンデンサ１６およびインピーダンス素
子１７によって、誘導素子１２を流れる電流ＩLcと出力
負荷電流Ｉｏｕｔとの間に位相差が生ずる。この結果、
入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの大小関係が変化
する場合であっても、当該出力電圧Ｖｏｕｔを一定の値
Ｖｃｏｎに維持可能なアップダウン型のスイッチング電
源回路１ｃを実現できる。
間にて、誘導素子１２に蓄積されたエネルギは、第１ス
イッチ１１の遮断期間に、コンデンサ１６を介して出力
される。したがって、第１の実施形態と同様に、第１ス
イッチ１１の導通期間と遮断期間との割合を出力電圧Ｖ
ｏｕｔに応じて帰還制御することによって、当該出力電
圧Ｖｏｕｔを一定の値Ｖｃｏｎに保つことができる。本
実施形態では、コンデンサ１６およびインピーダンス素
子１７によって、誘導素子１２を流れる電流ＩLcと出力
負荷電流Ｉｏｕｔとの間に位相差が生ずる。この結果、
入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの大小関係が変化
する場合であっても、当該出力電圧Ｖｏｕｔを一定の値
Ｖｃｏｎに維持可能なアップダウン型のスイッチング電
源回路１ｃを実現できる。
【００７０】ここで、上述の式（７）に示すように、当
該構成においても、誘導素子１２を流れる電流ＩLcは、
第１スイッチ１１が遮断されている間、減少しつづけ
る。ところが、第１の実施形態と同様に、誘導素子電流
検出回路２２が誘導電流ＩLcの向きを常に監視してお
り、コントロール回路２１は、誘導素子電流検出回路２
２ｂからの指示に基づいて、誘導素子１２の順方向電流
が０に近づき、向きが反転しようとした時点（ｔ１４の
時点）で第２スイッチ１５を遮断する。これにより、誘
導素子１２には、出力負荷が少ないときでも、逆方向電
流が流れない。したがって、出力負荷が少ないときでも
高い変換効率を維持できる。この結果、常に、変換効率
を高い値（例えば、８０％以上）に保つことができるア
ップダウン型のスイッチング電源回路１ｃを実現でき
る。
該構成においても、誘導素子１２を流れる電流ＩLcは、
第１スイッチ１１が遮断されている間、減少しつづけ
る。ところが、第１の実施形態と同様に、誘導素子電流
検出回路２２が誘導電流ＩLcの向きを常に監視してお
り、コントロール回路２１は、誘導素子電流検出回路２
２ｂからの指示に基づいて、誘導素子１２の順方向電流
が０に近づき、向きが反転しようとした時点（ｔ１４の
時点）で第２スイッチ１５を遮断する。これにより、誘
導素子１２には、出力負荷が少ないときでも、逆方向電
流が流れない。したがって、出力負荷が少ないときでも
高い変換効率を維持できる。この結果、常に、変換効率
を高い値（例えば、８０％以上）に保つことができるア
ップダウン型のスイッチング電源回路１ｃを実現でき
る。
【００７１】〔第５の実施形態〕ところで、上記第１な
いし第４の実施形態では、誘導素子電流検出回路２２を
用いて誘導素子１２を流れる電流の向きを直接検出する
ことによって、第２スイッチ１５を遮断している。当該
誘導素子電流検出回路２２は、例えば、誘導素子１２に
直列に接続された抵抗の両端間電圧を測定したり、ホー
ル素子などを用いて、磁界の強さを測定したりして、上
記電流の向きを検出できる。
いし第４の実施形態では、誘導素子電流検出回路２２を
用いて誘導素子１２を流れる電流の向きを直接検出する
ことによって、第２スイッチ１５を遮断している。当該
誘導素子電流検出回路２２は、例えば、誘導素子１２に
直列に接続された抵抗の両端間電圧を測定したり、ホー
ル素子などを用いて、磁界の強さを測定したりして、上
記電流の向きを検出できる。
【００７２】ところが、磁界を測定する素子は、集積が
難しいため、スイッチング電源回路が大型化しやすい。
一方、抵抗を用いて検出する場合は、抵抗の電圧降下に
よって、スイッチング電源回路全体の効率が低下する虞
れがある。なお、測定用の抵抗として、配線の抵抗成分
を利用すれば、効率の低下を削減できる。また、抵抗値
を小さくすれば、抵抗に起因する損失を抑制できる。と
ころが、いずれの場合であっても、測定用抵抗の抵抗値
が小さくなるので、電流の向きを測定するために必要な
精度やゲインは、極めて高くなる。一方、第１スイッチ
１１のスイッチング周波数は、変換効率を向上させるた
めに、年々向上しているので、より速い検出速度が必要
とされる。したがって、測定精度と動作速度との双方が
所望のレベルを満足するように誘導素子電流検出回路２
２を形成する必要があり、小型で、低損失のスイッチン
グ電源回路を実現することは難しい。
難しいため、スイッチング電源回路が大型化しやすい。
一方、抵抗を用いて検出する場合は、抵抗の電圧降下に
よって、スイッチング電源回路全体の効率が低下する虞
れがある。なお、測定用の抵抗として、配線の抵抗成分
を利用すれば、効率の低下を削減できる。また、抵抗値
を小さくすれば、抵抗に起因する損失を抑制できる。と
ころが、いずれの場合であっても、測定用抵抗の抵抗値
が小さくなるので、電流の向きを測定するために必要な
精度やゲインは、極めて高くなる。一方、第１スイッチ
１１のスイッチング周波数は、変換効率を向上させるた
めに、年々向上しているので、より速い検出速度が必要
とされる。したがって、測定精度と動作速度との双方が
所望のレベルを満足するように誘導素子電流検出回路２
２を形成する必要があり、小型で、低損失のスイッチン
グ電源回路を実現することは難しい。
【００７３】これに対して、以下の実施形態では、入力
電圧Ｖｉｎおよび出力電圧Ｖｏｕｔに基づいて、誘導素
子１２を流れる電流の向きが反転する時点を予測して、
第２スイッチ１５を遮断する構成について説明する。
電圧Ｖｉｎおよび出力電圧Ｖｏｕｔに基づいて、誘導素
子１２を流れる電流の向きが反転する時点を予測して、
第２スイッチ１５を遮断する構成について説明する。
【００７４】すなわち、図６に示すスイッチング電源回
路２は、ステップダウン型のスイッチング電源回路であ
って、図１に示すスイッチング電源回路１と略同様の構
成である。ただし、誘導素子電流検出回路２２に代え
て、電圧積分コントロール回路（第２の制御手段）２３
が設けられている点が異なっている。
路２は、ステップダウン型のスイッチング電源回路であ
って、図１に示すスイッチング電源回路１と略同様の構
成である。ただし、誘導素子電流検出回路２２に代え
て、電圧積分コントロール回路（第２の制御手段）２３
が設けられている点が異なっている。
【００７５】上記電圧積分コントロール回路２３は、入
力電圧Ｖｉｎと出力電圧Ｖｏｕｔとを検知して、誘導素
子１２に流れる電流ＩL を計算し、電流ＩL が反転する
時点で、第２スイッチ１５を遮断するための信号をコン
トロール回路２１へ送出する。具体的には、両スイッチ
１１・１５の導通時における両端間電圧を０Ｖ、第１ス
イッチ１１の導通時間をＴONとすると、第１スイッチ１
１の導通時に誘導素子１２へ蓄積されたエネルギが放出
されるまでの時間ｘは、上述の式（１）および式（２）
から、以下の式（９）に示すように、 ｘ ＝ＴON・（Ｖｉｎ−Ｖｏｕｔ）／Ｖｏｕｔ …（９） となる。したがって、電圧積分コントロール回路２３が
上記時間ｘを算出し、第１スイッチ１１の遮断時点から
時間ｘが経過するまでの間に、コントロール回路２１が
第２スイッチ１５を遮断すれば、誘導素子１２に逆方向
電流が流れない。また、第１スイッチ１１の遮断時間Ｔ
OFF が、上記時間ｘ以下になるように、第２スイッチ１
５の導通／遮断を制御しても、逆方向電流の発生を防止
できる。
力電圧Ｖｉｎと出力電圧Ｖｏｕｔとを検知して、誘導素
子１２に流れる電流ＩL を計算し、電流ＩL が反転する
時点で、第２スイッチ１５を遮断するための信号をコン
トロール回路２１へ送出する。具体的には、両スイッチ
１１・１５の導通時における両端間電圧を０Ｖ、第１ス
イッチ１１の導通時間をＴONとすると、第１スイッチ１
１の導通時に誘導素子１２へ蓄積されたエネルギが放出
されるまでの時間ｘは、上述の式（１）および式（２）
から、以下の式（９）に示すように、 ｘ ＝ＴON・（Ｖｉｎ−Ｖｏｕｔ）／Ｖｏｕｔ …（９） となる。したがって、電圧積分コントロール回路２３が
上記時間ｘを算出し、第１スイッチ１１の遮断時点から
時間ｘが経過するまでの間に、コントロール回路２１が
第２スイッチ１５を遮断すれば、誘導素子１２に逆方向
電流が流れない。また、第１スイッチ１１の遮断時間Ｔ
OFF が、上記時間ｘ以下になるように、第２スイッチ１
５の導通／遮断を制御しても、逆方向電流の発生を防止
できる。
【００７６】なお、第２スイッチ１５の遮断時点が、逆
方向電流が流れ始める時点よりも前の場合、順方向電流
が転流ダイオード１４を介して流れる。この結果、第２
スイッチ１５を遮断するまでの間に、転流ダイオード１
４による順方向電圧損失が発生し、スイッチング電源回
路２の効率を低下させる。一方、逆方向電流が流れ始め
る時点よりも後に、第２スイッチ１５を遮断した場合
は、第２スイッチ１５を遮断するまでの間に、逆方向電
流が流れるので、逆方向電流に起因する損失が発生す
る。したがって、逆方向電流が流れ始める時点と一致す
るように、第２スイッチ１５の遮断時点を制御すること
が最も好ましい。ただし、ここで、逆方向電流に起因す
る損失は、転流ダイオード１４の順方向電圧に起因する
損失よりも大きいので、逆方向電流が流れ始める時点を
正確に予測できない場合は、第２スイッチ１５を早めに
遮断して、逆方向電流が流れないように制御する方がよ
い。
方向電流が流れ始める時点よりも前の場合、順方向電流
が転流ダイオード１４を介して流れる。この結果、第２
スイッチ１５を遮断するまでの間に、転流ダイオード１
４による順方向電圧損失が発生し、スイッチング電源回
路２の効率を低下させる。一方、逆方向電流が流れ始め
る時点よりも後に、第２スイッチ１５を遮断した場合
は、第２スイッチ１５を遮断するまでの間に、逆方向電
流が流れるので、逆方向電流に起因する損失が発生す
る。したがって、逆方向電流が流れ始める時点と一致す
るように、第２スイッチ１５の遮断時点を制御すること
が最も好ましい。ただし、ここで、逆方向電流に起因す
る損失は、転流ダイオード１４の順方向電圧に起因する
損失よりも大きいので、逆方向電流が流れ始める時点を
正確に予測できない場合は、第２スイッチ１５を早めに
遮断して、逆方向電流が流れないように制御する方がよ
い。
【００７７】これにより、誘導電流ＩL を直接測定せず
に、確実に、逆方向電流を防止できる。この結果、第１
の実施形態と同様に、出力負荷が少ないときでも、変換
効率を維持でき、常に変換効率を高い値（例えば、８０
％以上）に保つことのできるステップダウン型のスイッ
チング電源回路２を実現できる。
に、確実に、逆方向電流を防止できる。この結果、第１
の実施形態と同様に、出力負荷が少ないときでも、変換
効率を維持でき、常に変換効率を高い値（例えば、８０
％以上）に保つことのできるステップダウン型のスイッ
チング電源回路２を実現できる。
【００７８】また、本実施形態に係る電圧積分コントロ
ール回路２３は、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕ
ｔに基づいて、第２スイッチ１５の遮断タイミングを決
定している。したがって、誘導素子１２に直列に抵抗を
配さずに、遮断タイミングを決定できる。この結果、第
１の実施形態のスイッチング電源回路１の場合、すなわ
ち、誘導素子電流検出回路２２にて、遮断タイミングを
決定する場合に比べて、小型かつ低損失のスイッチング
電源回路を比較的容易に実現できる。
ール回路２３は、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕ
ｔに基づいて、第２スイッチ１５の遮断タイミングを決
定している。したがって、誘導素子１２に直列に抵抗を
配さずに、遮断タイミングを決定できる。この結果、第
１の実施形態のスイッチング電源回路１の場合、すなわ
ち、誘導素子電流検出回路２２にて、遮断タイミングを
決定する場合に比べて、小型かつ低損失のスイッチング
電源回路を比較的容易に実現できる。
【００７９】〔第６の実施形態〕上記第５の実施形態で
は、ステップダウン型のスイッチング電源回路に、電圧
積分コントロール回路を設ける場合について説明した
が、本発明は、これに限らず、他の型のスイッチング電
源回路にも適用できる。例えば、図３に示すステップア
ップ型のスイッチング電源回路１ａにおいて、誘導素子
電流検出回路２２の代わりに電圧積分コントロール回路
２３ａを設けると、図７に示すスイッチング電源回路２
ａが構成される。
は、ステップダウン型のスイッチング電源回路に、電圧
積分コントロール回路を設ける場合について説明した
が、本発明は、これに限らず、他の型のスイッチング電
源回路にも適用できる。例えば、図３に示すステップア
ップ型のスイッチング電源回路１ａにおいて、誘導素子
電流検出回路２２の代わりに電圧積分コントロール回路
２３ａを設けると、図７に示すスイッチング電源回路２
ａが構成される。
【００８０】上記構成では、第１スイッチ１１の導通時
における誘導電流ＩLaは、上述の式（３）および式
（４）に示すように変化するので、第１スイッチ１１の
導通時に誘導素子１２へ蓄積されたエネルギが放出され
るまでの時間ｘa は、以下の式（10）に示すように、 ｘa ＝ＴON・Ｖｉｎ／（Ｖｏｕｔ−Ｖｉｎ） …（10） となる。したがって、第５の実施形態と同様に、電圧積
分コントロール回路２３ａが上記時間ｘa を算出し、第
１スイッチ１１の遮断時点から時間ｘa が経過するまで
の間に、コントロール回路２１が第２スイッチ１５を遮
断すれば、誘導素子１２に逆方向電流が流れない。ま
た、第１スイッチ１１の遮断時間ＴOFF が、上記時間ｘ
a 以下になるように、第２スイッチ１５の導通／遮断を
制御しても、逆方向電流の発生を防止できる。
における誘導電流ＩLaは、上述の式（３）および式
（４）に示すように変化するので、第１スイッチ１１の
導通時に誘導素子１２へ蓄積されたエネルギが放出され
るまでの時間ｘa は、以下の式（10）に示すように、 ｘa ＝ＴON・Ｖｉｎ／（Ｖｏｕｔ−Ｖｉｎ） …（10） となる。したがって、第５の実施形態と同様に、電圧積
分コントロール回路２３ａが上記時間ｘa を算出し、第
１スイッチ１１の遮断時点から時間ｘa が経過するまで
の間に、コントロール回路２１が第２スイッチ１５を遮
断すれば、誘導素子１２に逆方向電流が流れない。ま
た、第１スイッチ１１の遮断時間ＴOFF が、上記時間ｘ
a 以下になるように、第２スイッチ１５の導通／遮断を
制御しても、逆方向電流の発生を防止できる。
【００８１】この結果、第２の実施形態と同様に、出力
負荷が少ないときでも変換効率を維持でき、常に変換効
率を高い値（例えば、８０％以上）に維持可能なステッ
プアップ型のスイッチング電源回路２ａを実現できる。
また、本実施形態では、第５の実施形態と同様に、誘導
電流ＩLaを直接測定せずに、第２スイッチ１５の遮断時
間を決定している。したがって、第２の実施形態より
も、さらに小型で高効率のスイッチング電源回路２ａを
比較的容易に実現できる。
負荷が少ないときでも変換効率を維持でき、常に変換効
率を高い値（例えば、８０％以上）に維持可能なステッ
プアップ型のスイッチング電源回路２ａを実現できる。
また、本実施形態では、第５の実施形態と同様に、誘導
電流ＩLaを直接測定せずに、第２スイッチ１５の遮断時
間を決定している。したがって、第２の実施形態より
も、さらに小型で高効率のスイッチング電源回路２ａを
比較的容易に実現できる。
【００８２】〔第７の実施形態〕また、図４に示す反転
型のスイッチング電源回路１ｂにおいて、誘導素子電流
検出回路２２の代わりに、電圧積分コントロール回路２
３ｂを設けると、図８に示すスイッチング電源回路２ｂ
が構成される。
型のスイッチング電源回路１ｂにおいて、誘導素子電流
検出回路２２の代わりに、電圧積分コントロール回路２
３ｂを設けると、図８に示すスイッチング電源回路２ｂ
が構成される。
【００８３】上記構成では、第１スイッチ１１の導通時
における誘導電流ＩLbは、上述の式（５）および式
（６）に示すように変化するので、第１スイッチ１１の
導通時に誘導素子１２へ蓄積されたエネルギが放出され
るまでの時間ｘb は、以下の式（11）に示すように、 ｘb ＝ＴON・Ｖｉｎ／（−Ｖｏｕｔ） …（11） となる。したがって、第５の実施形態と同様に、電圧積
分コントロール回路２３ｂが上記時間ｘb を算出し、第
１スイッチ１１の遮断時点から時間ｘb が経過するまで
の間に、コントロール回路２１が第２スイッチ１５を遮
断すれば、誘導素子１２に逆方向電流が流れない。ま
た、第１スイッチ１１の遮断時間ＴOFF が、上記時間ｘ
b 以下になるように、第２スイッチ１５の導通／遮断を
制御しても、逆方向電流の発生を防止できる。この結
果、第３の実施形態と同様に、出力負荷が少ないときで
も変換効率を保つことができ、常に変換効率を高い値
（８０％以上）に維持可能な反転型のスイッチング電源
回路２ｂを実現できる。また、本実施形態では、第５の
実施形態と同様に、誘導電流ＩLbを直接測定せずに、第
２スイッチ１５の遮断時間を決定しているので、第３の
実施形態よりも、さらに小型で高効率のスイッチング電
源回路２ｂを比較的容易に実現できる。
における誘導電流ＩLbは、上述の式（５）および式
（６）に示すように変化するので、第１スイッチ１１の
導通時に誘導素子１２へ蓄積されたエネルギが放出され
るまでの時間ｘb は、以下の式（11）に示すように、 ｘb ＝ＴON・Ｖｉｎ／（−Ｖｏｕｔ） …（11） となる。したがって、第５の実施形態と同様に、電圧積
分コントロール回路２３ｂが上記時間ｘb を算出し、第
１スイッチ１１の遮断時点から時間ｘb が経過するまで
の間に、コントロール回路２１が第２スイッチ１５を遮
断すれば、誘導素子１２に逆方向電流が流れない。ま
た、第１スイッチ１１の遮断時間ＴOFF が、上記時間ｘ
b 以下になるように、第２スイッチ１５の導通／遮断を
制御しても、逆方向電流の発生を防止できる。この結
果、第３の実施形態と同様に、出力負荷が少ないときで
も変換効率を保つことができ、常に変換効率を高い値
（８０％以上）に維持可能な反転型のスイッチング電源
回路２ｂを実現できる。また、本実施形態では、第５の
実施形態と同様に、誘導電流ＩLbを直接測定せずに、第
２スイッチ１５の遮断時間を決定しているので、第３の
実施形態よりも、さらに小型で高効率のスイッチング電
源回路２ｂを比較的容易に実現できる。
【００８４】〔第８の実施形態〕さらに、図５に示すア
ップダウン型のスイッチング電源回路１ｃにおいて、誘
導素子電流検出回路２２の代わりに、電圧積分コントロ
ール回路２３ｃを設けると、図９に示すスイッチング電
源回路２ｃが構成される。
ップダウン型のスイッチング電源回路１ｃにおいて、誘
導素子電流検出回路２２の代わりに、電圧積分コントロ
ール回路２３ｃを設けると、図９に示すスイッチング電
源回路２ｃが構成される。
【００８５】上記構成では、第１スイッチ１１の導通時
における誘導電流ＩLcは、上述の式（７）および式
（８）に示すように変化するので、第１スイッチ１１の
導通時に誘導素子１２へ蓄積されたエネルギが放出され
るまでの時間ｘc は、以下の式（12）に示すように、 ｘc ＝ＴON・Ｖｉｎ／Ｖｏｕｔ …（12） となる。したがって、第５の実施形態と同様に、電圧積
分コントロール回路２３ｃが上記時間ｘc を算出し、第
１スイッチ１１の遮断時点から時間ｘc が経過するまで
の間に、コントロール回路２１が第２スイッチ１５を遮
断すれば、誘導素子１２に逆方向電流が流れない。ま
た、第１スイッチ１１の遮断時間ＴOFF が、上記時間ｘ
c 以下になるように、第２スイッチ１５の導通／遮断を
制御しても、逆方向電流の発生を防止できる。
における誘導電流ＩLcは、上述の式（７）および式
（８）に示すように変化するので、第１スイッチ１１の
導通時に誘導素子１２へ蓄積されたエネルギが放出され
るまでの時間ｘc は、以下の式（12）に示すように、 ｘc ＝ＴON・Ｖｉｎ／Ｖｏｕｔ …（12） となる。したがって、第５の実施形態と同様に、電圧積
分コントロール回路２３ｃが上記時間ｘc を算出し、第
１スイッチ１１の遮断時点から時間ｘc が経過するまで
の間に、コントロール回路２１が第２スイッチ１５を遮
断すれば、誘導素子１２に逆方向電流が流れない。ま
た、第１スイッチ１１の遮断時間ＴOFF が、上記時間ｘ
c 以下になるように、第２スイッチ１５の導通／遮断を
制御しても、逆方向電流の発生を防止できる。
【００８６】この結果、第４の実施形態と同様に、出力
負荷が少ないときでも変換効率を保つことができ、常に
変換効率を高い値（例えば、８０％以上）に維持可能な
アップダウン型のスイッチング電源回路２ｃを実現でき
る。また、本実施形態では、第５の実施形態と同様に、
誘導電流ＩLcを直接測定せずに、第２スイッチ１５の遮
断時間を決定しているので、第４の実施形態よりも、さ
らに小型で高効率のスイッチング電源回路２ｂを比較的
容易に実現できる。
負荷が少ないときでも変換効率を保つことができ、常に
変換効率を高い値（例えば、８０％以上）に維持可能な
アップダウン型のスイッチング電源回路２ｃを実現でき
る。また、本実施形態では、第５の実施形態と同様に、
誘導電流ＩLcを直接測定せずに、第２スイッチ１５の遮
断時間を決定しているので、第４の実施形態よりも、さ
らに小型で高効率のスイッチング電源回路２ｂを比較的
容易に実現できる。
【００８７】〔第９の実施形態〕ところで、上記第５な
いし第８の実施形態に係る電圧積分コントロール回路２
３は、例えば、デジタル回路によって実現してもよい
し、アナログ回路を用いて実現してもよい。また、上述
の演算式（９）ないし式（12）を簡略化して、ある時点
における入出力電圧Ｖｉｎ・Ｖｏｕｔに基づいて、逆方
向電流が流れ始める時点を推測することもできる。
いし第８の実施形態に係る電圧積分コントロール回路２
３は、例えば、デジタル回路によって実現してもよい
し、アナログ回路を用いて実現してもよい。また、上述
の演算式（９）ないし式（12）を簡略化して、ある時点
における入出力電圧Ｖｉｎ・Ｖｏｕｔに基づいて、逆方
向電流が流れ始める時点を推測することもできる。
【００８８】ただし、上述の演算式（９）ないし式（1
2）の場合、デジタル回路で実現すると、回路規模や消
費電力が、アナログ回路の場合に比べて増大しがちであ
る。一方、上述したように、実際に逆方向電流が流れ始
める時点が推測した時点とズレていると、スイッチング
電源回路の変換効率が低下するので、近似式を用いて推
測すると、スイッチング電源回路の変換効率を向上する
ことが難しい。
2）の場合、デジタル回路で実現すると、回路規模や消
費電力が、アナログ回路の場合に比べて増大しがちであ
る。一方、上述したように、実際に逆方向電流が流れ始
める時点が推測した時点とズレていると、スイッチング
電源回路の変換効率が低下するので、近似式を用いて推
測すると、スイッチング電源回路の変換効率を向上する
ことが難しい。
【００８９】以下では、電圧積分コントロール回路２３
の好適な構成例として、アナログの積分器を用いた場合
について説明する。具体的には、本実施形態に係るスイ
ッチング電源回路３は、ステップダウン型の回路であっ
て、図１０に示すように、電圧積分コントロール回路２
３は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとを検知し
て、両電圧Ｖｉｎ、Ｖｏｕｔをそのまま、または、加減
算処理した電圧を電流へ変換することによって、誘導電
流ＩL の変化量ｄＩL ／ｄｔに応じた電流を生成する電
圧電流変換回路（電圧電流変換部）３１と、電圧電流変
換回路３１の出力電流を蓄積して電圧へと変換する電流
電圧変換コンデンサ３２と、電流電圧変換コンデンサ
（蓄積コンデンサ）３２の出力電圧Ｖｃを所定の値の基
準電圧Ｖｒｅｆ１と比較するコンパレータ（制御部）３
３と、上記基準電圧Ｖｒｅｆ１を生成してコンパレータ
３３へ入力する電源３４とを備えている。なお、残余の
構成は、図６と同様であるため、同じ機能を有する部材
には、同じ参照符号を付して説明を省略する。
の好適な構成例として、アナログの積分器を用いた場合
について説明する。具体的には、本実施形態に係るスイ
ッチング電源回路３は、ステップダウン型の回路であっ
て、図１０に示すように、電圧積分コントロール回路２
３は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとを検知し
て、両電圧Ｖｉｎ、Ｖｏｕｔをそのまま、または、加減
算処理した電圧を電流へ変換することによって、誘導電
流ＩL の変化量ｄＩL ／ｄｔに応じた電流を生成する電
圧電流変換回路（電圧電流変換部）３１と、電圧電流変
換回路３１の出力電流を蓄積して電圧へと変換する電流
電圧変換コンデンサ３２と、電流電圧変換コンデンサ
（蓄積コンデンサ）３２の出力電圧Ｖｃを所定の値の基
準電圧Ｖｒｅｆ１と比較するコンパレータ（制御部）３
３と、上記基準電圧Ｖｒｅｆ１を生成してコンパレータ
３３へ入力する電源３４とを備えている。なお、残余の
構成は、図６と同様であるため、同じ機能を有する部材
には、同じ参照符号を付して説明を省略する。
【００９０】上記電圧電流変換回路３１は、第１スイッ
チ１１が導通している間、入力電圧Ｖｉｎおよび出力電
圧Ｖｏｕｔに基づいて、Ｖｉｎ−Ｖｏｕｔに比例した電
流を生成し、上記電流電圧変換コンデンサ３２へ流し込
む。一方、第１スイッチ１１が遮断されている間、電圧
電流変換回路３１は、出力電圧Ｖｏｕｔに比例した電流
を上記電流電圧変換コンデンサ３２から引き抜く。な
お、電流生成時の比例定数は、導通期間と遮断期間とで
共通である。
チ１１が導通している間、入力電圧Ｖｉｎおよび出力電
圧Ｖｏｕｔに基づいて、Ｖｉｎ−Ｖｏｕｔに比例した電
流を生成し、上記電流電圧変換コンデンサ３２へ流し込
む。一方、第１スイッチ１１が遮断されている間、電圧
電流変換回路３１は、出力電圧Ｖｏｕｔに比例した電流
を上記電流電圧変換コンデンサ３２から引き抜く。な
お、電流生成時の比例定数は、導通期間と遮断期間とで
共通である。
【００９１】これにより、図１１に示すように、電流電
圧変換コンデンサ３２の両端電圧Ｖｃは、誘導素子１２
に流れる順方向電流ＩL に比例して変化する。したがっ
て、誘導素子１２に逆電流が流れ始める時点を、両端電
圧Ｖｃが０Ｖになる時点として正確に検出できる。この
結果、コンパレータ３３が、両端電圧Ｖｃと、基準電圧
Ｖｒｅｆ１とを比較して、両端電圧Ｖｃが０〔Ｖ〕にな
る前に、第２スイッチ１５の遮断をコントロール回路２
１へ指示すれば、誘導素子１２に逆方向電流が流れる前
に、第２スイッチ１５を遮断できる。したがって、出力
負荷が少ないときであっても、誘導素子１２に逆方向電
流が流れることがなく、常に変換効率を高い値（例え
ば、８０％以上）に維持可能なステップダウン型のスイ
ッチング電源回路３を実現できる。
圧変換コンデンサ３２の両端電圧Ｖｃは、誘導素子１２
に流れる順方向電流ＩL に比例して変化する。したがっ
て、誘導素子１２に逆電流が流れ始める時点を、両端電
圧Ｖｃが０Ｖになる時点として正確に検出できる。この
結果、コンパレータ３３が、両端電圧Ｖｃと、基準電圧
Ｖｒｅｆ１とを比較して、両端電圧Ｖｃが０〔Ｖ〕にな
る前に、第２スイッチ１５の遮断をコントロール回路２
１へ指示すれば、誘導素子１２に逆方向電流が流れる前
に、第２スイッチ１５を遮断できる。したがって、出力
負荷が少ないときであっても、誘導素子１２に逆方向電
流が流れることがなく、常に変換効率を高い値（例え
ば、８０％以上）に維持可能なステップダウン型のスイ
ッチング電源回路３を実現できる。
【００９２】〔第１０の実施形態〕本実施形態では、図
１２を参照して、図７と同様のステップアップ型のスイ
ッチング電源回路３ａにおいて、アナログの積分器を用
いて、電圧積分コントロール回路２３ａを構成した場合
について説明する。
１２を参照して、図７と同様のステップアップ型のスイ
ッチング電源回路３ａにおいて、アナログの積分器を用
いて、電圧積分コントロール回路２３ａを構成した場合
について説明する。
【００９３】本実施形態に係る電圧積分コントロール回
路２３ａは、図１０に示す電圧積分コントロール回路２
３と略同様であるが、電圧電流変換回路３１に代えて、
誘導電流ＩLaを算出するための電圧電流変換回路３１ａ
が設けられている。具体的には、上記電圧電流変換回路
３１ａは、第１スイッチ１１が導通している間、入力電
圧Ｖｉｎに比例した電流を生成し、上記電流電圧変換コ
ンデンサ３２へ流し込む。一方、第１スイッチ１１が遮
断されている間、電圧電流変換回路３１ａは、入力電圧
Ｖｉｎおよび出力電圧Ｖｏｕｔに基づいて、Ｖｏｕｔ−
Ｖｉｎに比例した電流を上記電流電圧変換コンデンサ３
２から引き抜く。なお、電流生成時の比例定数は、導通
期間と遮断期間とで共通である。
路２３ａは、図１０に示す電圧積分コントロール回路２
３と略同様であるが、電圧電流変換回路３１に代えて、
誘導電流ＩLaを算出するための電圧電流変換回路３１ａ
が設けられている。具体的には、上記電圧電流変換回路
３１ａは、第１スイッチ１１が導通している間、入力電
圧Ｖｉｎに比例した電流を生成し、上記電流電圧変換コ
ンデンサ３２へ流し込む。一方、第１スイッチ１１が遮
断されている間、電圧電流変換回路３１ａは、入力電圧
Ｖｉｎおよび出力電圧Ｖｏｕｔに基づいて、Ｖｏｕｔ−
Ｖｉｎに比例した電流を上記電流電圧変換コンデンサ３
２から引き抜く。なお、電流生成時の比例定数は、導通
期間と遮断期間とで共通である。
【００９４】これにより、図１３に示すように、電流電
圧変換コンデンサ３２の両端電圧Ｖｃa は、誘導素子１
２に流れる順方向電流ＩLaに比例して変化する。したが
って、誘導素子１２に逆電流が流れ始める時点を、両端
電圧Ｖｃa が０Ｖになる時点として正確に検出できる。
この結果、コンパレータ３３が、両端電圧Ｖｃa と、基
準電圧Ｖｒｅｆ１とを比較して、両端電圧Ｖｃa が０
〔Ｖ〕になる前に、第２スイッチ１５の遮断をコントロ
ール回路２１へ指示すれば、誘導素子１２に逆方向電流
が流れる前に、第２スイッチ１５を遮断できる。したが
って、出力負荷が少ないときであっても、誘導素子１２
に逆方向電流が流れることがなく、常に変換効率を高い
値（例えば、８０％以上）に維持可能なステップダウン
型のスイッチング電源回路３ａを実現できる。
圧変換コンデンサ３２の両端電圧Ｖｃa は、誘導素子１
２に流れる順方向電流ＩLaに比例して変化する。したが
って、誘導素子１２に逆電流が流れ始める時点を、両端
電圧Ｖｃa が０Ｖになる時点として正確に検出できる。
この結果、コンパレータ３３が、両端電圧Ｖｃa と、基
準電圧Ｖｒｅｆ１とを比較して、両端電圧Ｖｃa が０
〔Ｖ〕になる前に、第２スイッチ１５の遮断をコントロ
ール回路２１へ指示すれば、誘導素子１２に逆方向電流
が流れる前に、第２スイッチ１５を遮断できる。したが
って、出力負荷が少ないときであっても、誘導素子１２
に逆方向電流が流れることがなく、常に変換効率を高い
値（例えば、８０％以上）に維持可能なステップダウン
型のスイッチング電源回路３ａを実現できる。
【００９５】〔第１１の実施形態〕また、本実施形態で
は、図１４を参照しながら、図８と同様の反転型のスイ
ッチング電源回路３ｂにおいて、アナログの積分器を用
いて、電圧積分コントロール回路２３ｂを構成した場合
について説明する。
は、図１４を参照しながら、図８と同様の反転型のスイ
ッチング電源回路３ｂにおいて、アナログの積分器を用
いて、電圧積分コントロール回路２３ｂを構成した場合
について説明する。
【００９６】本実施形態に係る電圧積分コントロール回
路２３ｂは、図１０に示す電圧積分コントロール回路２
３と略同様であるが、電圧電流変換回路３１に代えて、
誘導電流ＩLbを算出するための電圧電流変換回路３１ｂ
が設けられている。具体的には、上記電圧電流変換回路
３１ｂは、第１スイッチ１１が導通している間、入力電
圧Ｖｉｎに比例した電流を生成し、上記電流電圧変換コ
ンデンサ３２へ流し込む。一方、第１スイッチ１１が遮
断されている間、電圧電流変換回路３１ｂは、出力電圧
Ｖｏｕｔに基づいて、−Ｖｏに比例した電流を上記電流
電圧変換コンデンサ３２から引き抜く。なお、電流生成
時の比例定数は、導通期間と遮断期間とで共通である。
路２３ｂは、図１０に示す電圧積分コントロール回路２
３と略同様であるが、電圧電流変換回路３１に代えて、
誘導電流ＩLbを算出するための電圧電流変換回路３１ｂ
が設けられている。具体的には、上記電圧電流変換回路
３１ｂは、第１スイッチ１１が導通している間、入力電
圧Ｖｉｎに比例した電流を生成し、上記電流電圧変換コ
ンデンサ３２へ流し込む。一方、第１スイッチ１１が遮
断されている間、電圧電流変換回路３１ｂは、出力電圧
Ｖｏｕｔに基づいて、−Ｖｏに比例した電流を上記電流
電圧変換コンデンサ３２から引き抜く。なお、電流生成
時の比例定数は、導通期間と遮断期間とで共通である。
【００９７】これにより、図１５に示すように、電流電
圧変換コンデンサ３２の両端電圧Ｖｃb は、誘導素子１
２に流れる順方向電流ＩLbに比例して変化する。したが
って、誘導素子１２に逆電流が流れ始める時点を、両端
電圧Ｖｃb が０Ｖになる時点として正確に検出できる。
この結果、コンパレータ３３が、両端電圧Ｖｃb と、基
準電圧Ｖｒｅｆ１とを比較して、両端電圧Ｖｃb が０
〔Ｖ〕になる前に、第２スイッチ１５の遮断をコントロ
ール回路２１へ指示すれば、誘導素子１２に逆方向電流
が流れる前に、第２スイッチ１５を遮断できる。したが
って、出力負荷が少ないときであっても、誘導素子１２
に逆方向電流が流れることがなく、常に変換効率を高い
値（例えば、８０％以上）に維持可能な反転型のスイッ
チング電源回路３ｂを実現できる。
圧変換コンデンサ３２の両端電圧Ｖｃb は、誘導素子１
２に流れる順方向電流ＩLbに比例して変化する。したが
って、誘導素子１２に逆電流が流れ始める時点を、両端
電圧Ｖｃb が０Ｖになる時点として正確に検出できる。
この結果、コンパレータ３３が、両端電圧Ｖｃb と、基
準電圧Ｖｒｅｆ１とを比較して、両端電圧Ｖｃb が０
〔Ｖ〕になる前に、第２スイッチ１５の遮断をコントロ
ール回路２１へ指示すれば、誘導素子１２に逆方向電流
が流れる前に、第２スイッチ１５を遮断できる。したが
って、出力負荷が少ないときであっても、誘導素子１２
に逆方向電流が流れることがなく、常に変換効率を高い
値（例えば、８０％以上）に維持可能な反転型のスイッ
チング電源回路３ｂを実現できる。
【００９８】〔第１２の実施形態〕さらに、本実施形態
では、図１６を参照しながら、図９と同様のアップダウ
ン型のスイッチング電源回路３ｃにおいて、アナログの
積分器を用いて、電圧積分コントロール回路２３ｃを構
成した場合について説明する。
では、図１６を参照しながら、図９と同様のアップダウ
ン型のスイッチング電源回路３ｃにおいて、アナログの
積分器を用いて、電圧積分コントロール回路２３ｃを構
成した場合について説明する。
【００９９】本実施形態に係る電圧積分コントロール回
路２３ｃは、図１０に示す電圧積分コントロール回路２
３と略同様であるが、電圧電流変換回路３１に代えて、
誘導電流ＩLcを算出するための電圧電流変換回路３１ｃ
が設けられている。具体的には、上記電圧電流変換回路
３１ｃは、第１スイッチ１１が導通している間、入力電
圧Ｖｉｎに基づいて、Ｖｉｎに比例した電流を生成し、
上記電流電圧変換コンデンサ３２へ流し込む。一方、第
１スイッチ１１が遮断されている間、電圧電流変換回路
３１ｃは、出力電圧Ｖｏｕｔに基づいて、Ｖｏに比例し
た電流を上記電流電圧変換コンデンサ３２から引き抜
く。なお、電流生成時の比例定数は、導通期間と遮断期
間とで共通である。
路２３ｃは、図１０に示す電圧積分コントロール回路２
３と略同様であるが、電圧電流変換回路３１に代えて、
誘導電流ＩLcを算出するための電圧電流変換回路３１ｃ
が設けられている。具体的には、上記電圧電流変換回路
３１ｃは、第１スイッチ１１が導通している間、入力電
圧Ｖｉｎに基づいて、Ｖｉｎに比例した電流を生成し、
上記電流電圧変換コンデンサ３２へ流し込む。一方、第
１スイッチ１１が遮断されている間、電圧電流変換回路
３１ｃは、出力電圧Ｖｏｕｔに基づいて、Ｖｏに比例し
た電流を上記電流電圧変換コンデンサ３２から引き抜
く。なお、電流生成時の比例定数は、導通期間と遮断期
間とで共通である。
【０１００】これにより、図１７に示すように、電流電
圧変換コンデンサ３２の両端電圧Ｖｃc は、誘導素子１
２に流れる順方向電流ＩLcに比例して変化する。したが
って、誘導素子１２に逆電流が流れ始める時点を、両端
電圧Ｖｃc が０Ｖになる時点として正確に検出できる。
この結果、コンパレータ３３が、両端電圧Ｖｃc と、基
準電圧Ｖｒｅｆ１とを比較して、両端電圧Ｖｃc が０
〔Ｖ〕になる前に、第２スイッチ１５の遮断をコントロ
ール回路２１へ指示すれば、誘導素子１２に逆方向電流
が流れる前に、第２スイッチ１５を遮断できる。したが
って、出力負荷が少ないときであっても、誘導素子１２
に逆方向電流が流れることがなく、常に変換効率を高い
値（例えば、８０％以上）に維持可能な高いアップダウ
ン型のスイッチング電源回路３ｃを実現できる。
圧変換コンデンサ３２の両端電圧Ｖｃc は、誘導素子１
２に流れる順方向電流ＩLcに比例して変化する。したが
って、誘導素子１２に逆電流が流れ始める時点を、両端
電圧Ｖｃc が０Ｖになる時点として正確に検出できる。
この結果、コンパレータ３３が、両端電圧Ｖｃc と、基
準電圧Ｖｒｅｆ１とを比較して、両端電圧Ｖｃc が０
〔Ｖ〕になる前に、第２スイッチ１５の遮断をコントロ
ール回路２１へ指示すれば、誘導素子１２に逆方向電流
が流れる前に、第２スイッチ１５を遮断できる。したが
って、出力負荷が少ないときであっても、誘導素子１２
に逆方向電流が流れることがなく、常に変換効率を高い
値（例えば、８０％以上）に維持可能な高いアップダウ
ン型のスイッチング電源回路３ｃを実現できる。
【０１０１】〔第１３の実施形態〕ところで、上記第５
ないし第１２の各実施形態は、誘導素子１２に流れる電
流を直接検出せず、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔ
とに基づいて、誘導素子１２に逆方向電流が流れ始める
時点を検出しているため、ＩＣ（ Integrated Circuit
）などに集積化しやすい。本実施形態では、図１８を
参照しながら、集積が容易なスイッチング電源回路の構
成例について、さらに詳細に説明する。なお、以下で
は、第１２の実施形態と同様のアップダウン型のスイッ
チング電源回路４ｃを例にして説明するが、他の実施形
態でも同様に、集積が容易な回路を実現できる。
ないし第１２の各実施形態は、誘導素子１２に流れる電
流を直接検出せず、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔ
とに基づいて、誘導素子１２に逆方向電流が流れ始める
時点を検出しているため、ＩＣ（ Integrated Circuit
）などに集積化しやすい。本実施形態では、図１８を
参照しながら、集積が容易なスイッチング電源回路の構
成例について、さらに詳細に説明する。なお、以下で
は、第１２の実施形態と同様のアップダウン型のスイッ
チング電源回路４ｃを例にして説明するが、他の実施形
態でも同様に、集積が容易な回路を実現できる。
【０１０２】すなわち、本実施形態では、第１スイッチ
１１は、ＮチャネルのＭＯＳトランジスタＮ１で構成さ
れており、第２スイッチ１５は、ＰチャネルのＭＯＳト
ランジスタＰ１で構成されている。また、インピーダン
ス素子１７は、誘導素子Ｌ１にて形成される。
１１は、ＮチャネルのＭＯＳトランジスタＮ１で構成さ
れており、第２スイッチ１５は、ＰチャネルのＭＯＳト
ランジスタＰ１で構成されている。また、インピーダン
ス素子１７は、誘導素子Ｌ１にて形成される。
【０１０３】一方、本実施形態に係るコントロール回路
２１ｃは、出力電圧Ｖｏｕｔを分圧する抵抗４１・４２
と、所定の値の基準電圧Ｖｒｅｆ２を生成する電源４３
と、上記両抵抗４１・４２の接続点の電圧Ｖａｄｊが正
入力端子に、上記基準電圧Ｖｒｅｆ２が負入力端子に印
加された誤差検出用のコンパレータ４４とを備えてい
る。さらに、コントロール回路２１ｃには、所定の周期
の三角波を生成する三角波発生器４５と、所定の値の基
準圧Ｖｒｅｆ３を生成する電源４６と、上記コンパレー
タ４４の出力と上記基準電圧Ｖｒｅｆ３とを正入力と
し、上記三角波発生器４５からの三角波を負入力とする
ＰＷＭ（ Pulse Width Modulation ）用のコンパレータ
４７とが設けられている。当該コンパレータ４７の出力
は、インバータ４８を介して、上記ＭＯＳトランジスタ
Ｎ１のゲートに印加されると共に、２入力ＮＡＮＤ回路
４９を介して、ＭＯＳトランジスタＰ１のゲートに印加
される。
２１ｃは、出力電圧Ｖｏｕｔを分圧する抵抗４１・４２
と、所定の値の基準電圧Ｖｒｅｆ２を生成する電源４３
と、上記両抵抗４１・４２の接続点の電圧Ｖａｄｊが正
入力端子に、上記基準電圧Ｖｒｅｆ２が負入力端子に印
加された誤差検出用のコンパレータ４４とを備えてい
る。さらに、コントロール回路２１ｃには、所定の周期
の三角波を生成する三角波発生器４５と、所定の値の基
準圧Ｖｒｅｆ３を生成する電源４６と、上記コンパレー
タ４４の出力と上記基準電圧Ｖｒｅｆ３とを正入力と
し、上記三角波発生器４５からの三角波を負入力とする
ＰＷＭ（ Pulse Width Modulation ）用のコンパレータ
４７とが設けられている。当該コンパレータ４７の出力
は、インバータ４８を介して、上記ＭＯＳトランジスタ
Ｎ１のゲートに印加されると共に、２入力ＮＡＮＤ回路
４９を介して、ＭＯＳトランジスタＰ１のゲートに印加
される。
【０１０４】上記構成において、出力電圧Ｖｏｕｔは、
抵抗４１・４２にて分圧され、帰還電圧Ｖａｄｊとし
て、誤差検出用のコンパレータ４４に印加される。当該
コンパレータ４４は、基準電圧Ｖｒｅｆ２と、帰還電圧
Ｖａｄｊとを比較して、両者の誤差に応じた電圧を出力
する。一方、ＰＷＭ用のコンパレータ４７は、上記コン
パレータ４４の出力電圧と基準電圧Ｖｒｅｆ３とのうち
で高い方の電圧と、三角波発生器４５で生成した三角波
とを比較してパルス信号を生成する。ここで、コンパレ
ータ４４の出力は、帰還電圧Ｖａｄｊが基準電圧Ｖｒｅ
ｆ２よりも大きい場合、パルス幅が減少する方向に変化
し、帰還電圧Ｖａｄｊの方が小さい場合に、パルス幅が
増加する方向に変化するように設定されている。したが
って、上記パルス信号のパルス幅は、帰還電圧Ｖａｄｊ
と、基準電圧Ｖｒｅｆ２とが一致するように制御され
る。
抵抗４１・４２にて分圧され、帰還電圧Ｖａｄｊとし
て、誤差検出用のコンパレータ４４に印加される。当該
コンパレータ４４は、基準電圧Ｖｒｅｆ２と、帰還電圧
Ｖａｄｊとを比較して、両者の誤差に応じた電圧を出力
する。一方、ＰＷＭ用のコンパレータ４７は、上記コン
パレータ４４の出力電圧と基準電圧Ｖｒｅｆ３とのうち
で高い方の電圧と、三角波発生器４５で生成した三角波
とを比較してパルス信号を生成する。ここで、コンパレ
ータ４４の出力は、帰還電圧Ｖａｄｊが基準電圧Ｖｒｅ
ｆ２よりも大きい場合、パルス幅が減少する方向に変化
し、帰還電圧Ｖａｄｊの方が小さい場合に、パルス幅が
増加する方向に変化するように設定されている。したが
って、上記パルス信号のパルス幅は、帰還電圧Ｖａｄｊ
と、基準電圧Ｖｒｅｆ２とが一致するように制御され
る。
【０１０５】上記パルス信号は、インバータ４８で反転
された後、ＮチャネルのＭＯＳトランジスタＮ１のゲー
トへ印加される。また、当該パルス信号は、電圧積分コ
ントロール回路２３ｃから第２スイッチ１５の遮断が指
示されていない間、ＮＡＮＤ回路４９で反転された後、
ＰチャネルのＭＯＳトランジスタＰ１のゲートへ印加さ
れる。したがって、第１スイッチ１１の導通時には、第
２スイッチ１５が遮断され、第１スイッチ１１の遮断時
には、第２スイッチ１５が導通するように制御される。
この結果、両スイッチ１１・１５のオン／オフは、出力
電圧Ｖｏｕｔが所望の値Ｖｃｏｎになるように制御され
る。
された後、ＮチャネルのＭＯＳトランジスタＮ１のゲー
トへ印加される。また、当該パルス信号は、電圧積分コ
ントロール回路２３ｃから第２スイッチ１５の遮断が指
示されていない間、ＮＡＮＤ回路４９で反転された後、
ＰチャネルのＭＯＳトランジスタＰ１のゲートへ印加さ
れる。したがって、第１スイッチ１１の導通時には、第
２スイッチ１５が遮断され、第１スイッチ１１の遮断時
には、第２スイッチ１５が導通するように制御される。
この結果、両スイッチ１１・１５のオン／オフは、出力
電圧Ｖｏｕｔが所望の値Ｖｃｏｎになるように制御され
る。
【０１０６】上記インバータ４８とＭＯＳトランジスタ
Ｎ１との間、並びに、上記ＮＡＮＤ回路４９とＭＯＳト
ランジスタＰ１との間には、図示しないプリバッファが
それぞれ設けられており、各プリバッファの遅延時間
は、オン時の方がオフ時よりも長く設定されている。こ
れにより、両ＭＯＳトランジスタＮ１・Ｐ１の一方は、
他方が遮断してから所定のデッドタイムＴｄｅｔが経過
するまでの間、導通しないように制御される。
Ｎ１との間、並びに、上記ＮＡＮＤ回路４９とＭＯＳト
ランジスタＰ１との間には、図示しないプリバッファが
それぞれ設けられており、各プリバッファの遅延時間
は、オン時の方がオフ時よりも長く設定されている。こ
れにより、両ＭＯＳトランジスタＮ１・Ｐ１の一方は、
他方が遮断してから所定のデッドタイムＴｄｅｔが経過
するまでの間、導通しないように制御される。
【０１０７】また、コンパレータ４７は、コンパレータ
の出力電圧が基準電圧Ｖｒｅｆ３よりも低い場合、基準
電圧Ｖｒｅｆ３と三角波とを比較してパルス信号を生成
する。したがって、パルス幅の最大値が制限され、スイ
ッチング電源回路４ｃの起動時など、出力電圧Ｖｏｕｔ
が極めて低い場合であっても、第１スイッチ１１の導通
期間を制限して、第１スイッチ１１の損傷を防止でき
る。
の出力電圧が基準電圧Ｖｒｅｆ３よりも低い場合、基準
電圧Ｖｒｅｆ３と三角波とを比較してパルス信号を生成
する。したがって、パルス幅の最大値が制限され、スイ
ッチング電源回路４ｃの起動時など、出力電圧Ｖｏｕｔ
が極めて低い場合であっても、第１スイッチ１１の導通
期間を制限して、第１スイッチ１１の損傷を防止でき
る。
【０１０８】なお、両ＭＯＳトランジスタＮ１・Ｐ１の
切り換えタイミングをズラす方法は、上記構成に限るも
のではなく、例えば、図１９に示すように、上記インバ
ータ４８およびＮＡＮＤ回路４９と、両ＭＯＳトランジ
スタＮ１・Ｐ１との間にタイミング制御部５０を設けて
制御してもよい。当該タイミング制御部５０では、イン
バータ４８の出力は、ＡＮＤ回路５０ａおよびバッファ
５０ｂを介して、上記ＭＯＳトランジスタＮ１のゲート
に印加される。同様に、ＮＡＮＤ回路４９の出力は、Ｏ
Ｒ回路５０ｃおよびバッファ５０ｄを介して、上記ＭＯ
ＳトランジスタＰ１のゲートに印加される。また、上記
バッファ５０ｂの出力は、上記ＯＲ回路５０ｃへ入力さ
れており、バッファ５０ｄの出力は、上記ＡＮＤ回路５
０ａへ入力される。
切り換えタイミングをズラす方法は、上記構成に限るも
のではなく、例えば、図１９に示すように、上記インバ
ータ４８およびＮＡＮＤ回路４９と、両ＭＯＳトランジ
スタＮ１・Ｐ１との間にタイミング制御部５０を設けて
制御してもよい。当該タイミング制御部５０では、イン
バータ４８の出力は、ＡＮＤ回路５０ａおよびバッファ
５０ｂを介して、上記ＭＯＳトランジスタＮ１のゲート
に印加される。同様に、ＮＡＮＤ回路４９の出力は、Ｏ
Ｒ回路５０ｃおよびバッファ５０ｄを介して、上記ＭＯ
ＳトランジスタＰ１のゲートに印加される。また、上記
バッファ５０ｂの出力は、上記ＯＲ回路５０ｃへ入力さ
れており、バッファ５０ｄの出力は、上記ＡＮＤ回路５
０ａへ入力される。
【０１０９】当該構成では、ＡＮＤ回路５０ａは、イン
バータ４８からＭＯＳトランジスタＮ１の導通が指示さ
れても、バッファ５０ｄがＭＯＳトランジスタＰ１の遮
断を指示するまで、出力をローレベルに保ってＭＯＳト
ランジスタＮ１の導通を阻止している。そして、ＡＮＤ
回路５０ａの出力は、バッファ５０ｄが遮断を指示した
後、ハイレベルとなり、バッファ５０ｂを介して、ＭＯ
ＳトランジスタＮ１のゲートに印加される。したがっ
て、ＡＮＤ回路５０ａおよびバッファ５０ｂの遅延時間
によって、ＭＯＳトランジスタＮ１の導通タイミング
は、ＭＯＳトランジスタＰ１の遮断タイミングよりも遅
く設定される。
バータ４８からＭＯＳトランジスタＮ１の導通が指示さ
れても、バッファ５０ｄがＭＯＳトランジスタＰ１の遮
断を指示するまで、出力をローレベルに保ってＭＯＳト
ランジスタＮ１の導通を阻止している。そして、ＡＮＤ
回路５０ａの出力は、バッファ５０ｄが遮断を指示した
後、ハイレベルとなり、バッファ５０ｂを介して、ＭＯ
ＳトランジスタＮ１のゲートに印加される。したがっ
て、ＡＮＤ回路５０ａおよびバッファ５０ｂの遅延時間
によって、ＭＯＳトランジスタＮ１の導通タイミング
は、ＭＯＳトランジスタＰ１の遮断タイミングよりも遅
く設定される。
【０１１０】同様に、ＯＲ回路５０ｃは、ＮＡＮＤ回路
４９からＭＯＳトランジスタＰ１の導通が指示されて
も、バッファ５０ｂがＭＯＳトランジスタＮ１の遮断を
指示するまで、出力をハイレベルに保って、ＭＯＳトラ
ンジスタＰ１の導通を阻止している。この結果、ＭＯＳ
トランジスタＰ１の導通タイミングは、ＭＯＳトランジ
スタＮ１の遮断タイミングよりも遅く設定される。
４９からＭＯＳトランジスタＰ１の導通が指示されて
も、バッファ５０ｂがＭＯＳトランジスタＮ１の遮断を
指示するまで、出力をハイレベルに保って、ＭＯＳトラ
ンジスタＰ１の導通を阻止している。この結果、ＭＯＳ
トランジスタＰ１の導通タイミングは、ＭＯＳトランジ
スタＮ１の遮断タイミングよりも遅く設定される。
【０１１１】一方、図１８に示すように、本実施形態に
係る電圧電流変換回路３１ｃは、第１スイッチ１１の導
通時に入力電圧Ｖｉｎに比例した電流を出力するため
に、入力電圧Ｖｉｎを分圧する抵抗５１・５２と、両抵
抗５１・５２の接続点が正入力端子に接続されたアンプ
５３と、アンプ５３の出力にベースが接続され、エミッ
タが抵抗５４を介して接地されたＮＰＮ型のトランジス
タ５５と、上記コントロール回路２１ｃから、第１スイ
ッチ１１の導通を示す信号ＳONを受け取った場合に、当
該トランジスタ５５のコレクタ電流と同じ値の電流を折
り返して出力するスイッチ付きのカレントミラー回路５
６とを備えている。また、上記トランジスタ５５と抵抗
５４との接続点は、アンプ５３の負入力端子に負帰還さ
れており、アンプ５３は、上記抵抗５４の両端電圧が、
上記抵抗５１・５２の接続点の電圧になるように、トラ
ンジスタ５５のベース電圧を制御できる。なお、上記ア
ンプ５３が、特許請求の範囲に記載の第１アンプ回路に
対応し、上記カレントミラー回路５６が、第１のカレン
トミラー回路に対応している。
係る電圧電流変換回路３１ｃは、第１スイッチ１１の導
通時に入力電圧Ｖｉｎに比例した電流を出力するため
に、入力電圧Ｖｉｎを分圧する抵抗５１・５２と、両抵
抗５１・５２の接続点が正入力端子に接続されたアンプ
５３と、アンプ５３の出力にベースが接続され、エミッ
タが抵抗５４を介して接地されたＮＰＮ型のトランジス
タ５５と、上記コントロール回路２１ｃから、第１スイ
ッチ１１の導通を示す信号ＳONを受け取った場合に、当
該トランジスタ５５のコレクタ電流と同じ値の電流を折
り返して出力するスイッチ付きのカレントミラー回路５
６とを備えている。また、上記トランジスタ５５と抵抗
５４との接続点は、アンプ５３の負入力端子に負帰還さ
れており、アンプ５３は、上記抵抗５４の両端電圧が、
上記抵抗５１・５２の接続点の電圧になるように、トラ
ンジスタ５５のベース電圧を制御できる。なお、上記ア
ンプ５３が、特許請求の範囲に記載の第１アンプ回路に
対応し、上記カレントミラー回路５６が、第１のカレン
トミラー回路に対応している。
【０１１２】上記構成において、入力電圧Ｖｉｎを抵抗
５１・５２で分圧して生成された電圧は、アンプ５３に
よって、抵抗５４に流れる電流へ変換される。当該電流
は、上記信号ＳONが導通を示している場合、カレントミ
ラー回路５６によって折り返される。これにより、電圧
電流変換回路３１ｃは、第１スイッチ１１の導通してい
る間、入力電圧Ｖｉｎに比例した電流を、電流電圧変換
コンデンサ３２へ出力できる。なお、信号ＳONが導通を
示していない場合は、カレントミラー回路５６は、動作
停止している。したがって、後述するカレントミラー回
路６７の出力電流のみが、電流電圧変換コンデンサ３２
から引き込まれる。
５１・５２で分圧して生成された電圧は、アンプ５３に
よって、抵抗５４に流れる電流へ変換される。当該電流
は、上記信号ＳONが導通を示している場合、カレントミ
ラー回路５６によって折り返される。これにより、電圧
電流変換回路３１ｃは、第１スイッチ１１の導通してい
る間、入力電圧Ｖｉｎに比例した電流を、電流電圧変換
コンデンサ３２へ出力できる。なお、信号ＳONが導通を
示していない場合は、カレントミラー回路５６は、動作
停止している。したがって、後述するカレントミラー回
路６７の出力電流のみが、電流電圧変換コンデンサ３２
から引き込まれる。
【０１１３】また、本実施形態に係る電圧電流変換回路
３１ｃは、第１スイッチ１１の遮断時に出力電圧Ｖｏｕ
ｔに比例した電流を出力するために、出力電圧Ｖｏｕｔ
を分圧する抵抗６１・６２と、両抵抗６１・６２の接続
点が正入力端子に接続されたアンプ６３と、アンプ６３
の出力にベースが接続され、エミッタが抵抗６４を介し
て接地されたＮＰＮ型のトランジスタ６５と、上記コン
トロール回路２１ｃから、第１スイッチ１１の遮断を示
す信号ＳOFF を受け取った場合に、当該トランジスタ６
５のコレクタ電流と同じ値の電流を折り返して出力する
スイッチ付きのカレントミラー回路６６と、当該カレン
トミラー回路６６の出力電流を再度折り返すカレントミ
ラー回路６７とを備えている。また、上記トランジスタ
６５と抵抗６４との接続点は、アンプ６３の負入力端子
に負帰還されており、アンプ６３は、上記抵抗６４の両
端電圧が、上記抵抗５１・６２の接続点の電圧になるよ
うに、トランジスタ６５のベース電圧を制御できる。な
お、上記アンプ６３が特許請求の範囲に記載の第２アン
プ回路に対応し、カレントミラー回路６６および６７
が、第２のカレントミラー回路に対応している。
３１ｃは、第１スイッチ１１の遮断時に出力電圧Ｖｏｕ
ｔに比例した電流を出力するために、出力電圧Ｖｏｕｔ
を分圧する抵抗６１・６２と、両抵抗６１・６２の接続
点が正入力端子に接続されたアンプ６３と、アンプ６３
の出力にベースが接続され、エミッタが抵抗６４を介し
て接地されたＮＰＮ型のトランジスタ６５と、上記コン
トロール回路２１ｃから、第１スイッチ１１の遮断を示
す信号ＳOFF を受け取った場合に、当該トランジスタ６
５のコレクタ電流と同じ値の電流を折り返して出力する
スイッチ付きのカレントミラー回路６６と、当該カレン
トミラー回路６６の出力電流を再度折り返すカレントミ
ラー回路６７とを備えている。また、上記トランジスタ
６５と抵抗６４との接続点は、アンプ６３の負入力端子
に負帰還されており、アンプ６３は、上記抵抗６４の両
端電圧が、上記抵抗５１・６２の接続点の電圧になるよ
うに、トランジスタ６５のベース電圧を制御できる。な
お、上記アンプ６３が特許請求の範囲に記載の第２アン
プ回路に対応し、カレントミラー回路６６および６７
が、第２のカレントミラー回路に対応している。
【０１１４】上記構成において、出力電圧Ｖｏｕｔを抵
抗６１・６２で分圧して生成された電圧は、アンプ６３
によって、抵抗６４に流れる電流へ変換される。当該電
流は、上記信号ＳOFF が遮断を示している場合、カレン
トミラー回路６６によって折り返され、さらに、カレン
トミラー回路６７によって、電流電圧変換コンデンサ３
２から電圧電流変換回路３１ｃへの方向へと折り返され
る。これにより、電圧電流変換回路３１ｃは、第１スイ
ッチ１１の導通している間、出力電圧Ｖｏｕｔ比例した
電流を、電流電圧変換コンデンサ３２から引き込むこと
ができる。なお、上記信号ＳOFF が導通を示している場
合、上記カレントミラー回路６６は、動作しない。した
がって、上述のカレントミラー回路５６の出力電流のみ
が、電流電圧変換コンデンサ３２へ供給される。
抗６１・６２で分圧して生成された電圧は、アンプ６３
によって、抵抗６４に流れる電流へ変換される。当該電
流は、上記信号ＳOFF が遮断を示している場合、カレン
トミラー回路６６によって折り返され、さらに、カレン
トミラー回路６７によって、電流電圧変換コンデンサ３
２から電圧電流変換回路３１ｃへの方向へと折り返され
る。これにより、電圧電流変換回路３１ｃは、第１スイ
ッチ１１の導通している間、出力電圧Ｖｏｕｔ比例した
電流を、電流電圧変換コンデンサ３２から引き込むこと
ができる。なお、上記信号ＳOFF が導通を示している場
合、上記カレントミラー回路６６は、動作しない。した
がって、上述のカレントミラー回路５６の出力電流のみ
が、電流電圧変換コンデンサ３２へ供給される。
【０１１５】これにより、電圧電流変換回路３１ｃは、
第１スイッチ１１が導通している間、入力電圧Ｖｉｎに
比例した電流を供給して、電流電圧変換コンデンサ３２
に電荷を蓄積できる。一方、第１スイッチ１１が遮断さ
れている間、電圧電流変換回路３１ｃは、出力電圧Ｖｏ
ｕｔに比例した電流を引き抜いて、電流電圧変換コンデ
ンサ３２の電荷を放出できる。この結果、電流電圧変換
コンデンサ３２の両端電圧Ｖｃc は、誘導電流ＩLcに比
例して変動する。
第１スイッチ１１が導通している間、入力電圧Ｖｉｎに
比例した電流を供給して、電流電圧変換コンデンサ３２
に電荷を蓄積できる。一方、第１スイッチ１１が遮断さ
れている間、電圧電流変換回路３１ｃは、出力電圧Ｖｏ
ｕｔに比例した電流を引き抜いて、電流電圧変換コンデ
ンサ３２の電荷を放出できる。この結果、電流電圧変換
コンデンサ３２の両端電圧Ｖｃc は、誘導電流ＩLcに比
例して変動する。
【０１１６】さらに、コンパレータ３３は、両端電圧Ｖ
ｃc が、所定の値の基準電圧Ｖｒｅｆ１を下回った場
合、誘導電流ＩLcが０に近づき、逆方向に流れようとし
ていると判定し、ＮＡＮＤ回路４９へ出力する電圧を低
下させる。この結果、コントロール回路２１ｃにおい
て、ＮＡＮＤ回路４９は、コンパレータ４７の出力に拘
わらず、ＰチャネルのＭＯＳトランジスタＰ１のゲート
へ、常にハイレベルの出力を印加する。これにより、電
圧積分コントロール回路２３ｃは、誘導電流ＩLcが逆方
向に流れようとした時点を正確に判定し、コントロール
回路２１ｃに第２スイッチ１５を遮断させることができ
る。
ｃc が、所定の値の基準電圧Ｖｒｅｆ１を下回った場
合、誘導電流ＩLcが０に近づき、逆方向に流れようとし
ていると判定し、ＮＡＮＤ回路４９へ出力する電圧を低
下させる。この結果、コントロール回路２１ｃにおい
て、ＮＡＮＤ回路４９は、コンパレータ４７の出力に拘
わらず、ＰチャネルのＭＯＳトランジスタＰ１のゲート
へ、常にハイレベルの出力を印加する。これにより、電
圧積分コントロール回路２３ｃは、誘導電流ＩLcが逆方
向に流れようとした時点を正確に判定し、コントロール
回路２１ｃに第２スイッチ１５を遮断させることができ
る。
【０１１７】ここで、上記構成のコントロール回路２１
ｃおよび電圧積分コントロール回路２３ｃは、アンプや
抵抗およびトランジスタなど、集積が容易な回路で構成
されている。したがって、コントロール回路２１ｃおよ
び電圧積分コントロール回路２３ｃをＩＣとして集積し
た場合、第１スイッチ１１、誘導素子１２、平滑コンデ
ンサ１３、転流ダイオード１４、第２スイッチ１５、コ
ンデンサ１６およびインピーダンス素子１７を当該ＩＣ
に外付けするだけで、高精度で高効率なスイッチング電
源回路４ｃを構成できる。上記コントロール回路２１ｃ
は、例えば、誤差検出用のコンパレータ４４や三角波発
生器４５など、高い周波数で動作し、かつ、高い精度が
要求される回路を含んでいる。一方、電圧積分コントロ
ール回路２３ｃにおいて、電圧電流変換回路３１ｃの演
算精度が低いと、誘導電流ＩLcを正しく算出できず、第
２スイッチ１５の導通／遮断のタイミングがズレるの
で、スイッチング電源回路４ｃの効率が低下する。した
がって、コントロール回路２１ｃおよび電圧積分コント
ロール回路２３を集積すれば、それぞれの演算精度を容
易に向上できるので、高精度で高効率なスイッチング電
源回路４ｃを実現できる。なお、第１スイッチ１１、転
流ダイオード１４、および第２スイッチ１５を集積する
ことで、さらに部品点数を削減できる。また、基準電圧
Ｖｒｅｆ２の値が一定であっても、両抵抗４１・４２の
分圧比を変更すれば、出力電圧Ｖｏｕｔの目標値Ｖｃｏ
ｎを変更できる。したがって、両抵抗４１・４２を外付
けした場合は、異なる目標値Ｖｏｕｔを有するスイッチ
ング電源回路間で、上記集積回路を共用できる。
ｃおよび電圧積分コントロール回路２３ｃは、アンプや
抵抗およびトランジスタなど、集積が容易な回路で構成
されている。したがって、コントロール回路２１ｃおよ
び電圧積分コントロール回路２３ｃをＩＣとして集積し
た場合、第１スイッチ１１、誘導素子１２、平滑コンデ
ンサ１３、転流ダイオード１４、第２スイッチ１５、コ
ンデンサ１６およびインピーダンス素子１７を当該ＩＣ
に外付けするだけで、高精度で高効率なスイッチング電
源回路４ｃを構成できる。上記コントロール回路２１ｃ
は、例えば、誤差検出用のコンパレータ４４や三角波発
生器４５など、高い周波数で動作し、かつ、高い精度が
要求される回路を含んでいる。一方、電圧積分コントロ
ール回路２３ｃにおいて、電圧電流変換回路３１ｃの演
算精度が低いと、誘導電流ＩLcを正しく算出できず、第
２スイッチ１５の導通／遮断のタイミングがズレるの
で、スイッチング電源回路４ｃの効率が低下する。した
がって、コントロール回路２１ｃおよび電圧積分コント
ロール回路２３を集積すれば、それぞれの演算精度を容
易に向上できるので、高精度で高効率なスイッチング電
源回路４ｃを実現できる。なお、第１スイッチ１１、転
流ダイオード１４、および第２スイッチ１５を集積する
ことで、さらに部品点数を削減できる。また、基準電圧
Ｖｒｅｆ２の値が一定であっても、両抵抗４１・４２の
分圧比を変更すれば、出力電圧Ｖｏｕｔの目標値Ｖｃｏ
ｎを変更できる。したがって、両抵抗４１・４２を外付
けした場合は、異なる目標値Ｖｏｕｔを有するスイッチ
ング電源回路間で、上記集積回路を共用できる。
【０１１８】
【発明の効果】請求項１の発明に係る同期整流回路は、
以上のように、第１スイッチの導通時にエネルギを蓄積
する誘導素子と、第１スイッチの遮断時に、上記誘導素
子に流れる電流を維持する整流素子と、整流素子へ並列
に接続された第２スイッチとを有するステップダウン型
の同期整流回路において、上記誘導素子に流れる第１電
流を監視する誘導素子電流検出手段と、上記誘導素子電
流検出手段の指示に基づいて、上記第２スイッチを遮断
する第１の制御手段とを備えている構成である。
以上のように、第１スイッチの導通時にエネルギを蓄積
する誘導素子と、第１スイッチの遮断時に、上記誘導素
子に流れる電流を維持する整流素子と、整流素子へ並列
に接続された第２スイッチとを有するステップダウン型
の同期整流回路において、上記誘導素子に流れる第１電
流を監視する誘導素子電流検出手段と、上記誘導素子電
流検出手段の指示に基づいて、上記第２スイッチを遮断
する第１の制御手段とを備えている構成である。
【０１１９】上記構成では、誘導素子電流検出手段が第
１電流を監視しており、第１の制御手段は、誘導素子電
流検出手段の指示に従い、第１電流が０に近づき、逆転
しようとする場合に、第２スイッチを遮断する。これに
より、軽負荷時であっても、誘導素子には、逆方向の電
流が流れず、高い変換効率を維持できる。この結果、常
に変換効率の高いステップダウン型の同期整流回路を実
現できるという効果を奏する。
１電流を監視しており、第１の制御手段は、誘導素子電
流検出手段の指示に従い、第１電流が０に近づき、逆転
しようとする場合に、第２スイッチを遮断する。これに
より、軽負荷時であっても、誘導素子には、逆方向の電
流が流れず、高い変換効率を維持できる。この結果、常
に変換効率の高いステップダウン型の同期整流回路を実
現できるという効果を奏する。
【０１２０】請求項２の発明に係る同期整流回路は、以
上のように、ステップアップ型の同期整流回路におい
て、誘導素子に流れる第１電流を監視する誘導素子電流
検出手段と、上記誘導素子電流検出手段の指示に基づい
て、上記第２スイッチを遮断する第１の制御手段とを備
えている構成である。
上のように、ステップアップ型の同期整流回路におい
て、誘導素子に流れる第１電流を監視する誘導素子電流
検出手段と、上記誘導素子電流検出手段の指示に基づい
て、上記第２スイッチを遮断する第１の制御手段とを備
えている構成である。
【０１２１】それゆえ、請求項１と同様に、軽負荷時で
あっても、誘導素子には、逆方向の電流が流れず、高い
変換効率を維持できる。この結果、常に変換効率の高い
ステップアップ型の同期整流回路を実現できるという効
果を奏する。
あっても、誘導素子には、逆方向の電流が流れず、高い
変換効率を維持できる。この結果、常に変換効率の高い
ステップアップ型の同期整流回路を実現できるという効
果を奏する。
【０１２２】請求項３の発明に係る同期整流回路は、以
上のように、反転型の同期整流回路において、誘導素子
に流れる第１電流を監視する誘導素子電流検出手段と、
上記誘導素子電流検出手段の指示に基づいて、上記第２
スイッチを遮断する第１の制御手段とを備えている構成
である。
上のように、反転型の同期整流回路において、誘導素子
に流れる第１電流を監視する誘導素子電流検出手段と、
上記誘導素子電流検出手段の指示に基づいて、上記第２
スイッチを遮断する第１の制御手段とを備えている構成
である。
【０１２３】それゆえ、請求項１と同様に、軽負荷時で
あっても、誘導素子には、逆方向の電流が流れず、高い
変換効率を維持できる。この結果、常に変換効率の高い
反転型の同期整流回路を実現できるという効果を奏す
る。
あっても、誘導素子には、逆方向の電流が流れず、高い
変換効率を維持できる。この結果、常に変換効率の高い
反転型の同期整流回路を実現できるという効果を奏す
る。
【０１２４】請求項４の発明に係る同期整流回路は、以
上のように、請求項２または３記載の発明の構成におい
て、上記第１スイッチおよび誘導素子の接続点と、上記
整流素子との間に設けられたコンデンサと、当該コンデ
ンサと整流素子との間に一端が接続された短絡用誘導素
子または短絡用抵抗とを備えている構成である。
上のように、請求項２または３記載の発明の構成におい
て、上記第１スイッチおよび誘導素子の接続点と、上記
整流素子との間に設けられたコンデンサと、当該コンデ
ンサと整流素子との間に一端が接続された短絡用誘導素
子または短絡用抵抗とを備えている構成である。
【０１２５】上記構成では、第１スイッチの導通時に、
誘導素子に蓄積されたエネルギは、コンデンサを介して
出力される。それゆえ、この結果、常に変換効率の高い
アップダウン型の同期整流回路を実現できるという効果
を奏する。
誘導素子に蓄積されたエネルギは、コンデンサを介して
出力される。それゆえ、この結果、常に変換効率の高い
アップダウン型の同期整流回路を実現できるという効果
を奏する。
【０１２６】請求項５の発明に係る同期整流回路は、以
上のように、上記ステップダウン型の同期整流回路にお
いて、誘導素子電流検出手段および第１の制御手段に代
えて、上記入力端子電圧と出力端子電圧とに基づいて、
上記第１電流を推定し、上記第２スイッチを制御する第
２の制御手段を備えている構成である。
上のように、上記ステップダウン型の同期整流回路にお
いて、誘導素子電流検出手段および第１の制御手段に代
えて、上記入力端子電圧と出力端子電圧とに基づいて、
上記第１電流を推定し、上記第２スイッチを制御する第
２の制御手段を備えている構成である。
【０１２７】上記構成では、誘導素子電流検出手段を用
いて第１電流を直接監視する代わりに、第２の制御手段
が、入力端子電圧と出力端子電圧とに基づいて上記第１
電流を推定している。したがって、ステップダウン型の
スイッチング電源回路として動作可能な請求項１と同様
の効果を有し、より小型で高効率の同期整流回路を実現
できるという効果を奏する。
いて第１電流を直接監視する代わりに、第２の制御手段
が、入力端子電圧と出力端子電圧とに基づいて上記第１
電流を推定している。したがって、ステップダウン型の
スイッチング電源回路として動作可能な請求項１と同様
の効果を有し、より小型で高効率の同期整流回路を実現
できるという効果を奏する。
【０１２８】請求項６の発明に係る同期整流回路は、以
上のように、上記ステップアップ型の同期整流回路にお
いて、誘導素子電流検出手段および第１の制御手段に代
えて、上記入力端子電圧と出力端子電圧とに基づいて、
上記第１電流を推定し、上記第２スイッチを制御する第
２の制御手段を備えている構成である。
上のように、上記ステップアップ型の同期整流回路にお
いて、誘導素子電流検出手段および第１の制御手段に代
えて、上記入力端子電圧と出力端子電圧とに基づいて、
上記第１電流を推定し、上記第２スイッチを制御する第
２の制御手段を備えている構成である。
【０１２９】上記構成では、誘導素子電流検出手段を用
いて第１電流を直接監視する代わりに、第２の制御手段
が、入力端子電圧と出力端子電圧とに基づいて上記第１
電流を推定している。したがって、ステップアップ型の
スイッチング電源回路として動作可能な請求項２と同様
の効果を有し、より小型で高効率の同期整流回路を実現
できるという効果を奏する。
いて第１電流を直接監視する代わりに、第２の制御手段
が、入力端子電圧と出力端子電圧とに基づいて上記第１
電流を推定している。したがって、ステップアップ型の
スイッチング電源回路として動作可能な請求項２と同様
の効果を有し、より小型で高効率の同期整流回路を実現
できるという効果を奏する。
【０１３０】請求項７の発明に係る同期整流回路は、以
上のように、上記反転型の同期整流回路において、誘導
素子電流検出手段および第１の制御手段に代えて、上記
入力端子電圧と出力端子電圧とに基づいて、上記第１電
流を推定し、上記第２スイッチを制御する第２の制御手
段を備えている構成である。
上のように、上記反転型の同期整流回路において、誘導
素子電流検出手段および第１の制御手段に代えて、上記
入力端子電圧と出力端子電圧とに基づいて、上記第１電
流を推定し、上記第２スイッチを制御する第２の制御手
段を備えている構成である。
【０１３１】上記構成では、誘導素子電流検出手段を用
いて第１電流を直接監視する代わりに、第２の制御手段
が、入力端子電圧と出力端子電圧とに基づいて上記第１
電流を推定している。したがって、反転型のスイッチン
グ電源回路として動作可能な請求項３と同様の効果を有
し、より小型で高効率の同期整流回路を実現できるとい
う効果を奏する。
いて第１電流を直接監視する代わりに、第２の制御手段
が、入力端子電圧と出力端子電圧とに基づいて上記第１
電流を推定している。したがって、反転型のスイッチン
グ電源回路として動作可能な請求項３と同様の効果を有
し、より小型で高効率の同期整流回路を実現できるとい
う効果を奏する。
【０１３２】請求項８の発明に係る同期整流回路は、以
上のように、請求項６または７記載の発明の構成におい
て、上記第１スイッチおよび誘導素子の接続点と、上記
整流素子との間に設けられたコンデンサと、当該コンデ
ンサと整流素子との間に一端が接続された短絡用誘導素
子または短絡用抵抗とを備えている構成である。
上のように、請求項６または７記載の発明の構成におい
て、上記第１スイッチおよび誘導素子の接続点と、上記
整流素子との間に設けられたコンデンサと、当該コンデ
ンサと整流素子との間に一端が接続された短絡用誘導素
子または短絡用抵抗とを備えている構成である。
【０１３３】当該構成では、第１スイッチの導通時に、
誘導素子に蓄積されたエネルギは、コンデンサを介して
出力される。したがって、アップダウン型ののスイッチ
ング電源回路として動作可能な請求項４と同様の効果を
有し、より小型で高効率の同期整流回路を実現できると
いう効果を奏する。
誘導素子に蓄積されたエネルギは、コンデンサを介して
出力される。したがって、アップダウン型ののスイッチ
ング電源回路として動作可能な請求項４と同様の効果を
有し、より小型で高効率の同期整流回路を実現できると
いう効果を奏する。
【０１３４】請求項９の発明に係る同期整流回路は、以
上のように、請求項５、６、７または８記載の発明の構
成において、上記制御手段は、上記入力端子電圧と出力
端子電圧と上記第１スイッチが導通しているか否かとに
基づいて、上記第１電流の変動量に応じた電流を生成す
る電圧電流変換部と、当該電圧電流変換部の出力に、第
１端部が接続された蓄積コンデンサと、当該蓄積コンデ
ンサの第１端部の電圧に基づいて、上記第２スイッチを
制御する制御部とを備えている構成である。
上のように、請求項５、６、７または８記載の発明の構
成において、上記制御手段は、上記入力端子電圧と出力
端子電圧と上記第１スイッチが導通しているか否かとに
基づいて、上記第１電流の変動量に応じた電流を生成す
る電圧電流変換部と、当該電圧電流変換部の出力に、第
１端部が接続された蓄積コンデンサと、当該蓄積コンデ
ンサの第１端部の電圧に基づいて、上記第２スイッチを
制御する制御部とを備えている構成である。
【０１３５】上記構成では、入出力端子電圧に基づいて
算出された当該第１電流の変動量を積分して算出するの
で、極めて高精度に第１電流を推定できる。この結果、
誘導素子に逆方向電流が流れることを確実に防止でき、
同期整流回路の変換効率をさらに向上できるという効果
を奏する。
算出された当該第１電流の変動量を積分して算出するの
で、極めて高精度に第１電流を推定できる。この結果、
誘導素子に逆方向電流が流れることを確実に防止でき、
同期整流回路の変換効率をさらに向上できるという効果
を奏する。
【０１３６】加えて、上記電流電圧変換部や制御部は、
アンプなどのアナログ回路で実現できるので集積化が容
易で、かつ、デジタル回路で実現する場合に比べて消費
電力や回路規模を削減できる。この結果、小型かつ低消
費電力の同期整流回路を実現できるという効果を併せて
奏する。
アンプなどのアナログ回路で実現できるので集積化が容
易で、かつ、デジタル回路で実現する場合に比べて消費
電力や回路規模を削減できる。この結果、小型かつ低消
費電力の同期整流回路を実現できるという効果を併せて
奏する。
【０１３７】請求項１０の発明に係る同期整流回路は、
以上のように、請求項９記載の発明の構成において、上
記電圧電流変換部は、上記入力端子電圧および出力端子
電圧のうち、少なくとも一方に基づいて、第１スイッチ
の導通時における上記第１電流の変動量に比例した電流
を生成する第１アンプ回路と、上記第１スイッチの導通
時にのみ、上記第１アンプ回路の出力電流と同じ量の電
流を上記蓄積コンデンサの第１端部へ流し込む第１のカ
レントミラー回路と、上記入力端子電圧および出力端子
電圧のうち、少なくとも一方に基づいて、第１スイッチ
の遮断時における上記第１電流の変動量に比例した電流
を生成する第２アンプ回路と、上記第１スイッチの遮断
時にのみ、上記第２アンプ回路の出力電流と同じ量の電
流を上記蓄積コンデンサの第１端部から引き抜く第２の
カレントミラー回路とを備えている構成である。
以上のように、請求項９記載の発明の構成において、上
記電圧電流変換部は、上記入力端子電圧および出力端子
電圧のうち、少なくとも一方に基づいて、第１スイッチ
の導通時における上記第１電流の変動量に比例した電流
を生成する第１アンプ回路と、上記第１スイッチの導通
時にのみ、上記第１アンプ回路の出力電流と同じ量の電
流を上記蓄積コンデンサの第１端部へ流し込む第１のカ
レントミラー回路と、上記入力端子電圧および出力端子
電圧のうち、少なくとも一方に基づいて、第１スイッチ
の遮断時における上記第１電流の変動量に比例した電流
を生成する第２アンプ回路と、上記第１スイッチの遮断
時にのみ、上記第２アンプ回路の出力電流と同じ量の電
流を上記蓄積コンデンサの第１端部から引き抜く第２の
カレントミラー回路とを備えている構成である。
【０１３８】上記構成では、第１スイッチの導通時に
は、第１アンプ回路と、第１のカレントミラー回路とが
動作して、上記蓄積コンデンサの第１端部に電荷を蓄積
する。一方、第１スイッチの遮断時には、第２アンプ回
路と、第２のカレントミラー回路とが動作して、上記蓄
積コンデンサの第１端部から電荷を放出する。それゆ
え、電圧電流変換回路は、第１スイッチの導通と遮断時
との双方において、上記第１電流の変動量に応じた電流
を高い精度で生成できるという効果を奏する。
は、第１アンプ回路と、第１のカレントミラー回路とが
動作して、上記蓄積コンデンサの第１端部に電荷を蓄積
する。一方、第１スイッチの遮断時には、第２アンプ回
路と、第２のカレントミラー回路とが動作して、上記蓄
積コンデンサの第１端部から電荷を放出する。それゆ
え、電圧電流変換回路は、第１スイッチの導通と遮断時
との双方において、上記第１電流の変動量に応じた電流
を高い精度で生成できるという効果を奏する。
【図１】本発明の一実施形態を示すものであり、同期整
流方式を用いたステップダウン型のスイッチング電源回
路の要部を示すブロック図である。
流方式を用いたステップダウン型のスイッチング電源回
路の要部を示すブロック図である。
【図２】上記スイッチング電源回路の動作を示す波形図
である。
である。
【図３】本発明の他の実施形態を示すものであり、同期
整流方式を用いたステップアップ型のスイッチング電源
回路の要部を示すブロック図である。
整流方式を用いたステップアップ型のスイッチング電源
回路の要部を示すブロック図である。
【図４】本発明のさらに他の実施形態を示すものであ
り、同期整流方式を用いた反転型のスイッチング電源回
路の要部を示すブロック図である。
り、同期整流方式を用いた反転型のスイッチング電源回
路の要部を示すブロック図である。
【図５】本発明のさらに他の実施形態を示すものであ
り、同期整流方式を用いたアップダウン型のスイッチン
グ電源回路の要部を示すブロック図である。
り、同期整流方式を用いたアップダウン型のスイッチン
グ電源回路の要部を示すブロック図である。
【図６】本発明のさらに実施形態を示すものであり、同
期整流方式を用いたステップダウン型のスイッチング電
源回路の要部を示すブロック図である。
期整流方式を用いたステップダウン型のスイッチング電
源回路の要部を示すブロック図である。
【図７】本発明のさらに他の実施形態を示すものであ
り、同期整流方式を用いたステップアップ型のスイッチ
ング電源回路の要部を示すブロック図である。
り、同期整流方式を用いたステップアップ型のスイッチ
ング電源回路の要部を示すブロック図である。
【図８】本発明のさらに他の実施形態を示すものであ
り、同期整流方式を用いた反転型のスイッチング電源回
路の要部を示すブロック図である。
り、同期整流方式を用いた反転型のスイッチング電源回
路の要部を示すブロック図である。
【図９】本発明のさらに他の実施形態を示すものであ
り、同期整流方式を用いたアップダウン型のスイッチン
グ電源回路の要部を示すブロック図である。
り、同期整流方式を用いたアップダウン型のスイッチン
グ電源回路の要部を示すブロック図である。
【図１０】本発明のさらに実施形態を示すものであり、
同期整流方式を用いたステップダウン型のスイッチング
電源回路の要部を示すブロック図である。
同期整流方式を用いたステップダウン型のスイッチング
電源回路の要部を示すブロック図である。
【図１１】上記スイッチング電源回路の動作を示す波形
図である。
図である。
【図１２】本発明のさらに他の実施形態を示すものであ
り、同期整流方式を用いたステップアップ型のスイッチ
ング電源回路の要部を示すブロック図である。
り、同期整流方式を用いたステップアップ型のスイッチ
ング電源回路の要部を示すブロック図である。
【図１３】上記スイッチング電源回路の動作を示す波形
図である。
図である。
【図１４】本発明のさらに他の実施形態を示すものであ
り、同期整流方式を用いた反転型のスイッチング電源回
路の要部を示すブロック図である。
り、同期整流方式を用いた反転型のスイッチング電源回
路の要部を示すブロック図である。
【図１５】上記スイッチング電源回路の動作を示す波形
図である。
図である。
【図１６】本発明のさらに他の実施形態を示すものであ
り、同期整流方式を用いたアップダウン型のスイッチン
グ電源回路の要部を示すブロック図である。
り、同期整流方式を用いたアップダウン型のスイッチン
グ電源回路の要部を示すブロック図である。
【図１７】上記スイッチング電源回路の動作を示す波形
図である。
図である。
【図１８】本発明のさらに他の実施形態を示すものであ
り、同期整流方式を用いたアップダウン型のスイッチン
グ電源回路の要部を詳細に示す回路図である。
り、同期整流方式を用いたアップダウン型のスイッチン
グ電源回路の要部を詳細に示す回路図である。
【図１９】本発明の一変形例を示すものであり、上記ス
イッチング電源回路に設けられるスイッチ切り換えタイ
ミング制御回路を示す回路図である。
イッチング電源回路に設けられるスイッチ切り換えタイ
ミング制御回路を示す回路図である。
【図２０】従来例を示すものであり、同期整流回路の要
部構成を示すブロック図である。
部構成を示すブロック図である。
【図２１】上記スイッチング電源回路の動作を示す波形
図である。
図である。
１１ 第１スイッチ １２ 誘導素子 １４ 転流ダイオード（整流素子） １５ 第２スイッチ １６ コンデンサ １７ インピーダンス素子（短絡用抵抗、短絡用誘導
素子） ２１ コントロール回路（第１の制御手段、第２の制
御手段） ２２ 誘導素子電流検出回路（誘導素子電流検出手
段） ２３・２３ａ〜２３ｃ 電圧積分コントロール回路
（第２の制御手段） ３１・３１ａ〜３１ｃ 電圧電流変換回路（電圧電流
変換部） ３２ 電流電圧変換コンデンサ（蓄積コンデンサ） ３３ コンパレータ（制御部） ５３ アンプ（第１アンプ回路） ５６ カレントミラー回路（第１のカレントミラー回
路） ６３ アンプ（第２アンプ回路） ６６ カレントミラー回路（第２のカレントミラー回
路） ６７ カレントミラー回路（第２のカレントミラー回
路） ＩＮ 入力端子 ＯＵＴ 出力端子
素子） ２１ コントロール回路（第１の制御手段、第２の制
御手段） ２２ 誘導素子電流検出回路（誘導素子電流検出手
段） ２３・２３ａ〜２３ｃ 電圧積分コントロール回路
（第２の制御手段） ３１・３１ａ〜３１ｃ 電圧電流変換回路（電圧電流
変換部） ３２ 電流電圧変換コンデンサ（蓄積コンデンサ） ３３ コンパレータ（制御部） ５３ アンプ（第１アンプ回路） ５６ カレントミラー回路（第１のカレントミラー回
路） ６３ アンプ（第２アンプ回路） ６６ カレントミラー回路（第２のカレントミラー回
路） ６７ カレントミラー回路（第２のカレントミラー回
路） ＩＮ 入力端子 ＯＵＴ 出力端子
Claims (10)
- 【請求項１】入出力端子間に設けられた誘導素子と、 当該誘導素子と入力端子との間に設けられた第１スイッ
チと、 上記第１スイッチと誘導素子との間に一端が接続され、
当該誘導素子に流れる第１電流を維持する極性を有する
整流素子と、 当該整流素子へ並列に接続され、上記第１スイッチの導
通期間と重ならないように導通する第２スイッチとを有
する同期整流回路において、 上記第１電流を監視する誘導素子電流検出手段と、 上記誘導素子電流検出手段の指示に基づいて、上記第２
スイッチを遮断する第１の制御手段とを備えていること
を特徴とする同期整流回路。 - 【請求項２】入出力端子間に設けられた誘導素子と、 当該誘導素子と出力端子との間に設けられ、当該誘導素
子に流れる第１電流を維持する極性を有する整流素子
と、 上記誘導素子と整流素子との間に一端が接続された第１
スイッチと、 上記整流素子へ並列に接続され、上記第１スイッチの導
通期間と重ならないように導通する第２スイッチとを有
する同期整流回路において、 上記第１電流を監視する誘導素子電流検出手段と、 上記誘導素子電流検出手段の指示に基づいて、上記第２
スイッチを遮断する第１の制御手段とを備えていること
を特徴とする同期整流回路。 - 【請求項３】入出力端子間に設けられた第１スイッチ
と、 上記第１スイッチと出力端子との間に設けられ、上記出
力端子から入力端子への方向の極性を有する整流素子
と、 当該整流素子と第１スイッチとの間に一端が接続された
誘導素子と、 上記整流素子へ並列に接続され、上記第１スイッチの導
通期間と重ならないように導通する第２スイッチとを有
する同期整流回路において、 上記第１電流を監視する誘導素子電流検出手段と、 上記誘導素子電流検出手段の指示に基づいて、上記第２
スイッチを遮断する第１の制御手段とを備えていること
を特徴とする同期整流回路。 - 【請求項４】上記第１スイッチおよび誘導素子の接続点
と、上記整流素子との間に設けられたコンデンサと、当
該コンデンサと整流素子との間に一端が接続された短絡
用誘導素子または短絡用抵抗とを備えていることを特徴
とする請求項２または３記載の同期整流回路。 - 【請求項５】入出力端子間に設けられた誘導素子と、 当該誘導素子と入力端子との間に設けられた第１スイッ
チと、 上記第１スイッチと誘導素子との間に一端が接続され、
当該誘導素子に流れる第１電流を維持する極性を有する
整流素子と、 当該整流素子へ並列に接続され、上記第１スイッチの導
通期間と重ならないように導通する第２スイッチとを有
する同期整流回路において、 上記入力端子電圧と出力端子電圧とに基づいて、上記第
１電流を推定し、上記第２スイッチを制御する第２の制
御手段を備えていることを特徴とする同期整流回路。 - 【請求項６】入出力端子間に設けられた誘導素子と、 当該誘導素子と出力端子との間に設けられ、当該誘導素
子に流れる第１電流を維持する極性を有する整流素子
と、 上記誘導素子と整流素子との間に一端が接続された第１
スイッチと、 上記整流素子へ並列に接続され、上記第１スイッチの導
通期間と重ならないように導通する第２スイッチとを有
する同期整流回路において、 上記入力端子電圧と出力端子電圧とに基づいて、上記第
１電流を推定し、上記第２スイッチを制御する第２の制
御手段を備えていることを特徴とする同期整流回路。 - 【請求項７】入出力端子間に設けられた第１スイッチ
と、 上記第１スイッチと出力端子との間に設けられ、上記出
力端子から入力端子への方向の極性を有する整流素子
と、 当該整流素子と第１スイッチとの間に一端が接続された
誘導素子と、 上記整流素子へ並列に接続され、上記第１スイッチの導
通期間と重ならないように導通する第２スイッチとを有
する同期整流回路において、 上記入力端子電圧と出力端子電圧とに基づいて、上記第
１電流を推定し、上記第２スイッチを制御する第２の制
御手段を備えていることを特徴とする同期整流回路。 - 【請求項８】上記第１スイッチおよび誘導素子の接続点
と、上記整流素子との間に設けられたコンデンサと、当
該コンデンサと整流素子との間に一端が接続された短絡
用誘導素子または短絡用抵抗とを備えていることを特徴
とする請求項６または７記載の同期整流回路。 - 【請求項９】上記第２の制御手段は、上記入力端子電圧
と出力端子電圧と上記第１スイッチが導通しているか否
かとに基づいて、上記第１電流の変動量に応じた電流を
生成する電圧電流変換部と、 当該電圧電流変換部の出力に、第１端部が接続された蓄
積コンデンサと、 当該蓄積コンデンサの第１端部の電圧に基づいて、上記
第２スイッチを制御する制御部とを備えていることを特
徴とする請求項５、６、７または８記載の同期整流回
路。 - 【請求項１０】上記電圧電流変換部は、上記入力端子電
圧および出力端子電圧のうち、少なくとも一方に基づい
て、第１スイッチの導通時における上記第１電流の変動
量に比例した電流を生成する第１アンプ回路と、 上記第１スイッチの導通時にのみ、上記第１アンプ回路
の出力電流と同じ量の電流を上記蓄積コンデンサの第１
端部へ流し込む第１のカレントミラー回路と、 上記入力端子電圧および出力端子電圧のうち、少なくと
も一方に基づいて、第１スイッチの遮断時における上記
第１電流の変動量に比例した電流を生成する第２アンプ
回路と、 上記第１スイッチの遮断時にのみ、上記第２アンプ回路
の出力電流と同じ量の電流を上記蓄積コンデンサの第１
端部から引き抜く第２のカレントミラー回路とを備えて
いることを特徴とする請求項９記載の同期整流回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02898798A JP3418672B2 (ja) | 1998-02-10 | 1998-02-10 | 同期整流回路 |
| US09/224,057 US6151233A (en) | 1998-02-10 | 1998-12-31 | Synchronous rectifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02898798A JP3418672B2 (ja) | 1998-02-10 | 1998-02-10 | 同期整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11235022A true JPH11235022A (ja) | 1999-08-27 |
| JP3418672B2 JP3418672B2 (ja) | 2003-06-23 |
Family
ID=12263780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02898798A Expired - Fee Related JP3418672B2 (ja) | 1998-02-10 | 1998-02-10 | 同期整流回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6151233A (ja) |
| JP (1) | JP3418672B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003528559A (ja) * | 2000-03-22 | 2003-09-24 | ザ ボード オブ トラスティーズ オブ ザ ユニバーシティ オブ イリノイ | 無発振器型ｄｃ−ｄｃ電力コンバータ |
| JP2006517379A (ja) * | 2003-02-03 | 2006-07-20 | ジャム テクノロジーズ リミテッド ライアビリティ カンパニー | スイッチング電源出力電流の改善された検出方法 |
| JP2006280410A (ja) * | 2005-03-31 | 2006-10-19 | Nidek Co Ltd | 視覚再生補助装置 |
| JP2006314160A (ja) * | 2005-05-09 | 2006-11-16 | Rohm Co Ltd | スイッチングレギュレータ及びこれを備えた電子機器 |
| US7183740B2 (en) | 2003-06-05 | 2007-02-27 | Toyota Jidosha Kabushiki Kaisha | Motor drive apparatus, vehicle having the same mounted therein, and computer readable storage medium having a program stored therein to cause computer to control voltage conversion |
| JP2007124749A (ja) * | 2005-10-26 | 2007-05-17 | Tdk Corp | Ｄｃ−ｄｃコンバータとその制御方法 |
| JP2008035641A (ja) * | 2006-07-28 | 2008-02-14 | Fuji Electric Device Technology Co Ltd | Ｄｃ−ｄｃコンバータの制御回路及び方法 |
| KR100924734B1 (ko) | 2006-09-07 | 2009-11-04 | 가부시키가이샤 리코 | 동기 정류형 스위칭 레귤레이터 |
| CN102299624A (zh) * | 2010-06-25 | 2011-12-28 | 安森美半导体贸易公司 | 开关控制电路、电源电路 |
| WO2012042942A1 (ja) * | 2010-09-28 | 2012-04-05 | 株式会社村田製作所 | Ｄｃ－ｄｃコンバータ |
| JP2015109795A (ja) * | 2013-12-03 | 2015-06-11 | イーエム・ミクロエレクトロニク−マリン・エス アー | 不連続モードｄｃ−ｄｃコンバータ |
| JP2015116042A (ja) * | 2013-12-11 | 2015-06-22 | 株式会社オートネットワーク技術研究所 | 直流電圧変換装置及び直流電圧変換装置の逆流防止方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001197728A (ja) * | 1999-10-25 | 2001-07-19 | Seiko Instruments Inc | スイッチング・レギュレータ回路 |
| JP3391320B2 (ja) * | 1999-12-09 | 2003-03-31 | 株式会社村田製作所 | Ｄｃ−ｄｃコンバータ |
| US6421262B1 (en) * | 2000-02-08 | 2002-07-16 | Vlt Corporation | Active rectifier |
| JP2002153054A (ja) * | 2000-11-10 | 2002-05-24 | Fujitsu Ltd | スイッチング電源回路 |
| US6490183B2 (en) * | 2000-12-29 | 2002-12-03 | Ericsson, Inc. | Method and apparatus for minimizing negative current build up in DC-DC converters with synchronous rectification |
| US6956359B2 (en) * | 2001-10-10 | 2005-10-18 | International Rectifier Corporation | Synchronous rectification for low voltage motor drive |
| WO2003088460A2 (en) * | 2002-04-12 | 2003-10-23 | Delta Energy Systems (Switzerland) Ag | Soft switching high efficiency flyback converter |
| TW571495B (en) * | 2002-07-04 | 2004-01-11 | Delta Electronics Inc | Synchronous rectifier device |
| US20060114700A1 (en) * | 2002-07-26 | 2006-06-01 | Thomas Durbaum | Method for controlling the transient response of a power converter powering a load, transient response controller and power converter |
| US6891355B2 (en) * | 2002-11-14 | 2005-05-10 | Fyre Storm, Inc. | Method for computing an amount of energy taken from a battery |
| ATE490597T1 (de) | 2003-07-04 | 2010-12-15 | Dialog Semiconductor Gmbh | Hochspannungschnittstelle und steuerschaltung dafür |
| US7072198B2 (en) * | 2003-10-09 | 2006-07-04 | Texas Instruments Incorporated | DC/DC converter having improved regulation |
| FR2861915A1 (fr) * | 2003-10-29 | 2005-05-06 | Int Rectifier Corp | Redressement synchrone pour alimentation de moteur a basse tension. |
| US7466116B2 (en) * | 2004-04-12 | 2008-12-16 | Renesas Technology America, Inc. | Current sensing circuit for a multi-phase DC-DC converter |
| US6956361B1 (en) * | 2004-07-14 | 2005-10-18 | Delphi Technologies, Inc. | DC/DC converter employing synchronous rectification |
| JP4628056B2 (ja) * | 2004-09-30 | 2011-02-09 | 富士通セミコンダクター株式会社 | Ｄｃ−ｄｃコンバータの制御回路、およびその制御方法 |
| US7352158B2 (en) * | 2005-05-06 | 2008-04-01 | Mobility Electronics, Inc. | SEPIC synchronous rectification |
| JP5368508B2 (ja) * | 2011-05-16 | 2013-12-18 | 三菱電機株式会社 | 車載電子制御装置 |
| US10622894B2 (en) | 2016-12-22 | 2020-04-14 | Signify Holding B.V. | Synchronous converter |
| US10256744B2 (en) | 2017-09-12 | 2019-04-09 | Infineon Technologies Austria Ag | Controller device with adaptive synchronous rectification |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0686548A (ja) * | 1992-09-03 | 1994-03-25 | Matsushita Electric Ind Co Ltd | スイッチング電源装置 |
| JPH0898523A (ja) * | 1994-09-20 | 1996-04-12 | Nippon Telegr & Teleph Corp <Ntt> | Ｄｃ−ｄｃコンバータ |
| JPH08168240A (ja) * | 1994-12-14 | 1996-06-25 | Nippon Koden Corp | Ｄｃ−ｄｃコンバータ |
| JPH09182416A (ja) * | 1995-12-20 | 1997-07-11 | Oohira Denshi Kk | カレントトランスを用いた同期整流回路 |
| JPH10215567A (ja) * | 1997-01-29 | 1998-08-11 | Sanyo Electric Co Ltd | 電源回路 |
| JPH1169802A (ja) * | 1997-08-06 | 1999-03-09 | Fujitsu Denso Ltd | 同期整流回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5072171A (en) * | 1990-01-23 | 1991-12-10 | Hughes Aircraft Company | High efficiency power converter employing a synchronized switching system |
| TW230851B (ja) * | 1992-07-03 | 1994-09-21 | Philips Electronics Nv | |
| JPH09261950A (ja) * | 1996-03-22 | 1997-10-03 | Taiyo Yuden Co Ltd | パルス制御回路及び同期整流回路 |
-
1998
- 1998-02-10 JP JP02898798A patent/JP3418672B2/ja not_active Expired - Fee Related
- 1998-12-31 US US09/224,057 patent/US6151233A/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0686548A (ja) * | 1992-09-03 | 1994-03-25 | Matsushita Electric Ind Co Ltd | スイッチング電源装置 |
| JPH0898523A (ja) * | 1994-09-20 | 1996-04-12 | Nippon Telegr & Teleph Corp <Ntt> | Ｄｃ−ｄｃコンバータ |
| JPH08168240A (ja) * | 1994-12-14 | 1996-06-25 | Nippon Koden Corp | Ｄｃ−ｄｃコンバータ |
| JPH09182416A (ja) * | 1995-12-20 | 1997-07-11 | Oohira Denshi Kk | カレントトランスを用いた同期整流回路 |
| JPH10215567A (ja) * | 1997-01-29 | 1998-08-11 | Sanyo Electric Co Ltd | 電源回路 |
| JPH1169802A (ja) * | 1997-08-06 | 1999-03-09 | Fujitsu Denso Ltd | 同期整流回路 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003528559A (ja) * | 2000-03-22 | 2003-09-24 | ザ ボード オブ トラスティーズ オブ ザ ユニバーシティ オブ イリノイ | 無発振器型ｄｃ−ｄｃ電力コンバータ |
| JP2006517379A (ja) * | 2003-02-03 | 2006-07-20 | ジャム テクノロジーズ リミテッド ライアビリティ カンパニー | スイッチング電源出力電流の改善された検出方法 |
| USRE44406E1 (en) | 2003-02-03 | 2013-08-06 | Jm Electronics Ltd. Llc | Method of detecting switching power supply output current |
| US7183740B2 (en) | 2003-06-05 | 2007-02-27 | Toyota Jidosha Kabushiki Kaisha | Motor drive apparatus, vehicle having the same mounted therein, and computer readable storage medium having a program stored therein to cause computer to control voltage conversion |
| JP2006280410A (ja) * | 2005-03-31 | 2006-10-19 | Nidek Co Ltd | 視覚再生補助装置 |
| JP4573697B2 (ja) * | 2005-05-09 | 2010-11-04 | ローム株式会社 | スイッチングレギュレータ及びこれを備えた電子機器 |
| JP2006314160A (ja) * | 2005-05-09 | 2006-11-16 | Rohm Co Ltd | スイッチングレギュレータ及びこれを備えた電子機器 |
| JP2007124749A (ja) * | 2005-10-26 | 2007-05-17 | Tdk Corp | Ｄｃ−ｄｃコンバータとその制御方法 |
| JP4661524B2 (ja) * | 2005-10-26 | 2011-03-30 | Ｔｄｋ株式会社 | Ｄｃ−ｄｃコンバータとその制御方法 |
| JP2008035641A (ja) * | 2006-07-28 | 2008-02-14 | Fuji Electric Device Technology Co Ltd | Ｄｃ−ｄｃコンバータの制御回路及び方法 |
| KR100924734B1 (ko) | 2006-09-07 | 2009-11-04 | 가부시키가이샤 리코 | 동기 정류형 스위칭 레귤레이터 |
| CN102299624A (zh) * | 2010-06-25 | 2011-12-28 | 安森美半导体贸易公司 | 开关控制电路、电源电路 |
| WO2012042942A1 (ja) * | 2010-09-28 | 2012-04-05 | 株式会社村田製作所 | Ｄｃ－ｄｃコンバータ |
| US8482272B2 (en) | 2010-09-28 | 2013-07-09 | Murata Manufacturing Co., Ltd. | DC-DC converter |
| DE112011103253T5 (de) | 2010-09-28 | 2013-08-14 | Murata Manufacturing Co., Ltd. | DC/DC-Wandler |
| JP5445685B2 (ja) * | 2010-09-28 | 2014-03-19 | 株式会社村田製作所 | Ｄｃ−ｄｃコンバータ |
| JP2015109795A (ja) * | 2013-12-03 | 2015-06-11 | イーエム・ミクロエレクトロニク−マリン・エス アー | 不連続モードｄｃ−ｄｃコンバータ |
| JP2015116042A (ja) * | 2013-12-11 | 2015-06-22 | 株式会社オートネットワーク技術研究所 | 直流電圧変換装置及び直流電圧変換装置の逆流防止方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6151233A (en) | 2000-11-21 |
| JP3418672B2 (ja) | 2003-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11235022A (ja) | 同期整流回路 | |
| US6441597B1 (en) | Method and apparatus for sensing output inductor current in a DC-to-DC power converter | |
| CN110391744B (zh) | 混合开关电容器转换器的轻载效率改进方法及设备 | |
| US6781354B2 (en) | Synchronous buck converter with output current sensing | |
| KR100912865B1 (ko) | 스위칭 레귤레이터 및 그 스위칭 레귤레이터를 구비하는반도체 장치 | |
| US6377032B1 (en) | Method and apparatus for virtual current sensing in DC-DC switched mode power supplies | |
| US7804285B2 (en) | Control of operation of switching regulator to select PWM control or PFM control based on phase comparison | |
| US9853548B1 (en) | Accurate high-side current emulation with auto-conversion for smart power stage applications | |
| USRE46333E1 (en) | High-side sensing of zero inductor current for step-down DC-DC converter | |
| JP3511195B2 (ja) | 電圧変換回路 | |
| US7403365B2 (en) | Over-current detection circuit and method for power-supply device | |
| US7218085B2 (en) | Integrated ZVS synchronous buck DC-DC converter with adaptive control | |
| US20080018387A1 (en) | Current Detection Circuit and Switching Power Supply Using the Same | |
| US6294903B1 (en) | Switching power supply | |
| KR20090028498A (ko) | 스위칭 레귤레이터 및 그 제어 방법 | |
| JP4630165B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2001078370A (ja) | 充電器および充電制御回路 | |
| US10944323B2 (en) | Power converter for detecting oscillation of output voltage | |
| JP2010268542A (ja) | 電流検出回路及びこれを用いたスイッチングレギュレータ | |
| US9559593B2 (en) | Synchronous rectification converter and control method of synchronous rectification converter | |
| JP2021132447A (ja) | スイッチング電源装置 | |
| US20120032659A1 (en) | Power supply device | |
| CN115833582B (zh) | 升降压变换器及其控制器和控制方法 | |
| JPH0898523A (ja) | Ｄｃ−ｄｃコンバータ | |
| US20210099092A1 (en) | Methods and systems of operating power converters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |