JPH10215567A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH10215567A JPH10215567A JP1557997A JP1557997A JPH10215567A JP H10215567 A JPH10215567 A JP H10215567A JP 1557997 A JP1557997 A JP 1557997A JP 1557997 A JP1557997 A JP 1557997A JP H10215567 A JPH10215567 A JP H10215567A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- signal
- voltage
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 回路素子数を削減して従来と同等の効果を得
る電源回路を提供する。 【解決手段】 バイポーラトランジスタ７のコレクタの
状態をヒステリシス型比較器１８を用いて検出し、ショ
ットキーダイオード１１に代わりＭＯＳトランジスタ１
７をオンさせる。これより、回路素子数を従来に比べて
大幅に削減でき、従来と同等の効果も得ることができ
る。
る電源回路を提供する。 【解決手段】 バイポーラトランジスタ７のコレクタの
状態をヒステリシス型比較器１８を用いて検出し、ショ
ットキーダイオード１１に代わりＭＯＳトランジスタ１
７をオンさせる。これより、回路素子数を従来に比べて
大幅に削減でき、従来と同等の効果も得ることができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、電源電圧より低く
安定した出力電圧（負荷の為の電源電圧）を得る電源回
路即ちダウンコンバータに関する。
安定した出力電圧（負荷の為の電源電圧）を得る電源回
路即ちダウンコンバータに関する。
【０００２】
【従来の技術】図３は従来の電源回路を示す回路ブロッ
ク図である。図３において、（１）は誤差増幅器であ
り、＋端子には入力電圧ＶＩＮ（＜電源電圧ＶＣＣ）が
印加され、−端子には出力電圧ＶＯＵＴを直列抵抗
（２）（３）で分圧した電圧ＶＯＵＴ’が印加される。
即ち、誤差増幅器（１）は＋端子及び−端子の電圧誤差
を零とする様に動作する。例えば、出力電圧ＶＯＵＴの
上昇に伴い、電圧ＶＯＵＴ’が入力電圧ＶＩＮより上昇
すると、誤差増幅器（１）から出力される誤差信号Ａは
下降する。また、出力電圧ＶＯＵＴの下降に伴い、電圧
ＶＯＵＴ’が入力電圧ＶＩＮより下降すると、誤差増幅
器（１）から出力される誤差信号Ａは上昇する。誤差信
号Ａは、誤差増幅器（１）の＋端子及び−端子の電位差
に応じて変化する直流信号である。（４）は三角波発生
回路であり、所定周期の三角波信号Ｂを発生するもので
ある。（５）は比較器であり、＋端子には誤差増幅器
（１）の誤差信号Ａが印加され、−端子には三角波発生
回路（４）の三角波信号Ｂが印加される。比較器（５）
から出力される比較信号Ｃは、誤差信号Ａが三角波信号
Ｂより高い時はハイレベルとなり、誤差信号Ａが三角波
信号Ｂより低い時はローレベルとなる。（６）はプリド
ライバであり、比較器（５）の比較信号Ｃを増幅するも
のである。（７）はＰＮＰ型のバイポーラトランジスタ
（第１トランジスタ）であり、ベースにプリドライバ
（６）の出力が印加され、スイッチング制御されるもの
である。コイル（８）、抵抗（９）、コンデンサ（１
０）は、バイポーラトランジスタ（７）のコレクタエミ
ッタ路を介して電源ＶＣＣと接地との間に直列接続され
ている。即ち、バイポーラトランジスタ（７）がオンし
ている時、コンデンサ（１０）は電源ＶＣＣから接地へ
向かう電流路ａを経て充電される。
ク図である。図３において、（１）は誤差増幅器であ
り、＋端子には入力電圧ＶＩＮ（＜電源電圧ＶＣＣ）が
印加され、−端子には出力電圧ＶＯＵＴを直列抵抗
（２）（３）で分圧した電圧ＶＯＵＴ’が印加される。
即ち、誤差増幅器（１）は＋端子及び−端子の電圧誤差
を零とする様に動作する。例えば、出力電圧ＶＯＵＴの
上昇に伴い、電圧ＶＯＵＴ’が入力電圧ＶＩＮより上昇
すると、誤差増幅器（１）から出力される誤差信号Ａは
下降する。また、出力電圧ＶＯＵＴの下降に伴い、電圧
ＶＯＵＴ’が入力電圧ＶＩＮより下降すると、誤差増幅
器（１）から出力される誤差信号Ａは上昇する。誤差信
号Ａは、誤差増幅器（１）の＋端子及び−端子の電位差
に応じて変化する直流信号である。（４）は三角波発生
回路であり、所定周期の三角波信号Ｂを発生するもので
ある。（５）は比較器であり、＋端子には誤差増幅器
（１）の誤差信号Ａが印加され、−端子には三角波発生
回路（４）の三角波信号Ｂが印加される。比較器（５）
から出力される比較信号Ｃは、誤差信号Ａが三角波信号
Ｂより高い時はハイレベルとなり、誤差信号Ａが三角波
信号Ｂより低い時はローレベルとなる。（６）はプリド
ライバであり、比較器（５）の比較信号Ｃを増幅するも
のである。（７）はＰＮＰ型のバイポーラトランジスタ
（第１トランジスタ）であり、ベースにプリドライバ
（６）の出力が印加され、スイッチング制御されるもの
である。コイル（８）、抵抗（９）、コンデンサ（１
０）は、バイポーラトランジスタ（７）のコレクタエミ
ッタ路を介して電源ＶＣＣと接地との間に直列接続され
ている。即ち、バイポーラトランジスタ（７）がオンし
ている時、コンデンサ（１０）は電源ＶＣＣから接地へ
向かう電流路ａを経て充電される。
【０００３】（１１）はショットキーダイオードであ
り、バイポーラトランジスタ（７）のコレクタエミッタ
路を介して電源ＶＣＣと接地との間に直列接続されてい
る。即ち、バイポーラトランジスタ（７）がオンからオ
フした時、コイル（８）に逆起電圧が発生する為、コン
デンサ（１０）はショットキーダイオード（１１）を用
いた接地から接地への電流路ｂを経て充電される。
り、バイポーラトランジスタ（７）のコレクタエミッタ
路を介して電源ＶＣＣと接地との間に直列接続されてい
る。即ち、バイポーラトランジスタ（７）がオンからオ
フした時、コイル（８）に逆起電圧が発生する為、コン
デンサ（１０）はショットキーダイオード（１１）を用
いた接地から接地への電流路ｂを経て充電される。
【０００４】２段のインバータ（１２）（１３）は、そ
の入出力間の容量だけ比較信号Ｃを遅延させた遅延信号
Ｄを出力するものである。（１４）は比較器であり、＋
端子は抵抗（９）の右端と接続されると共に−端子は抵
抗（９）の左端と接続され、コンデンサ（１０）の充電
状態を検出するものである。即ち、比較器（１４）は、
コンデンサ（１０）が充電されている場合は抵抗（９）
の左端電位が右端電位より高くなる為にローレベルを出
力する。一方、比較器（１４）は、コンデンサ（１０）
が充電されなくなった場合は抵抗（９）の両端電圧が等
しくなる為にハイレベルを出力する。（１５）はプリド
ライバであり、遅延信号Ｄと比較器（１４）の出力とが
印加される。プリドライバ（１５）は、比較器（１４）
の出力がローレベルの期間だけ遅延信号Ｄの通過を許可
し、駆動信号Ｆを出力する。（１６）はＮチャンネル型
のＭＯＳトランジスタであり、ゲートに駆動信号Ｆが印
加され、スイッチング制御されるものである。ＭＯＳト
ランジスタ（１６）は、ショットキーダイオード（１
１）と並列接続されており、駆動信号Ｆがハイレベルに
なると、ショットキーダイオード（１１）に代わりオン
してコンデンサ（１０）を充電させる。コンデンサ（１
０）の両端電圧が負荷（図示せず）を駆動する為の出力
電圧ＶＯＵＴとなる。
の入出力間の容量だけ比較信号Ｃを遅延させた遅延信号
Ｄを出力するものである。（１４）は比較器であり、＋
端子は抵抗（９）の右端と接続されると共に−端子は抵
抗（９）の左端と接続され、コンデンサ（１０）の充電
状態を検出するものである。即ち、比較器（１４）は、
コンデンサ（１０）が充電されている場合は抵抗（９）
の左端電位が右端電位より高くなる為にローレベルを出
力する。一方、比較器（１４）は、コンデンサ（１０）
が充電されなくなった場合は抵抗（９）の両端電圧が等
しくなる為にハイレベルを出力する。（１５）はプリド
ライバであり、遅延信号Ｄと比較器（１４）の出力とが
印加される。プリドライバ（１５）は、比較器（１４）
の出力がローレベルの期間だけ遅延信号Ｄの通過を許可
し、駆動信号Ｆを出力する。（１６）はＮチャンネル型
のＭＯＳトランジスタであり、ゲートに駆動信号Ｆが印
加され、スイッチング制御されるものである。ＭＯＳト
ランジスタ（１６）は、ショットキーダイオード（１
１）と並列接続されており、駆動信号Ｆがハイレベルに
なると、ショットキーダイオード（１１）に代わりオン
してコンデンサ（１０）を充電させる。コンデンサ（１
０）の両端電圧が負荷（図示せず）を駆動する為の出力
電圧ＶＯＵＴとなる。
【０００５】以下、図３の動作を図４の波形図を用いて
説明する。比較信号Ｃがローレベルの時、バイポーラト
ランジスタ（７）のコレクタ電圧Ｅは、バイポーラトラ
ンジスタ（７）がオンする為、電源ＶＣＣまで上昇す
る。この時、コンデンサ（１０）は電流路ａを経て充電
される。その後、比較信号Ｃがローレベルからハイレベ
ルへ変化した時、バイポーラトランジスタ（７）がオフ
すると共にコイル（８）に逆起電圧が発生する為、バイ
ポーラトランジスタ（７）のコレクタ電圧Ｅは、ショッ
トキーダイオード（１１）を導通させるのに十分な負電
圧まで急峻に下降する。この時、コンデンサ（１０）は
電流路ｂを経て充電される。
説明する。比較信号Ｃがローレベルの時、バイポーラト
ランジスタ（７）のコレクタ電圧Ｅは、バイポーラトラ
ンジスタ（７）がオンする為、電源ＶＣＣまで上昇す
る。この時、コンデンサ（１０）は電流路ａを経て充電
される。その後、比較信号Ｃがローレベルからハイレベ
ルへ変化した時、バイポーラトランジスタ（７）がオフ
すると共にコイル（８）に逆起電圧が発生する為、バイ
ポーラトランジスタ（７）のコレクタ電圧Ｅは、ショッ
トキーダイオード（１１）を導通させるのに十分な負電
圧まで急峻に下降する。この時、コンデンサ（１０）は
電流路ｂを経て充電される。
【０００６】その後、バイポーラトランジスタ（７）の
コレクタ電圧Ｅは、コンデンサ（１０）が電流路ｂを経
て充電を継続できる様に、ショットキーダイオード（１
１）を導通させることのできる破線の負電圧（例えば−
０．３ボルト以下）の範囲で上昇しようとする。しか
し、駆動信号Ｆがハイレベルに変化してＭＯＳトランジ
スタ（１６）がオンする為、バイポーラトランジスタ
（７）のコレクタ電圧Ｅは、ＭＯＳトランジスタ（１
６）のドレインソース間電圧（例えば−０．１ボルト）
まで上昇し、ショットキーダイオード（１１）はオフす
る。この時、コンデンサ（１０）はＭＯＳトランジスタ
（１６）を用いた接地から接地への電流路ｃを経て充電
される。
コレクタ電圧Ｅは、コンデンサ（１０）が電流路ｂを経
て充電を継続できる様に、ショットキーダイオード（１
１）を導通させることのできる破線の負電圧（例えば−
０．３ボルト以下）の範囲で上昇しようとする。しか
し、駆動信号Ｆがハイレベルに変化してＭＯＳトランジ
スタ（１６）がオンする為、バイポーラトランジスタ
（７）のコレクタ電圧Ｅは、ＭＯＳトランジスタ（１
６）のドレインソース間電圧（例えば−０．１ボルト）
まで上昇し、ショットキーダイオード（１１）はオフす
る。この時、コンデンサ（１０）はＭＯＳトランジスタ
（１６）を用いた接地から接地への電流路ｃを経て充電
される。
【０００７】その後、コンデンサ（１０）が電流路ａ、
ｂ、ｃを経て満充電になると、ＭＯＳトランジスタ（１
６）がオフし、バイポーラトランジスタ（７）がオープ
ンコレクタとなる為、バイポーラトランジスタ（７）の
コレクタ電圧Ｅは、コイル（８）の振動の影響を受けて
振動する。以上より、ＭＯＳトランジスタ（１６）がシ
ョットキーダイオード（１１）の代わりにオンする為、
ショットキーダイオード（１１）の電流Ｇは、破線の範
囲まで流れることなく、実線の短い範囲のみ流れること
になり、消費電流を抑えることができる。これは、ＭＯ
Ｓトランジスタ（１６）のオン抵抗がショットキーダイ
オード（１１）のオン抵抗より小さいことに起因する。
ｂ、ｃを経て満充電になると、ＭＯＳトランジスタ（１
６）がオフし、バイポーラトランジスタ（７）がオープ
ンコレクタとなる為、バイポーラトランジスタ（７）の
コレクタ電圧Ｅは、コイル（８）の振動の影響を受けて
振動する。以上より、ＭＯＳトランジスタ（１６）がシ
ョットキーダイオード（１１）の代わりにオンする為、
ショットキーダイオード（１１）の電流Ｇは、破線の範
囲まで流れることなく、実線の短い範囲のみ流れること
になり、消費電流を抑えることができる。これは、ＭＯ
Ｓトランジスタ（１６）のオン抵抗がショットキーダイ
オード（１１）のオン抵抗より小さいことに起因する。
【０００８】
【発明が解決しようとする課題】しかしながら、ＭＯＳ
トランジスタ（１６）のスイッチング制御を実現するに
は、抵抗（９）、インバータ（１２）（１３）、比較器
（１４）、プリドライバ（１５）が必要であり、回路素
子数の増加に伴い、チップ面積が大型化したり、集積回
路の外付素子が増加してコストアップする等の問題があ
った。
トランジスタ（１６）のスイッチング制御を実現するに
は、抵抗（９）、インバータ（１２）（１３）、比較器
（１４）、プリドライバ（１５）が必要であり、回路素
子数の増加に伴い、チップ面積が大型化したり、集積回
路の外付素子が増加してコストアップする等の問題があ
った。
【０００９】そこで、本発明は、少ない素子数で消費電
流を抑えることのできる電源回路を提供することを目的
とする。
流を抑えることのできる電源回路を提供することを目的
とする。
【００１０】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、入力電圧と負荷を駆
動する為の出力電圧との誤差を検出し、誤差信号を出力
する誤差増幅器と、前記誤差信号に応じたデューティで
第１トランジスタをスイッチングさせ、前記第１トラン
ジスタがオンしている時はコイルを介してコンデンサを
充電させるスイッチング回路と、前記第１トランジスタ
がオンからオフした時は前記コイルの逆起電圧の影響を
受け前記コイルを介して前記コンデンサを充電させるダ
イオードとを設け、前記コンデンサの端子電圧を前記出
力電圧とする電源回路において、前記ダイオードに並列
接続された第２トランジスタと、前記第１トランジスタ
の出力電圧と基準電圧とを比較し、前記第２トランジス
タを制御するヒステリシス型比較器と、を備え、前記第
１トランジスタがオンからオフした所定時間後、前記ダ
イオードに代わり前記第２トランジスタを用いて前記コ
ンデンサを充電させることを特徴とする。また、前記誤
差信号は、前記入力信号及び前記出力信号の誤差に応じ
て変化する直流信号であることを特徴とする。更に、前
記スイッチング回路は、前記誤差信号と所定周期の三角
波信号とを比較する比較器を含み、前記比較器のハイ又
はローレベルに応じて前記第１トランジスタをスイッチ
ングさせることを特徴とする。
解決する為に成されたものであり、入力電圧と負荷を駆
動する為の出力電圧との誤差を検出し、誤差信号を出力
する誤差増幅器と、前記誤差信号に応じたデューティで
第１トランジスタをスイッチングさせ、前記第１トラン
ジスタがオンしている時はコイルを介してコンデンサを
充電させるスイッチング回路と、前記第１トランジスタ
がオンからオフした時は前記コイルの逆起電圧の影響を
受け前記コイルを介して前記コンデンサを充電させるダ
イオードとを設け、前記コンデンサの端子電圧を前記出
力電圧とする電源回路において、前記ダイオードに並列
接続された第２トランジスタと、前記第１トランジスタ
の出力電圧と基準電圧とを比較し、前記第２トランジス
タを制御するヒステリシス型比較器と、を備え、前記第
１トランジスタがオンからオフした所定時間後、前記ダ
イオードに代わり前記第２トランジスタを用いて前記コ
ンデンサを充電させることを特徴とする。また、前記誤
差信号は、前記入力信号及び前記出力信号の誤差に応じ
て変化する直流信号であることを特徴とする。更に、前
記スイッチング回路は、前記誤差信号と所定周期の三角
波信号とを比較する比較器を含み、前記比較器のハイ又
はローレベルに応じて前記第１トランジスタをスイッチ
ングさせることを特徴とする。
【００１１】
【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。図１は本発明の電源回路を示す回路ブロ
ック図である。尚、図１の中で、図３と同一素子につい
ては同一番号を記すと共にその説明を省略する。図１に
おいて、（１７）はショットキーダイオード（１１）と
並列接続されたＮチャンネル型のＭＯＳトランジスタ
（第２トランジスタ）である。（１８）はヒステリシス
型の比較器であり、＋端子は接地され、−端子はバイポ
ーラトランジスタ（７）のコレクタと接続されている。
例えば、比較器（１８）の２つのスレッショルド電圧Ｖ
ｔｈｈ、Ｖｔｈｌを各々−０．０５ボルト、−０．２ボ
ルトに設定する。
的に説明する。図１は本発明の電源回路を示す回路ブロ
ック図である。尚、図１の中で、図３と同一素子につい
ては同一番号を記すと共にその説明を省略する。図１に
おいて、（１７）はショットキーダイオード（１１）と
並列接続されたＮチャンネル型のＭＯＳトランジスタ
（第２トランジスタ）である。（１８）はヒステリシス
型の比較器であり、＋端子は接地され、−端子はバイポ
ーラトランジスタ（７）のコレクタと接続されている。
例えば、比較器（１８）の２つのスレッショルド電圧Ｖ
ｔｈｈ、Ｖｔｈｌを各々−０．０５ボルト、−０．２ボ
ルトに設定する。
【００１２】以下、図１の動作を図２の波形図を用いて
説明する。比較信号Ｃがローレベルの時、バイポーラト
ランジスタ（７）のコレクタ電圧Ｅ’は、バイポーラト
ランジスタ（７）がオンする為、電源ＶＣＣまで上昇す
る。この時、コンデンサ（１０）は電流路ａを経て充電
される。その後、比較信号Ｃがローレベルからハイレベ
ルへ変化した時、バイポーラトランジスタ（７）がオフ
すると共にコイル（８）に逆起電圧が発生する為、バイ
ポーラトランジスタ（７）のコレクタ電圧Ｅ’は、ショ
ットキーダイオード（１１）を導通させるのに十分な負
電圧まで急峻に下降する。この時、コンデンサ（１０）
は電流路ｂを経て充電される。尚、バイポーラトランジ
スタ（７）のコレクタ電圧Ｅ’は急峻に下降する際に比
較器（１８）の低い側のスレッショルド電圧Ｖｔｈｌを
切る為、比較器（１８）はハイレベルを出力しようとす
る。しかし、ＭＯＳトランジスタ（１７）のゲート容量
が存在する為、比較器（１８）から出力される駆動信号
Ｆ’は比較信号Ｃの立ち上がりから前記ゲート容量だけ
遅延してハイレベルとなる。従って、比較信号Ｃの立ち
上がりから駆動信号Ｆ’の立ち上がりまでの期間は、コ
ンデンサ（１０）を充電させる為にショットキーダイオ
ード（１１）が必要なのである。
説明する。比較信号Ｃがローレベルの時、バイポーラト
ランジスタ（７）のコレクタ電圧Ｅ’は、バイポーラト
ランジスタ（７）がオンする為、電源ＶＣＣまで上昇す
る。この時、コンデンサ（１０）は電流路ａを経て充電
される。その後、比較信号Ｃがローレベルからハイレベ
ルへ変化した時、バイポーラトランジスタ（７）がオフ
すると共にコイル（８）に逆起電圧が発生する為、バイ
ポーラトランジスタ（７）のコレクタ電圧Ｅ’は、ショ
ットキーダイオード（１１）を導通させるのに十分な負
電圧まで急峻に下降する。この時、コンデンサ（１０）
は電流路ｂを経て充電される。尚、バイポーラトランジ
スタ（７）のコレクタ電圧Ｅ’は急峻に下降する際に比
較器（１８）の低い側のスレッショルド電圧Ｖｔｈｌを
切る為、比較器（１８）はハイレベルを出力しようとす
る。しかし、ＭＯＳトランジスタ（１７）のゲート容量
が存在する為、比較器（１８）から出力される駆動信号
Ｆ’は比較信号Ｃの立ち上がりから前記ゲート容量だけ
遅延してハイレベルとなる。従って、比較信号Ｃの立ち
上がりから駆動信号Ｆ’の立ち上がりまでの期間は、コ
ンデンサ（１０）を充電させる為にショットキーダイオ
ード（１１）が必要なのである。
【００１３】その後、バイポーラトランジスタ（７）の
コレクタ電圧Ｅ’は、コンデンサ（１０）が電流路ｂを
経て充電を継続できる様に、ショットキーダイオード
（１１）を導通させることのできる破線の負電圧（例え
ば−０．３ボルト以下）の範囲で上昇しようとする。し
かし、駆動信号Ｆ’がハイレベルに変化してＭＯＳトラ
ンジスタ（１７）がオンする為、バイポーラトランジス
タ（７）のコレクタ電圧Ｅ’は、ＭＯＳトランジスタ
（１７）のドレインソース間電圧（例えば−０．１ボル
ト）まで上昇し、ショットキーダイオード（１１）はオ
フする。この時、コンデンサ（１０）はＭＯＳトランジ
スタ（１７）を用いた接地から接地への電流路ｃを経て
充電される。
コレクタ電圧Ｅ’は、コンデンサ（１０）が電流路ｂを
経て充電を継続できる様に、ショットキーダイオード
（１１）を導通させることのできる破線の負電圧（例え
ば−０．３ボルト以下）の範囲で上昇しようとする。し
かし、駆動信号Ｆ’がハイレベルに変化してＭＯＳトラ
ンジスタ（１７）がオンする為、バイポーラトランジス
タ（７）のコレクタ電圧Ｅ’は、ＭＯＳトランジスタ
（１７）のドレインソース間電圧（例えば−０．１ボル
ト）まで上昇し、ショットキーダイオード（１１）はオ
フする。この時、コンデンサ（１０）はＭＯＳトランジ
スタ（１７）を用いた接地から接地への電流路ｃを経て
充電される。
【００１４】その後、コンデンサ（１０）が電流路ｃを
経て満充電に近づき、バイポーラトランジスタ（７）の
コレクタ電圧Ｅ’が上昇して比較器（１８）の高い側の
スレッショルド電圧Ｖｔｈｈを切ると、比較器（１８）
から出力される駆動信号Ｆ’がローレベルに変化してＭ
ＯＳトランジスタ（１７）がオフし、バイポーラトラン
ジスタ（７）がオープンコレクタとなる為、バイポーラ
トランジスタ（７）のコレクタ電圧Ｅ’は、コイル
（８）の振動の影響を受けて振動する。
経て満充電に近づき、バイポーラトランジスタ（７）の
コレクタ電圧Ｅ’が上昇して比較器（１８）の高い側の
スレッショルド電圧Ｖｔｈｈを切ると、比較器（１８）
から出力される駆動信号Ｆ’がローレベルに変化してＭ
ＯＳトランジスタ（１７）がオフし、バイポーラトラン
ジスタ（７）がオープンコレクタとなる為、バイポーラ
トランジスタ（７）のコレクタ電圧Ｅ’は、コイル
（８）の振動の影響を受けて振動する。
【００１５】以上より、ショットキーダイオード（１
１）を流れる電流Ｇ’は、比較信号Ｃの立ち上がりから
駆動信号Ｆ’の立ち上がりまでの極めて短い期間だけで
済み、消費電流を抑えることができる。本発明の実施の
形態によれば、ヒステリシス型の比較器（１８）を設け
る極めて簡単な構成で、従来と同様の効果を得ることが
でき、チップ面積の大型化を防止でき、外付素子を削減
してコストダウンを実現できる。
１）を流れる電流Ｇ’は、比較信号Ｃの立ち上がりから
駆動信号Ｆ’の立ち上がりまでの極めて短い期間だけで
済み、消費電流を抑えることができる。本発明の実施の
形態によれば、ヒステリシス型の比較器（１８）を設け
る極めて簡単な構成で、従来と同様の効果を得ることが
でき、チップ面積の大型化を防止でき、外付素子を削減
してコストダウンを実現できる。
【００１６】
【発明の効果】本発明によれば、ヒステリシス型比較器
を設ける極めて簡単な構成で、従来と同様の効果を得る
ことができ、これより、チップ面積の大型化を防止で
き、外付素子を削減してコストダウンを実現できる利点
が得られる。
を設ける極めて簡単な構成で、従来と同様の効果を得る
ことができ、これより、チップ面積の大型化を防止で
き、外付素子を削減してコストダウンを実現できる利点
が得られる。
【図１】本発明の電源回路を示す回路ブロック図であ
る。
る。
【図２】図１の動作を示す波形図である。
【図３】従来の電源回路を示す回路ブロック図である。
【図４】図３の動作を示す波形図である。
（１） 誤差増幅器 （５） 比較器 （７） バイポーラトランジスタ （１０） コンデンサ （１１） ショットキーダイオード （１７） ＭＯＳトランジスタ （１８） ヒステリシス型の比較器
Claims (3)
- 【請求項１】 入力電圧と負荷を駆動する為の出力電圧
との誤差を検出し、誤差信号を出力する誤差増幅器と、
前記誤差信号に応じたデューティで第１トランジスタを
スイッチングさせ、前記第１トランジスタがオンしてい
る時はコイルを介してコンデンサを充電させるスイッチ
ング回路と、前記第１トランジスタがオンからオフした
時は前記コイルの逆起電圧の影響を受け前記コイルを介
して前記コンデンサを充電させるダイオードとを設け、
前記コンデンサの端子電圧を前記出力電圧とする電源回
路において、 前記ダイオードに並列接続された第２トランジスタと、 前記第１トランジスタの出力電圧と基準電圧とを比較
し、前記第２トランジスタを制御するヒステリシス型比
較器と、を備え、 前記第１トランジスタがオンからオフした所定時間後、
前記ダイオードに代わり前記第２トランジスタを用いて
前記コンデンサを充電させることを特徴とする電源回
路。 - 【請求項２】 前記誤差信号は、前記入力信号及び前記
出力信号の誤差に応じて変化する直流信号であることを
特徴とする請求項１記載の電源回路。 - 【請求項３】 前記スイッチング回路は、前記誤差信号
と所定周期の三角波信号とを比較する比較器を含み、前
記比較器のハイ又はローレベルに応じて前記第１トラン
ジスタをスイッチングさせることを特徴とする請求項２
記載の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01557997A JP3402983B2 (ja) | 1997-01-29 | 1997-01-29 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01557997A JP3402983B2 (ja) | 1997-01-29 | 1997-01-29 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10215567A true JPH10215567A (ja) | 1998-08-11 |
| JP3402983B2 JP3402983B2 (ja) | 2003-05-06 |
Family
ID=11892650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01557997A Expired - Fee Related JP3402983B2 (ja) | 1997-01-29 | 1997-01-29 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3402983B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11235022A (ja) * | 1998-02-10 | 1999-08-27 | Sharp Corp | 同期整流回路 |
| WO2000051226A1 (fr) * | 1999-02-23 | 2000-08-31 | Matsushita Electric Industrial Co., Ltd. | Regulateur de commutation, convertisseur cc/cc et systeme lsi comprenant un tel regulateur |
| WO2005025041A1 (ja) * | 2003-09-05 | 2005-03-17 | Shindengen Electric Manufacturing Co., Ltd. | スイッチング電源 |
| US7135844B2 (en) | 2003-04-28 | 2006-11-14 | Torex Device Co., Ltd. | Control circuit for DC/DC converter |
| US7598718B2 (en) | 2002-11-12 | 2009-10-06 | O2Micro International Limited | Controller for DC to DC converter |
| US9059632B2 (en) | 2008-03-24 | 2015-06-16 | O2Micro, Inc. | Controllers for DC to DC converters |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007252137A (ja) | 2006-03-17 | 2007-09-27 | Ricoh Co Ltd | 非絶縁降圧型ｄｃ−ｄｃコンバータ |
| JP2008172905A (ja) | 2007-01-11 | 2008-07-24 | Ricoh Co Ltd | 半導体装置 |
| CN101806826B (zh) * | 2009-02-18 | 2013-04-17 | 台达电子工业股份有限公司 | 输入电压检测电路及电源供应电路 |
-
1997
- 1997-01-29 JP JP01557997A patent/JP3402983B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11235022A (ja) * | 1998-02-10 | 1999-08-27 | Sharp Corp | 同期整流回路 |
| WO2000051226A1 (fr) * | 1999-02-23 | 2000-08-31 | Matsushita Electric Industrial Co., Ltd. | Regulateur de commutation, convertisseur cc/cc et systeme lsi comprenant un tel regulateur |
| US6307360B1 (en) | 1999-02-23 | 2001-10-23 | Matsushita Electric Industrial Co., Ltd. | Switching regulator DC/DC converter, and LSI system provided with switching regulator |
| US7598718B2 (en) | 2002-11-12 | 2009-10-06 | O2Micro International Limited | Controller for DC to DC converter |
| US7135844B2 (en) | 2003-04-28 | 2006-11-14 | Torex Device Co., Ltd. | Control circuit for DC/DC converter |
| WO2005025041A1 (ja) * | 2003-09-05 | 2005-03-17 | Shindengen Electric Manufacturing Co., Ltd. | スイッチング電源 |
| US6984966B2 (en) | 2003-09-05 | 2006-01-10 | Shindengen Electric Manufacturing Co., Ltd. | Switching power supply |
| US9059632B2 (en) | 2008-03-24 | 2015-06-16 | O2Micro, Inc. | Controllers for DC to DC converters |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3402983B2 (ja) | 2003-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8040162B2 (en) | Switch matrix drive circuit for a power element | |
| JP3152204B2 (ja) | スルーレート出力回路 | |
| US7990121B2 (en) | Synchronous rectification switching regulator, control circuit thereof, and method of controlling the operation thereof | |
| JP4497991B2 (ja) | 電源ドライバ回路及びスイッチング電源装置 | |
| US6163190A (en) | Hysteresis comparator circuit consuming a small current | |
| US7323912B2 (en) | Half-bridge driver and power conversion system with such driver | |
| US9350347B2 (en) | Level shift circuit and DC-DC converter for using the same | |
| JPWO2005074110A1 (ja) | スイッチング電源と半導体集積回路 | |
| JP4830218B2 (ja) | 駆動信号供給回路 | |
| JP3637904B2 (ja) | 電源回路 | |
| JP2004228713A (ja) | 電圧変換回路ならびにそれを備える半導体集積回路装置および携帯端末 | |
| US10622891B2 (en) | Voltage-based auto-correction of switching time | |
| JP2022146584A (ja) | 降圧ｄｃ／ｄｃコンバータならびにそのコントローラおよびその制御方法、電子機器 | |
| JPWO2005091482A1 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3402983B2 (ja) | 電源回路 | |
| JP2001067133A (ja) | 電源回路 | |
| US7633275B2 (en) | Cyclical DC voltage converter for suppressing voltage spikes and oscillations | |
| CN109314464B (zh) | 基于电压的开关时间自动校正 | |
| JP2003525003A (ja) | Ｄｃ−ｄｃコンバータ用スイッチング装置及びスイッチコンポーネント | |
| JP2001308688A (ja) | 出力回路 | |
| JP2002078325A (ja) | Ｄｃ−ｄｃコンバータおよびそれを用いた電子装置 | |
| US10122258B2 (en) | DC-DC converter with pull-up or pull-down current and associated control method | |
| JP2007151322A (ja) | 電源回路およびｄｃ−ｄｃコンバータ | |
| US20020125922A1 (en) | Semiconductor integrated circuit device | |
| JP2000201475A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110228 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120229 |
|
| LAPS | Cancellation because of no payment of annual fees |