JPWO2005074110A1 - スイッチング電源と半導体集積回路 - Google Patents

スイッチング電源と半導体集積回路 Download PDF

Info

Publication number
JPWO2005074110A1
JPWO2005074110A1 JP2005517404A JP2005517404A JPWO2005074110A1 JP WO2005074110 A1 JPWO2005074110 A1 JP WO2005074110A1 JP 2005517404 A JP2005517404 A JP 2005517404A JP 2005517404 A JP2005517404 A JP 2005517404A JP WO2005074110 A1 JPWO2005074110 A1 JP WO2005074110A1
Authority
JP
Japan
Prior art keywords
voltage
circuit
mosfet
power supply
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005517404A
Other languages
English (en)
Other versions
JP4502210B2 (ja
Inventor
細川　恭一
恭一 細川
工藤　良太郎
良太郎 工藤
長澤　俊夫
俊夫 長澤
立野　孝治
孝治 立野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of JPWO2005074110A1 publication Critical patent/JPWO2005074110A1/ja
Application granted granted Critical
Publication of JP4502210B2 publication Critical patent/JP4502210B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
    • G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
    • G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

【課題】 電源電圧ＶＤＤが低い場合においても、高電位側スイッチ素子Ｍ１の十分な駆動電圧を得ることを実現したスイッチング電源と半導体集積回路を提供する。
【解決手段】 ＰＷＭ信号に従ってスイッチ動作を行うスイッチ素子を通してインダクタに流す電流を制御し、上記インダクタに直列形態に設けられたキャパシタにより出力電圧を形成するスイッチング電源において、上記スイッチ素子の出力ノードと所定電圧端子間にブートストラップ容量とＭＯＳＦＥＴとからなる昇圧回路を設け、その昇圧電圧を上記スイッチ素子の駆動回路の動作電圧とし、上記ＭＯＳＦＥＴがオフ状態にされるとき、一方のソース，ドレイン領域と基板ゲート間の接合ダイオードが上記ブートストラップ容量により形成された昇圧電圧に対して逆方向になるように他方のソース，ドレイン領域と上記基板ゲートとを接続する。

Description

この発明は、スイッチング電源と半導体集積回路に関し、例えば、高電圧を低電圧に変換するスイッチング電源とそれに用いられるもの半導体集積回路に適用して有効な技術に関するものである。
スイッチング電源では，低価格・小型・高効率・低電圧・大電流が求められる。そのため，スイッチ素子には安価で低オン抵抗（低Ｒｏｎ）・低Ｑｇｄ（低ゲートチャージ電荷量）のＮチャネル型のパワーＭＯＳＦＥＴ（以下、ＮＭＯＳと略す）が使用される場合が多い。図１２に、本願発明に先立って検討された降圧型スイッチング電源の構成図を示す。高電位側スイッチ素子Ｍ１にＮＭＯＳを用いるには、図中の「ブートストラップ」と呼ばれる昇圧回路と、レベルシフト回路が必要である。図１３の昇圧回路では、電源電圧ＶＤＤよりダイオードＤ４の順方向電圧Ｖｆ分低い電圧（ＶＤＤ−Ｖｆ）が、高電位側スイッチ素子Ｍ１の駆動用に供給される。つまり、スイッチ素子Ｍ１のソース（中点ＬＸ）に対して、ブートストラップ容量ＣＢに蓄えられた電圧（ＶＤＤ−Ｖｆ）だけ高い電圧がスイッチ素子Ｍ１のゲートに供給される。上記電圧（ＶＤＤ−Ｖｆ）を大きくするために上記ダイオードＤ４として順方向電圧Ｖｆの低いショットキーバリア・ダイオードを使う。
図１４に、図１３に示した降圧型スイッチング電源の各部動作波形図を示す。降圧型スイッチング電源では、高電位側スイッチ素子Ｍ１と低電位側スイッチ素子Ｍ２の中点ＬＸは、スイッチング毎に入力電圧Ｖｉｎと接地電位ＶＳＳに変化する。昇圧回路は、中点ＬＸの電位が接地電位ＶＳＳの期間にブートストラップ容量ＣＢを電源電圧ＶＤＤからダイオードＤ４を介して充電する。したがって、ブートストラップ容量ＣＢの両端電圧は、電源電圧ＶＤＤからダイオードＤ４の順方向電圧Ｖｆ分下がった電圧（ＶＤＤ−Ｖｆ）となる。中点ＬＸの電位が入力電圧Ｖｉｎの時は、ダイオードＤ４が電源電圧ＶＤＤへの逆流を防止し、ブートストラップ容量ＣＢから高電位側スイッチ素子Ｍ１の駆動回路に給電する。高電位側スイッチ素子Ｍ１の駆動電圧Ｖｇｓは（ＶＤＤ−Ｖｆ）となる。
一方、制御回路を含む周辺回路の電源電圧ＶＤＤは低電圧化の傾向にある。そのため、ダイオードＤ４の順方向電圧Ｖｆの低下分が無視できなくなり、高電位側スイッチ素子Ｍ１の十分な駆動電圧を得られない可能性がでてきた。駆動電圧が不足すると、スイッチ素子本来の性能を引き出せず損失の増加等を招くことになる。そこで、ブートストラップ回路をジャンクション型ＦＥＴ（以下、ＪＦＥＴと略す。）を用いて構成しＩＣに内蔵するスイッチング電源の例として、特表平１１−５０１５００号がある。このスイッチング電源では、ブートストラップ用コンデンサにはＪＦＥＴを介して充電する。
特表平１１−５０１５００号
しかしながら、ＪＦＥＴにおいてはオフ状態でのリーク電流が無視できなく、十分な昇圧電圧を確保するために逆流防止用のダイオードを直列接続して用いている。つまり、実用的な回路を構成するために、上記特許文献１のスイッチング電源においては、逆流防止ダイオードの接続が必要であると考えられ、結果として前記図１３の回路と同じような問題を有するものとなる。
本発明の目的は、電源電圧ＶＤＤが低い場合においても、高電位側スイッチ素子Ｍ１の十分な駆動電圧を得ることを実現したスイッチング電源とそれに用いられる半導体集積回
路を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、ＰＷＭ（パルス幅変調）信号に従ってスイッチ動作を行うスイッチ素子を通してインダクタに流す電流を制御し、上記インダクタに直列形態に設けられたキャパシタにより出力電圧を形成するスイッチング電源において、上記スイッチ素子の出力ノードと所定電圧端子間にブートストラップ容量とＭＯＳＦＥＴとからなる昇圧回路を設け、その昇圧電圧を上記スイッチ素子の駆動回路の動作電圧とし、上記ＭＯＳＦＥＴがオフ状態にされるとき、一方のソース，ドレイン領域と基板ゲート間の接合ダイオードが上記ブートストラップ容量により形成された昇圧電圧に対して逆方向になるように他方のソース，ドレイン領域と上記基板ゲートとを接続する。
電源電圧ＶＤＤが低い場合においても、高電位側スイッチ素子の十分な駆動電圧を得ることができる。
図１には、この発明に係るスイッチング電源の一実施例の概略回路図が示されている。この実施例は、入力電圧Ｖｉｎを降圧した出力電圧Ｖｏｕｔを形成する、いわゆる降圧型スイッチング電源に向けられている。特に制限されないが、入力電圧Ｖｉｎは、約１２Ｖのような比較的高い電圧とされ、出力電圧Ｖｏｕｔは約３Ｖ程度の低い電圧とされる。
上記入力電圧Ｖｉｎは、高電位側スイッチ素子Ｍ１を介してインダクタＬＯの一端から電流の供給を行う。インダクタＬＯの他端と回路の接地電位ＶＳＳとの間にはキャパシタＣＯが設けられ、かかるキャパシタＣＯにより平滑された出力電圧Ｖｏｕｔが形成される。上記インダクタＬＯの一端と回路の接地電位ＶＳＳとの間には、上記スイッチ素子Ｍ１がオフ状態のときに中点ＬＸを回路の接地電位にすることにより上記インダクタＬＯに発生する逆起電圧をクランプするスイッチ素子Ｍ２が設けられる。上記スイッチ素子Ｍ１とＭ２は、Ｎチャネル型のパワーＭＯＳＦＥＴにより構成される。上記スイッチ素子Ｍ１とＭ２の接続点は、いわゆるインバーティッドプッシュプル出力回路の中点ＬＸとされ、上記インダクタＬＯと一端に接続される。
上記出力電圧Ｖｏｕｔが約３Ｖのような設定された電位に制御するために、次のＰＷＭ制御回路が設けられる。一例として上記出力電圧Ｖｏｕｔは、抵抗Ｒ１とＲ２からなる分圧回路により分圧されて、エラーエンプＥＡの一方の入力（−）に供給される。このエラーアンプＥＡの他方の入力（＋）には、基準電圧Ｖｒが供給される。上記分圧電圧と上記基準電圧Ｖｒとの差電圧が電圧比較回路ＣＭＰの一方の入力（−）に供給される。上記電圧比較回路ＣＭＰの他方の入力（＋）には、三角波発生回路ＴＷＧで形成された三角波が供給される。電圧比較回路ＣＭＰの出力信号は、制御回路ＣＯＮＴに供給されて、上記分圧電圧と上記基準電圧Ｖｒとが一致させるようなＰＷＭ信号を形成する。尚ＰＷＭ信号でなくても、ＰＦＭ（パルス振幅変調）信号、ＰＤＭ（パルス密度変調）信号等パワーＭＯＳＦＥＴのスイッチングを制御して出力電圧Ｖｏｕｔを制御するものであれば特に制限されない。
制御回路ＣＯＮＴは、上記ＰＷＭ信号に対応した高電圧側制御信号ｈｇと、低電位側制御信号ｌｇを形成する。この実施例では、低オン抵抗・低ＱｇｄのＮチャネル型のパワーＭＯＳＦＥＴを上記スイッチ素子Ｍ１として用ており、ソースフォロワ出力回路として動作させる。そのため、上記中点ＬＸの電位を上記入力電圧Ｖｉｎに対応した高電圧まで得るよ
うにするために、言い換えるならば、ＭＯＳＦＥＴＭ１のしきい値電圧分だけ中点ＬＸの電位が低下して損失が生じてしまうのを防ぐために、昇圧回路が設けられる。つまり、昇圧回路は、上記ＭＯＳＦＥＴＭ１がオン状態のときのゲート電圧を上記入力電圧Ｖｉｎに対してそのしきい値電圧分以上の高電圧にするという動作を行う。
上記中点ＬＸは、ブートストラップ容量ＣＢの一端に接続される。このブートストラップ容量ＣＢの他端は、Ｐチャネル型のスイッチＭＯＳＦＥＴＭ３のソース，ドレイン経路を介して電源電圧ＶＤＤに接続される。上記電源電圧ＶＤＤは、約５Ｖのような低い電圧であり、上記制御回路ＣＯＮＴを含みＰＷＭ制御回路を構成するエラーアンプＥＡ、電圧比較回路ＣＭＰ及び三角波発生回路ＴＷＧの動作電圧であり、後述するレベルシフト回路ＬＳ１，ＬＳ２の低電圧側回路の動作電圧としても用いられる。
上記ＰＷＭ信号に対応した高電圧側制御信号ｈｇは、レベルシフト回路ＬＳ２を介してレベルシフトされて上記高電圧側のスイッチ素子Ｍ１の駆動信号ＨＧとされる。レベルシフト回路ＬＳ２は、上記電源電圧ＶＤＤと上記ブートストラップ容量ＣＢで形成された昇圧電圧Ｖｂｔを動作電圧としており、上記電源電圧ＶＤＤと接地電位（本例は約５Ｖ）振幅の高電圧側制御信号ｈｇを、昇圧電圧Ｖｂｔと上記中点ＬＸ振幅の信号にレベルシフトしてスイッチ素子Ｍ１をオン状態にさせる時のゲート電圧を昇圧電圧Ｖｂｔのように高くする。
上記ＰＷＭ信号に対応した低電圧側制御信号ｌｇは、バッファ等をして、基本的にそのまま低電位側のスイッチ素子Ｍ２のゲートに供給される。レベルシフト回路ＬＳ１は、かかる低電圧側制御信号ｌｇをレベルシフトして、上記Ｐチャネル型ＭＯＳＦＥＴＭ３のゲートに供給される制御信号ＬＧを形成する。つまり、スイッチ素子Ｍ２の低電圧側制御信号ｌｇをレベルシフト回路により反転させ、スイッチＭ２をオフ状態にさせるときに、昇圧電圧Ｖｂｔに対応した制御信号ＬＧを形成してＰチャネル型のＭＯＳＦＥＴＭ３のゲートに伝えて、かかるＭＯＳＦＥＴＭ３をオフ状態にする。
本発明の昇圧回路は、前記図１２のダイオードＤ４に替えて、スイッチ素子であるＰチャネル型パワースＭＯＳＦＥＴ（以下、ＰＭＯＳと略す）Ｍ３を使用することに特徴がある。この時、ＰＭＯＳＭ３はドレイン端子Ｄを電源ＶＤＤに、ソース端子Ｓをブートストラップ容量ＣＢ側に接続する。ＭＯＳＦＥＴのソースとドレインは、電圧の印加の方向によって逆転するものであるので、同図に示した上記ドレイン端子Ｄ及びソース端子Ｓは便宜的なものであり、ブートストラップ容量ＣＢにより電源電圧ＶＤＤよりも高い昇圧電圧Ｖｂｔが形成されている状態でのドレイン及びソースを意味している。ＰＭＯＳＭ３の基板ゲート（バックゲート、チャネル領域るいはＮ型ウェル領域）は、上記ソース端子Ｓ側、言い換えるならば、ブートストラップ容量ＣＢ側に接続されている。
図２は、図１のスイッチング電源における駆動回路の動作を説明する波形図が示されている。基本的には、ＰＷＭ信号に対応した制御信号ｈｇとｌｇによりスイッチ素子Ｍ２がオンしている間（すなわち、スイッチ素子Ｍ１がオフしている間）、スイッチ素子Ｍ３をオンにしてブートストラップ容量ＣＢを電源電圧ＶＤＤに充電する。同図では、この充電電圧をＶＤＤ−Ｖ３（ｏｎ）のように表している。Ｖ３（ｏｎ）は、ＭＯＳＦＥＴＭ３のソース−ドレイン経路での充電動作時の電圧損失であり、実質的にはゼロとみなすことができる。
この時のＰＭＯＳＭ３の動作は、一般に逆方向特性と呼ばれるものである。つまり、ＰＭＯＳＭ３のゲートには、レベルシフト回路ＬＳ１から接地電位のようなロウレベルの制御信号ＬＧが供給されており、電源電圧ＶＤＤ側（ドレイン端子Ｄ）がソース領域として動作してオン状態となり、ブートストラップ容量ＣＢへの充電を開始する。もっとも、基板ゲートと上記ソースとして動作するドレイン端子ＤとのＰＮ接合によって構成される寄生ダイオードによっても充電経路が形成されているので、このときにドレイン領域として動作するソース端子Ｓ側の電位ＶｂｔがＶＤＤ−Ｖｆ（Ｖｆは寄生ダイオードの順方向電圧）よりも低いときには、かかる寄生ダイオードを通しても充電電流が流れる。
ＰＷＭ信号に対応した制御信号ｈｇとｌｇによりスイッチ素子Ｍ１がオンしている間（すなわち、スイッチ素子Ｍ２がオフしている間）、スイッチ素子Ｍ１のオンにより中点ＬＸの電位が上記ロウレベルから上昇する。これに対応してブートストラップ容量ＣＢの昇圧電圧Ｖｂｔは、上記充電電圧ＶＤＤ分だけ高い電圧として上昇する。つまり、スイッチ素子Ｍ１のゲートとソース間（ＨＧ−ＬＸ）には、上記レベルシフト回路ＬＳ２を介して上記ブートストラップ容量ＣＢの保持電圧ＶＤＤ（ＶＤＤ−Ｖ３（ｏｎ））が印加されており、ソース側から得られる中点ＬＸの電位は、入力電圧Ｖｉｎに対応した高電圧まで上昇するものとなる。ここで、ＶＤＤは約５Ｖであり、スイッチ素子Ｍ１のしきい値電圧は約１Ｖ程度であり、ＶＤＤ＞Ｖｔｈの関係にある。
上記昇圧電圧Ｖｂｔの上昇により、ＭＯＳＦＥＴＭ３の一対のソース，ドレインには、前記充電動作のときとは一対のソース，ドレイン領域に対して逆向に電圧が印加されて、図１に示したように昇圧電圧Ｖｂｔ側がソース端子Ｓとして動作し、電源電圧ＶＤＤ側がドレイン端子Ｄとして動作する。したがって、ゲートＧに供給される制御信号ＬＧが電源電圧ＶＤＤのようなハイレベルであると、そのしきい値電圧Ｖｔｈ以上にソース端子Ｓの電位が上昇すると、再度オン状態となって昇圧電圧Ｖｂｔを形成しているブートストラップ容量ＣＢの電荷を電源電圧ＶＤＤ側に抜いてしまう。レベルシフト回路ＬＳ１は、上記制御信号ＬＧのハイレベルを上記昇圧電圧Ｖｂｔに対応した高電圧にし、ゲートＧとソース端子Ｓを同電位（Ｖｔｈ以下）としてオフ状態を維持させる。そして、前記寄生ダイオードには、逆方向に電圧が印加されて上記ブートストラップ容量ＣＢの電荷を放電させるような電流を流さない。
上記スイッチ素子Ｍ１をオン状態にさせる１回の充電動作で消費するブートストラップ容量ＣＢの電荷は、Ｃｇ×Ｖｇｓで概算できる。ここで、Ｃｇはスイッチ素子Ｍ１のゲート入力容量であり、Ｖｇｓはゲート，ソース間の駆動電圧である。上記電荷にスイッチング周波数を掛けることで、平均充電電流が求められる。一例として、Ｃｇ＝３０００ｐＦ、Ｖｇｓ＝５Ｖ、スイッチング周波数１ＭＨｚで計算すると、充電電流は１５ｍＡとなる。また、一般にＭＯＳＦＥＴＭ３のオン抵抗は数十ｍΩであり、充電時の電圧降下Ｖ３（ｏｎ）は小さくゼロと見做してよい。したがって、従来のダイオードＤ４の順方向電圧Ｖｆによる電圧降下に比べ非常に小さく抑えられるものである。
前記のようにスイッチ素子Ｍ２がオフしている間（スイッチ素子Ｍ１がオン）は、ＰチャネルＭＯＳＦＥＴＭ３をオフにする必要がある。このＰチャネルＭＯＳＦＥＴＭ３をオフにするため、レベルシフト回路ＬＳ１は、上記昇圧電圧Ｖｂｔを動作電圧とすることでＰチャネルＭＯＳＦＥＴＭ３のゲート端子Ｇに与えられる制御信号ＬＧのレベルをソース端子Ｓの昇圧電圧Ｖｂｔと同じ電圧にレベルシフトする。そして、ＭＯＳＦＥＴＭ３のドレイン端子Ｄと基板ゲート間の寄生のダイオード（ボディダイオードと呼ばれる）が存在する。この寄生のダイオードによって、上記ＭＯＳＦＥＴＭ３が上記オフ状態にされるとともに、昇圧電位Ｖｂｔからの電源電圧ＶＤＤに向けての逆流が防止される。したがって、前記特許文献１において、ＪＦＥＴを用いたように逆流防止用のダイオードを新たに設ける必要がない。
スイッチ素子Ｍ１、Ｍ２、Ｍ３のオン、オフ状態への移行時間には素子バラツキ等があるため、貫通電流防止のためにスイッチ素子Ｍ１とＭ２の切り替えにはデッドタイムが設けられる。同様に、スイッチ素子Ｍ１が完全にオフする前にスイッチ素子Ｍ３がオンする
と、昇圧電位側から電源ＶＤＤに逆流が起きるで同様のデットタイムが設けられる。このデットタイムは、特に制限されないが、上記ＰＷＭ信号に対応した信号ｌｇ及びｈｇを形成する制御回路ＣＯＮＴにより設定される。以上により、本発明は電源電圧ＶＤＤの低電圧化に際しても、十分なスイッチ素子Ｍ１の駆動電圧を得ることができる昇圧回路を提供できる。
図３には、図１のＰチャネルＭＯＳＦＥＴＭ３の一実施例の概略素子断面図が示されている。図３（Ａ）には、一般的なＰチャネルＭＯＳＦＥＴの例が示され、図３（Ｂ）には高耐圧ＭＯＳＦＥＴの例が示されている。前記図２の各部信号波形より、昇圧電圧Ｖｂｔは電源電圧ＶＤＤ＋入力電圧Ｖｉｎに達することがわかる。そのためＰチャネルＭＯＳＦＥＴＭ３として、図３（Ｂ）に示したような高耐圧のＬＤＭＯＳ（Ｌａｔｅｒａｌｌｙ Ｄｉｆｆｕｓｅｄ ＭＯＳ）を用いることが安全である。
図３（Ａ）の一般的なＰチャネル型ＭＯＳＦＥＴにおいては、Ｐ型基板ＰＳＵＢ上にＮ型ウェル領域ＮＷＥＬを形成し、そこにＰ＋型の一対のソース，ドレイン領域が形成される。かかる一対のソース，ドレイン領域間のウェル領域（チャネル又は基板ゲート）上には、薄い膜厚からなるゲート絶縁膜が形成される。上記ゲート絶縁膜上には、上記一対のソース，ドレイン領域を跨ぐようにゲート電極が形成される。そして、上記昇圧回路を構成するスイッチ素子Ｍ３として用いるときには、上記ウェル領域ＮＷＥＬと前記図１のソース端子Ｓ側とされるＰ＋領域が接続される。前記図１のドレイン端子ＤとされるＰ＋領域と基板ゲート（ＮＷＥＬ）との間には図示のような寄生ダイオードが存在する。
図３（Ｂ）の高耐圧ＭＯＳＦＥＴにおいては、Ｐ型基板ＰＳＵＢ（Ｐ−）上に前記ドレイン端子ＤとさるＰ＋領域が形成される。前記ソース端子Ｓに対応した半導体領域は、Ｎ型ウェル領域ＮＷＥＬに上記ドレイン端子ＤとさるＰ＋領域に対向してＰ＋領域が形成され、かかるＮ型ウェル領域ＮＷＥＬにへのオーミックコンタクトを得るためのＮ＋領域が形成される。そして、上記Ｐ＋領域及びＮ＋領域に電極が設けられることによって、Ｎ型ウェル領域ＮＷＥＬとの接続が行われる。この高耐圧ＭＯＳＦＥＴは、ドレイン領域は、上記Ｐ＋領域及びＰ−の基板が実効的なドレイン領域として動作し、Ｎ型ウェル領域ＮＷＥＬに形成されたＰ＋領域間のウェル領域（チャネル又は基板ゲート）が実効的な基板ゲート（チャネル領域）とされる。
上記一対のＰ＋領域間のＮウェル領域ＮＷＥＬ及び基板ＰＳＵＢ上には、薄い膜厚からなるゲート絶縁膜が形成される。上記ゲート絶縁膜上には、上記一対のＰ＋領域を跨ぐようにゲート電極が形成される。そして、上記昇圧回路を構成するスイッチ素子Ｍ３として用いるときには、上記ウェル領域ＮＷＥＬと前記図１のソース端子Ｓ側とされるＰ＋領域が接続される。前記図１のドレイン領域の一部とされる基板ＰＳＵＢと基板ゲート（ＮＷＥＬ）との間には図示のような寄生ダイオードが存在する。このようなＬＤＭＯＳにおいては、ソース領域とドレイン領域の構造が非対称であり、そのことを表すために図示のようにソース、ドレインのように表している。
図３（Ａ）、（Ｂ）の概略素子断面構造図に示すようにソースと基板ゲート（ウェル領域）を接続して用いるため、図３（Ａ）の一般的なＰチャネルＭＯＳＦＥＴ、図３（Ｂ）のＬＤＭＯＳ共に、ドレイン、ソース間には寄生のダイオードが存在する。したがって、本発明におけるスイッチ素子Ｍ３にＰチャネルＭＯＳＦＥＴ及びＬＤＭＯＳを用いても何ら問題ない。又、図３（Ｂ）のようなＬＤＭＯＳをブーストラップ容量ＣＢに電荷を充電するときに図３（Ｂ）におけるドレインからソースに電流を流す事になるが、この動作はリニア領域（低電流）での動作となり、スイッチ素子Ｍ３の性能が大幅に低下するようなことはない。
この実施例のスイッチング電源においては、電源電圧ＶＤＤの低電圧化に際しても、高電位側スイッチ素子の十分な駆動電圧を得られる。高電位側のスイッチ素子にＮチャネルパワーＭＯＳＦＥＴが使用可能となり、低価格、小型のスイッチング電源を構成できる。また、後述するようにＩＣに内蔵しやすいという利点がある。内蔵することにより、外付け部品点数を低減でき、電源の小型化、低コスト化に寄与できる。
本発明の昇圧回路は、ＰチャネルＭＯＳＦＥＴＭ３をオンさせてブートストラップ容量ＣＢに充電し、昇圧電位側からの逆流防止は、ＭＯＳＦＥＴのゲート電圧を昇圧電圧に対応してレベルシトフすることによりをオフ状態にし、かつ、ボディダイオードを活用する。したがって、前記特許文献１のスイッチング電源のように逆流防止用のダイオードを省くことができる。また、一般にＭＯＳのオン抵抗は数十ｍΩと小さいため、ダイオードの順方向電圧Ｖｆに比べ、充電時の電圧低下を抑えることができる。十分な充電時間が設定できるなら、ブートストラップ容量ＣＢをＶＤＤまで高くすることができる。
以上により、電源電圧ＶＤＤが低い場合も、高電位側スイッチ素子Ｍ１の十分な駆動電圧を得られる。これにより、高電位側スイッチ素子に低価格、小型、低Ｒｏｎ、低ＱｇｄのＮチャネルパワーＭＯＳＦＥＴを採用できるため、低価格、小型のスイッチング電源を構成できる。また、ショットキーバリア・ダイオードに比べＭＯＳＦＥＴの方がチップ面積が小さいため、ＩＣに内蔵しやすい。これにより、外付けのダイオードを省くことができ、電源の小型化、コスト低減に適する。
図４には、この発明に係るスイッチング電源の一実施例の構成図が示されている。この実施例のスイッチング電源は、太線枠で囲まれた部分が半導体集積回路（ＩＣ）で構成される。つまり、高電位側スイッチ素子Ｍ１と、低電位側スイッチ素子Ｍ２は外付けの単体素子で構成される。また、インダクタＬＯ、ブートストラップ容量ＣＢ及びキャパシタＣＯと、前記分圧回路を構成する抵抗Ｒ１とＲ２も単体素子で構成される。この実施例では、昇圧回路を構成するスイッチ素子Ｍ３は半導体集積回路に内蔵して形成される。つまり、半導体集積回路には、上記ＭＯＳＦＥＴＭ３の他に、エラーアンプＥＡ、電圧比較回路ＣＭＰ、三角波発生回路ＴＷＧと制御回路ＣＯＮＴ、レベルシフト回路ＬＳ１，ＬＳ２等が形成される。図示しないが、ＭＯＳＦＥＴＭ１，Ｍ２を駆動する駆動回路も含まれる。この実施例では、制御部分を半導体集積回路化し、ブートストラップ用スイッチ素子Ｍ３を内蔵することで、電源の部品数低減、小型化を実現できる。
図５には、この発明に係るスイッチング電源の他の一実施例の構成図が示されている。同図においても、前記同様に太線枠で囲まれた部分が半導体集積回路（ＩＣ）で構成される。この実施例では、スイッチ素子Ｍ１、Ｍ２も半導体集積回路に内蔵することで、外付け部品点数をさらに削減でき、電源の小型化、低コスト化に適する。
図６には、この発明に係るスイッチング電源の更に他の一実施例の構成図が示されている。同図においても、前記同様に太線枠で囲まれた部分が半導体集積回路（ＩＣ）で構成される。この実施例では、制御用ＩＣとドライバ用ＩＣの２つの半導体集積回路が用いられる。制御ＩＣには、ＰＷＭ制御部であるエラーアンプＥＡ、電圧比較回路ＣＭＰ、三角波発生回路ＴＷＧと制御回路ＣＯＮＴが搭載されてＰＷＭ信号を出力する。ドライバＩＣには、スイッチ素子Ｍ１、Ｍ２と、レベルシフト回路ＬＳ１、ＬＳ２及び昇圧回路を構成するＭＯＳＦＥＴＭ３と、ＰＷＭ信号を受けて低電位側の制御信号ＬＧ’を形成するインバータ回路ＩＮＶ１が設けられる。この実施例では、レベルシフト回路ＬＳ１は、上記ＰＷＭ信号を受けて、上記スイッチＭＯＳＦＥＴＭ３の制御信号ＬＧを形成する。
図７には、この発明に係るスイッチング電源の他の一実施例の概略回路図が示されている。この実施例は、前記図１の実施例の変形例であり、低電圧側のスイッチＭＯＳＦＥＴ
Ｍ２に代えて、ダイオードＤ１が用いられる。このようにダイオードＤ１を用いた場合には、オン状態での順方向電圧Ｖｆだけ電圧損失が発生する反面、そのアノードとカソードの電位関係でオン／オフが自動的に行われるために、前記のような制御信号ｌｇが不要となる。いわゆる降圧型スイッチング電源では、上記制御信号ｌｇ、ｈｇは図２に示すように相補的な関係にある。この実施例における昇圧回路のＭＯＳＦＥＴＭ３の制御信号ＬＧは、ＭＯＳＦＥＴＭ１の制御信号ｈｇを元に生成すれば良い。この実施例においても、前記図４、図５及び図６のような構成とすることができる。
図８には、この発明に係るスイッチング電源の更に他の一実施例の構成図が示されている。同図においても、前記図６の実施例と制御用ＩＣとドライバ用ＩＣの２つの半導体集積回路が用いられる。制御ＩＣとドライバＩＣには、例えば共通の動作電圧ＶＣＣが与えられる。この電圧ＶＣＣは、前記ＶＤＤのような低電圧であってもよいし、入力電圧Ｖｉｎに対応した高電圧であってもよい。このため、ドライバＩＣには、降圧電源回路Ｒｅｇが設けられて、前記ＶＤＤに対応した内部電圧が形成される。これに対して、制御ＩＣは、上記電源電圧ＶＣＣに対応したＰＷＭ信号を形成する。このため、上記ドライバＩＣには、上記ＰＷＭ信号を受ける電圧クランプ回路ＶＣＬが設けられる。他の構成は、前記図６の実施例と同様であるので、その説明を省略する。
この実施例では、ドライバＩＣは特別な電源ＶＤＤが不要となり、入力電圧Ｖｉｎを電源電圧ＶＣＣとして用いることができる。かかる高電圧を内部で降圧して低電圧として用いているので、内部ドライバ回路での消費電力を小さくすることができる。この場合には、ＰＷＭ制御ＩＣとドライバＩＣとで動作電圧が異なるものとなる。つまり、制御ＩＣは１２Ｖ、ドライバＩＣは内部５Ｖで動作するために、ＰＷＭ信号の入力回路（ＶＣＬ）で何らかの電圧クランプ手段が設けられるものである。
図９には、前記図８の電圧クランプ回路ＶＣＬの一実施例の回路図が示されている。同図の電圧クンプ回路ＶＣＬは、ドライバＩＣの外部端子から供給される高い信号振幅ＶＣＣの入力信号（ＰＷＭ）のレベルを、ドライバＩＣのインバータ回路ＩＮＶ１やレベルシフト回路ＬＳ１，ＬＳ２の低電圧側の動作電圧ＶＤＤレベルに対応したレベルにクランプする。
入力端子ＰＷＭは、静電破壊防止回路としてのダイオードＤ２とＤ３が設けられる。特に制限されないが、この実施例のドライバＩＣは、高い電圧ＶＣＣと、電源回路Ｒｅｇで形成された低い内部電圧ＶＤＤの２つの動作電圧を有する。上記ダイオードＤ２は、上記入力端子ＰＷＭと電源端子ＶＣＣとの間に設けられ、上記ダイオードＤ３は、上記入力端子ＰＷＭと回路の接地電位ＶＳＳとの間に設けられる。特に制限されないが、上記電源電圧ＶＣＣは、約１２Ｖのような高い電圧であり、上記内部電圧ＶＤＤは約５Ｖのような低い電圧である。
上記入力端子ＰＷＭは、電圧クランプ回路を構成するＮチャネルＭＯＳＦＥＴＭ４の一方のソース，ドレイン経路に接続される。このＭＯＳＦＥＴＭ４のゲートには、制限すべき電圧として内部電圧ＶＤＤが供給される。上記ＭＯＳＦＥＴＭ４のソース，ドレイン経路の他方から上記内部電圧ＶＤＤによりクランプされた出力電圧が得られ、入力回路ＩＢの入力端子に伝えられる。この実施例では、上記ＭＯＳＦＥＴＭ４による電圧クランプ動作を安定的に行うようにするために、上記ソース，ドレイン経路の他方と回路の接地電位との間に電流源Ｉｏが設けられる。また、上記電流源Ｉｏに対して並列形態にキャパシタＣｉが設けられる。
この実施例では、入力端子ＰＷＭに、同図に波形として示されているようにＶＣＣ−０Ｖ（１２Ｖ−０Ｖ）のような大きな信号振幅の入力信号が供給され、上記ＭＯＳＦＥＴＭ４のソース，ドレイン経路の他方からは、（ＶＤＤ−Ｖｔｈ）−０Ｖのように電源ＶＤＤにより制限された小さな信号振幅に変換される。そして、入力回路ＩＢを通した出力信号Ｖｏは、同図に波形として示されているようにＶＤＤ−０Ｖ（５Ｖ−０Ｖ）のようなＣＭＯＳ振幅とされる。ここで、ＶｔｈはＭＯＳＦＥＴＭ４のしきい値電圧である。特に制限されないが、ＭＯＳＦＥＴＭ４は、電気的に基板から分離されたＰ型ウェル領域に形成され、かかるＰ型ウェル（チャネル領域）は、上記ＭＯＳＦＥＴＭ４の出力側であるソース，ドレイン経路の他方に接続されている。
上記電圧クランプ回路において、ＭＯＳＦＥＴＭ４の出力側のノードＶに、回路の絶縁不良等による高抵抗によるリーク電流経路が形成された場合、その電位が上昇してＭＯＳＦＥＴＭ４がオフ状態のままとなって前記の電流源Ｉｏが存在しないと電圧クランプ動作が不能に陥ってしまう。上記電流源Ｉｏを設けることより上記出力ノード側の電位上昇が抑えられて安定的な電圧クランプ動作が行われる。このため、電流源Ｉｏは、不良と見做されないリーク電流よりも大きな微小電流に設定すればよく、低消費電力化を図ることができる。
また、ＭＯＳＦＥＴＭ４のソース，ドレイン間には、寄生容量Ｃｄｓが存在する。この寄生容量Ｃｄｓによって、入力信号ＰＷＭがＶＣＣのような高電圧に変化したときに、カップリングによって出力側を電源電圧ＶＤＤ以上に変化させてしまうという問題が生じる。これを回避するために、電流源Ｉｏに並列形態にキャパシタＣｉが設けられる。これによって、寄生容量ＣｄｓとキャパシタＣｉが直列形態に接続されて、その容量比の逆比に対応して入力電圧ＰＷＭを分圧して上記出力側ノードが電源電圧ＶＤＤ以上にならないようにすることができる。
なお、入力回路ＩＢには、入力回路を構成するＭＯＳＦＥＴのゲート容量が存在するが、かかるゲート容量のみでは上記のようにカップリングによって出力側ノードが電源電圧ＶＤＤ以上に変化してしまう。そのために、上記キャパシタＣｉは、入力回路ＩＢの入力容量と比べても十分に大きなものとされる。本実施例では，上記入力信号ＰＷＭに対して上記電圧クランプ回路を適用したが，内部動作電圧より高い電圧レベルの入力信号に対して本回路は適用可能である。例としては，ドライバＩＣの動作オン／オフ制御信号等があげられる。図８の入力信号ＰＷＭが入力される端子に図９のようなクランプ回路を適用することにより、ＰＷＭ信号の高速な変化にも応答可能となり、ドライバＩＣを正確に制御が可能となる。
図１０には、この発明に係るスイッチング電源に用いられるレベルシフト回路ＬＳ２の一実施例の回路図が示されている。この実施例のレベルシフト回路は、電源電圧ＶＤＤで動作するＣＭＯＳインバータ回路ＩＮＶ２が入力回路として設けられる。このインバータ回路ＩＮＶ２の入力には、前記制御信号ｈｇが供給される。このインバータ回路ＩＮＶ２の出力信号は、ＮチャネルＭＯＳＦＥＴＭ５のゲートに供給される。このＭＯＳＦＥＴＭ５のドレインと、昇圧電圧Ｖｂｔとの間には負荷抵抗Ｒ３が設けられる。特に制限されないが、ＭＯＳＦＥＴＭ５のソースと回路の接地電位との間には、抵抗Ｒ４が設けられる。上記ＭＯＳＦＥＴＭ５のドレイン出力は、昇圧電圧Ｖｂｔと中点ＬＸの電位とで動作するＣＭＯＳインバータ回路ＩＮＶ３とＩＮＶ４を通してレベル変換された駆動信号ＨＧとして出力される。
制御信号ｈｇがロウレベル（ＶＳＳ）のときには、インバータ回路ＩＮＶ２の出力信号がハイレベルとなり、ＭＯＳＦＥＴＭ５をオン状態にする。この時の回路の動作点は，以下のように求めることができる。図１０において，ＭＯＳＦＥＴＭ５のゲート電圧Ｖｉ，ソース電圧Ｖｓ，ドレイン電圧Ｖｏ，ゲート−ソース電圧Ｖｇｓとし，抵抗Ｒ４を流れる電流をＩｓ，抵抗Ｒ３を流れる電流をＩｄとすると，以下のような関係が成り立つ。
Ｖｓ＝Ｖｉ−Ｖｇｓ＝Ｉｓ×Ｒ４ ・・・・（１）式
Ｉｓ≒Ｉｄ ・・・・（２）式
Ｖｏ＝Ｖｂｔ−Ｉｄ×Ｒ３≒Ｖｂｔ−Ｉｓ×Ｒ３ ・・・・（３）式
（１）式で，Ｖｇｓは上記ＭＯＳＦＥＴＭ５の特性で決まる値である。
上記式から、
Ｖｏ＝Ｖｂｔ−（Ｖｉ−Ｖｇｓ）×（Ｒ３／Ｒ４） ・・・・（４）
が導出できる。ここで、インバータ回路ＩＮＶ３の入力電圧，すなわち上記ドレイン電圧Ｖｏがその論理しきい値よりも低い電位となるように上記抵抗Ｒ３，Ｒ４の値を設定する。これにより、インバータ回路ＩＮＶ３は昇圧電圧Ｖｂｔに対応したハイレベルを出力し、インバータ回路ＩＮＶ４からは中点ＬＸの電位に対応したロウレベルの駆動信号ＨＧが形成される。
制御信号ｈｇがハイレベル（ＶＤＤ）のときには、インバータ回路ＩＮＶ２の出力信号がロウレベルとなり、ＭＯＳＦＥＴＭ５をオフ状態にする。これにより、ＭＯＳＦＥＴＭ５のドレイン出力は、抵抗Ｒ３により昇圧電圧Ｖｂｔのようなハイレベルが出力される。これにより、インバータ回路ＩＮＶ３の入力電圧は、その論理しきい値よりも高い電位となり、中点ＬＸの電位に対応したロウレベルを出力し、インバータ回路ＩＮＶ４からは昇圧電圧Ｖｂｔに対応したハイレベルの駆動信号ＨＧが形成される。上記レベルシフト回路は，電源投入時等においても出力が確定し，従来方式のラッチタイプのレベルシフト回路のように不定状態にならないという特長を有する。
スイッチＭＯＳＦＥＴＭ３のゲートに供給される制御信号ＬＧを形成するレベルシフト回路ＬＳ１も、前記図１０に括弧で示すように同様な回路により構成される。ただし、インバータ回路ＩＮＶ３、ＩＮＶ４の低電位側は回路の接地電位（ＶＳＳ）とされる。制御信号（ｌｇ）の反転信号を制御信号（ＬＧ）として出力するときには、上記インバータ回路ＩＮＶ４が省略される。
図１１には、この発明に係るスイッチング電源の更に他の一実施例の概略回路図が示されている。この実施例は、前記図１の実施例の変形例であり、昇圧回路のスイッチ素子としてＮチャネルＭＯＳＦＥＴＭ３’が用いられる。このようにＮチャネルＭＯＳＦＥＴＭ３’を用いた場合には、ブートストラップ容量ＣＢに電源電圧ＶＤＤまで充電するためにオン状態にするときにゲート電圧を電源電圧ＶＤＤ以上にする必要がある。このために、レベルシフト回路ＬＳ１は、昇圧電圧ＶＣＣにより動作させられる。このＶＣＣは外部から供給されてもよいし、同様な昇圧回路で形成してもよい。このようにＮチャネルＭＯＳＦＥＴを用いた場合には、電源電圧ＶＤＤ側のソース，ドレイン領域と基板ゲートとが接続されて、昇圧電圧側のソース，ドレイン領域と基板ゲートとの間の寄生ダイオードが逆流防止用として利用される。この昇圧電圧ＶＣＣを生成するための回路が必要となる為に、昇圧回路のスイッチ素子としてはＰチャネルＭＯＳＦＥＴの方が優れている。
図１２には、この発明に係るスイッチング電源の他の一実施例の構成図が示されている。この実施例は、前記図６の実施例の変形例であり、上記ドライバＩＣは、前記図６に示すように１つの半導体基板上に形成された半導体集積回路で構成してもよいが、この実施例では前記ＭＯＳＦＥＴＭ１、Ｍ２、その他の回路それぞれに適したプロセスで，同図に一点鎖線で示した半導体チップ（半導体基板）Ｃｈｉｐ１，Ｃｈｉｐ２，Ｃｈｉｐ３上にそれぞれを作成し、それらをマルチチップモジュール構成で１つのパッケージに封止されてなる半導体集積回路装置とするものであってもよい。また、それぞれの半導体チップＣｈｉｐ１，Ｃｈｉｐ２，Ｃｈｉｐ３を別個のパッケージに封止した３つの半導体集積回路装置で構成して実装基板上で相互に接続して回路を構成するものとしてもよい。
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、低電位側のスイッチ素子Ｍ２を高電圧で駆動する駆動回路を設けるものであってもよい。このときには、スイッチ素子Ｍ２の小さなオン抵抗値によってインダクタで発生する中点ＬＸを接地電位にクランプすることができるので、スイッチ素子の小型化又はいっそうの効率化を図ることができる。レベルシフト回路ＬＳ１、ＬＳ２の具体的回路は種々の実施形態を採ることができる。この発明は、スイッチング電源装置に広く利用できる。
この発明に係るスイッチング電源の一実施例を示す概略回路図である。 図１のスイッチング電源における駆動回路の動作を説明する波形図である。 図１のＰチャネルＭＯＳＦＥＴＭ３の一実施例を示す概略素子断面図である。 この発明に係るスイッチング電源の一実施例を示す構成図である。 この発明に係るスイッチング電源の他の一実施例を示す構成図である。 この発明に係るスイッチング電源の更に他の一実施例を示す構成図である。 この発明に係るスイッチング電源の他の一実施例を示す概略回路図である。 この発明に係るスイッチング電源の更に他の一実施例を示す構成図である。 図８の電圧クランプ回路ＶＣＬの一実施例を示す回路図である。 この発明に係るスイッチング電源に用いられるレベルシフト回路ＬＳ２の一実施例を示す回路図である。 この発明に係るスイッチング電源の更に他の一実施例を示す概略回路図である。 この発明に係るスイッチング電源の更に他の一実施例を示す構成図である。 本願発明に先立って検討された降圧型スイッチング電源の構成図である。 図１３に示した降圧型スイッチング電源の各部動作波形図である。
符号の説明
Ｄ１〜Ｄ４…ダイオード、Ｍ１〜Ｍ３，Ｍ３’…ＭＯＳＦＥＴ、Ｉｏ…電流源、Ｃｉ…キャパシタ、ＣＯＮＴ…制御回路、ＥＡ…エラーアンプ、ＣＭＰ…電圧比較回路、ＴＷＧ…三角波発生回路、ＩＢ…入力回路、ＣＢ…ブートストラップ容量、ＬＯ…インダクタ、ＣＯ…キャパシタ、Ｒ１〜Ｒ４…抵抗、ＩＮＶ１〜ＩＮＶ４…ＣＭＯＳインバータ回路、Ｒｅｇ…電源回路、ＬＳ１，２…レベルシフト回路。
【特許請求の範囲】
【請求項１】
上記インダクタの一端に一端が接続され他端が回路の接地電位に接続され、出力電圧を形成するキャパシタと、
上記インダクタの他端に接続され入力電圧から上記インダクタに流す電流を制御するスイッチ素子と、
上記スイッチ素子がオフ状態のときに上記インダクタの他端を所定電位にする素子と、
上記スイッチ素子を駆動する駆動回路と、
上記インダクタの他端に一端が接続されたブートストラップ容量と、かかるブートストラップ容量の他端と外部電源端子との間にソース−ドレイン経路が接続されたＭＯＳＦＥＴとを有し、上記ブートストラップ容量の他端に上記駆動回路の動作電圧とされる昇圧電圧を生成することが可能である昇圧回路と、
上記素子が導通状態のときに上記ＭＯＳＦＥＴをオン状態にさせ、上記素子が非導通状態のときに上記ＭＯＳＦＥＴをオフ状態にさせるスイッチ制御信号を形成するレベルシフト回路と、
ＰＷＭ信号を形成して上記駆動回路を通して上記スイッチ素子の動作を制御するＰＷＭ制御回路とを備え、
上記ＭＯＳＦＥＴは、一方のソース，ドレイン領域と基板ゲート間の接合ダイオードが上記ブートストラップ容量の他端から上記外部電源端子の方向と逆方向になるように他方のソース，ドレイン領域と上記基板ゲートとが接続され、上記ＰＷＭ信号に対応してオフ状態にされることにより上記昇圧電圧を生成させる際には、上記接合ダイオードによって上記ブートストラップ容量の他端から上記外部電源端子に電流が流れるのを防止することを特徴とするスイッチング電源。
【請求項２】
請求項１において、
上記入力電圧に対応した高電圧を受けて、それを降圧した内部電圧を形成する電源回路を備え、
かかる電源回路で形成された内部電圧は、上記昇圧回路及びＰＷＭ制御回路に与えられる動作電圧とされることを特徴とするスイッチング電源。
【請求項３】
請求項１において、
上記スイッチ素子と上記素子は、ＮチャネルのＭＯＳＦＥＴであり、
上記昇圧回路のＭＯＳＦＥＴは、ＰチャネルＭＯＳＦＥＴであり、上記昇圧回路のＭＯＳＦＥＴの基板ゲートは上記ブートストラップ容量の他端に接続されてなることを特徴とするスイッチング電源。
【請求項４】
請求項１において、
上記スイッチ素子と上記素子及び上記昇圧回路のＭＯＳＦＥＴは、ＮチャネルのＭＯＳＦＥＴであり、
上記昇圧回路のＭＯＳＦＥＴの基板ゲートは上記外部電源端子側に接続されてなることを特徴とするスイッチング電源。
【請求項５】
請求項１において、
上記スイッチ素子は、ＮチャネルのＭＯＳＦＥＴであり、
上記素子は、ダイオードであり、
上記昇圧回路のＭＯＳＦＥＴは、ＰチャネルＭＯＳＦＥＴであり、上記昇圧回路のＭＯＳＦＥＴの基板ゲートは上記ブートストラップ容量の他端に接続されてなることを特徴とするスイッチング電源。
【請求項６】
請求項４において、
上記外部電源端子から供給される外部電源電圧を昇圧する他の昇圧回路を更に備え、 上記レベルシフト回路は、上記他の昇圧回路で形成された上記外部電源電圧の昇圧電圧を受けて上記ＭＯＳＦＥＴをオン状態にさせるものであることを特徴とするスイッチング電源。
【請求項７】
請求項３において、
上記レベルシフト回路は、上記ブートストラップ容量で形成された上記昇圧電圧を受けて上記ＭＯＳＦＥＴをオフ状態にさせるものであることを特徴とするスイッチング電源。
【請求項８】
請求項７において、
上記ＰＷＭ制御回路は、上記出力電圧に対応した電圧信号と基準電圧とを受けるエラーアンプと、三角波発生回路と、上記エラーエンプの出力信号と上記三角波発生回路で形成された三角波とを受けるコンパレータと、上記コンパレータの出力信号を受けて上記ＰＷＭ信号を形成する制御回路とを含むものであることを特徴とするスイッチング電源。
【請求項９】
請求項８において、
上記スイッチ素子、上記素子、上記ブートストラップ容量、上記インダクタ、上記 キャパシタは、外部素子によりそれぞれ構成され、
上記ＭＯＳＦＥＴ、上記レベルシフト回路、上記駆動回路及び上記ＰＷＭ制御回路は、１つの半導体集積回路により構成され、上記出力電圧に対応した電圧信号を上記ＰＷＭ制御回路のエラーアンプが受けて、上記出力電圧が所定電圧となるように上記ＰＷＭ信号を形成するものであることを特徴とするスイッチング電源。
【請求項１０】
請求項８において、
上記ブートストラップ容量、上記インダクタ、上記キャパシタは、外部素子によりそれぞれ構成され、
上記スイッチ素子、上記素子、上記ＭＯＳＦＥＴ、上記駆動回路、上記レベルシフト回路及び上記ＰＷＭ制御回路は、１つの半導体集積回路により構成され、上記出力電圧に対応した電圧信号を上記ＰＷＭ制御回路のエラーアンプが受けて、上記出力電圧が所定電圧となるように上記ＰＷＭ信号を形成するものであることを特徴とするスイッチング電源。
【請求項１１】
請求項８において、
上記ブートストラップ容量、上記インダクタ、上記キャパシタは、外部素子によりそれぞれ構成され、
上記スイッチ素子、上記素子、上記駆動回路、上記ＭＯＳＦＥＴ及び上記レベルシフト回路は、第１の半導体集積回路により構成され、
上記制御回路は、第２の半導体集積回路装置により構成されて、上記出力電圧に対応した電圧信号を上記ＰＷＭ制御回路のエラーアンプが受けて、上記出力電圧が所定電圧となるように上記ＰＷＭ信号を形成し、かかるＰＷＭ信号を上記第１の半導体集積回路に伝えるものであることを特徴とするスイッチング電源。
【請求項１２】
請求項１において、
上記入力電圧に対応した高電圧を受けて、上記高電圧を降圧した内部電圧を形成する電源回路を更に備え、
上記ブートストラップ容量、上記インダクタ、上記キャパシタは、外部素子によりそれぞれ構成され、
上記スイッチ素子、上記素子、上記駆動回路、上記ＭＯＳＦＥＴ及び上記レベルシフト回路は、第１の半導体集積回路により構成され、
上記ＰＷＭ制御回路は、第２の半導体集積回路装置により構成され、上記出力電圧に対応した電圧信号を上記ＰＷＭ制御回路が受けて、上記出力電圧が所定電圧となるように上記高電圧に対応した上記ＰＷＭ信号を形成し、かかるＰＷＭ信号を上記第１の半導体集積回路の入力に伝えるものであり、
上記第１の半導体集積回路においては、上記ＰＷＭ信号を上記内部電圧と回路の接地電位との間の振幅にレベルシフトする電圧クランプ回路を備えてなることを特徴とするスイッチング電源。
【請求項１３】
請求項１１において、
上記電圧クランプ回路は、
上記ＰＷＭ信号が供給される入力端子と、
上記入力端子にソース−ドレイン経路の一方が接続され、ゲートに内部電圧が与えられたＮチャネルＭＯＳＦＥＴと、
上記ＮチャネルＭＯＳＦＥＴのソース−ドレイン経路の他方と回路の接地電位との間に設けられた電流源と、
上記電流源と並列形態に設けられたキャパシタとを有することを特徴とするスイッチング電源。
【請求項１４】
請求項１２において、
上記第１の半導体集積回路は、上記スイッチ素子を構成する第３の半導体集積回路、上記素子を構成する第４の半導体集積回路、上記ＭＯＳＦＥＴ及び上記レベルシフト回路を構成する第５の半導体集積回路を有することを特徴とするスイッチング電源。
【請求項１５】
入力電圧を降圧して出力電圧を形成するための電流をスイッチング制御するスイッチ素子と、
上記電流を流す為の第１端子と、
上記第１端子に一端が接続されたブートストラップ容量の他端が接続される第２端子と、
外部電源端子と上記第２端子との間にソース−ドレイン経路が接続されたＭＯＳＦＥＴと、
上記スイッチ素子を駆動する駆動回路とを含み、
上記ブートストラップ容量と上記ＭＯＳＦＥＴとは上記スイッチ素子を駆動するための昇圧電圧を生成する昇圧回路を構成し、
上記ＭＯＳＦＥＴは一方のソース，ドレイン領域と基板ゲート間の接合ダイオードが上記ブートストラップ容量の他端から上記外部電源端子の方向と逆方向になるように他方のソース，ドレイン領域と上記基板ゲートとが接続され、オフ状態にされることにより上記昇圧電圧を生成させる際には、上記接合ダイオードによって上記ブートストラップ容量の他端から上記外部電源端子に電流が流れるのを防止することを特徴とする半導体集積回路。
【請求項１６】
請求項１５において、
ブートストラップ容量は、上記半導体集積回路の外部にあることを特徴とする半導体集積回路。
【請求項１７】
請求項１６において、
上記電流は、上記第１端子に一端が接続されたインダクタと上記インダクタの他端に一端が接続され他端が回路の接地電位に接続されたキャパシタにより上記出力電圧を形成するために生成された上記入力電圧から上記インダクタに流す電流であることを特徴とする半導体集積回路。
【請求項１８】
請求項１７において、
上記スイッチ素子は、ＮチャネルのＭＯＳＦＥＴであり、
上記昇圧回路のＭＯＳＦＥＴは、ＰチャネルＭＯＳＦＥＴであり、上記昇圧回路のＭＯＳＦＥＴの基板ゲートは上記ブートストラップ容量の他端に接続されてなることを特徴とする半導体集積回路。
【請求項１９】
請求項１７において、
上記スイッチ素子と昇圧回路のＭＯＳＦＥＴは、ＮチャネルのＭＯＳＦＥＴであり、 上記昇圧回路のＭＯＳＦＥＴの基板ゲートは上記外部電源端子側に接続されてなることを特徴とする半導体集積回路。
【請求項２０】
請求項１７において、
上記スイッチ素子がオフ状態のときに上記インダクタの一方の端子を所定電位にする素子を更に備え、
上記素子は第１の半導体基板の上に形成され、
上記スイッチ素子は、第２の半導体基板の上に形成され、
上記駆動回路は、出力電圧が所望電圧となるような制御信号を受けて、上記スイッチ素子と上記素子のオン、オフの制御を行うものであって、第３の半導体基板上に形成され、
上記第１の半導体基板と上記第２の半導体基板及び上記第３の半導体基板を一つのパッケージに封止したことを特徴とする半導体集積回路。
【請求項２１】
請求項２０において、
上記制御信号は、ＰＷＭ信号であることを特徴とする半導体集積回路。
【請求項２２】
請求項２１において、
上記駆動回路は、上記素子がオン状態のときに上記ＭＯＳＦＥＴをオン状態にさせ、上記素子がオフ状態のときに上記ＭＯＳＦＥＴをオフ状態にさせるスイッチ制御信号を形成するレベルシフト回路を含むことを特徴とする半導体集積回路。
【請求項２３】
請求項２２において、
上記ＰＷＭ信号は、上記出力電圧に対応した電圧信号と基準電圧とを受けるエラーアンプと、三角波発生回路と、上記エラーエンプの出力信号と上記三角波発生回路で形成された三角波とを受けるコンパレータと、上記コンパレータの出力信号を受ける制御回路により生成されるものであることを特徴とする半導体集積回路。
【請求項２４】
請求項２３において、
上記入力電圧に対応した高電圧を受けて、上記高電圧を降圧した内部電圧を形成する電源回路と、
上記ＰＷＭ信号を上記内部電圧と回路の接地電位との間の振幅にレベルシフトする電圧クランプ回路が上記半導体集積回路に形成されてなることを特徴とする半導体集積回路。
【請求項２５】
請求項２４において、
上記電圧クランプ回路は、
上記ＰＷＭ信号が供給される入力端子と、
上記入力端子にソース，ドレイン経路の一方が接続され、ゲートに内部電圧が与えられたＮチャネルＭＯＳＦＥＴと、
上記ＮチャネルＭＯＳＦＥＴのソース，ドレイン経路の他方と回路の接地電位との間に設けられた電流源と、
上記電流源と並列形態に設けられたキャパシタとを有することを特徴とする半導体集積回路。
【請求項２６】
請求項２０において、
上記駆動回路は、
第１の振幅で動作する第１の回路と、
第１の回路から出力された信号をゲートに受ける第一ＭＯＳＦＥＴと、上記第一ＭＯＳＦＥＴと上記ブーストラップ容量の他端との間に上記第一ＭＯＳＦＥＴと直列形態に接続された抵抗とを有する第２の回路と、
上記第一ＭＯＳＦＥＴと上記抵抗が接続されたノードから出力された信号を受け、上記ブーストラップ容量の他端での電圧を電源とする第３の回路とを有するレベルシフト回路を有し、
上記第１の回路の出力のハイレベルやロウレベルにともなって、上記ＭＯＳＦＥＴのオン、オフを切り替えることにより電圧レベルが変化する上記ノードから出力される信号を、上記第３の回路の論理しきい値に従って弁別して上記第１のスイッチ素子のオン、オフを制御する為のレベルシフトされた制御信号を生成することを特徴とする半導体集積回路。
【請求項２７】
第一電源端子にドレイン端子が接続された第一ＮチャネルＭＯＳＦＥＴと、
上記第一ＮチャネルＭＯＳＦＥＴのソース端子とドレイン端子が接続され、ソース端子が回路の接地電位端子に接続された第二ＮチャネルＭＯＳＦＥＴと、
一端が上記第一ＮチャネルＭＯＳＦＥＴのソース端子に接続されたインダクタと、
上記インダクタの他端と一端が接続され、他端が回路の接地電位に接続された第一容量と、
上記第一及び第二ＮチャネルＭＯＳＦＥＴを駆動する駆動回路と、
上記インダクタの一端に一端が接続された第二容量と、
上記第二容量の他端と外部電源端子との間にソース−ドレイン経路が接続されたＭＯＳＦＥＴとを有し、
上記第二容量と上記ＭＯＳＦＥＴにより上記駆動回路で用いられる電源電圧としての昇圧電圧を生成するための昇圧回路が構成され、
上記ＭＯＳＦＥＴは、一方のソース，ドレイン領域と基板ゲート間の接合ダイオードが上記第二容量の他端から上記外部電源端子の方向と逆方向になるように他方のソース，ドレイン領域と上記基板ゲートとが接続されることを特徴とするスイッチング電源。
【請求項２８】
請求項２７において、
上記ＭＯＳＦＥＴがオフにされて上記昇圧電圧が生成された際には、上記接合ダイオードによって上記第二容量の他端から上記外部電源端子に電流が流れることが防止されることを特徴とするスイッチング電源。
【請求項２９】
請求項２７において、
上記ＭＯＳＦＥＴはＰチャネルＭＯＳＦＥＴであり、
上記一方のソース，ドレイン領域は上記外部電源端子に接続され、
上記他方のソース，ドレイン領域は上記第二容量に接続されることを特徴とするスイッチング電源。
【請求項３０】
請求項２７において、
上記ＭＯＳＦＥＴは第三ＮチャネルＭＯＳＦＥＴであり、
上記一方のソース，ドレイン領域は上記第二容量に接続され、
上記他方のソース，ドレイン領域は上記外部電源端子に接続されることを特徴とするスイッチング電源。
【請求項３１】
第一電源端子に一方のソース，ドレイン端子が接続された第一ＭＯＳＦＥＴと、
上記第一ＭＯＳＦＥＴの他方のソース，ドレイン端子と一方のソース，ドレイン端子が接続され、他方のソース，ドレイン端子が回路の接地電位端子に接続された第二ＭＯＳＦＥＴと、
上記第一及び第二ＭＯＳＦＥＴからの電流を出力するための出力端子と、
上記第一及び第二ＭＯＳＦＥＴを駆動する駆動回路と、
外部電源端子と、
上記外部電源端子と上記出力端子に一端が接続された第一容量の他端との間にソース−ドレイン経路が接続されるよう構成される第三ＭＯＳＦＥＴとを有し、
上記第一容量と上記第三ＭＯＳＦＥＴとは上記第一ＭＯＳＦＥＴを駆動するための昇圧電圧を生成する昇圧回路を構成し、
上記第三ＭＯＳＦＥＴは、一方のソース，ドレイン領域と基板ゲート間の接合ダイオードが上記第一容量の他端から上記外部電源端子の方向と逆方向になるように他方のソース，ドレイン領域と上記基板ゲートとが接続されることを特徴とする半導体集積回路。
【請求項３２】
請求項３１において、
上記昇圧電圧が生成された際には、上記第三ＭＯＳＦＥＴが非導通状態にされ、上記接合ダイオードによって上記第一容量の他端から上記外部電源端子に電流が流れることが防止されることを特徴とする半導体集積回路。
【請求項３３】
請求項３１において、
上記第三ＭＯＳＦＥＴはＰチャネルＭＯＳＦＥＴであり、
上記一方のソース，ドレイン領域は上記外部電源端子に接続され、
上記他方のソース，ドレイン領域は上記第一容量に接続されることを特徴とする半導体集積回路。
【請求項３４】
請求項３１において、
上記第三ＭＯＳＦＥＴはＮチャネルＭＯＳＦＥＴであり、
上記一方のソース，ドレイン領域は上記第一容量に接続され、
上記他方のソース，ドレイン領域は上記外部電源端子に接続されることを特徴とする半導体集積回路。

Claims (26)

  1. インダクタと、
    上記インダクタに直列形態に設けられて出力電圧を形成するキャパシタと、
    入力電圧から上記インダクタに流す電流を制御するスイッチ素子と、
    上記スイッチ素子がオフ状態のときに上記インダクタの上記出力電圧を形成している端子とは別の他方の端子を所定電位にクランプする素子と、
    上記スイッチ素子を駆動する駆動回路と、
    上記スイッチ素子の出力ノードに一端が接続されたブートストラップ容量と、かかるブートストラップ容量の他端と外部電源端子との間にソース，ドレイン経路が接続されたＭＯＳＦＥＴとからなり、昇圧電圧を上記駆動回路の動作電圧とする昇圧回路と、
    上記素子が導通状態のときにＭＯＳＦＥＴをオン状態にさせ、上記素子が非導通状態のときにＭＯＳＦＥＴをオフ状態にさせるスイッチ制御信号を形成するレベルシフト回路と、
    ＰＷＭ信号を形成して上記駆動回路を通して上記スイッチ素子の動作を制御するＰＷＭ制御回路とを備え、
    上記ＭＯＳＦＥＴは、上記ＰＷＭ信号によってオフ状態にされるときに一方のソース，ドレイン領域と基板ゲート間の接合ダイオードが上記ブートストラップ容量により形成された昇圧電圧に対して逆方向になるように他方のソース，ドレイン領域と上記基板ゲートとが接続されてなることを特徴とするスイッチング電源。
  2. 請求項１において、
    上記入力電圧に対応した高電圧を受けて、それを降圧した内部電圧を形成する電源回路を備え、
    かかる電源回路で形成された内部電圧は、上記昇圧回路及びＰＷＭ制御回路に与えられる動作電圧とされることを特徴とするスイッチング電源。
  3. 請求項１において、
    上記スイッチ素子と上記素子は、ＮチャネルのＭＯＳＦＥＴであり、
    上記昇圧回路のＭＯＳＦＥＴは、ＰチャネルＭＯＳＦＥＴであり、その基板ゲートは上記ブートストラップ容量側に接続されてなることを特徴とするスイッチング電源。
  4. 請求項１において、
    上記スイッチ素子と上記素子及び上記昇圧回路のＭＯＳＦＥＴは、ＮチャネルのＭＯＳＦＥＴであり、
    上記昇圧回路のＭＯＳＦＥＴの基板ゲートは上記所定電位端子側に接続されてなることを特徴とするスイッチング電源。
  5. 請求項１において、
    上記スイッチ素子は、ＮチャネルのＭＯＳＦＥＴであり、
    上記素子は、ダイオードであり、
    上記昇圧回路のＭＯＳＦＥＴは、ＰチャネルＭＯＳＦＥＴであり、その基板ゲートは上記ブートストラップ容量側に接続されてなることを特徴とするスイッチング電源。
  6. 請求項４において、
    上記外部電源端子から供給される外部電源を昇圧する他の昇圧回路を更に備え、
    上記レベルシフト回路は、上記他の昇圧回路で形成された上記外部電源の昇圧電圧を受けて上記ＭＯＳＦＥＴをオン状態にさせるものであることを特徴とするスイッチング電源。
  7. 請求項３において、
    上記レベルシフト回路は、上記ブートストラップ容量で形成された昇圧電圧を受けて上記ＭＯＳＦＥＴをオフ状態にさせるものであることを特徴とするスイッチング電源。
  8. 請求項７において、
    上記ＰＷＭ制御回路は、上記出力電圧に対応した電圧信号と基準電圧とを受けるエラーアンプと、三角波発生回路と、上記エラーエンプの出力信号と上記三角波発生回路で形成された三角波とを受けるコンパレータと、上記コンパレータの出力信号を受けてＰＷＭ信号を形成する制御回路とを含むものであることを特徴とするスイッチング電源。
  9. 請求項８において、
    上記スイッチ素子、上記素子、上記ブートストラップ容量、上記インダクタ、上記キャパシタは、外部素子によりそれぞれ構成され、
    上記ＭＯＳＦＥＴ、上記レベルシフト回路及び上記ＰＷＭ制御回路は、１つの半導体集積回路により構成され、上記出力電圧に対応した電圧信号を上記ＰＷＭ制御回路のエラーアンプが受けて、上記出力電圧が所定電圧となるようにＰＷＭ信号を形成するものであることを特徴とするスイッチング電源。
  10. 請求項８において、
    上記ブートストラップ容量、上記インダクタ、上記キャパシタは、外部素子によりそれぞれ構成され、
    上記スイッチ素子、上記素子、ＭＯＳＦＥＴ、上記レベルシフト回路及び上記ＰＷＭ制御回路は、１つの半導体集積回路により構成され、上記出力電圧に対応した電圧信号を上記ＰＷＭ制御回路のエラーアンプが受けて、上記出力電圧が所定電圧となるようにＰＷＭ信号を形成するものであることを特徴とするスイッチング電源。
  11. 請求項８において、
    上記ブートストラップ容量、上記インダクタ、上記キャパシタは、外部素子によりそれぞれ構成され、
    上記スイッチ素子、上記素子、上記ＭＯＳＦＥＴ及び上記レベルシフト回路は、第１の半導体集積回路により構成され、
    上記制御回路は、第２の半導体集積回路装置により構成されて、上記出力電圧に対応した電圧信号を上記ＰＷＭ制御回路のエラーアンプが受けて、上記出力電圧が所定電圧となるようにＰＷＭ信号を形成し、かかるＰＷＭ信号を上記第１の半導体集積回路に伝えるものであることを特徴とするスイッチング電源。
  12. 請求項１において、
    上記入力電圧に対応した高電圧を受けて、それを降圧した内部電圧を形成する電源回路を更に備え、
    上記ブートストラップ容量、上記インダクタ、上記キャパシタは、外部素子によりそれぞれ構成され、
    上記スイッチ素子、上記素子、上記ＭＯＳＦＥＴ及び上記レベルシフト回路は、第１の半導体集積回路により構成され、
    上記ＰＷＭ制御回路は、第２の半導体集積回路装置により構成され、上記出力電圧に対応した電圧信号を上記ＰＷＭ制御回路が受けて、上記出力電圧が所定電圧となるように上記高電圧に対応したＰＷＭ信号を形成し、かかるＰＷＭ信号を上記第１の半導体集積回路の入力に伝えるものであり、
    上記第１の半導体集積回路においては、上記ＰＷＭ信号を上記内部電圧にレベルシフトする電圧クランプ回路を備えてなることを特徴とするスイッチング電源。
  13. 請求項１１において、
    上記電圧クランプ回路は、
    上記ＰＷＭ信号が供給される入力端子と、
    上記入力端子にソース，ドレイン経路の一方が接続され、ゲートに内部電圧が与えられたＮチャネルＭＯＳＦＥＴと、
    上記ＮチャネルＭＯＳＦＥＴのソース，ドレイン経路の他方と回路の接地電位との間に設けられた電流源と、
    上記電流源と並列形態に設けられたキャパシタとからなることを特徴とするスイッチング電源。
  14. 請求項１２において、
    上記第１の半導体集積回路は、スイッチ素子を構成する第３の半導体集積回路、上記素子を構成する第４の半導体集積回路、上記ＭＯＳＦＥＴ及び上記レベルシフト回路を構成する第５の半導体集積回路からなることを特徴とするスイッチング電源。
  15. 入力電圧を降圧して出力電圧を形成するための電流を制御するスイッチ素子の上記電流を流す為の第１端子と、
    上記第１端子に一端が接続されたブートストラップ容量の他端が接続される第２端子と、
    外部電源端子と上記第２端子との間にソース，ドレイン経路が接続されたＭＯＳＦＥＴと、
    上記第スイッチ素子を駆動する駆動回路とを含み、
    上記ブートストラップ容量と上記ＭＯＳＦＥＴとは上記上記スイッチ素子を駆動するための昇圧電圧を生成する昇圧回路を構成し、
    上記ＭＯＳＦＥＴはオフ状態にされるときに一方のソース，ドレイン領域と基板ゲート間の接合ダイオードが上記ブートストラップ容量により形成された上記昇圧電圧に対して逆方向になるように他方のソース，ドレイン領域と上記基板ゲートとが接続されてなることを特徴とする半導体集積回路。
  16. 請求項１５において、
    上記ブーストラップ容量は、上記半導体集積回路の外部にあることを特徴とする半導体集積回路。
  17. 請求項１６において、
    上記電流は、インダクタと上記インダクタに直列形態に設けられたキャパシタにより上記出力電圧を形成するために上記入力電圧から上記インダクタに流す電流であることを特徴とする半導体集積回路
  18. 請求項１７において、
    上記スイッチ素子は、ＮチャネルのＭＯＳＦＥＴであり、
    上記昇圧回路のＭＯＳＦＥＴは、ＰチャネルＭＯＳＦＥＴであり、その基板ゲートは上記ブートストラップ容量側に接続されてなることを特徴とする半導体集積回路。
  19. 請求項１７において、
    上記スイッチ素子と昇圧回路のＭＯＳＦＥＴは、ＮチャネルのＭＯＳＦＥＴであり、
    上記昇圧回路のＭＯＳＦＥＴの基板ゲートは上記端子側に接続されてなることを特徴とする半導体集積回路。
  20. 請求項１７において、
    上記スイッチ素子がオフ状態のときに上記インダクタの上記出力電圧を形成している端
    子とは別の他方の端子を所定電位にクランプする素子を更に備え、
    上記素子は第１の半導体基板の上に形成され、
    上記スイッチ素子は、第２の半導体基板の上に形成され、
    上記駆動回路は、出力電圧が所定電圧となるような制御信号を受けて、上記スイッチ素子と上記素子のオン、オフの制御を行うものであって第３の半導体基板上に形成され、
    上記第１の半導体基板と上記第２の半導体基板及び上記第３の半導体基板を一つのパッケージに封止したことを特徴とする半導体集積回路。
  21. 請求項２０において、
    上記制御信号は、ＰＷＭ信号であることを特徴とする半導体集積回路。
  22. 請求項２１において、
    上記駆動回路は、上記素子がオン状態のときにＭＯＳＦＥＴをオン状態にさせ、上記素子がオフ状態のときにＭＯＳＦＥＴをオフ状態にさせるスイッチ制御信号を形成するレベルシフト回路を含むことを特徴とする半導体集積回路。
  23. 請求項２２において、
    上記ＰＷＭ信号は、上記出力電圧に対応した電圧信号と基準電圧とを受けるエラーアンプと、三角波発生回路と、上記エラーエンプの出力信号と上記三角波発生回路で形成された三角波とを受けるコンパレータと、上記コンパレータの出力信号を受ける制御回路により生成されるものであることを特徴とする半導体集積回路。
  24. 請求項２３において、
    上記入力電圧に対応した高電圧を受けて、それを降圧した内部電圧を形成する電源回路と、
    上記ＰＷＭ信号を上記内部電圧にレベルシフトする電圧クランプ回路が上記半導体集積回路に形成されてなることを特徴とする半導体集積回路。
  25. 請求項２４において、
    上記電圧クランプ回路は、
    上記ＰＷＭ信号が供給される入力端子と、
    上記入力端子にソース，ドレイン経路の一方が接続され、ゲートに内部電圧が与えられたＮチャネルＭＯＳＦＥＴと、
    上記ＮチャネルＭＯＳＦＥＴのソース，ドレイン経路の他方と回路の接地電位との間に設けられた電流源と、
    上記電流源と並列形態に設けられたキャパシタとからなることを特徴とする半導体集積回路。
  26. 請求項２０において、
    上記駆動回路は、
    第１の振幅で動作する第１の回路と、
    第１の回路から出力された信号をゲートに受けるＭＯＳＦＥＴと、上記ＭＯＳＦＥＴと上記ブーストラップ容量の他端との間に上記ＭＯＳＦＥＴと直列形態に接続された抵抗とからなる第２の回路と、
    上記第２の回路の上記ＭＯＳＦＥＴと上記抵抗が接続されたノードから出力された信号を受け、上記ブーストラップ容量の他端での電圧を電源とする第３の回路とからなるレベルシフト回路を有し、
    上記第１の回路の出力のハイレベルやロウレベルにともなって、上記ＭＯＳＦＥＴのオン、オフを切り替えることにより電圧レベルが変化する上記ノードから出力される信号を上記第３の回路の論理しきい値に従って弁別して上記第１のスイッチ素子のオン、オ
    フを制御する為のレベルシフトされた制御信号を生成することを特徴とする半導体集積回路。
JP2005517404A 2004-01-28 2005-01-14 スイッチング電源と半導体集積回路及び半導体集積回路装置 Active JP4502210B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004020517 2004-01-28
JP2004020517 2004-01-28
PCT/JP2005/000329 WO2005074110A1 (ja) 2004-01-28 2005-01-14 スイッチング電源と半導体集積回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010047954A Division JP5008042B2 (ja) 2004-01-28 2010-03-04 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2005074110A1 true JPWO2005074110A1 (ja) 2008-01-10
JP4502210B2 JP4502210B2 (ja) 2010-07-14

Family

ID=34823755

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2005517404A Active JP4502210B2 (ja) 2004-01-28 2005-01-14 スイッチング電源と半導体集積回路及び半導体集積回路装置
JP2010047954A Active JP5008042B2 (ja) 2004-01-28 2010-03-04 半導体装置
JP2012063112A Active JP5354625B2 (ja) 2004-01-28 2012-03-21 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2010047954A Active JP5008042B2 (ja) 2004-01-28 2010-03-04 半導体装置
JP2012063112A Active JP5354625B2 (ja) 2004-01-28 2012-03-21 半導体装置

Country Status (5)

Country Link
US (7) US7514908B2 (ja)
JP (3) JP4502210B2 (ja)
CN (2) CN101572483B (ja)
TW (1) TW200525869A (ja)
WO (1) WO2005074110A1 (ja)

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200525869A (en) 2004-01-28 2005-08-01 Renesas Tech Corp Switching power supply and semiconductor IC
JP4830507B2 (ja) * 2006-01-20 2011-12-07 富士電機株式会社 ブートストラップ回路
US7761066B2 (en) * 2006-01-27 2010-07-20 Marvell World Trade Ltd. Variable power adaptive transmitter
JP2008022642A (ja) * 2006-07-13 2008-01-31 Fujitsu Ltd Ｄｃ−ｄｃコンバータ
US7737773B2 (en) * 2006-08-31 2010-06-15 Sharp Kabushiki Kaisha Semiconductor device, step-down chopper regulator, and electronic equipment
CN100536303C (zh) * 2006-12-25 2009-09-02 普诚科技股份有限公司 升压电路与电压电平移位器
US7791324B2 (en) * 2007-03-30 2010-09-07 Intersil Americas Inc. Switching regulator without a dedicated input current sense element
US10938303B2 (en) 2007-08-10 2021-03-02 Rohm Co., Ltd. Driving device
JP2009044081A (ja) * 2007-08-10 2009-02-26 Rohm Co Ltd 駆動装置
US7882482B2 (en) * 2007-10-12 2011-02-01 Monolithic Power Systems, Inc. Layout schemes and apparatus for high performance DC-DC output stage
JP5169170B2 (ja) 2007-11-26 2013-03-27 株式会社リコー 降圧型スイッチングレギュレータ
US7679341B2 (en) * 2007-12-12 2010-03-16 Monolithic Power Systems, Inc. External control mode step down switching regulator
US8207720B2 (en) * 2008-07-18 2012-06-26 Infineon Technologies Austria Ag Methods and apparatus for power supply load dump compensation
TWI363474B (en) * 2008-11-13 2012-05-01 Advanced Analog Technology Inc Bootstrap circuit and bulk circuit thereof
JP2010148240A (ja) * 2008-12-18 2010-07-01 Sanyo Electric Co Ltd スイッチング制御回路
TW201037953A (en) * 2009-04-09 2010-10-16 Anpec Electronics Corp Direct current converter
US8174248B2 (en) * 2009-05-16 2012-05-08 Texas Instruments Incorporated Systems and methods of bit stuffing pulse width modulation
JP2010279138A (ja) * 2009-05-28 2010-12-09 Hitachi Ltd スイッチング昇圧型ｄｃ−ｄｃコンバータおよび半導体集積回路装置
CN101630956B (zh) * 2009-08-17 2011-07-20 浙江大学 一种采用启动带电路的nmos功率开关管驱动电路
US8212536B2 (en) * 2009-12-23 2012-07-03 R2 Semiconductor, Inc. Stacked NMOS DC-to-DC power conversion
JP5586088B2 (ja) * 2010-06-07 2014-09-10 ローム株式会社 昇圧型ｄｃ／ｄｃコンバータ及びこれを備えた電子機器
JP5585242B2 (ja) * 2010-06-25 2014-09-10 サンケン電気株式会社 電源装置
CN101944904B (zh) * 2010-07-16 2012-05-23 昌芯(西安)集成电路科技有限责任公司 一种自举控制电路及包含该自举控制电路的开关电源
JP5606857B2 (ja) * 2010-09-30 2014-10-15 ラピスセミコンダクタ株式会社 組電池システム、昇圧手段の異常診断方法、電池監視ｉｃ、半導体装置、及び半導体装置の昇圧手段の異常診断方法
JP5200140B2 (ja) * 2010-10-18 2013-05-15 シャープ株式会社 ドライバ回路
TW201218601A (en) * 2010-10-25 2012-05-01 Richtek Technology Corp Current mode switching regulator and control circuit and control method thereof
US8558584B2 (en) 2010-11-30 2013-10-15 Infineon Technologies Ag System and method for bootstrapping a switch driver
US8310281B2 (en) 2010-11-30 2012-11-13 Infineon Technologies Ag System and method for driving a cascode switch
US8487664B2 (en) * 2010-11-30 2013-07-16 Infineon Technologies Ag System and method for driving a switch
KR101541632B1 (ko) * 2011-01-14 2015-08-03 파나소닉 주식회사 반도체 스위치 소자의 구동 장치
JP5656072B2 (ja) * 2011-01-25 2015-01-21 サンケン電気株式会社 Ｄｃ−ｄｃコンバータ
JP2012186987A (ja) * 2011-02-17 2012-09-27 Ricoh Co Ltd スイッチング電源装置、ａｃ電源装置、及び画像形成装置
EP2518883B1 (en) 2011-04-29 2016-03-30 STMicroelectronics S.r.l. System and method for efficiently harvesting environmental energy
EP2518873B1 (en) 2011-04-29 2015-07-29 STMicroelectronics S.r.l. Rectifier circuit, and environmental energy harvesting system comprising the rectifier circuit
EP2518878B1 (en) * 2011-04-29 2018-10-17 STMicroelectronics S.r.l. DC-DC converter, method for operating the DC-DC converter, environmental energy harvesting system comprising the DC-DC converter, and apparatus comprising the energy harvesting system
US9128165B2 (en) * 2011-05-04 2015-09-08 Datang Nxp Semiconductors Co., Ltd. Battery cell impedance measurement method and apparatus
CN202094794U (zh) * 2011-05-18 2011-12-28 南京博兰得电子科技有限公司 一种自举型门极驱动控制电路
JP5753483B2 (ja) * 2011-12-01 2015-07-22 株式会社東芝 半導体集積回路、および、ｄｃ−ｄｃコンバータ
US9000829B2 (en) 2012-04-16 2015-04-07 International Rectifier Corporation System on chip for power inverter
JP2014007812A (ja) * 2012-06-22 2014-01-16 Panasonic Corp ブートストラップコンデンサの初期充電方法
US9093900B2 (en) * 2012-07-24 2015-07-28 Texas Instruments Incorporated Measuring current in a power regulator system
JP6031883B2 (ja) * 2012-08-08 2016-11-24 富士通株式会社 半導体集積回路及び電源回路
JP6069958B2 (ja) * 2012-08-27 2017-02-01 富士電機株式会社 スイッチング電源装置
ITTO20120847A1 (it) 2012-09-27 2014-03-28 St Microelectronics Srl Interfaccia di raccolta di energia con efficienza migliorata, metodo per operare l'interfaccia di raccolta di energia, e sistema di raccolta di energia comprendente l'interfaccia di raccolta di energia
CN102969889B (zh) * 2012-11-05 2015-08-12 矽力杰半导体技术(杭州)有限公司 一种自供电的源极驱动电路及应用其的开关电源
KR101322738B1 (ko) * 2012-11-08 2013-11-04 숭실대학교산학협력단 스위치 제어를 위한 레벨 컨버터
JP2014117063A (ja) * 2012-12-10 2014-06-26 Toshiba Corp 出力回路
JP5937503B2 (ja) * 2012-12-26 2016-06-22 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
GB2511564B (en) * 2013-03-08 2020-05-27 Nidec Control Techniques Ltd Fail Safe Circuit
US9148054B2 (en) 2013-03-14 2015-09-29 Volterra Semiconductor LLC Voltage regulators with kickback protection
US9178408B2 (en) * 2013-03-14 2015-11-03 Volterra Semiconductor LLC Voltage regulators with load-dependent bias
JP6088331B2 (ja) * 2013-04-10 2017-03-01 富士通株式会社 充放電信号回路およびｄｃｄｃコンバータ
CN103199689B (zh) * 2013-04-18 2015-08-19 电子科技大学 一种具有输入电压欠压锁定功能的开关电源
TWI509964B (zh) 2013-07-19 2015-11-21 Upi Semiconductor Corp 電源轉換器的驅動器及其驅動控制方法
CN104300784B (zh) * 2013-07-19 2017-06-09 力智电子股份有限公司 电源转换器的驱动器及其驱动控制方法
CN104426359B (zh) * 2013-09-06 2018-07-06 上海宝芯源功率半导体有限公司 一种集成结型场效应晶体管的自举电路及自举方法
US9203309B2 (en) * 2013-09-11 2015-12-01 Qualcomm, Incorporated Multi-output boost regulator with single control loop
JP6228428B2 (ja) * 2013-10-30 2017-11-08 ルネサスエレクトロニクス株式会社 半導体装置
CN103546021B (zh) * 2013-10-31 2016-04-13 矽力杰半导体技术(杭州)有限公司 电流反馈方法及电流反馈电路及驱动电路及开关电源
JP6171861B2 (ja) 2013-11-07 2017-08-02 富士通株式会社 充放電信号回路およびｄｃｄｃコンバータ
TWI563795B (en) 2014-03-13 2016-12-21 Upi Semiconductor Corp Gate driver and control method thereof
JP6096698B2 (ja) * 2014-03-25 2017-03-15 株式会社東芝 スイッチング回路
CN105099183B (zh) * 2014-04-16 2018-11-23 钰太芯微电子科技（上海）有限公司 用于开关电源转换器的自适应升压充电电路
CN103929060B (zh) * 2014-04-17 2017-05-10 卓荣集成电路科技有限公司 降压变换电路
TWI521847B (zh) 2014-04-29 2016-02-11 鉅晶電子股份有限公司 高壓靴帶式閘極驅動裝置
JP6197741B2 (ja) * 2014-05-16 2017-09-20 株式会社デンソー 電力変換装置
JP6320875B2 (ja) * 2014-08-25 2018-05-09 ルネサスエレクトロニクス株式会社 半導体装置、電力制御装置および電子システム
CN105896944B (zh) * 2014-10-24 2019-09-03 意法半导体研发(深圳)有限公司 反相升降压型变换器驱动电路和方法
CN104485806B (zh) * 2014-11-08 2017-07-28 成都芯源系统有限公司 一种自举电压刷新控制电路、电压转换电路及其控制方法
JP6405998B2 (ja) * 2014-12-25 2018-10-17 サンケン電気株式会社 負荷駆動回路
JP2016143762A (ja) * 2015-02-02 2016-08-08 ローム株式会社 半導体装置
JP2016174453A (ja) * 2015-03-16 2016-09-29 株式会社東芝 Ｄｃ／ｄｃコンバータ
US9912327B2 (en) * 2015-03-18 2018-03-06 Peregrine Semiconductor Corporation Dead time control circuit for a level shifter
US9484897B2 (en) * 2015-03-18 2016-11-01 Peregrine Semiconductor Corporation Level shifter
JP6591220B2 (ja) * 2015-07-15 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置および電力制御装置
US9577505B1 (en) * 2015-07-28 2017-02-21 Dell Products L.P. Bootstrap controller for switching power supply
TWI571040B (zh) * 2015-08-20 2017-02-11 世界先進積體電路股份有限公司 上橋電路
TWI566509B (zh) 2015-08-20 2017-01-11 世界先進積體電路股份有限公司 切換式轉換器以及升壓裝置
CN106487220B (zh) * 2015-08-31 2019-05-21 世界先进积体电路股份有限公司 切换式转换器以及升压装置
CN106487206B (zh) * 2015-08-31 2019-05-21 世界先进积体电路股份有限公司 上桥电路
JP6577348B2 (ja) * 2015-11-26 2019-09-18 ローム株式会社 同期整流型ｄｃ／ｄｃコンバータ
JP6646490B2 (ja) * 2016-03-23 2020-02-14 キヤノン株式会社 電源回路及び画像形成装置
CN105846804A (zh) * 2016-03-24 2016-08-10 天津理工大学 基于多路选通的高压测量开关电路
JP6730835B2 (ja) * 2016-04-06 2020-07-29 ローム株式会社 過電流検出回路
JP6740709B2 (ja) * 2016-05-20 2020-08-19 株式会社オートネットワーク技術研究所 給電制御装置
KR102109851B1 (ko) * 2016-05-25 2020-05-13 이피션트 파워 컨버젼 코퍼레이션 인핸스먼트 모드 fet 게이트 드라이버 ic
US9847348B1 (en) 2016-12-20 2017-12-19 Peregrine Semiconductor Corporation Systems, methods and apparatus for enabling high voltage circuits
CN107647477B (zh) * 2016-12-30 2023-06-16 深圳市华芯邦科技有限公司 Nmos管驱动控制电路、芯片、装置及驱动方法
TWI687047B (zh) * 2017-04-10 2020-03-01 力智電子股份有限公司 驅動電路及其控制方法
JP6846280B2 (ja) * 2017-05-08 2021-03-24 Fdk株式会社 スイッチ回路
US10672726B2 (en) 2017-05-19 2020-06-02 Psemi Corporation Transient stabilized SOI FETs
US10276371B2 (en) 2017-05-19 2019-04-30 Psemi Corporation Managed substrate effects for stabilized SOI FETs
US10116297B1 (en) * 2017-06-19 2018-10-30 Psemi Corporation DC-coupled high-voltage level shifter
US10348293B2 (en) * 2017-06-19 2019-07-09 Psemi Corporation Timing controller for dead-time control
JP6932056B2 (ja) * 2017-10-06 2021-09-08 エイブリック株式会社 スイッチングレギュレータ
WO2019193805A1 (ja) * 2018-04-02 2019-10-10 ローム株式会社 スイッチ駆動装置
US10644583B2 (en) * 2018-06-07 2020-05-05 Texas Instruments Incorporated Methods, apparatus, and system to provide a high-efficiency drive for a floating power device
CN108649805B (zh) * 2018-06-14 2023-11-10 成都信息工程大学 基于隔离和延迟技术的大功率dc-dc电源转换电路
CN108766500A (zh) * 2018-06-19 2018-11-06 广州领知信息技术有限公司 高速增压型信号传输开关
CN109004820B (zh) * 2018-08-08 2020-02-04 电子科技大学 适用于GaN功率器件高速栅驱动的开关自举充电电路
CN108874011B (zh) * 2018-10-09 2020-02-28 中国电子科技集团公司第三十八研究所 一种ldmos固态功率放大器的栅极调制电路
JP7162505B2 (ja) * 2018-11-22 2022-10-28 三菱電機株式会社 半導体装置
CN113054847B (zh) * 2019-12-27 2023-03-21 芯洲科技(北京)股份有限公司 直流转换电路和电路系统
CN114946124A (zh) * 2020-01-14 2022-08-26 罗姆股份有限公司 半导体装置
JP7388317B2 (ja) * 2020-08-27 2023-11-29 三菱電機株式会社 駆動回路およびインバータ装置
WO2022047795A1 (zh) * 2020-09-07 2022-03-10 深圳市汇顶科技股份有限公司 降压型开关电源、电子设备和控制方法
CN112994679A (zh) * 2021-04-20 2021-06-18 深圳市拓尔微电子有限责任公司 驱动电路及控制芯片
US11764171B2 (en) * 2021-04-27 2023-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure and method
US11711007B2 (en) * 2021-05-10 2023-07-25 Qualcomm Incorporated Harvesting ringing energy using a bootstrap circuit
CN115498991A (zh) * 2021-06-17 2022-12-20 圣邦微电子（北京）股份有限公司 一种总线保持电路及方法
CN115333342B (zh) * 2022-10-11 2023-01-24 广东汇芯半导体有限公司 高压集成电路和半导体电路
CN117155126A (zh) * 2023-03-14 2023-12-01 荣耀终端有限公司 终端设备及控制方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621733A (ja) * 1992-06-30 1994-01-28 Nec Ic Microcomput Syst Ltd レベルシフト回路
JPH0670544A (ja) * 1992-08-11 1994-03-11 Fujitsu Ltd 並列電源逆流防止回路
JPH077928A (ja) * 1993-06-15 1995-01-10 Fuji Electric Co Ltd 同期整流用パワ−ｍｏｓｆｅｔの制御装置
JPH11501500A (ja) * 1995-12-27 1999-02-02 フィリップス、エレクトロニクス、ネムローゼ、フェンノートシャップ ハーフブリッジ回路のための集積化されたドライバ
JP2002095248A (ja) * 2000-09-14 2002-03-29 Sharp Corp 同期整流装置及びこれを備えたスイッチング電源装置
JP2002315311A (ja) * 2001-04-18 2002-10-25 Rohm Co Ltd スイッチングレギュレータ
JP2003047149A (ja) * 2001-07-30 2003-02-14 Fujitsu Access Ltd 電力切替装置
JP2003309978A (ja) * 1998-12-02 2003-10-31 Seiko Epson Corp 電力供給装置、電力供給方法、携帯型電子機器および電子時計

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502632A (en) * 1993-05-07 1996-03-26 Philips Electronics North America Corporation High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
JPH0758615A (ja) * 1993-08-13 1995-03-03 Toshiba Corp 半導体集積回路
JPH07222439A (ja) * 1994-02-02 1995-08-18 Fuji Electric Co Ltd Ｄｃ−ｄｃコンバータ
JPH0897706A (ja) * 1994-09-26 1996-04-12 Nec Corp 出力バッファ回路
US5914591A (en) * 1996-12-25 1999-06-22 Matsushita Electric Industrial Co., Ltd. Switching power supply
JP3481121B2 (ja) * 1998-03-20 2003-12-22 松下電器産業株式会社 レベルシフト回路
CN2362232Y (zh) * 1998-05-06 2000-02-02 青岛海信集团公司 开关电源
US6307355B1 (en) * 1998-09-03 2001-10-23 Intel Corporation Method and apparatus for reducing the power consumption of a voltage regulator
JP3487289B2 (ja) 1998-12-02 2004-01-13 セイコーエプソン株式会社 電力供給装置、電力供給方法、携帯型電子機器および電子時計
DE10001394A1 (de) 2000-01-14 2001-07-26 Infineon Technologies Ag Schaltungsanordnung zum Anlegen einer Versorgungsspannung an eine Last
JP2002134691A (ja) * 2000-10-19 2002-05-10 Toshiba Corp 誘電体分離型半導体装置
JP3706814B2 (ja) * 2001-06-07 2005-10-19 株式会社ルネサステクノロジ Ｄｃ−ｄｃコンバータおよびｄｃ−ｄｃコンバータの制御方法
JP4066231B2 (ja) * 2002-02-08 2008-03-26 ローム株式会社 スイッチングレギュレータ
JP3573137B2 (ja) * 2002-03-26 2004-10-06 セイコーエプソン株式会社 電源回路及びｐｗｍ手段
JP4397602B2 (ja) 2002-05-24 2010-01-13 三菱電機株式会社 半導体装置
US6650100B1 (en) * 2002-09-03 2003-11-18 Texas Instruments Incorporated Bootstrap technique for a multiple mode switching regulator
TW200525869A (en) * 2004-01-28 2005-08-01 Renesas Tech Corp Switching power supply and semiconductor IC
US7317302B1 (en) * 2005-03-04 2008-01-08 National Semiconductor Corporation Converter with feedback voltage referenced to output voltage
US7145316B1 (en) * 2005-06-06 2006-12-05 Micrel, Inc. Control circuit for monitoring and maintaining a bootstrap voltage in an N-channel buck regulator
ITMI20052055A1 (it) * 2005-10-27 2007-04-28 St Microelectronics Srl Dispositivo di controllo per un convertitore a commutazione e relativo convertitore a commutazione
US20070114983A1 (en) * 2005-11-21 2007-05-24 Micrel, Inc. Switching regulator with hysteretic mode control using zero-ESR output capacitors
US7170264B1 (en) * 2006-07-10 2007-01-30 Micrel, Inc. Frequency compensation scheme for a switching regulator using external zero
KR100791072B1 (ko) * 2006-07-18 2008-01-02 삼성전자주식회사 반도체 장치의 승압 전압 발생기 및 이를 이용한 반도체메모리 장치
JP2008079360A (ja) * 2006-09-19 2008-04-03 Renesas Technology Corp 昇圧コンバータ及び半導体集積回路
JP4890182B2 (ja) * 2006-09-28 2012-03-07 株式会社リコー 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法
CN101529716B (zh) * 2006-10-20 2011-11-23 Nxp股份有限公司 功率放大器
TWI330922B (en) * 2006-12-06 2010-09-21 Princeton Technology Corp Boost circuit and level shifter
TW200835125A (en) * 2007-02-08 2008-08-16 Richtek Techohnology Corp Circuit for charging the boot-strap capacitor of voltage converter
JP5151266B2 (ja) * 2007-06-20 2013-02-27 株式会社リコー スイッチングレギュレータ及びスイッチングレギュレータの動作制御方法
JP4971086B2 (ja) * 2007-09-13 2012-07-11 株式会社リコー スイッチングレギュレータ及びそのパルス幅制限値調整方法
TWI363474B (en) * 2008-11-13 2012-05-01 Advanced Analog Technology Inc Bootstrap circuit and bulk circuit thereof
US8154334B2 (en) * 2009-07-21 2012-04-10 Intersil America Inc. System and method for pre-charging a bootstrap capacitor in a switching regulator with high pre-bias voltage
CN102832810B (zh) * 2012-08-30 2015-04-08 成都芯源系统有限公司 自举电压刷新控制电路、电压转换电路及相关控制方法
TWM472362U (zh) * 2013-08-07 2014-02-11 Richtek Technology Corp 降壓型切換式電源供應器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621733A (ja) * 1992-06-30 1994-01-28 Nec Ic Microcomput Syst Ltd レベルシフト回路
JPH0670544A (ja) * 1992-08-11 1994-03-11 Fujitsu Ltd 並列電源逆流防止回路
JPH077928A (ja) * 1993-06-15 1995-01-10 Fuji Electric Co Ltd 同期整流用パワ−ｍｏｓｆｅｔの制御装置
JPH11501500A (ja) * 1995-12-27 1999-02-02 フィリップス、エレクトロニクス、ネムローゼ、フェンノートシャップ ハーフブリッジ回路のための集積化されたドライバ
JP2003309978A (ja) * 1998-12-02 2003-10-31 Seiko Epson Corp 電力供給装置、電力供給方法、携帯型電子機器および電子時計
JP2002095248A (ja) * 2000-09-14 2002-03-29 Sharp Corp 同期整流装置及びこれを備えたスイッチング電源装置
JP2002315311A (ja) * 2001-04-18 2002-10-25 Rohm Co Ltd スイッチングレギュレータ
JP2003047149A (ja) * 2001-07-30 2003-02-14 Fujitsu Access Ltd 電力切替装置

Also Published As

Publication number Publication date
US8063620B2 (en) 2011-11-22
CN1914787B (zh) 2011-12-21
US20070159150A1 (en) 2007-07-12
US9369045B2 (en) 2016-06-14
US8471541B2 (en) 2013-06-25
JP4502210B2 (ja) 2010-07-14
TWI362169B (ja) 2012-04-11
US20140152282A1 (en) 2014-06-05
JP5354625B2 (ja) 2013-11-27
TW200525869A (en) 2005-08-01
CN101572483A (zh) 2009-11-04
CN101572483B (zh) 2011-04-13
US20090179620A1 (en) 2009-07-16
US8305060B2 (en) 2012-11-06
US20120086062A1 (en) 2012-04-12
CN1914787A (zh) 2007-02-14
JP2012139096A (ja) 2012-07-19
US20110127975A1 (en) 2011-06-02
JP2010136620A (ja) 2010-06-17
US7902799B2 (en) 2011-03-08
JP5008042B2 (ja) 2012-08-22
US7514908B2 (en) 2009-04-07
WO2005074110A1 (ja) 2005-08-11
US8604764B2 (en) 2013-12-10
US20120286365A1 (en) 2012-11-15
US20130002313A1 (en) 2013-01-03

Similar Documents

Publication Publication Date Title
JP4502210B2 (ja) スイッチング電源と半導体集積回路及び半導体集積回路装置
US7898232B2 (en) Voltage clamp circuit, a switching power supply device, a semiconductor integrated circuit device, and a voltage level conversion circuit
US8836300B2 (en) Step-down switching regulator
JP4497991B2 (ja) 電源ドライバ回路及びスイッチング電源装置
US7911192B2 (en) High voltage power regulation using two power switches with low voltage transistors
JP3912417B2 (ja) 駆動回路
CN116742920B (zh) 一种nmos功率开关管驱动电路及其控制方法
US8274269B2 (en) Switching circuit and small-size high-efficiency DC-DC converter for portable devices including the same
JP5839899B2 (ja) 逆流防止回路ならびにそれを用いた降圧型ｄｃ／ｄｃコンバータ、その制御回路、充電回路、電子機器
JP2008061390A (ja) 半導体装置、降圧チョッパレギュレータ、電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090812

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100304

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100414

R150 Certificate of patent or registration of utility model

Ref document number: 4502210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350