CN109004820B - 适用于GaN功率器件高速栅驱动的开关自举充电电路 - Google Patents

适用于GaN功率器件高速栅驱动的开关自举充电电路 Download PDF

Info

Publication number
CN109004820B
CN109004820B CN201810896264.8A CN201810896264A CN109004820B CN 109004820 B CN109004820 B CN 109004820B CN 201810896264 A CN201810896264 A CN 201810896264A CN 109004820 B CN109004820 B CN 109004820B
Authority
CN
China
Prior art keywords
signal
voltage
low
control signal
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810896264.8A
Other languages
English (en)
Other versions
CN109004820A (zh
Inventor
明鑫
潘溯
辛杨立
张宣
胡黎
秦尧
张春奇
王卓
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201810896264.8A priority Critical patent/CN109004820B/zh
Publication of CN109004820A publication Critical patent/CN109004820A/zh
Priority to US16/455,803 priority patent/US10673426B2/en
Application granted granted Critical
Publication of CN109004820B publication Critical patent/CN109004820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/084—Diode-transistor logic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

适用于GaN功率器件高速栅驱动的开关自举充电电路，属于电源管理技术领域。控制逻辑模块根据欠压信号和低侧栅驱动信号产生第一控制信号和第二控制信号；第一PMOS管的栅极连接第二控制信号，其源极连接电源电压，其漏极连接第一NMOS管的源极；第一反相器的输入端连接第一控制信号，其输出端连接第二反相器的输入端并通过第一电容后连接第一二极管的阴极和第二NMOS管的栅极；第一二极管的阳极和第二NMOS管的源极连接电源电压；第一NMOS管的栅极连接第二NMOS管的漏极并通过第二电容后连接第二反相器的输出端，其漏极作为开关自举充电电路的输出端。本发明能够防止充电时自举电容上电压过大，能够实现片上集成，电路结构简单，可靠性高；尤其适用于GaN高速栅驱动。

Description

适用于GaN功率器件高速栅驱动的开关自举充电电路
技术领域
本发明属于电源管理技术领域，具体涉及一种适用于GaN功率器件高速栅驱动的开关自举充电电路。
背景技术
近年来，对于高频和高密度功率转换器的应用需求不断增加，传统硅技术的解决方案不断面临应用需求的挑战。而另一方面，GaN功率开关器件(如GaN HEMT高电子迁移率晶体管)由于栅极电荷Qg小、无反向恢复效应、耐高压等优异性能而表现出极强的竞争力，能够允许其在更高的开关频率下进行更高效率的功率转换。
如图1为传统的适用于硅Si功率开关器件的自举充电电路，自举电容Cboot为高侧驱动电路供电，系统中需要为自举电容Cboot充电，以保证高侧功率管MH能够正常开启。传统的应用于Si基功率器件的自举充电电路通常直接用低压电源VDD接自举二极管Dboot给自举电容Cboot充电，如图1所示，充电过程主要发生在死区时间和低侧功率管导通时间内。但传统的自举充电方案并不适用于GaN功率器件，因为传统自举充电方案给自举电容Cboot充电时，自举电容Cboot的阳极电位接近内部电源VDD，阴极接开关节点SW。开关节点SW在死区过程中，由于高侧功率管MH和低侧功率管ML关断，续流电流将从低侧功率管ML的源极流向漏极，导致低侧功率管ML漏极也就是开关节点SW为约-2至-3V的负电压，且负载电流越大，负压越严重。这会导致自举电容Cboot上的电压远高于内部电源VDD，而GaN HEMT的栅源击穿电压较小，通常需要将GaN HEMT的栅源电压限制在5.5V以内，因此自举电容Cboot上电压过高会引起GaN功率管栅源击穿。
此外，由于GaN HEMT的应用需求使得栅驱动电路对自举充电电路的带载能力要求很高，以满足高频、高压应用下的供电。传统采用高压功率二极管Dboot充电形式的充电电路，由于高压功率二极管Dboot的限制，不再适用于高频的充电应用。因为全集成的高压功率二极管Dboot在高频情况下工作时，其反向恢复效应更为严重且寄生电容大，导致高压功率二极管Dboot性能严重退化，因此传统自举充电方案在高频、高功率密度的应用要求下，自举电容Cboot上的电荷不断消耗，但又不能及时地补充，导致自举电容Cboot上的电压过低，影响高侧驱动正常工作，轻则增大高侧功率管开关损耗，重则不能正常开启功率开关管。
发明内容
针对上述传统自举充电电路由于在死区时间内自举电容Cboot上电压过高、不能实现全集成和不能适用于高频应用，导致不能适用于GaN功率器件栅驱动的不足之处，本发明提出一种开关自举充电电路，通过双开关结构控制自举充电路径开启，避免自举充电电路在死区时间内给自举电容Cboot充电，从而防止自举电容Cboot上电压过大的问题；同时利用高压开关器件替代传统自举充电电路中自举二极管Dboot的功能，实现电路完全片上集成，没有二极管的反向恢复时间限制，可以工作在更高频率，也没有反向恢复电流影响以及反向恢复所带来的额外损耗；能够有效防止电路受芯片开关切换时的串扰影响，本发明尤其适用于GaN功率器件的高速栅驱动。
本发明的技术方案为：
适用于GaN功率器件高速栅驱动的开关自举充电电路，包括第一PMOS管MP1、第一NMOS管MN1、第二NMOS管MN2、第一反相器INV1、第二反相器INV2、第一电容C1、第二电容C2、第一二极管D1和控制逻辑模块，其中第一NMOS管MN1为耐高压器件；
所述控制逻辑模块根据欠压信号UVLO和低侧栅驱动信号DRVL产生第一控制信号n1和第二控制信号GP，其中所述欠压信号UVLO为电源电压VDD上电时的欠压保护信号，所述GaN功率器件包括高侧功率器件和低侧功率器件，所述低侧栅驱动信号DRVL为所述低侧功率器件的栅极驱动信号；
所述欠压信号UVLO为低电平时，所述第一控制信号n1和第二控制信号GP为低电平；所述欠压信号UVLO为高电平时，所述第一控制信号n1与所述低侧栅驱动信号DRVL同相，所述第二控制信号GP与所述低侧栅驱动信号DRVL反相；
第一PMOS管MP1的栅极连接所述第二控制信号GP，其源极连接电源电压VDD，其漏极连接第一NMOS管MN1的源极；
第一反相器INV1的输入端连接所述第一控制信号n1，其输出端连接第二反相器INV2的输入端并通过第一电容C1后连接第一二极管D1的阴极和第二NMOS管MN2的栅极；
第一二极管D1的阳极和第二NMOS管MN2的源极连接电源电压VDD；
第一NMOS管MN1的栅极连接第二NMOS管MN2的漏极并通过第二电容C2后连接第二反相器INV2的输出端，其漏极作为所述开关自举充电电路的输出端。
具体的，第一PMOS管MP1为低压PMOS管。
本发明的有益效果为：本发明能够防止为自举电容Cboot充电时自举电容Cboot上电压过大，能够实现片上集成，电路结构简单，成本和面积小，可靠性高；本发明能够适用于高频应用，尤其适用于GaN高速栅驱动。
附图说明
图1为传统的半桥驱动电路中的自举充电电路和采用开关控制的自举充电电路拓扑图。
图2为本发明提出的适用于GaN功率器件高速栅驱动的开关自举充电电路的结构示意图。
图3为本发明提出的适用于GaN功率器件高速栅驱动的开关自举充电电路的相关信号的逻辑波形图。
图4为实施例中逻辑控制模块的一种电路实现结构示意图。
具体实施方式
下面结合附图和具体实施例详细描述本发明的技术方案。
本发明提出的开关自举充电电路，通过第一NMOS管MN1和第一PMOS管MP1构成的双开关结构控制自举充电路径开启，利用第一电容C1和第二电容C2构成的双电荷泵电路控制第一NMOS管MN1的开启，第一NMOS管MN1用于替代传统自举充电电路中的自举二极管Dboot。本发明可以适用于GaN功率器件高速栅驱动，值得说明的是，本发明使用的系统控制方式和具体电路设计也可应用于Si功率开关器件和其他宽禁带半导体开关器件(如SiC功率开关器件)的驱动电路中，任何需要为自举电容提供自举充电电路的应用均可采用本发明提出的开关自举充电电路，下面以将本发明的开关自举充电电路应用于GaN功率器件的栅驱动电路为例详细说明本发明的工作原理和工作过程。
如图2所示，GaN功率器件的栅驱动电路中，包括高侧GaN功率器件MH和低侧GaN功率器件ML，高侧GaN功率器件MH的栅驱动信号为高侧栅驱动信号DRVH，低侧GaN功率器件ML的栅驱动信号为低侧栅驱动信号DRVL，自举电容Cboot一端连接本发明提出的开关自举充电电路的输出端BST，另一端连接高侧GaN功率器件MH和低侧GaN功率器件ML的开关节点SW处。
本发明提出的开关自举充电电路如图2所示，包括第一PMOS管MP1、第一NMOS管MN1、第二NMOS管MN2、第一反相器INV1、第二反相器INV2、第一电容C1、第二电容C2、第一二极管D1和控制逻辑模块，控制逻辑模块用于产生第一控制信号n1和第二控制信号GP，第一PMOS管MP1的栅极连接第二控制信号GP，其源极连接电源电压VDD，其漏极连接第一NMOS管MN1的源极；第一反相器INV1的输入端连接第一控制信号n1，其输出端连接第二反相器INV2的输入端并通过第一电容C1后连接第一二极管D1的阴极和第二NMOS管MN2的栅极；第一二极管D1的阳极和第二NMOS管MN2的源极连接电源电压VDD；第一NMOS管MN1的栅极连接第二NMOS管MN2的漏极并通过第二电容C2后连接第二反相器INV2的输出端，其漏极作为开关自举充电电路的输出端。
其中由于要耐自举开关充电电路输出端BST的高压，第一NMOS管MN1为耐高压器件，本实施例中第一NMOS管MN1选择高压NLDMOS管，第二NMOS管MN2没有耐压要求可以选择低压NMOS管；而第一PMOS管MP1在充电路径上有第一NMOS管MN1耐高压，且高压NLDMOS比低压器件过电流能力弱，因此第一PMOS管MP1用低压PMOS就可以保证过流能力，且尺寸可以不必太大。
本实施例中第一PMOS管MP1采用低压PMOS开关，第一NMOS管MN1采用高压NLDMOS开关，构成的双开关结构用于控制自举充电电路的开启。采用低压PMOS的第一PMOS管MP1的源极接低压电源即电源电压VDD，便于逻辑信号控制。而采用NLDMOS开关器件的第一NMOS管MN1作为自举开关管替代传统自举充电电路中的自举二极管Dboot，能够以保证：1、开关自举充电电路的输出端BST的电压信号抬升时第一NMOS管MN1管耐高压，体二极管反向截止；2、上电时用第一NMOS管MN1的体二极管充电；3、第一PMOS管MP1和第一NMOS管MN1关断时，其两个体二极管方向相反，充电路径完全阻断。同时由于利用自举二极管Dboot给自举电容Cboot充电时，充电电流可达到几百mA，而为了保证二极管的过流能力，自举二极管Dboot的尺寸会做得很大，且普通的二极管难以满足高压、大电流需求且反向恢复效应严重，需要外挂肖特基二极管，而本发明利用第一NMOS管MN1替代传统自举充电电路中的自举二极管Dboot，又由于本发明中的第一二极管D1处不会有高压产生，也不需要提供大电流，所以用集成的二极管就能满足需求，使得本发明能够实现电路全集成，开启的第一NMOS管MN1可以减少自举二极管Dboot导通电压带来的充电电压损失；而且本发明由于没有自举二极管Dboot的反向恢复时间限制，可以工作在更高频率，且没有反向恢复电流影响以及反向恢复所带来的额外损耗。
自举充电电路对自举电容Cboot的充电公式如下：
其中Vboot为t时刻自举电容Cboot上的电压，V0为自举电容Cboot上的初始电压，V1为自举电容Cboot最终可充到的电压，e为自然常数，R为充电路径的等效充电电阻阻值，C为自举电容Cboot的容值，t为充电时间。上电过程中，V0为0V，V1为电源电压VDD上电后的稳定值，则Vboot达到0.9V1的充电时间约为t＝2.3RC，即系统上电时需要2.3RC的时间才能将自举电容Cboot从0V充到电源电压VDD的90％。
本发明中的主要逻辑信号的真值表和部分关键节点的电压如下表格所示，其中欠压信号UVLO为电源电压VDD上电时的欠压保护信号，在电源电压VDD上电达到欠压限之前为地电平，超过欠压限后为高电平，欠压限一般略低于电源电压VDD上电后的稳定值。表格中欠压信号UVLO为“0”表示系统处于上电过程，欠压信号UVLO为“1”表示系统处于正常工作状态。这里忽略了电荷分享效应和MOS管的过驱动电压Vov。
Figure BDA0001758244490000051
根据上表可知，控制逻辑模块根据欠压信号UVLO和低侧栅驱动信号DRVL产生第一控制信号n1和第二控制信号GP，如图4所示给出了控制逻辑模块的一种电路实现形式，通过两个与门和一个反相器构成控制逻辑模块，欠压信号UVLO和低侧栅驱动信号DRVL通过一个与门后产生第一控制信号n1，欠压信号UVLO和低侧栅驱动信号DRVL的反相信号通过另一个与门后产生第二控制信号GP。欠压信号UVLO为低电平时，第一控制信号n1和第二控制信号GP为低电平；欠压信号UVLO为高电平时，第一控制信号n1与低侧栅驱动信号DRVL同相，第二控制信号GP与低侧栅驱动信号DRVL反相。第一控制信号n1经过第一反相器INV1后的n2信号；VC信号为n2信号经过第一电容C1后的电压信号连接第二NMOS管MN2的栅极，n3信号为n2信号经过第二反相器INV2的信号，第一反相器INV1和第二反相器INV2的电源端接电源电压VDD，接地端接地信号GND；GN信号为n3信号经过第二电容C2后的电压信号连接第一NMOS管MN1的栅极。
本实施例的工作过程如下：
系统上电并在电源电压VDD达到欠压限之前，欠压信号UVLO为低电平，此时欠压信号UVLO将会屏蔽第一控制信号n1和第二控制信号GP，第一控制信号n1和第二控制信号GP均为低电平，如上表和图3中的波形所示。因此上电阶段低压PMOS管的第一PMOS管MP1开启，高压NLDMOS的第一NMOS管MN1关断，电源电压VDD通过第一PMOS管MP1和第一NMOS管MN1的体二极管给自举电容Cboot充电，也就增大了充电路径的等效充电电阻，可以限制上电时的自举充电电流，实现在系统上电过程中给自举电容Cboot缓慢充电的目的。第一反相器INV1输出的n2信号为高电平，第二反相器INV2输出的n3信号为低电平，因此第一二极管D1不导通，第一电容C1上没有电荷，第二NMOS管MN2关断。因此在电源电压VDD上电过程中，双电荷泵电路表现为电源电压VDD通过第二NMOS管MN2的体二极管给第二电容C2充电，第二电容C2上电压为电源电压VDD减去一个PN结正向导通压降，约为VDD-0.7V。
欠压信号UVLO翻转为高电平后，第一NMOS管MN1和第一PMOS管MP1正常工作时的逻辑可以简单地由低侧栅驱动信号DRVL进行逻辑控制，第一控制信号n1与低侧栅驱动信号DRVL同相，第二控制信号GP与低侧栅驱动信号DRVL反相。电源电压VDD上电完成后，欠压信号UVLO翻转为高电平，先开启低侧功率管ML，低侧栅驱动信号DRVL为高电平，第一PMOS管MP1管栅极连接的第二控制信号GP为低电平，从而开启第一PMOS管MP1；第二控制信号n1为高电平，通过第一反相器INV1后输出的n2信号为低电平，电源电压VDD通过第一二极管D1给第一电容C1充电，同样充到VDD-0.7V的电压。n2信号通过第二反相器INV2输出的n3信号为高电平，由于前一阶段已经对第二电容C2充电，信号翻转瞬间第一NMOS管MN1的栅极信号GN会泵到约2VDD-0.7V的电压，使第一NMOS管MN1开启，自举充电路径导通。但由于上电时的缓慢充电过程，此时自举电容Cboot上已经有电荷，避免了突然导通的充电通路直接将自举电容Cboot电压从0V充到电源电压VDD的稳定值的极端情况。
下一次控制信号到来，低侧栅驱动信号DRVL翻转为低电平，在低侧栅驱动信号DRVL为低电平期间包括死区时间和高侧功率管开启的时间，其中死区时间内高侧栅驱动信号DRVH和低侧栅驱动信号DRVL均为低电平，高侧功率管开启时间内高侧栅驱动信号DRVH为高电平，低侧栅驱动信号DRVL为低电平。由于低侧栅驱动信号DRVL为低电平，第一PMOS管MP1栅极连接的第二控制信号GP为高电平，关断第一PMOS管MP1，保证自举充电电路不会在开关节点SW为负时给自举电容Cboot充电。第一反相器INV1输入端连接的第一控制信号n1为低电平，则第一反相器INV1输出的n2信号为高电平，第二NMOS管MN2栅极处的VC电压被泵到2VDD-0.7V。第二反相器INV2输出的n3信号为低电平，第二NMOS管MN2栅极处的VC电压高于其源极电压即电源电压VDD，则电源电压VDD通过开启的第二NMOS管MN2给第二电容C2充电，取代之前通过第二NMOS管MN2的体二极管充电的形式。因为在高侧功率管开启过程中，开关自举充电电路输出端BST处的的电压变化率dv/dt会通过第一NMOS管MN1的寄生电容串扰到第一NMOS管MN1栅极的GN信号，引起GN信号电压上升，若此时第二NMOS管MN2关闭，继续用第二NMOS管MN2的体二极管给第二电容C2充电，GN信号电压上升将导致第二NMOS管MN2的体二极管截止，GN信号处没有低阻通路连通到其他电压，则GN信号处为高阻状态，受串扰影响严重。串扰又会引起第一NMOS管MN1误开启，则此时第一NMOS管MN1不再抗开关自举充电电路输出端BST处的高压，高压将使第一PMOS管MP1击穿。而本发明通过第一电容C1和第二电容C2构成的双电荷泵电路通过开启的第二NMOS管MN2将GN信号处电压拉至电源电压VDD，为GN信号处提供低阻通路，则GN信号处为低阻状态，可以有效防止高侧功率管MH开启时开关自举充电电路输出端BST处电压的高电压变化率dv/dt对GN信号电压的影响，增强了电路可靠性。
之后等待下一次开关周期到来，循环上述工作过程。
综上所述，本发明提出了一种开关自举充电电路，电源电压VDD上电过程中，电源电压VDD通过第一NMOS管MN1的体二极管给自举电容Cboot充电，增大了充电路径的等效充电电阻，可以限制上电时的自举充电电流，实现在系统上电过程中给自举电容缓慢充电的目的；在开关节点SW负压时，第一PMOS管MP1和第一NMSO管MN1均关断，电源电压VDD到自举电容Cboot的路径被阻断，因此本发明不会在负压时给自举电容Cboot充电；正常充电状态下第一PMOS管MP1和第一NMOS管MN1均开启，能够减小自举充电路径的RC充电常数，本发明保证了自举电容Cboot在低侧功率管开启时间内充电足够。
本发明利用第一NMOS管MN1和第一PMOS管MP1构成的双开关结构控制充电路径，在电源电压VDD上电过程中对自举电容Cboot缓慢充电，在自举电容Cboot给高侧驱动供电、开关节点SW电压抬升时关闭第一NMOS管MN1，阻断自举充电通路，利用高压NLDMOS的第一NMOS管MN1的漏端耐高压，在低侧功率管开启阶段才开启自举充电电路，保证了自举充电电路的过流能力，没有自举二极管导通电压带来的充电电压损失，另外在死区时间内不对自举电容Cboot充电，从而防止自举电容Cboot上电压过大的问题；利用第一电容C1和第二电容C2构成的双电荷泵电路为第一NMOS管MN1提供栅极电压，从而控制第一NMOS管MN1的开启，仅在需要给自举电容Cboot充电时开启第一NMOS管MN1，同时能防止开关切换时开关自举充电电路的输出端BST处高电压变化率dv/dt串扰对自举充电电路的影响；第一NMOS管MN1替代传统自举充电电路中的自举二极管Dboot，使得电路能够实现片上集成，没有自举二极管的反向恢复时间限制，可以工作在更高频率，同时也没有反向恢复电流影响以及反向恢复所带来的额外损耗，更适用于高频应用；本发明实现电路简单，节省了芯片成本和面积，提高了芯片可靠性，能够适用于任何需要为自举电容提供自举充电的情况，尤其适用于GaN高速栅驱动。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (2)

1.适用于GaN功率器件高速栅驱动的开关自举充电电路，其特征在于，包括第一PMOS管(MP1)、第一NMOS管(MN1)、第二NMOS管(MN2)、第一反相器(INV1)、第二反相器(INV2)、第一电容(C1)、第二电容(C2)、第一二极管(D1)和控制逻辑模块，其中第一NMOS管(MN1)为耐高压器件；
所述控制逻辑模块根据欠压信号(UVLO)和低侧栅驱动信号(DRVL)产生第一控制信号(n1)和第二控制信号(GP)，其中所述欠压信号(UVLO)为电源电压(VDD)上电时的欠压保护信号，所述GaN功率器件包括高侧功率器件和低侧功率器件，所述低侧栅驱动信号(DRVL)为所述低侧功率器件的栅极驱动信号；
所述欠压信号(UVLO)为低电平时，所述第一控制信号(n1)和第二控制信号(GP)为低电平；所述欠压信号(UVLO)为高电平时，所述第一控制信号(n1)与所述低侧栅驱动信号(DRVL)同相，所述第二控制信号(GP)与所述低侧栅驱动信号(DRVL)反相；
第一PMOS管(MP1)的栅极连接所述第二控制信号(GP)，其源极连接电源电压(VDD)，其漏极连接第一NMOS管(MN1)的源极；
第一反相器(INV1)的输入端连接所述第一控制信号(n1)，其输出端连接第二反相器(INV2)的输入端并通过第一电容(C1)后连接第一二极管(D1)的阴极和第二NMOS管(MN2)的栅极；
第一二极管(D1)的阳极和第二NMOS管(MN2)的源极连接电源电压(VDD)；
第一NMOS管(MN1)的栅极连接第二NMOS管(MN2)的漏极并通过第二电容(C2)后连接第二反相器(INV2)的输出端，第一NMOS管(MN1)的漏极作为所述开关自举充电电路的输出端。
2.根据权利要求1所述的适用于GaN功率器件高速栅驱动的开关自举充电电路，其特征在于，第一PMOS管(MP1)为低压PMOS管。
CN201810896264.8A 2018-08-08 2018-08-08 适用于GaN功率器件高速栅驱动的开关自举充电电路 Active CN109004820B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810896264.8A CN109004820B (zh) 2018-08-08 2018-08-08 适用于GaN功率器件高速栅驱动的开关自举充电电路
US16/455,803 US10673426B2 (en) 2018-08-08 2019-06-28 Switch bootstrap charging circuit suitable for gate drive circuit of GaN power device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810896264.8A CN109004820B (zh) 2018-08-08 2018-08-08 适用于GaN功率器件高速栅驱动的开关自举充电电路

Publications (2)

Publication Number Publication Date
CN109004820A CN109004820A (zh) 2018-12-14
CN109004820B true CN109004820B (zh) 2020-02-04

Family

ID=64595300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810896264.8A Active CN109004820B (zh) 2018-08-08 2018-08-08 适用于GaN功率器件高速栅驱动的开关自举充电电路

Country Status (1)

Country Link
CN (1) CN109004820B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109951183B (zh) * 2019-03-07 2020-12-25 华为技术有限公司 一种芯片、信号位移电路及电子设备
CN109995235B (zh) * 2019-04-30 2024-03-08 广东美的制冷设备有限公司 智能功率模块和电器设备
CN112018175B (zh) * 2019-05-30 2022-04-08 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法、半导体封装结构
CN111049100B (zh) * 2019-12-10 2021-09-03 中国电子科技集团公司第五十八研究所 一种具有钳位功能的自举电路
CN112350702B (zh) * 2020-10-30 2023-05-26 电子科技大学 一种高侧功率开关的输出级电路
CN112865529B (zh) * 2021-01-11 2022-06-14 成都芯源系统有限公司 为供电系统中驱动电路提供供电电压的电路和方法
CN113179095B (zh) * 2021-04-23 2023-08-15 无锡安趋电子有限公司 一种基于氮化镓工艺集成电路的输出级电路及其级联应用
CN113541453B (zh) * 2021-07-05 2023-02-03 无锡安趋电子有限公司 一种GaN功率管半桥驱动中的高侧自举供电控制系统
CN114465469B (zh) * 2022-02-25 2023-05-26 电子科技大学 一种带有死区控制功能的自举电荷泵
CN116722719A (zh) * 2023-08-04 2023-09-08 希荻微电子集团股份有限公司 电源控制电路、直流功率变换电路的控制方法及变换系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200525869A (en) * 2004-01-28 2005-08-01 Renesas Tech Corp Switching power supply and semiconductor IC
TWI465013B (zh) * 2012-03-15 2014-12-11 Univ Nat Chiao Tung 上橋驅動電路
CN202918193U (zh) * 2012-08-30 2013-05-01 成都芯源系统有限公司 自举电压刷新控制电路及电压转换电路
CN102904220B (zh) * 2012-11-07 2015-05-06 东南大学 高压半桥驱动芯片的欠压保护方法及高压半桥电路
TWI463776B (zh) * 2012-12-06 2014-12-01 Anpec Electronics Corp 靴帶式直流至直流轉換器
CN103023286B (zh) * 2012-12-28 2015-04-01 矽力杰半导体技术(杭州)有限公司 一种自举电容掉电恢复电路及开关电源电路
CN103915990B (zh) * 2014-04-18 2016-05-18 电子科技大学 一种用于GaN功率器件的驱动电路
CN204290695U (zh) * 2014-08-11 2015-04-22 成都芯源系统有限公司 一种自举电压刷新控制电路及其电压转换电路
US9537338B2 (en) * 2014-09-16 2017-01-03 Navitas Semiconductor Inc. Level shift and inverter circuits for GaN devices
CN207184324U (zh) * 2017-09-22 2018-04-03 无锡麟力科技有限公司 应用于dc‑dc变换器中自举电容掉电恢复的控制电路

Also Published As

Publication number Publication date
CN109004820A (zh) 2018-12-14

Similar Documents

Publication Publication Date Title
CN109004820B (zh) 适用于GaN功率器件高速栅驱动的开关自举充电电路
CN109039029B (zh) 一种适用于GaN功率器件栅驱动电路的自举充电电路
CN108809061B (zh) 适用于高速GaN功率器件栅驱动的开关MOS自举充电电路
US8723564B2 (en) Driving circuit
US10673426B2 (en) Switch bootstrap charging circuit suitable for gate drive circuit of GaN power device
CN108123596B (zh) 一种nmos开关管驱动电路
US9019000B2 (en) Driver circuit having a storage device for driving switching device
US9264022B2 (en) Level shift circuit
US20110075446A1 (en) Circuit for Converting a Pulsed Input Voltage to a DC Voltage
EP1961118A1 (en) High voltage power switches using low voltage transistors
AU2004216021B2 (en) On chip power supply
US20220321116A1 (en) Gate drive circuit of switching circuit
US11476845B2 (en) Driver circuit, corresponding device and method of operation
CN116742920B (zh) 一种nmos功率开关管驱动电路及其控制方法
CN109921779B (zh) 一种半桥电路直通保护电路
CN107968567B (zh) 一种nmos开关管驱动电路
JP5805573B2 (ja) 出力回路
CN114362501A (zh) 用于无线充电同步整流桥的动态防倒灌电路及其工作方法
CN111010164B (zh) 一种基于GaAs工艺的输出缓冲电路
CN113241944A (zh) 同步升压dc-dc转换器的真关断电路及控制方法
CN113114194A (zh) 氮化镓功率器件栅驱动电路
JP2002044940A (ja) Ｍｏｓスイッチング回路
TWI543503B (zh) 開關電路
US11777494B2 (en) Level shift circuit
JP2009171551A (ja) 半導体出力回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant