CN113541453B - 一种GaN功率管半桥驱动中的高侧自举供电控制系统 - Google Patents

Abstract

本发明公开了一种GaN功率管半桥驱动中的高侧自举供电控制系统，在现有技术包括高、低侧通道及其驱动和高、低侧GaN功率管以及自举二极管和自举电容的基础上，增设包括V_BS电压检测电路、降压电平移位电路、判断电路、脉冲产生电路、电荷泵和自举充电回路构成的辅助自举电路，利用V_BS电压检测电路检测自举电容上的自举轨道电压VB‑VS，通过判断电路、脉冲产生电路、电荷泵和自举充电回路相互配合来共同实现对自举电容欠压时及时补充电荷、过压时及时关断充电回路，解决了高侧GaN功率管持续导通所导致的自举轨道电压VB‑VS的欠压问题和死区时间内自举轨道电压VB‑VS的过压问题，提高了系统的稳定性。

Description

一种GaN功率管半桥驱动中的高侧自举供电控制系统

技术领域

本发明涉及GaN(氮化钾)功率管半桥驱动中的高侧自举供电技术，尤其涉及一种GaN(氮化钾)功率管半桥驱动中的高侧自举供电控制系统，属于电子电路及集成电路技术领域。

背景技术

半桥栅驱动电路在电机驱动、电子镇流器、DC/DC电压转换电路中有着广泛的应用，它用来驱动两个以图腾柱形式连接的高、低侧功率开关器件，使其交替导通来实现输出电压的调节。

如图1所示，传统的半桥驱动结构包括输出级001和输入级002，输入级002包括高侧通道003和低侧通道004，输出级001包括功率级006和自举充电电路005；高侧通道003包括高侧信号处理电路和驱动级电路，高侧信号处理电路包括逻辑处理电路和高压电平移位电路，低侧通道004包括低侧信号处理电路和驱动级电路。为了提高电源的利用效率，图1电路一般采用单电源供电模式，低侧通道004以及高侧通道003中工作在低压区的电路采用直流电源VCC供电，而高侧通道003中工作在高压区的电路，由直流电源VCC通过自举充电电路005中的二极管D1和外接自举电容C_boot1产生高侧浮动电压VB供电。高侧输入信号HIN经高侧通道003输出高侧驱动信号HO驱动高侧功率管MN2，低侧输入信号LIN经低侧通道004输出低侧驱动信号LO驱动低侧功率管MN1。高侧功率管MN2和低侧功率管MN1可为GaN管或者MOSFET(场效应晶体管)。

自举充电电路005由自举电容C_boot1和自举二极管D1构成，当下管MN1导通，上管MN2关断时，高侧浮动电源VB电压随高侧浮动地VS电压下降而下降，当VB点电压下降到VCC电压以下并且二者压差超过自举二极管D1的导通压降时，VCC通过自举二极管D1对自举电容C_boot1进行充电；当上管MN2开启、下管MN1关断时，VB点电压会随VS点电压上升而上升，VB电压远超过VCC电压，自举二极管D1截止，自举电容C_boot1为高侧供电，自举电容C_boot1上电压VB-VS会下降，需要在下一个充电周期补充。

若图1中的功率级采用GaN功率管时，当上管MN2和下管MN1均截止时，由于输出电感的续流作用，所以电流会从MN2管的源极流向漏极，则MN2被反向导通，由于GaN器件中没有恢复二极管的存在，所以其反向传导电压很大，最大可达3V(VS＝-3V)，此时自举电容C_boot1上的电压VB-VS最大可达8V。因此，自举充电电路008在应用中存在明显的缺点：自举电容C_boot1的充电过程仅发生在当VB电压下降到VCC电压以下并且二者压差超过自举二极管D1的导通压降的情况下，也就是在每个周期内仅当GaN功率管上管MN2关闭、MN1导通时，自举电容C_boot1充电条件成立，若GaN下管MN1的导通占空比远小于上管MN2的导通占空比时(或上管100％占空比)，则自举电容C_boot1的充电时间会减小，当每个充电周期内无法将自举电容C_boot1上的电压VB-VS充到固定值VCC-V_D1，那么自举电容C_boot1上的电压VB-VS会逐渐下降到小于上管MN2的导通电压，高侧功率管MN2无法完全开启，电路工作在欠压状态；当GaN功率管上管MN2和下管MN1均处于关断状态时，由于GaN器件的反向传导电压很大，所以会使自举电容C_boot1出现过冲的现象，当自举轨道电压VB-VS过大时，可能会使得上管MN2的栅极被击穿，电路的可靠性受到影响。

发明内容

针对上述现有技术中存在的问题，本发明提出了一种GaN(氮化钾)功率管半桥驱动中的高侧自举供电控制系统，通过对自举轨道电压VB-VS进行检测及比较分析处理，实现对高侧自举电压的控制，解决了高侧100％占空比时高侧自举供电的欠压问题和GaN功率管在死区时间内出现的栅压过冲问题。

为实现上述发明目的，本发明采用的技术方案为：一种GaN(氮化钾)功率管半桥驱动中的高侧自举供电控制系统，包括输出级001和输入级002，输入级002包括高侧通道003和低侧通道004，输出级001包括GaN管功率级006和自举充电电路(005)；高侧通道003包括高侧信号处理电路和驱动级电路，高侧信号处理电路包括逻辑处理电路和高压电平移位电路，低侧通道004包括低侧信号处理电路和驱动级电路；低侧通道004采用直流电源VCC供电，高侧通道003中工作在高压电路区的电路，由直流电源VCC通过自举充电电路005中的二极管D1和自举电容C_boot1产生高侧浮动电压VB供电；高侧输入信号HIN经高侧通道003输出高侧驱动信号HO驱动高侧GaN功率管MN2，低侧输入信号LIN经低侧通道004输出低侧驱动信号LO驱动低侧GaN功率管MN1；

其特征在于：设置辅助自举电路007，辅助自举电路007包括V_BS电压检测电路008、降压电平移位电路009、判断电路010、脉冲产生电路011、电荷泵013和自举充电回014；其中，电荷泵013包括高压电平移位电路012和自举电容C_boot2；自举充电回路014由自举充电电路005中的二极管D1和自举电容C_boot1与二极管D2以及PMOS管MP1共同构成，二极管D2的正极连接直流电源VCC，二极管D2的负极极连接PMOS管MP1的源极，PMOS管MP1的漏极连接二极管D1的正极，二极管D1的负极连接浮动电压VB即自举电容C_boot1的一端，自举电容C_boot1的另一端连接浮动地VS；V_BS电压检测电路008的输入端连接浮动电压VB，V_BS电压检测电路008的输出信号V1连接降压电平移位电路009的输入端，降压电平移位电路009的输出信号P1连接判断电路010的一个输入端，判断电路010的另外两个输入端分别连接高侧输入信号HIN和低侧输入信号LIN，判断电路010设有CN1和CN2两个输出通道，通道CN1连接自举充电回路014中PMOS管MP1的栅极，通道CN2连接脉冲产生电路011的输入端，脉冲产生电路011的输出信号连接电荷泵013中高压电平移位电路012的输入端，高压电平移位电路012的输出信号P3连接自举电容C_boot2的一端，自举电容C_boot2的另一端产生的浮动电压VB2连接自举充电回014中PMOS管MP1的漏极与二极管D1正极的连接端；

上述电路中，高侧通道003、V_BS电压检测电路008和降压电平移位电路009均由高侧浮动电源VB供电，高压电平移位电路012由浮动地VS供电，其他电路由直流电源VCC供电；高侧通道003、V_BS电压检测008和降压电平移位电路009的逻辑地为高侧浮动地VS，高压电平移位电路012作为高低压区电路的接口，其地信号为GND；

系统的控制过程：当高侧输入信号HIN为高电平时，高侧GaN功率管MN2导通，V_BS电压检测电路008对自举电容C_boot1上的自举轨道电压VB-VS进行采样检测，V_BS电压检测电路008的输出信号V1是自举轨道电压VB-VS分别与欠压阈值VTL和过压阈值VTH进行比较后的输出结果，系统工作正常情况下，V_BS电压检测电路008输出低电平V1，继续对自举轨道电压VB-VS进行检测；若出现VB-VS电压高于阈值电压VTH或者低于阈值电VTL的情况，则V_BS电压检测电路008输出信号V1会变为高电平，电平范围为VS～VB，说明系统发生了过压或者欠压故障，V1若低于欠压阈值VTL，说明自举电容C_boot1欠压，需进行辅助充电，V1若高于过压阈值VTH，说明自举电容C_boot1过压，需停止充电；

当系统产生故障时，V_BS电压检测电路008输出高电平信号V1经降压电平移位电路009输出高电平信号P1，电平范围为0～VCC，高电平信号P1以及高侧输入信号HIN和低侧输入信号LIN同时进入判断电路010，若高侧驱动信号HIN和低侧驱动信号LIN均为低电平，则系统为过压故障，判断电路010输入的高电平信号P1将选择经输出通道CN1关断自举充电回路014中的PMOS管MP1，从而切断自举充电回路014向自举电容C_boot1供电，使自举电容C_boot1上的电压VB-VS下降，直至下降到低于设定的过压阈值VTH，以保护高侧GaN功率管MN2不被击穿；若高侧驱动信号HIN为高电平，低侧驱动信号LIN为低电平，则系统为欠压故障，判断电路010输入的高电平信号P1将选择经输出通道CN2输出给脉冲产生电路011，使能脉冲产生电路011产生连续脉冲P2，此连续脉冲信号P2通过电荷泵电路013中的高压电平移位电路012将此脉冲信号P2的电平上移到0～VS，高压电平移位电路012输出高电平为VS、低电平为0的脉冲信号P3，脉冲信号P3输入到自举电容C_boot2的一端，自举电容C_boot2的另外一端产生的浮动电压VB2将被自举到VCC～VCC+VS，因此，抬升了浮动电压VB2，从而在脉冲信号P3为高脉冲期间快能够速给自举电容C_boot1补充电荷，若在此高脉冲期间自举电容C_boot1上电压VB-VS未达到设定的欠压阈值VTL，则在下一个周期重复此过程，直至自举电容C_boot1上电压VB-VS大于设定的欠压阈值VTL为止。

所述自举电容C_boot2<<自举电容C_boot1，作用是C_boot2做小点更容易集成，面积更小，更能体现出结构的优势。

所述V_BS电压检测电路008包括电阻R1、R2、R3、R4和R5，比较器CMP1和CMP2，反相器INV1，或门OR1以及PMOS管P1和NMOS管N1；电阻R1、R2、R3、R4与R5串联，电阻R1的一端连接浮动电压VB和PMOS管P1的源极，电阻R1的另一端连接PMOS管P1的漏极和电阻R2的一端，电阻R2的另一端连接电阻R3的一端和比较器CMP2的负端，电阻R3的另一端连接电阻R4的一端和比较器CMP1的正端，电阻R4的另一端连接电阻R5的一端和NMOS管N1的漏极，电阻R5的另一端连接NMOS管N1的源极和浮动地VS，比较器CMP1的负端连接比较器CMP2的正端并连接基准电压V_REF，比较器CMP1的输出连接反相器INV1的输入端和或门OR1的一个输入端，反相器INV1的输出连接PMOS管P1的栅极，或门OR1的另一个输入端连接比较器CMP2的输出和NMOS管N1的栅极，或门OR1的输出信号V1也是V_BS电压检测电路的输出信号。

所述降压电平移位电路009包括PMOS管P9、P10，高压PMOS管HP1、HP2，高压NMOS管HN1、HN2，低压NMOS管N8、N9以及二极管D3、D4和反相器INV5；PMOS管P9和P10构成高侧输入电路，高压PMOS管HP1、HP2以及高压NMOS管HN1、HN2构成耐压结构，NMOS管N8和N9构成低侧锁存电路；PMOS管P9的源极和PMOS管P10的源极均连接浮动电压VB，PMOS管P9的栅极连接V_BS电压检测电路008的输出信号V1和反相器INV5的输入端，PMOS管P9的漏极连接高压PMOS管HP1的源极，高压PMOS管HP1的栅极与高压PMOS管HP2的栅极互连并连接浮动地VS，高压PMOS管HP1的漏极连接高压NMOS管HN1的漏极，高压NMOS管HN1的源极连接二极管D3的阳极、低压NMOS管N8的漏极和低压NMOS管N9的栅极，低压NMOS管N8的源极和低压NMOS管N9的源极均接地GND，低压NMOS管N8的栅极连接低压NMOS管N9的漏极以及二极管D4的阳极和高压NMOS管HN2的源极并作为降压电平移位电路009的输出端输出高电平信号P1，高压NMOS管HN2的的栅极与高压NMOS管HN1的栅极互连并连接电源VCC以及二极管D3的阴极和二极管D4的阴极，高压NMOS管HN2的漏极连接高压PMOS管HP2的漏极，高压PMOS管HP2的源极连接PMOS管P10的漏极，PMOS管P10的栅极连接反相器INV5的输出。

所述判断电路010包括与非门NAND1、反相器INV3和INV4以及传输门G1和G2；传输门G1中的N管栅极连接与非门NAND1的输出端和反相器INV3的输入端，传输门G1中的P管栅极连接反相器INV3的输出端，与非门NAND1的一个输入端作为判断电路010的一个输入端连接低侧输入信号LIN，与非门NAND1的另一个输入端作为判断电路010的另一个输入端连接高侧输入信号HIN以及反相器INV4的输入端和传输门G2中N管的栅极；传输门G2中的P管栅极连接反相器INV4的输出端，传输门G1的输入端和传输门G2的输入端互连并作为判断电路010的第三个输入端连接降压电平移位电路009输出的高电平信号P1，传输门G1的输出为输出通道CN1，传输门G2的输出为输出通道CN2。

所述脉冲产生电路(011)包括可控开关SW1、SW2、SW3、SW4和SW5，电流源I1和I2，反相器INV6和INV7以及比较器CMP3和电容C1，I2的电流能力大于I1；控制开关SW1的一端连接电源VCC，可控开关SW1的另一端连接电流源I1的输入端，可控开关SW1的控制端连接判断电路(010)的输出通道CN2和反相器INV6的输入端，电流源I1的输出端连接可控开关SW2的一端、可控开关SW3的一端以及比较器CMP3的正端和电容C1的一端，可控开关SW2的另一端连接电流源I2的输入端，可控开关SW2的控制端连接可控开关SW4的控制端以及比较器CMP3的输出端和反相器INV7输入端并作为脉冲产生电路(011)的输出端输出连续脉冲信号P2，电流源I2的输出端连接可控开关SW3的另一端和电容C1的另一端并接地GND，可控开关SW3的控制端连接反相器INV6的输出端，比较器CMP3的负端连接可控开关SW4的一端和可控开关SW5的一端，可控开关SW4的另一端连接基准电压V_REF3，可控开关SW5的另一端连接基准电压V_REF2，可控开关SW5的控制端连接反相器INV7的输出端，基准电压V_REF3<基准电压V_REF2。

所述电荷泵013中的高压电平移位电路012包括PMOS管P7和P8，NMOS管N6和N7以及反相器INV2；NMOS管N6的栅极连接反相器INV2的输入端和脉冲产生电路011输出的连续脉冲信号P2，NMOS管N6的源极和NMOS管N7的源极均接地GND，NMOS管N6的漏极连接PMOS管P7的漏极和PMOS管P8的栅极，PMOS管P7的源极和PMOS管P8的源极均连接浮动地VS，反相器INV2的输出连接NMOS管N7的栅极，PMOS管P7的栅极连接PMOS管P8的漏极和NMOS管N7的漏极并作为高压电平移位电路012的输出端，输出信号P3。

所述V_BS电压检测电路008、降压电平移位电路009、高压电平移位电路012均工作在高盆区，自举电容C_boot2为低压电容，集成在芯片中。

所述基准电压V_REF由基准电源提供，基准电压V_REF的大小根据欠压阈值VTL和过压阈值VTH来确定。

所述基准电压V_REF2和基准电压V_REF3由基准电源提供，根据据脉冲产生电路011的输出脉冲宽度来确定基准电压V_REF2和基准电压V_REF3的大小。

与现有技术相比，本发明具有的优点和显著效果如下：

(1)本发明是对自举电容C_boot1上的电压VB-VS进行检测，相较于占空比检测方案，其适用范围更广，实现更加简单。

(2)本发明通过电荷泵013给自举电容C_boot1快速补充电荷，使得此电路可以适用于工作频率较高的芯片。

(3)本发明同时对充电回路014具有控制作用，既可以在欠压时控制电路给自举电容C_boot1快速充电，也可以在过冲时及时关断充电回路014以保护输出功率管，所以此方案也适用于GaN功率器件的驱动。

(4)本发明结构简单，除降压电平移位电路009及高压电平移位电路012所用的高压功率开关器件外，不包含其他额外的高压功率开关器件，也不包含额外的高压电容，使得整体电路易于集成。

附图说明

图1为传统的半桥驱动结构图；

图2为本发明GaN(氮化钾)功率管半桥驱动中的高侧自举供电控制系统电路图；

图3为图2中V_BS电压检测电路008的一种实施电路；

图4为图2中采用现有技术的降压电平移位电路009的实施电路；

图5为图2中脉冲产生电路011的一种实施电路；

图6为图2中判断电路010的一种实施电路；

图7为图2中采用现有技术的高压电平移位电路012的实施电路；

图8为传统外部自举电路工作波形图；

图9为本发明的工作波形图；

图10为图2电路的具体工作流程图.

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举的实例只用于解释本发明，并非用于限定本发明的范围。

参看图2，本发明在图1现有技术的基础上，设置了辅助自举电路007，包括V_BS电压检测电路008、降压电平移位电路009、判断电路010、脉冲产生电路011、电荷泵013和自举充电回路014；其中，电荷泵013包括高压电平移位电路012和自举电容C_boot2；自举充电回路014由自举充电电路005中的二极管D1和自举电容C_boot1与二极管D2以及PMOS管MP1共同构成，自举电容C_boot2<<自举电容C_boot1，二极管D2的正极连接直流电源VCC，二极管D2的负极连接PMOS管MP1的源极，PMOS管MP1的漏极连接二极管D1的正极，二极管D1的负极连接浮动电压VB即自举电容C_boot1的一端，自举电容C_boot1的另一端连接浮动地VS；V_BS电压检测电路008的输入端连接浮动电压VB，V_BS电压检测电路008的输出信号V1连接降压电平移位电路009的输入端，降压电平移位电路009的输出信号P1连接判断电路010的一个输入端，判断电路010的另外两个输入端分别连接高侧输入信号HIN和低侧输入信号LIN，判断电路010设有CN1和CN2两个输出通道，通道CN1连接自举充电回路014中PMOS管MP1的栅极，通道CN2连接脉冲产生电路011的输入端，脉冲产生电路011的输出信号连接电荷泵013中高压电平移位电路012的输入端，高压电平移位电路012的输出信号P3连接自举电容C_boot2的一端，自举电容C_boot2的另一端产生的浮动电压VB2连接自举充电回014中PMOS管MP1的漏极与二极管D1正极的连接端。

本发明通过将自举轨道电压VB-VS连接到V_BS电压检测电路008上，实现对自举轨道电压VB-VS的采样检测，从而判断自举轨道电压VB-VS是欠压还是过压状态，通过后续处理电路分别对自举电容C_boot1进行辅助充电或停止充电的处理，从而保证系统稳定可靠的运行。V_BS电压检测电路008的输出信号V1是自举轨道电压VB-VS分别与欠压阈值VTL和过压阈值VTH进行比较后的输出结果，若低于欠压阈值VTL，说明自举电容C_boot1欠压，需进行辅助充电，降压电平移位电路009输出端P1输出为高电平信号，若高于上阈值，自举电容C_boot1过压，需停止充电，降压电平移位电路009输出端P1也会输出高电平信号，因为过压和欠压的情况不会同时产生，所以我们只需通过P1信号状态来判断有异常产生即可，然后通过判断电路010来判断异常的种类。异常信号P1输入到判断电路010的输入端，当P1为高电平时，判断电路010会判断自举电容C_boot1是欠压还是过压，当欠压时，将输入的高电平信号P1从通道CN2输出到脉冲产生电路011，产生连续脉冲信号P2输入到电荷泵013，抬升VB2点电压，辅助自举电容C_boot1充电；当过压时，将输入的高电平信号P1从通道CN1输出到开关管MP1的栅极，将自举充电回路断开，防止自举电容C_boot1过充造成高侧GaN功率器件栅极损坏。

图2中主要通过判断电路010、脉冲产生电路011、电荷泵013和自举充电回路014相互配合来共同实现自举电容C_boot1欠压时及时补充电荷，过压时及时关断充电回路以保护输出级功率器件的过程。电荷泵013和自举充电回路014构成了自举电容C_boot1的所有充电回路。

欠压充电过程如下：当高侧输入信号HIN为高电平时，即GaN高侧输出管MN2导通时，通过V_BS电压检测电路008检测自举电容C_boot1上的电压VB-VS，并将此电压与设定的欠压阈值VTL比较，若VB-VS小于欠压阈值，则V_BS电压检测电路008输出信号V1为高电平，高电平信号V1经过降压电平移位电路009会输出一个高电平信号P1(高电平为VCC)，高电平信号P1输入到判断电路010，同时高侧输入信号HIN和低侧输入信号LIN也输入判断电路010，若高侧输入信号HIN为高电平，同时低侧输入信号LIN为低电平，则将输入高电平信号P1从输出端CN2输出到脉冲产生电路011，同时输出通道CN1输出为低电平信号，此时脉冲产生电路011会产生连续脉冲信号P2并输入到电荷泵013，高压电平移位电路012会将此脉冲信号的电平上移为0～VS，所以其输出的脉冲信号P3的高电平为VS，低电平为0，且此脉冲信号P3输入到自举电容C_boot2的一端，所以自举电容的另外一端VB2点的电压会被自举到VCC～VCC+VS，可以在脉冲信号P3为高脉冲期间快速为自举电容C_boot1充电，若在此脉冲期间自举电容C_boot1上电压VB-VS未达到设定的低压阈值VTL，则在下一个周期会重复此过程，直至自举电容C_boot1上电压VB-VS大于设定的低压低压阈值VTL为止。

过压保护过程如下：当高侧输入信号HIN和低侧输入信号LIN均为低电平时，即GaN高侧输出管MN2和低侧输出管MN1均截止时，通过V_BS电压检测电路008检测自举电容C_boot1上的电压VB-VS，并将此电压与设定的过压阈值VTH比较，若VB-VS大于过压阈值VTH，则V_BS电压检测电路008输出信号V1为高电平，高电平信号V1经过降压电平移位电路009会输出一个高电平信号P1(高电平为VCC)，高电平信号P1被输入到判断电路010，同时高侧输入信号HIN和低侧输入信号LIN也输入判断电路(010)，若高侧输入信号HIN和低侧输入信号LIN均为低电平，则将输入高电平信号P1从CN1输出到高压开关管MP1，同时CN2输出低电平信号，而高压开关管MP1在此脉冲期间会截止，从而会阻断自举电容C_boot1的充电回路，且自举电容C_boot2的容值远小于C_boot1，所以当信号P3为低电平时，自举电容C_boot2存储的电量很少，无法为自举电容C_boot1充电，所以自举电容C_boot1上的电压VB-VS会下降，直至下降到低于设定的阈值VTH，以保护GaN输出上管MN2不被击穿。

参看图3，V_BS电压检测电路008包括电阻R1、R2、R3、R4和R5，比较器CMP1和CMP2，反相器INV1，或门OR1，PMOS管P1和NMOS管N1；电阻R1、R2、R3、R4和R5串联连接，电阻R1的上端接到浮动电压VB，电阻R5的下端接到浮动地VS；比较器CMP1的正端接到电阻R4的上端，提供V_BS电压检测电路的下阈值VTL，比较器CMP2的负端接到电阻R3的上端，提供V_BS电压检测电路的上阈值VTH，比较器CMP1的负端和比较器CM2的正端连接在一起并连接到基准电压V_REF，比较器CMP1的输出端连接到反相器INV1的输入端和或门OR1的一个输入端，比较器CMP2的输出端连接到或门OR1的一个输入端和NMOS管N1的栅极，反相器INV1的输出端连接到PMOS管P1的栅极，NMOS管N1和PMOS管P1分别并联在电阻R1和电阻R5两端，为比较器的输出提供回滞，或门OR1的输出端为输出信号V1，输入到下一级降压电平移位电路009的输入端。

如图3所示，欠压阈值

过压阈值

当VTL<基准电压V_REF时，为欠压状态；当VTH>基准电压V_REF时，为过压状态；

在本次设计实例中，根据所驱动的GaN芯片GS66504B规格书的要求，正常工作状态下，VB-VS＝6v，当VB-VS大于7v，为过压状态，此时可计算出VTH＝3v，当VB-VS小于5v时，为欠压状态，计算出VTL＝3v，故基准电压V_REF取3v。基准电压V_REF可根据不同的采样电阻(R1～R5)进行调整。

参看图4，为采用现有技术降压电平移位电路009的一种具体实施方式。由于判断电路010和脉冲产生电路011均工作与低压区，但V_BS电压检测电路008工作在高压区，所以其输出的电平信号V1的电压范围为VS～VB，需要通过降压电平移位电路009将此电平移位信号V1降压到低压范围0～VCC，这样才能输入判断电路010正常工作。降压电平移位电路009包括PMOS管P9、P10，高压PMOS管HP1、HP2，高压NMOS管HN1、HN2，低压NMOS管N8、N9，二极管D3、D4和反相器INV5；PMOS管P9和P10构成了高侧输入电路，高压管HP1、HP2、HN1、HN2构成了耐压结构，NMOS管N8和N9构成低侧锁存电路；PMOS管P9的栅极连接到上级V_BS电压检测电路的输出端V1，P9的漏极连接到高压管HP1的源极，HP1的漏极连接到高压管HN1的漏极，高压管HP1的栅极连接到高压管HP2的栅极并连接到浮动地VS，高压管HN1的栅极连接到HN2的栅极并连接到固定电源VCC，高压管HN1的源极连接到NMOS管N8的漏极并且与NMOS管N9的栅极相连；PMOS管P10的栅极连接到反相器INV5的输出端，反相器INV5的输入端连接到输入信号V1，P10的漏极连接到高压管HP2的源极，HP2的漏极连接到高压管HN2的漏极，高压管HN2的源极连接到NMOS管N9的漏极并且与NMOS管N8的栅极相连；二极管D3的阳极与HN1管的源极相连，阴极与HN1的栅极相连，二极管D4的阳极与HN2管的源极相连，阴极与HN2的栅极相连；PMOS管P9和P10的源极均连接到自举电压VB，NMOS管N8和N9的源极均连接到GND；输出端P1连接NMOS管N9的漏极，作为判断电路010的输入信号。

参看图5，脉冲产生电路011包括可控开关SW1、SW2、SW3、SW4和SW5，电流源I1和I2，反相器INV6和INV7，比较器CMP3和电容C1；可控开关SW1的一端连接到电源VCC，另一端连接到电流源I1的一端，SW1的控制端连接到输入信号CN2，电流源I1的另一端连接到可控开关SW2的一端，SW2的另一端连接到电流源I2的一端，可控开关SW2的控制端连接到输出信号P2，电流源I2的另一端连接到GND，比较器CMP3的正端连接到电流源I1和可控开关SW2的连接处，开关管SW3的一端连接在比较器CMP3的正端，SW3的另一端连接到GND，SW3的控制端连接到反相器INV6的输出端，INV6的输入端连接到输入信号CN2，电容C1并联在可控开关SW3的两端，比较器CMP3的负端分别连接到可控开关SW4和SW5的一端，SW4的另一端连接到基准电压V_REF3，SW5的另一端连接到基准电压V_REF2，SW4的控制端连接到输出信号P2，SW5的控制端连接到反相器INV7的输出端，INV7的输入端连接到输出信号P2；此电路产生的输出信号P2是连续脉冲信号，输出到电荷泵电路(013)的输入端，在欠压状态发生时，及时为自举电容C_boot1补充电荷。电流源I2的电流能力大于电流源I1，参考电压V_REF3<V_REF2；当输入信号CN2为低电平时，也就是没有欠压情况发生时，此时可控开关SW1、SW2和SW4关断，SW3和SW5开启，此时电容C1会通过可控开关SW3放电，直至为0，所以此时比较器CMP3的正端输入电压V+为0，由于可控开关SW5开启，所以比较器CMP3的负端输入电压V-为基准电压V_REF2，由于V+小于V-，所以此时输出信号P2为低电平；当欠压情况发生时，则输入信号CN2为高电平，则可控开关SW1导通，SW3关断，此时输出信号P2仍为低电平，所以SW2关断，SW5导通，比较器负端电压V-仍然为基准电压V_REF2，此时电流源I1正在给电容C1充电，则比较器CMP3的正端V+电压正在不断上升，当上升到V+大于基准电压V_REF2时，输出信号P2会翻转为高电平，当输出信号P2为高电平时，可控开关SW2导通，SW5关断，SW4导通，所以此时比较器CMP3的负端基准电压V_REF3，并且由于电流源I2的电流大于电流源I1，所以电容C1通过电流源正在I2放电，比较器正端电压V+会逐渐下降，当V+小于负端基准电压V_REF3时，输出信号P2翻转，下一个周期的依然如此，所以只要输入信号CN2为高电平，输出端P2就会连续输出脉冲信号，且脉冲宽度由电容C1的大小和基准电压V_REF3、V_REF2的大小决定，为了能够及时给自举电容C_boot1补充电荷，脉冲的宽度应该选取合适的值。

由图5所示，当输出电平P2为低时，电流源I1为电容C1充电，直至电容C1上电压大于基准电压V_REF2,当输出电平P2为高时，电容C1通过电流源I1和I2放电，直至电容C1上电压小于基准电压V_REF3。根据电容的充放电公式，可得每个周期内高脉宽时间为：

低脉宽时间为：

则可根据所需的脉冲宽度，确定基准电压V_REF2和V_REF3的值。

参看图6，判断电路010包括与非门电路NAND1，反相器INV3和INV4，以及传输门G1和G2；传输门G1的N管栅极连接到与非门电路NAND1的输出，P管栅极连接到反相器INV3的输出，INV3的输入连接到与非门NAND1的输出，NAND1的输入为的驱动信号LIN和HIN；传输门G2的N管栅极连接到输入信号HIN，P管栅极连接到反相器INV4的输出，INV4的输入连接到输入信号HIN；传输门G1和G2的输入端连接在一起，连接到上一级电路降压电平移位电路009的输出信号P1，传输门G1的输出信号为CN1，传输门G2的输出信号为CN2。

参看图7，为采用现有技术高压电平移位电路012的一种具体实施方式。由于电荷泵013的目的是在自举轨道电压VB-VS欠压时抬升自举电容C_boot1的充电电压VB2从而及时补充自举电容C_boot1上的电荷，阻止欠压状态持续出现，而且欠压状态是发生在高侧功率管MN2导通时，此时VB点电压处于高压状态，二极管D1的反向截止，电源VCC无法给自举电容C_boot1充电，所以，要想给自举电容C_boot1补充电荷，那么必须把VB2点的电压抬升到大于VB点电压才可以；因为脉冲发生器011工作在低压区，所以其输出的脉冲P2的电压范围为0～VCC，所以必须通过高压电平移位电路(012)将脉冲P2的电压范围抬升到0～VS，再输入到自举电容C_boot2的一端，那么自举电容C_boot2的另一端VB2点的电压范围会被自举到VCC～VS+VCC，当欠压状态发生时，VB2点电压VS+VCC一定大于VB点电压，所以就可以及时给自举电容C_boot1充电，从而避免欠压状态的发生。高压电平移位电路012包括PMOS管P7和P8，NMOS管N6和N7，以及反相器INV2。NMOS管N6的栅极连接到上一级判断电路的输出信号CN2，N6的漏极连接到PMOS管P7的漏极和P8的栅极；NMOS管N7的栅极连接到反相器INV2的输出，INV2的输入连接到输入信号CN2，N7的漏极连接到PMOS管P8的漏极和P7的栅极，同时输出信号P3连接在N7的漏极。

参看图8，为传统自举电路工作时自举轨道电压VB-VS的波形图，从自举轨道电压VB-VS的输出波形图看，传统自举电路在t1-t2时刻和t3-t4时刻均会有过压情况出现，在t5-t6时刻，会有欠压状态出现，这会影响芯片的整体可靠性。图中所示的VTH为过压上阈值，VTL为欠压下阈值；在t₁-t₂时刻，由于上管MN2的关闭，MN1还未开启，并且GaN器件具有较大的反向传导电压，所以自举电容C_boot1上的自举轨道电压VB-VS会快速上升到一个较大的电压值，在t₂时刻会大于过压上阈值VTH；在t₂-t₃时刻，低侧功率管MN1开启，则固定电源VCC会通过自举充电回路005给自举电容C_boot1充电，如果在t₂时刻自举轨道电压VB-VS大于VCC，那么在t₂-t₃时刻自举电容C_boot1上电压会缓慢下降，直到VCC时稳定；在t₃-t₄时刻，MN1、MN2管均关闭，与t₁-t₂时刻原理相同；在t₄-t₅时刻，功率上管MN2开启，由于自举电压VB给高侧驱动电路供电，并且此时高侧自举电压VB远大于电源电压VCC，则自举充电回路005无法给自举电容C_boot1充电，所以自举轨道电压VB-VS开始快速下降，直至t5时刻，低于欠压阈值VTL。由波形图可看出，传统的高侧自举结构存在工作中会出现过冲和欠压等问题，极大地影响了芯片的可靠性。

参看图9，为本发明自举辅助电路的工作波形图和传统自举电路工作波形图的对比，图中虚线波形为传统自举电路工作时自举轨道电压VB-VS的波形图，实线为本发明自举辅助电路工作波形图，从自举轨道电压VB-VS的输出波形图看，本发明的自举辅助电路的自举轨道电压VB-VS工作时的电压过充更小，可避免损坏功率器件的情况发生，在欠压时可及时有效的给自举电容C_boot1充电，抬升自举轨道电压VB-VS，可避免欠压状态的发生；图中所示的VTH为过压上阈值，VTL为欠压下阈值；在t₁-t₂时刻，由于上管MN2的关闭，MN1还未开启，并且GaN器件具有较大的反向传导电压，所以自举电容C_boot1上的自举轨道电压VB-VS会快速上升到一个较大的电压值，在t₁时刻会大于过压上阈值VTH，那么V_BS电压检测电路008的比较器CMP1输出高电平，则输出信号V1输出为高电平，在t₁-t₂时刻，自举轨道电压VB-VS一直大于过压上阈值VTH，所以V_BS电压检测电路008在t₁-t₂时刻输出信号V1为高电平，其电压范围为VS～VB，此高电平信号经过降压电平移位电路009输出降压后的高电平信号P1，其电压范围为0～VCC，此高电平信号P1会输入判断电路010，由于在t₁-t₂时刻高低侧驱动信号HIN和LIN均为低电平，所以输入的高电平信号会从通道CN1输出到自举充电回路014的控制管MP1的栅极，将其关闭，则将自举电容C_boot1的充电回路关断，所以电压VB-VS会立刻开始下降；在t₂时刻，自举轨道电压VB-VS会降到小于过压上阈值VTH，那么V_BS电压检测电路008输出信号V1会变为低电平，所以控制管MP1重新打开；在t₂-t₃时刻，低侧功率管MN1开启，则固定电源VCC会通过自举充电回路014给自举电容C_boot1充电，如果在t₂时刻自举轨道电压VB-VS大于VCC，那么在t₂-t₃时刻自举电容C_boot1上电压会缓慢下降，直到VCC时稳定，如果t₂时刻自举轨道电压VB-VS小于VCC，那么在t₂-t₃时刻，电源电压VCC会给自举电容C_boot1充电，直至自举电压VB达到VCC时稳定；在t₃-t₄时刻，与t₁-t₂时刻相同，在此不再赘述；在t₄-t₅时刻，由于自举轨道电压VB-VS大于电源电压VCC，且功率管MN1和MN2均关闭，且功率下管MN1的反向传导已经结束，所以此时自举电压VB会逐渐下降，直至功率上管MN2开启；在t₅时刻，功率上管MN1开启，由于自举电压VB给高侧驱动电路供电，并且此时高侧自举电压VB远大于电源电压VCC，则自举充电回路014无法给自举电容C_boot1充电，所以自举轨道电压VB-VS开始快速下降；当t₆时刻，自举轨道电压VB-VS小于欠压下阈值VTL，那么V_BS电压检测电路008的比较器CMP2输出高电平，则输出信号V1输出为高电平，在t₆-t₇时刻，自举轨道电压VB-VS一直小于欠压下阈值VTL，所以V_BS电压检测电路008在t₆-t₇时刻输出信号V1为高电平，其电压范围为VS～VB，此高电平信号经过降压电平移位电路009输出降压后的高电平信号P1，其电压范围为0～VCC，此高电平信号P1会输入判断电路010，由于在t₆-t₇时刻高侧驱动信号HIN为高电平，低侧驱动信号LIN为低电平，所以高电平信号P1会从通道CN2输出到脉冲产生电路011，使能脉冲产生电路011开始产生脉冲信号P2，脉冲信号P2的电平范围为0～VCC，将其输入到高压电平移位电路012，则输出的脉冲信号P3输入到自举电容C_boot2的一端，其电压范围为0～VS，自举电容C_boot2的另一端连接到自举充电回路014的VB2点，此点电压范围为VCC～VCC+VS，当P3信号为高电平VS时，则VB2点电压为VS+VCC，大于自举电压VB，所以VB2点电压开始给自举电容C_boot1充电，在脉冲产生电路011输出每个高脉冲时都会为其充电，直至t₇时刻，自举电压≥电源电压VCC时，充电停止，V_BS电压检测电路008输出低电平。

参看图10，为本发明图2对自举电容C_boot1进行辅助充电的流程图。辅助自举电路007通过对自举电容C_boot1上电压VB-VS进行检测，从而判断有无故障产生，若没有故障产生，则电路工作在正常状态，继续对自举轨道电压VB-VS进行检测；若V_BS电压检测电路008输出信号V1为高，则说明发生了过压或者欠压故障，若此时高侧驱动信号HIN和低侧驱动信号LIN均为低电平，则为过压故障，判断电路010输出高电平信号到充电回路014，切断充电回路；若此时高侧驱动信号HIN为高，低侧驱动信号LIN为低电平，则发生了欠压故障，判断电路010输出高电平给脉冲产生电路011，产生脉冲信号P3给电荷泵013，辅助自举电容C_boot1开始快速充电。

以上所述仅为本发明的优选实例，并不限于本发明，对于本领域的技术人员来说，本发明可有各种更改和变化，但凡是在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种GaN功率管半桥驱动中的高侧自举供电控制系统，包括输出级(001)和输入级(002)，输入级(002)包括高侧通道(003)和低侧通道(004)，输出级(001)包括GaN管功率级(006)和自举充电电路(005)；高侧通道(003)包括高侧信号处理电路和驱动级电路，高侧信号处理电路包括逻辑处理电路和高压电平移位电路，低侧通道(004)包括低侧信号处理电路和驱动级电路；低侧通道(004)采用直流电源VCC供电，高侧通道(003)中工作在高压电路区的电路，由直流电源VCC通过自举充电电路(005)中的二极管D1和自举电容C_boot1产生高侧浮动电压VB供电；高侧输入信号HIN经高侧通道(003)输出高侧驱动信号HO驱动高侧GaN功率管MN2，低侧输入信号LIN经低侧通道(004)输出低侧驱动信号LO驱动低侧GaN功率管MN1；

其特征在于：设置辅助自举电路(007)，辅助自举电路(007)包括V_BS电压检测电路(008)、降压电平移位电路(009)、判断电路(010)、脉冲产生电路(011)、电荷泵(013)和自举充电回路(014)；其中，电荷泵(013)包括高压电平移位电路(012)和自举电容C_boot2；自举充电回路(014)由自举充电电路(005)中的二极管D1和自举电容C_boot1与二极管D2以及PMOS管MP1共同构成，二极管D2的正极连接直流电源VCC，二极管D2的负极连接PMOS管MP1的源极，PMOS管MP1的漏极连接二极管D1的正极，二极管D1的负极连接浮动电压VB即自举电容C_boot1的一端，自举电容C_boot1的另一端连接浮动地VS；V_BS电压检测电路(008)的输入端连接浮动电压VB，V_BS电压检测电路(008)的输出信号V1连接降压电平移位电路(009)的输入端，降压电平移位电路(009)的输出高电平信号P1连接判断电路(010)的一个输入端，判断电路(010)的另外两个输入端分别连接高侧输入信号HIN和低侧输入信号LIN，判断电路(010)设有CN1和CN2两个输出通道，通道CN1连接自举充电回路(014)中PMOS管MP1的栅极，通道CN2连接脉冲产生电路(011)的输入端，脉冲产生电路(011)的输出连接电荷泵(013)中高压电平移位电路(012)的输入端，高压电平移位电路(012)的脉冲信号P3连接自举电容C_boot2的一端，自举电容C_boot2的另一端产生的浮动电压VB2连接自举充电回路(014)中PMOS管MP1的漏极与二极管D1正极的连接端；

上述电路中，高侧通道(003)、V_BS电压检测电路(008)和降压电平移位电路(009)均由高侧浮动电压VB供电，高压电平移位电路(012)由浮动地VS供电，其他电路由直流电源VCC供电；高侧通道(003)、V_BS电压检测电路(008)和降压电平移位电路(009)的逻辑地为高侧浮动地VS，高压电平移位电路(012)作为高低压区电路的接口，其地信号为GND；

系统的控制过程：当高侧输入信号HIN为高电平时，高侧GaN功率管MN2导通，V_BS电压检测电路(008)对自举电容C_boot1上的自举轨道电压VB-VS进行采样检测，V_BS电压检测电路(008)的输出信号V1是自举轨道电压VB-VS分别与欠压阈值VTL和过压阈值VTH进行比较后的输出结果，系统工作正常情况下，V_BS电压检测电路(008)输出信号V1为低电平，继续对自举轨道电压VB-VS进行检测；若出现VB-VS电压高于阈值电压VTH或者低于阈值电压VTL的情况，则V_BS电压检测电路(008)输出信号V1会变为高电平，电平范围为VS～VB，说明系统发生了过压或者欠压故障，V1若低于欠压阈值VTL，说明自举电容C_boot1欠压，需进行辅助充电，V1若高于过压阈VTH，说明自举电容C_boot1过压，需停止充电；

当系统产生故障时，V_BS电压检测电路(008)输出信号V1为高电平经降压电平移位电路(009)输出高电平信号P1，电平范围为0～VCC，高电平信号P1以及高侧输入信号HIN和低侧输入信号LIN同时进入判断电路(010)，若高侧驱动信号HIN和低侧驱动信号LIN均为低电平，则系统为过压故障，判断电路(010)输入的高电平信号P1将选择经输出通道CN1关断自举充电回路(014)中的PMOS管MP1，从而切断自举充电回路(014)向自举电容C_boot1供电，使自举电容C_boot1上的电压VB-VS下降，直至下降到低于设定的过压阈值VTH，以保护高侧GaN功率管MN2不被击穿；若高侧驱动信号HIN为高电平，低侧驱动信号LIN为低电平，则系统为欠压故障，判断电路(010)输入的高电平信号P1将选择经输出通道CN2输出给脉冲产生电路(011)，使能脉冲产生电路(011)产生连续脉冲信号P2，此连续脉冲信号P2通过电荷泵(013)中的高压电平移位电路(012)将此脉冲信号P2的电平上移到0～VS，高压电平移位电路(012)输出高电平为VS、低电平为0的脉冲信号P3，脉冲信号P3输入到自举电容C_boot2的一端，自举电容C_boot2的另外一端产生的浮动电压VB2将被自举到VCC～VCC+VS，因此，抬升了浮动电压VB2，从而在脉冲信号P3为高脉冲期间快能够速给自举电容C_boot1补充电荷，若在此高脉冲期间自举电容C_boot1上电压VB-VS未达到设定的欠压阈值VTL，则在下一个周期重复此过程，直至自举电容C_boot1上电压VB-VS大于设定的欠压阈值VTL为止。

2.根据权利要求1所述的GaN功率管半桥驱动中的高侧自举供电控制系统，其特征在于：所述自举电容C_boot2<<自举电容C_boot1。

3.根据权利要求1所述的GaN功率管半桥驱动中的高侧自举供电控制系统，其特征在于：所述V_BS电压检测电路(008)包括电阻R1、R2、R3、R4和R5，比较器CMP1和CMP2，反相器INV1，或门OR1以及PMOS管P1和NMOS管N1；电阻R1、R2、R3、R4与R5串联，电阻R1的一端连接浮动电压VB和PMOS管P1的源极，电阻R1的另一端连接PMOS管P1的漏极和电阻R2的一端，电阻R2的另一端连接电阻R3的一端和比较器CMP2的负端，电阻R3的另一端连接电阻R4的一端和比较器CMP1的正端，电阻R4的另一端连接电阻R5的一端和NMOS管N1的漏极，电阻R5的另一端连接NMOS管N1的源极和浮动地VS，比较器CMP1的负端连接比较器CMP2的正端并连接基准电压V_REF，比较器CMP1的输出连接反相器INV1的输入端和或门OR1的一个输入端，反相器INV1的输出连接PMOS管P1的栅极，或门OR1的另一个输入端连接比较器CMP2的输出和NMOS管N1的栅极，或门OR1的输出信号V1也是V_BS电压检测电路的输出信号。

4.根据权利要求1所述的GaN功率管半桥驱动中的高侧自举供电控制系统，其特征在于：所述降压电平移位电路(009)包括PMOS管P9和P10、NMOS管N8和N9、高压PMOS管HP1和HP2、高压NMOS管HN1和HN2以及二极管D3、D4和反相器INV5；PMOS管P9和P10构成高侧输入电路，高压PMOS管HP1、HP2以及高压NMOS管HN1、HN2构成耐压结构，NMOS管N8和N9构成低侧锁存电路；PMOS管P9的源极和PMOS管P10的源极均连接浮动电压VB，PMOS管P9的栅极连接V_BS电压检测电路(008)的输出信号V1和反相器INV5的输入端，PMOS管P9的漏极连接高压PMOS管HP1的源极，高压PMOS管HP1的栅极与高压PMOS管HP2的栅极互连并连接浮动地VS，高压PMOS管HP1的漏极连接高压NMOS管HN1的漏极，高压NMOS管HN1的源极连接二极管D3的阳极、低压NMOS管N8的漏极和低压NMOS管N9的栅极，低压NMOS管N8的源极和低压NMOS管N9的源极均接地GND，低压NMOS管N8的栅极连接低压NMOS管N9的漏极以及二极管D4的阳极和高压NMOS管HN2的源极并作为降压电平移位电路(009)的输出端输出高电平信号P1，高压NMOS管HN2的栅极与高压NMOS管HN1的栅极互连并连接电源VCC以及二极管D3的阴极和二极管D4的阴极，高压NMOS管HN2的漏极连接高压PMOS管HP2的漏极，高压PMOS管HP2的源极连接PMOS管P10的漏极，PMOS管P10的栅极连接反相器INV5的输出。

5.根据权利要求1所述的GaN功率管半桥驱动中的高侧自举供电控制系统，其特征在于：所述判断电路(010)包括与非门NAND1、反相器INV3和INV4以及传输门G1和G2；传输门G1中的N管栅极连接与非门NAND1的输出端和反相器INV3的输入端，传输门G1中的P管栅极连接反相器INV3的输出端，与非门NAND1的一个输入端作为判断电路(010)的一个输入端连接低侧输入信号LIN，与非门NAND1的另一个输入端作为判断电路(010)的另一个输入端连接高侧输入信号HIN以及反相器INV4的输入端和传输门G2中N管的栅极；传输门G2中的P管栅极连接反相器INV4的输出端，传输门G1的输入端和传输门G2的输入端互连并作为判断电路(010)的第三个输入端连接降压电平移位电路(009)输出的高电平信号P1，传输门G1的输出为输出通道CN1，传输门G2的输出为输出通道CN2。

6.根据权利要求1所述的GaN功率管半桥驱动中的高侧自举供电控制系统，其特征在于：所述脉冲产生电路(011)包括可控开关SW1、SW2、SW3、SW4和SW5，电流源I1和I2、反相器INV6和INV7以及比较器CMP3和电容C1，I2的电流能力大于I1；控制开关SW1的一端连接电源VCC，可控开关SW1的另一端连接电流源I1的输入端，可控开关SW1的控制端连接判断电路(010)的输出通道CN2和反相器INV6的输入端，电流源I1的输出端连接可控开关SW2的一端、可控开关SW3的一端以及比较器CMP3的正端和电容C1的一端，可控开关SW2的另一端连接电流源I2的输入端，可控开关SW2的控制端连接可控开关SW4的控制端以及比较器CMP3的输出端和反相器INV7输入端并作为脉冲产生电路(011)的输出端输出连续脉冲信号P2，电流源I2的输出端连接可控开关SW3的另一端和电容C1的另一端并接地GND，可控开关SW3的控制端连接反相器INV6的输出端，比较器CMP3的负端连接可控开关SW4的一端和可控开关SW5的一端，可控开关SW4的另一端连接基准电压V_REF3，可控开关SW5的另一端连接基准电压V_REF2，可控开关SW5的控制端连接反相器INV7的输出端，基准电压V_REF3<基准电压V_REF2。

7.根据权利要求1所述的GaN功率管半桥驱动中的高侧自举供电控制系统，其特征在于：所述电荷泵(013)中的高压电平移位电路(012)包括PMOS管P7和P8，NMOS管N6和N7以及反相器INV2；NMOS管N6的栅极连接反相器INV2的输入端和脉冲产生电路(011)输出的连续脉冲信号P2，NMOS管N6的源极和NMOS管N7的源极均接地GND，NMOS管N6的漏极连接PMOS管P7的漏极和PMOS管P8的栅极，PMOS管P7的源极和PMOS管P8的源极均连接浮动地VS，反相器INV2的输出连接NMOS管N7的栅极，PMOS管P7的栅极连接PMOS管P8的漏极和NMOS管N7的漏极并作为高压电平移位电路(012)的输出端，输出信号P3。

8.根据权利要求1所述的GaN功率管半桥驱动中的高侧自举供电控制系统，其特征在于：所述的V_BS电压检测电路(008)、降压电平移位电路(009)和高压电平移位电路(012)均工作在高盆区，自举电容C_boot2为低压电容，集成在芯片中。

9.根据权利要求3所述的GaN功率管半桥驱动中的高侧自举供电控制系统，其特征在于：所述基准电压V_REF由基准电源提供，基准电压V_REF的大小根据欠压阈值VTL和过压阈值VTH来确定。

10.根据权利要求6所述的GaN功率管半桥驱动中的高侧自举供电控制系统，其特征在于：所述基准电压V_REF2和基准电压V_REF3由基准电源提供，根据脉冲产生电路(011)的输出脉冲宽度来确定基准电压V_REF2和基准电压V_REF3的大小。

Images