JP4319336B2 - Ｍｏｓスイッチング回路 - Google Patents
Ｍｏｓスイッチング回路 Download PDFInfo
- Publication number
- JP4319336B2 JP4319336B2 JP2000224480A JP2000224480A JP4319336B2 JP 4319336 B2 JP4319336 B2 JP 4319336B2 JP 2000224480 A JP2000224480 A JP 2000224480A JP 2000224480 A JP2000224480 A JP 2000224480A JP 4319336 B2 JP4319336 B2 JP 4319336B2
- Authority
- JP
- Japan
- Prior art keywords
- low
- power supply
- voltage
- mos
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳゲート電極を有するトランジスタを用いたスイッチング回路に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
ＭＯＳトランジスタで構成した同期整流ＤＣーＤＣ降圧コンバータ回路の出力段（ドライブ回路）の従来技術を説明する。この出力段は、ハイサイド側ＭＯＳトランジスタ（ハイサイド出力素子）とローサイド側ＭＯＳトランジスタ（ローサイド出力素子）とからなり、高位電源線（正電源線）と低位電源線（負電源線）との間に互いに直列接続されてＭＯＳドライブ回路を構成している。
【０００３】
両ＭＯＳトランジスタは相補的に（同時オンしないように）パルス駆動され、ハイサイドのＭＯＳトランジスタがオンされると、両ＭＯＳトランジスタの接続点（出力端）からチョークコイルを通じて負荷へ、電源電圧からチョークコイルの電圧降下を差し引いた電圧が給電されるとともにチョークコイルに磁気エネルギーが蓄積され、一定期間後、ハイサイドのＭＯＳトランジスタがオフされ、ローサイドのＭＯＳトランジスタがオンされると、チョークコイルは、チョークコイルの通電電流を維持するように蓄積磁気エネルギーを放出する。これにより、電源電圧より低い直流電圧が形成される。
【０００４】
このように、互いに直列接続されたハイサイド出力素子とローサイド出力素子とを交互にオンさせる（相補動作させる）ドライブ回路（出力段）において、ローサイド素子をＭＯＳトランジスタで構成すると、ハイサイド素子のオンによるローサイド側ＭＯＳトランジスタのドレイン電位（出力端電位）の上昇が、このローサイド側ＭＯＳトランジスタのゲート／ドレイン間容量Ｃgdを通じてローサイド側ＭＯＳトランジスタのゲート電極を上昇させて、ローサイド側ＭＯＳトランジスタをターンオンさせるという問題（以下、同時オン問題ともいう）を発生させることが知られている。
【０００５】
この同時オン問題は、ローサイド側ＭＯＳトランジスタのドレイン電圧の増加率が高いほど（上記ゲート／ドレイン間容量に印加される電圧の周波数が高いほど）ゲート／ドレイン間容量Ｃgdのインピーダンスが小さくなるため重大となる。
【０００６】
更に、この同時オン問題は、ドライブ回路がチョークコイル５のごときリアクタンス負荷にステップ電圧を印加する場合、チョークコイル５はその入力電圧の立ち上がりに対して過渡的に高インピーダンスとなるために、一層深刻となる。
【０００７】
この同時オン問題の改善策として、ツェナーダイオードとコンデンサとを並列接続した負バイアス発生部を通じて、ローサイド側ＭＯＳトランジスタのゲート電極に入力信号電圧を印加することにより、ローサイド側ＭＯＳトランジスタのターンオフ時ゲート電位を負側にシフトさせる技術（ゲート電位負バイアス技術）が提案されている。
【０００８】
しかしながら、この方法では、ローサイド側ＭＯＳトランジスタのターンオン時における上記負バイアス発生部の電圧降下分だけ、ローサイド側ＭＯＳトランジスタのゲート電位が低下してしまい、上記ＭＯＳドライブ回路特にそのローサイド出力素子の性能が発揮できないという問題があった。
【０００９】
本発明は上記問題点に鑑みなされたものであり、ＭＯＳゲート電極を有するローサイド側出力素子の出力抵抗増加を抑止しつつそのゲート電極寄生容量を通じての出力電圧の影響による誤導通の防止を実現したＭＯＳスイッチング回路を提供することを、その目的としている。
【００１０】
【課題を解決するための手段】
請求項１記載のＭＯＳスイッチング回路は、ＭＯＳゲート電極を有して負電源線と出力端とを接続するローサイド出力素子と、入力されるハイサイド側入力電圧により駆動されるとともに正電源線と前記出力端とを接続するハイサイド出力素子と、前記ローサイド出力素子を前記ハイサイド出力素子に対して略逆動作させるローサイド出力素子駆動回路とを備えるＭＯＳスイッチング回路において、前記ローサイド出力素子駆動回路は、互いに並列接続されたコンデンサ及び定電圧降下素子を有して一端に前記ハイサイド側入力電圧と略逆相のローサイド側入力電圧が入力される負バイアス発生部と、ゲート電極が前記負バイアス発生部の他端に接続されるローサイドＭＯＳトランジスタと、ゲート電極が前記負バイアス発生部の一端に接続されるハイサイドＭＯＳトランジスタと、を有して前記負バイアス発生部の前記他端の電位と同相の出力電圧を前記ローサイド出力素子の前記ＭＯＳゲート電極に印加するバッファ回路と、アノード電極が前記バッファ回路の低位電源接続端に、カソード電極が前記負電源線に接続されるダイオードと、前記負バイアス発生部の前記他端と前記バッファ回路の前記低位電源接続端とを接続して所定の電圧降下を発生する電圧降下素子とを備えることを特徴としている。
【００１１】
なお、ローサイド出力素子は、ＭＯＳゲート電極をもつ三端子スイッチング素子であればＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）に限られることなく、たとえばＭＯＳＳＩＴ、ＩＧＢＴなどでもよい。ハイサイド出力素子は、三端子スイッチング素子であればなんでもよい。
【００１２】
ローサイド出力素子駆動回路において、負バイアス発生部から制御電圧が入力されるＭＯＳトランジスタは、ＭＯＳゲート電極をもつ三端子スイッチング素子であれば通常のＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）に限られることなく、たとえばＭＯＳＳＩＴやＩＧＢＴなどでもよい。ローサイド出力素子駆動回路のその他の三端子スイッチング素子はなんでもよい。ローサイド出力素子駆動回路は、典型的には、ローサイド素子として上記ＭＯＳトランジスタをもつ初段インバータ回路と、この初段インバータ回路の出力電圧を反転する出力段インバータ回路とからなる。
【００１３】
負バイアス発生部の定電圧降下素子は、典型的にはカソード電極がローサイド出力素子駆動回路の上記ＭＯＳトランジスタのゲート電極に接続されるツェナーダイオードによ構成されるが、直列接続されローサイド出力素子駆動回路のＭＯＳトランジスタ側がカソード電極となる所定数の充電ダイオードと、これら充電ダイオードと逆並列に接続された好適に一個の放電ダイオードとからなる。
【００１４】
電圧降下素子は、典型的には抵抗素子からなるが、抵抗素子とダイオードとを直列接続してもよい。このダイオードのカソード電極はローサイド出力素子駆動回路の上記ＭＯＳトランジスタのゲート電極に接続されて、ローサイド出力素子駆動回路の低位電源接続端からコンデンサへの電流流入を可能とする。
【００１５】
バッファ回路の出力端とローサイド出力素子のゲート電極との間に抵抗とダイオードとの並列接続回路を設けてもよく、このダイオードのアノード電極はローサイド出力素子のゲート電極側に接続される。
【００１６】
ローサイド出力素子のゲート電極と負電源線とをバイアス抵抗で接続してもよいが、この場合には、このバイアス抵抗は、負電源線からの電流流入を阻止するダイオードを通じて負電源線に接続されることが好ましい。
【００１７】
ハイサイド出力素子に印加されるハイサイド側制御電圧と、ローサイド出力素子駆動回路に入力されるローサイド側制御電圧又はローサイド出力素子のＭＯＳゲート電極に入力される制御電圧は、逆相とされるがハイサイド側制御電圧とローサイド側制御電圧との間に所定時間のデッドタイム（両制御電圧がローレベルとなる期間）を設けることが、ハイサイド出力素子及びローサイド出力素子を通じて正負電源線間に直流電流が漏洩するのを防止するために好適である。
【００１８】
本発明によれば、ハイサイド出力素子のターンオンの直前にローサイド出力素子をターンオフする際にコンデンサの蓄電電圧によりローサイド出力素子のゲート電位を負側にシフトすることができるとともに、ローサイド出力素子のターンオン時には、コンデンサの蓄電電圧によるローサイド側制御電圧の減衰をバッファ回路により回復した後、ローサイド出力素子のゲート電極に印加するので、ローサイド出力素子の出力性能の低下を抑止して、低損失かつ電流駆動能力に優れかつ信頼性に優れたＭＯＳスイッチング回路を実現することができる。
【００１９】
請求項２記載の構成によれば請求項１記載のＭＯＳスイッチング回路において更に、前記出力端と外部の低圧負荷との間に設けられたチョークコイルとともにＤＣ−ＤＣ降圧コンバータを構成し、直流高圧電源が前記正負電源線間に接続されるので、高性能で信頼性に優れたＤＣ−ＤＣ降圧コンバータを実現することができる。
【００２０】
請求項３記載の構成によれば請求項１記載のＭＯＳスイッチング回路において更に、前記前記出力端と外部の直流低圧電源との間に設けられたチョークコイルとともにＤＣ−ＤＣ昇圧コンバータを構成し、直流高圧負荷が前記正負電源線間に接続されるので、高性能で信頼性に優れたＤＣ−ＤＣ昇圧コンバータを実現することができる。
【００２１】
【発明を実施するための形態】
本発明の好適な態様を以下の実施例を参照して説明する。
【００２２】
【実施例１】
本発明の相補同期動作ドライブ回路を適用したＤＣ−ＤＣ降圧コンバータを図１に示す回路図を参照して以下に説明する。
【００２３】
（回路構成）
１はハイサイド側ＭＯＳトランジスタ、２はローサイド側ＭＯＳトランジスタであり、高位電源線（正電源線、ここでは４２Ｖ）３と低位電源線４（負電源線、ここでは０Ｖ）との間に互いに直列接続されてＭＯＳドライブ回路を構成している。
【００２４】
５はチョークコイル、６は負荷であり、両トランジスタ１，２の接続点からなる上記ＭＯＳドライブ回路の出力端Ｘはチョークコイル５を通じて負荷６に給電している。
【００２５】
７は、ＮＭＯＳトランジスタにより構成されてソースホロワ動作するハイサイド側ＭＯＳトランジスタ１のゲート電位規制回路であり、抵抗Ｒ１，Ｒ２とダイオードＤ１とからなる。抵抗Ｒ１，Ｒ２は、ハイサイド側入力端Ｙと出力端Ｘとを接続する抵抗分圧回路である。
【００２６】
ハイサイド側入力端Ｙと出力端Ｘとの間に印加されるチョッピング用入力信号電圧Ｖin１は、この抵抗分圧回路で分圧されて、ハイサイド側ＭＯＳトランジスタ１のゲート電極／ソース電極間に印加されている。ダイオードＤ１はハイサイド側ＭＯＳトランジスタ１のターンオフ時にゲート電位を急速に低下させて、ハイサイド側ＭＯＳトランジスタ１のターンオフを高速化させるためのものであるが、このゲート電位規制回路は本発明の実施に際して必須構成要素ではない。
【００２７】
８は、ゲート電位負レベルシフト回路（ローサイド出力素子駆動回路）であり、上記ＭＯＳドライブ回路（出力段）、チョークコイル５、ゲート電位規制回路７とともに、このＤＣ−ＤＣ降圧コンバータを構成している。
【００２８】
この実施例の特徴部分であるゲート電位負レベルシフト回路８について更に詳しく説明する。
【００２９】
このゲート電位負レベルシフト回路８は、ローレベル電位低下回路（負バイアス発生部）８１、バッファ回路８２、ゲート電位規制回路８３、ダイオード８４，８５、抵抗８６からなる。
【００３０】
ローレベル電位低下回路８１は、コンデンサ８１１とツェナーダイオード８１２とからなる。コンデンサ８１１とツェナーダイオード８１２とは並列接続されて、後述するバッファ回路８２のトランジスタ８２１のゲート電極とローサイド側入力端Ｚとの間に設けられる。
【００３１】
バッファ回路８２は、２段ＣＭＯＳインバータ回路により構成されており、その高位電源接続端Ｍは制御電源線Ｃ（１２Ｖ）から給電され、前述したその低位電源接続端Ｌはダイオード８４を通じて低位電源線４に接続されている。
【００３２】
バッファ回路８２の前置段は、ローサイド素子であるトランジスタ８２１とハイサイド素子であるトランジスタ８２２と両者間に介設される抵抗８２３とを直列接続してなり、トランジスタ８２２のゲート電極は
ローサイド側入力端Ｚに接続されている。バッファ回路８２の出力段は、ローサイド素子であるトランジスタ８２４とハイサイド素子であるトランジスタ８２５とを直列接続してなる。２段ＣＭＯＳインバータ回路により構成されたこのバッファ回路８２の動作、機能自体は周知であるので説明を省略する。ゲート電位規制回路８３の構成、動作は本質的に前述したハイサイド出力素子１用のゲート電位規制回路７と同じであるので説明を省略される。ただ、重要な点は、これらバッファ回路８２の低位電源接続端Ｌ及びゲート電位規制回路８３の低位端Ｍはダイオード８４，８５を通じて低位電源線４に個別に接続されているので、低位電源線４の電位（０Ｖ）より低電位となり得ることである。
【００３３】
抵抗（電位降下素子）８６は、バッファ回路８２の低位端Ｌと後述するバッファ回路８２のトランジスタ８２１のゲート電極とを接続している。
【００３４】
（動作説明）
この回路の動作を以下に説明する。図１の回路の各部電位変化を図２に示し、ハイサイド側ＭＯＳトランジスタ１のターンオン時のハイサイド側ＭＯＳトランジスタ１のゲート電位Ｇ１とローサイド側ＭＯＳトランジスタ２のゲート電位Ｇ２の変化を図３に示す。
【００３５】
ハイサイド側入力端Ｙとハイサイド側ＭＯＳトランジスタ１のソース電極（＝出力端Ｘ）との間にはハイサイド側制御電圧である第一クロック電圧Ｖin１が印加され、ローサイド側入力端Ｚと低位電源線４との間にローサイド側制御電圧である第二クロック電圧Ｖin２が印加される。第一クロック電圧Ｖin１と第二クロック電圧Ｖin２とは逆相関係となっているが、所定時間のデッドタイム（両電圧がともにローレベル）を設けてＭＯＳトランジスタ１，２の過渡時の同時導通を規制している。
【００３６】
第一クロック電圧Ｖin１がローレベルとなると、ソースフォロワ動作するトランジスタ１のソース電極電位はそれに応じて低下する。
【００３７】
デッドタイム後、第二クロック電圧Ｖin２がハイレベルとなると、トランジスタ８２２はオフする。同時に、ローサイド側入力端Ｚからコンデンサ８１１、抵抗８６、ダイオード８４を通じて電流が流れ、抵抗８６の電圧降下に等しいゲート電極／ソース電極間電圧Vgsが形成されてトランジスタ８２１がオンし、同時にコンデンサ８１１がツェナーダイオード８１２の降伏電圧範囲で充電される。
【００３８】
すると、トランジスタ８２４，８２５からなるバッファ回路８２の出力段がハイレベルを出力し、トランジスタ２がオンして出力端Ｘをローレベルとする。
【００３９】
次に、所定時間後、第二クロック電圧Ｖin２がローレベルとなると、トランジスタ８２２はオンする。同時に、ローサイド側入力端Ｚの電位がローレベルとなったために、トランジスタ８２１のゲート電極電位は、コンデンサ８１１の蓄電電圧分だけ更に低下し、負電位となる。この時、バッファ回路８２の低位電位端Ｌも抵抗８６を通じてトランジスタ８２１のゲート電極電位の低下に連動して負電位となる。ダイオード８４は低位電源線４から低位電位端Ｌへの給電を阻止する。当然、トランジスタ８２１はオフするので、トランジスタ８２４，８２５からなるバッファ回路８２の出力段は、この低位電位端Ｌの負電位をＭＯＳトランジスタ２のゲート電極に出力し、ＭＯＳトランジスタ２のゲート電極は負電位となり、ＭＯＳトランジスタ２はターンオフする。ダイオード８５は、低位電源線４からＭＯＳトランジスタ２のゲート電極への給電を阻止する。
【００４０】
デッドタイムの後、第一クロック電圧Ｖin１がハイレベルとなると、トランジスタ１のソース電極電位はゲート電位に追従してアップし、出力端Ｘの電位はハイレベルとなる。この時、ＭＯＳトランジスタ２のドレイン電極電位の急上昇により、ＭＯＳトランジスタ２のゲート／ドレイン間容量Ｃgdを通じてＭＯＳトランジスタ２のゲート電極電位が静電的にプルアップされるが、ゲート電極があらかじめ負電位までプルダウンされているので、ＭＯＳトランジスタ２がオンすることを阻止することができる。
【００４１】
すなわち、このゲート電位負レベルシフト回路８は、トランジスタ２のターンオン時のゲート電位（ハイレベル）を低下させることなく、そのターンオフ時のゲート電位（ローレベル）を負側にプルダウンすることができ、ＭＯＳドライブ回路の出力特性（特に放電特性）に悪影響を与えることなく、ローサイド側ＭＯＳトランジスタの出力電位追従ターンオンを防止することができる。
【００４２】
（変形態様）
バッファ回路８２は、コンデンサ８１１の蓄電電圧により、トランジスタ８２１のゲート電極に入力するハイレベル電位が低下しても、トランジスタ２に出力するハイレベル電位を回復（増大）できる回路であればどんな増幅回路でもよい。
【００４３】
このバッファ回路８２及びダイオード８４の設置により、ローサイド側入力端Ｚに入力される第二クロック電圧Ｖin２をローレベル電位低下回路８１を通じて直接ローサイド側ＭＯＳトランジスタ２のゲート電極に印加する場合に比較して、ローサイド側ＭＯＳトランジスタ２の電流駆動能力を大幅に改善することができる。
【００４４】
抵抗Ｒ１，Ｒ２とダイオードＤ１とからなるゲート電位規制回路８３は省略可能であり、抵抗Ｒ２のみを省略してもよい。これらの場合、ダイオード８５も省略可能である。抵抗８２３も省略可能である。
【００４５】
トランジスタ２以外の各トランジスタは種々の三端子スイッチング素子を採用することができるが、トランジスタ８２１はＭＯＳゲート電極を有するトランジスタとすることが好ましく、トランジスタ２はＭＯＳゲート電極を有するトランジスタとするべきである。
【００４６】
【実施例２】
図１において、負荷６を電源に変更し、高位電源線３と低位電源線４との間に負荷を接続したＤＣ−ＤＣ昇圧コンバータにおいても、このゲート電位負レベルシフト回路８は上記と同じ効果を奏することができる。
【図面の簡単な説明】
【図１】本発明のＭＯＳゲート電極を有するスイッチング回路を示す回路図である。
【図２】図１の回路の各部電位変化を示すタイミングチャートである。
【図３】図１におけるＭＯＳドライブ回路のゲート電位変化を示すゲート電位波形図である。
【符号の説明】
１ ハイサイド出力素子
２ ローサイド出力素子
５ チョークコイル
６ 負荷
８ ゲート電位負レベルシフト回路（ローサイド出力素子駆動回路）
８１ ローレベル電位低下回路（負バイアス発生部）
８２ バッファ回路
８４ ダイオード
８６ 抵抗（電圧降下素子）
【発明の属する技術分野】
本発明は、ＭＯＳゲート電極を有するトランジスタを用いたスイッチング回路に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
ＭＯＳトランジスタで構成した同期整流ＤＣーＤＣ降圧コンバータ回路の出力段（ドライブ回路）の従来技術を説明する。この出力段は、ハイサイド側ＭＯＳトランジスタ（ハイサイド出力素子）とローサイド側ＭＯＳトランジスタ（ローサイド出力素子）とからなり、高位電源線（正電源線）と低位電源線（負電源線）との間に互いに直列接続されてＭＯＳドライブ回路を構成している。
【０００３】
両ＭＯＳトランジスタは相補的に（同時オンしないように）パルス駆動され、ハイサイドのＭＯＳトランジスタがオンされると、両ＭＯＳトランジスタの接続点（出力端）からチョークコイルを通じて負荷へ、電源電圧からチョークコイルの電圧降下を差し引いた電圧が給電されるとともにチョークコイルに磁気エネルギーが蓄積され、一定期間後、ハイサイドのＭＯＳトランジスタがオフされ、ローサイドのＭＯＳトランジスタがオンされると、チョークコイルは、チョークコイルの通電電流を維持するように蓄積磁気エネルギーを放出する。これにより、電源電圧より低い直流電圧が形成される。
【０００４】
このように、互いに直列接続されたハイサイド出力素子とローサイド出力素子とを交互にオンさせる（相補動作させる）ドライブ回路（出力段）において、ローサイド素子をＭＯＳトランジスタで構成すると、ハイサイド素子のオンによるローサイド側ＭＯＳトランジスタのドレイン電位（出力端電位）の上昇が、このローサイド側ＭＯＳトランジスタのゲート／ドレイン間容量Ｃgdを通じてローサイド側ＭＯＳトランジスタのゲート電極を上昇させて、ローサイド側ＭＯＳトランジスタをターンオンさせるという問題（以下、同時オン問題ともいう）を発生させることが知られている。
【０００５】
この同時オン問題は、ローサイド側ＭＯＳトランジスタのドレイン電圧の増加率が高いほど（上記ゲート／ドレイン間容量に印加される電圧の周波数が高いほど）ゲート／ドレイン間容量Ｃgdのインピーダンスが小さくなるため重大となる。
【０００６】
更に、この同時オン問題は、ドライブ回路がチョークコイル５のごときリアクタンス負荷にステップ電圧を印加する場合、チョークコイル５はその入力電圧の立ち上がりに対して過渡的に高インピーダンスとなるために、一層深刻となる。
【０００７】
この同時オン問題の改善策として、ツェナーダイオードとコンデンサとを並列接続した負バイアス発生部を通じて、ローサイド側ＭＯＳトランジスタのゲート電極に入力信号電圧を印加することにより、ローサイド側ＭＯＳトランジスタのターンオフ時ゲート電位を負側にシフトさせる技術（ゲート電位負バイアス技術）が提案されている。
【０００８】
しかしながら、この方法では、ローサイド側ＭＯＳトランジスタのターンオン時における上記負バイアス発生部の電圧降下分だけ、ローサイド側ＭＯＳトランジスタのゲート電位が低下してしまい、上記ＭＯＳドライブ回路特にそのローサイド出力素子の性能が発揮できないという問題があった。
【０００９】
本発明は上記問題点に鑑みなされたものであり、ＭＯＳゲート電極を有するローサイド側出力素子の出力抵抗増加を抑止しつつそのゲート電極寄生容量を通じての出力電圧の影響による誤導通の防止を実現したＭＯＳスイッチング回路を提供することを、その目的としている。
【００１０】
【課題を解決するための手段】
請求項１記載のＭＯＳスイッチング回路は、ＭＯＳゲート電極を有して負電源線と出力端とを接続するローサイド出力素子と、入力されるハイサイド側入力電圧により駆動されるとともに正電源線と前記出力端とを接続するハイサイド出力素子と、前記ローサイド出力素子を前記ハイサイド出力素子に対して略逆動作させるローサイド出力素子駆動回路とを備えるＭＯＳスイッチング回路において、前記ローサイド出力素子駆動回路は、互いに並列接続されたコンデンサ及び定電圧降下素子を有して一端に前記ハイサイド側入力電圧と略逆相のローサイド側入力電圧が入力される負バイアス発生部と、ゲート電極が前記負バイアス発生部の他端に接続されるローサイドＭＯＳトランジスタと、ゲート電極が前記負バイアス発生部の一端に接続されるハイサイドＭＯＳトランジスタと、を有して前記負バイアス発生部の前記他端の電位と同相の出力電圧を前記ローサイド出力素子の前記ＭＯＳゲート電極に印加するバッファ回路と、アノード電極が前記バッファ回路の低位電源接続端に、カソード電極が前記負電源線に接続されるダイオードと、前記負バイアス発生部の前記他端と前記バッファ回路の前記低位電源接続端とを接続して所定の電圧降下を発生する電圧降下素子とを備えることを特徴としている。
【００１１】
なお、ローサイド出力素子は、ＭＯＳゲート電極をもつ三端子スイッチング素子であればＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）に限られることなく、たとえばＭＯＳＳＩＴ、ＩＧＢＴなどでもよい。ハイサイド出力素子は、三端子スイッチング素子であればなんでもよい。
【００１２】
ローサイド出力素子駆動回路において、負バイアス発生部から制御電圧が入力されるＭＯＳトランジスタは、ＭＯＳゲート電極をもつ三端子スイッチング素子であれば通常のＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）に限られることなく、たとえばＭＯＳＳＩＴやＩＧＢＴなどでもよい。ローサイド出力素子駆動回路のその他の三端子スイッチング素子はなんでもよい。ローサイド出力素子駆動回路は、典型的には、ローサイド素子として上記ＭＯＳトランジスタをもつ初段インバータ回路と、この初段インバータ回路の出力電圧を反転する出力段インバータ回路とからなる。
【００１３】
負バイアス発生部の定電圧降下素子は、典型的にはカソード電極がローサイド出力素子駆動回路の上記ＭＯＳトランジスタのゲート電極に接続されるツェナーダイオードによ構成されるが、直列接続されローサイド出力素子駆動回路のＭＯＳトランジスタ側がカソード電極となる所定数の充電ダイオードと、これら充電ダイオードと逆並列に接続された好適に一個の放電ダイオードとからなる。
【００１４】
電圧降下素子は、典型的には抵抗素子からなるが、抵抗素子とダイオードとを直列接続してもよい。このダイオードのカソード電極はローサイド出力素子駆動回路の上記ＭＯＳトランジスタのゲート電極に接続されて、ローサイド出力素子駆動回路の低位電源接続端からコンデンサへの電流流入を可能とする。
【００１５】
バッファ回路の出力端とローサイド出力素子のゲート電極との間に抵抗とダイオードとの並列接続回路を設けてもよく、このダイオードのアノード電極はローサイド出力素子のゲート電極側に接続される。
【００１６】
ローサイド出力素子のゲート電極と負電源線とをバイアス抵抗で接続してもよいが、この場合には、このバイアス抵抗は、負電源線からの電流流入を阻止するダイオードを通じて負電源線に接続されることが好ましい。
【００１７】
ハイサイド出力素子に印加されるハイサイド側制御電圧と、ローサイド出力素子駆動回路に入力されるローサイド側制御電圧又はローサイド出力素子のＭＯＳゲート電極に入力される制御電圧は、逆相とされるがハイサイド側制御電圧とローサイド側制御電圧との間に所定時間のデッドタイム（両制御電圧がローレベルとなる期間）を設けることが、ハイサイド出力素子及びローサイド出力素子を通じて正負電源線間に直流電流が漏洩するのを防止するために好適である。
【００１８】
本発明によれば、ハイサイド出力素子のターンオンの直前にローサイド出力素子をターンオフする際にコンデンサの蓄電電圧によりローサイド出力素子のゲート電位を負側にシフトすることができるとともに、ローサイド出力素子のターンオン時には、コンデンサの蓄電電圧によるローサイド側制御電圧の減衰をバッファ回路により回復した後、ローサイド出力素子のゲート電極に印加するので、ローサイド出力素子の出力性能の低下を抑止して、低損失かつ電流駆動能力に優れかつ信頼性に優れたＭＯＳスイッチング回路を実現することができる。
【００１９】
請求項２記載の構成によれば請求項１記載のＭＯＳスイッチング回路において更に、前記出力端と外部の低圧負荷との間に設けられたチョークコイルとともにＤＣ−ＤＣ降圧コンバータを構成し、直流高圧電源が前記正負電源線間に接続されるので、高性能で信頼性に優れたＤＣ−ＤＣ降圧コンバータを実現することができる。
【００２０】
請求項３記載の構成によれば請求項１記載のＭＯＳスイッチング回路において更に、前記前記出力端と外部の直流低圧電源との間に設けられたチョークコイルとともにＤＣ−ＤＣ昇圧コンバータを構成し、直流高圧負荷が前記正負電源線間に接続されるので、高性能で信頼性に優れたＤＣ−ＤＣ昇圧コンバータを実現することができる。
【００２１】
【発明を実施するための形態】
本発明の好適な態様を以下の実施例を参照して説明する。
【００２２】
【実施例１】
本発明の相補同期動作ドライブ回路を適用したＤＣ−ＤＣ降圧コンバータを図１に示す回路図を参照して以下に説明する。
【００２３】
（回路構成）
１はハイサイド側ＭＯＳトランジスタ、２はローサイド側ＭＯＳトランジスタであり、高位電源線（正電源線、ここでは４２Ｖ）３と低位電源線４（負電源線、ここでは０Ｖ）との間に互いに直列接続されてＭＯＳドライブ回路を構成している。
【００２４】
５はチョークコイル、６は負荷であり、両トランジスタ１，２の接続点からなる上記ＭＯＳドライブ回路の出力端Ｘはチョークコイル５を通じて負荷６に給電している。
【００２５】
７は、ＮＭＯＳトランジスタにより構成されてソースホロワ動作するハイサイド側ＭＯＳトランジスタ１のゲート電位規制回路であり、抵抗Ｒ１，Ｒ２とダイオードＤ１とからなる。抵抗Ｒ１，Ｒ２は、ハイサイド側入力端Ｙと出力端Ｘとを接続する抵抗分圧回路である。
【００２６】
ハイサイド側入力端Ｙと出力端Ｘとの間に印加されるチョッピング用入力信号電圧Ｖin１は、この抵抗分圧回路で分圧されて、ハイサイド側ＭＯＳトランジスタ１のゲート電極／ソース電極間に印加されている。ダイオードＤ１はハイサイド側ＭＯＳトランジスタ１のターンオフ時にゲート電位を急速に低下させて、ハイサイド側ＭＯＳトランジスタ１のターンオフを高速化させるためのものであるが、このゲート電位規制回路は本発明の実施に際して必須構成要素ではない。
【００２７】
８は、ゲート電位負レベルシフト回路（ローサイド出力素子駆動回路）であり、上記ＭＯＳドライブ回路（出力段）、チョークコイル５、ゲート電位規制回路７とともに、このＤＣ−ＤＣ降圧コンバータを構成している。
【００２８】
この実施例の特徴部分であるゲート電位負レベルシフト回路８について更に詳しく説明する。
【００２９】
このゲート電位負レベルシフト回路８は、ローレベル電位低下回路（負バイアス発生部）８１、バッファ回路８２、ゲート電位規制回路８３、ダイオード８４，８５、抵抗８６からなる。
【００３０】
ローレベル電位低下回路８１は、コンデンサ８１１とツェナーダイオード８１２とからなる。コンデンサ８１１とツェナーダイオード８１２とは並列接続されて、後述するバッファ回路８２のトランジスタ８２１のゲート電極とローサイド側入力端Ｚとの間に設けられる。
【００３１】
バッファ回路８２は、２段ＣＭＯＳインバータ回路により構成されており、その高位電源接続端Ｍは制御電源線Ｃ（１２Ｖ）から給電され、前述したその低位電源接続端Ｌはダイオード８４を通じて低位電源線４に接続されている。
【００３２】
バッファ回路８２の前置段は、ローサイド素子であるトランジスタ８２１とハイサイド素子であるトランジスタ８２２と両者間に介設される抵抗８２３とを直列接続してなり、トランジスタ８２２のゲート電極は
ローサイド側入力端Ｚに接続されている。バッファ回路８２の出力段は、ローサイド素子であるトランジスタ８２４とハイサイド素子であるトランジスタ８２５とを直列接続してなる。２段ＣＭＯＳインバータ回路により構成されたこのバッファ回路８２の動作、機能自体は周知であるので説明を省略する。ゲート電位規制回路８３の構成、動作は本質的に前述したハイサイド出力素子１用のゲート電位規制回路７と同じであるので説明を省略される。ただ、重要な点は、これらバッファ回路８２の低位電源接続端Ｌ及びゲート電位規制回路８３の低位端Ｍはダイオード８４，８５を通じて低位電源線４に個別に接続されているので、低位電源線４の電位（０Ｖ）より低電位となり得ることである。
【００３３】
抵抗（電位降下素子）８６は、バッファ回路８２の低位端Ｌと後述するバッファ回路８２のトランジスタ８２１のゲート電極とを接続している。
【００３４】
（動作説明）
この回路の動作を以下に説明する。図１の回路の各部電位変化を図２に示し、ハイサイド側ＭＯＳトランジスタ１のターンオン時のハイサイド側ＭＯＳトランジスタ１のゲート電位Ｇ１とローサイド側ＭＯＳトランジスタ２のゲート電位Ｇ２の変化を図３に示す。
【００３５】
ハイサイド側入力端Ｙとハイサイド側ＭＯＳトランジスタ１のソース電極（＝出力端Ｘ）との間にはハイサイド側制御電圧である第一クロック電圧Ｖin１が印加され、ローサイド側入力端Ｚと低位電源線４との間にローサイド側制御電圧である第二クロック電圧Ｖin２が印加される。第一クロック電圧Ｖin１と第二クロック電圧Ｖin２とは逆相関係となっているが、所定時間のデッドタイム（両電圧がともにローレベル）を設けてＭＯＳトランジスタ１，２の過渡時の同時導通を規制している。
【００３６】
第一クロック電圧Ｖin１がローレベルとなると、ソースフォロワ動作するトランジスタ１のソース電極電位はそれに応じて低下する。
【００３７】
デッドタイム後、第二クロック電圧Ｖin２がハイレベルとなると、トランジスタ８２２はオフする。同時に、ローサイド側入力端Ｚからコンデンサ８１１、抵抗８６、ダイオード８４を通じて電流が流れ、抵抗８６の電圧降下に等しいゲート電極／ソース電極間電圧Vgsが形成されてトランジスタ８２１がオンし、同時にコンデンサ８１１がツェナーダイオード８１２の降伏電圧範囲で充電される。
【００３８】
すると、トランジスタ８２４，８２５からなるバッファ回路８２の出力段がハイレベルを出力し、トランジスタ２がオンして出力端Ｘをローレベルとする。
【００３９】
次に、所定時間後、第二クロック電圧Ｖin２がローレベルとなると、トランジスタ８２２はオンする。同時に、ローサイド側入力端Ｚの電位がローレベルとなったために、トランジスタ８２１のゲート電極電位は、コンデンサ８１１の蓄電電圧分だけ更に低下し、負電位となる。この時、バッファ回路８２の低位電位端Ｌも抵抗８６を通じてトランジスタ８２１のゲート電極電位の低下に連動して負電位となる。ダイオード８４は低位電源線４から低位電位端Ｌへの給電を阻止する。当然、トランジスタ８２１はオフするので、トランジスタ８２４，８２５からなるバッファ回路８２の出力段は、この低位電位端Ｌの負電位をＭＯＳトランジスタ２のゲート電極に出力し、ＭＯＳトランジスタ２のゲート電極は負電位となり、ＭＯＳトランジスタ２はターンオフする。ダイオード８５は、低位電源線４からＭＯＳトランジスタ２のゲート電極への給電を阻止する。
【００４０】
デッドタイムの後、第一クロック電圧Ｖin１がハイレベルとなると、トランジスタ１のソース電極電位はゲート電位に追従してアップし、出力端Ｘの電位はハイレベルとなる。この時、ＭＯＳトランジスタ２のドレイン電極電位の急上昇により、ＭＯＳトランジスタ２のゲート／ドレイン間容量Ｃgdを通じてＭＯＳトランジスタ２のゲート電極電位が静電的にプルアップされるが、ゲート電極があらかじめ負電位までプルダウンされているので、ＭＯＳトランジスタ２がオンすることを阻止することができる。
【００４１】
すなわち、このゲート電位負レベルシフト回路８は、トランジスタ２のターンオン時のゲート電位（ハイレベル）を低下させることなく、そのターンオフ時のゲート電位（ローレベル）を負側にプルダウンすることができ、ＭＯＳドライブ回路の出力特性（特に放電特性）に悪影響を与えることなく、ローサイド側ＭＯＳトランジスタの出力電位追従ターンオンを防止することができる。
【００４２】
（変形態様）
バッファ回路８２は、コンデンサ８１１の蓄電電圧により、トランジスタ８２１のゲート電極に入力するハイレベル電位が低下しても、トランジスタ２に出力するハイレベル電位を回復（増大）できる回路であればどんな増幅回路でもよい。
【００４３】
このバッファ回路８２及びダイオード８４の設置により、ローサイド側入力端Ｚに入力される第二クロック電圧Ｖin２をローレベル電位低下回路８１を通じて直接ローサイド側ＭＯＳトランジスタ２のゲート電極に印加する場合に比較して、ローサイド側ＭＯＳトランジスタ２の電流駆動能力を大幅に改善することができる。
【００４４】
抵抗Ｒ１，Ｒ２とダイオードＤ１とからなるゲート電位規制回路８３は省略可能であり、抵抗Ｒ２のみを省略してもよい。これらの場合、ダイオード８５も省略可能である。抵抗８２３も省略可能である。
【００４５】
トランジスタ２以外の各トランジスタは種々の三端子スイッチング素子を採用することができるが、トランジスタ８２１はＭＯＳゲート電極を有するトランジスタとすることが好ましく、トランジスタ２はＭＯＳゲート電極を有するトランジスタとするべきである。
【００４６】
【実施例２】
図１において、負荷６を電源に変更し、高位電源線３と低位電源線４との間に負荷を接続したＤＣ−ＤＣ昇圧コンバータにおいても、このゲート電位負レベルシフト回路８は上記と同じ効果を奏することができる。
【図面の簡単な説明】
【図１】本発明のＭＯＳゲート電極を有するスイッチング回路を示す回路図である。
【図２】図１の回路の各部電位変化を示すタイミングチャートである。
【図３】図１におけるＭＯＳドライブ回路のゲート電位変化を示すゲート電位波形図である。
【符号の説明】
１ ハイサイド出力素子
２ ローサイド出力素子
５ チョークコイル
６ 負荷
８ ゲート電位負レベルシフト回路（ローサイド出力素子駆動回路）
８１ ローレベル電位低下回路（負バイアス発生部）
８２ バッファ回路
８４ ダイオード
８６ 抵抗（電圧降下素子）
Claims (3)
- ＭＯＳゲート電極を有して負電源線と出力端とを接続するローサイド出力素子と、
入力されるハイサイド側入力電圧により駆動されるとともに正電源線と前記出力端とを接続するハイサイド出力素子と、
前記ローサイド出力素子を前記ハイサイド出力素子に対して略逆動作させるローサイド出力素子駆動回路と、
を備えるＭＯＳスイッチング回路において、
前記ローサイド出力素子駆動回路は、
互いに並列接続されたコンデンサ及び定電圧降下素子を有して一端に前記ハイサイド側入力電圧と略逆相のローサイド側入力電圧が入力される負バイアス発生部と、
ゲート電極が前記負バイアス発生部の他端に接続されるローサイドＭＯＳトランジスタと、ゲート電極が前記負バイアス発生部の一端に接続されるハイサイドＭＯＳトランジスタと、を有して前記負バイアス発生部の前記他端の電位と同相の出力電圧を前記ローサイド出力素子の前記ＭＯＳゲート電極に印加するバッファ回路と、
アノード電極が前記バッファ回路の低位電源接続端に、カソード電極が前記負電源線に接続されるダイオードと、
前記負バイアス発生部の前記他端と前記バッファ回路の前記低位電源接続端とを接続して所定の電圧降下を発生する電圧降下素子と、
を備えることを特徴とするＭＯＳスイッチング回路。 - 請求項１記載のＭＯＳスイッチング回路において、
前記出力端と外部の低圧負荷との間に設けられたチョークコイルとともにＤＣ−ＤＣ降圧コンバータを構成し、直流高圧電源が前記正負電源線間に接続されることを特徴とするＭＯＳスイッチング回路。 - 請求項１記載のＭＯＳスイッチング回路において、
前記前記出力端と外部の直流低圧電源との間に設けられたチョークコイルとともにＤＣ−ＤＣ昇圧コンバータを構成し、直流高圧負荷が前記正負電源線間に接続されることを特徴とするＭＯＳスイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000224480A JP4319336B2 (ja) | 2000-07-25 | 2000-07-25 | Ｍｏｓスイッチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000224480A JP4319336B2 (ja) | 2000-07-25 | 2000-07-25 | Ｍｏｓスイッチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002044940A JP2002044940A (ja) | 2002-02-08 |
| JP4319336B2 true JP4319336B2 (ja) | 2009-08-26 |
Family
ID=18718438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000224480A Expired - Fee Related JP4319336B2 (ja) | 2000-07-25 | 2000-07-25 | Ｍｏｓスイッチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4319336B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005304218A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ装置及びスイッチング電源装置 |
| DE202006002762U1 (de) * | 2006-02-21 | 2006-05-04 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Schaltung zum Schalten eines spannungsgesteuerten Transistors |
| JP4916964B2 (ja) * | 2007-07-12 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | Ｄｃ−ｄｃコンバータ、ドライバｉｃ、およびシステムインパッケージ |
| JP2009272415A (ja) * | 2008-05-07 | 2009-11-19 | Toshiba Corp | 半導体装置 |
| JP5794855B2 (ja) * | 2011-08-05 | 2015-10-14 | トランスフォーム・ジャパン株式会社 | 電源装置の駆動回路及び電源装置 |
| CN114039589B (zh) * | 2021-11-10 | 2023-04-07 | 深圳达人高科电子有限公司 | Mos管驱动电路 |
-
2000
- 2000-07-25 JP JP2000224480A patent/JP4319336B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002044940A (ja) | 2002-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7459945B2 (en) | Gate driving circuit and gate driving method of power MOSFET | |
| US7602229B2 (en) | High frequency control of a semiconductor switch | |
| JP3556648B2 (ja) | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路 | |
| US7551004B2 (en) | Inverter apparatus with improved gate drive for power MOSFET | |
| CN110165872B (zh) | 一种开关控制电路及其控制方法 | |
| JP5794855B2 (ja) | 電源装置の駆動回路及び電源装置 | |
| US20080129372A1 (en) | Charge pump circuit and method therefor | |
| CN100547895C (zh) | 用于同步整流dc-dc转换器的负脉冲消除器电路和方法 | |
| WO2015079762A1 (ja) | 整流装置 | |
| US11159086B2 (en) | Converter output stage with MOSFETs having different characteristics | |
| US10903829B2 (en) | Switched capacitor driving circuits for power semiconductors | |
| US11695321B2 (en) | Gate drive adapter | |
| JP2006333694A (ja) | ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路 | |
| US7046040B2 (en) | Bootstrap driver | |
| US20060192437A1 (en) | High frequency control of a semiconductor switch | |
| CN112448565A (zh) | 变压器驱动的开关装置和变压器驱动的电源开关系统 | |
| JP4319336B2 (ja) | Ｍｏｓスイッチング回路 | |
| CN111614249A (zh) | 二极管电路 | |
| JP2009095214A (ja) | Ｄｃ−ｄｃコンバータ回路 | |
| US6867574B2 (en) | Switch mode power supply and driving method for efficient RF amplification | |
| JP2001037214A (ja) | 電源回路 | |
| CN215580887U (zh) | 一种栅极驱动辅助电源 | |
| JP2006149125A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4137364B2 (ja) | チャージポンプ回路 | |
| JP2004147452A (ja) | ゲートドライブ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061004 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090528 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140605 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |