JP2001037214A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP2001037214A JP2001037214A JP11210988A JP21098899A JP2001037214A JP 2001037214 A JP2001037214 A JP 2001037214A JP 11210988 A JP11210988 A JP 11210988A JP 21098899 A JP21098899 A JP 21098899A JP 2001037214 A JP2001037214 A JP 2001037214A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- power supply
- current
- resonance
- main switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
る。 【解決手段】電源回路1は共振コイル10と共振コンデ
ンサ12と、補助スイッチ素子11とを有し、主スイッ
チ素子3に補助コンデンサ9が並列接続されている。主
スイッチ素子3がオフし、チョークコイル4及び共振コ
イル10に電流が流れ、補助コンデンサ9が充電された
ら補助スイッチ素子11をオンさせると、共振コイル1
0と共振コンデンサ12に電流が流れ、共振動作によ
り、共振コイル10に逆向きの電流が流れ、共振コイル
10が逆向きに充電される。そこで補助スイッチ素子1
1をオフさせると、補助コンデンサ9が放電される向き
の電流が流れ、主スイッチ素子3のドレイン−ソース間
の電圧が低下し、主スイッチ素子3の寄生ダイオード1
3の導通電圧でクランプされる。このとき主スイッチ素
子3をオンさせることにより、スイッチング損失を小さ
くできる。
Description
に、スイッチング電源の改善に関する。
であり、特にスイッチ素子を有するスイッチング電源
は、安定な電圧を負荷に供給することができるので、多
く用いられている。
電圧を降圧させて負荷に供給するDC−DCコンバータ
であって、直流電源102と、nチャネルのMOSFE
T103と、チョークコイル104と、フライホイール
ダイオード105と、平滑コンデンサ106と、制御回
路107とを有している。
子とを有し、負極側端子が接地されており、正極側端子
に正の直流電圧Viを発生させることができるようにさ
れている。
流電源102の正極側端子に接続されている。チョーク
コイル104は、その一端がMOSFET103のソー
スに接続され、他端が負荷108の一端に接続されてい
る。
ークコイル104の負荷108側の端子に、他端が直流
電源102の負極側端子に接続されている。フライホイ
ールダイオード105は、カソードがMOSFET10
3のソースに接続され、アノードが直流電源102の負
極側端子に接続されている。
クコイル104の負荷108側の端子に接続され、出力
端子がMOSFET103のゲートに接続されており、
チョークコイル103の負荷108側の端子の電位を検
出して、検出された電位に応じてMOSFET103の
オン/オフを制御することができるようにされている。
108に印加する動作について以下で説明する。直流電
源102が起動しており、MOSFET103がオフ状
態で定常状態にあるものとする。かかる定常状態でMO
SFET103がオンすると、MOSFET103を介
して直流電源102からチョークコイル104へと電流
IL1が流れる。
子の電位は平滑コンデンサ106で平滑化されて負荷1
08に印加される。MOSFET103がオン状態にあ
る間は、直流電源102からチョークコイル104にエ
ネルギーが供給され、エネルギーが蓄えられる。
った時刻から所定時間(以下でオン時間TONと称する。)
経過したら、MOSFET103がオフする。するとチ
ョークコイル104の両端子間に起電力が生じ、この起
電力によりフライホイールダイオード105が順バイア
スされ、チョークコイル104のエネルギーが負荷10
8側に供給される。チョークコイル103の負荷108
側の端子の電位は平滑コンデンサ106で平滑化されて
負荷108に印加される。その後、MOSFET103
は、オフ状態に切り替わった時刻から所定時間(以下で
オフ時間TOFFと称する。)が経過した後に、再びオンす
る。
103は交互にオン/オフを繰り返す。制御回路107
はオン時間TONとオフ時間TOFFとの比を制御すること
で、負荷108に印加される電圧が一定になるようにし
ている。
て説明したが、実際には、上述のMOSFET103の
ドレイン・ソース間には、寄生容量Cossが生じてお
り、MOSFET103のドレインと直流電源102の
正極側端子との間及び直流電源102の負極側端子とフ
ライホイールダイオード105のアノード端子との間の
配線には、寄生インダクタンスL0が生じている。寄生
容量Cossと寄生インダクタンスL0は直列に接続されて
いるので、それらで一種の共振回路が形成されている。
FET103がオン又はオフした瞬間には、MOSFE
T103に電流IDSが流れた状態で、MOSFET10
3のドレイン・ソース間の電圧VDSが大きく振動してし
まう。
フするときに、MOSFET103のドレイン・ソース
間の電圧VDSと電流IDSとの積で示されるMOSFET
103の電力損失PLOSSが大きくなり、電源回路の効率
が低下してしまうという問題が生じていた。
の不都合を解決するために創作されたものであり、その
目的は、高効率なスイッチング電源を提供することにあ
る。
に、請求項1記載の発明は、主スイッチ素子と、前記主
スイッチ素子が導通すると、電源から電流が供給され、
エネルギーが蓄積されるように構成されたチョークコイ
ルと、前記主スイッチ素子が遮断し、チョークコイルに
発生する起電力により順バイアスされ、前記チョークコ
イルの放電電流が流れるように構成された整流素子とを
有する電源回路であって、共振コイルと、補助スイッチ
素子と、共振コンデンサとを有し、前記共振コイルは、
前記主スイッチ素子に直列接続され、前記補助スイッチ
素子と、共振コンデンサとが直列接続された回路が、前
記共振コイルに並列接続されたことを特徴とする。請求
項2記載の発明は、請求項1記載の電源回路であって、
前記主スイッチ素子に並列に接続された補助コンデンサ
を更に有することを特徴とする。請求項3記載の発明
は、請求項1又は請求項2記載の電源回路であって、前
記補助スイッチ素子は、電界効果型トランジスタで構成
され、前記電界効果型トランジスタは、前記電源から前
記共振コイルに電流が供給されるときに、前記電界効果
トランジスタ内部の寄生ダイオードが逆バイアスされる
向きに接続されたことを特徴とする。
子が導通し、主スイッチ素子に電流が流れると、電源か
らチョークコイルへと電流が供給される。このとき主ス
イッチ素子と直列接続された共振コイルにも電流は流
れ、チョークコイルと共振コイルの両方にエネルギーが
蓄積される。
タで構成された場合には、この状態で主スイッチ素子が
遮断されると、共振コイルの両端子間に起電力が発生
し、補助スイッチ素子内部の寄生ダイオードを介して共
振コイルから共振コンデンサに電流が流れはじめる。こ
のとき共振コイルに流れる電流の向きは、主スイッチ素
子の導通期間に流れる方向と同方向であり、寄生ダイオ
ードは共振コイルの両端の起電力で順バイアスされてい
る。
子に高電圧を印加すると、ソース−ドレイン間が導通
し、寄生ダイオードに電流が流れずにソース−ドレイン
間に電流が流れる(以下でこの動作を第三象限動作と称
する。)。すると、電流が寄生ダイオードを介して流れ
る場合に比して電流による電圧降下が少なくなり、導通
損失が少なくなる。
電流が流れると、共振コイルに蓄積されていたエネルギ
ーが共振コンデンサに移動し、共振コンデンサが充電さ
れる。共振コンデンサに共振コイルのエネルギーが全部
移動したら、共振コンデンサは放電し、共振コンデンサ
から共振コイルに逆向きの電流が流れ、逆向きの電流に
より、共振コンデンサから共振コイルへとエネルギーが
移動する。
すると、主スイッチ素子が遮断されたときに生じていた
起電力と逆極性の起電力が生じる。逆極性の起電力によ
り共振コイルには主スイッチ素子の導通時と逆方向に電
流が流れ、逆方向の電流は電源へ回生される。主スイッ
チ素子に並列に補助コンデンサが接続されていた場合に
は、電源を介して補助コンデンサへと逆方向の電流が供
給される。
と、補助コンデンサが放電して補助コンデンサの両端子
間の電圧が低下し、主スイッチ素子の両端子間の電圧が
低下して、0Vに達すると、主スイッチ素子の逆並列に
接続されているダイオードが導通する。
圧が0Vになったときに主スイッチ素子を導通させる
と、電流が主スイッチ素子に流れていた場合であって
も、主スイッチ素子の両端子間に流れる電流と、主スイ
ッチ素子の両端子間の電圧との積で示される主スイッチ
素子のスイッチング損失は0になるので、従来に比して
効率の高い電源回路を得ることができる。
施形態について説明する。図1の符号1は、本発明の実
施形態に係る電源回路である。この電源回路1は、直流
電圧を降圧させて負荷に印加するDC−DCコンバータ
であって、直流電源2と、共振コイル10と、nチャネ
ルMOSFETからなる主スイッチ素子3と、チョーク
コイル4と、フライホイールダイオード5と、平滑化コ
ンデンサ6とを有している。
直列接続されている。このうち、共振コイル10には直
流電源2が接続され、主スイッチ素子3にはチョークコ
イル4の一端が接続されている。チョークコイル4の他
端は出力端子として負荷8側に接続されており、主スイ
ッチ素子3がオンすると、共振コイル10、主スイッチ
素子3、チョークコイル4を通って直流電源2から負荷
8側へと電流が供給される。
が接地され、カソードがチョークコイル4の出力端子と
反対側の端子に接続されており、主スイッチ素子3がオ
ンからオフに転じ、チョークコイル4の両端子間に起電
力が生じると、その起電力で順バイアスされるようにな
っている。順バイアスされると、チョークコイル4に蓄
積されたエネルギーを、負荷8側に供給することができ
るようにされている。
デンサ6が接続されている。平滑化コンデンサ6は、主
スイッチ素子3のオン/オフによって供給された電流で
充放電され、出力端子に現れる電圧を出力電圧として負
荷8に印加できるようにされている。
れている。この制御回路7は、基準電圧生成器24と、
誤差アンプ23と、コンパレータ22と、PWMコント
ローラ21とを有している。誤差アンプ23には、出力
電圧をサンプリングした電圧である検出電圧と、基準電
圧生成器24が生成する基準電圧とが入力されており、
その差分が増幅されて誤差信号としてコンパレータ22
に出力される。コンパレータ22には、誤差信号ととも
に、周波数一定の鋸歯状波も入力されており、誤差信号
は鋸歯状波と比較されて、比較結果から、矩形波の比較
検出信号が生成され、PWMコントローラ21に出力さ
れる。
の電圧に応じて主スイッチ素子3のゲート電圧を制御
し、主スイッチ素子3をオン/オフさせる。従って、主
スイッチ素子3のスイッチング周波数は一定であり、鋸
歯状波の比較対象である誤差信号の大きさにより、オン
/オフ比が変化する。
PWMコントローラとで、出力電圧を主スイッチ素子3
に負帰還させると、検出電圧が基準電圧よりも大きい場
合には、誤差アンプ23と、コンパレータ22と、PW
Mコントローラとは、主スイッチ素子3のオフ期間を長
くさせ、その結果、検出電圧は基準電圧と一致するまで
低下する。逆に、基準電圧が検出電圧よりも高い場合に
は、主スイッチ素子のオン期間が長くなり、検出電圧は
基準電圧と一致するまで上昇する。
1と共振コンデンサ12とを有しており、補助スイッチ
素子11と共振コンデンサ12とは互いに直列接続さ
れ、共振コイルに並列接続されている。図1では、直列
接続された補助スイッチ素子11と共振コンデンサ12
とを符号15に示している。
ネルMOSFETが用いられている。補助スイッチ素子
11のソース端子は共振コイル10の主スイッチ素子3
側の一端に接続され、ドレイン端子は、共振コンデンサ
12を介して共振コイル10の電源側の一端に接続され
ている。この補助スイッチ素子11のゲート端子はPW
Mコントローラ21に接続され、制御回路7によって制
御されている。
しているものとし、主スイッチ素子3がオンしている状
態から、主スイッチ素子3がオフし、再びオンするまで
の動作について、図2のタイミングチャートと、図3〜
図10の電流状態図とを参照しながら以下で説明する。
主スイッチ素子3のゲート−ソース間の電圧を示し、V
Q11GSは補助スイッチ素子11のゲート−ソース間の電
圧を示している。
ン−ソース間の電圧を示し、VQ11D Sは補助スイッチ素
子11のドレイン−ソース間の電圧を示している。IQ3
は主スイッチ素子3のドレイン−ソース間に流れる電流
を示し、IQ11は補助スイッチ素子11のドレイン−ソ
ース間に流れる電流を示している。
電流を示し、IL10は共振コイル10に流れる電流を示
し、ID13は、後述する主スイッチ素子3の寄生ダイオ
ード13に流れる電流をそれぞれ示している。
は、補助スイッチ素子11はオフ状態にあり、この状態
では、図3に示すように、直流電源2から、共振コイル
10、主スイッチ素子3、チョークコイル4を介して負
荷8へと電流I1が供給される。図2では、主スイッチ
素子3がオンしている状態におけるある時刻を符号t1
で示している。電流I1が供給されることで、チョーク
コイル4及び共振コイル10にエネルギーが蓄えられ
る。
圧により、主スイッチ素子3がオフする。図2では、主
スイッチ素子3が時刻t2でオフするものとしている。
主スイッチ素子3がオフすると、図4に示すように補助
コンデンサ9を通じてチョークコイル4及び共振コイル
10に電流I2が流れる。電流I2により補助コンデンサ
9が充電され、補助コンデンサ9の両端の電圧が大きく
なると、チョークコイル4及び共振コイル10の両端子
に起電力が生じる。チョークコイル4に生じる起電力の
極性は、負荷8側の端子に正電圧が生じる向きであり、
共振コイル10に生じる起電力の向きは、主スイッチ素
子3側の端子に正電圧が生じる向きである。
ぞれに生じた起電力によりフライホイールダイオード5
と、寄生ダイオード14とがそれぞれ順バイアスされ、
ターンオンする。フライホイールダイオード5がターン
オンすると、チョークコイル4、負荷8、フライホイー
ルダイオード5により閉ループが形成され、図5に示す
ように、チョークコイル4に生じた起電力により、この
閉ループに電流I3が流されれる。
ると、共振コイル10に生じた起電力により、共振コイ
ル10、寄生ダイオード14、共振コンデンサ12の間
に形成された閉ループに、図5に示すように電流I4が
流される。図2では、時刻t2′でフライホイールダイ
オード5がターンオンしているものとし、時刻t3で寄
生ダイオード14がターンオンするものとしている。
たら、制御回路7の制御信号により補助スイッチ素子1
1のゲート・ソース間にゲート信号を印加して、補助ス
イッチ素子11を導通させる。図2では時刻t4で補助
スイッチ素子11が導通するものとしている。
流され、その電流I5で共振コンデンサ12が充電され
ると、共振コイル10に蓄積されていたエネルギーは共
振コンデンサ12に移動する。
ーが共振コンデンサ12に全部移動すると、今度は共振
コンデンサ12が放電を開始し、図7に示すように、直
前まで流れていた電流I5と逆向きの放電電流I6を共振
コイル10に流す。図2では時刻t5に、放電電流I6が
流れはじめるものとしている。その放電電流I6によ
り、共振コンデンサ12から共振コイル10へとエネル
ギーが移動したら、制御回路7により、補助スイッチ素
子11がオフさせられる。図2では時刻t6で、補助ス
イッチ素子11がオフさせられている。
コイル10は共振コンデンサ12から切り離される。す
ると、共振コイル10には、共振コンデンサ12の放電
電流I6と同じ向きの電流I7を発生させる起電力が生じ
る。
イル10の起電力により、直流電源2と、ターンオンし
たフライホイールダイオード5と、補助コンデンサ9と
を流れる。補助コンデンサ9は、主スイッチ素子3のド
レイン側が正、ソース側が負の極性で充電されている
が、電流I7は補助コンデンサ9を放電させる向きに流
れるから、まず補助コンデンサ9の両端子間の電圧が低
下し、次に逆向きに充電され始める。
うに符号13に示す寄生ダイオードが形成され、主スイ
ッチ素子3と並列に接続されている。補助コンデンサ9
が電流I7により逆向きに充電され始めると、寄生ダイ
オード13が順バイアスされ、導通すると寄生ダイオー
ド13に電流I8が流れる。その状態では主スイッチ素
子3のソース−ドレイン間の電圧は寄生ダイオード13
の導通電圧VFでクランプされる。図2では時刻t7で寄
生ダイオード13が導通している。
電圧が導通電圧VFでクランプされた後、主スイッチ素
子3がオンさせられる。図2では時刻t7′で主スイッ
チ素子3がオンしている。
オード13が導通したのちにオンしており、オンした時
刻でのドレイン−ソース間の電圧は導通電圧VFであ
り、非常に小さい状態でオフからオンに転じる。従っ
て、主スイッチ素子3のスイッチング損失は非常に小さ
くなっている。
図2に示した時刻t8で流れなくなり、直流電源2か
ら、共振コイル10、主スイッチ素子3、チョークコイ
ル4を介して負荷8側へと電流I9が供給され、次い
で、フライホイールダイオード5が逆バイアスされる
と、電流I3は流れなくなる。この状態では、図10に
示すように図3の状態で流れる電流I1と同じ閉ループ
を電流I9が流れ、時刻t1と同じ状態に復帰する。図2
では時刻t1′で、電源回路1が時刻t1と同じ状態に復
帰するものとする。以上のようにして主スイッチ素子3
はオン状態からオフし、再びオンした状態になる。上記
動作を繰り返すことにより、主スイッチ素子3はオン/
オフを繰り返す。
に、直列接続された主スイッチ素子3と共振コイル10
とのうち、共振コイル10が直流電源2側に配置され、
主スイッチ素子3が負荷8側に配置された電源回路1に
ついて説明したが、本発明はこれに限らず、例えば、図
11に示すように、主スイッチ素子3が直流電源2側に
配置され、共振コイル10が負荷8側に配置されてなる
電源回路31の構成としてもよい。
源回路41の構成としてもよい。この電源回路41は、
チョークコイル4とフライホイールダイオード5とが直
列接続され、チョークコイル4が直流電源2側に、フラ
イホイールダイオード5が負荷8側にそれぞれ配置さ
れ、主スイッチ素子3と共振コイル10との直列接続回
路が直流電源2に並列に接続され、補助スイッチ回路1
5が共振コイル10に並列接続されてなる昇圧型の電源
回路である。
3がオフからオンに転ずると、直流電源2が生成する電
源電圧により、直流電源2、チョークコイル4、共振コ
イル10、主スイッチ素子3で形成される閉ループに電
流が流され、この電流により、チョークコイル4及び共
振コイル10にエネルギーが蓄積される。
と、蓄積されたエネルギーによりチョークコイル4及び
共振コイル10の両端子に、それぞれ起電力が生じ、チ
ョークコイル4では、フライホイールダイオード5側の
端子に正電圧が生じ、共振コイル10では、主スイッチ
素子3側の端子に正電圧が生じる。負荷8側には、直流
電源2で生成された電源電圧と、チョークコイル4の両
端に生じた起電力とにより、フライホイールダイオード
5を介して電流が供給され、負荷8側には、電源電圧
に、チョークコイル4の両端子間に生じる起電力が加算
された電圧が印加される。
じたときに、負荷8側から直流電源2側へ電流が流れよ
うとしても、その電流の向きは、フライホイールダイオ
ード5が逆バイアスされる向きであるため、かかる電流
は流れないようになっている。
ときには、チョークコイル4及び共振コイル10に生じ
る起電力により、補助コンデンサ9に電流が供給され、
補助コンデンサ9が充電される。
より、補助スイッチ素子11の寄生ダイオード14は順
バイアスされ、次いで導通する。すると、共振コイル1
0から寄生ダイオード14を介して共振コンデンサ12
に電流が流される。
ると、第三象限動作により、共振コイル10から供給さ
れる電流は寄生ダイオード14を介さずに、補助スイッ
チ素子11のソース−ドレイン間を流れる。
流れる電流により、共振コイル10に蓄積されたエネル
ギーは共振コンデンサ12に移動する。全部のエネルギ
ーが共振コンデンサ12に移動すると、今度は共振コン
デンサ12が放電を開始し、直前まで流れていた電流と
逆向きの放電電流を共振コイル10に流す。放電した結
果、共振コンデンサ12の両端子間の電圧が0Vになる
と、制御回路7により、補助スイッチ素子11がオフさ
せられる。
コイル10には、共振コンデンサ12の放電電流と同じ
向きの電流を発生させる起電力が生じる。放電電流と同
じ向きの電流は、共振コイル10の起電力により、チョ
ークコイル4と、直流電源2とを介して補助コンデンサ
9に流される。補助コンデンサ9は、主スイッチ素子3
のドレイン側が正、ソース側が負の極性で充電されてい
るが、放電電流と同じ向きの電流は、補助コンデンサ9
を放電させる向きに流れるから、まず補助コンデンサ9
の両端子間の電圧が低下し、次に逆向きに充電され、主
スイッチ素子の寄生ダイオード13の導通電圧VFでク
ランプされ、その後主スイッチ素子3がオンさせられ
る。このように、電源回路41においても、主スイッチ
素子3は、寄生ダイオード13がクランプされ、ソース
−ドレイン間の電圧が非常に小さい導通電圧VFの状態
でオフからオンに転じるので、図1の電源回路1と同様
に、主スイッチ素子3のスイッチング損失は非常に小さ
くなる。
ト型の電源回路51の構成としてもよい。この電源回路
51は、チョークコイル4が平滑化コンデンサ6に並列
接続され、フライホイールダイオード5のカソードがチ
ョークコイル4側に接続され、アノードが平滑コンデン
サ8側に接続されている点で図1の電源回路1と異な
る。
がオフからオンに転ずると、直流電源2の起電力によ
り、直流電源2、共振コイル10、主スイッチ素子3、
チョークコイル4で形成される閉ループに電流が流さ
れ、チョークコイル4及び共振コイル10にエネルギー
が蓄積される。
と、蓄積されたエネルギーによりチョークコイル4及び
共振コイル10の両端子に、それぞれ起電力が生じ、チ
ョークコイル4では、フライホイールダイオード5側の
端子に負電圧が生じ、共振コイル10では、主スイッチ
素子3側の端子に正電圧が生じる。
により、チョークコイル4と負荷8とフライホイールダ
イオード5との間で形成される閉ループに電流が流れ
る。この電流は、図1で説明した電源回路1の負荷8側
に流れる電流と逆向きに負荷8側を流れるので、負荷8
側には、図1の電源回路1と逆極性の電圧が印加され
る。
フからオンに転じ、直流電源2の起電力により、直流電
源2から共振コイル10、主スイッチ素子3を介して負
荷8側に電流が流れようとしても、その電流の向きはフ
ライホイールダイオード5が逆バイアスされる向きなの
で、流れることはできない。
ときには、蓄積されたエネルギーによりチョークコイル
4及び共振コイル10の両端子に、それぞれ起電力が生
じる。この起電力により、補助コンデンサ9に電流が供
給され、この電流により補助コンデンサ9が充電され
る。
より、補助スイッチ素子11の寄生ダイオード14は順
バイアスされ、導通する。すると、共振コイル10から
寄生ダイオード14を介して共振コンデンサ12に電流
が流される。
ると、第三象限動作により、共振コイル10から供給さ
れる電流は寄生ダイオード14を介さずに、補助スイッ
チ素子11のソース−ドレイン間を流れる。
流れる電流により、共振コイル10に蓄積されたエネル
ギーは共振コンデンサ12に移動する。全部のエネルギ
ーが共振コンデンサ12に移動すると、今度は共振コン
デンサ12が放電を開始し、直前まで流れていた電流と
逆向きの放電電流を共振コイル10に流す。この放電電
流により、共振コンデンサ12から共振コイル10へと
エネルギーが移動し、共振コンデンサ12の両端子間の
電圧が0Vになると、制御回路7により、補助スイッチ
素子11がオフさせられる。
コイル10には、共振コンデンサ12の放電電流と同じ
向きの電流を発生させる起電力が生じる。放電電流と同
じ向きの電流は、共振コイル10の起電力により、直流
電源2と、チョークコイル4とを順次介して補助コンデ
ンサ9に流れる。
ドレイン側が正、ソース側が負の極性で充電されている
が、放電電流と同じ向きの電流は、補助コンデンサ9を
放電させる向きに流れるから、まず補助コンデンサ9の
両端子間の電圧が低下し、次に逆向きに充電され、主ス
イッチ素子の寄生ダイオード13の導通電圧VFでクラ
ンプされ、その後主スイッチ素子3がオンさせられる。
時刻でのソース−ドレイン間の電圧は導通電圧VFであ
り、非常に小さい状態でオフからオンに転じる。従っ
て、図1の電源回路1と同様に、主スイッチ素子3のス
イッチング損失は非常に小さくなる。
ライホイールダイオード5を用いたが、本発明はこれに
限らず、整流素子をMOSFETで構成し、第三象限動
作をするように構成してもよい。さらに、補助スイッチ
素子11としてMOSFETを用いたが、IGBTを用
いてもよい。
子11にそれぞれ寄生ダイオード13、14が形成され
ているものとしたが、本発明はこれに限らず、主スイッ
チ素子3、補助スイッチ素子11の各ソース−ドレイン
間に、外付けのダイオードを接続するように構成しても
よい。
効率を高くすることができる。
チャート
状態図
状態図
状態図
状態図
状態図
状態図
状態図
の状態図
チャート
素子 4……チョークコイル 5……フライホイール
ダイオード(整流素子) 6……平滑コンデンサ 7……制御回路 8……負荷 9……補助コンデン
サ 10……共振コイル 11……補助スイッチ素
子 12……共振コンデンサ 13、14……寄生ダ
イオード
Claims (3)
- 【請求項1】主スイッチ素子と、 前記主スイッチ素子が導通すると、電源から電流が供給
され、エネルギーが蓄積されるように構成されたチョー
クコイルと、 前記主スイッチ素子が遮断し、チョークコイルに発生す
る起電力により順バイアスされ、前記チョークコイルの
放電電流が流れるように構成された整流素子とを有する
電源回路であって、 共振コイルと、補助スイッチ素子と、共振コンデンサと
を有し、 前記共振コイルは、前記主スイッチ素子に直列接続さ
れ、 前記補助スイッチ素子と、共振コンデンサとが直列接続
された回路が、前記共振コイルに並列接続されたことを
特徴とする電源回路。 - 【請求項2】前記主スイッチ素子に並列に接続された補
助コンデンサを更に有することを特徴とする請求項1記
載の電源回路。 - 【請求項3】前記補助スイッチ素子は、電界効果型トラ
ンジスタで構成され、 前記電界効果型トランジスタは、前記電源から前記共振
コイルに電流が供給されるときに、前記電界効果トラン
ジスタ内部の寄生ダイオードが逆バイアスされる向きに
接続されたことを特徴とする請求項1又は請求項2記載
の電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21098899A JP4328417B2 (ja) | 1999-07-26 | 1999-07-26 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21098899A JP4328417B2 (ja) | 1999-07-26 | 1999-07-26 | 電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001037214A true JP2001037214A (ja) | 2001-02-09 |
JP4328417B2 JP4328417B2 (ja) | 2009-09-09 |
Family
ID=16598468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21098899A Expired - Fee Related JP4328417B2 (ja) | 1999-07-26 | 1999-07-26 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4328417B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7012381B2 (en) | 2003-07-09 | 2006-03-14 | Ushiodenki Kabushiki Kaisha | DC—DC converter and device for operation of a high pressure discharge lamp using the converter |
JP2007288876A (ja) * | 2006-04-14 | 2007-11-01 | Hitachi Computer Peripherals Co Ltd | 双方向dc−dcコンバータおよびそれを用いた電源装置 |
JP2010119207A (ja) * | 2008-10-31 | 2010-05-27 | Silitek Electronic (Guangzhou) Co Ltd | 電力割当装置 |
JP2014082884A (ja) * | 2012-10-17 | 2014-05-08 | Tdk Corp | 電源装置 |
KR20170011007A (ko) * | 2015-07-21 | 2017-02-02 | 인하대학교 산학협력단 | 벅-부스트 컨버터 |
-
1999
- 1999-07-26 JP JP21098899A patent/JP4328417B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7012381B2 (en) | 2003-07-09 | 2006-03-14 | Ushiodenki Kabushiki Kaisha | DC—DC converter and device for operation of a high pressure discharge lamp using the converter |
CN100420137C (zh) * | 2003-07-09 | 2008-09-17 | 优志旺电机株式会社 | Dc-dc 转换器及使用其的高压放电灯点灯装置 |
JP2007288876A (ja) * | 2006-04-14 | 2007-11-01 | Hitachi Computer Peripherals Co Ltd | 双方向dc−dcコンバータおよびそれを用いた電源装置 |
US7812575B2 (en) | 2006-04-14 | 2010-10-12 | Hitachi Computer Peripherals Co., Ltd. | Bidirectional DC-DC converter and power supply apparatus with the same |
JP2010119207A (ja) * | 2008-10-31 | 2010-05-27 | Silitek Electronic (Guangzhou) Co Ltd | 電力割当装置 |
JP2014082884A (ja) * | 2012-10-17 | 2014-05-08 | Tdk Corp | 電源装置 |
KR20170011007A (ko) * | 2015-07-21 | 2017-02-02 | 인하대학교 산학협력단 | 벅-부스트 컨버터 |
KR101717673B1 (ko) | 2015-07-21 | 2017-03-17 | 인하대학교 산학협력단 | 벅-부스트 컨버터 |
Also Published As
Publication number | Publication date |
---|---|
JP4328417B2 (ja) | 2009-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7486055B2 (en) | DC-DC converter having a diode module with a first series circuit and a second series with a flywheel diode | |
US7612602B2 (en) | Resonant gate drive circuits | |
US5303138A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
US6262564B1 (en) | Driver for a controllable switch in a power converter | |
US7385833B2 (en) | Snubber circuit for a power converter | |
US20080285312A1 (en) | Phase Compensation Driving Scheme for Synchronous Rectifiers | |
US6304463B1 (en) | Single-ended forward converter circuit with quasi-optimal resetting for synchronous rectification | |
US7272024B2 (en) | Synchronized rectification circuit and switching power supply device | |
US20060034114A1 (en) | Gate driving circuit and gate driving method of power MOSFET | |
US11245324B2 (en) | Switching converter and a method thereof | |
US7535733B2 (en) | Method of controlling DC-to-DC converter whereby switching control sequence applied to switching elements suppresses voltage surges at timings of switch-off of switching elements | |
US7423888B2 (en) | Voltage conversion circuit and switching power supply device | |
CN114629358A (zh) | 具有有源钳位器的同步整流栅极驱动器 | |
US20020097588A1 (en) | Active gate clamp circuit for self driven synchronous rectifiers | |
US6906931B1 (en) | Zero-voltage switching half-bridge DC-DC converter topology by utilizing the transformer leakage inductance trapped energy | |
US6243278B1 (en) | Drive circuit for synchronous rectifier and method of operating the same | |
JP3655247B2 (ja) | 同期整流回路及び電源装置 | |
JP3097886B2 (ja) | 昇圧チョッパ型スイッチング電源 | |
US7400519B2 (en) | Switching power supply | |
US7054168B1 (en) | Undershoot eliminator circuit and method for synchronous rectified DC-DC converters | |
JP4328417B2 (ja) | 電源回路 | |
JP4319336B2 (ja) | Mosスイッチング回路 | |
JP4409076B2 (ja) | 多出力同期整流式スイッチング電源装置 | |
JP3061093B2 (ja) | 降圧チョッパ型スイッチング電源 | |
JP2882472B2 (ja) | パワー絶縁ゲート形fetを用いた電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090109 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090615 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4328417 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140619 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |