JP4328417B2 - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP4328417B2 JP4328417B2 JP21098899A JP21098899A JP4328417B2 JP 4328417 B2 JP4328417 B2 JP 4328417B2 JP 21098899 A JP21098899 A JP 21098899A JP 21098899 A JP21098899 A JP 21098899A JP 4328417 B2 JP4328417 B2 JP 4328417B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- main switch
- coil
- current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は電源回路に関し、特に、スイッチング電源の改善に関する。
【従来の技術】
電源は電子装置にとって欠かせない回路であり、特にスイッチ素子を有するスイッチング電源は、安定な電圧を負荷に供給することができるので、多く用いられている。
【0002】
図14の符号101に示したものは、直流電圧を降圧させて負荷に供給するDC−DCコンバータであって、直流電源102と、nチャネルのMOSFET103と、チョークコイル104と、フライホイールダイオード105と、平滑コンデンサ106と、制御回路107とを有している。
【0003】
直流電源102は、正極側端子と負極側端子とを有し、負極側端子が接地されており、正極側端子に正の直流電圧Viを発生させることができるようにされている。
【0004】
MOSFET103は、そのドレインが直流電源102の正極側端子に接続されている。チョークコイル104は、その一端がMOSFET103のソースに接続され、他端が負荷108の一端に接続されている。
【0005】
平滑コンデンサ106は、その一端がチョークコイル104の負荷108側の端子に、他端が直流電源102の負極側端子に接続されている。
フライホイールダイオード105は、カソードがMOSFET103のソースに接続され、アノードが直流電源102の負極側端子に接続されている。
【0006】
制御回路107は、検出用の端子がチョークコイル104の負荷108側の端子に接続され、出力端子がMOSFET103のゲートに接続されており、チョークコイル103の負荷108側の端子の電位を検出して、検出された電位に応じてMOSFET103のオン/オフを制御することができるようにされている。
【0007】
上記の電源回路101で、直流電圧を負荷108に印加する動作について以下で説明する。
直流電源102が起動しており、MOSFET103がオフ状態で定常状態にあるものとする。かかる定常状態でMOSFET103がオンすると、MOSFET103を介して直流電源102からチョークコイル104へと電流IL1が流れる。
【0008】
チョークコイル104の負荷108側の端子の電位は平滑コンデンサ106で平滑化されて負荷108に印加される。MOSFET103がオン状態にある間は、直流電源102からチョークコイル104にエネルギーが供給され、エネルギーが蓄えられる。
【0009】
MOSFET103がオン状態に切り換わった時刻から所定時間(以下でオン時間TONと称する。)経過したら、MOSFET103がオフする。するとチョークコイル104の両端子間に起電力が生じ、この起電力によりフライホイールダイオード105が順バイアスされ、チョークコイル104のエネルギーが負荷108側に供給される。チョークコイル103の負荷108側の端子の電位は平滑コンデンサ106で平滑化されて負荷108に印加される。
その後、MOSFET103は、オフ状態に切り替わった時刻から所定時間(以下でオフ時間TOFFと称する。)が経過した後に、再びオンする。
【0010】
以上述べた動作を繰り返し、MOSFET103は交互にオン/オフを繰り返す。制御回路107はオン時間TONとオフ時間TOFFとの比を制御することで、負荷108に印加される電圧が一定になるようにしている。
【0011】
以上は電源回路101が理想的なものとして説明したが、実際には、上述のMOSFET103のドレイン・ソース間には、寄生容量Cossが生じており、MOSFET103のドレインと直流電源102の正極側端子との間及び直流電源102の負極側端子とフライホイールダイオード105のアノード端子との間の配線には、寄生インダクタンスL0が生じている。寄生容量Cossと寄生インダクタンスL0は直列に接続されているので、それらで一種の共振回路が形成されている。
【0012】
かかる共振回路の共振動作により、MOSFET103がオン又はオフした瞬間には、MOSFET103に電流IDSが流れた状態で、MOSFET103のドレイン・ソース間の電圧VDSが大きく振動してしまう。
【0013】
従って、MOSFET103がオン又はオフするときに、MOSFET103のドレイン・ソース間の電圧VDSと電流IDSとの積で示されるMOSFET103の電力損失PLOSSが大きくなり、電源回路の効率が低下してしまうという問題が生じていた。
【0014】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、高効率なスイッチング電源を提供することにある。
【0015】
【課題を解決する手段】
上記課題を解決するために、請求項1記載の発明は、主スイッチ素子と、前記主スイッチ素子が導通すると、電源から電流が供給され、エネルギーが蓄積されるように構成されたチョークコイルと、前記主スイッチ素子が遮断し、チョークコイルに発生する起電力により順バイアスされ、前記チョークコイルの放電電流が流れるように構成された整流素子とを有する電源回路であって、共振コイルと、補助スイッチ素子と、共振コンデンサとを有し、前記共振コイルは、前記主スイッチ素子に直列接続され、前記補助スイッチ素子と、前記共振コンデンサとが直列接続された回路が、前記共振コイルに並列接続され、前記共振コイルは前記主スイッチ素子が導通したときにエネルギーが蓄積され、前記主スイッチ素子が遮断したときに前記補助スイッチ素子を導通させて前記共振コイルに生じた電圧で、前記共振コイルと、前記補助スイッチ素子と、前記共振コンデンサによって形成される閉ループ内を電流が流れて前記共振コンデンサを充電し、前記共振コンデンサの放電によって前記閉ループ内に前記主スイッチ素子が導通しているときと逆の電流を流して前記共振コイルにエネルギーを蓄積した後、前記補助スイッチを遮断させ、前記主スイッチ素子に並列接続されたコンデンサの電荷を放出した後に、前記主スイッチ素子に逆並列接続されたダイオードに電流を流すように構成されたことを特徴とする電源回路である。
請求項2記載の発明は、請求項1記載の電源回路であって、前記主スイッチ素子に並列に接続された補助コンデンサを更に有することを特徴とする。
請求項3記載の発明は、請求項1又は請求項2記載の電源回路であって、前記補助スイッチ素子は、電界効果型トランジスタで構成され、前記電界効果型トランジスタは、前記電源から前記共振コイルに電流が供給されるときに、前記電界効果トランジスタ内部の寄生ダイオードが逆バイアスされる向きに接続されたことを特徴とする。
請求項4記載の発明は、請求項1乃至請求項3記載のいずれか1項記載の電源回路であって、前記共振コイルと前記補助スイッチ素子の直列接続回路の一端は前記電源に接続され、他端は前記チョークコイルの一端に接続され、前記チョークコイルの他端は出力端子にされ、前記整流素子は、前記直列接続回路と前記チョークコイルの接続点と接地との間に接続された降圧型の電源回路である。
請求項5記載の発明は、請求項1乃至請求項3のいずれか1項記載の電源回路であって、前記共振コイルと前記補助スイッチ素子の直列接続回路の一端は接地され、他端は前記チョークコイルの一端に接続され、前記チョークコイルの他端は前記電源に接続され、前記整流素子は、前記直列接続回路と前記チョークコイルの接続点と出力端子との間に接続された昇圧型の電源回路である。
【0016】
本発明の電源回路によれば、主スイッチ素子が導通し、主スイッチ素子に電流が流れると、電源からチョークコイルへと電流が供給される。このとき主スイッチ素子と直列接続された共振コイルにも電流は流れ、チョークコイルと共振コイルの両方にエネルギーが蓄積される。
【0017】
補助スイッチ素子が電界効果型トランジスタで構成された場合には、この状態で主スイッチ素子が遮断されると、共振コイルの両端子間に起電力が発生し、補助スイッチ素子内部の寄生ダイオードを介して共振コイルから共振コンデンサに電流が流れはじめる。このとき共振コイルに流れる電流の向きは、主スイッチ素子の導通期間に流れる方向と同方向であり、寄生ダイオードは共振コイルの両端の起電力で順バイアスされている。
【0018】
この状態で、補助スイッチ素子のゲート端子に高電圧を印加すると、ソース−ドレイン間が導通し、寄生ダイオードに電流が流れずにソース−ドレイン間に電流が流れる(以下でこの動作を第三象限動作と称する。)。すると、電流が寄生ダイオードを介して流れる場合に比して電流による電圧降下が少なくなり、導通損失が少なくなる。
【0019】
こうして共振コイルから共振コンデンサに電流が流れると、共振コイルに蓄積されていたエネルギーが共振コンデンサに移動し、共振コンデンサが充電される。
共振コンデンサに共振コイルのエネルギーが全部移動したら、共振コンデンサは放電し、共振コンデンサから共振コイルに逆向きの電流が流れ、逆向きの電流により、共振コンデンサから共振コイルへとエネルギーが移動する。
【0020】
ある時間経過後、補助スイッチ素子を遮断すると、主スイッチ素子が遮断されたときに生じていた起電力と逆極性の起電力が生じる。逆極性の起電力により共振コイルには主スイッチ素子の導通時と逆方向に電流が流れ、逆方向の電流は電源へ回生される。主スイッチ素子に並列に補助コンデンサが接続されていた場合には、電源を介して補助コンデンサへと逆方向の電流が供給される。
【0021】
逆方向の電流が補助コンデンサに流れると、補助コンデンサが放電して補助コンデンサの両端子間の電圧が低下し、主スイッチ素子の両端子間の電圧が低下して、0Vに達すると、主スイッチ素子の逆並列に接続されているダイオードが導通する。
【0022】
この期間に主スイッチ素子の両端子間の電圧が0Vになったときに主スイッチ素子を導通させると、電流が主スイッチ素子に流れていた場合であっても、主スイッチ素子の両端子間に流れる電流と、主スイッチ素子の両端子間の電圧との積で示される主スイッチ素子のスイッチング損失は0になるので、従来に比して効率の高い電源回路を得ることができる。
【0023】
【発明の実施の形態】
以下で図面を参照し、本発明の実施形態について説明する。
図1の符号1は、本発明の実施形態に係る電源回路である。この電源回路1は、直流電圧を降圧させて負荷に印加するDC−DCコンバータであって、直流電源2と、共振コイル10と、nチャネルMOSFETからなる主スイッチ素子3と、チョークコイル4と、フライホイールダイオード5と、平滑化コンデンサ6とを有している。
【0024】
共振コイル10と、主スイッチ素子3とは直列接続されている。このうち、共振コイル10には直流電源2が接続され、主スイッチ素子3にはチョークコイル4の一端が接続されている。チョークコイル4の他端は出力端子として負荷8側に接続されており、主スイッチ素子3がオンすると、共振コイル10、主スイッチ素子3、チョークコイル4を通って直流電源2から負荷8側へと電流が供給される。
【0025】
フライホイールダイオード5は、アノードが接地され、カソードがチョークコイル4の出力端子と反対側の端子に接続されており、主スイッチ素子3がオンからオフに転じ、チョークコイル4の両端子間に起電力が生じると、その起電力で順バイアスされるようになっている。順バイアスされると、チョークコイル4に蓄積されたエネルギーを、負荷8側に供給することができるようにされている。
【0026】
負荷8側には、負荷8と並列に平滑化コンデンサ6が接続されている。平滑化コンデンサ6は、主スイッチ素子3のオン/オフによって供給された電流で充放電され、出力端子に現れる電圧を出力電圧として負荷8に印加できるようにされている。
【0027】
電源回路1にはさらに制御回路7が設けられている。この制御回路7は、基準電圧生成器24と、誤差アンプ23と、コンパレータ22と、PWMコントローラ21とを有している。誤差アンプ23には、出力電圧をサンプリングした電圧である検出電圧と、基準電圧生成器24が生成する基準電圧とが入力されており、その差分が増幅されて誤差信号としてコンパレータ22に出力される。コンパレータ22には、誤差信号とともに、周波数一定の鋸歯状波も入力されており、誤差信号は鋸歯状波と比較されて、比較結果から、矩形波の比較検出信号が生成され、PWMコントローラ21に出力される。
【0028】
PWMコントローラ21は、比較検出信号の電圧に応じて主スイッチ素子3のゲート電圧を制御し、主スイッチ素子3をオン/オフさせる。
従って、主スイッチ素子3のスイッチング周波数は一定であり、鋸歯状波の比較対象である誤差信号の大きさにより、オン/オフ比が変化する。
【0029】
誤差アンプ23と、コンパレータ22と、PWMコントローラとで、出力電圧を主スイッチ素子3に負帰還させると、検出電圧が基準電圧よりも大きい場合には、誤差アンプ23と、コンパレータ22と、PWMコントローラとは、主スイッチ素子3のオフ期間を長くさせ、その結果、検出電圧は基準電圧と一致するまで低下する。逆に、基準電圧が検出電圧よりも高い場合には、主スイッチ素子のオン期間が長くなり、検出電圧は基準電圧と一致するまで上昇する。
【0030】
上述の電源回路1は、補助スイッチ素子11と共振コンデンサ12とを有しており、補助スイッチ素子11と共振コンデンサ12とは互いに直列接続され、共振コイルに並列接続されている。図1では、直列接続された補助スイッチ素子11と共振コンデンサ12とを符号15に示している。
【0031】
ここでは補助スイッチ素子11にはnチャネルMOSFETが用いられている。補助スイッチ素子11のソース端子は共振コイル10の主スイッチ素子3側の一端に接続され、ドレイン端子は、共振コンデンサ12を介して共振コイル10の電源側の一端に接続されている。
この補助スイッチ素子11のゲート端子はPWMコントローラ21に接続され、制御回路7によって制御されている。
【0032】
上述の構成を有する電源回路1が定常運転しているものとし、主スイッチ素子3がオンしている状態から、主スイッチ素子3がオフし、再びオンするまでの動作について、図2のタイミングチャートと、図3〜図10の電流状態図とを参照しながら以下で説明する。
【0033】
図2のタイミングチャートでは、VQ3GSは主スイッチ素子3のゲート−ソース間の電圧を示し、VQ11GSは補助スイッチ素子11のゲート−ソース間の電圧を示している。
【0034】
また、VQ3DSは主スイッチ素子3のドレイン−ソース間の電圧を示し、VQ11DSは補助スイッチ素子11のドレイン−ソース間の電圧を示している。IQ3は主スイッチ素子3のドレイン−ソース間に流れる電流を示し、IQ11は補助スイッチ素子11のドレイン−ソース間に流れる電流を示している。
【0035】
さらに、IC9は補助コンデンサ9に流れる電流を示し、IL10は共振コイル10に流れる電流を示し、ID13は、後述する主スイッチ素子3の寄生ダイオード13に流れる電流をそれぞれ示している。
【0036】
主スイッチ素子3がオンしている状態では、補助スイッチ素子11はオフ状態にあり、この状態では、図3に示すように、直流電源2から、共振コイル10、主スイッチ素子3、チョークコイル4を介して負荷8へと電流I1が供給される。図2では、主スイッチ素子3がオンしている状態におけるある時刻を符号t1で示している。電流I1が供給されることで、チョークコイル4及び共振コイル10にエネルギーが蓄えられる。
【0037】
かかる状態から、制御回路7からの制御電圧により、主スイッチ素子3がオフする。図2では、主スイッチ素子3が時刻t2でオフするものとしている。
主スイッチ素子3がオフすると、図4に示すように補助コンデンサ9を通じてチョークコイル4及び共振コイル10に電流I2が流れる。電流I2により補助コンデンサ9が充電され、補助コンデンサ9の両端の電圧が大きくなると、チョークコイル4及び共振コイル10の両端子に起電力が生じる。チョークコイル4に生じる起電力の極性は、負荷8側の端子に正電圧が生じる向きであり、共振コイル10に生じる起電力の向きは、主スイッチ素子3側の端子に正電圧が生じる向きである。
【0038】
チョークコイル4、共振コイル10のそれぞれに生じた起電力によりフライホイールダイオード5と、寄生ダイオード14とがそれぞれ順バイアスされ、ターンオンする。フライホイールダイオード5がターンオンすると、チョークコイル4、負荷8、フライホイールダイオード5により閉ループが形成され、図5に示すように、チョークコイル4に生じた起電力により、この閉ループに電流I3が流されれる。
【0039】
他方、寄生ダイオード13がターンオンすると、共振コイル10に生じた起電力により、共振コイル10、寄生ダイオード14、共振コンデンサ12の間に形成された閉ループに、図5に示すように電流I4が流される。図2では、時刻t2′でフライホイールダイオード5がターンオンしているものとし、時刻t3で寄生ダイオード14がターンオンするものとしている。
【0040】
電流I4が寄生ダイオード14に流れ始めたら、制御回路7の制御信号により補助スイッチ素子11のゲート・ソース間にゲート信号を印加して、補助スイッチ素子11を導通させる。図2では時刻t4で補助スイッチ素子11が導通するものとしている。
【0041】
共振コイル10の起電力により電流I5が流され、その電流I5で共振コンデンサ12が充電されると、共振コイル10に蓄積されていたエネルギーは共振コンデンサ12に移動する。
【0042】
共振コイル10に蓄積されていたエネルギーが共振コンデンサ12に全部移動すると、今度は共振コンデンサ12が放電を開始し、図7に示すように、直前まで流れていた電流I5と逆向きの放電電流I6を共振コイル10に流す。図2では時刻t5に、放電電流I6が流れはじめるものとしている。その放電電流I6により、共振コンデンサ12から共振コイル10へとエネルギーが移動したら、制御回路7により、補助スイッチ素子11がオフさせられる。図2では時刻t6で、補助スイッチ素子11がオフさせられている。
【0043】
補助スイッチ素子11がオフすると、共振コイル10は共振コンデンサ12から切り離される。すると、共振コイル10には、共振コンデンサ12の放電電流I6と同じ向きの電流I7を発生させる起電力が生じる。
【0044】
その電流I7は図8に示すように、共振コイル10の起電力により、直流電源2と、ターンオンしたフライホイールダイオード5と、補助コンデンサ9とを流れる。補助コンデンサ9は、主スイッチ素子3のドレイン側が正、ソース側が負の極性で充電されているが、電流I7は補助コンデンサ9を放電させる向きに流れるから、まず補助コンデンサ9の両端子間の電圧が低下し、次に逆向きに充電され始める。
【0045】
主スイッチ素子3内部には、図9に示すように符号13に示す寄生ダイオードが形成され、主スイッチ素子3と並列に接続されている。補助コンデンサ9が電流I7により逆向きに充電され始めると、寄生ダイオード13が順バイアスされ、導通すると寄生ダイオード13に電流I8が流れる。その状態では主スイッチ素子3のソース−ドレイン間の電圧は寄生ダイオード13の導通電圧VFでクランプされる。図2では時刻t7で寄生ダイオード13が導通している。
【0046】
主スイッチ素子3のソース−ドレイン間の電圧が導通電圧VFでクランプされた後、主スイッチ素子3がオンさせられる。図2では時刻t7′で主スイッチ素子3がオンしている。
【0047】
このように主スイッチ素子3は、寄生ダイオード13が導通したのちにオンしており、オンした時刻でのドレイン−ソース間の電圧は導通電圧VFであり、非常に小さい状態でオフからオンに転じる。従って、主スイッチ素子3のスイッチング損失は非常に小さくなっている。
【0048】
寄生ダイオード13を流れる電流I8は、図2に示した時刻t8で流れなくなり、直流電源2から、共振コイル10、主スイッチ素子3、チョークコイル4を介して負荷8側へと電流I9が供給され、次いで、フライホイールダイオード5が逆バイアスされると、電流I3は流れなくなる。この状態では、図10に示すように図3の状態で流れる電流I1と同じ閉ループを電流I9が流れ、時刻t1と同じ状態に復帰する。図2では時刻t1′で、電源回路1が時刻t1と同じ状態に復帰するものとする。以上のようにして主スイッチ素子3はオン状態からオフし、再びオンした状態になる。上記動作を繰り返すことにより、主スイッチ素子3はオン/オフを繰り返す。
【0049】
なお、本実施形態では、図1に示すように、直列接続された主スイッチ素子3と共振コイル10とのうち、共振コイル10が直流電源2側に配置され、主スイッチ素子3が負荷8側に配置された電源回路1について説明したが、本発明はこれに限らず、例えば、図11に示すように、主スイッチ素子3が直流電源2側に配置され、共振コイル10が負荷8側に配置されてなる電源回路31の構成としてもよい。
【0050】
また、図12に示すようなブースト型の電源回路41の構成としてもよい。この電源回路41は、チョークコイル4とフライホイールダイオード5とが直列接続され、チョークコイル4が直流電源2側に、フライホイールダイオード5が負荷8側にそれぞれ配置され、主スイッチ素子3と共振コイル10との直列接続回路が直流電源2に並列に接続され、補助スイッチ回路15が共振コイル10に並列接続されてなる昇圧型の電源回路である。
【0051】
かかる電源回路41では、主スイッチ素子3がオフからオンに転ずると、直流電源2が生成する電源電圧により、直流電源2、チョークコイル4、共振コイル10、主スイッチ素子3で形成される閉ループに電流が流され、この電流により、チョークコイル4及び共振コイル10にエネルギーが蓄積される。
【0052】
主スイッチ素子3がオンからオフに転ずると、蓄積されたエネルギーによりチョークコイル4及び共振コイル10の両端子に、それぞれ起電力が生じ、チョークコイル4では、フライホイールダイオード5側の端子に正電圧が生じ、共振コイル10では、主スイッチ素子3側の端子に正電圧が生じる。負荷8側には、直流電源2で生成された電源電圧と、チョークコイル4の両端に生じた起電力とにより、フライホイールダイオード5を介して電流が供給され、負荷8側には、電源電圧に、チョークコイル4の両端子間に生じる起電力が加算された電圧が印加される。
【0053】
主スイッチ素子3が再びオフからオンに転じたときに、負荷8側から直流電源2側へ電流が流れようとしても、その電流の向きは、フライホイールダイオード5が逆バイアスされる向きであるため、かかる電流は流れないようになっている。
【0054】
主スイッチ素子3がオフからオンに転ずるときには、チョークコイル4及び共振コイル10に生じる起電力により、補助コンデンサ9に電流が供給され、補助コンデンサ9が充電される。
【0055】
共振コイル10の両端子に生じる起電力により、補助スイッチ素子11の寄生ダイオード14は順バイアスされ、次いで導通する。すると、共振コイル10から寄生ダイオード14を介して共振コンデンサ12に電流が流される。
【0056】
この状態で補助スイッチ素子11がオンすると、第三象限動作により、共振コイル10から供給される電流は寄生ダイオード14を介さずに、補助スイッチ素子11のソース−ドレイン間を流れる。
【0057】
共振コイル10から共振コンデンサ12に流れる電流により、共振コイル10に蓄積されたエネルギーは共振コンデンサ12に移動する。全部のエネルギーが共振コンデンサ12に移動すると、今度は共振コンデンサ12が放電を開始し、直前まで流れていた電流と逆向きの放電電流を共振コイル10に流す。放電した結果、共振コンデンサ12の両端子間の電圧が0Vになると、制御回路7により、補助スイッチ素子11がオフさせられる。
【0058】
補助スイッチ素子11がオフすると、共振コイル10には、共振コンデンサ12の放電電流と同じ向きの電流を発生させる起電力が生じる。
放電電流と同じ向きの電流は、共振コイル10の起電力により、チョークコイル4と、直流電源2とを介して補助コンデンサ9に流される。補助コンデンサ9は、主スイッチ素子3のドレイン側が正、ソース側が負の極性で充電されているが、放電電流と同じ向きの電流は、補助コンデンサ9を放電させる向きに流れるから、まず補助コンデンサ9の両端子間の電圧が低下し、次に逆向きに充電され、主スイッチ素子の寄生ダイオード13の導通電圧VFでクランプされ、その後主スイッチ素子3がオンさせられる。このように、電源回路41においても、主スイッチ素子3は、寄生ダイオード13がクランプされ、ソース−ドレイン間の電圧が非常に小さい導通電圧VFの状態でオフからオンに転じるので、図1の電源回路1と同様に、主スイッチ素子3のスイッチング損失は非常に小さくなる。
【0059】
さらに、図13に示すようなバックブースト型の電源回路51の構成としてもよい。この電源回路51は、チョークコイル4が平滑化コンデンサ6に並列接続され、フライホイールダイオード5のカソードがチョークコイル4側に接続され、アノードが平滑コンデンサ8側に接続されている点で図1の電源回路1と異なる。
【0060】
この電源回路51では、主スイッチ素子3がオフからオンに転ずると、直流電源2の起電力により、直流電源2、共振コイル10、主スイッチ素子3、チョークコイル4で形成される閉ループに電流が流され、チョークコイル4及び共振コイル10にエネルギーが蓄積される。
【0061】
主スイッチ素子3がオンからオフに転じると、蓄積されたエネルギーによりチョークコイル4及び共振コイル10の両端子に、それぞれ起電力が生じ、チョークコイル4では、フライホイールダイオード5側の端子に負電圧が生じ、共振コイル10では、主スイッチ素子3側の端子に正電圧が生じる。
【0062】
チョークコイル4の両端子に生じた起電力により、チョークコイル4と負荷8とフライホイールダイオード5との間で形成される閉ループに電流が流れる。この電流は、図1で説明した電源回路1の負荷8側に流れる電流と逆向きに負荷8側を流れるので、負荷8側には、図1の電源回路1と逆極性の電圧が印加される。
【0063】
この回路では、主スイッチ素子3が再びオフからオンに転じ、直流電源2の起電力により、直流電源2から共振コイル10、主スイッチ素子3を介して負荷8側に電流が流れようとしても、その電流の向きはフライホイールダイオード5が逆バイアスされる向きなので、流れることはできない。
【0064】
主スイッチ素子3がオンからオフに転じるときには、蓄積されたエネルギーによりチョークコイル4及び共振コイル10の両端子に、それぞれ起電力が生じる。この起電力により、補助コンデンサ9に電流が供給され、この電流により補助コンデンサ9が充電される。
【0065】
共振コイル10の両端子に生じる起電力により、補助スイッチ素子11の寄生ダイオード14は順バイアスされ、導通する。すると、共振コイル10から寄生ダイオード14を介して共振コンデンサ12に電流が流される。
【0066】
この状態で補助スイッチ素子11がオンすると、第三象限動作により、共振コイル10から供給される電流は寄生ダイオード14を介さずに、補助スイッチ素子11のソース−ドレイン間を流れる。
【0067】
共振コイル10から共振コンデンサ12に流れる電流により、共振コイル10に蓄積されたエネルギーは共振コンデンサ12に移動する。全部のエネルギーが共振コンデンサ12に移動すると、今度は共振コンデンサ12が放電を開始し、直前まで流れていた電流と逆向きの放電電流を共振コイル10に流す。この放電電流により、共振コンデンサ12から共振コイル10へとエネルギーが移動し、共振コンデンサ12の両端子間の電圧が0Vになると、制御回路7により、補助スイッチ素子11がオフさせられる。
【0068】
補助スイッチ素子11がオフすると、共振コイル10には、共振コンデンサ12の放電電流と同じ向きの電流を発生させる起電力が生じる。
放電電流と同じ向きの電流は、共振コイル10の起電力により、直流電源2と、チョークコイル4とを順次介して補助コンデンサ9に流れる。
【0069】
補助コンデンサ9は、主スイッチ素子3のドレイン側が正、ソース側が負の極性で充電されているが、放電電流と同じ向きの電流は、補助コンデンサ9を放電させる向きに流れるから、まず補助コンデンサ9の両端子間の電圧が低下し、次に逆向きに充電され、主スイッチ素子の寄生ダイオード13の導通電圧VFでクランプされ、その後主スイッチ素子3がオンさせられる。
【0070】
このように主スイッチ素子3は、オンした時刻でのソース−ドレイン間の電圧は導通電圧VFであり、非常に小さい状態でオフからオンに転じる。従って、図1の電源回路1と同様に、主スイッチ素子3のスイッチング損失は非常に小さくなる。
【0071】
また、本実施形態では、整流素子としてフライホイールダイオード5を用いたが、本発明はこれに限らず、整流素子をMOSFETで構成し、第三象限動作をするように構成してもよい。
さらに、補助スイッチ素子11としてMOSFETを用いたが、IGBTを用いてもよい。
【0072】
また、主スイッチ素子3、補助スイッチ素子11にそれぞれ寄生ダイオード13、14が形成されているものとしたが、本発明はこれに限らず、主スイッチ素子3、補助スイッチ素子11の各ソース−ドレイン間に、外付けのダイオードを接続するように構成してもよい。
【0073】
【発明の効果】
スイッチング損失を低減し、電源回路の効率を高くすることができる。
【図面の簡単な説明】
【図1】本発明の電源回路の一例を示す回路図
【図2】本発明の電源回路の動作を説明するタイミングチャート
【図3】本発明の電源回路の電流状態を説明する第1の状態図
【図4】本発明の電源回路の電流状態を説明する第2の状態図
【図5】本発明の電源回路の電流状態を説明する第3の状態図
【図6】本発明の電源回路の電流状態を説明する第4の状態図
【図7】本発明の電源回路の電流状態を説明する第5の状態図
【図8】本発明の電源回路の電流状態を説明する第6の状態図
【図9】本発明の電源回路の電流状態を説明する第7の状態図
【図10】本発明の電源回路の電流状態を説明する第8の状態図
【図11】本発明の他の実施形態を示す第1の回路図
【図12】本発明の他の実施形態を示す第2の回路図
【図13】本発明の他の実施形態を示す第3の回路図
【図14】従来の電源回路を示す回路図
【図15】従来の電源回路の動作を説明するタイミングチャート
【符号の説明】
1……電源回路 2……直流電源 3……主スイッチ素子 4……チョークコイル 5……フライホイールダイオード(整流素子) 6……平滑コンデンサ7……制御回路 8……負荷 9……補助コンデンサ 10……共振コイル 11……補助スイッチ素子 12……共振コンデンサ 13、14……寄生ダイオード
Claims (5)
- 主スイッチ素子と、
前記主スイッチ素子が導通すると、電源から電流が供給され、エネルギーが蓄積されるように構成されたチョークコイルと、
前記主スイッチ素子が遮断し、チョークコイルに発生する起電力により順バイアスされ、前記チョークコイルの放電電流が流れるように構成された整流素子とを有する電源回路であって、
共振コイルと、補助スイッチ素子と、共振コンデンサとを有し、
前記共振コイルは、前記主スイッチ素子に直列接続され、
前記補助スイッチ素子と、前記共振コンデンサとが直列接続された回路が、前記共振コイルに並列接続され、
前記共振コイルは前記主スイッチ素子が導通したときにエネルギーが蓄積され、前記主スイッチ素子が遮断したときに前記補助スイッチを導通させて前記共振コイルに生じた電圧で、前記共振コイルと、前記補助スイッチ素子と、前記共振コンデンサによって形成される閉ループ内を電流が流れて前記共振コンデンサを充電し、前記共振コンデンサの放電によって前記閉ループ内に前記主スイッチが導通しているときと逆の電流を流して前記共振コイルにエネルギーを蓄積した後、前記補助スイッチを遮断させ、前記主スイッチ素子に並列接続されたコンデンサの電荷を放出した後に、前記主スイッチ素子に逆並列接続されたダイオードに電流を流すように構成されたことを特徴とする電源回路。 - 前記主スイッチ素子に並列に接続された補助コンデンサを更に有することを特徴とする請求項1記載の電源回路。
- 前記補助スイッチ素子は、電界効果型トランジスタで構成され、
前記電界効果型トランジスタは、前記電源から前記共振コイルに電流が供給されるときに、前記電界効果トランジスタ内部の寄生ダイオードが逆バイアスされる向きに接続されたことを特徴とする請求項1又は請求項2記載の電源回路。 - 前記共振コイルと前記補助スイッチ素子の直列接続回路の一端は前記電源に接続され、他端は前記チョークコイルの一端に接続され、前記チョークコイルの他端は出力端子にされ、
前記整流素子は、前記直列接続回路と前記チョークコイルの接続点と接地との間に接続された降圧型の請求項1乃至請求項3のいずれか1項記載の電源回路。 - 前記共振コイルと前記補助スイッチ素子の直列接続回路の一端は接地され、他端は前記チョークコイルの一端に接続され、前記チョークコイルの他端は前記電源に接続され、
前記整流素子は、前記直列接続回路と前記チョークコイルの接続点と出力端子との間に接続された昇圧型の請求項1乃至請求項3のいずれか1項記載の電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21098899A JP4328417B2 (ja) | 1999-07-26 | 1999-07-26 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21098899A JP4328417B2 (ja) | 1999-07-26 | 1999-07-26 | 電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001037214A JP2001037214A (ja) | 2001-02-09 |
JP4328417B2 true JP4328417B2 (ja) | 2009-09-09 |
Family
ID=16598468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21098899A Expired - Fee Related JP4328417B2 (ja) | 1999-07-26 | 1999-07-26 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4328417B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4349017B2 (ja) * | 2003-07-09 | 2009-10-21 | ウシオ電機株式会社 | Dc−dcコンバータおよびそれを用いた高圧放電ランプ点灯装置 |
JP4768498B2 (ja) * | 2006-04-14 | 2011-09-07 | 日立コンピュータ機器株式会社 | 双方向dc−dcコンバータおよびそれを用いた電源装置 |
CN101676822B (zh) * | 2008-10-31 | 2011-10-26 | 旭丽电子(广州)有限公司 | 电源配置装置 |
JP5573916B2 (ja) * | 2012-10-17 | 2014-08-20 | Tdk株式会社 | 電源装置 |
KR101717673B1 (ko) * | 2015-07-21 | 2017-03-17 | 인하대학교 산학협력단 | 벅-부스트 컨버터 |
-
1999
- 1999-07-26 JP JP21098899A patent/JP4328417B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001037214A (ja) | 2001-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7602154B2 (en) | Phase compensation driving scheme for synchronous rectifiers | |
US8035364B2 (en) | Step-down switching regulator with freewheeling diode | |
US6980441B2 (en) | Circuit and method for controlling a synchronous rectifier in a power converter | |
US9287792B2 (en) | Control method to reduce switching loss on MOSFET | |
US6522108B2 (en) | Loss and noise reduction in power converters | |
US7385833B2 (en) | Snubber circuit for a power converter | |
JP5362721B2 (ja) | 二極性マルチ出力dc/dcコンバータ及び電圧レギュレータ | |
US7272024B2 (en) | Synchronized rectification circuit and switching power supply device | |
US7304463B2 (en) | DC-DC converter | |
US9729061B2 (en) | Boost regulator having adaptive dead time | |
US11245324B2 (en) | Switching converter and a method thereof | |
US7535733B2 (en) | Method of controlling DC-to-DC converter whereby switching control sequence applied to switching elements suppresses voltage surges at timings of switch-off of switching elements | |
CN100547895C (zh) | 用于同步整流dc-dc转换器的负脉冲消除器电路和方法 | |
US5307005A (en) | Zero current switching reverse recovery circuit | |
US9160234B2 (en) | Switching power supply apparatus | |
US7423888B2 (en) | Voltage conversion circuit and switching power supply device | |
US20190341859A1 (en) | Active clamp flyback converters | |
US7002323B2 (en) | Switching power supply circuit capable of reducing switching loss and control method used therein | |
JP3655247B2 (ja) | 同期整流回路及び電源装置 | |
JP4328417B2 (ja) | 電源回路 | |
US10784785B2 (en) | Monitoring SMPS power switch voltage via switch drain source capacitance | |
JP5767408B2 (ja) | スイッチング電源回路 | |
JP4383946B2 (ja) | 電源装置 | |
JP2004153990A (ja) | 力率改善コンバータ | |
KR20070065818A (ko) | 파워 컨버터에서의 영전압 스위칭(zvs) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090109 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090615 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4328417 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140619 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |