CN102904220B - 高压半桥驱动芯片的欠压保护方法及高压半桥电路 - Google Patents

Abstract

本发明公开了高压半桥驱动芯片的欠压保护方法及高压半桥电路，方法为：当低端电源电压VCC发生欠压时，欠压保护电路封锁高端和低端信号通道，若低侧电源电压VCC高于低侧欠压阈值VCCU，且高侧电源电压VBS低于高侧欠压阈值VBSU，则强制高压半桥驱动芯片的高侧通道输出低电平，低侧通道输出高电平，关闭上功率管，开通下功率管，使低侧电压源VCC通过外部二极管给自举电容C_B充电，直到高侧电压源VBS大于高侧欠压阈值VBSU，高低侧电源电压高于高低侧欠压阈值，高压半桥驱动芯片正常工作。电路包括：高压半桥驱动电路、上功率管M1及下功率管M2、二极管D_B及自举电容C_B。

Description

高压半桥驱动芯片的欠压保护方法及高压半桥电路

技术领域

本发明涉及一种高压半桥驱动芯片的欠压保护方法及高压半桥电路，专门针对高压半桥驱动芯片，该芯片被广泛应用在电机驱动、大功率LED照明、荧光灯照明、逆变电源等应用系统上。

背景技术

新开发的硅基和SOI(Silicon On Insulator)基高低压兼容工艺可集成高压功率器件和可靠的隔离技术，带动了高压功率集成电路的快速发展。它将高压功率器件与控制和保护电路单片集成，减少了系统中的元件数、互连数和焊点数，不仅提高了系统的可靠性、稳定性，而且减少了系统的功耗、体积、重量和成本，对实现军事装备和民用装置的小型化、智能化和节能化有着重要的意义。

高压半桥驱动芯片是最典型的一种高压集成芯片的拓扑结构，用来驱动两个以图腾柱形式连接的功率MOS管或IGBT，使其交替导通。芯片内部集成了输入接口、死区逻辑控制、脉冲产生、高压电平移位、脉冲滤波、RS触发器、输出驱动，欠压保护等电路。除了作为高侧和低侧电路的接口的高压电平移位电路，位于隔离结构的边缘，需要工作在几百伏电压下，其他的电路模块分别位于高压区和低压区，均在10到20伏的电压下工作，但需要单独供电，低压区直接使用直流低压电源供电，而高压区处于浮置状态需要通过自举电容供电，如图1所示，当半桥结构中的下管M2开通，上管M1关断时，电源VCC通过自举二极管和下管对自举电容充电，当上管开通，下管关断时，自举电容给高侧电路供电。若芯片高低侧的电源电压太低，可能会导致芯片的开关速度下降，为了提高芯片低压下的工作效率，在芯片的高压区和低压区设置了两个相互独立的欠压保护电路，分别用来检测低压直流电源和自举电容电压，当低压直流电源电压低于欠压阈值时，关闭上管和下管，当自举电容上的电压低于欠压阈值时，关闭上管。

如上分析可知，传统的高压半桥驱动芯片的欠压保护电路相互独立，分别依靠电阻分压对高低侧电源进行采样，然后和内部的齐纳稳压源进行比较，诊断芯片电源电压是否充足，且高侧欠压保护电路只能控制半桥结构中的上管。因此存在很多问题，如下所述。

首先，芯片的高侧欠压信号和高侧RS触发器相连，一旦自举电容上的电压低于电压阈值后，欠压保护电路就会让RS触发器复位，关闭上管，而脉冲发生器像正常情况下一样开启高压电平移位电路中N沟道横向双扩散MOS管，自举电容上的电荷通过电平移位电路的电阻和N沟道横向双扩散MOS管放电，浪费自举电容上储存的电能。

其次，在芯片上电或者由于外界环境导致自举电容上的电荷被过度泄放时，可能需要几百微秒以上的时间对自举电容充电，才能达到高侧欠压阈值，此时需要下管一直开启，而依据当前的芯片设计，无法做到。因为高压驱动芯片的两条通道的输入信号是交替为高电平的，当低侧通道输入信号为高电平时，通过下管给自举电容充电，当高侧通道输入信号为高电平时，由于自举电容上的电荷被过度泄放，电容还处于欠压状态，高侧还未开启，但通过高压电平移位等电路消耗自举电容上的电荷，使得下管给自举电容充电的电荷又被泄放掉一部分，如此先充电再放一部分电荷地循环，直到自举电容上的电压高于欠压阈值，大大降低了对自举电容充电的效率。

发明内容

（一）要解决的技术问题

本发明提供一种能够提高自举电容充电的效率并能实施高低侧电源欠压保护的高压半桥驱动芯片的欠压保护方法及高压半桥电路。

（二）技术方案

为了实现上述目的，本发明的技术方案如下：

一种高压半桥驱动芯片的欠压保护方法，包括以下步骤：

S1)给高压半桥驱动芯片上电，使高压半桥驱动芯片处于工作状态，

S2)采集低侧电源电压VCC，若低侧电源电压VCC低于设定的低侧欠压阈值，所述低侧欠压阈值为VCCU，则强制高压半桥驱动芯片的高侧通道和低侧通道都输出低电平，从而关闭所述高压半桥驱动芯片驱动的半桥中的上功率管M1和下功率管M2，若低侧电源电压高于低侧欠压阈值，则进行下面的一个步骤；

S3)采集高侧电源电压VB，比较高侧电源电压和高侧欠压阈值的大小，所述高侧欠压阈值为VBSU，若高侧电源电压低于高侧欠压阈值，则强制高压半桥驱动芯片的高侧通道输出零电平，低侧通道输出高电平，从而关闭高压半桥驱动芯片驱动的半桥中的上功率管M1，开通下功率管，使低侧电压源通过下功率管M2给自举电容C_B充电，直到高侧电源电压大于高侧欠压阈值，撤除控制信号；若高侧电源电压高于高侧欠压阈值，高压半桥驱动芯片的高侧和低侧的输出和输入保持一致，高压半桥驱动芯片正常工作；

S4)返回上S2)。

本发明所述的一种高压半桥电路，包括高压半桥驱动电路，在高压半桥驱动电路的高侧输出端HO及低侧输出端LO上分别连接有上功率管M1及下功率管M2且高侧输出端HO及低侧输出端LO分别与上功率管M1及下功率管M2的栅连接，所述上功率管M1的源端及下功率管M2的漏端连接且与高压半桥驱动电路的高侧地VS连接，上功率管M1的漏端接母线电压VH，下功率管M2的源端接低侧地COM，在高压半桥驱动电路的低侧电源端VCC与高侧地VS之间设有二极管D_B及自举电容C_B，二极管D_B的阴极与自举电容C_B的一端连接且与高压半桥驱动电路的高侧电源VB连接，二极管D_B阳极及自举电容C_B的另一端分别与高压半桥驱动电路的低侧电源端VCC及高侧地VS连接，高压半桥驱动电路包括高侧驱动电路、低侧驱动电路、第一比较器COMP43、第二比较器COMP44、高侧逻辑模块、低侧逻辑模块、脉冲产生器及低侧延时电路，高侧驱动电路包括高侧电源电压检测电路和高侧电平移位电路，高侧电源电压检测电路的PORT2输出端口与第一比较器COMP43的一个输入端连接，高侧电源电压检测电路的PORT3输入端口与第一比较器COMP43的输出端连接，高侧电源电压检测电路的PORT1输入端口与高侧电平移位电路的驱动信号输出D端连接，第一比较器COMP43的输出端与高侧逻辑模块的输入A端连接且第一比较器COMP43的输出端通过反相器与低侧逻辑模块的输入A端连接，低侧驱动电路的采样输出端与第二比较器COMP44的一个输入端连接，第二比较器COMP44的输出端分别与高侧逻辑模块的输入B端、低侧逻辑模块的输入B端连接，在高侧逻辑模块的输入C端、低侧逻辑模块的输入C端上分别连接有高侧输入级和低侧输入级，在所述第一比较器COMP43及第二比较器COMP44的另一个输入端上连接有基准电路VREF，所述高侧逻辑模块的输出端与脉冲产生器的输入端连接，脉冲产生器的两个输出端分别与高侧电平移位电路的两个输入端连接，高侧电平移位电路的输出端作为高压半桥驱动电路的高侧输出端HO，低侧逻辑模块的输出端与低侧延时电路的输入端连接，低侧延时电路的输出端与低侧驱动电路的驱动信号输入端连接，低侧驱动电路的输出端作为高压半桥驱动电路的低侧输出端LO。

因此，针对上述欠压保护方法，本发明提供的高压半桥驱动芯片欠压保护电路包括：高侧欠压保护电路和低侧欠压保护电路。其中，高侧欠压保护电路包括用于检测高侧电源电压的高侧电源电压检测电路和电压比较器COMP43，低侧欠压保护电路包括用于检测低侧电源电压的低侧电源采用电路和电压比较器COMP44，其特征在于，电压比较器COMP43位于高压半桥驱动芯片的低侧，且电压比较器COMP43和电压比较器COMP44共用一个基准电压源VREF。

在本发明中，高侧电源电压检测电路可以将高侧电源电压状态信号传递给高侧比较器COMP43，且可承受几百伏的高压。本发明提供的高侧电源电压检测电路，包括第一P沟道横向双扩散MOS管PLDMOS1、第二P沟道横向双扩散MOS管PLDMOS2，第一低压PMOS管PMOS1、第二低压PMOS管PMOS2，第一低压NMOS管NMOS1、第二低压NMOS管NMOS2、第三低压NMOS管NMOS3、第四低压NMOS管NMOS4，第一电阻R11、第二电阻R12、第三电阻R21、第四电阻R22，第一P沟道横向双扩散MOS管PLDMOS1、第二P沟道横向双扩散MOS管PLDMOS2、第一低压PMOS管PMOS1和第二低压PMOS管PMOS2的源端和衬底电极均接高侧电源VB，第一低压NMOS管NMOS1、第二低压NMOS管NMOS2和第四低压NMOS管NMOS4的源端和衬底均接高压半桥驱动芯片高侧地VS，第三低压NMOS管NMOS3的源端和衬底接地COM，第一P沟道横向双扩散MOS管PLDMOS1的漏端与第二P沟道横向双扩散MOS管PLDMOS2的漏端连接，且所述第一P沟道横向双扩散MOS管PLDMOS1的漏端作为高侧电源电压的检测电路的PORT2输出端口，所述第三电阻R21的一端与所述第四电阻R22的一端连接且与第三低压NMOS管NMOS3的漏端连接，第三电阻R21的另一端与第一P沟道横向双扩散MOS管PLDMOS1的漏端及第二P沟道横向双扩散MOS管PLDMOS2的漏端连接，第四电阻R22的另一端及第三低压NMOS管NMOS3的源端接低侧地COM，所述第三低压NMOS管的栅端作为高侧电源电压的检测电路的PORT3的输入端口；第一电阻R11的一端与第二电阻R12的一端连接且与第二P沟道横向双扩散MOS管PLDMOS2的栅端相接，第一电阻R11的另一端连接至高测电源VB，第二电阻R12的另一端与第四低压NMOS管NMOS4的漏端连接，第四低压NMOS管NMOS4的漏和栅短接，第四低压NMOS管NMOS4的源端接高侧地VS；第二低压PMOS管PMOS2的漏端和栅端分别与第二低压NMOS管NMOS2的漏端和栅端连接，所述第二低压PMOS管PMOS2的源端接高测电源VB，所述第二低压NMOS管NMOS2的源端接高侧地VS，第一P沟道横向双扩散MOS管PLDMOS1的栅端和第二低压PMOS管PMOS2的漏端相接，第一低压PMOS管PMOS1的漏端和栅端分别与第一低压NMOS管NMOS1的漏端和栅端连接，所述第一低压PMOS管PMOS1的源端接高侧电源VB，所述第一低压NMOS管NMOS1的源端接高侧地VS，第二低压PMOS管PMOS2的栅端与第一低压PMOS管PMOS1的漏端相连，所述第一低压PMOS管PMOS1与第一低压NMOS管NMOS1的栅端作为高侧电源电压检测电路的PORT1输入端口。

与现有技术相比，本发明具有如下优点：

本发明的目的是为了解决上述传统高压半桥驱动芯片中欠压保护电路存在的缺陷，采用可耐高压的P沟道横向双扩散MOS管与电阻串联分压，将高侧电源状态传输给低侧控制电路，无论低侧还是高侧电源发生欠压，都能通过欠压保护电路控制高压半桥驱动芯片两个通道的信号输出状态。其结构简单，具有降低上电时系统设计的复杂性，提高自举电容充电的效率，同时避免不必要的功率浪费等优点。具体优点如下：

1.本发明降低了系统设计的复杂度，确保高压半桥驱动芯片上电期间先给为高侧供电的自举电容充电，直到高侧电源电压高于高侧欠压阈值时，高压半桥驱动芯片才正常工作。避免了在传统电路中，当高侧电源电压还低于高侧欠压阈值，而高侧通道输入信号却为高电平时，高压电平移位等电路消耗自举电容上的电荷的现象，从而大大提高了充电效率。

2.本发明采用了两个可耐高压的P沟道双扩散MOS管将高侧电压状态信号传递到高侧比较器，可实时控制高侧信号的传输，当高侧通道的信号是高电平时，一旦发生欠压，脉冲产生器就会通过前面的高侧逻辑模块接受一个下降沿，关闭上管，反之高侧电源从欠压状态恢复时，脉冲产生器就会通过高侧逻辑模块接受一个上升沿，开启上管，无需到下一个脉冲。

3.本发明通过在低侧延时模块和脉冲发生器前面增加逻辑模块，当低侧通道欠压时，低侧比较器控制两个逻辑模块分别产生一个下降沿信号，关断上管和下管；而高侧比较器的输出分两路，一条支路经过低侧逻辑模块产生控制信号接到低侧延时模块的输入端，另一条支路经过高侧逻辑模块产生控制信号接到脉冲产生的输入端，在高侧电源电压低于欠压阈值时，高侧比较器通过两个逻辑模块强制开启半桥结构中的下管，关闭上管，使自举电容可以立即通过低侧电源和外部自举二极管充电，提高了工作效率，避免了电容还处于欠压状态但高侧通道输入信号HIN为高电平时，就通过高压电平移位电路消耗自举电容上电荷的现象发生。

4.本发明采用可耐高压的P沟道横向双扩散MOS管，将高侧电源状态传输给低侧控制电路，无论低侧还是高侧电源发生欠压，都能通过欠压保护电路控制半桥驱动芯片两个通道的信号输出状态，降低了上电时系统设计的复杂性，提高了自举电容充电的效率，同时避免了不必要的电能浪费。

附图说明

图1是本发明所述的高压半桥电路图。

图2是本发明提供的保护高压半桥驱动芯片工作的基本原理图。

图3是根据本发明提供的欠压保护电路方法绘制的高压半桥驱动芯片随着高侧电源和低侧电源变化的输入和输出信号的时序图。

图4是本发明针对高压半桥驱动芯片提供的欠压电路的设计方案图。

图5是本发明所述的高侧电源电压检测电路图。

图6是本发明所述的欠压电路的设计方案图中高侧逻辑模块6及低侧逻辑模块7的具体实施方案。

图7是本发明所述低侧电源采样电路。

具体实施方式

实施例1：

一种高压半桥驱动芯片的欠压保护方法，包括以下步骤：

S1)给高压半桥驱动芯片上电，使高压半桥驱动芯片处于工作状态，

S2)采集低侧电源电压VCC，若低侧电源电压VCC低于设定的低侧欠压阈值，所述低侧欠压阈值为VCCU，则强制高压半桥驱动芯片的高侧通道和低侧通道都输出零电平，从而关闭所述高压半桥驱动芯片驱动的半桥中的上功率管M1和下功率管M2，若低侧电源电压高于低侧欠压阈值，则进行下面的一个步骤；

S3)采集高侧电源电压VB，比较高侧电源电压和高侧欠压阈值的大小，所述高侧欠压阈值为VBSU，若高侧电源电压低于高侧欠压阈值，则强制高压半桥驱动芯片的高侧通道输出零电平，低侧通道输出高电平，从而关闭高压半桥驱动芯片驱动的半桥中的上功率管M1，开通下功率管M2，使低侧电压源通过下功率管M2给自举电容C_B充电，直到高侧电源电压大于高侧欠压阈值，撤除控制信号；若高侧电源电压高于高侧欠压阈值，高压半桥驱动芯片的高侧和低侧的输出和输入保持一致，高压半桥驱动芯片正常工作，

S4)返回上S2)。

实施例2：

一种高压半桥电路，包括高压半桥驱动电路1，在高压半桥驱动电路1的高侧输出端HO及低侧输出端LO上分别连接有上功率管M1及下功率管M2且高侧输出端HO及低侧输出端LO分别与上功率管M1及下功率管M2的栅端连接，所述上功率管M1的源端及下功率管M2的漏端连接且与高压半桥驱动电路1的高侧地VS连接，上功率管M1的漏端接母线电压VH，下功率管M2的源端接低侧地COM，在高压半桥驱动电路1的低侧电源端VCC与高侧地VS之间设有二极管D_B及自举电容C_B，二极管D_B的阴极与自举电容C_B的一端连接且与高压半桥驱动电路1的高侧电源VB连接，二极管D_B阳极及自举电容C_B的另一端分别与高压半桥驱动电路1的低侧电源端VCC及高侧地VS连接，高压半桥驱动电路1包括高侧驱动电路2、低侧驱动电路3、第一比较器COMP43、第二比较器COMP44、高侧逻辑模块6、低侧逻辑模块7、脉冲产生器8及低侧延时电路9，高侧驱动电路2包括高侧电源电压检测电路4和高侧电平移位电路5，高侧电源电压检测电路4的PORT2输出端口与第一比较器COMP43的一个输入端连接，高侧电源电压检测电路4的PORT3输入端口与第一比较器COMP43的输出端连接，高侧电源电压检测电路4的PORT1输入端口与高侧电平移位电路5的驱动信号输出D端连接，第一比较器COMP43的输出端与高侧逻辑模块6的输入A端连接且第一比较器COMP43的输出端通过反相器与低侧逻辑模块7的输入A端连接，低侧驱动电路3的采样输出端与第二比较器COMP44的一个输入端连接，的输出端分别与高侧逻辑模块6的输入B端、低侧逻辑模块7的输入B端连接，在高侧逻辑模块6的输入C端、低侧逻辑模块7的输入C端上分别连接有高侧输入级10和低侧输入级11，在所述第一比较器COMP43及第二比较器COMP44的另一个输入端上连接有基准电路VREF，所述高侧逻辑模块6的输出端与脉冲产生器8的输入端连接，脉冲产生器8的两个输出端分别与高侧电平移位电路5的两个输入端连接，高侧电平移位电路5的输出端作为高压半桥驱动电路1的高侧输出端HO，低侧逻辑模块7的输出端与低侧延时电路9的输入端连接，低侧延时电路9的输出端与低侧驱动电路3的驱动信号输入端连接，低侧驱动电路3的输出端作为高压半桥驱动电路1的低侧输出端LO。高压半桥驱动电路1正常工作时，输入信号通过HIN和LIN端进入，经过高侧输入级和低侧输入级整形处理后，分成高低两个通道来看。在高侧通道，高端驱动信号进入脉冲产生电路，输出两路窄脉冲信号，分别对应高端驱动信号的上升沿和下降沿。电平位移电路将脉冲信号转变为以高压端地VS为参考的浮动脉冲信号，实现了将输入信号从低电平到高电平的转换。经过电平位移电路后，驱动信号由PLDMOS1和PLDMOS2的漏极输出，然后RS触发器将两路脉冲信号还原为一个以高端地VS为参考的驱动信号，最后经过高端输出驱动电路将信号变为符合要求的高端驱动信号输出，驱动上功率管M1；在低侧通道，由于开关信号送到高侧驱动需要经过电平位移模块及高侧逻辑电路的延时，为了使高低侧两个驱动输出信号仍然同步，在低侧电路中引入一个低侧延时电路，使低侧开关信号具有与高侧相同的延迟，最后送入低端输出驱动电路变为符合要求的低端驱动信号输出，驱动下功率管M2。

在本实施例中，所述的高侧电源电压检测电路4，包括第一P沟道横向双扩散MOS管PLDMOS1、第二P沟道横向双扩散MOS管PLDMOS2，第一低压PMOS管PMOS1、第二低压PMOS管PMOS2，第一低压NMOS管NMOS1、第二低压NMOS管NMOS2、第三低压NMOS管NMOS3、第四低压NMOS管NMOS4，第一电阻R11、第二电阻R12、第三电阻R21、第四电阻R22，第一P沟道横向双扩散MOS管PLDMOS1、第二P沟道横向双扩散MOS管PLDMOS2、第一低压PMOS管PMOS1和第二低压PMOS管PMOS2的源端和衬底电极均接高侧电源VB，第一低压NMOS管NMOS1、第二低压NMOS管NMOS2和第四低压NMOS管NMOS4的源端和衬底均接高压半桥驱动芯片高侧地VS，第三低压NMOS管NMOS3的源端和衬底接地COM，第一P沟道横向双扩散MOS管PLDMOS1的漏端与第二P沟道横向双扩散MOS管PLDMOS2的漏端连接，且所述第一P沟道横向双扩散MOS管PLDMOS1的漏端作为高侧电源电压的检测电路的PORT2输出端口，所述第三电阻R21的一端与所述第四电阻R22的一端连接且与第三低压NMOS管NMOS3的漏端连接，第三电阻R21的另一端与第一P沟道横向双扩散MOS管PLDMOS1的漏端及第二P沟道横向双扩散MOS管PLDMOS2的漏端连接，第四电阻R22的另一端及第三低压NMOS管NMOS3的源端接低侧地COM，所述第三低压NMOS管的栅端作为高侧电源电压的检测电路的PORT3的输入端口；第一电阻R11的一端与第二电阻R12的一端连接且与第二P沟道横向双扩散MOS管PLDMOS2的栅端相接，第一电阻R11的另一端连接至高测电源VB，第二电阻R12的另一端与第四低压NMOS管NMOS4的漏端连接，第四低压NMOS管NMOS4的漏和栅短接，第四低压NMOS管NMOS4的源端接高侧地VS；第二低压PMOS管PMOS2的漏端和栅端分别与第二低压NMOS管NMOS2的漏端和栅端连接，所述第二低压PMOS管PMOS2的源端接高测电源VB，所述第二低压NMOS管NMOS2的源端接高侧地VS，第一P沟道横向双扩散MOS管PLDMOS1的栅端和第二低压PMOS管PMOS2的漏端相接，第一低压PMOS管PMOS1的漏端和栅端分别与第一低压NMOS管NMOS1的漏端和栅端连接，所述第一低压PMOS管PMOS1的源端接高侧电源VB，所述第一低压NMOS管NMOS1的源端接高侧地VS，第二低压PMOS管PMOS2的栅端与第一低压PMOS管PMOS1的漏端相连，所述第一低压PMOS管PMOS1与第一低压NMOS管NMOS1的栅端作为高侧电源电压检测电路的PORT1输入端口。

所述的高侧电平移位电路5包括第一N沟道横向双扩散MOS管NLDMOS1、第二N沟道横向双扩散MOS管NLDMOS2、第五电阻R1、第六电阻R2、RS触发器和高侧输出级驱动，第一N沟道横向双扩散MOS管NLDMOS1和第二N沟道横向双扩散MOS管NLDMOS2的源和衬底接低侧地COM，第一N沟道横向双扩散MOS管NLDMOS1和第二N沟道横向双扩散MOS管NLDMOS2的栅端分别与脉冲产生器8的两个输出端连接，第一N沟道横向双扩散MOS管NLDMOS1的漏端接第五电阻R1的一端，且和RS触发器的S端连接，第二N沟道横向双扩散MOS管NLDMOS2的漏端接第六电阻R2的一端，且和RS触发器的R端连接，所述第五电阻R1和第六电阻R2的另一端接高测电源VB；所述RS触发器的信号输出端Q接高侧输出级驱动的输入端，所述高侧输出级驱动的输出端作为高压半桥驱动电路1的高侧输出HO。

所述的低侧驱动电路3包括第七电阻R3、第八电阻R4、第九电阻R5和低侧输出级驱动，第七电阻R3的一端与第八电阻R4一端连接，且作为采样输出端和比较器COMP44的一端连接，第七电阻R3的另一端连接至低侧电源VCC，第八电阻R4的另一端接第九电阻R5的一端，所述第九电阻R5的另一端接低侧地COM；低侧输出级驱动的输入端接低侧延时电路的输出端，低侧输出级驱动的输出端作为低侧输出端LO。通过三个电阻分压VCC，输出低侧电源电压采样值到比较器COMP43。

所述的高侧逻辑模块6包括：第一反相器inv1、第二反相器inv2、两输入端与非门and1以及两输入端或非门or1，第一反相器inv1的输入端作为高侧逻辑模块6的输入A端，其输出端连接至两输入端与非门and1的一个输入端，第二反相器inv2的输入端作为高侧逻辑模块6的输入B端，其输出端连接至第一两输入端与非门and1的另一个输入端，所述第一两输入端与非门and1的输出端连接至两输入端或非门or1的一个输入端，与两输入端或非门or1的另一个输入端作为高侧逻辑模块6的输入C端，两输入端或非门or1的输出端作为高侧逻辑模块6的输出端。当第二比较器COMP44输出高电平时，高侧逻辑模块6产生低电平，使脉冲产生器关断；当第二比较器COMP44输出高电平且第一比较器COMP43输出低电平时，高侧逻辑模块6也产生低电平，当第二比较器COMP44和第一比较器COMP43都输出低电平时，高侧逻辑模块6的输出为HIN，控制脉冲产生器开启和关断。

所述的低侧逻辑模块7包括第三反相器inv3、两输入端或门or2、三输入端或门or3及第二两输入端与非门and2，第三反相器inv3的输入端作为低侧逻辑模块7的输入A端，并与三输入端或门or3的第一输入端连接，第三反相器inv3的输出端与两输入端或门or2的一个输入端连接，两输入端或门or2的另一输入端和三输入端或门or3的第二输入端连接并作为低侧逻辑模块7的输入B端，三输入端或门or3的第三输入端作为低侧逻辑模块7的输入C端，两输入端或门or2和三输入端或门or3的输出端分别连接至第二两输入端与非门and2的两个输入端，第二两输入端与非门and2的输出端作为低侧逻辑模块7的输出端。当第二比较器COMP44输出高电平时，低侧逻辑模块7产生低电平；当第二比较器COMP44输出低电平且第一比较器COMP43输出高电平时，低侧逻辑模块7也产生高电平，当第二比较器COMP44和第一比较器COMP43都输出低电平时，低侧逻辑模块7的输出为LIN

为了使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实例，并参照附图，对本发明进一步详细说明。

针对高压半桥驱动芯片内部的欠压保护电路，本发明提供的设计思路如图2所示，首先，比较低侧的电源电压VCC的和低侧欠压阈值VCCU的大小，若低侧电源电压VCC低于低侧欠压阈值VCCU，则强制高压半桥驱动芯片的高侧通道和低侧通道的输出都为低电平，关闭半桥拓扑结构中的上功率管和下功率管，高压半桥驱动芯片停止工作；若低侧电源电压VCC高于低侧欠压阈值VCCU，则继续执行下面的一个步骤，即比较高侧电源电压VBS和高侧欠压阈值VBSU的大小，若高侧电源电压VBS低于高侧欠压阈值VBSU，则强制高压半桥驱动芯片的高侧通道输出低电平，低侧通道输出高电平，关闭半桥拓扑结构中的上功率管，开通下功率管，使低侧电压源VCC通过外部二极管给自举电容C_B充电，直到高侧电压源VBS大于高侧欠压阈值VBSU，撤除控制信号；反之，若高侧电压源VBS大于高侧欠压阈值VBSU，高压半桥驱动芯片的高侧和低侧通道的输出和输入保持一致，高压半桥驱动芯片正常工作。如此过程不断循环，以保证高压半桥驱动芯片有足够的偏置电压和工作效率。根据本发明所提供的高压半桥驱动芯片欠压保护电路，绘制了一组随着高侧电源电压和低侧电源电压变化，高压半桥驱动芯片的输入和输出时序图，如图3所示，为了能够清楚的观察输出信号的变化，在图3中，忽略了输入信号和输出信号的延时。

本发明是在传统的拓扑结构上进行改进，提供的一种新的欠压保护电路，包括高侧欠压保护电路和低侧欠压保护电路，其中，高侧欠压保护电路包括用于检测高侧电源电压的检测电路4和电压比较器COMP43，低侧欠压保护电路包括用于检测低侧电源电压的检测电路42和电压比较器COMP44，电压比较器COMP43位于高压半桥驱动芯片的低侧，且电压比较器COMP43和电压比较器COMP44公用一个基准电压源。高侧电源电压检测电路可以将高侧电源电压状态信号传递给低侧比较器COMP43。高侧电源电压的检测电路，包括第一P沟道横向双扩散MOS管PLDMOS1、第二P沟道横向双扩散MOS管PLDMOS2，第一低压PMOS管PMOS1、第二低压PMOS管PMOS2，第一低压NMOS管NMOS1、第二低压NMOS管NMOS2、第三低压NMOS管NMOS3、第四低压NMOS管NMOS4，第一电阻R11、第二电阻R12、第三电阻R21、第四电阻R22，第一P沟道横向双扩散MOS管PLDMOS1、第二P沟道横向双扩散MOS管PLDMOS2、第一低压PMOS管PMOS1和第二低压PMOS管PMOS2的源端和衬底电极均接高侧电源VB，第一低压NMOS管NMOS1、第二低压NMOS管NMOS2和第四低压NMOS管NMOS4的源端和衬底均接高压半桥驱动芯片高侧地VS，第三低压NMOS管NMOS3的源端和衬底接地COM，第一P沟道横向双扩散MOS管PLDMOS1的漏端与第二P沟道横向双扩散MOS管PLDMOS2的漏端连接，且所述第一P沟道横向双扩散MOS管PLDMOS1的漏端作为高侧电源电压的检测电路的PORT2输出端口，所述第三电阻R21的一端与所述第四电阻R22的一端连接且与第三低压NMOS管NMOS3的漏端连接，第三电阻R21的另一端与第一P沟道横向双扩散MOS管PLDMOS1的漏端及第二P沟道横向双扩散MOS管PLDMOS2的漏端连接，第四电阻R22的另一端及第三低压NMOS管NMOS3的源端接低侧地COM，所述第三低压NMOS管的栅端作为高侧电源电压的检测电路的PORT3的输入端口；第一电阻R11的一端与第二电阻R12的一端连接且与第二P沟道横向双扩散MOS管PLDMOS2的栅端相接，第一电阻R11的另一端连接至高测电源VB，第二电阻R12的另一端与第四低压NMOS管NMOS4的漏端连接，第四低压NMOS管NMOS4的漏和栅短接，第四低压NMOS管NMOS4的源端接高侧地VS；第二低压PMOS管PMOS2的漏端和栅端分别与第二低压NMOS管NMOS2的漏端和栅端连接，所述第二低压PMOS管PMOS2的源端接高测电源VB，所述第二低压NMOS管NMOS2的源端接高侧地VS，第一P沟道横向双扩散MOS管PLDMOS1的栅端和第二低压PMOS管PMOS2的漏端相接，第一低压PMOS管PMOS1的漏端和栅端分别与第一低压NMOS管NMOS1的漏端和栅端连接，所述第一低压PMOS管PMOS1的源端接高侧电源VB，所述第一低压NMOS管NMOS1的源端接高侧地VS，第二低压PMOS管PMOS2的栅端与第一低压PMOS管PMOS1的漏端相连，所述第一低压PMOS管PMOS1与第一低压NMOS管NMOS1的栅端作为高侧电源电压检测电路的PORT1输入端口。

下面参考附图4和附图5，对本发明电路的具体实施方式做更详细的说明：

附图4是本发明针对高压半桥驱动芯片提供的欠压电路的设计方案图，附图5是本发明所述的高侧电源电压检测电路图。低侧电源的欠压保护电路和传统的设计方案类似，利用低侧电源检测电路将低侧电源电压VCC的状态输出到比较器COMP44的一端，和内部的基准电压比较，当电源电压VCC低于欠压阈值VCCU时，比较器COMP44输出一个高电平，分别控制脉冲产生电路前的高侧逻辑模块6和低侧延时电路前的低侧逻辑模块7，使脉冲产生电路和低侧延时电路都输出低电平，进而使高压半桥驱动芯片停止工作。本发明的创新在于高侧欠压检测电路，第一P沟道横向双扩散MOS管PLDMOS1通过RS触发器、两个反相器输出来控制其开启和关断，而第二P沟道横向双扩散MOS管PLDMOS2通过第四低压NMOS管NMOS4和电阻第一电阻R11，第二电阻R12在高侧电源VBS的分压来控制其工作状态，若高侧通道输出为低电平，VS的电位为零电压，VB端电压等于自举电容上面的电压，第一P沟道横向双扩散MOS管PLDMOS1开启，此时第一P沟道横向双扩散MOS管PLDMOS1和第二P沟道横向双扩散MOS管PLDMO2工作在线性区，和第三电阻R21和第四电阻R22串联，将高侧电源状态信号输出到比较器COMP43的输入端口；若高侧通道输出为高电平，VS的电位为母线电压，第一P沟道横向双扩散MOS管PLDMOS1关断，此时第二P沟道横向双扩散MOS管PLDMOS2工作在饱和区，第三电阻R21和第四电阻R22上的总电压输出到比较器COMP43的输入端口；和内部的基准电压比较，比较器COMP43的输出端分成两路，一路直接输出到脉冲发生器前的高侧逻辑模块6，一路输出到低侧延时模块前的低侧逻辑模块7，若高侧电源信号低于欠压阈值，比较器COMP43输出高电平，则脉冲发生器输出低电平，而低侧延时模块输出高电平，此时高压半桥驱动芯片关闭上管，开启下管，使低侧电源通过下管给自举电容充电。反之，高侧电源高于欠压阈值时，比较器COMP43输出零电平，脉冲产生的输出和高侧输入信号HIN保持一致，低侧延时电路的输出和低侧输入信号LIN保持一致，高压半桥驱动芯片正常工作。

此外，高侧欠压检测电路中使用第三电阻R21和第四电阻R22串联，第四电阻R22和第三低压NMOS管NMOS3并联，第三低压NMOS管NMOS3的栅端和比较器COMP43的输出端相连，通过比较器COMP43的输出状态控制第三低压NMOS管NMOS3的开启和关断，进而调节该支路的分压比例，使正向和反向欠压阈值之间产生一个迟滞量，增加电源信号抗干扰性。

高侧逻辑模块6和低侧逻辑模块7的一种实施方案如图6所示，高侧输入级驱动经过一级反相器接到高侧逻辑模块6的C端，比较器COMP43的输出信号接到高侧逻辑模块6的A端，比较器COMP44的输出信号接到高侧逻辑模块6的B端，高侧逻辑模块6的输出接到脉冲产生器。低侧输入级驱动经过一级反相器接到低侧逻辑模块7的C端，比较器COMP43的输出信号经过一级反相器接到低侧逻辑模块7的A端，比较器COMP44的输出信号接到低侧逻辑模块7的B端，低侧逻辑模块7的输出接到低侧延时电路。当低侧比较器COMP44输出高电平时，高侧逻辑模块6和低侧逻辑模块7强制输出低电平，关闭半桥结构中的上管和下管，高压半桥驱动芯片停止工作；若低侧比较器COMP44输出低电平，则比较高侧电源电压VBS和欠压阈值VBSU的大小，即若COMP43输出高电平，则强制高侧逻辑模块6输出低电平，低侧逻辑模块7输出高电平，关闭半桥拓扑结构中的上功率管，开通下功率管，使低侧电压源VCC通过外部二极管给自举电容充电，直到高侧电压源VBS大于欠压阈值VBSU，撤除控制信号，反之，若高侧电压源VBS大于欠压阈值VBSU，则高压半桥驱动芯片的高侧和低侧通道的输出和输入保持一致，高压半桥驱动芯片正常工作。如此过程不断循环，以保证高压半桥驱动芯片有足够的电源电压和工作效率。

Claims (6)

1.一种高压半桥电路，包括高压半桥驱动电路(1)，在高压半桥驱动电路(1)的高侧输出端HO连接有上功率管M1，低侧输出端LO连接有下功率管M2，且高侧输出端HO与上功率管M1的栅端连接，低侧输出端LO与下功率管M2的栅端连接，所述上功率管M1的源端及下功率管M2的漏端连接且与高压半桥驱动电路(1)的高侧地VS连接，上功率管M1的漏端接母线电压VH，下功率管M2的源端接低侧地COM，在高压半桥驱动电路(1)的低侧电源端VCC与高侧地VS之间设有二极管D_B及自举电容C_B，二极管D_B的阴极与自举电容C_B的一端连接且与高压半桥驱动电路(1)的高侧电源VB连接，二极管D_B阳极与高压半桥驱动电路(1)的低侧电源端VCC连接，自举电容C_B的另一端与高压半桥驱动电路(1)的高侧地VS连接，其特征在于，高压半桥驱动电路(1)包括高侧驱动电路(2)、低侧驱动电路(3)、第一比较器COMP43、第二比较器COMP44、高侧逻辑模块(6)、低侧逻辑模块(7)、脉冲产生器(8)及低侧延时电路(9)，高侧驱动电路(2)包括高侧电源电压检测电路(4)和高侧电平移位电路(5)，高侧电源电压检测电路(4)的输出端口PORT2与第一比较器COMP43的一个输入端连接，高侧电源电压检测电路(4)的第二输入端口PORT3与第一比较器COMP43的输出端连接，高侧电源电压检测电路(4)的第一输入端口PORT1与高侧电平移位电路(5)的驱动信号输出D端连接，第一比较器COMP43的输出端与高侧逻辑模块(6)的输入A端连接且第一比较器COMP43的输出端通过反相器与低侧逻辑模块(7)的输入A端连接，低侧驱动电路(3)的采样输出端与第二比较器COMP44的一个输入端连接，第二比较器COMP44的输出端分别与高侧逻辑模块(6)的输入B端、低侧逻辑模块(7)的输入B端连接，在高侧逻辑模块(6)的输入C端上连接有高侧输入级(10)，低侧逻辑模块(7)的输入C端上连接有低侧输入级(11)，在所述第一比较器COMP43及第二比较器COMP44的另一个输入端上连接有基准电路VREF，所述高侧逻辑模块(6)的输出端与脉冲产生器(8)的输入端连接，脉冲产生器(8)的两个输出端分别与高侧电平移位电路(5)的两个输入端连接，高侧电平移位电路(5)的输出端作为高压半桥驱动电路(1)的高侧输出端HO，低侧逻辑模块(7)的输出端与低侧延时电路(9)的输入端连接，低侧延时电路(9)的输出端与低 侧驱动电路(3)的驱动信号输入端连接，低侧驱动电路(3)的输出端作为高压半桥驱动电路(1)的低侧输出端LO。

2.根据权利要求1所述的高压半桥电路，其特征在于，所述的高侧电源电压检测电路(4)，包括第一P沟道横向双扩散MOS管PLDMOS1、第二P沟道横向双扩散MOS管PLDMOS2，第一低压PMOS管PMOS1、第二低压PMOS管PMOS2，第一低压NMOS管NMOS1、第二低压NMOS管NMOS2、第三低压NMOS管NMOS3、第四低压NMOS管NMOS4，第一电阻R11、第二电阻R12、第三电阻R21、第四电阻R22，第一P沟道横向双扩散MOS管PLDMOS1、第二P沟道横向双扩散MOS管PLDMOS2、第一低压PMOS管PMOS1和第二低压PMOS管PMOS2的源端和衬底电极均接高侧电源VB，第一低压NMOS管NMOS1、第二低压NMOS管NMOS2和第四低压NMOS管NMOS4的源端和衬底均接高压半桥驱动芯片高侧地VS，第三低压NMOS管NMOS3的源端和衬底接低侧地COM，第一P沟道横向双扩散MOS管PLDMOS1的漏端与第二P沟道横向双扩散MOS管PLDMOS2的漏端连接，且所述第一P沟道横向双扩散MOS管PLDMOS1的漏端作为高侧电源电压的检测电路的输出端口PORT2，所述第三电阻R21的一端与所述第四电阻R22的一端连接且与第三低压NMOS管NMOS3的漏端连接，第三电阻R21的另一端与第一P沟道横向双扩散MOS管PLDMOS1的漏端及第二P沟道横向双扩散MOS管PLDMOS2的漏端连接，第四电阻R22的另一端及第三低压NMOS管NMOS3的源端接低侧地COM，所述第三低压NMOS管的栅端作为高侧电源电压的检测电路的PORT3的输入端口；第一电阻R11的一端与第二电阻R12的一端连接且与第二P沟道横向双扩散MOS管PLDMOS2的栅端相接，第一电阻R11的另一端连接至高侧电源VB，第二电阻R12的另一端与第四低压NMOS管NMOS4的漏端连接，第四低压NMOS管NMOS4的漏和栅短接，第四低压NMOS管NMOS4的源端接高侧地VS；第二低压PMOS管PMOS2的漏端与第二低压NMOS管NMOS2的漏端连接，第二低压PMOS管PMOS2的栅端与第二低压NMOS管NMOS2的栅端连接，所述第二低压PMOS管PMOS2的源端接高侧电源VB，所述第二低压NMOS管NMOS2的源端接高侧地VS，第一P沟道横向双扩散MOS管PLDMOS1的栅端和第二低压PMOS管PMOS2的漏端相接，第一低压PMOS管PMOS1的漏 端与第一低压NMOS管NMOS1的漏端连接，第一低压PMOS管PMOS1的栅端与第一低压NMOS管NMOS1的栅端连接，所述第一低压PMOS管PMOS1的源端接高侧电源VB，所述第一低压NMOS管NMOS1的源端接高侧地VS，第二低压PMOS管PMOS2的栅端与第一低压PMOS管PMOS1的漏端相连，所述第一低压PMOS管PMOS1与第一低压NMOS管NMOS1的栅端作为高侧电源电压检测电路的第一输入端口PORT1。

3.根据权利要求1所述的高压半桥电路，其特征在于，所述的高侧电平移位电路(5)包括第一N沟道横向双扩散MOS管NLDMOS1、第二N沟道横向双扩散MOS管NLDMOS2、第五电阻R1、第六电阻R2、RS触发器和高侧输出级驱动，第一N沟道横向双扩散MOS管NLDMOS1和第二N沟道横向双扩散MOS管NLDMOS2的源和衬底接低侧地COM，第一N沟道横向双扩散MOS管NLDMOS1的栅端与脉冲产生器(8)的一个输出端连接，第二N沟道横向双扩散MOS管NLDMOS2的栅端与脉冲产生器(8)的另一个输出端连接，第一N沟道横向双扩散MOS管NLDMOS1的漏端接第五电阻R1的一端，且和RS触发器的S端连接，第二N沟道横向双扩散MOS管NLDMOS2的漏端接第六电阻R2的一端，且和RS触发器的R端连接，所述第五电阻R1和第六电阻R2的另一端接高侧电源VB；所述RS触发器的信号输出端Q接高侧输出级驱动的输入端，所述高侧输出级驱动的输出端作为高压半桥驱动电路(1)的高侧输出HO。

4.根据权利要求1所述的高压半桥电路，其特征在于，所述的低侧驱动电路(3)包括第七电阻R3、第八电阻R4、第九电阻R5和低侧输出级驱动，第七电阻R3的一端与第八电阻R4一端连接，且作为采样输出端和比较器COMP44的一端连接，第七电阻R3的另一端连接至低侧电源VCC，第八电阻R4的另一端接第九电阻R5的一端，所述第九电阻R5的另一端接低侧地COM；低侧输出级驱动的输入端接低侧延时电路的输出端，低侧输出级驱动的输出端作为低侧输出端LO。

5.根据权利要求1所述的高压半桥电路，其特征在于，所述的高侧逻辑模块(6)包括：第一反相器inv1、第二反相器inv2、第一两输入端与非门and1以及两输入端或非门or1，第一反相器inv1的输入端作为高侧逻辑模块(6)的输入A端，其输出端连接至第一两输入端与非门and1的一个输入端，第二反相器inv2 的输入端作为高侧逻辑模块(6)的输入B端，其输出端连接至第一两输入端与非门and1的另一个输入端，所述第一两输入端与非门and1的输出端连接至两输入端或非门or1的一个输入端，与两输入端或非门or1的另一个输入端作为高侧逻辑模块(6)的输入C端，两输入端或非门or1的输出端作为高侧逻辑模块(6)的输出端。

6.根据权利要求1所述的高压半桥电路，其特征在于，所述的低侧逻辑模块(7)包括第三反相器inv3、两输入端或门or2、三输入端或门or3及第二两输入端与非门and2，第三反相器inv3的输入端作为低侧逻辑模块(7)的输入A端，并与三输入端或门or3的第一输入端连接，第三反相器inv3的输出端与两输入端或门or2的一个输入端连接，两输入端或门or2的另一输入端和三输入端或门or3的第二输入端连接并作为低侧逻辑模块(7)的输入B端，三输入端或门or3的第三输入端作为低侧逻辑模块(7)的输入C端，两输入端或门or2的输出端连接至第二两输入端与非门and2的一个输入端，三输入端或门or3的输出端连接至第二两输入端与非门and2的另一个输入端，第二两输入端与非门and2的输出端作为低侧逻辑模块(7)的输出端。