CN204013450U - 适合高压浮地的开漏电路 - Google Patents

Abstract

本实用新型提供了一种适合高压浮地的开漏电路，包括：第一开漏MOS管，其栅极接收输入的栅极控制信号，其漏极作为所述开漏电路的输出端，其源极连接至浮地，所述浮地的电位独立于地电位；第一齐纳二极管，其阴极连接所述第一开漏MOS管的栅极，其阳极连接所述第一开漏MOS管的源极；第二齐纳二极管，其阴极连接所述第一开漏MOS管的漏极，其阳极连接所述第一开漏MOS管的源极。本实用新型的开漏电路能够安全工作在高压电源下，而且在浮地端浮空时能限制回流电流的大小，保证电路安全。

Description

适合高压浮地的开漏电路

技术领域

本实用新型涉及开漏电路，尤其涉及一种适合高压浮地的开漏电路。

背景技术

在集成电路中，会时常使用到开漏(OD，open drain)电路或开集(OC，opencollector)电路，其中“漏”和“集”分别对应MOS管的漏极和三极管的集电极。开漏电路是指以MOS管的漏极为输出端的电路，可以将某一电源电压下的控制信号转换成另一种电源电压下的信号，常用于电源管理芯片中不同供电模块之间信号的传递。

传统的开漏电路如图1所示。控制信号EN经过反相器11后输入至开漏MOS管M₁的栅极，因此栅极信号V_g1是电源V_dd1下的电平信号。开漏MOS管M₁的漏极通常会添加上拉电阻R₁，换言之，常规的开漏电路包括上拉电阻R₁和开漏MOS管M₁，将电源V_dd1下的栅极信号V_g1转换成电源V_dd2下的电平信号OUT，用于控制其他相关模块。另外，为了产生与电平信号OUT同电源电压下逻辑互补的信号OUT#，则可以通过电平移位电路12以及另一开漏电路来实现，其中电平移位电路12的电源为V_dd1，另一开漏电路包括上拉电阻R₂和开漏MOS管M₂。

上述电路是开漏电路的基本形式，具有简单实用的优点。但是，这种电路的应用范围比较局限。首先，普通薄栅工艺下的MOS管的栅极耐压有限，当电源电压较高时，高电平的控制信号会将开漏MOS管M₁、M₂的栅极击穿；其次，在很多情况下，例如开漏MOS管M₁、M₂的源极串联采样电阻或限流管等元件，反相器11与开漏电路不共地，当开漏电路的地浮空时，开漏电路的正常功能就无法实现，甚至可能造成短路和漏电。

实用新型内容

本实用新型要解决的问题是提供一种适合高压浮地的开漏电路，能够安全工作在高压电源下。

为解决上述技术问题，本实用新型提供了一种适合高压浮地的开漏电路，包括：

第一开漏MOS管，其栅极接收输入的栅极控制信号，其漏极作为所述开漏电路的输出端，其源极连接至浮地，所述浮地的电位独立于地电位；

第一齐纳二极管，其阴极连接所述第一开漏MOS管的栅极，其阳极连接所述第一开漏MOS管的源极；

第二齐纳二极管，其阴极连接所述第一开漏MOS管的漏极，其阳极连接所述第一开漏MOS管的源极。

根据本实用新型的一个实施例，该开漏电路还包括：与所述第一开漏MOS管的栅极串联的限流电阻，所述栅极控制信号经由所述限流电阻传输至所述第一开漏MOS管的栅极。

根据本实用新型的一个实施例，该开漏电路还包括：电平移位电路，对输入的控制信号进行电平移位，将其转换成所述第一开漏MOS管的栅极控制信号。

根据本实用新型的一个实施例，所述电平移位电路包括：MOS管，其漏极经由上拉电阻连接至电源，其栅极接收所述控制信号，其源极接地，该MOS管的漏极输出所述栅极控制信号。

根据本实用新型的一个实施例，所述电平移位电路包括：

电流源；

MOS管，其漏极连接所述电流源的输出端，其栅极接收所述控制信号，其源极接地，该MOS管的漏极输出所述栅极控制信号。

根据本实用新型的一个实施例，所述第一开漏MOS管的漏极经由上拉电阻连接至电源。

根据本实用新型的一个实施例，该开漏电路还包括：

第二开漏MOS管，其漏极作为所述开漏电路的逻辑互补输出端，其源极连接至所述浮地，其栅极连接所述第一开漏MOS管的漏极；

第三齐纳二极管，其阴极连接所述第二开漏MOS管的漏极，其阳极连接所述第二开漏MOS管的源极。

根据本实用新型的一个实施例，所述第一开漏MOS管的漏极和第二开漏MOS管的漏极分别经由上拉电阻连接至电源。

根据本实用新型的一个实施例，还包括：两个或更多个级联的开漏结构，所述开漏结构包括开漏MOS管和齐纳二极管，其中，

第一级开漏结构中，开漏MOS管的漏极作为第一级开漏结构的输出端，开漏MOS管的源极连接至所述浮地，开漏MOS管的栅极连接所述第一开漏MOS管的漏极，齐纳二极管的阴极连接开漏MOS管的漏极，齐纳二极管的阳极连接所述开漏MOS管的源极；

后一级开漏结构中，开漏MOS管的漏极作为本级开漏结构的输出端，开漏MOS管的源极连接至所述浮地，开漏MOS管的栅极连接前一级开漏结构的输出端，齐纳二极管的阴极连接开漏MOS管的漏极，齐纳二极管的阳极连接所述开漏MOS管的源极。

根据本实用新型的一个实施例，所述多个开漏结构中的开漏MOS管的漏极分别经由上拉电阻连接至电源。

根据本实用新型的一个实施例，所述开漏电路还包括：

限流MOS管，其栅极接收输入的限流控制信号，其漏极连接至浮地，其源极接地；

负载，其第一端连接所述限流MOS管的漏极，其第二端连接所述限流MOS管的源极。

与现有技术相比，本实用新型具有以下优点：

本实用新型实施例的开漏电路在开漏MOS管的栅极和源极之间以及漏极和源极之间均并联了齐纳二极管，将栅源电压和漏源电压钳位，使其可以安全地工作在高压电源下。

进一步而言，本实用新型实施例的开漏电路的开漏MOS管的栅极可以串联限流电阻，在开漏MOS管的源极浮空时，可以限制回流电流的大小，保证电路安全工作。

另外，本实用新型实施例的开漏电路可以适用于浮地设计，现有技术中的传统开漏电路必须采用同一地(也即实地)才能正常传递开漏信号，而本实用新型实施例的开漏电路中的浮地电位可以独立于地电位，从而能够满足各种不同应用的需求。

附图说明

图1是现有技术中一种开漏电路的电路结构示意图；

图2是根据本实用新型第一实施例的开漏电路的电路结构示意图；

图3是根据本实用新型第二实施例的开漏电路的电路结构示意图；

图4是根据本实用新型第三实施例的开漏电路的电路结构示意图；

图5是根据本实用新型第三实施例的开漏电路的电路结构示意图。

具体实施方式

下面结合具体实施例和附图对本实用新型作进一步说明，但不应以此限制本实用新型的保护范围。

第一实施例

参考图2，图2所示的适合高压浮地的开漏电路包括：电平移位电路21、限流电阻R₂、第一开漏MOS管M₂、第一齐纳二极管D₁、第二齐纳二极管D₂、第二开漏MOS管M₃以及第三齐纳二极管D₃。

进一步而言，电平移位电路21对控制信号EN进行电平移位，将其转换成第一开漏MOS管M₂的栅极控制信号。限流电阻R₂与第一开漏MOS管M₂的栅极串联，限制在开漏MOS管M₂的源极悬浮式的回流漏电流。更进一步而言，限流电阻R₂串联在电平移位电路21的输出端和第一开漏MOS管M₂的栅极之间。

作为一个非限制性的例子，该电平移位电路21可以包括：MOS管M₁，其漏极经由上拉电阻R₁连接至电源VDD，其栅极接收控制信号EN，其源极接地GND，该MOS管M₁的漏极输出信号V_d1，该信号V_d1经由限流电阻R₂后转换为栅极控制信号V_g2。当然，在没有限流电阻R₂的情况下，该MOS管M₁的漏极输出的信号V_d1就是栅极控制信号V_g2。

以MOS管M₁为NMOS管为例，当控制信号EN为逻辑高电平时，MOS管M₁导通，信号V_d1被短接至地GND；当控制信号EN为逻辑低电平时，MOS管M₁关断，信号V_d1被上拉电阻R₁上拉至电源VDD。

第一开漏MOS管M₂和第二开漏MOS管M₃将栅极控制信号V_g2转换成逻辑互补的输出信号OUT和OUT#，该逻辑互补的输出信号OUT和OUT#可以作为其他电路模块的控制信号。

进一步而言，第一开漏MOS管M₂的栅极接收栅极控制信号V_g2，其漏极作为输出端以产生输出信号OUT，其源极连接至浮地Vs，该浮地Vs的电位独立于地GND的电位。第一齐纳二极管D₁的阴极连接第一开漏MOS管M₂的栅极，其阳极连接第一开漏MOS管M₂的源极。第二齐纳二极管D₂的阴极连接第一开漏MOS管M₂的漏极，其阳极连接第一开漏MOS管M₂的源极。第二开漏MOS管M₃的漏极作为逻辑互补输出端以产生输出信号OUT#，其源极连接至浮地Vs，其栅极连接第一开漏MOS管M₂的漏极。第三齐纳二极管D₃的阴极连接第二开漏MOS管M₃的漏极，其阳极连接第二开漏MOS管M₃的源极。

另外，第一开漏MOS管M₂和第二开漏MOS管M₃的漏极可以分别经由上拉电阻(图2中未示出)连接至电源VDD。

第一齐纳二极管D₁钳位第一开漏MOS管M₂的栅源电压，保证栅极控制信号V_g2在逻辑高电平时不超过第一齐纳二极管D₁的反向击穿电压。同理，第二齐纳二极管D₂钳位第一开漏MOS管M₂的漏源电压和第二开漏MOS管M₃的栅源电压，第三齐纳二极管D₃钳位第二开漏MOS管M₃的漏源电压。通过各个齐纳二极管的钳位作用，可以保证第一开漏MOS管M₂和第二开漏MOS管M₃工作在正常电压范围内。因此，由于齐纳二极管的钳位作用，该电路可以适用于电源VDD的电压较高时的情况。

浮地Vs和地GND的电位是相互独立的，可以相同，也可以不同，换言之，浮地Vs的电位可以高于、低于或等于地GND的电位。若浮地Vs与地GND同电位，以第一开漏MOS管M₂和第二开漏MOS管M₃都为NMOS管为例，那么当控制信号EN为逻辑低电平时，MOS管M₁管关断，电流从电源VDD经上拉电阻R1和限流电阻R2后流过第一齐纳二极管D₁，栅极控制信号V_g2被钳位在逻辑高电平；第一开漏MOS管M₂管导通，将信号V_g3拉低，输出信号OUT为逻辑低电平；同时第二开漏MOS管M₃管关断，输出信号OUT#为逻辑高电平，且不超过第三齐纳二极管D₃的反向击穿电压。当控制信号EN为逻辑高电平时，情况反之，输出信号OUT为逻辑高电平，且不超过第二齐纳二极管D₂的反向击穿电压，输出信号OUT#为逻辑低电平。

需要说明的是，图2所示仅是优选的实施例，其中电平移位电路21、限流电阻R₂、第二开漏MOS管M₃以及第三齐纳二极管D₃都是可选的。

第二实施例

参考图3，第二实施例的电路结构与前述第一实施例基本相同，主要区别在于浮地Vs的电位与地GND不同，浮地Vs连接至限流MOS管M_CL和负载R_L形成的电路；另外，第一开漏MOS管M₂和第二开漏MOS管M₃的漏极分别经由上拉电阻R₃和R₄连接至电源VDD。

进一步而言，限流MOS管M_CL的栅极接收输入的限流控制信号CL_en，其漏极连接至浮地Vs，其源极接地；负载R_L的第一端连接限流MOS管M_CL的漏极，其第二端连接限流MOS管M_CL的源极。

以限流MOS管M_CL为NMOS管为例，当限流控制信号CL_en为逻辑高电平，限流MOS管M_CL导通，浮地V_S被拉低至与地GND的电位相同，此时电路的工作原理与前述第一实施例相同。

当限流控制信号CL_en为逻辑低电平，限流MOS管M_CL关断，浮地V_S瞬间处于悬浮状态，其对地电容上的电荷会向对地通路放电，若控制信号EN为高电平，MOS管M₁导通，电流会经由第一齐纳二极管D₁、限流电阻R₂和MOS管M₁回流至地GND，此时由于限流电阻R₂的存在，可以限制该回流电流的大小，从而保护回流电流流经的通路中的器件不会因过流而被损坏。

由于负载R_L的存在，浮地Vs会在瞬间悬浮后被逐渐拉低至地GND的电位，此后该电路可以继续正常工作，正常工作后的原理与前述第一实施例相同，这里不再赘述。

第三实施例

参考图4，第三实施例的电路结构与前述第一实施例基本相同，主要区别在于电平移位电路21的结构不同。第三实施例中，电平移位电路21包括：电流源I₀；MOS管M₁，其漏极连接电流源I₀的输出端，其栅极接收控制信号，其源极接地，该MOS M₁管的漏极输出的信号经由限流电阻R₂后转换为栅极控制信号。当然，在没有限流电阻R₂的情况下，该MOS管M₁的漏极输出的信号就是栅极控制信号。

第四实施例

参考图5，第四实施例的电路结构与前述第一实施例基本相同，主要区别在于，第一实施例仅包含一级开漏结构(参考图2，该开漏结构包括第二开漏MOS管M₃和第三齐纳二极管D₃)，而第四实施例中包含多个级联的开漏结构。其中，每一级开漏结构都包括开漏MOS管和齐纳二极管，开漏MOS管的漏极作为本级开漏结构的输出端，其源极连接至浮地Vs，其栅极连接前一级开漏MOS管的输出端；齐纳二极管的阴极连接开漏MOS管的漏极，其阳极连接开漏MOS管的源极。

例如，第一级开漏结构包括开漏MOS管M₃和齐纳二极管D₃，开漏MOS管M₃的栅极连接第一开漏MOS管的漏极，其漏极作为输出端OUT2，其源极连接浮地Vs，齐纳二极管D₃的阴极连接开漏MOS管M₃的漏极，齐纳二极管D₃的阳极连接开漏MOS管M₃的源极；第N-1级开漏结构包括开漏MOS管M_N+1和齐纳二极管D_N+1，其中，开漏MOS管M_N+1的栅极连接前一级开漏结构的输出端(也即开漏MOS管M_N的漏极)，其漏极作为输出端OUTN，其源极连接浮地Vs，齐纳二极管D_N+1的阴极连接开漏MOS管M_N+1的漏极，其阳极连接开漏MOS管M_N+1的源极。其中，N为正整数。

采用N个开漏结构级联，可以提高整个开漏电路的驱动能力，以用于负载的快速驱动。需要说明的是，虽然前述第一实施例和第二实施例中的各个MOS管都是以NMOS管为例进行说明，但本领域技术人员应当理解，上述电路也可以适用于PMOS管。

以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制。因此，凡是未脱离本实用新型技术方案的内容，只是依据本实用新型的技术实质对以上实施例所做的任何简单的修改、等同的变换，均仍属于本实用新型技术方案的保护范围内。

Claims (11)

1.一种适合高压浮地的开漏电路，其特征在于，包括：

第一开漏MOS管，其栅极接收输入的栅极控制信号，其漏极作为所述开漏电路的输出端，其源极连接至浮地，所述浮地的电位独立于地电位；

第一齐纳二极管，其阴极连接所述第一开漏MOS管的栅极，其阳极连接所述第一开漏MOS管的源极；

第二齐纳二极管，其阴极连接所述第一开漏MOS管的漏极，其阳极连接所述第一开漏MOS管的源极。

2.根据权利要求1所述的开漏电路，其特征在于，还包括：与所述第一开漏MOS管的栅极串联的限流电阻，所述栅极控制信号经由所述限流电阻传输至所述第一开漏MOS管的栅极。

3.根据权利要求1所述的开漏电路，其特征在于，还包括：电平移位电路，对输入的控制信号进行电平移位，将其转换成所述第一开漏MOS管的栅极控制信号。

4.根据权利要求3所述的开漏电路，其特征在于，所述电平移位电路包括：

MOS管，其漏极经由上拉电阻连接至电源，其栅极接收所述控制信号，其源极接地，该MOS管的漏极输出所述栅极控制信号。

5.根据权利要求3所述的开漏电路，其特征在于，所述电平移位电路包括：

电流源；

MOS管，其漏极连接所述电流源的输出端，其栅极接收所述控制信号，其源极接地，该MOS管的漏极输出所述栅极控制信号。

6.根据权利要求1所述的开漏电路，其特征在于，所述第一开漏MOS管的漏极经由上拉电阻连接至电源。

7.根据权利要求1所述的开漏电路，其特征在于，还包括：

第二开漏MOS管，其漏极作为所述开漏电路的逻辑互补输出端，其源极连接至所述浮地，其栅极连接所述第一开漏MOS管的漏极；

第三齐纳二极管，其阴极连接所述第二开漏MOS管的漏极，其阳极连接所述第二开漏MOS管的源极。

8.根据权利要求7所述的开漏电路，其特征在于，所述第一开漏MOS管的漏极和第二开漏MOS管的漏极分别经由上拉电阻连接至电源。

9.根据权利要求1所述的开漏电路，其特征在于，还包括：两个或更多个级联的开漏结构，所述开漏结构包括开漏MOS管和齐纳二极管，其中，

第一级开漏结构中，开漏MOS管的漏极作为第一级开漏结构的输出端，开漏MOS管的源极连接至所述浮地，开漏MOS管的栅极连接所述第一开漏MOS管的漏极，齐纳二极管的阴极连接开漏MOS管的漏极，齐纳二极管的阳极连接所述开漏MOS管的源极；

后一级开漏结构中，开漏MOS管的漏极作为本级开漏结构的输出端，开漏MOS管的源极连接至所述浮地，开漏MOS管的栅极连接前一级开漏结构的输出端，齐纳二极管的阴极连接开漏MOS管的漏极，齐纳二极管的阳极连接所述开漏MOS管的源极。

10.根据权利要求9所述的开漏电路，其特征在于，所述多个开漏结构中的开漏MOS管的漏极分别经由上拉电阻连接至电源。

11.根据权利要求1至10中任一项所述的开漏电路，其特征在于，还包括：

限流MOS管，其栅极接收输入的限流控制信号，其漏极连接至浮地，其源极接地；

负载，其第一端连接所述限流MOS管的漏极，其第二端连接所述限流MOS管的源极。